CN102005373A - 栅极及功率场效应管的制造方法 - Google Patents

栅极及功率场效应管的制造方法 Download PDF

Info

Publication number
CN102005373A
CN102005373A CN2009101947807A CN200910194780A CN102005373A CN 102005373 A CN102005373 A CN 102005373A CN 2009101947807 A CN2009101947807 A CN 2009101947807A CN 200910194780 A CN200910194780 A CN 200910194780A CN 102005373 A CN102005373 A CN 102005373A
Authority
CN
China
Prior art keywords
layer
manufacture method
groove
grid
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009101947807A
Other languages
English (en)
Other versions
CN102005373B (zh
Inventor
张国民
邢进
陈建利
罗怡弦
林竞尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009101947807A priority Critical patent/CN102005373B/zh
Publication of CN102005373A publication Critical patent/CN102005373A/zh
Application granted granted Critical
Publication of CN102005373B publication Critical patent/CN102005373B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种栅极及功率场效应管的制造方法。所述栅极的制造方法包括:在衬底中的有源区位置形成沟槽,以及在沟槽中依次形成底部氧化层、侧壁氧化层及栅电极,其中,在衬底中的有源区位置形成沟槽时采用沟槽蚀刻的方法,并以硬掩模作为蚀刻掩模层;在沟槽中形成底部氧化层时在沟槽侧壁先形成硬掩模以限定底部氧化层的位置,并且以局部氧化工艺形成底部氧化层。所述栅极的制造方法工艺较简单,且所形成的栅极底部氧化层均匀性、致密性较好。

Description

栅极及功率场效应管的制造方法
技术领域
本发明涉及半导体制造技术领域,特别涉及功率场效应管及其中栅极的制造方法。
背景技术
功率场效应管的器件结构与一般的场效应管较相似,但导电沟道存在着明显的不同。一般的场效应管,其栅极、源极、漏极基本位于同一水平面,通过源极、漏极间的水平沟道传输电流。而功率场效应管的导电沟道则是垂直的,以能够承载大电流的传输。
参照图1所示,现有技术的一种功率场效应管,包括:N型重掺杂的衬底10;衬底10上的N型轻掺杂外延层20;N型轻掺杂外延层20上的P阱30;深入P阱30的接触孔81,所述接触孔81的底部具有接触孔离子注入区70;接触孔81两侧的P阱30中的N型重掺杂区,其中一个N型重掺杂区作为功率场效应管的源极欧姆接触41;接触孔81一侧、深入P阱30及N型轻掺杂外延层20的栅电极51,其由栅氧化层52与功率场效应管的其他部分隔离;接触孔82,与栅电极51相连;分别与接触孔81、82相连的金属引线61、62,金属引线61接地;从衬底10背面引出的漏极42。
在实际应用时发现,上述图1所示的功率场效应管的栅极电容较大,相应地,也增加了所述功率场效应管的RC延迟时间。对此,现有技术的一种解决方案是在栅电极51的底部以厚度较厚的底部氧化层(bottom oxide)53代替栅氧化层52,以减小栅极电容,使得功率场效应管的RC延迟时间下降,从而也提高了功率场效应管的器件性能。
目前形成栅极底部氧化层的方法有:
1)在待形成栅极的位置形成沟槽后,依次在沟槽中沉积TEOS以及牺牲氧化层,但在沉积的过程中所形成的氧化层中会出现孔洞,且还需通过蚀刻最终形成底部氧化层,使得工艺步骤较多;
2)以锥角沟槽工艺在待形成栅极的位置形成沟槽中,以次压化学气相沉积(SACVD)的方法在沟槽中沉积底部氧化层,但锥角沟槽工艺所形成的沟槽形状与功率场效应管的沟槽形状要求还有差距,且也需通过蚀刻最终形成底部氧化层,使得工艺步骤较多。
因而,改善栅极底部氧化层的制造工艺,以辅助功率场效应管制造工艺的优化,也是目前功率场效应管制造技术关注的重要方面。
发明内容
本发明解决的是现有技术功率场效应管制造过程中,栅极底部氧化层的制造工艺还有待改善的问题。
为解决上述问题,本发明提供一种栅极的制造方法,包括:在衬底中的有源区位置形成沟槽,以及在沟槽中依次形成底部氧化层、侧壁氧化层及栅电极,其中,
在衬底中的有源区位置形成沟槽时采用沟槽蚀刻的方法,并以硬掩模作为蚀刻掩模层;
在沟槽中形成底部氧化层时在沟槽侧壁先形成硬掩模以限定底部氧化层的位置,并且以局部氧化工艺形成底部氧化层。
相应地,本发明还提供一种包括上述栅极的制造方法的功率场效应管的制造方法。
与现有技术相比,上述栅极及功率场效应管的制造方法具有以下优点:在形成沟槽时采用沟槽蚀刻的方法,并以硬掩模作为蚀刻掩模层,可以在蚀刻后形成较垂直的沟槽,而预先在沟槽侧壁形成硬掩模限定底部氧化层的位置,并配合使用局部氧化工艺来生长氧化层,就无需使用蚀刻工艺,使得制造工艺有所简化。
附图说明
图1是现有技术的一种功率场效应管示意图;
图2是现有技术的另一种功率场效应管示意图;
图3是本发明栅极的制造方法的一种实施方式流程图;
图4至图15是本发明栅极的制造过程的一种实施例示意图。
具体实施方式
对于功率场效应管,其栅极中的底部氧化层的理想结构应是竖直形状,且较致密。通过对前述现有技术的底部氧化层的制造工艺说明可知,现有技术通过沉积来形成氧化层的方法可能会在形成过程中产生孔洞。并且,由于沉积后还需去除多余的氧化层,这就需要对此设计相应的光罩,并依次经过光刻及蚀刻等工艺步骤,因而相应底部氧化层的制造工艺的步骤就较多。此外,底部氧化层所在沟槽的形状也会影响成形的底部氧化层的形状。
通过以上分析,为获得致密且接近竖直形状的底部氧化层,不仅需要形成较垂直的沟槽,并且在形成底部氧化层时也应对其形成位置限定,另外,在选择底部氧化层的制造工艺时也应考虑那些能够形成较致密氧化层的工艺。
基于此,本发明针对性地提供了栅极及功率场效应管的制造方法,充分考虑了以上分析因素。
参照图3所示,本发明栅极的制造方法的一种实施方式包括:
步骤s1,使用硬掩模作为蚀刻掩模层,并采用沟槽蚀刻的方法在衬底中的有源区位置形成沟槽;
步骤s2,在沟槽侧壁形成硬掩模以限定底部氧化层的位置;
步骤s3,以局部氧化工艺在所述沟槽中形成底部氧化层;
步骤s4,在沟槽侧壁形成栅氧化层;
步骤s5,在所述具有底部氧化层及侧壁栅氧化层的沟槽中形成栅电极。
上述实施方式中,在衬底中的有源区位置形成沟槽时使用了硬掩模作为蚀刻掩模层,因而在蚀刻后形成的沟槽可以具有较垂直的形状。另外,在形成底部氧化层之前,于侧壁使用硬掩模来限定底部氧化层的位置,由于硬掩模可有效阻挡氧化反应深入被硬掩模覆盖的沟槽侧壁,最终形成的底部氧化层的形状也由于沟槽侧壁的硬掩模的限定而具有较垂直的形状。此外,由于局部氧化工艺是从沟槽底部开始生长氧化层,其无需再通过蚀刻来去除多余的氧化层。如此,不但不需要设计蚀刻用的光罩,也可使得形成氧化层的工艺步骤更简单。并且,局部氧化工艺相对于沉积工艺具有更好的均匀性,也就是说,局部氧化工艺所形成的氧化层,其晶圆中心与边缘间的厚度差要小于沉积工艺所形成的氧化层的厚度差。
可选地,所述硬掩模可以为氮化硅层。
可选地,所述硬掩模可以包括垫氧化层及垫氧化层上的氮化硅层。
可选地,所述作为蚀刻掩模层的硬掩模可以包括:垫氧化层、垫氧化层上的氮化硅层、氮化硅层上的氧化硅层
可选地,在沟槽侧壁形成垫氧化层或者栅氧化层可以采用炉管(furnace)原位氧化的方法。
相应地,本发明还提供一种包括上述栅极的制造方法的功率场效应管的制造方法。
以下结合附图对制造功率场效应管中栅极的过程举例说明。
结合图3和图4所示,首先,在硅衬底100的有源区位置(此处为画图简便,仅示出有源区部分的硅衬底)上形成硬掩模层101,所述硬掩模层101包括:垫氧化层102、垫氧化层102上的氮化硅层103、氮化硅层103上的氧化硅层104。所述垫氧化层102作为氮化硅层103和硅衬底100间的缓冲层,因而若将氮化硅层103直接形成于硅衬底100上,可能会因为张应力过大而导致硅衬底100变形。所述垫氧化层102的材料可以为氧化硅。形成所述垫氧化层102的方法可以为炉管原位氧化、氮化硅层103的方法可以为化学气相沉积,形成氧化硅层104的方法均可以为等离子增强化学气相沉积(PECVD)。所述硬掩模层101的厚度需考虑硬掩模层101在后续形成沟槽的干法蚀刻中与硅的蚀刻比,还需考虑沟槽深度以及后续制程。此处仅对硬掩模层101中各层举例,并非用以限定,例如垫氧化层102的厚度可以为氮化硅层103的厚度可以为氧化硅层104厚度可以为
结合图3和图5、图6所示,在氧化硅层104上形成光阻图形105,并以所述光阻图形105为掩模,蚀刻所述硬掩模层101至硅衬底100。所述蚀刻采用干法蚀刻的方法。
结合图3和图7所示,以所述硬掩模层101为掩模,继续蚀刻硅衬底100,形成沟槽110。此时,由于有硬掩模层101的存在,所形成的沟槽110就具有较垂直的形状。所述形成沟槽110采用干法蚀刻的方法。所述蚀刻气体可以为CF4
结合图3和图8所示,去除氧化硅层104。所述去除氧化硅层104的方法可以为湿法蚀刻,所述蚀刻剂可以采用氢氟酸(HF)。
结合图3和图9所示,在所述氮化硅层103表面及沟槽110中依次形成垫氧化层105及氮化硅层106。具体地说,先在氮化硅层103表面及沟槽110中形成垫氧化层105,然后在所述氮化硅层103表面及沟槽110中的垫氧化层105表面形成氮化硅层106。此处垫氧化层105的作用与垫氧化层102相同,也是作为氮化硅层106与沟槽110中的硅衬底100间的缓冲层。所述垫氧化层105的材料可以为氧化硅。所述氮化硅层106的厚度应保证后续以局部氧化工艺在所述沟槽110底部生长氧化层时,侧壁不至于被氧化。此处仅对垫氧化层105及氮化硅层106举例,并非用以限定,例如所述垫氧化层105的厚度可以为例如
Figure B2009101947807D0000061
所述氮化硅层106的厚度可以为
Figure B2009101947807D0000062
结合图3和图10所示,去除沟槽110底部的氮化硅层106及垫氧化层105。此处可以采用各向异性的干法蚀刻,以仅仅蚀刻去除氮化硅层103表面的氮化硅层106(或者甚至部分去除了氮化硅层103)以及沟槽110底部的氮化硅层106及垫氧化层105,而保留沟槽110侧壁的氮化硅层106及垫氧化层105。所述沟槽110侧壁的氮化硅层106及垫氧化层105作为限定后续生成的底部氧化层位置的硬掩模层。由于氮化硅层103具有足够的厚度,此处的干法蚀刻过后,硅衬底100表面仍保留有足够厚度的氮化硅。
结合图3和图11所示,以局部氧化工艺在所述沟槽110底部生长氧化层107。所述局部氧化工艺为热氧化。所述热氧化的温度可以为900~1100℃。所形成的氧化层107的厚度应考虑到后续蚀刻的损失,因此需在此基础上留有一定的余量,例如所述氧化层107的厚度可以为
Figure B2009101947807D0000063
通过所述热氧化形成的氧化层107作为功率场效应管栅极的底部氧化层。由于此处是从沟槽110底部开始生长氧化层,因而无需再通过蚀刻去除多余的氧化层。而热氧化工艺所形成的氧化层的均匀性及致密性也较佳。
结合图3和图12所示,去除垫氧化层102表面的氮化硅层103以及垫氧化层105表面的氮化硅层106。蚀刻氮化硅可以采用湿法蚀刻的方法。所述湿法蚀刻采用的蚀刻剂可以为磷酸(H3PO4)。由于氮化硅和垫氧化层的材料氧化硅具有较高的蚀刻选择比,因而湿法蚀刻之后,氮化硅层103、106被去除,而垫氧化层102、105则保留。
结合图3和图13所示,去除硅衬底100表面的垫氧化层102及沟槽110中的垫氧化层105。此处可以采用湿法蚀刻的方法,所述湿法蚀刻的蚀刻剂可以采用氢氟酸(HF)。所示湿法蚀刻会部分蚀刻掉沟槽110底部的氧化层107,但如前所述,在生长氧化层107时已留有一定的余量,因而经过此处湿法蚀刻后的氧化层107的厚度仍符合设计要求。
结合图3和图14所示,在硅衬底100表面及沟槽110中形成栅氧化层108,所述栅氧化层108的材料可以为氧化硅,形成的方法为炉管原位氧化。沟槽110侧壁的栅氧化层108作为后续生成的栅电极的侧壁绝缘层。
结合图3和图15所示,在所述沟槽110中形成栅电极109。形成栅电极109的方法可以为化学气相沉积。所述栅电极109的材料可以为多晶硅。
至此,功率场效应管的栅极形成。
后续,可以参考现有技术,继续形成功率场效应管的其他部分。
综上所述,本发明栅极及功率场效应管的制造方法,在形成沟槽时采用沟槽蚀刻的方法,并以硬掩模作为蚀刻掩模层,可以在蚀刻后形成较垂直的沟槽,而预先在沟槽侧壁形成硬掩模限定底部氧化层的位置,并配合使用局部氧化工艺来生长氧化层,就无需使用蚀刻工艺,也省去了光罩,使得制造工艺有所简化
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种栅极的制造方法,包括:在衬底中的有源区位置形成沟槽,以及在沟槽中依次形成底部氧化层、侧壁氧化层及栅电极,其特征在于,
在衬底中的有源区位置形成沟槽时采用沟槽蚀刻的方法,并以硬掩模作为蚀刻掩模层;
在沟槽中形成底部氧化层时在沟槽侧壁先形成硬掩模以限定底部氧化层的位置,并且以局部氧化工艺形成底部氧化层。
2.如权利要求1所述的栅极的制造方法,其特征在于,所述硬掩模包括氮化硅层。
3.如权利要求1所述的栅极的制造方法,其特征在于,所述硬掩模包括垫氧化层及垫氧化层上的氮化硅层。
4.如权利要求1所述的栅极的制造方法,其特征在于,所述作为蚀刻掩模层的硬掩模包括垫氧化层、垫氧化层上的氮化硅层、氮化硅层上的氧化硅层。
5.如权利要求3或4所述的栅极的制造方法,其特征在于,所述垫氧化层的材料为氧化硅。
6.如权利要求4所述的栅极的制造方法,其特征在于,所述氮化硅层上的氧化硅层采用等离子增强化学气相沉积的方法形成。
7.如权利要求1所述的栅极的制造方法,其特征在于,所述沟槽蚀刻为干法蚀刻。
8.如权利要求1所述的栅极的制造方法,其特征在于,所述底部氧化层的厚度为
Figure F2009101947807C0000011
9.如权利要求1所述的栅极的制造方法,其特征在于,还包括:在形成底部氧化层后,去除沟槽侧壁的硬掩模。
10.一种包括权利要求1至4、6至9任一项所述的栅极的制造方法的功率场效应管的制造方法。
CN2009101947807A 2009-08-28 2009-08-28 栅极及功率场效应管的制造方法 Expired - Fee Related CN102005373B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009101947807A CN102005373B (zh) 2009-08-28 2009-08-28 栅极及功率场效应管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009101947807A CN102005373B (zh) 2009-08-28 2009-08-28 栅极及功率场效应管的制造方法

Publications (2)

Publication Number Publication Date
CN102005373A true CN102005373A (zh) 2011-04-06
CN102005373B CN102005373B (zh) 2012-08-22

Family

ID=43812625

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101947807A Expired - Fee Related CN102005373B (zh) 2009-08-28 2009-08-28 栅极及功率场效应管的制造方法

Country Status (1)

Country Link
CN (1) CN102005373B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102420125A (zh) * 2011-06-07 2012-04-18 上海华力微电子有限公司 一种深沟槽氧化物刻蚀改进工艺
CN102456561A (zh) * 2010-11-02 2012-05-16 上海华虹Nec电子有限公司 沟槽式功率器件中沟槽底部厚栅氧化层的形成方法
CN110504161A (zh) * 2018-05-16 2019-11-26 力智电子股份有限公司 沟槽栅极金氧半场效晶体管及其制造方法
CN110534560A (zh) * 2019-09-16 2019-12-03 江苏丽隽功率半导体有限公司 一种静电感应晶体管的制造方法
CN111710648A (zh) * 2020-07-07 2020-09-25 绍兴同芯成集成电路有限公司 一种键合玻璃载板的超薄晶圆背面及双面加工工艺

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6580123B2 (en) * 2000-04-04 2003-06-17 International Rectifier Corporation Low voltage power MOSFET device and process for its manufacture
US6437386B1 (en) * 2000-08-16 2002-08-20 Fairchild Semiconductor Corporation Method for creating thick oxide on the bottom surface of a trench structure in silicon
US7118987B2 (en) * 2004-01-29 2006-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of achieving improved STI gap fill with reduced stress
US8115252B2 (en) * 2005-05-12 2012-02-14 M-Mos Sdn.Bhd Elimination of gate oxide weak spot in deep trench
CN101620996B (zh) * 2008-07-03 2012-10-10 和舰科技(苏州)有限公司 一种栅氧化层的制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102456561A (zh) * 2010-11-02 2012-05-16 上海华虹Nec电子有限公司 沟槽式功率器件中沟槽底部厚栅氧化层的形成方法
CN102456561B (zh) * 2010-11-02 2013-09-11 上海华虹Nec电子有限公司 沟槽式功率器件中沟槽底部厚栅氧化层的形成方法
CN102420125A (zh) * 2011-06-07 2012-04-18 上海华力微电子有限公司 一种深沟槽氧化物刻蚀改进工艺
CN110504161A (zh) * 2018-05-16 2019-11-26 力智电子股份有限公司 沟槽栅极金氧半场效晶体管及其制造方法
CN110504161B (zh) * 2018-05-16 2024-05-07 力智电子股份有限公司 沟槽栅极金氧半场效晶体管及其制造方法
CN110534560A (zh) * 2019-09-16 2019-12-03 江苏丽隽功率半导体有限公司 一种静电感应晶体管的制造方法
CN111710648A (zh) * 2020-07-07 2020-09-25 绍兴同芯成集成电路有限公司 一种键合玻璃载板的超薄晶圆背面及双面加工工艺
CN111710648B (zh) * 2020-07-07 2023-04-11 绍兴同芯成集成电路有限公司 一种键合玻璃载板的超薄晶圆背面及双面加工工艺

Also Published As

Publication number Publication date
CN102005373B (zh) 2012-08-22

Similar Documents

Publication Publication Date Title
US11088253B2 (en) Gate structure of semiconductor device and manufacturing method therefor
CN104733531A (zh) 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet
CN102005373B (zh) 栅极及功率场效应管的制造方法
CN101567320B (zh) 功率mos晶体管的制造方法
CN105702736A (zh) 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法
CN101315893A (zh) 沟槽型双层栅功率mos结构实现方法
US11817355B2 (en) Semiconductor device
US11127840B2 (en) Method for manufacturing isolation structure for LDMOS
CN104282543A (zh) 应用于沟槽型mos器件的沟槽栅及其制备方法
CN101789377B (zh) 增大引入沟道中的应力的方法和半导体器件
CN102543716B (zh) 金属硅化物阻挡层的形成方法
CN103854964A (zh) 改善沟槽栅分立功率器件晶圆内应力的方法
CN102867749B (zh) Mos晶体管的形成方法
CN102903748B (zh) 一种横向双扩散金属氧化物半导体及其制造方法
CN109887840A (zh) 沟槽式栅极金氧半场效晶体管的制造方法
CN103594412A (zh) 一种浅沟槽隔离结构的制作方法和浅沟槽隔离结构
CN103377898B (zh) 半导体器件的形成方法、鳍式场效应管的形成方法
CN104425243B (zh) 一种肖特基二极管的制造工艺方法
CN104241356B (zh) 一种dmos器件及其制作方法
CN102479716B (zh) 晶体管的制作方法
CN102280384A (zh) 功率沟槽式金属氧化物半导体场效应晶体管制作工艺
CN104779273A (zh) Cmos器件的栅极结构及其制造方法
US20030096485A1 (en) Fabricating a DMOS transistor
CN101800172A (zh) 一种自对准多晶硅浮栅的制作方法
CN104241133A (zh) 带有沟槽式源极结构的功率mos场效应管制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121109

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121109

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120822

Termination date: 20200828

CF01 Termination of patent right due to non-payment of annual fee