CN102903748B

CN102903748B - 一种横向双扩散金属氧化物半导体及其制造方法

Info

Publication number: CN102903748B
Application number: CN201110208155.0A
Authority: CN
Inventors: 刘金华
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2011-07-25
Filing date: 2011-07-25
Publication date: 2015-11-25
Anticipated expiration: 2031-07-25
Also published as: CN102903748A

Abstract

本发明提供了一种横向双扩散金属氧化物半导体及其制造方法，该横向双扩散金属氧化物半导体包括：半导体衬底；在所述半导体衬底中形成的阱区；在所述半导体衬底中与所述阱区相邻形成的漂移掺杂区，所述漂移掺杂区与所述阱区导电类型相反；在所述阱区中形成的源极；在所述漂移掺杂区中形成的漏极；在所述半导体衬底中所述阱区和漂移掺杂区之间形成的沟槽；在所述沟槽底部及侧壁上形成的栅极介电层；在所述栅极介电层上形成的栅极,其中，所述栅极介电层在栅极与源/漏极之间的栅极介电层的厚度大于沟槽底部的栅极介电层的厚度；所述栅极介电层为氧化物层；所述沟槽底部的沟道的深度低于所述源/漏区与所述半导体衬底之间的结深度。通过使用此结构，能提高击穿电压，同时达到更好的原件性能，解决了传统横向双扩散金属氧化物半导体，高击穿电压与高元件性能之间不能同时获得的问题。

Description

一种横向双扩散金属氧化物半导体及其制造方法

技术领域

本发明涉及半导体制造领域，具体地说，涉及一种横向双扩散金属氧化物半导体及其制造方法。

背景技术

在高压MOS管的发展过程中，主要有垂直双扩散金属氧化物半导体（VDMOS）和横向双扩散金属氧化物半导体（LDMOS）两种类型。虽然垂直双扩散金属氧化物半导体（VDMOS）导通电阻小，占用版图面积也小，但是它是纵向结构，不易和低压CMOS电路兼容。而横向双扩散金属氧化物半导体（LDMOS）具有更好的热稳定性和频率稳定性、更高的增益和耐久性、更低的反馈电容和热阻，以及恒定的输入阻抗和更简单的偏流电路，因此，在目前得到了比较广泛的应用。

图2为现有技术中传统的横向双扩散金属氧化物半导体器件结构示意图。横向双扩散金属氧化物半导体20随机地举例为N沟槽型金属氧化物半导体。所述横向双扩散金属氧化物半导体20包括：p型衬底201、形成在p型衬底201上用作漂移区的低掺杂的n型阱202、形成在p型衬底201上与所述低掺杂的n型阱202相邻的p型体扩散区203、形成在p型体扩散区203上表面的重n型掺杂的源极扩散区204、形成在n型阱202上表面的重n型掺杂的漏极扩散区205、形成在所述衬底上表面的栅极氧化物206、形成在栅极氧化物206上表面的栅极207，及其两侧的间隙壁208。其中，所述栅极氧化物层206的厚度是均匀的，且平铺于半导体衬底表面，栅极207以下。

随着IC集成度的提高，横向双扩散金属氧化物半导体20作为功率器件得到了广泛的应用。如何同时实现高击穿电压和高元件性能成为横向双扩散金属氧化物半导体20的研究重点。击穿电压取决于栅极207与源极扩散区205之间的栅极氧化物206的厚度，厚度越大则击穿电压越高。然而为了取得高元件性能则需要较薄的栅极氧化物206。

所以，传统的横向双扩散金属氧化物半导体10具有一个致命的缺点：高击穿电压与高元件性能不能同时获得。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决上述问题，本发明提供了一种新型横向双扩散金属氧化物半导体及其制造方法，使其具有更高的击穿电压以及更佳的电性表现。本发明提供的一种横向双扩散金属氧化物半导体，包括：半导体衬底；在所述半导体衬底中形成的阱区；在所述半导体衬底中与所述阱区相邻形成的漂移掺杂区，所述漂移掺杂区与所述阱区导电类型相反；在所述阱区中形成的源极；

在所述漂移掺杂区中形成的漏极；在所述半导体衬底中所述阱区和漂移掺杂区之间形成的沟槽；在所述沟槽底部及侧壁上形成的栅极介电层；在所述栅极介电层上形成的栅极。

其中，所述栅极介电层在栅极与源/漏极之间的栅极介电层的厚度大于沟槽底部的栅极介电层的厚度，所述栅极介电层为氧化物层，位于所述沟槽底部的沟道的深度低于所述源/漏区与所述半导体衬底之间的结深度。

此外，本发明还提供了一种横向双扩散金属氧化物半导体的制造方法，所述方法包括：提供半导体衬底；在所述半导体衬底中形成阱区；在所述半导体衬底中与所述阱区相邻地形成漂移掺杂区，所述漂移掺杂区与所述阱区导电类型相反；在所述阱区与所述漂移掺杂区之间的半导体衬底中形成沟槽；在所述沟槽底部及侧壁上形成栅极介电层；在所述栅极介电层上形成栅极；在栅极两侧的半导体衬底中分别形成源极和漏极。

其中，栅极与源/漏极之间的栅极介电层的厚度大于沟槽底部的栅极介电层的厚度，位于所述沟槽底部的沟道的深度低于所述源/漏区与所述半导体衬底之间的结深度。形成栅极介电层的步骤包括：在沟槽的底部和侧壁上形成第一介电层；去除沟槽底部的第一介电层，保留沟槽侧壁上的第一介电层；在沟槽底部上形成厚度比第一介电层薄的第二介电层。所述栅极介电层为氧化物层，通过热氧化的方法形成所述栅极介电层，采用干蚀刻形成所述沟槽。

本发明提供的横向双扩散金属氧化物半导体及其所述制造方法可提供一种横向双扩散金属氧化物半导体，通过增加栅极与漏极重叠部分之间的栅极氧化物的厚度来提高击穿电压，同时，减小沟槽底部栅极氧化物的厚度以取得更好的元件性能，解决了传统横向双扩散金属氧化物半导体，难以同时获得高击穿电压与高元件性能的技术难题。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

图1为本发明所提供的新型横向双扩散金属氧化物半导体的剖面结构示意图；

图2为现有技术中常规横向双扩散金属氧化物半导体的剖面结构示意图；

图3A-3N为本发明所提供的新型横向双扩散金属氧化物半导体制作方法的过程的剖面结构图。

图4为本发明所提供的新型横向双扩散金属氧化物半导体制作方法的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底了解本发明，将在下列的描述中提出具体的实施方案，以便说明本发明如何改进现有技术中存在的问题。显然，本发明的实施并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

本发明提供了一种横向双扩散金属氧化物半导体，图1为本发明所提供的新型横向双扩散金属氧化物半导体的剖面结构示意图。横向双扩散金属氧化物半导体10包括：衬底101、形成在衬底101上低掺杂的漂移区102、形成在衬底101上与所述低掺杂的漂移区102相邻的体扩散区103、形成在体扩散区103上表面的重型掺杂的源极扩散区104、形成在漂移区102上表面的重型掺杂的漏极扩散区105、在所述半导体衬底中形成于所述漂移区102和体扩散区103之间的沟槽120，于沟槽120的底部及侧壁上形成的栅极氧化物层106、形成在栅极氧化物106上表面的栅极107、其两侧形成的第一侧壁109、以及第一侧壁109两侧形成的第二侧壁108。

其中，所述栅极氧化物层106的厚度是不均匀的。所述栅极氧化物层在栅极与源极之间的栅极氧化物层厚度和栅极与漏极之间的栅极氧化物层厚度都大于在沟槽底部的栅极氧化物层的厚度。位于所述沟槽底部的沟道的深度低于所述源/漏极与所述半导体衬底之间形成的结深度。

本发明还提供了一种横向双扩散金属氧化物半导体的制作方法。如图4，该方法包括以下步骤：步骤401，提供半导体衬底；步骤402，在所述半导体衬底上形成阱区；步骤403，在所述半导体衬底上相邻于阱区形成漂移掺杂区，所述漂移掺杂区与所述阱区导电类型相反；步骤404，在所述阱区和所述漂移掺杂区之间的半导体中形成沟槽；步骤405，在所述沟槽底部及侧壁形成栅极氧化物层，栅极与源极之间的栅极氧化物层厚度和栅极与漏极之间的栅极氧化物层厚度都大于在沟槽底部的栅极氧化物层的厚度；步骤406，在栅极氧化物上形成栅极；步骤407，在所述栅极两侧的半导体衬底中形成源极和漏极。

下面结合图3A-3N对本发明横向双扩散金属氧化物半导体的制作方法的各个步骤进行详细描述。

如图3A，提供半导体衬底101，可以用作衬底的含Si半导体材料的例证性例子包括：Si、SiGe、SiC、SiGeC、绝缘体上硅(SOI)或绝缘体上SiGe(SGOI)，但不限于此。根据所制造的器件，衬底可以是未掺杂的或掺杂的。

如图3B，通过离子注入的方式，在所述半导体衬底中形成阱区103。例如，可通过在P型半导体衬底上注入硼离子以形成P型阱区。

如图3C，通过离子注入的方式，在所述半导体衬底101中形成漂移掺杂区102。漂移掺杂区102的导电类型与阱区103的导电类型相反。例如，可通过在P型半导体衬底上注入砷离子以形成N型漂移掺杂区。

如图3D，可以采用本领域技术人员所习知的氧化工艺例如炉管氧化、快速热退火氧化(RTO)、原位水蒸气氧化(ISSG)等在所述半导体表面（沉积）形成SiO₂层110，SiO₂层110的厚度范围为10到500埃。用化学气相沉积等方式，在所述SiO₂层110表面形成SiN层111，SiN层111的厚度范围为500到2000埃。。

如图3E，通过光刻及刻蚀工艺在半导体衬底中形成沟槽120本步骤的刻蚀工艺中，可以采用干蚀刻法。传统干刻蚀工艺，例如反应离子刻蚀、离子束刻蚀、等离子刻蚀、激光烧蚀或者这些方法的任意组合。可以使用单一的刻蚀方法，或者也可以使用多于一个的刻蚀方法。所述沟槽的深度为满足比后续工序将要形成的源/漏极与半导体衬底之间形成的结深度深的深度。

如图3F，采用化学气相沉积或者热氧化的方法，在所形成的沟槽120的底部及侧壁形成栅极氧化物层115。栅极氧化物层115的形成工艺可以采用本领域技术人员熟知的任何现有技术，比较优选的为热氧化法，栅极氧化物层115的厚度可以为15到200埃。

如图3G，刻蚀去除沟槽底120部的栅极氧化物115，保留沟槽120侧壁的栅极氧化物层116。使用干蚀刻制造工艺，例如以氟化硫(SF6)等作为蚀刻剂且对氧化物具有高选择性的选择性反应性离子蚀刻(RIE)制造工艺，进行回蚀刻制造工艺。

如图3Ｈ，在所述沟槽120底部再次形成栅极氧化物层118，其厚度为10埃到100埃，小于沟槽120侧壁的栅极氧化物层116的厚度。沟槽120底部再次形成的栅极氧化物层118与沟槽侧壁的栅极氧化物层116构成厚度不均匀的栅极氧化物层106。通过物理/化学气相沉积等方式，在栅极氧化物及SiN表面形成多晶硅层117。多晶硅层117的形成方法可选用低压化学气相淀积(LPCVD)工艺。形成所述多晶硅层的工艺条件包括：反应气体为硅烷(SiH4)，所述硅烷的流量范围可为100～200立方厘米/分钟(sccm)，如150sccm；反应腔内温度范围可为700～750摄氏度；反应腔内压力可为250～350毫毫米汞柱(mTorr)，如300mTorr；所述反应气体中还可包括缓冲气体，所述缓冲气体可为氦气(He)或氮气，所述氦气和氮气的流量范围可为5～20升/分钟(slm)，如8slm、10slm或15slm。

如图3I，可以采用本领域技术人员所习知的化学机械研磨法，去除SiN表面的水平面以上的多晶硅层，形成栅极107。。

如图3J，可以采用本领域技术人员所习知的工艺方法去除SiO2及SiN层，例如湿法蚀刻。湿蚀刻法可以采用缓冲氧化物蚀刻剂(bufferoxideetchant(BOE))或氢氟酸缓冲溶液(buffersolutionofhydrofluoricacid(BHF))

如图3K，在栅极多晶硅107两侧形成SiO2层作为第一侧壁109，通常通过沉积和刻蚀形成所述第一侧壁，第一侧壁的厚度通常为20到200埃。其主要用于在后续进行低浓度掺杂时保护栅极结构的侧壁不受损伤。

如图3L，通过离子注入，在所述阱区103和所述漂移区102分别形成两个低浓度掺杂区112和113。例如，若为P型衬底，可通过向阱区103和漂移区102进行n型离子注入，分别形成n型低浓度掺杂区112和113，其中，掺杂离子可以为磷、锑、砷等，掺杂浓度可以为10¹³/cm³-10¹⁵/cm³范围内，注入能量可以为1KeV到10KeV（1KeV=1.60217646×10^-16焦耳）。

如图3M，通过采用本领域技术人员所习知的沉积和刻蚀等工艺，在所述第一侧壁109的外侧分别形成两个SiN层，作为第二侧壁108。第二侧壁的厚度通常为30到1000埃，其主要用于在后续进行重型离子掺杂时保护栅极结构的侧壁不受损伤。

如图3N，对所述第二侧壁两侧的半导体衬底进行重型离子掺杂。例如，可通过向P型半导体衬底上形成的P型阱区和N型漂移区掺杂离子磷、锑、砷等，离子的掺杂浓度可以为10¹³/cm³-10¹⁵/cm³，注入能量可以为2KeV到100KeV，分别在阱区103中形成源极104，在漂移掺杂区102中形成漏极105。

至此，完成了制作本发明提供的横向双扩散金属氧化物半导体的全部工艺步骤。上述步骤并不对相应部分的形成方法进行限制，或还可采用其它工艺，或其它反应物及其它浓度而实现。

在本发明中，通过增加栅极与漏极重叠部分之间的栅极氧化物的厚度来提高击穿电压，同时，减小沟道区栅极氧化物的厚度以取得更好的元件性能，解决了传统横向双扩散金属氧化物半导体，高击穿电压与高元件性能不能同时获得的问题。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种横向双扩散金属氧化物半导体，包括：

半导体衬底；

在所述半导体衬底中形成的阱区；

在所述半导体衬底中与所述阱区相邻形成的漂移掺杂区，所述漂移掺杂区与所述阱区导电类型相反；

在所述阱区中形成的源极；

在所述漂移掺杂区中形成的漏极；

在所述半导体衬底中所述阱区和漂移掺杂区之间形成的沟槽；

在所述沟槽底部及侧壁上形成的栅极介电层；

在所述栅极介电层上形成的栅极；

在所述栅极两侧形成的第一侧壁和第二侧壁；

其特征在于，所述栅极介电层在栅极与源/漏极之间的栅极介电层的厚度大于沟槽底部的栅极介电层的厚度。

2.如权利要求1所述的横向双扩散金属氧化物半导体，其特征在于，所述栅极介电层为氧化物层。

3.如权利要求1所述的横向双扩散金属氧化物半导体，其特征在于，位于所述沟槽底部的沟道的深度低于所述源/漏区与所述半导体衬底之间的结深度。

4.一种横向双扩散金属氧化物半导体的制作方法，所述方法包括：

提供半导体衬底；

在所述半导体衬底中形成阱区；

在所述半导体衬底中与所述阱区相邻地形成漂移掺杂区，所述漂移掺杂区与所述阱区导电类型相反；

在所述阱区与所述漂移掺杂区之间的半导体衬底中形成沟槽；

在所述沟槽底部及侧壁上形成栅极介电层；

在所述栅极介电层上形成栅极；

在栅极两侧的半导体衬底中分别形成源极和漏极，

在所述栅极两侧形成第一侧壁和第二侧壁，

其中栅极与源/漏极之间的栅极介电层的厚度大于沟槽底部的栅极介电层的厚度。

5.如权利要求4所述的制作方法，其特征在于，位于所述沟槽底部的沟道的深度低于所述源/漏区与所述半导体衬底之间的结深度。

6.如权利要求4所述的制作方法，其特征在于，形成栅极介电层的步骤包括：在沟槽的底部和侧壁上形成第一介电层；去除沟槽底部的第一介电层，保留沟槽侧壁上的第一介电层；在沟槽底部上形成厚度比第一介电层薄的第二介电层。

7.如权利要求4或6所述的制作方法，其特征在于，所述栅极介电层为氧化物层。

8.如权利要求7所述的制作方法，其特征在于，通过热氧化的方法形成所述栅极介电层。

9.如权利要求4所述的制作方法，其特征在于，采用干蚀刻形成所述沟槽。