CN105448990B - Ldmos晶体管及其形成方法 - Google Patents

Ldmos晶体管及其形成方法 Download PDF

Info

Publication number
CN105448990B
CN105448990B CN201410425848.9A CN201410425848A CN105448990B CN 105448990 B CN105448990 B CN 105448990B CN 201410425848 A CN201410425848 A CN 201410425848A CN 105448990 B CN105448990 B CN 105448990B
Authority
CN
China
Prior art keywords
semiconductor substrate
drift region
type
ldmos transistor
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410425848.9A
Other languages
English (en)
Other versions
CN105448990A (zh
Inventor
程勇
蒲贤勇
王海强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410425848.9A priority Critical patent/CN105448990B/zh
Priority to US14/808,026 priority patent/US9691604B2/en
Publication of CN105448990A publication Critical patent/CN105448990A/zh
Priority to US15/597,319 priority patent/US9870916B2/en
Application granted granted Critical
Publication of CN105448990B publication Critical patent/CN105448990B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种LDMOS晶体管及其形成方法，所述LDMOS晶体管，包括：半导体衬底，半导体衬底具有第一掺杂类型；位于半导体衬底内的若干第一沟槽；位于若干第一沟槽的侧壁和底部暴露的半导体衬底表面内以及相邻第一沟槽之间的半导体衬底表面内的漂移区，所述漂移区具有第二掺杂类型；填充满第一沟槽的第一浅沟槽隔离结构；位于漂移区一侧的半导体衬底内的体区；位于所述半导体衬底上的栅极结构，所述栅极结构横跨覆盖部分所述体区、漂移区和与体区距离最近的一个第一浅沟槽隔离结构的表面；在栅极结构一侧的体区内形成源区；在与体区距离最远的一个第一浅沟槽隔离结构一侧的漂移区内形成漏区。LDMOS晶体管具有较长的导通沟槽的长度。

Description

LDMOS晶体管及其形成方法
技术领域
本发明涉及半导体制作领域，特别涉及一种LDMOS晶体管及其形成方法。
背景技术
功率场效应管主要包括垂直双扩散场效应管(VDMOS，Vertical Double-DiffusedMOSFET)和横向双扩散场效应管(LDMOS，Lateral Double-Diffused MOSFET)两种类型。其中，相较于垂直双扩散场效应管(VDMOS)，横向双扩散场效应管(LDMOS)具有诸多优点，例如，后者具有更好的热稳定性和频率稳定性、更高的增益和耐久性、更低的反馈电容和热阻，以及恒定的输入阻抗和更简单的偏流电路。
现有技术中，一种常规的N型横向双扩散场效应管(LDMOS晶体管)结构如图1所示，包括：半导体衬底(图中未示出)，位于半导体衬底中的P阱100；位于P阱100内的N型漂移区101；位于N型漂移区101中的浅沟槽隔离结构104，所述浅沟槽隔离结构104用于增长横向双扩散场效应管导通的路径，以增大横向双扩散场效应管的击穿电压；位于N型漂移区101一侧的P阱100内的P型体区106；位于半导体衬底上的栅极结构105，所述栅极结构105横跨所述P型体区106和N型漂移区101，并部分位于浅沟槽隔离结构104上，所述栅极结构105包括位于半导体衬底上的栅介质层、位于栅介质层上的栅电极、位于栅介质层和栅电极两侧侧壁上的侧墙；位于栅极结构105一侧的P型体区106内的源区102，和位于栅极机构105的另一侧的N型漂移区101内的漏区103，源区102和漏区103的掺杂类型为N型。
但是现有的横向双扩散场效应管(LDMOS晶体管)的性能仍有待提高。
发明内容
本发明解决的问题是怎样增长LDMOS晶体管的导通路径，增大击穿电压。
为解决上述问题，本发明提供一种LDMOS晶体管的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底具有第一掺杂类型；刻蚀所述半导体衬底，在所述半导体衬底内形成若干第一沟槽；在若干第一沟槽的侧壁和底部暴露的半导体衬底表面内以及相邻第一沟槽之间的半导体衬底表面内形成漂移区，所述漂移区具有第二掺杂类型，第二掺杂类型与第一掺杂类型相反；形成漂移区后，在若干第一沟槽中填充隔离材料，形成若干第一浅沟槽隔离结构；在漂移区一侧的半导体衬底内形成体区，所述体区的掺杂类型与漂移区的掺杂类型相反；在所述半导体衬底上形成栅极结构，所述栅极结构横跨覆盖部分所述体区、漂移区和与体区距离最近的一个第一浅沟槽隔离结构的表面；在所述栅极结构一侧的体区内形成源区；在与体区距离最远的一个第一浅沟槽隔离结构一侧的漂移区内形成漏区。
可选的，所述漂移区的形状为“W”型或“波浪”型，所述漂移区通过第一离子注入形成。
可选的，位于相邻的第一沟槽之间的半导体衬底表面内和第一沟槽侧壁的半导体衬底内的部分漂移区厚度为200～1000埃，位于第一沟槽底部的半导体衬底内的部分漂移区厚度为400埃～2微米。
可选的，第一离子注入的剂量为1E2～5E3atom/cm2、注入的角度为0～45°。
可选的，所述第一沟槽的侧壁为倾斜侧壁，倾斜侧壁的倾斜角度为50～80°。
可选的，所述第一沟槽的数量为≥2个，所述第一沟槽的深度为2500～4500埃，第一沟槽的宽度为0.5～10微米，相邻第一沟槽之间的间距为0.2～1微米。
可选的，所述第一掺杂类型为P型，第二掺杂类型为N型。
可选的，所述第一掺杂类型为N型，第二掺杂类型为P型。
可选的，所述漂移区一侧的半导体衬底内还形成有第一掺杂区，所述第一掺杂区的掺杂类型与半导体衬底的掺杂类型相同。
可选的，所述源区一侧的体区内形成有第二浅沟槽隔离结构，第二浅沟槽隔离结构的深度小于体区的深度；第二浅沟槽隔离结构一侧的体区内还形成有第二掺杂区，第二掺杂区的掺杂类型与体区的掺杂类型相同。
可选的，所述第一浅沟槽隔离结构和第二浅沟槽隔离结构的材料为氧化硅。
可选的，所述栅极结构包括位于半导体衬底上的栅介质层、位于栅介质层上的栅电极以及位于栅介质层和栅电极两侧的侧墙。
本发明还提供了一种LDMOS晶体管，包括：半导体衬底，所述半导体衬底具有第一掺杂类型；位于所述半导体衬底内的若干第一沟槽；位于若干第一沟槽的侧壁和底部暴露的半导体衬底表面内以及相邻第一沟槽之间的半导体衬底表面内的漂移区，所述漂移区具有第二掺杂类型，第二掺杂类型与第一掺杂类型相反；填充满若干第一沟槽的若干第一浅沟槽隔离结构，第一浅沟槽隔离结构覆盖部分所述漂移区；位于漂移区一侧的半导体衬底内的体区，所述体区的掺杂类型与漂移区的掺杂类型相反；位于所述半导体衬底上的栅极结构，所述栅极结构横跨覆盖部分所述体区、漂移区和与体区距离最近的一个第一浅沟槽隔离结构的表面；在所述栅极结构一侧的体区内形成源区；在与体区距离最远的一个第一浅沟槽隔离结构一侧的漂移区内形成漏区。
可选的，所述漂移区的形状为“W”型或“波浪”型。
可选的，位于相邻的第一沟槽之间的半导体衬底表面内和第一沟槽侧壁的半导体衬底内的部分漂移区厚度为200～1000埃，位于第一沟槽底部的半导体衬底内的部分漂移区厚度为400埃～2微米。
可选的，所述第一沟槽的侧壁为倾斜侧壁，倾斜侧壁的倾斜角度为50～80°。
可选的，所述第一沟槽的数量为≥2个，第一沟槽的深度为2500～4500埃，第一沟槽的宽度为0.5～10微米，相邻第一沟槽之间的间距为0.2～1微米。
可选的，所述第一掺杂类型为P型，第二掺杂类型为N型。
可选的，所述第一掺杂类型为N型，第二掺杂类型为P型。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的LDMOS晶体管的形成方法，在所述半导体衬底内形成若干第一沟槽；然后在若干第一沟槽的侧壁和底部暴露的半导体衬底表面内以及相邻第一沟槽之间的半导体衬底表面内形成漂移区，所述漂移区具有第二掺杂类型，第二掺杂类型与第一掺杂类型相反；形成漂移区后，在第一沟槽中填充隔离材料，形成第一浅沟槽隔离结构，本发明形成的漂移区是位于若干第一沟槽的侧壁和底部暴露的半导体衬底表面内以及第一沟槽之间的半导体衬底内，即形成的漂移区是沿着与若干第一沟槽侧壁和底部接触的半导体衬底和相邻第一沟槽之间的半导体衬底表面分布的，漂移区的等效长度增加，当LDMOS晶体管工作时，在漂移区中形成的导通路径的长度增加。
进一步，第一沟槽的倾斜侧壁的倾斜角度为50～80°，减小了第一离子注入时的难度，通过第一离子注入对第一沟槽侧壁的半导体衬底进行均匀的掺杂。
进一步，所述第一沟槽的数量为≥2个，所述第一沟槽的深度为2500～4500埃，第一沟槽的宽度为0.5～10微米，相邻第一沟槽之间的间距为0.2～1微米，使得后续在在若干第一沟槽的侧壁和底部暴露的半导体衬底表面内以及相邻第一沟槽之间的半导体衬底表面内形成漂移区在单位面积内等效长度较长，并且使第一沟槽占据的面积较小。
本发明的LDMOS晶体管，漂移区是位于若干第一沟槽的侧壁和底部暴露的半导体衬底表面内以及第一沟槽之间的半导体衬底内，即形成的漂移区是沿着与若干第一沟槽侧壁和底部接触的半导体衬底和相邻第一沟槽之间的半导体衬底表面分布的，漂移区的等效长度增加，当LDMOS晶体管工作时，在漂移区中形成的导通路径的长度增加。
附图说明
图1为现有技术LDMOS晶体管的结构示意图；
图2～图8为本发明实施例LDMOS晶体管的形成过程的结构示意图。
具体实施方式
现有技术形成的LDMOS晶体管的性能仍有待提高，比如通过现有技术中形成浅沟槽隔离结构对LDMOS晶体管导通路径的增加比较有限，即LDMOS晶体管击穿电压的增加比较有限。
经过研究，现有技术LDMOS晶体管的导通路径的增加主要是通过漂移区中形成浅沟槽隔离结构来实现的，即形成的浅沟槽隔离结构的深度越深、宽度越大，相应的导通路径就越长，具体请参考图1，图1中待箭头的虚线表示漂移区101中形成的导通路径，导通路径是沿着漂移区101中的浅沟槽隔离结构104的侧壁和底部方向分布的，因而浅沟槽隔离结构104的深度和宽度对于导通路径的长短具有直接的影响，为了获得更长的导通路径，现有的方法通常是增加浅沟槽隔离结构104的宽度和深度来实现，但是浅沟槽隔离结构104的宽度的增加必然后增加每个LDMOS晶体管占据的面积，不利于集成度的提高，浅沟槽隔离结构104的深度增加会对半导体衬底有更厚的要求，并且对于形成浅沟槽隔离结构104时的刻蚀和沉积工艺的要求也更高，提高了制作成本。
为此，本发明实施例中提供了一种LDMOS晶体管及其形成方法，在所述半导体衬底内形成若干第一沟槽；然后在若干第一沟槽的侧壁和底部暴露的半导体衬底表面内以及相邻第一沟槽之间的半导体衬底表面内形成漂移区，所述漂移区具有第二掺杂类型，第二掺杂类型与第一掺杂类型相反；形成漂移区后，在第一沟槽中填充隔离材料，形成第一浅沟槽隔离结构，本发明形成的漂移区是位于若干第一沟槽的侧壁和底部暴露的半导体衬底表面内以及第一沟槽之间的半导体衬底内，即形成的漂移区是沿着与若干第一沟槽侧壁和底部接触的半导体衬底和相邻第一沟槽之间的半导体衬底表面分布的，漂移区的等效长度增加，当LDMOS晶体管工作时，在漂移区中形成的导通路径的长度增加。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图2～图8为本发明实施例LDMOS晶体管的形成过程的结构示意图。
请参考图2，提供半导体衬底200，所述半导体衬底200具有第一掺杂类型；在所述半导体衬底200上形成掩膜层201，所述掩膜层201中具有曝露出半导体衬底200表面的开口。
所述半导体衬底200的材料可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。本实施中，所述半导体衬底200的材料为硅。
所述半导体衬底200中掺杂有杂质离子，使得半导体衬底200具有第一掺杂类型。通过离子注入工艺对半导体衬底进行掺杂。根据形成的LDMOS晶体管的类型对半导体衬底进行不同类型的掺杂。具体的，当待形成的LDMOS晶体管为N型的LDMOS晶体管时，通过向半导体衬底200中注入P型的杂质离子(P型杂质离子为硼离子、铟离子、镓离子中的一种或几种)，使得半导体衬底200具有P型的第一掺杂类型；当待形成的LDMOS晶体管为P型的LDMOS晶体管时，通过向半导体衬底200中注入N型的杂质离子(N型杂质离子为磷离子、砷离子、锑离子中的一种或几种)，使得半导体衬底200具有N型的第一掺杂类型。
本实施例中，以形成LDMOS晶体管为N型的LDMOS晶体管作为示例，所述半导体衬底中掺杂有P型的杂质离子。
所述掩膜层201为后续刻蚀半导体衬底200形成第一沟槽时的掩膜。
所述掩膜层201可以单层或多层(≥2层)堆叠结构。
在一实施例中，所述第一掩膜层为双层堆叠结构，包括位于半导体衬底上的第一子掩膜层和位于第一子掩膜层上的第二子掩膜层，第一子掩膜层与第二子掩膜层的材料不相同。所述第一子掩膜层的材料可以为氧化硅等，所述第二子掩膜层的材料可以为氮化硅等。
在本发明的其他实施例中，所述第一子掩膜层和第二子掩膜层的材料还可以为其他合适的材料。
所述掩膜层201中形成开口包括第一开口21、第二开口22、和第三开口23。第一开口21数量为若干(≥2个)，若干第一开口21是相邻的，第一开口21的数量与后续形成的第一沟槽的数量是相等的。
参考图3，以所述掩膜层201为掩膜，沿第二开口22(参考图2)、第三开口23(参考图2)和若干第一开口21(参考图2)刻蚀所述半导体衬底200，在半导体衬底200中分别形成第二沟槽203、第三沟槽204和若干第一沟槽202。
所述第一沟槽202的侧壁为倾斜侧壁，减小后续通过第一离子注入在第一凹槽的侧壁的半导体衬底内形成漂移区的工艺难度。研究发现，所述倾斜侧壁的倾斜角度31不能过小，由于第一沟槽202和第二沟槽203、第三沟槽204同时形成，倾斜角度31过小的话，为了保证后续形成的隔离结构隔离性能，相应的第一沟槽202深度和宽度需要增加，不利于集成度的提高；倾斜角度31过大的话，由于第一沟槽202的深度较深，开口的宽度较小，后续通过第一离子注入较难在对第一沟槽202侧壁的半导体衬底200进行均匀的掺杂。因此，本发明的实施例中，倾斜侧壁的倾斜角度31为50～80°，比如可以为50°、60°、70°、80°。
刻蚀所述半导体衬底200采用干法刻蚀工艺，具体可以为等离子刻蚀工艺，在一实施例中，所述等离子刻蚀工艺采用的刻蚀气体包括刻蚀气体为Cl2、HBr和O2，反应腔室压强为1毫托至150毫托，刻蚀高频射频功率为500瓦至1500瓦，刻蚀低频射频功率为100瓦至500瓦，HBr流量为100sccm至1000sccm，Cl2流量为10sccm至500sccm，O2的流量为10～300sccm。
若干第一沟槽202作为后续通过第一离子注入在半导体衬底200中形成漂移区时的窗口，形成的漂移区分布在若干第一沟槽202的侧壁与底部的半导体衬底200的表面内以及相邻第一沟槽202之间的半导体衬底200的表面内，相对于现有技术的漂移区，本发明实施例形成的漂移区的单位面积内等效长度增长，从而使得漂移区内形成的导通路径也增长。
所述第一沟槽202的数量为≥2个，所述第一沟槽202的深度D为2500～4500埃，第一沟槽202的宽度W为0.5～10微米，相邻第一沟槽202之间的间距S为0.2～1微米，使得后续在若干第一沟槽202的侧壁和底部暴露的半导体衬底200表面内、以及相邻第一沟槽202之间的半导体衬底200表面内形成漂移区在单位面积内等效长度较长，并且使第一沟槽202占据的面积较小。
本实施例中，以形成3个第一沟槽202作为示例，在本发明的其他实施例中，所述第一沟槽的数量可以为2个、4个、5个、6个等。
参考图4，在若干第一沟槽202的侧壁和底部暴露的半导体衬底200表面内以及相邻第一沟槽202之间的半导体衬底200表面内形成漂移区205，所述漂移区205具有第二掺杂类型，第二掺杂类型与第一掺杂类型相反。
本实施例中，形成LDMOS晶体管为N型的LDMOS晶体管，所述漂移区205的第二掺杂类型为N型，即漂移区205中掺杂有N型的杂质离子，N型杂质离子为磷离子、砷离子、锑离子中的一种或几种。
在本发明的其他实施例中，当形成LDMOS晶体管为P型的LDMOS晶体管时，所述漂移区205的第二掺杂类型为P型，即漂移区205中掺杂有P型的杂质离子，P型杂质离子为硼离子、铟离子、镓离子中的一种或几种。
通过第一离子注入工艺形成所述漂移区205，在进行第一离子注入之前，在所述第一沟槽202之外的掩膜层201和半导体衬底200上形成保护层，所述保护层防止进行第一离子注入工艺时在第一沟槽202之外的半导体衬底200内注入杂质离子。
在具体的实施例中，所述保护层的材料为光刻胶层，在采用旋涂工艺形成覆盖半导体衬底200的光刻胶层之后，通过曝光和显影工艺形成开口，所述开口暴露出第一沟槽202以及相邻第一沟槽202之间的半导体衬底200上的掩膜层201。
所述漂移区205的厚度远小于第一沟槽202的深度，本实施例中，第一离子注入时，由于相邻第一沟槽202之间的半导体衬底200表面被掩膜层201覆盖，因而掩膜层201底部半导体衬底200内的形成漂移层205的厚度会小于第一沟槽202底部的半导体衬底200内形成的漂移层205的厚度。在具体的实施例中，位于相邻的第一沟槽202之间半导体衬底200表面内和第一沟槽202侧壁的半导体衬底200内的部分漂移区205厚度可以为200～1000埃，位于第一沟槽202底部的半导体衬底200内的部分漂移区205厚度可以为400埃～2微米。在本发明的其他实施例中，所述漂移区205可以为其他合适的厚度。
第一离子注入的剂量为1E2～5E3atom/cm2、注入的角度为0～45°，使得第一沟槽202的侧壁和底部暴露的半导体衬底200表面内以及相邻第一沟槽202之间的半导体衬底200表面内掺杂的杂质离子分布较为均匀。以形成N型的漂移区205作为示例，注入的离子为砷离子和磷离子，注入砷离子时的注入角度为15～45度，剂量为1E2～5E3atom/cm2，注入磷离子时的注入角度为0～7度，剂量为1E2～5E3atom/cm2，通过不同种类、不同角度和剂量的杂质离子注入，后续在退火时，磷离子和砷离子能均匀扩散，使得漂移区205中的杂质离子均匀分布。
在发明的其他实施例中，由于第一沟槽202侧壁和底部的半导体衬底200内都要注入杂质离子，为了获得均匀的杂质离子的分布，所述第一离子注入包括第一步离子注入和第二步离子注入，第一步离子注入的注入角度为0～45°，第二步离子注入的注入角度为0°。
第一离子注入后，还需要进行退火工艺，所述退火工艺的温度为1000～1250摄氏度，退火时间为1～2小时，以使掺杂的杂质离子激活并均匀的扩散，形成杂质离子均匀分布的漂移区205。在本发明的其他实施例中，也可以通过后续形成隔离材料是对掺杂的离子进行退火。
根据形成的第一沟槽202的数量和形状，本实施例中，形成若干第一沟槽202在半导体衬底200内“W”型或“波浪形”排布，因而形成的漂移区205的形状为“W”型或“波浪形”，使得漂移区205在单位面积内的等效长度增长，因而在漂移区205中形成的导通路径也相应的增长，提高了LDMOS晶体管的击穿电压。
参考图5，形成漂移区205后，在若干第一沟槽202(参考图4)中填充隔离材料，形成若干第一浅沟槽隔离结构206。
在第一沟槽202中填充隔离材料时，同时在第二沟槽203(参考图4)中填充隔离材料，形成第二浅沟槽隔离结构207，在第三沟槽204(参考图4)中填充隔离材料，形成第三浅沟槽隔离结构208。
第一浅沟槽隔离结构206、第二浅沟槽隔离结构207和第三浅沟槽隔离结构208的形成过程为：采用化学气相沉积工艺(可以为LPCVD、APCVD、SACVD、PECVD、HDPCVD)形成覆盖所述掩膜层201(参考图4)和半导体衬底200的隔离材料，所述隔离材料填充满第一沟槽202(参考图4)、第二沟槽203(参考图4)和第三沟槽204(参考图4)；采用化学机械研磨工艺去除半导体衬底200上的隔离材料和掩膜层201，在第一沟槽202中形成第一浅沟槽隔离结构206，在第二沟槽203中形成第二浅沟槽隔离结构207，在第三沟槽204中形成第三浅沟槽隔离结构208。
所述第二浅沟槽隔离结构207用于后续形成的第二掺杂区与源区之间的电学隔离。
所述第三浅沟槽隔离结构208用于有源区之间的隔离。
所述隔离材料为氧化硅。
参考图6，在漂移区205一侧的半导体衬底200内形成体区209，所述体区209的掺杂类型与漂移区205的掺杂类型相反。
通过离子注入工艺形成所述体区209，本实施例中，形成LDMOS晶体管为N型的LDMOS晶体管，形成的体区209的掺杂类型为P型。
在本发明的其他实施例中，形成LDMOS晶体管为P型的LDMOS晶体管时，形成的体区的209的掺杂类型为N型。
所述形成的体区209包围所述第二浅沟槽隔离结构207，且体区209的深度大于第二浅沟槽隔离结构207的深度。
参考图7，在所述半导体衬底200上形成栅极结构，所述栅极结构横跨覆盖部分所述体区229、漂移区205和与体区209距离最近的一个第一浅沟槽隔离结构206的表面。
所述栅极结构包括栅介质层210、位于第一栅介质层210上的栅电极211、以及位于栅电极211和栅介质层210两侧侧壁上的侧墙212。
本实施例中，所述栅极结构为多晶硅栅极，所述栅介质层210的材料为氧化硅、所述栅电极211的材料为多晶硅。栅极结构的形成过程为：形成覆盖所述半导体衬底200、第一浅沟槽隔离结构206、和漂移区205表面的栅介质层材料层；在所述栅介质材料层上形成栅电极材料层；刻蚀所述栅电极材料层和栅介质材料层，部分所述体区209、漂移区205和与体区209距离最近的一个第一浅沟槽隔离结构206的表面上形成栅介质层210，在栅介质层210上形成栅电极211；形成覆盖所述半导体衬底200、栅电极211和栅介质层210表面的侧墙材料层；无掩膜刻蚀所述侧墙材料层，在所述栅电极211和栅介质层210两侧侧壁上形成侧墙212。
在本发明的其他实施例中，所述栅极结构为金属栅极，所述栅介质层210的材料还可以为高K介电材料，比如HfO2、TiO2、HfZrO、HfSiNO等，所述栅电极211的材料为金属，比如W、Cu、Al等。可以通过后栅工艺形成所述栅极结构。
所述侧墙212可以为单层或多层(≥2层)结构。
在形成侧墙212之前，还包括对栅电极211两侧的体区209和漂移区205进行浅掺杂离子注入，在体区209和漂移区205中形成浅掺杂区。
参考图8，在所述栅极结构一侧的体区209内形成源区213；在与体区209距离最远的一个第一浅沟槽隔离结构206一侧的漂移区205内形成漏区215，所述源区213和漏区215的掺杂类型与漂移区205的掺杂类型相同。
通过离子注入工艺形成所述源区213和漏区215，本实施例中，形成LDMOS晶体管为N型的LDMOS晶体管，所述源区213和漏区215掺杂类型为N型。
在本发明的其他实施例中，形成LDMOS晶体管为P型的LDMOS晶体管，所述源区213和漏区215的掺杂类型为P型。
所述漏区215位于漂移区205内，且所述漏区215位于与体区209距离最远的一个第一浅沟槽隔离结构206一侧(靠近栅极结构的一侧)的漂移区205内，从而使得源区213和漏区215之间的漂移区205内的导通路径可以最长。
所述漏区215的深度小于相邻第一浅沟槽隔离结构206之间的半导体衬底200表面内的漂移区205的深度。
所述源区213位于第二浅沟槽隔离结构207与栅极结构之间的体区209内，所述源区213的深度小于第二浅沟槽隔离结构207的深度。
还包括：在第二浅沟槽隔离结构207的远离源区213一侧的体区209内形成第二掺杂区214，第二掺杂区214的掺杂类型与体区209的掺杂类型相同，通过第二掺杂区214将体区209接地或施加电压。
在距离体区209最远的一个第一浅沟槽隔离结构206另一侧(远离栅极结构的一侧)的半导体衬底200内形成第一掺杂区216，所述第一掺杂区216的掺杂类型与半导体衬底200的掺杂类型相同，通过第一掺杂区216将半导体衬底200接地或施加电压。
本发明实施例中还提供了一种LDMOS晶体管，参考图8，包括：
半导体衬底200，所述半导体衬底200具有第一掺杂类型；
位于所述半导体衬底200内的若干第一沟槽202；
位于若干第一沟槽202的侧壁和底部暴露的半导体衬底200表面内以及相邻第一沟槽202之间的半导体衬底200表面内的漂移区205，所述漂移区205具有第二掺杂类型，第二掺杂类型与第一掺杂类型相反；
填充满若干第一沟槽202的若干第一浅沟槽隔离结构206，第一浅沟槽隔离结构206覆盖部分所述漂移区205；
位于漂移区205一侧的半导体衬底200内的体区209，所述体区209的掺杂类型与漂移区205的掺杂类型相反；
位于所述半导体衬底200上的栅极结构，所述栅极结构横跨覆盖部分所述体区209、漂移区205和与体区209距离最近的一个第一浅沟槽隔离结构206的表面，所述栅极结构包括栅介质层210、位于第一栅介质层210上的栅电极211、以及位于栅电极211和栅介质层210两侧侧壁上的侧墙212；
在所述栅极结构一侧的体区209内形成源区207；
在与体区209距离最远的一个第一浅沟槽隔离结构206一侧的漂移区205内形成漏区215。
所述漂移区205的形状为“W”型或“波浪”型。
所述漂移区205位于相邻的第一浅沟槽隔离结构206之间半导体衬底200内和第一浅沟槽隔离结构206侧壁的半导体衬底200内的厚度为200～1000埃，位于第一浅沟槽隔离结构206底部的半导体衬底200内的厚度为400埃～2微米。
所述第一沟槽202的侧壁为倾斜侧壁，倾斜侧壁的倾斜角度为50～80°。
所述第一沟槽202的深度为2500～4500埃，第一沟槽202的宽度为0.5～10微米，相邻第一沟槽202之间的间距为0.2～1微米。
在一实施例中，所述第一掺杂类型为P型，第二掺杂类型为N型。
在另一实施例中，所述第一掺杂类型为N型，第二掺杂类型为P型。
需要说明的是，关于所述LDMOS晶体管的其他限定或描述请参考前述实施例LMDOS形成过程中的相关限定和描述，在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种LDMOS晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底具有第一掺杂类型；
刻蚀所述半导体衬底，在所述半导体衬底内形成若干第一沟槽；
在若干第一沟槽的侧壁和底部暴露的半导体衬底表面内以及相邻第一沟槽之间的半导体衬底表面内形成漂移区，所述漂移区具有第二掺杂类型，第二掺杂类型与第一掺杂类型相反；
形成漂移区后，在若干第一沟槽中填充隔离材料，形成若干第一浅沟槽隔离结构；
在漂移区一侧的半导体衬底内形成体区，所述体区的掺杂类型与漂移区的掺杂类型相反；
在所述半导体衬底上形成栅极结构，所述栅极结构横跨覆盖部分所述体区、漂移区和与体区距离最近的一个第一浅沟槽隔离结构的表面；
在所述栅极结构一侧的体区内形成源区；
在与体区距离最远的一个第一浅沟槽隔离结构一侧的漂移区内形成漏区。
2.如权利要求1所述的LDMOS晶体管的形成方法，其特征在于，所述漂移区的形状为“W”型或“波浪”型，所述漂移区通过第一离子注入形成。
3.如权利要求2所述的LDMOS晶体管的形成方法，其特征在于，位于相邻的第一沟槽之间的半导体衬底表面内和第一沟槽侧壁的半导体衬底内的部分漂移区厚度为200～1000埃，位于第一沟槽底部的半导体衬底内的部分漂移区厚度为400埃～2微米。
4.如权利要求3所述的LDMOS晶体管的形成方法，其特征在于，第一离子注入的剂量为1E2～5E3 atom/cm2、注入的角度为0～45°。
5.如权利要求4所述的LDMOS晶体管的形成方法，其特征在于，所述第一离子注入后，还包括退火工艺，所述退火工艺的温度为1000～1250摄氏度，退火时间为1～2小时。
6.如权利要求1所述的LDMOS晶体管的形成方法，其特征在于，所述第一沟槽的侧壁为倾斜侧壁，倾斜侧壁的倾斜角度为50～80°。
7.如权利要求1所述的LDMOS晶体管的形成方法，其特征在于，所述第一沟槽的数量为≥2个，所述第一沟槽的深度为2500～4500埃，第一沟槽的宽度为0.5～10微米，相邻第一沟槽之间的间距为0.2～1微米。
8.如权利要求1所述的LDMOS晶体管的形成方法，其特征在于，所述第一掺杂类型为P型，第二掺杂类型为N型。
9.如权利要求1所述的LDMOS晶体管的形成方法，其特征在于，所述第一掺杂类型为N型，第二掺杂类型为P型。
10.如权利要求1所述的LDMOS晶体管的形成方法，其特征在于，所述漂移区一侧的半导体衬底内还形成有第一掺杂区，所述第一掺杂区的掺杂类型与半导体衬底的掺杂类型相同。
11.如权利要求1所述的LDMOS晶体管的形成方法，其特征在于，所述源区一侧的体区内形成有第二浅沟槽隔离结构，第二浅沟槽隔离结构的深度小于体区的深度；第二浅沟槽隔离结构一侧的体区内还形成有第二掺杂区，第二掺杂区的掺杂类型与体区的掺杂类型相同。
12.如权利要求11所述的LDMOS晶体管的形成方法，其特征在于，所述第一浅沟槽隔离结构和第二浅沟槽隔离结构的材料为氧化硅。
13.如权利要求1所述的LDMOS晶体管的形成方法，其特征在于，所述栅极结构包括位于半导体衬底上的栅介质层、位于栅介质层上的栅电极以及位于栅介质层和栅电极两侧的侧墙。
14.一种LDMOS晶体管，其特征在于，包括：
半导体衬底，所述半导体衬底具有第一掺杂类型；
位于所述半导体衬底内的若干第一沟槽；
位于若干第一沟槽的侧壁和底部暴露的半导体衬底表面内以及相邻第一沟槽之间的半导体衬底表面内的漂移区，所述漂移区的厚度小于第一沟槽的深度，所述漂移区具有第二掺杂类型，第二掺杂类型与第一掺杂类型相反；
填充满若干第一沟槽的若干第一浅沟槽隔离结构，第一浅沟槽隔离结构覆盖部分所述漂移区；
位于漂移区一侧的半导体衬底内的体区，所述体区的掺杂类型与漂移区的掺杂类型相反；
位于所述半导体衬底上的栅极结构，所述栅极结构横跨覆盖部分所述体区、漂移区和与体区距离最近的一个第一浅沟槽隔离结构的表面；
在所述栅极结构一侧的体区内形成源区；
在与体区距离最远的一个第一浅沟槽隔离结构一侧的漂移区内形成漏区。
15.如权利要求14所述的LDMOS晶体管，其特征在于，所述漂移区的形状为“W”型或“波浪”型。
16.如权利要求14所述的LDMOS晶体管，其特征在于，位于相邻的第一沟槽之间的半导体衬底表面内和第一沟槽侧壁的半导体衬底内的部分漂移区厚度为200～1000埃，位于第一沟槽底部的半导体衬底内的部分漂移区厚度为400埃～2微米。
17.如权利要求14所述的LDMOS晶体管，其特征在于，所述第一沟槽的侧壁为倾斜侧壁，倾斜侧壁的倾斜角度为50～80°。
18.如权利要求14所述的LDMOS晶体管，其特征在于，所述第一沟槽的数量为≥2个，第一沟槽的深度为2500～4500埃，第一沟槽的宽度为0.5～10微米，相邻第一沟槽之间的间距为0.2～1微米。
19.如权利要求14所述的LDMOS晶体管，其特征在于，所述第一掺杂类型为P型，第二掺杂类型为N型。
20.如权利要求14所述的LDMOS晶体管，其特征在于，所述第一掺杂类型为N型，第二掺杂类型为P型。
CN201410425848.9A 2014-08-26 2014-08-26 Ldmos晶体管及其形成方法 Active CN105448990B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410425848.9A CN105448990B (zh) 2014-08-26 2014-08-26 Ldmos晶体管及其形成方法
US14/808,026 US9691604B2 (en) 2014-08-26 2015-07-24 LDMOS transistor and fabrication method thereof
US15/597,319 US9870916B2 (en) 2014-08-26 2017-05-17 LDMOS transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410425848.9A CN105448990B (zh) 2014-08-26 2014-08-26 Ldmos晶体管及其形成方法

Publications (2)

Publication Number Publication Date
CN105448990A CN105448990A (zh) 2016-03-30
CN105448990B true CN105448990B (zh) 2019-07-02

Family

ID=55403489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410425848.9A Active CN105448990B (zh) 2014-08-26 2014-08-26 Ldmos晶体管及其形成方法

Country Status (2)

Country Link
US (2) US9691604B2 (zh)
CN (1) CN105448990B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6509665B2 (ja) * 2015-07-23 2019-05-08 ルネサスエレクトロニクス株式会社 半導体装置
CN106129109B (zh) * 2016-07-22 2019-07-23 上海华力微电子有限公司 具有双栅极的鳍式场效应晶体管及其制造方法
CN106129116B (zh) * 2016-07-27 2019-09-20 西安电子科技大学 一种具有变k介质折叠横向双扩散金属氧化物半导体场效应管
CN107731918B (zh) * 2016-08-12 2020-08-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
US10636873B2 (en) * 2017-11-22 2020-04-28 Vanguard International Semiconductor Corporation Method of fabricating semiconductor device
CN109860276B (zh) * 2019-02-14 2022-08-09 长江存储科技有限责任公司 半导体器件及其形成方法
CN111613532B (zh) * 2019-02-25 2023-08-22 中芯国际集成电路制造(上海)有限公司 一种场效应管的形成方法和场效应管
CN112242445A (zh) * 2019-07-17 2021-01-19 中芯国际集成电路制造(上海)有限公司 Ldmos器件及其形成方法
CN113539825B (zh) * 2020-04-17 2023-07-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113838906B (zh) * 2020-06-23 2024-01-09 芯恩（青岛）集成电路有限公司 Ldmos晶体管及其制备方法
CN111987165B (zh) * 2020-08-25 2022-09-20 杰华特微电子股份有限公司 横向双扩散晶体管的制造方法
CN111697081B (zh) * 2020-07-31 2022-10-28 华虹半导体(无锡)有限公司 Ldmos器件及其制造方法
CN115706163A (zh) * 2021-08-05 2023-02-17 联华电子股份有限公司 高压晶体管结构及其制造方法
CN113990937B (zh) * 2021-12-27 2022-04-15 江苏游隼微电子有限公司 一种单阱ldmos结构及制备方法
CN115513285A (zh) * 2022-11-22 2022-12-23 广州粤芯半导体技术有限公司 半导体器件及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5696010A (en) * 1992-09-02 1997-12-09 Texas Instruments Incorporated Method of forming a semiconductor device including a trench
US6144069A (en) * 1999-08-03 2000-11-07 United Microelectronics Corp. LDMOS transistor
DE10120052A1 (de) * 2001-04-24 2002-10-31 Infineon Technologies Ag Halbleiterschaltung mit einem MOSFET mit einer Driftzone und Verfahren zur Herstellung der Halbleiterschaltung
CN1881613A (zh) * 2005-06-14 2006-12-20 联华电子股份有限公司 高压金属氧化物半导体元件
CN103050528A (zh) * 2011-10-17 2013-04-17 中芯国际集成电路制造(上海)有限公司 Ldmos晶体管及其制作方法
CN103515414A (zh) * 2012-06-21 2014-01-15 联华电子股份有限公司 晶体管装置及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8598660B2 (en) * 2011-06-01 2013-12-03 International Business Machines Corporation Stress enhanced LDMOS transistor to minimize on-resistance and maintain high breakdown voltage
US9269806B2 (en) * 2013-10-03 2016-02-23 Macronix International Co., Ltd. Semiconductor device and method of fabricating same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5696010A (en) * 1992-09-02 1997-12-09 Texas Instruments Incorporated Method of forming a semiconductor device including a trench
US6144069A (en) * 1999-08-03 2000-11-07 United Microelectronics Corp. LDMOS transistor
DE10120052A1 (de) * 2001-04-24 2002-10-31 Infineon Technologies Ag Halbleiterschaltung mit einem MOSFET mit einer Driftzone und Verfahren zur Herstellung der Halbleiterschaltung
CN1881613A (zh) * 2005-06-14 2006-12-20 联华电子股份有限公司 高压金属氧化物半导体元件
CN103050528A (zh) * 2011-10-17 2013-04-17 中芯国际集成电路制造(上海)有限公司 Ldmos晶体管及其制作方法
CN103515414A (zh) * 2012-06-21 2014-01-15 联华电子股份有限公司 晶体管装置及其制造方法

Also Published As

Publication number Publication date
US20170250175A1 (en) 2017-08-31
US9691604B2 (en) 2017-06-27
CN105448990A (zh) 2016-03-30
US20160064552A1 (en) 2016-03-03
US9870916B2 (en) 2018-01-16

Similar Documents

Publication Publication Date Title
CN105448990B (zh) Ldmos晶体管及其形成方法
CN103545370B (zh) 用于功率mos晶体管的装置和方法
US6773995B2 (en) Double diffused MOS transistor and method for manufacturing same
US9269806B2 (en) Semiconductor device and method of fabricating same
TWI478336B (zh) 減少表面電場的結構及橫向雙擴散金氧半導體元件
US20200127135A1 (en) Vertical Trench Power Devices with Oxygen Inserted Si-Layers
US20130140632A1 (en) Lateral Transistor Component and Method for Producing Same
CN105448725B (zh) 半导体器件及其形成方法
CN103515202B (zh) 半导体器件及半导体器件的制造方法
TW201306179A (zh) 橫向電晶體及其製作方法
CN104051266A (zh) 用于鳍式场效应晶体管的鳍形状及其形成方法
CN104733531A (zh) 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet
JP2013120931A (ja) 半導体装置の製造方法
US20140299932A1 (en) Semiconductor Device Including a Gate Trench and a Source Trench
US20110057259A1 (en) Method for forming a thick bottom oxide (tbo) in a trench mosfet
KR20160018322A (ko) 반도체 장치의 제조 방법
CN105513971A (zh) 具有屏蔽栅的沟槽栅功率器件的制造方法
US20170200826A1 (en) Pmos transistor and fabrication method thereof
US8492221B2 (en) Method for fabricating power semiconductor device with super junction structure
CN106449405A (zh) 半导体结构的形成方法
US10453915B2 (en) Semiconductor device having a field electrode and a gate electrode in a trench structure and manufacturing method
CN112331649B (zh) 半导体器件及其制造方法
CN112242445A (zh) Ldmos器件及其形成方法
TW201901754A (zh) 具有ｔ型閘極電極的場效電晶體
CN108281485A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant