CN111697081B - Ldmos器件及其制造方法 - Google Patents

Ldmos器件及其制造方法 Download PDF

Info

Publication number
CN111697081B
CN111697081B CN202010757219.1A CN202010757219A CN111697081B CN 111697081 B CN111697081 B CN 111697081B CN 202010757219 A CN202010757219 A CN 202010757219A CN 111697081 B CN111697081 B CN 111697081B
Authority
CN
China
Prior art keywords
region
shallow trench
substrate
type
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010757219.1A
Other languages
English (en)
Other versions
CN111697081A (zh
Inventor
刘俊文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202010757219.1A priority Critical patent/CN111697081B/zh
Publication of CN111697081A publication Critical patent/CN111697081A/zh
Application granted granted Critical
Publication of CN111697081B publication Critical patent/CN111697081B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请公开了一种LDMOS器件及其制造方法，涉及半导体制造领域。该LDMOS器件至少包括衬底、位于衬底内的漂移区和体区、栅极结构；栅极结构位于衬底上方，且栅极结构横跨部分体区和部分漂移区，栅极结构与衬底之间设置有栅氧化层；体区的一端设置有源区；漂移区内设置有间隔排列的第一类浅沟槽隔离，漂移区内的一端还设置有漏区，漏区与栅极结构被第一类浅沟槽隔离分隔；第一类浅沟槽隔离的深度小于与第一类浅沟槽隔离同一工艺步骤形成的第二类浅沟槽隔离的深度；解决了目前LDMOS器件在制造过程中为了保证性能需要增加更多的光罩和工艺步骤的问题；实现在不增加工艺步骤和成本的情况下，提升LDMOS器件的性能的效果。

Description

LDMOS器件及其制造方法
技术领域
本申请涉及半导体制造领域，具体涉及一种LDMOS器件及其制造方法。
背景技术
横向扩散金属氧化物半导体(Laterally Diffused Metal OixdeSemiconductor，LDMOS)的导通电阻和击穿电压是其最重要的两个参数，导通电阻越小，LDMOS器件的驱动能力越强，击穿电压越大，LDMOS器件的可靠性越好。在电源管理等高压应用中，LDMOS器件因其高击穿电压的特性被广泛采用。
现有的LDMOS器件结构包括漂移区、体区，体区内形成有源区，漂移区内形成有漏区和场氧，场氧位于漏区与源区之间，一般场氧采用STI(Shallow Trench Isolation，浅沟槽隔离)结构。
由于在漂移区内采用STI结构，LDMOS器件的导通特性会大大降低，为了兼顾高击穿电压和低导通电阻，通常需要增加额外的光罩和工艺步骤来实现的漂移区内STI结构深度的调整。
发明内容
为了解决相关技术中的问题，本申请提供了一种LDMOS器件及其制造方法。该技术方案如下：
第一方面，本申请实施例提供了一种LDMOS器件，至少包括衬底、位于衬底内的漂移区和体区、栅极结构；
栅极结构位于衬底上方，且栅极结构横跨部分体区和部分漂移区，栅极结构与衬底之间设置有栅氧化层；
体区的一端设置有源区；
漂移区内设置有间隔排列的第一类浅沟槽隔离，漂移区内的一端还设置有漏区，漏区与栅极结构被第一类浅沟槽隔离分隔；
其中，第一类浅沟槽隔离的深度小于与第一类浅沟槽隔离同一工艺步骤形成的第二类浅沟槽隔离的深度。
可选的，栅极结构包括多晶硅栅和栅极侧墙；
源区的顶部、漏区的顶部、多晶硅栅的顶部分别设置有金属硅化物；
漏区和栅极结构之间的衬底表面设置有金属硅化物阻挡层，且金属硅化物阻挡层延伸至栅极结构的上方。
可选的，部分第一类浅沟槽隔离位于栅极结构的下方。
可选的，衬底中设置有阱区，体区和漂移区位于阱区内。
第二方面，本申请实施例提供了一种LDMOS器件的制造方法，该方法包括：
在衬底中同时形成第一类浅沟槽隔离和第二类浅沟槽隔离，第一类浅沟槽隔离的深度小于第二类浅沟槽隔离的深度；
在衬底中形成漂移区和体区，漂移区包围间隔排列的第一类浅沟槽隔离；
在衬底上形成栅极结构，栅极结构横跨部分体区和部分漂移区，栅极结构包括多晶硅栅和栅极侧墙；
在漂移区形成漏区，在体区形成源区，漏区与栅极结构被第一类浅沟槽隔离分隔。
可选的，在衬底中同时形成第一类浅沟槽隔离和第二类浅沟槽隔离，包括：
通过光刻工艺在衬底表面定义第一类沟槽开口图案和第二类沟槽开口图案，第一类沟槽开口图案的开口尺寸小于第二类沟槽开口图案的开口尺寸；
根据第一类沟槽开口图案和第二类沟槽开口图案刻蚀衬底，形成第一类沟槽和第二类沟槽，第一类沟槽的深度小于第二类沟槽的深度；
填充第一类沟槽和第二类沟槽，形成第一类浅沟槽隔离和第二类浅沟槽隔离。
可选的，在衬底上形成栅极结构，栅极结构横跨部分体区和部分漂移区，包括：
在衬底表面形成栅氧化层；
沉积多晶硅层，并刻蚀多晶硅层形成多晶硅栅，多晶硅栅横跨部分体区和部分漂移区；
在多晶硅栅的两侧形成栅极侧墙。
可选的，在衬底中形成漂移区和体区，体区包围间隔排列的第一类浅沟槽隔离，包括：
通过离子注入工艺在衬底中形成体区；
通过离子注入工艺在衬底中形成漂移区，漂移区包围间隔排列的第一类浅沟槽隔离。
可选的，该方法还包括：
在衬底中形成阱区，漂移区、体区、第一类浅沟槽隔离位于阱区内。
可选的，在漂移区形成漏区，在体区形成源区之后，该方法还包括：
在漏区和栅极结构之间的衬底上形成金属硅化物阻挡层，且金属硅化物阻挡层延伸至栅极结构的上方；
在栅极结构的顶部、源区的顶部、漏区的顶部形成金属硅化物。
本申请技术方案，至少包括如下优点：
本申请实施例提供的LDMOS器件，在漂移区内设置间隔排列的若干个第一类浅沟槽隔离，第一类浅沟槽隔离的尺寸小于第二类浅沟槽隔离的尺寸，漂移区内的漏区和体区内的源区通过间隔排列的小尺寸的第一类浅沟槽隔离分隔，由于第一类浅沟槽隔离和第二类浅沟槽隔离是同时形成的，实现在不增加工艺步骤和成本的情况下，提升LDMOS器件的性能的效果。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种LDMOS器件的结构示意图；
图2是本申请实施例提供的一种LDMOS器件的制造方法的流程图；
图3是本申请实施例提供的一种LDMOS器件的制造方法的实施示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
请参考图1，其示出了本申请实施例提供的一种LDMOS器件的结构示意图，该LDMOS器件至少包括衬底11、栅极结构12、位于衬底11内的漂移区13和体区14。体区14的一端设置有源区15，漂移区13的一端设置有漏区16。
栅极结构12位于衬底11上方，源区15和漏区16位于栅极结构12的两侧。
栅极结构12横跨部分体区14和部分漂移区13。
栅极结构12和衬底之间设置有栅氧化层17。
漂移区13内还设置有间隔排列的第一类浅沟槽隔离18，漂移区13内第一类浅沟槽隔离18的数量至少为2个。
漏区16和栅极结构12被排列的第一类浅沟槽隔离18分隔。
可选的，间隔排列的N个第一类浅沟槽隔离中的部分第一类浅沟槽隔离位于栅极结构的下方。N为大于等于2的整数，N的数量根据实际情况确定。
衬底11中还设置有第二类浅沟槽隔离19。
第二类浅沟槽隔离19与第一类浅沟槽隔离18在同一工艺步骤形成，第一类浅沟槽隔离18的深度小于第二类浅沟槽隔离19的深度。
栅极结构12包括多晶栅和栅极侧墙。
可选的，栅极侧墙的材料为氮化物和氧化物。
源区15的顶部、漏区16的顶部、多晶硅栅的顶部分别设置有金属硅化物20。
漏区16和栅极结构12之间的衬底表面设置有金属硅化物阻挡层21，且金属硅化物阻挡层21延伸至栅极结构12的上方。
在形成金属硅化物之前，由于漂移区内的第一类浅沟槽隔离是间隔排列的，为了避免漂移区中露出的衬底表面也形成金属硅化物，在漏区和栅极结构之间的衬底表面预先形成一层金属硅化物阻挡层。
可选的，衬底11中还设置有阱区22，体区14和漂移区13位于阱区22内。
综上所述，本申请实施例提供的LDMOS器件，在漂移区内设置间隔排列的若干个第一类浅沟槽隔离，第一类浅沟槽隔离的尺寸小于第二类浅沟槽隔离的尺寸，漂移区内的漏区和体区内的源区通过间隔排列的小尺寸的第一类浅沟槽隔离分隔，由于第一类浅沟槽隔离和第二类浅沟槽隔离是同时形成的，实现在不增加工艺步骤和成本的情况下，提升LDMOS器件的性能的效果。
请参考图2，其示出了本申请实施例提供的一种LDMOS器件的制造方法的流程图，该方法用于制造如图1所示的LDMOS器件，该方法至少包括如下步骤：
步骤201，在衬底中同时形成第一类浅沟槽隔离和第二类浅沟槽隔离，第一类浅沟槽隔离的深度小于第二类浅沟槽隔离的深度。
第一类浅沟槽隔离的开口尺寸小于第二类浅沟槽隔离的开口尺寸，根据刻蚀工艺的固有特性，经过刻蚀后，开口尺寸小的第一类浅沟槽隔离的深度小于第二类浅沟槽隔离的深度。
如图3所示，衬底11中形成有第一类浅沟槽隔离18和第二类浅沟槽隔离19。
第一类浅沟槽隔离和第二类浅沟槽隔离的位置、深度是预先设置的。
第一类浅沟槽隔离的数量根据实际情况确定，一般情况下，第一类浅沟槽隔离的数量大于等于2。
若干个第一类浅沟槽隔离间隔地排列在衬底中。任意相邻的两个第一类浅沟槽隔离之间的距离根据实际情况确定。
步骤202，在衬底中形成漂移区和体区，漂移区包围间隔排列的第一类浅沟槽隔离。
在漂移区形成后，第一类浅沟槽隔离位于漂移区内。
可选的，第一类浅沟槽隔离位于漂移区的中间区域。
步骤203，在衬底上形成栅极结构，栅极结构横跨部分体区和部分漂移区，栅极结构包括多晶硅栅和栅极侧墙。
可选的，在栅极结构形成后，漂移区内的一部分第一类浅沟槽隔离位于栅极结构的下方，一部分第一类浅沟槽隔离未被栅极结构覆盖。
步骤204，在漂移区形成漏区，在体区形成源区，漏区与栅极结构被第一类浅沟槽隔离分隔。
可选的，在漂移区的一端形成漏区，在体区的一端形成源区，源区和漏区分别位于栅极结构的两侧，第一类浅沟槽隔离将漏区域栅极结构分隔。
综上所述，本申请实施例提供的LDMOS器件的制造方法，通过在衬底中同时形成第一类浅沟槽隔离和第二类浅沟槽隔离，令第一类浅沟槽隔离位于漂移区内，改进漂移区中的浅沟槽隔离的结构，解决了目前LDMOS器件在制造过程中为了保证性能需要增加更多的光罩和工艺步骤的问题；达到了在不增加工艺步骤和成本的情况下，提高LDMOS器件的性能的效果。
在LDMOS器件的制造过程中，漂移区内未被栅极结构覆盖的第一类浅沟槽隔离之间会有衬底露出，在后续形成金属硅化物时，可以在第一类浅沟槽隔离的上方形成金属硅化物阻挡层，避免形成金属硅化物。
本申请另一个实施例提供的了一种LDMOS器件的制造方法的流程图，该方法至少包括如下步骤：
步骤401，在衬底中形成阱区。
通过离子注入工艺，在衬底中形成阱区。后续将要形成的漂移区、体区、第一类浅沟槽隔离均位于阱区内。
步骤402，通过光刻工艺在衬底表面定义第一类沟槽开口图案和第二类沟槽开口图案，第一类沟槽开口图案的开口尺寸小于第二类沟槽开口图案的开口尺寸。
在衬底表面涂布光刻胶，利用包含第一类沟槽开口图案和第二类沟槽开口图案曝光，显影后，衬底表面形成第一类沟槽开口图案和第二类沟槽开口图案。
第一类沟槽开口图案和第二类沟槽开口图案的位置、尺寸是预先根据LDMOS器件的目标需求确定的。
步骤403，根据第一类沟槽开口图案和第二类沟槽开口图案刻蚀衬底，形成第一类沟槽和第二类沟槽，第一类沟槽的深度小于第二类沟槽的深度。
通过刻蚀工艺刻蚀衬底，根据刻蚀工艺的固定特性，衬底中形成的第一类沟槽的深度小于第二类沟槽的深度。
步骤404，填充第一类沟槽和第二类沟槽，形成第一类浅沟槽隔离和第二类浅沟槽隔离。
可选的，利用多晶硅同时填充第一类沟槽和第二类沟槽，填充完成后去除衬底表面的多晶硅，形成第一类浅沟槽隔离和第二类浅沟槽隔离。第一类浅沟槽隔离的深度小于第二类浅沟槽隔离的深度。
可选的，若干个第一类浅沟槽隔离等间距地间隔排列。
步骤405，通过离子注入工艺在衬底中形体区。
步骤406，通过离子注入工艺在衬底中形成漂移区，漂移区包围间隔排列的第一类浅沟槽隔离。
需要说明是，步骤406也可以在步骤405之前执行，本申请实施例对此不作限定。
步骤407，在衬底表面形成栅氧化层。
可选的，通过热氧化工艺在衬底表面形成栅氧化层。
步骤408，沉积多晶硅层，并刻蚀多晶硅层形成多晶硅栅，多晶硅栅横跨部分体区和部分漂移区。
可选的，多晶硅栅形成后，漂移区内一部分第一类浅沟槽隔离位于多晶硅栅的下方。
步骤409，在多晶硅栅的两侧形成栅极侧墙。
可选的，栅极侧墙的材料为氧化物和氮化物，先沉积一层氮化物，再沉积一层氧化物，再进行回刻蚀，直到露出多晶硅栅的顶部，形成多晶硅栅的栅极侧墙。
步骤410，在漂移区形成漏区，在体区形成源区，漏区与栅极结构被第一类浅沟槽隔离分隔。
通过离子注入工艺在漂移区的一端形成漏区，在体区的一端形成源区，源区和漏区位于栅极结构的两侧。
步骤411，在漏区和栅极结构之间的衬底上形成金属硅化物阻挡层，且金属硅化物阻挡层延伸至栅极结构的上方。
步骤412，在栅极结构的顶部、源区的顶部、漏区的顶部形成金属硅化物。
利用金属硅化物降低LDMOS器件的电阻率。
在一个例子中，形成的LDMOS器件如图1所示。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (9)

1.一种LDMOS器件，其特征在于，至少包括衬底、位于所述衬底内的漂移区和体区、栅极结构；
所述栅极结构位于所述衬底上方，且所述栅极结构横跨部分体区和部分漂移区，所述栅极结构与所述衬底之间设置有栅氧化层；
所述体区的一端设置有源区；
所述漂移区内设置有间隔排列的N个第一类浅沟槽隔离，所述漂移区内的一端还设置有漏区，所述漏区与所述栅极结构被所述第一类浅沟槽隔离分隔；其中，间隔排列的N个第一类浅沟槽隔离中的部分第一类浅沟槽隔离位于栅极结构的下方，N为大于等于2的整数；
其中，所述第一类浅沟槽隔离的深度小于与所述第一类浅沟槽隔离同一工艺步骤形成的第二类浅沟槽隔离的深度。
2.根据权利要求1所述的LDMOS器件，其特征在于，所述栅极结构包括多晶硅栅和栅极侧墙；
所述源区的顶部、所述漏区的顶部、所述多晶硅栅的顶部分别设置有金属硅化物；
所述漏区和所述栅极结构之间的衬底表面设置有金属硅化物阻挡层，且所述金属硅化物阻挡层延伸至所述栅极结构的上方。
3.根据权利要求1所述的LDMOS器件，其特征在于，所述衬底中设置有阱区，所述体区和所述漂移区位于所述阱区内。
4.一种LDMOS器件的制造方法，其特征在于，所述方法包括：
在衬底中同时形成第一类浅沟槽隔离和第二类浅沟槽隔离，所述第一类浅沟槽隔离的深度小于所述第二类浅沟槽隔离的深度；
在所述衬底中形成漂移区和体区，所述漂移区包围间隔排列的N个所述第一类浅沟槽隔离；
在衬底上形成栅极结构，所述栅极结构横跨部分体区和部分漂移区，所述栅极结构包括多晶硅栅和栅极侧墙；
在所述漂移区形成漏区，在所述体区形成源区，所述漏区与所述栅极结构被所述第一类浅沟槽隔离分隔；
其中，间隔排列的N个第一类浅沟槽隔离中的部分第一类浅沟槽隔离位于栅极结构的下方，N为大于等于2的整数。
5.根据权利要求4所述的方法，其特征在于，所述在衬底中同时形成第一类浅沟槽隔离和第二类浅沟槽隔离，包括：
通过光刻工艺在所述衬底表面定义第一类沟槽开口图案和第二类沟槽开口图案，所述第一类沟槽开口图案的开口尺寸小于所述第二类沟槽开口图案的开口尺寸；
根据所述第一类沟槽开口图案和所述第二类沟槽开口图案刻蚀所述衬底，形成第一类沟槽和第二类沟槽，所述第一类沟槽的深度小于所述第二类沟槽的深度；
填充所述第一类沟槽和所述第二类沟槽，形成所述第一类浅沟槽隔离和所述第二类浅沟槽隔离。
6.根据权利要求4所述的方法，其特征在于，所述在衬底上形成栅极结构，所述栅极结构横跨部分体区和部分漂移区，包括：
在所述衬底表面形成栅氧化层；
沉积多晶硅层，并刻蚀所述多晶硅层形成多晶硅栅，所述多晶硅栅横跨部分体区和部分漂移区；
在所述多晶硅栅的两侧形成栅极侧墙。
7.根据权利要求4所述的方法，其特征在于，所述在所述衬底中形成漂移区和体区，所述体区包围间隔排列的所述第一类浅沟槽隔离，包括：
通过离子注入工艺在所述衬底中形成所述体区；
通过离子注入工艺在所述衬底中形成所述漂移区，所述漂移区包围间隔排列的所述第一类浅沟槽隔离。
8.根据权利要求4或7所述的方法，其特征在于，所述方法还包括：
在所述衬底中形成阱区，所述漂移区、所述体区、所述第一类浅沟槽隔离位于所述阱区内。
9.根据权利要求4所述的方法，其特征在于，所述在所述漂移区形成漏区，在所述体区形成源区之后，所述方法还包括：
在所述漏区和所述栅极结构之间的衬底上形成金属硅化物阻挡层，且所述金属硅化物阻挡层延伸至所述栅极结构的上方；
在所述栅极结构的顶部、所述源区的顶部、所述漏区的顶部形成金属硅化物。
CN202010757219.1A 2020-07-31 2020-07-31 Ldmos器件及其制造方法 Active CN111697081B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010757219.1A CN111697081B (zh) 2020-07-31 2020-07-31 Ldmos器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010757219.1A CN111697081B (zh) 2020-07-31 2020-07-31 Ldmos器件及其制造方法

Publications (2)

Publication Number Publication Date
CN111697081A CN111697081A (zh) 2020-09-22
CN111697081B true CN111697081B (zh) 2022-10-28

Family

ID=72487126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010757219.1A Active CN111697081B (zh) 2020-07-31 2020-07-31 Ldmos器件及其制造方法

Country Status (1)

Country Link
CN (1) CN111697081B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI786976B (zh) * 2021-01-08 2022-12-11 立錡科技股份有限公司 高壓元件、高壓控制元件及其製造方法
CN113990937B (zh) * 2021-12-27 2022-04-15 江苏游隼微电子有限公司 一种单阱ldmos结构及制备方法
CN114220849B (zh) * 2022-02-23 2022-05-03 江苏游隼微电子有限公司 一种兼容cmos工艺的ldmos器件
CN114639737B (zh) * 2022-05-17 2022-08-30 广州粤芯半导体技术有限公司 Ldmos器件及其制作方法
CN114743970A (zh) * 2022-06-09 2022-07-12 合肥晶合集成电路股份有限公司 一种半导体结构及其制作方法
CN115513285A (zh) * 2022-11-22 2022-12-23 广州粤芯半导体技术有限公司 半导体器件及其制造方法
CN116632069B (zh) * 2023-07-21 2023-10-31 合肥晶合集成电路股份有限公司 一种半导体器件及其制造方法
CN117317024B (zh) * 2023-11-27 2024-03-29 北京智芯微电子科技有限公司 高开关特性半导体器件、工艺、芯片及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101625998A (zh) * 2008-07-09 2010-01-13 东部高科股份有限公司 横向双扩散金属氧化物半导体器件及其制造方法
CN105448990A (zh) * 2014-08-26 2016-03-30 中芯国际集成电路制造(上海)有限公司 Ldmos晶体管及其形成方法
CN105448725A (zh) * 2014-08-26 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101625998A (zh) * 2008-07-09 2010-01-13 东部高科股份有限公司 横向双扩散金属氧化物半导体器件及其制造方法
CN105448990A (zh) * 2014-08-26 2016-03-30 中芯国际集成电路制造(上海)有限公司 Ldmos晶体管及其形成方法
CN105448725A (zh) * 2014-08-26 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
CN111697081A (zh) 2020-09-22

Similar Documents

Publication Publication Date Title
CN111697081B (zh) Ldmos器件及其制造方法
US9000514B2 (en) Fabrication of trench DMOS device having thick bottom shielding oxide
KR102057340B1 (ko) 반도체 소자 및 그 제조방법
US7087958B2 (en) Termination structure of DMOS device
CN111653621A (zh) Ldmos器件及其制造方法
CN111540785A (zh) Ldmos器件及其制造方法
JP4198465B2 (ja) トレンチ・ゲート半導体装置の製造
JP2009076762A (ja) 半導体装置およびその製造方法
CN113130633A (zh) 沟槽型场效应晶体管结构及其制备方法
CN112635541A (zh) Ldmos器件及其制备方法
CN111180339B (zh) Ldmos器件的制作方法、ldmos器件
KR102446403B1 (ko) 반도체 장치, 반도체 장치의 제조 방법 및 반도체 장치의 레이아웃 디자인 방법
CN114023811B (zh) 屏蔽栅沟槽型mosfet器件及其制作方法
CN115719759A (zh) Ldmos器件及工艺方法
CN111883594B (zh) 横向扩散高压器件及其制造方法
CN115312392A (zh) 栅介质层的形成方法
CN114843189A (zh) 半导体器件及其制作方法
CN111146285B (zh) 半导体功率晶体管及其制造方法
CN111883484A (zh) 开关ldmos器件的制造方法
US20130154017A1 (en) Self-Aligned Gate Structure for Field Effect Transistor
CN111725305B (zh) 半导体器件及其制作方法
CN216671642U (zh) 集成电路
CN218769543U (zh) Ggnmos器件以及集成电路
CN114023812B (zh) 屏蔽栅沟槽型mosfet器件及其制作方法
CN114843190A (zh) Ldmos器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant