CN111180339B - Ldmos器件的制作方法、ldmos器件 - Google Patents
Ldmos器件的制作方法、ldmos器件 Download PDFInfo
- Publication number
- CN111180339B CN111180339B CN201911324379.0A CN201911324379A CN111180339B CN 111180339 B CN111180339 B CN 111180339B CN 201911324379 A CN201911324379 A CN 201911324379A CN 111180339 B CN111180339 B CN 111180339B
- Authority
- CN
- China
- Prior art keywords
- region
- ldmos device
- rectangular groove
- rectangular
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 239000010410 layer Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 210000000746 body region Anatomy 0.000 claims abstract description 31
- 239000011229 interlayer Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000002955 isolation Methods 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910045601 alloy Inorganic materials 0.000 claims description 11
- 239000000956 alloy Substances 0.000 claims description 11
- 229910021332 silicide Inorganic materials 0.000 claims description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 13
- 230000000694 effects Effects 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000005530 etching Methods 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021334 nickel silicide Inorganic materials 0.000 description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请公开了一种LDMOS器件的制作方法、LDMOS器件，涉及半导体制造技术领域。该方法包括提供一衬底，在衬底上制作体区和漂移区；在体区内制作体接触区和源区，在漂移区内制作漏区；体接触区和源区之间有浅沟槽隔离；在衬底表面制作栅极；沉积层间介质层；在层间介质层制作接触孔和矩形槽阵列；接触孔与体接触区、源区、漏区、栅极分别连接，矩形槽阵列位于漂移区的上方；其中，矩形槽阵列包括若干个矩形槽，矩形槽的开口宽度小于接触孔的开口宽度，矩形槽的开口宽度逐渐减小；解决了传统的LDMOS器件的击穿电压受到器件尺寸的限制的问题；达到了提高LDMOS器件的击穿电压和可靠性的效果。
Description
技术领域
本申请涉及半导体制造技术领域，具体涉及一种LDMOS器件的制作方法、LDMOS器件。
背景技术
LDMOS(Lateral Double-Diffused MOSFET，横向双扩散金属氧化物半导体场效应管)器件是一种常用的功率器件，击穿电压和导通电阻为衡量其性能的重要指标。
击穿电压是衡量LDMOS器件性能的重要参数，指的是在保证不被击穿的情况下，LDMOS器件的漏极和栅极之间能够施加的最大电压。在传统的LDMOS器件上，击穿电压和导通电阻互相限制，只能在导通电阻和击穿电压之间取得一个平衡点，目前已经可以采取栅极场板或金属场板，使得击穿电压得到一定的提高。
发明内容
为了解决相关技术的问题，本申请提供了一种LDMOS器件的制作方法、LDMOS器件。该技术方案如下：
第一方面，本申请实施例提供了一种LDMOS器件的制作方法，该方法包括：
提供一衬底，在衬底上制作体区和漂移区；
在体区内制作体接触区和源区，在漂移区内制作漏区；体接触区和源区之间有浅沟槽隔离；
在衬底表面制作栅极；
沉积层间介质层；
在层间介质层制作接触孔和矩形槽阵列；接触孔与体接触区、源区、漏区、栅极分别连接，矩形槽阵列位于漂移区的上方；
其中，矩形槽阵列包括若干个矩形槽，矩形槽的开口宽度小于接触孔的开口宽度，矩形槽的开口宽度逐渐减小。
可选的，在矩形槽阵列中，矩形槽的开口长度相同，矩形槽的开口宽度等比例缩小。
可选的，LDMOS器件为N型LDMOS器件；
矩形槽阵列位于N型漂移区的上方。
可选的，LDMOS器件为P型LDMOS器件；
矩形槽阵列位于P型漂移区的上方。
第二方面，本申请实施例提供了一种LDMOS器件，至少包括在衬底中的体区和漂移区，体区内包括体接触区和源区，体接触区和源区之间设置有浅沟槽隔离，漂移区的一端设置有漏区，栅极设置在衬底表面；
体接触区、源区、漏区和栅极分别通过接触孔引出层间介质层；
层间介质层内还包括矩形槽阵列，矩形槽阵列位于漂移区的上方；
其中，矩形槽阵列包括若干个矩形槽，矩形槽的开口宽度小于接触孔的开口宽度，矩形槽的开口宽度逐渐减小。
可选的，在矩形槽阵列中，矩形槽的开口长度相同，矩形槽的开口宽度等比例缩小。
可选的，栅极两侧设置有栅极侧墙。
可选的，栅极下方设置有介质层；
介质层的材料为二氧化硅。
可选的，体区和漂移区位于N型深阱的上方。
可选的，体接触区、源区、漏区和栅极的表面分别设置有硅化物合金层。
可选的，矩形槽和接触孔内填充有钨。
可选的，LDMOS器件为N型LDMOS器件；
矩形槽阵列位于N型漂移区的上方。
可选的，LDMOS器件为P型LDMOS器件；
矩形槽阵列位于P型漂移区的上方。
本申请技术方案，至少包括如下优点：
通过在衬底上制作体区和漂移区，在体区内制作体接触区和源区，在漂移区内制作漏区，体接触区和源区之间有浅沟槽隔离，在漂移区内制作漏区，在衬底表面制作栅极，沉积层间介质层，在层间介质层制作接触孔和矩形槽阵列，矩形槽阵列位于漂移区的上方，矩形槽阵列包括若干个矩形槽，矩形槽的开口宽度小于接触孔的开口宽度，矩形槽的开口宽度逐渐减小，增加了由矩形槽阵列构成的场板结构，解决了传统的LDMOS器件的击穿电压受到器件尺寸的限制的问题；达到了提高LDMOS器件的击穿电压和可靠性的效果。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种LDMOS器件的制作方法的流程图；
图2是本申请实施例提供的一种LDMOS器件的局部剖视图；
图3是本申请实施例提供的一种LDOMS器件的局部俯视图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
请参考图1，本申请实施例提供了一种LDMOS器件的制作方法的流程图，该方法可以包括如下步骤：
步骤101，提供一衬底，在衬底上制作体区和漂移区。
通过光刻工艺、离子注入工艺在衬底上分别制作体区和漂移区。
可选的，LDMOS器件制作在P型衬底上。
衬底中具有N型深阱，体区和漂移区位于N型深阱的上方。
需要说明的是，当LDMOS器件是N型LDMOS器件时，在衬底上制作P型体区和N型漂移区；当LDMOS器件是P型LDMOS器件时，在衬底上制作N型体区和P型漂移区。
步骤102，在体区内制作体接触区和源区，在漂移区内制作漏区。
体接触区和所述源区之间设置有浅沟槽隔离。
在体区内刻蚀出浅沟槽，利用二氧化硅填充浅沟槽，完成浅沟槽隔离的制作。通过光刻工艺、离子注入工艺在体区内分别制作体接触区和源区，体接触区和源区之间为浅沟槽隔离。
可选的，在体区内远离漂移区的一端有浅沟槽隔离。
在漂移区内远离体区的一端，通过光刻工艺、离子注入工艺制作漏区。可选的，在漂移区内远离体区的一端还制作有浅沟槽隔离。
步骤103，在衬底表面制作栅极。
在衬底表面沉积介质层，在介质层上制作栅极，栅极的两侧设置有栅极侧墙。
步骤104，沉积层间介质层。
在衬底表面沉积层间介质层。
步骤105，在层间介质层制作接触孔和矩形槽阵列，接触孔与体接触区、源区、漏区、栅极分别连接，矩形槽阵列位于漂移区的上方。
当LDMOS器件是N型LDMOS器件时，矩形槽阵列位于N型漂移区的上方；当LDMOS器件是P型LDMOS器件时，矩形槽阵列位于P型漂移区的上方。
矩形槽阵列包括若干个矩形槽，矩形槽的开口宽度小于接触孔的开口宽度，矩形槽的开口宽度逐渐减小。
通过光刻工艺，在层间介质层表面确定出接触孔的开口位置和开口尺寸，以及矩形槽阵列中各个矩形槽的开口位置和开口尺寸；根据确定出的接触孔的开口位置和开口尺寸，以及矩形槽阵列中各个矩形槽的开口位置和开口尺寸，刻蚀层间介质层，得到接触孔和矩形槽阵列。
矩形槽的开口形状为矩形，矩形槽平行设置。
可选的，任意相邻的两个矩形槽之间的距离相等。
需要说明的是，矩形槽阵列中矩形槽的数量和矩形槽的开口尺寸根据实际情况确定，本申请实施例对此不作限定。
可选的，接触孔的开口形状为正方形。
矩形槽阵列中的各个矩形槽的开口宽度小于接触孔的开口宽度。每个矩形槽的开口长度相同；矩形槽的开口宽度逐渐减小。
矩形槽阵列中的矩形槽和接触孔内填充有钨。
由于矩形槽阵列中矩形槽的开口宽度不同，刻蚀后矩形槽的深度不同，可以形成梯度均匀的场板结构，令电场分布更加均匀。
综上所述，本申请实施例通过在衬底上制作体区和漂移区，在体区内制作体接触区和源区，在漂移区内制作漏区，体接触区和源区之间有浅沟槽隔离，在漂移区内制作漏区，在衬底表面制作栅极，沉积层间介质层，在层间介质层制作接触孔和矩形槽阵列，矩形槽阵列位于漂移区的上方，矩形槽阵列包括若干个矩形槽，矩形槽的开口宽度小于接触孔的开口宽度，矩形槽的开口宽度逐渐减小，增加了由矩形槽阵列构成的场板结构，解决了传统的LDMOS器件的击穿电压受到器件尺寸的限制的问题；达到了提高LDMOS器件的击穿电压和可靠性的效果。
此外，由于矩形槽阵列的刻蚀与接触孔的刻蚀同时进行，不会额外增加工艺成本。当LDMOS器件的尺寸较小时，通过增加矩形槽阵列构成的场板结构，也能够保证LDMOS器件具有较高的击穿电压。
在图1所示实施例的可选实施例中，介质层的材料为二氧化硅。
在图1所示实施例的可选实施例中，栅极侧墙的材料为二氧化硅，或者，栅极侧墙的材料为二氧化硅和氮化硅。
在图1所示实施例的可选实施例中，体接触区、源区、漏区、栅极的表面设置有硅化物合金层，硅化物合金层用于降低接触电阻；硅化物合金的材料为硅化钴合金、硅化镍合金等。
在图1所示实施例的可选实施例中，矩形槽的开口宽度等比例缩小。在一个例子中，矩形槽阵列包括4个矩形槽，矩形槽的开口宽度等比例缩小。
请参考图2，本申请实施例提供了一种LDMOS器件的局部剖视图。如图2所示，该LDMOS器件至少包括在衬底中的体区21和漂移区22，体区21内包括体接触区23和源区24，体接触区23和源区24之间设置有浅沟槽隔离25。
漂移区22的端设置有漏区26，栅极27设置在衬底表面。
体接触区23、源区24、漏区26和栅极27分别通过接触孔28引出层间介质层29。
层间介质层29内还包括矩形槽阵列30，矩形槽阵列30位于漂移区22的上方。
其中，矩形槽阵列30包括若干个矩形槽31，矩形槽的开口宽度小于接触孔28的开口宽度，矩形槽31的开口宽度逐渐减小，如图3所示。
矩形槽阵列中的矩形槽31的开口宽度相同，矩形槽阵列中的矩形槽的最大开口宽度小于接触孔的开口宽度。
矩形槽阵列30中矩形槽31的开口形状为矩形；可选的，矩形槽31的开口长度相同，任意相邻的两个矩形槽之间的距离相等。
需要说明的是，矩形槽阵列中矩形槽的数量和矩形槽的开口尺寸根据实际情况确定，本申请实施例对此不作限定。
由于矩形槽阵列中矩形槽的开口宽度不同，刻蚀后矩形槽的深度不同，可以形成梯度均匀的场板结构，令电场分布更加均匀，提高LDMOS器件的击穿电压和可靠性。
由于矩形槽阵列的刻蚀与接触孔的刻蚀同时进行，不会额外增加工艺成本。当LDMOS器件的尺寸较小时，通过增加矩形槽阵列构成的场板结构，也能够保证LDMOS器件具有较高的击穿电压。
可选的，矩形槽的开口宽度等比例缩小；相应地，矩形槽的深度也逐渐减小。
在基于图2所示实施例的可选实施例中，栅极两侧设置有栅极侧墙20，栅极侧墙的材料为二氧化硅、二氧化硅和氮化硅等。
可选的，栅极27下方设置有介质层32。介质层的材料可以是二氧化硅。
栅极27对LDMOS器件的漂移区起到栅极场板的作用。
如图2所示，体区21和漂移区22位于N型深阱33的上方。
可选的，衬底为P型衬底。
为了降低接触电阻，在体接触区23、源区24、漏区26和栅极27的表面分别设置硅化物合金层34。硅化物合金层的材料为硅化钴合金、硅化镍合金等。
需要说明的是，本申请实施例提供的LDMOS器件可以是N型LDMOS器件，也可以是P型LDMOS器件。
当LDMOS器件是N型LDMOS器件时，包括在衬底中的P型体区和N型漂移区，矩形槽阵列位于N型漂移区的上方。
当LDMOS器件是P型LDMOS器件时，包括在衬底中的N型体区和P型漂移区，矩形槽阵列位于P型漂移区的上方。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (13)
1.一种LDMOS器件的制作方法，其特征在于，所述方法包括：
提供一衬底，在所述衬底上制作体区和漂移区；
在所述体区内制作体接触区和源区，在所述漂移区内制作漏区；所述体接触区和所述源区之间有浅沟槽隔离；
在所述衬底表面制作栅极；
沉积层间介质层；
在所述层间介质层制作接触孔和矩形槽阵列；所述接触孔与所述体接触区、所述源区、所述漏区、所述栅极分别连接，所述矩形槽阵列位于所述漂移区的上方；
其中，所述矩形槽阵列包括若干个矩形槽，所述矩形槽的开口宽度小于所述接触孔的开口宽度，所述矩形槽的开口宽度逐渐减小。
2.根据权利要求1所述的方法，其特征在于，在所述矩形槽阵列中，所述矩形槽的开口长度相同，所述矩形槽的开口宽度等比例缩小。
3.根据权利要求1或2所述的方法，其特征在于，所述LDMOS器件为N型LDMOS器件；
所述矩形槽阵列位于N型漂移区的上方。
4.根据权利要求1或2所述的方法，其特征在于，所述LDMOS器件为P型LDMOS器件；
所述矩形槽阵列位于P型漂移区的上方。
5.一种LDMOS器件，其特征在于，至少包括在衬底中的体区和漂移区，所述体区内包括体接触区和源区，所述体接触区和所述源区之间设置有浅沟槽隔离，所述漂移区的一端设置有漏区，栅极设置在所述衬底表面；
所述体接触区、所述源区、所述漏区和所述栅极分别通过接触孔引出层间介质层；
所述层间介质层内还包括矩形槽阵列，所述矩形槽阵列位于所述漂移区的上方；
其中，所述矩形槽阵列包括若干个矩形槽，所述矩形槽的开口宽度小于所述接触孔的开口宽度，所述矩形槽的开口宽度逐渐减小。
6.根据权利要求5所述的LDMOS器件，其特征在于，在所述矩形槽阵列中，所述矩形槽的开口长度相同，所述矩形槽的开口宽度等比例缩小。
7.根据权利要求5所述的LDMOS器件，其特征在于，所述栅极两侧设置有栅极侧墙。
8.根据权利要求5所述的LDMOS器件，其特征在于，所述栅极下方设置有介质层；
所述介质层的材料为二氧化硅。
9.根据权利要求5所述的LDMOS器件，其特征在于，所述体区和所述漂移区位于N型深阱的上方，所述N型深阱位于所述衬底中。
10.根据权利要求5所述的LDMOS器件，其特征在于，所述体接触区、所述源区、所述漏区和所述栅极的表面分别设置有硅化物合金层。
11.根据权利要求5所述的LDMOS器件，其特征在于，所述矩形槽和所述接触孔内填充有钨。
12.根据权利要求5至11任一所述的LDMOS器件，其特征在于，所述LDMOS器件为N型LDMOS器件；
所述矩形槽阵列位于N型漂移区的上方。
13.根据权利要求5至11任一所述的LDMOS器件，其特征在于，所述LDMOS器件为P型LDMOS器件；
所述矩形槽阵列位于P型漂移区的上方。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911324379.0A CN111180339B (zh) | 2019-12-20 | 2019-12-20 | Ldmos器件的制作方法、ldmos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911324379.0A CN111180339B (zh) | 2019-12-20 | 2019-12-20 | Ldmos器件的制作方法、ldmos器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111180339A CN111180339A (zh) | 2020-05-19 |
| CN111180339B true CN111180339B (zh) | 2021-08-24 |
Family
ID=70654019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911324379.0A Active CN111180339B (zh) | 2019-12-20 | 2019-12-20 | Ldmos器件的制作方法、ldmos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111180339B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113990864B (zh) * | 2021-12-28 | 2022-03-18 | 广州粤芯半导体技术有限公司 | 半导体器件的终端结构版图 |
| CN115910795B (zh) * | 2022-11-30 | 2023-08-15 | 上海功成半导体科技有限公司 | 一种屏蔽栅功率器件及其制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100064556A (ko) * | 2008-12-05 | 2010-06-15 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조 방법 |
| CN103177964A (zh) * | 2011-12-22 | 2013-06-26 | 上海华虹Nec电子有限公司 | 带选择性浅槽通孔的ldmos及其制备方法 |
| US10096544B2 (en) * | 2012-05-04 | 2018-10-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor interconnect structure |
| CN104332498B (zh) * | 2014-09-01 | 2018-01-05 | 苏州捷芯威半导体有限公司 | 一种斜场板功率器件及斜场板功率器件的制备方法 |
| CN110350032A (zh) * | 2018-04-04 | 2019-10-18 | 无锡华润上华科技有限公司 | 一种半导体器件 |
-
2019
- 2019-12-20 CN CN201911324379.0A patent/CN111180339B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111180339A (zh) | 2020-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10615275B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US7704836B2 (en) | Method of fabricating super trench MOSFET including buried source electrode | |
| TWI412071B (zh) | 自對準電荷平衡的功率雙擴散金屬氧化物半導體製備方法 | |
| CN111697081B (zh) | Ldmos器件及其制造方法 | |
| US9627526B2 (en) | Assymetric poly gate for optimum termination design in trench power MOSFETs | |
| US20130153995A1 (en) | Semiconductor device and method for manufacturing the same | |
| US8587053B2 (en) | Semiconductor device having reduced on-resistance characteristics | |
| US20130221431A1 (en) | Semiconductor device and method of manufacture thereof | |
| CN111540785A (zh) | Ldmos器件及其制造方法 | |
| CN111653621A (zh) | Ldmos器件及其制造方法 | |
| CN111180339B (zh) | Ldmos器件的制作方法、ldmos器件 | |
| CN111128962B (zh) | Ldmos器件及其制作方法 | |
| EP1438752B1 (en) | Silicon-on-insulator high-voltage device structure | |
| CN112909095A (zh) | Ldmos器件及工艺方法 | |
| CN112635567A (zh) | 功率mosfet及其制造方法和电子设备 | |
| CN113690299B (zh) | 沟槽栅vdmos器件及其制备方法 | |
| CN111146285B (zh) | 半导体功率晶体管及其制造方法 | |
| KR20210097640A (ko) | 트랜지스터 소자 및 트랜지스터 소자의 세장형 활성 트렌치에서 필드 플레이트를 형성하는 방법 | |
| EP4362068A1 (en) | Transistor device and method of fabricating contacts to a semiconductor substrate | |
| US20240136411A1 (en) | Transistor device and method of fabricating contacts to a semiconductor substrate | |
| CN111725299B (zh) | Soi晶体管及其制造方法 | |
| CN115719759A (zh) | Ldmos器件及工艺方法 | |
| CN116314329A (zh) | 超结沟槽栅mosfet及其制备方法 | |
| CN112038338A (zh) | Edmos器件及其制造方法 | |
| CN115377206A (zh) | Ldmos器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |