CN112635567A - 功率mosfet及其制造方法和电子设备 - Google Patents
功率mosfet及其制造方法和电子设备 Download PDFInfo
- Publication number
- CN112635567A CN112635567A CN202011594169.6A CN202011594169A CN112635567A CN 112635567 A CN112635567 A CN 112635567A CN 202011594169 A CN202011594169 A CN 202011594169A CN 112635567 A CN112635567 A CN 112635567A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- epitaxial layer
- silicon epitaxial
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 title claims description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 81
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 81
- 239000010703 silicon Substances 0.000 claims abstract description 81
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 79
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 78
- 229920005591 polysilicon Polymers 0.000 claims abstract description 66
- 210000000746 body region Anatomy 0.000 claims abstract description 45
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 39
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000001312 dry etching Methods 0.000 claims description 10
- 238000011049 filling Methods 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 239000002210 silicon-based material Substances 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 5
- 239000002131 composite material Substances 0.000 claims description 4
- 230000000717 retained effect Effects 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本公开提供了一种功率MOSFET及其制造方法和电子设备，功率MOSFET包括：硅衬底以及硅衬底上的硅外延层；多个沟槽，间隔排列且形成在硅外延层内；多个源极多晶硅，形成在多个沟槽下部内且被场氧层包围；多个栅极多晶硅，形成在多个沟槽上部内且通过高密度二氧化硅与源极多晶硅间隔开；栅极多晶硅四周环绕有栅极氧化层；多个介质氧化层，形成在栅极多晶硅上方，并且在横向方向上越过沟槽边界并生长到相邻的部分硅外延层中；多个第一体区，间隔排列且位于多个沟槽之间；多个源区，位于多个第一体区上方；多个接触孔，多个接触孔从硅外延层的顶表面延伸至第一体区，多个接触孔利用介质氧化层作为硬掩模层刻蚀形成，并与多个介质氧化层自对准形成。
Description
技术领域
本发明属于半导体功率器件领域，特别涉及一种功率MOSFET及其制造方法和电子设备。
背景技术
在功率半导体器件领域，器件的功率密度和导通电阻是衡量产品性能最重要的指标之一。功率密度越大不仅可以降低芯片成本还能减小寄生电容和实现小型化封装。
深沟槽MOSFET的器件结构，通过电荷平衡的原理，可以使漂移区的电场在较高浓度的情况下完全展开，实现器件较高的击穿电压；采用电荷平衡原理的的器件特征电阻是普通平面产品的1/2～1/5。随着器件功率容量的不断提高，器件的元胞尺寸(cell pitch)也越来越小，这增加了接触孔与沟槽之间的对准难度，而对偏会导致器件性能一致性较差甚至参数异常。
发明内容
鉴于以上问题，本发明给出了一种功率MOSFET及其制造方法及包含其的电子设备，在所述功率MOSFET中，接触孔与沟槽内顶部的介质氧化层自对准。
根据本发明的一个方面，提出了一种制造功率MOSFET的方法，其特征在于：所述方法包括以下步骤：在硅衬底上生长硅外延层；对硅外延层进行刻蚀，形成多个间隔排列沟槽；在沟槽内侧壁及底部的硅外延层表面上生长二氧化硅并形成二氧化硅层作为场氧层；在沟槽内填充源极多晶硅并进行回刻至硅外延层顶表面以下；湿法刻蚀沟槽上部的侧壁上的场氧层；在沟槽内填充高密度的二氧化硅层，所述二氧化硅层填充沟槽并覆盖硅外延层顶表面，采用表面平坦化工艺(CMP)研磨二氧化硅并湿法刻蚀沟槽内的二氧化硅层至硅外延层顶表面以下；生长栅极氧化层；沉积栅极多晶硅并进行回刻至硅外延层顶表面以下；进行第一体区注入并推阱；进行源区注入并退火；在沟槽顶部生长二氧化硅，控制二氧化硅的厚度和横向长度，以形成介质氧化层；沉积绝缘介质层；利用光刻板图形刻蚀绝缘介质层至硅外延层顶表面；采用高选择比材料对沟槽之间的硅材料进行干法刻蚀，形成接触孔；通过接触孔进行孔注入并退火，形成第二体区；进行表面金属工艺，制作器件的电极。
其中，所述对硅外延层进行刻蚀，形成沟槽包括：在硅外延层上沉积二氧化硅与氮化硅的复合层作为后续沟槽刻蚀的硬掩模版和表面平坦化工艺的阻挡层；通过光刻工艺在硬掩模版上定义出沟槽区域，然后对硅外延层进行刻蚀，形成沟槽。
其中，所述场氧化层可以由热生长的二氧化硅和沉积的二氧化硅组合而成。
其中，所述在沟槽内填充源极多晶硅并进行回刻至硅外延层顶表面以下包括：回刻掉硅外延层顶表面上及沟槽上部中的多晶硅，保留沟槽下部中的多晶硅，并使保留的多晶硅与源极电极相连。
其中，所述栅极多晶硅被回刻至自硅外延层顶表面以下
用以填充介质氧化层。
其中，所述介质氧化层在横向方向上越过沟槽的边界并生长到相邻的部分硅外延层中，并且所述介质氧化层用作后续接触孔刻蚀的硬掩模层。
其中，所述接触孔的刻蚀采用干法刻蚀工艺，在所述干法刻蚀工艺中，在保留介质氧化层的同时刻蚀硅。
根据本发明的另一方面，提出了一种功率MOSFET，包括：硅衬底以及所述硅衬底上的硅外延层；多个沟槽，间隔排列且形成在所述硅外延层内；多个源极多晶硅，形成在所述多个沟槽下部内且被场氧层包围；多个栅极多晶硅，形成在所述多个沟槽上部内且通过高密度二氧化硅与源极多晶硅间隔开；所述栅极多晶硅四周环绕有栅极氧化层；多个介质氧化层，形成在所述栅极多晶硅上方，并且在横向方向上越过沟槽边界并生长到相邻的部分硅外延层中；多个第一体区，间隔排列且位于所述多个沟槽之间；多个源区，位于所述多个第一体区上方；多个接触孔，所述多个接触孔从所述硅外延层的顶表面延伸至所述第一体区，所述多个接触孔利用介质氧化层作为硬掩模层刻蚀形成，并与所述多个介质氧化层自对准形成。
其中，所述接触孔底部与所述第一体区之间形成有高浓度的第二体区。
根据本发明的又一方面，提出了一种电子设备，其包括根据前述方案中的任一项所述的功率MOSFET。
附图说明
图1示出了根据本公开的实施例的功率MOSFET的俯视图。
图2示出了根据本公开的实施例的功率MOSET按照图1的X-X’线截取的横截面图。
图3示出了根据本公开的实施例的功率MOSET按照图1的Y-Y’线截取的横截面图。
图4示出了根据本公开的实施例的功率MOSET按照图1的Z-Z’线截取的横截面图。
图5至15示出了制造根据本公开的实施例的功率MOSET的各步骤的横截面图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
根据本公开实施例的功率MOSFET可以包括在横向方向上可以划分为有源区和终端结构区，在有源区部分，该功率MOSFET可以包括形成在衬底上的半导体源区、半导体漏区、栅极以及体区结构。其中，在衬底上外延有外延层，衬底可以包括硅衬底，外延层可以包括硅外延层；在外延层内形成有多个沟槽，多个沟槽间隔排列；在有源区的每个沟槽内填充有源极多晶硅和栅极多晶硅，所述源极多晶硅形成在所述多个沟槽下部内且被场氧层包围；所述栅极多晶硅形成在所述多个沟槽上部内且通过高密度二氧化硅与源极多晶硅间隔开；所述栅极多晶硅四周环绕有栅极氧化层；多个介质氧化层形成在所述栅极多晶硅上方，并且在横向方向上越过沟槽边界并生长到相邻的部分硅外延层中；在所述多个沟槽中的任意两个相邻沟槽之间分别形成有第一体区，由此形成间隔排列的多个第一体区，在多个第一体区上方分别形成有多个源区，多个接触孔利用介质氧化层作为硬掩模层刻蚀形成，并与所述多个介质氧化层自对准形成。
本公开可以各种形式呈现，以下将描述其中一些示例。
图1示出了根据本公开的实施例的功率MOSFET的俯视图。如图1所示，根据本公开的实施例的功率MOSFET器件包括有源区和终端结构区。终端结构区位于有源区周围，有源区和终端结构区在图1中通过虚线划分开。如图1所示，终端结构区位于有源区的右侧和上方。在纵向方向(沟槽延伸方向)的不同位置处分别利用X-X’线、Y-Y’线、Z-Z’线截取该功率MOSFET的横截面。在有源区内形成有位于X-X’线所截取的位置的大的源区孔，以及位于Y-Y’线所截取的位置的通孔，而在终端结构区内形成有位于Z-Z’线所截取的位置的通孔，并且在纵向方向上形成有贯穿有源区和终端结构区的多个间隔排列的沟槽。在纵向方向的不同位置处分别利用X-X’线、Y-Y’线、Z-Z’线截取该功率MOSFET的横截面以如图2-4所示。
图2示出了根据本公开的实施例的功率MOSET按照图1的X-X’线截取的横截面图。如图2所示，该功率MOSET在横向方向上形成为有源区和终端结构区。在该功率MOSFET的硅外延层2中在横向方向上形成有间隔排列的多个沟槽a。在有源区和终端结构区内的多个沟槽a分别具有不同的填充结构，在有源区内，沟槽a内填充有源极多晶硅6和栅极多晶硅7，在源极多晶硅6的底部和四周分别填充有氧化层3和4，在栅极多晶硅7的四周环绕有栅极氧化层13，在栅极多晶硅的上方形成有介质氧化层12，介质氧化层12在横向方向上越过沟槽边界并生长到相邻的部分硅外延层中。在栅极多晶硅与源极多晶硅之间形成有间隔氧化层5。所述间隔氧化层5可以包括高密度的氧化硅。在任意相邻的两个沟槽之间形成有第一体区10，第一体区上部通过掺杂形成为高掺杂浓度的第二体区11。在第一体区10和第二体区11上方形源区8，在源区8内形成有接触孔9，接触孔9从硅外延层的顶表面延伸至所述第一体区，接触孔9利用介质氧化层12作为硬掩模层刻蚀形成，并与介质氧化层12自对准形成。由于介质氧化层12在横向方向上越过沟槽边界并生长到相邻的部分硅外延层中，因此，与介质氧化层12自动准形成的接触孔9可以实现与沟槽的良好对准和隔离，从而更好地避免了接触孔9对偏到沟槽a的问题。接触孔9从硅外延层2的顶表面一直向下延伸至第一体区上部，即与高浓度的第二体区接触，由此形成导电接触。在终端结构区内，沟槽a内填充有源极多晶硅6，而没有填充栅极多晶硅7。位于终端结构区内的源极多晶硅6的水平高度高于在有源区内的源极多晶硅6的水平高度。在有源区，在接触孔9上方形成有在大窗口内形成整体的电极15，电极15与接触孔9内的导电材料导电接触，由此形成一直到第二体区的导电路径。在终端结构区，在沟槽上方形成绝缘介质层14，电极15形成在绝缘介质层14上方。
图3示出了根据本公开的实施例的功率MOSET按照图1的Y-Y’线截取的横截面图。由于Y-Y’线截取的横截面与X-X’线截取的横截面在纵向方向上位置不同，因此，位于器件上方的电极15形成在绝缘介质层14上方。在有源区，电极15通过绝缘介质层14内的通孔与栅极多晶硅7接触，电极材料填充该通孔，一直到栅极多晶硅7的顶表面，由此形成栅极导电连接。在终端结构区，电极15位于绝缘介质层14上方，且不与位于绝缘介质层下方的源极多晶硅6接触。
图4示出了根据本公开的实施例的功率MOSET按照图1的Z-Z’线截取的横截面图。该横截面位于终端结构区，并且在该横截面所位于的终端结构区内，电极15通过绝缘介质层内的通孔与源极多晶硅6导电接触，由此形成源极多晶硅导电接触。从图2至图4也可以看出，在器件衬底的背面形成有漏极金属电极层。
图5至15示出了制造根据本公开的实施例的功率MOSET的各步骤的横截面图。具体地，图5示出了制造根据本公开的实施例的功率MOSFET所需的准备衬底和外延层结构。如图5所示，衬底1上方外延了外延层2。衬底1和外延层2均可以包括硅材料。外延层3具有与衬底相同的导电类型，即，第一导电类型(例如，N型)且外延层3可以为硅外延层。在硅外延层3上沉积二氧化硅与氮化硅的复合层作为后续沟槽刻蚀的硬掩模版和表面平坦化工艺的阻挡层；通过光刻工艺在硬掩模版上定义出沟槽区域，然后对硅外延层3进行刻蚀，形成沟槽a。由此，在外延层中形成间隔排列的多个沟槽a，多个沟槽a分布于有源区和终端结构区内。
图6示出了沟槽a内形成有氧化层的根据本公开的实施例的功率MOSFET结构。如图6所示，在沟槽a的底部和侧壁硅表面上分别延伸生长氧化层3和4，氧化层3和4分别位于沟槽内的底部上方和侧壁上，并且均可以包括二氧化硅。氧化层3和4可以用作场氧化层3和4。
图7示出了沟槽a内填充有源极多晶硅6的根据本公开的实施例的功率MOSFET结构。如图7所示，在沟槽a内填充源极多晶硅6，在有源区内，对源极多晶硅6并进行两次回刻至硅外延层表面以下一定距离，其中第一次回刻至硅外延层的顶表面，第二次回刻至硅外延层表面以下一定距离。在终端结构区，对源极多晶硅6进行一次回刻至硅外延层表面，以使源极多晶硅6的顶表面与硅外延层的顶表面齐平。在有源区，进一步湿法刻蚀沟槽a内的侧表面的场氧化层4至与源极多晶硅6相同的高度。由此形成具有填充有源极多晶硅6的沟槽的根据本公开的实施例的功率MOSFET结构，其中，位于有源区内的沟槽a内的源极多晶硅6和场氧化层4的水平高度低于硅外延层2的顶表面高度，而在终端结构区内，源极多晶硅6和场氧化层4的水平高度与硅外延层2的顶表面齐平。
图8示出了有源区沟槽a内填充有隔离氧化层5的根据本公开的实施例的功率MOSFET结构。如图8所示，利用硬掩模版在有源区的沟槽a内填充高密度的二氧化硅，该硬掩模版采用沉积的二氧化硅和氮化硅的复合层形式。该高密度的二氧化硅填满沟槽并且覆盖在硬掩模版上方。采用表面平坦化工艺(CMP)将该高密度的二氧化硅研磨至硬掩膜板的氮化硅表面位置，移除氮化硅层；湿法刻蚀二氧化硅填充层至硅外延层的顶表面以下一定距离，使得高密度的二氧化硅层的水平高度位于硅外延层的顶表面以下，且位于有源区内的源极多晶硅6的水平高度以上。也就是说，该高密度的二氧化硅覆盖源极多晶硅6的顶表面以用作隔离氧化层5。
图9示出了有源区沟槽a内填充有栅极多晶硅7的根据本公开的实施例的功率MOSFET结构。如图9所示，在隔离氧化层5上方的沟槽侧壁上生长二氧化硅以用作栅极氧化层。然后沉积栅极多晶硅并进行回刻至硅表面以下一定距离，例如，栅极多晶硅从硅外延层顶表面向下回刻约
栅极多晶硅7通过隔离氧化层5与源极多晶硅6电隔离。
图10示出了有源区内形成第一体区的根据本公开的实施例的功率MOSFET结构。如图10所示，进行第一体区注入并推阱，由此形成第一体区10，第一体区10形成在有源区的任意两个相邻沟槽a之间，在第一体区10进行源区注入并进行退火，由此在第一体区上方形成源区8。
图11示出了有源区沟槽a内填充有介质氧化层12的根据本公开的实施例的功率MOSFET结构。如图11所示，在有源区沟槽a内的栅极多晶硅7上方生长二氧化硅，控制二氧化硅的厚度和横向长度，以形成介质氧化层12。介质氧化层12在横向方向上越过沟槽a的边界并生长到相邻的部分硅外延层中，并且所述介质氧化层用作后续接触孔刻蚀的硬掩模层。
图12示出了终端结构区形成有绝缘介质层14的根据本公开的实施例的功率MOSFET结构。如图12所示，在硅外延层上方沉积绝缘介质层，然后利用光刻板图形刻蚀介质层至硅外延层顶表面，从而去除有源区的硅外延层上方的绝缘介质层，同时保留终端结构区上方的绝缘介质层14。
图13示出了有源区的源区内形成有接触孔的根据本公开的实施例的功率MOSFET结构。如图13所示，以介质氧化层12为硬掩模层，采用高选择比材料对沟槽a之间的硅材料进行干法刻蚀，从而与介质氧化层12自对准形成接触孔，从而在源区8内形成接触孔9。由于采用介质氧化层12作为硬掩模层，接触孔9的边界与沟槽a的边界分离一定间距。该间距取决于介质氧化层12越过沟槽边界的宽度。由于采用高选择比材料对沟槽之间的硅材料进行干法刻蚀，因此该干法刻蚀自对准地刻蚀相邻沟槽之间的硅材料，而不刻蚀介质氧化层的二氧化硅材料。由此使得接触孔9的边界与介质氧化层12的边界自对准，即，接触孔9与介质氧化层12自对准。由此可以避免接触孔偏离到沟槽内可能带来的器件性能一致性较差甚至参数异常(例如，隔离不善)的问题。
图14示出了有源区形成有第二体区的根据本公开的实施例的功率MOSFET结构。如图14所示，对接触孔进行孔注入并退火，由此形成高浓度的第二体区11。第二体区11位于第一体区10的上部且掺杂浓度为高。
图15示出了形成有金属电极的根据本公开的实施例的功率MOSFET结构。如图15所示，进行表面金属工艺，在器件的正面，即在硅外延层的顶表面上形成金属电极15。金属电极15在有源区覆盖在接触孔9上方，并通过接触孔9与高浓度的第二体区11形成电接触。金属电极15在终端结构区覆盖在绝缘介质层14上方，由此通过绝缘介质层14与位于终端结构区的沟槽a内的源极多晶硅6电绝缘。
应该理解，图15示出的是沿图1的X-X’线截取的横截面，在X-X’线位置，电极15不与位于终端结构区的源极多晶硅6电接触。而在图1的Z-Z’位置，即，在所有沟槽处于终端结构区的位置，电极15通过绝缘介质层14内的通孔与沟槽内的源极多晶硅6电接触。当器件操作时，如图1所示，由于同一沟槽内的源极多晶硅(即，同一沟槽内的位于有源区的源极多晶硅和位于终端结构区的源极多晶硅)物理连通，因此，可以通过位于图1的Z-Z’位置处的电极对位于有源区的源极多晶硅和位于终端结构区的源极多晶硅施加相同的电位。
由此可以形成根据本公开的实施例的功率MOSFET器件，其包括形成在衬底的外延层中的半导体源区、半导体漏区、沟槽以及体区结构。所示沟槽还包括位于其内部的栅极多晶硅和源极多晶硅。在所述栅极多晶硅上方形成介质氧化层，介质氧化层并且在横向方向上越过沟槽边界并生长到相邻的部分硅外延层中。所述体区结构包括第一体区和第二体区，所述半导体源区形成在所述第一体区上方，且在所述源区内形成接触孔。所述接触孔利用介质氧化层作为硬掩模层并通过高选择比材料干法刻蚀而与介质氧化层自对准形成，即，接触孔的边界与和其相邻的沟槽顶部的介质氧化层自对准，而不会对偏。采用该自对准工艺形成接触孔可以避免接触孔与沟槽之间对偏带来的影响，例如，由于对偏导致的隔离不善以及绝缘度下降，由于对偏导致的器件性能一致性较差甚至参数异常等。此外，该自对准工艺还可以在减小工艺难度同时提高器件的功率密度和器件参数的稳定性。
本领域技术人员应当清楚，上述的功率MOSFET器件结构仅是基于本发明构思的一种具体实施例，而非对本发明的保护范围的限制。在符合本发明构思的情况下，本领域技术人员可以对本发明的器件结构进行修改和替代。这些修改和替代后的器件结构同样落入了本发明的保护范围。
根据本公开实施例的功率MOSFET器件可以应用于各种电子设备。例如，通过集成多个这样的功率MOSFET器件以及其他器件(例如，其他形式的晶体管等)，可以形成集成电路(IC)，并由此构建电子设备。因此，本公开还提供了一种包括上述功率器件的电子设备。电子设备还可以包括与集成电路配合的显示屏幕以及与集成电路配合的无线收发器等部件。这种电子设备例如智能电话、计算机、平板电脑(PC)、人工智能、可穿戴设备、移动电源等。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。
Claims (10)
1.一种制造功率MOSFET的方法，其特征在于：
所述方法包括以下步骤：
在硅衬底上生长硅外延层；
对硅外延层进行刻蚀，形成多个间隔排列的沟槽；
在沟槽内侧壁及底部的硅外延层表面上生长二氧化硅并形成二氧化硅层作为场氧层；
在沟槽内填充源极多晶硅并进行回刻至硅外延层顶表面以下；
湿法刻蚀沟槽上部的侧壁上的场氧层；
在沟槽内填充高密度的二氧化硅层，所述二氧化硅层填充沟槽并覆盖硅外延层顶表面，采用表面平坦化工艺CMP研磨二氧化硅并湿法刻蚀沟槽内的二氧化硅层至硅外延层顶表面以下；
生长栅极氧化层；
沉积栅极多晶硅并进行回刻至硅外延层顶表面以下；
进行第一体区注入并推阱；
进行源区注入并退火；
在沟槽顶部生长二氧化硅，控制二氧化硅的厚度和横向长度，以形成介质氧化层；
沉积绝缘介质层；利用光刻板图形刻蚀绝缘介质层至硅外延层顶表面；
采用高选择比材料对沟槽之间的硅材料进行干法刻蚀，形成接触孔；
通过接触孔进行孔注入并退火，形成第二体区；
进行表面金属工艺，制作器件的电极。
2.根据权利要求1所述的方法，其特征在于：
所述对硅外延层进行刻蚀，形成多个间隔排列的沟槽包括：在硅外延层上沉积二氧化硅与氮化硅的复合层作为后续沟槽刻蚀的硬掩模版和表面平坦化工艺的阻挡层；通过光刻工艺在硬掩模版上定义出沟槽区域，然后对硅外延层进行刻蚀，形成沟槽。
3.根据权利要求1所述的方法，其特征在于：
所述场氧化层可以由热生长的二氧化硅和沉积的二氧化硅组合而成。
4.根据权利要求1所述的方法，其特征在于：
所述在沟槽内填充源极多晶硅并进行回刻至硅外延层顶表面以下包括：回刻掉硅外延层顶表面上及沟槽上部中的多晶硅，保留沟槽下部中的多晶硅，并使保留的多晶硅与源极电极相连。
5.根据权利要求1所述的方法，其特征在于：
所述栅极多晶硅被回刻至自硅外延层顶表面以下
用以填充介质氧化层。
6.根据权利要求1所述的方法，其特征在于：
所述介质氧化层在横向方向上越过沟槽的边界并生长到相邻的部分硅外延层中，并且所述介质氧化层用作后续接触孔刻蚀的硬掩模层。
7.根据权利要求1所述的方法，其特征在于：
所述接触孔的刻蚀采用干法刻蚀工艺，在所述干法刻蚀工艺中，在保留介质氧化层的同时刻蚀硅。
8.一种功率MOSFET，包括：
硅衬底以及所述硅衬底上的硅外延层；
多个沟槽，间隔排列且形成在所述硅外延层内；
多个源极多晶硅，形成在所述多个沟槽下部内且被场氧层包围；
多个栅极多晶硅，形成在所述多个沟槽上部内且通过高密度二氧化硅与源极多晶硅间隔开；所述栅极多晶硅四周环绕有栅极氧化层；
多个介质氧化层，形成在所述栅极多晶硅上方，并且在横向方向上越过沟槽边界并生长到相邻的部分硅外延层中；
多个第一体区，间隔排列且位于所述多个沟槽之间；
多个源区，位于所述多个第一体区上方；
多个接触孔，所述多个接触孔从所述硅外延层的顶表面延伸至所述第一体区，所述多个接触孔利用介质氧化层作为硬掩模层刻蚀形成，并与所述多个介质氧化层自对准形成。
9.根据权利要求8所述的功率MOSFET，其特征在于：所述接触孔底部与所述第一体区之间形成有高浓度的第二体区。
10.一种电子设备，其包括根据权利要求8-9中的任一项所述的功率MOSFET。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011594169.6A CN112635567B (zh) | 2020-12-29 | 2020-12-29 | 功率mosfet及其制造方法和电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011594169.6A CN112635567B (zh) | 2020-12-29 | 2020-12-29 | 功率mosfet及其制造方法和电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112635567A true CN112635567A (zh) | 2021-04-09 |
| CN112635567B CN112635567B (zh) | 2024-03-19 |
Family
ID=75286092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011594169.6A Active CN112635567B (zh) | 2020-12-29 | 2020-12-29 | 功率mosfet及其制造方法和电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112635567B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114864405A (zh) * | 2022-04-20 | 2022-08-05 | 捷捷微电(上海)科技有限公司 | 一种减少掩膜次数的sgt mosfet的制作工艺 |
| CN117747672A (zh) * | 2024-02-20 | 2024-03-22 | 深圳市威兆半导体股份有限公司 | Sgt器件及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110136310A1 (en) * | 2009-12-09 | 2011-06-09 | Grivna Gordon M | Method of forming an insulated gate field effect transistor device having a shield electrode structure |
| US20110291186A1 (en) * | 2010-06-01 | 2011-12-01 | Hamza Yilmaz | Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts |
| CN106057675A (zh) * | 2016-05-31 | 2016-10-26 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽mosfet的制造方法 |
| US20190273157A1 (en) * | 2018-03-01 | 2019-09-05 | Hamza Yilmaz | Self-aligned trench mosfet structures and methods |
| US20200044078A1 (en) * | 2018-03-01 | 2020-02-06 | Ipower Semiconductor | Shielded gate trench mosfet devices |
| WO2020180338A1 (en) * | 2019-03-01 | 2020-09-10 | Ipower Semiconductor | Method of manufacturing shielded gate trench mosfet devices |
-
2020
- 2020-12-29 CN CN202011594169.6A patent/CN112635567B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110136310A1 (en) * | 2009-12-09 | 2011-06-09 | Grivna Gordon M | Method of forming an insulated gate field effect transistor device having a shield electrode structure |
| CN102097323A (zh) * | 2009-12-09 | 2011-06-15 | 半导体元件工业有限责任公司 | 形成具有屏蔽电极结构的绝缘栅场效应晶体管器件的方法 |
| US20110291186A1 (en) * | 2010-06-01 | 2011-12-01 | Hamza Yilmaz | Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts |
| CN106057675A (zh) * | 2016-05-31 | 2016-10-26 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽mosfet的制造方法 |
| US20190273157A1 (en) * | 2018-03-01 | 2019-09-05 | Hamza Yilmaz | Self-aligned trench mosfet structures and methods |
| US20200044078A1 (en) * | 2018-03-01 | 2020-02-06 | Ipower Semiconductor | Shielded gate trench mosfet devices |
| WO2020180338A1 (en) * | 2019-03-01 | 2020-09-10 | Ipower Semiconductor | Method of manufacturing shielded gate trench mosfet devices |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114864405A (zh) * | 2022-04-20 | 2022-08-05 | 捷捷微电(上海)科技有限公司 | 一种减少掩膜次数的sgt mosfet的制作工艺 |
| CN117747672A (zh) * | 2024-02-20 | 2024-03-22 | 深圳市威兆半导体股份有限公司 | Sgt器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112635567B (zh) | 2024-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10008579B2 (en) | MOSFET with integrated schottky diode | |
| US9502554B2 (en) | High frequency switching MOSFETs with low output capacitance using a depletable P-shield | |
| US10355125B2 (en) | Electrode contact structure for semiconductor device | |
| US9627526B2 (en) | Assymetric poly gate for optimum termination design in trench power MOSFETs | |
| US20150349091A1 (en) | Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts | |
| US20120292693A1 (en) | Fabrication of trench dmos device having thick bottom shielding oxide | |
| KR102123344B1 (ko) | 반도체 구조물 및 연관된 제조 방법 | |
| JP2005503023A (ja) | トレンチ・ゲート半導体デバイスおよびその製造 | |
| US10249721B2 (en) | Semiconductor device including a gate trench and a source trench | |
| US20130221431A1 (en) | Semiconductor device and method of manufacture thereof | |
| US20220109070A1 (en) | High voltage field effect transistor with vertical current paths and method of making the same | |
| CN112635567B (zh) | 功率mosfet及其制造方法和电子设备 | |
| CN114388623A (zh) | 一种功率晶体管及其制备方法 | |
| CN111463287A (zh) | 半导体器件及其制造方法及包括其的电子设备 | |
| US8188482B2 (en) | SiC semiconductor device with self-aligned contacts, integrated circuit and manufacturing method | |
| US11450768B2 (en) | High voltage field effect transistor with vertical current paths and method of making the same | |
| CN106935645B (zh) | 具有底部栅极的金氧半场效晶体管功率元件 | |
| CN210006740U (zh) | 功率器件和电子设备 | |
| CN112331558A (zh) | Ldmos晶体管及其制造方法 | |
| US20230163204A1 (en) | Semiconductor device having u-shaped structure, method of manufacturing semiconductor device, and electronic device | |
| CN113809148B (zh) | 功率元件及其制造方法 | |
| US11978774B2 (en) | High voltage field effect transistor with vertical current paths and method of making the same | |
| CN112635568B (zh) | 功率mosfet及其制造方法和电子设备 | |
| CN115241283A (zh) | 集成的平面-沟道栅极功率mosfet | |
| CN210403735U (zh) | 功率器件和电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20211129 Address after: 215010 room 2203, building 2, No. 209, Zhuyuan Road, high tech Zone, Suzhou, Jiangsu Applicant after: Suzhou maizhiwei Semiconductor Co.,Ltd. Address before: 201306 Shanghai Pudong New Area Nanhui new town No. 333, 1 building, 2 building. Applicant before: SHANGHAI YULYU TECHNOLOGY Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |