CN111128962B - Ldmos器件及其制作方法 - Google Patents

Ldmos器件及其制作方法 Download PDF

Info

Publication number
CN111128962B
CN111128962B CN201911325026.2A CN201911325026A CN111128962B CN 111128962 B CN111128962 B CN 111128962B CN 201911325026 A CN201911325026 A CN 201911325026A CN 111128962 B CN111128962 B CN 111128962B
Authority
CN
China
Prior art keywords
region
ldmos device
hole
holes
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911325026.2A
Other languages
English (en)
Other versions
CN111128962A (zh
Inventor
刘俊文
陈华伦
陈瑜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN201911325026.2A priority Critical patent/CN111128962B/zh
Publication of CN111128962A publication Critical patent/CN111128962A/zh
Application granted granted Critical
Publication of CN111128962B publication Critical patent/CN111128962B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请公开了一种LDMOS器件及其制作方法，涉及半导体制造技术领域。该LDMOS器件至少包括在衬底中的体区和漂移区，体区内设置有体接触区和源区，漂移区的一端设置有漏区；衬底表面还设置栅极，体接触区、源区、漏区和栅极分别通过接触孔引出层间介质层；层间介质层内还设置有通孔阵列，通孔阵列位于漂移区的上方；通孔阵列包括若干列通孔，每列包括若干个通孔，通孔的开口形状为正方形，通孔的开口尺寸小于接触孔的开口尺寸，通孔的开口尺寸按列逐渐减小；解决了传统的LDMOS器件的击穿电压受到器件尺寸的限制的问题；达到了提高LDMOS器件的击穿电压和可靠性的效果。

Description

LDMOS器件及其制作方法
技术领域
本申请涉及半导体制造技术领域，具体涉及一种LDMOS器件及其制作方法。
背景技术
LDMOS(Lateral Double-Diffused MOSFET，横向双扩散金属氧化物半导体场效应管)器件是一种常用的功率器件，击穿电压和导通电阻为衡量其性能的重要指标。
LDMOS器件追求高击穿电压及低导通电阻，然而在传统的LDMOS器件结构上，高击穿电压与低导通电阻互相钳制，提高击穿电压导致导通电阻增加，降低导通电阻导致击穿电压降低，只能在导通电阻和击穿电压之间取得一个平衡点。目前可通过采取栅极场板或金属层场板，提高击穿电压。
发明内容
为了解决相关技术的问题，本申请提供了一种LDMOS器件及其制作方法。该技术方案如下：
第一方面，本申请实施例提供了一种LDMOS器件，至少包括在衬底中的体区和漂移区，体区内设置有体接触区和源区，体接触区和源区之间设置有浅沟槽隔离，漂移区的一端设置有漏区；
衬底表面还设置有介质层，栅极位于介质层上方；
层间介质层覆盖衬底表面，体接触区、源区、漏区和栅极分别通过接触孔引出层间介质层；
层间介质层内还设置有通孔阵列，通孔阵列位于漂移区的上方；
其中，通孔阵列包括若干列通孔，每列包括若干个通孔，通孔的开口形状为正方形，通孔的开口尺寸小于接触孔的开口尺寸，通孔的开口尺寸按列逐渐减小。
可选的，在通孔阵列中，同一列中通孔的开口尺寸相同，通孔的开口尺寸按列等比例缩小。
可选的，体区和漂移区位于N型深阱的上方。
可选的，介质层的材料为二氧化硅。
可选的，栅极两侧设置有栅极侧墙。
可选的，体接触区、源区、漏区和栅极的表面分别设置有硅化物合金层。
可选的，通孔和接触孔内填充有钨。
可选的，LDMOS器件为N型LDMOS器件；
通孔阵列位于N型漂移区的上方。
可选的，LDMOS器件为P型LDMOS器件；
所述通孔阵列位于所述P型漂移区的上方。
第二方面，本申请实施例提供了一种LDMOS器件的制作方法，该方法包括：
提供一衬底，在衬底上制作体区和漂移区；
在体区内制作体接触区和源区，在漂移区内制作漏区；体接触区和源区之间设置有浅沟槽隔离；
在衬底表面沉积介质层，并在介质层上方制作栅极；
沉积层间介质层；
在层间介质层刻蚀出接触孔和通孔阵列；接触孔与体接触区、源区、漏区分别接触，通孔阵列位于漂移区的上方；
其中，通孔阵列包括若干列通孔，每列包括若干个通孔，通孔的开口形状为正方形，通孔的开口尺寸小于接触孔的开口尺寸，通孔的开口尺寸按列逐渐减小。
可选的，在通孔阵列中，同一列中通孔的开口尺寸相同，通孔的开口尺寸按列等比例缩小。
可选的，LDMOS器件为N型LDMOS器件；
通孔阵列位于N型漂移区的上方。
可选的，LDMOS器件为P型LDMOS器件；
通孔阵列位于P型漂移区的上方。
本申请技术方案，至少包括如下优点：
本申请实施例提供的LDMOS器件至少包括在衬底中的体区和漂移区，体区内设置有体接触区和源区，体接触区和源区之间设置有浅沟槽隔离，漂移区的一端设置有漏区，在层间介质层设置通孔阵列，通孔阵列位于漂移区的上方，通孔阵列包括若干列通孔，每列包括若干个通孔，通孔的开口形状为正方形，通孔的开口尺寸小于接触孔的开口尺寸，通孔的开口尺寸按列逐渐减小；通孔阵列中通孔的开口尺寸不同，刻蚀后通孔的深度不同，可以形成梯度均匀的场板结构，令电场分布更加均匀，提高LDMOS器件的击穿电压和可靠性。
通孔阵列的刻蚀与接触孔的刻蚀同时进行，不会额外增加工艺成本。当LDMOS器件的尺寸较小时，通过增加通孔阵列构成的场板结构，也能够保证LDMOS器件具有较高的击穿电压。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种LDMOS器件的局部剖视图；
图2是本申请实施例提供的一种LDOMS器件的局部俯视图；
图3是本申请实施例提供的一种LDMOS器件的制作方法的流程图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
请参考图1，本申请实施例提供了一种LDMOS器件的局部剖视图。如图1所示，该LDMOS器件至少包括在衬底中的体区11和漂移区12，体区11内设置有体接触区13和源区14，体接触区13和源区14之间设置有浅沟槽隔离15；漂移区12的一端设置有漏区16。
衬底表面还设置有介质层17，介质层27覆盖体区11和漂移区12的部分区域，栅极18位于介质层17的上方。
层间介质层19覆盖衬底表面，体接触区13、源区14、漏区15和栅极18分别通过接触孔21引出层间介质层19。
层间介质层19内还设置有通孔阵列22，通孔阵列22位于漂移区12的上方。
其中，通孔阵列22包括若干列通孔23，通孔23的开口形状为正方形，通孔23的开口尺寸小于接触孔21的开口尺寸，通孔23的开口尺寸按列逐渐减小；如图2所示，通孔阵列22中，从左向右，每列通孔的开口尺寸逐渐减小。
每列包括若干个通孔，比如：每列包括3个通孔，或，每列包括4个通孔。
需要说明的是，通孔阵列中通孔的列数和每列包括的通孔数量根据实际情况确定，本申请对此不作限定。每列中通孔的开口尺寸可以相同，也可以不相同。
在一个例子中，通孔阵列包括4列通孔，每列包括3个通孔，每列中通孔的尺寸相同。
开口尺寸指的是接触孔/通孔的开口宽度。
通孔阵列中通孔的开口尺寸根据实际情况确定，本申请实施例对此不作限定。
通孔阵列中的通孔的最大开口尺寸小于接触孔的开口尺寸。
可选的，任意相邻的两列通孔之间的距离相等。
由于通孔阵列中通孔的开口尺寸不同，刻蚀后通孔的深度不同，可以形成梯度均匀的场板结构，令电场分布更加均匀，提高LDMOS器件的击穿电压和可靠性。
由于通孔阵列的刻蚀与接触孔的刻蚀同时进行，不会额外增加工艺成本。当LDMOS器件的尺寸较小时，通过增加通孔阵列构成的场板结构，也能够保证LDMOS器件具有较高的击穿电压。
在基于图1所示实施例的可选实施例中，通孔的开口尺寸按列等比例缩小；相应地，通孔的深度也逐渐减小。
在基于图1所示实施例的可选实施例中，栅极两侧设置有栅极侧墙20，栅极侧墙的材料为二氧化硅、二氧化硅和氮化硅等。
可选的，介质层的材料是二氧化硅。
栅极18对LDMOS器件的漂移区起到栅极场板的作用。
如图1所示，体区11和漂移区12位于N型深阱33的上方。
可选的，衬底为P型衬底。
为了降低接触电阻，在体接触区13、源区14、漏区15和栅极18的表面分别设置硅化物合金层24。硅化物合金层的材料为硅化钴合金、硅化镍合金等。
需要说明的是，本申请实施例提供的LDMOS器件可以是N型LDMOS器件，也可以是P型LDMOS器件。
当LDMOS器件是N型LDMOS器件时，包括在衬底中的P型体区和N型漂移区，通孔阵列位于N型漂移区的上方。
当LDMOS器件是P型LDMOS器件时，包括在衬底中的N型体区和P型漂移区，通孔阵列位于P型漂移区的上方。
请参考图3，本申请实施例提供了一种LDMOS器件的制作方法的流程图，该方法可以包括如下步骤：
步骤301，提供一衬底，在衬底上制作体区和漂移区。
通过光刻工艺、离子注入工艺在衬底上分别制作体区和漂移区。
可选的，LDMOS器件制作在P型衬底上。
衬底中具有N型深阱，体区和漂移区位于N型深阱的上方。
需要说明的是，当LDMOS器件是N型LDMOS器件时，在衬底上制作P型体区和N型漂移区；当LDMOS器件是P型LDMOS器件时，在衬底上制作N型体区和P型漂移区。
步骤302，在体区内制作体接触区和源区，在漂移区内制作漏区。
体接触区和所述源区之间设置有浅沟槽隔离。
在体区内刻蚀出浅沟槽，利用二氧化硅填充浅沟槽，完成浅沟槽隔离的制作。通过光刻工艺、离子注入工艺在体区内分别制作体接触区和源区，体接触区和源区之间为浅沟槽隔离。
可选的，在体区内远离漂移区的一端有浅沟槽隔离。
在漂移区内远离体区的一端，通过光刻工艺、离子注入工艺制作漏区。可选的，在漂移区内远离体区的一端还制作有浅沟槽隔离。
步骤303，在衬底表面沉积介质层，并在介质层上方制作栅极。
在衬底表面沉积介质层，在介质层上制作栅极，栅极的两侧设置有栅极侧墙。
步骤304，沉积层间介质层。
在衬底表面沉积层间介质层。
步骤305，在层间介质层制作接触孔和通孔阵列，接触孔与体接触区、源区、漏区、栅极分别连接，通孔阵列位于漂移区的上方。
当LDMOS器件是N型LDMOS器件时，通孔阵列位于N型漂移区的上方；当LDMOS器件是P型LDMOS器件时，通孔阵列位于P型漂移区的上方。
通孔阵列包括若干列通孔，通孔的开口形状为正方形，通孔的开口尺寸小于接触孔的开口尺寸，通孔的开口尺寸按列逐渐减小。
通孔阵列中每列包括若干个通孔，比如：每列包括3个通孔，或，每列包括4个通孔；每列包括的通孔数量根据实际情况确定，本申请对此不作限定。每列中通孔的开口尺寸可以相同，也可以不相同。
通过光刻工艺，在层间介质层表面确定出接触孔的开口位置和开口尺寸，以及通孔阵列中各个通孔的开口位置和开口尺寸；根据确定出的接触孔的开口位置和开口尺寸，以及通孔阵列中各个通孔的开口位置和开口尺寸，刻蚀层间介质层，得到接触孔和通孔阵列。
可选的，接触孔的开口形状为正方形。
通孔阵列中的各个通孔的开口尺寸小于接触孔的开口尺寸。
可选的，任意相邻的两列通孔之间的距离相等。
开口尺寸指的是接触孔/通孔的开口宽度。
通孔阵列中的通孔和接触孔内填充有钨。
由于通孔阵列中通孔槽的开口尺寸不同，刻蚀后通孔的深度不同，可以形成梯度均匀的场板结构，令电场分布更加均匀。
综上所述，本申请实施例通过在衬底上制作体区和漂移区，在衬底内制作体接触区和源区，在漂移区内制作漏区，体接触区和源区之间有浅沟槽隔离，在漂移区内制作漏区，在衬底表面沉积介质层并制作栅极，沉积层间介质层，在层间介质层制作接触孔和通孔阵列，通孔阵列位于漂移区的上方，通孔阵列包括若干列通孔，通孔的开口尺寸小于接触孔的开口尺寸，通孔的开口尺寸按列逐渐减小，增加了由通孔阵列构成的场板结构，解决了传统的LDMOS器件的击穿电压受到器件尺寸的限制的问题；达到了提高LDMOS器件的击穿电压和可靠性的效果。
在基于图3所示实施例的可选实施例中，在通孔阵列中，同一列中通孔的开口尺寸相同，通孔的开口尺寸按列等比例缩小。
在一个例子中，通孔阵列包括4列通孔，每列包括3个通孔。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (13)

1.一种LDMOS器件，其特征在于，至少包括在衬底中的体区和漂移区，所述体区内设置有体接触区和源区，所述体接触区和所述源区之间设置有浅沟槽隔离，所述漂移区的一端设置有漏区；
所述衬底表面还设置有介质层，栅极位于所述介质层上方；
层间介质层覆盖所述衬底表面，所述体接触区、所述源区、所述漏区和所述栅极分别通过接触孔引出所述层间介质层；
所述层间介质层内还设置有通孔阵列，所述通孔阵列位于所述漂移区的上方且所述通孔阵列位于栅极结构的外侧；
其中，所述通孔阵列包括若干列通孔，每列包括若干个通孔，所述通孔的开口形状为正方形，所述通孔的开口尺寸小于所述接触孔的开口尺寸，所述通孔的开口尺寸按列逐渐减小。
2.根据权利要求1所述的LDMOS器件，其特征在于，在所述通孔阵列中，同一列中通孔的开口尺寸相同，所述通孔的开口尺寸按列等比例缩小。
3.根据权利要求1所述的LDMOS器件，其特征在于，所述体区和所述漂移区位于N型深阱的上方，所述N型深阱位于所述衬底中。
4.根据权利要求1所述的LDMOS器件，其特征在于，所述介质层的材料为二氧化硅。
5.根据权利要求1所述的LDMOS器件，其特征在于，所述栅极两侧设置有栅极侧墙。
6.根据权利要求1所述的LDMOS器件，其特征在于，所述体接触区、所述源区、所述漏区和所述栅极的表面分别设置有硅化物合金层。
7.根据权利要求1所述的LDMOS器件，其特征在于，所述通孔和所述接触孔内填充有钨。
8.根据权利要求1至7任一所述的LDMOS器件，其特征在于，所述LDMOS器件为N型LDMOS器件；
所述通孔阵列位于N型漂移区的上方。
9.根据权利要求1至7任一所述的LDMOS器件，其特征在于，所述LDMOS器件为P型LDMOS器件；
所述通孔阵列位于P型漂移区的上方。
10.一种LDMOS器件的制作方法，其特征在于，所述方法包括：
提供一衬底，在所述衬底上制作体区和漂移区；
在所述体区内制作体接触区和源区，在所述漂移区内制作漏区；所述体接触区和所述源区之间设置有浅沟槽隔离；
在所述衬底表面沉积介质层，并在所述介质层上方制作栅极；
沉积层间介质层；
在所述层间介质层刻蚀出接触孔和通孔阵列；所述接触孔与所述体接触区、所述源区、所述漏区分别接触，所述通孔阵列位于所述漂移区的上方且所述通孔阵列位于栅极结构的外侧；
其中，所述通孔阵列包括若干列通孔，每列包括若干个通孔，所述通孔的开口形状为正方形，所述通孔的开口尺寸小于所述接触孔的开口尺寸，所述通孔的开口尺寸按列逐渐减小。
11.根据权利要求10所述的方法，其特征在于，在所述通孔阵列中，同一列中通孔的开口尺寸相同，所述通孔的开口尺寸按列等比例缩小。
12.根据权利要求10或11所述的方法，其特征在于，所述LDMOS器件为N型LDMOS器件；
所述通孔阵列位于N型漂移区的上方。
13.根据权利要求10或11所述的方法，其特征在于，所述LDMOS器件为P型LDMOS器件；
所述通孔阵列位于P型漂移区的上方。
CN201911325026.2A 2019-12-20 2019-12-20 Ldmos器件及其制作方法 Active CN111128962B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911325026.2A CN111128962B (zh) 2019-12-20 2019-12-20 Ldmos器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911325026.2A CN111128962B (zh) 2019-12-20 2019-12-20 Ldmos器件及其制作方法

Publications (2)

Publication Number Publication Date
CN111128962A CN111128962A (zh) 2020-05-08
CN111128962B true CN111128962B (zh) 2021-08-24

Family

ID=70500596

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911325026.2A Active CN111128962B (zh) 2019-12-20 2019-12-20 Ldmos器件及其制作方法

Country Status (1)

Country Link
CN (1) CN111128962B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220138756A (ko) * 2021-04-06 2022-10-13 삼성전자주식회사 파워 소자 및 그 제조방법
CN116995100B (zh) * 2023-09-28 2024-01-23 粤芯半导体技术股份有限公司 半导体器件及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100064556A (ko) * 2008-12-05 2010-06-15 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
CN103177964A (zh) * 2011-12-22 2013-06-26 上海华虹Nec电子有限公司 带选择性浅槽通孔的ldmos及其制备方法
US10096544B2 (en) * 2012-05-04 2018-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor interconnect structure
CN104465379B (zh) * 2013-09-18 2017-06-13 中芯国际集成电路制造(上海)有限公司 半导体器件及形成方法
CN104332498B (zh) * 2014-09-01 2018-01-05 苏州捷芯威半导体有限公司 一种斜场板功率器件及斜场板功率器件的制备方法
CN110350032A (zh) * 2018-04-04 2019-10-18 无锡华润上华科技有限公司 一种半导体器件

Also Published As

Publication number Publication date
CN111128962A (zh) 2020-05-08

Similar Documents

Publication Publication Date Title
CN107112358B (zh) 半导体装置及半导体装置的制造方法
US7704836B2 (en) Method of fabricating super trench MOSFET including buried source electrode
US9000515B2 (en) Super-junction trench MOSFETs with short terminations
US8587053B2 (en) Semiconductor device having reduced on-resistance characteristics
US20110260241A1 (en) Semiconductor Power Device Having a Top-side Drain Using a Sinker Trench
US8125022B2 (en) Semiconductor device and method of manufacturing the same
US10825909B2 (en) Method of manufacturing semiconductor device and semiconductor device
CN111697081A (zh) Ldmos器件及其制造方法
CN111128962B (zh) Ldmos器件及其制作方法
CN111370485A (zh) 沟槽型垂直双扩散金属氧化物半导体场效应晶体管
US9293527B1 (en) Super-junction trench MOSFET structure
CN111653621A (zh) Ldmos器件及其制造方法
CN111180339B (zh) Ldmos器件的制作方法、ldmos器件
US9412810B2 (en) Super-junction trench MOSFETs with closed cell layout having shielded gate
CN115719759A (zh) Ldmos器件及工艺方法
JP5417699B2 (ja) Ｍｏｓ型半導体装置およびその製造方法
CN111146285B (zh) 半导体功率晶体管及其制造方法
CN113690299A (zh) 沟槽栅vdmos器件及其制备方法
JP2020129573A (ja) 半導体装置およびその製造方法
US20240136411A1 (en) Transistor device and method of fabricating contacts to a semiconductor substrate
US20100289074A1 (en) Semiconductor device and method of fabricating the same
US11949009B2 (en) Semiconductor die and method of manufacturing the same
TWI832493B (zh) 半導體裝置及其製造方法
CN116314329A (zh) 超结沟槽栅mosfet及其制备方法
KR20210101154A (ko) 트랜지스터 장치 및 트랜지스터 장치의 게이트를 제조하는 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant