CN111370485A - 沟槽型垂直双扩散金属氧化物半导体场效应晶体管 - Google Patents
沟槽型垂直双扩散金属氧化物半导体场效应晶体管 Download PDFInfo
- Publication number
- CN111370485A CN111370485A CN201811592439.2A CN201811592439A CN111370485A CN 111370485 A CN111370485 A CN 111370485A CN 201811592439 A CN201811592439 A CN 201811592439A CN 111370485 A CN111370485 A CN 111370485A
- Authority
- CN
- China
- Prior art keywords
- trench
- metal layer
- gate
- layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 230000005669 field effect Effects 0.000 title claims description 20
- 229910044991 metal oxide Inorganic materials 0.000 title claims description 19
- 150000004706 metal oxides Chemical class 0.000 title claims description 19
- 239000010410 layer Substances 0.000 claims abstract description 222
- 239000002184 metal Substances 0.000 claims abstract description 182
- 239000011229 interlayer Substances 0.000 claims abstract description 44
- 210000000746 body region Anatomy 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 239000002344 surface layer Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 210000004027 cell Anatomy 0.000 abstract description 67
- 210000003850 cellular structure Anatomy 0.000 abstract description 5
- 239000004020 conductor Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种VDMOS，包括：半导体基底和形成于基底内的体区以及形成于体区内的源区；沟槽贯穿源区和体区并延伸至基底，各沟槽栅结构包括形成于沟槽内壁的栅介电层和填充于沟槽内的栅极层；在源区上和各沟槽栅结构上依次叠设有第一层间介质层、第一金属层、第二层间介质层和第二金属层；第一金属层和第二金属层中的其中一层为栅极金属层且通过栅区接触孔与各栅极层连接，另一层作为源极金属层且通过源区接触孔与体区连接，各元胞结构中位于源区接触孔同侧的沟槽栅结构的数量N≥2。元胞结构内源区接触孔同侧的沟槽栅结构的数量N≥2，可在沟槽栅占据面积较小的情况下获取较大的导通电流。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种沟槽型垂直双扩散金属氧化物半导体场效应晶体管。
背景技术
垂直双扩散金属氧化物半导体场效应晶体管(Vertical Double diffusionMetal Oxide Semiconductor，以下简称VDMOS)的栅区贯穿体区形成沟槽栅结构，具有沟槽栅结构的VDMOS为沟槽型VDMOS。沟槽型VDMOS能消除寄生结场效应管，因此相比于普通的VDMOS具有更小的导通电阻。沟槽型VDMOS通常包含多个并联的元胞结构，定义元胞结构为构成VDMOS的最小半导体结构重复单元。元胞结构中的沟槽栅结构一般为在元胞结构外沿区域开设的围成一封闭图形的单一沟槽栅结构，如沟槽栅结构可围成正方形或正六边形。当沟槽栅结构接入电位时，在与沟槽栅结构接触的体区处形成沟道而使VDMOS导通。如图1所示为传统技术中的一元胞结构Y＇的横向剖视图，元胞结构Y＇包括源区122＇、漏区(图1中未示出)和沟槽栅结构200＇，其中，沟槽栅结构200＇位于元胞结构Y＇的外沿区域且为围成一封闭图形的连续沟槽栅结构，该沟槽栅结构200＇包围源区122＇，源区122＇与源区接触孔510＇连接以引出源极，沟槽栅结构200＇与栅区接触孔(图中未示出)连接以引出栅极。然而，元胞结构使用连续单一的沟槽栅结构时，沟槽栅结构在整个沟槽型VDMOS中所占面积较大，而沟槽栅结构与体区接触的面积较小，从而限制了沟道密度，使得VDMOS的导通电流受到限制。
发明内容
基于此，有必要针对沟槽型VDMOS导通电流受到限制的技术问题，提出一种新的沟槽型VDMOS。
一种沟槽型垂直双扩散金属氧化物半导体场效应晶体管，包括多个元胞结构，所述沟槽型垂直双扩散金属氧化物半导体场效应晶体管包括：
第一导电类型半导体基底；
第二导电类型体区，形成于所述基底的表层，所述第二导电类型与所述第一导电类型的导电性质相反；
第一导电类型源区，形成于所述第二导电类型体区的表层；及
多个沟槽栅结构，开设有贯穿所述第一导电类型源区和所述第二导电类型体区并延伸至所述基底内的多个沟槽，各所述沟槽栅结构包括形成于对应所述沟槽内壁的栅介电层和填充于对应所述沟槽内的栅极层，各所述元胞结构包含多个间隔设置的所述沟槽栅结构；
第一层间介质层，形成于所述第一导电类型源区上和各所述沟槽栅结构上；
第一金属层，所形成于所述第一层间介质层上，所述源极金属层通过栅区接触孔与各所述栅极层连接；
第二层间介质层，形成于所述第一金属层上；及
第二金属层，形成于所述第二介质层上，所述第一金属层和所述第二金属层中的其中一层为栅极金属层，另一层为源极金属层，所述栅极金属层通过栅区接触孔与各所述栅极层连接，所述源极金属层通过源区接触孔与各所述元胞内的第一导电类型源区连接，各所述元胞结构中位于所述源区接触孔的同侧的所述沟槽栅结构的数量大于或等于2。
上述沟槽型VDMOS，每个元胞结构中的源区接触孔的同侧包含至少2个间隔设置的沟槽栅结构，即将传统结构中的连续单一的沟槽栅结构进行分段，位于源区接触孔的同侧且连续的单个沟槽栅结构分为至少2个间隔设置的沟槽栅结构。相比于传统结构中设计单一沟槽栅结构，本发明在相同区域内设置多个间隔设置的沟槽栅结构，各沟槽栅结构呈柱状条分布，当沟槽栅结构在VDMOS中的占据面积较小时，沟槽栅结构与第二导电类型体区仍具有较大的接触面积，从而具有较大的沟道密度，沟道密度越大，导通电流越大。相比于传统技术，当VDMOS中的沟槽栅结构具有同等占据面积时，本发明中间隔设置多个独立的沟槽栅结构会具有更大的导通电流，因此，为获取同等大小导通电流的情况下，本发明中的沟槽型VDMOS的整体芯片面积可制作得更小，更加适用于集成度较高的集成电路。相应地，相比于传统技术中源极金属层和栅极金属层位于同一层的设计，本发明中的源极金属层和栅极金属层以叠设的方式设置，以适应分别从间隔设置的各个沟槽栅结构中引出电极。
在其中一个实施例中，所述第一金属层为栅极金属层，所述第二金属层为源极金属层。
在其中一个实施例中，所述栅极金属层通过栅区接触孔与各所述栅极层连接具体为：
所述栅区接触孔贯穿所述第一层间介质层并延伸至各所述栅极层内，所述栅极金属层形成于所述第一层间介质层上且与各所述栅区接触孔连接，且所述栅极金属层在对应各所述元胞结构中的所述第一导电类型源区处开设有通孔；
所述源极金属层通过源区接触孔与各所述元胞内的第一导电类型源区连接具体为：
所述源区接触孔在对应各所述通孔处贯穿所述第二层间介质层、所述第一层间介质层和所述第一导电类型源区并延伸至各所述元胞结构中的所述第二导电类型体区内，所述源极金属层形成于所述第二介质层上且与所述源区接触孔连接。
在其中一个实施例中，各所述源区接触孔的四周均设置有所述沟槽栅结构，各所述源区接触孔被多个所述沟槽栅结构包围。
在其中一个实施例中，包围单个所述源区接触孔的所述沟槽栅结构围成一正多边形或长方形。
在其中一个实施例中，所述各沟槽栅结构的尺寸和相邻所述沟槽结构之间的间距具有所述沟槽型垂直双扩散金属氧化物半导体场效应晶体管的制造工艺的最小线宽。
在其中一个实施例中，相邻所述沟槽栅结构的间距相等。
在其中一个实施例中，各所述源区接触孔包括第一接触孔和第二接触孔以及连接所述第一接触孔和所述第二接触孔的金属段，各所述金属段形成于所述第一层间介质层上对应各所述通孔区域内，各所述金属段与所述栅极金属层间隔设置，所述第二层间介质层填充于各所述金属段与所述栅极金属层之间的间隙内，各所述第一接触孔的一端与对应所述金属段连接，另一端贯穿所述第一层间介质层和所述第一导电类型源区并延伸至对应所述元胞结构中的所述第二导电类型体区内，各所述第二接触孔的一端与对应所述金属段连接，另一端贯穿所述第二层间介质层与所述源区金属层连接。
在其中一个实施例中，所述栅极金属层包括未被所述源极金属层覆盖的外围区域，所述栅极金属层从所述外围区域引出栅极。
在其中一个实施例中，所述第二导电类型体区内形成有第二导电类型阱区，所述第二导电类型阱区的掺杂浓度高于所述第二导电类型体区的掺杂浓度，所述源区接触孔延伸至所述第二导电类型阱区内。
附图说明
图1为传统技术中元胞结构横向剖视图；
图2为本发明一实施例中VDMOS横向剖视图；
图3为本发明一实施例中VDMOS对应图2中B-B＇的纵向剖视图；
图4为本发明另一实施例中VDMOS对应图2中B-B＇的纵向剖视图；
图5为本发明一实施例中VDMOS对应图2中C-C＇的纵向剖视图；
图6为本发明一实施例中VDMOS中源极金属层和栅极金属层的位置关系示意图；
图7为本发明另一实施例中VDMOS中栅极金属层的结构示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本发明中的沟槽型VDMOS包含多个元胞结构，在一实施例中，结合图2、图3和图5所示，其中，图2为一实施例中VDMOS对应图3中A-A＇的横向剖视图，图3为VDMOS对应图2中B-B＇的纵向剖视图，图5为VDMOS对应图2中C-C＇的纵向剖面图。
该实施例中，沟槽型VDMOS包含多个元胞结构Y，在图中仅示出了其中的四个元胞结构Y。其中，VDMOS包括：第一导电类型基底100；在第一导电类型基底100的表层形成有第二导电类型体区121；在第二导电类型体区121的表层形成有第一导电类型源区122；在第一导电类型源区122上开设有多个独立的沟槽210，各沟槽210可具有相同的深度和宽度，且各沟槽210贯穿第一导电类型源区122和第二导电类型体区121并延伸至第一导电类型半导体基底100内，各沟槽210的内壁形成有栅介电层220，且每个沟槽210内填充有栅极层230，各沟槽210内的栅介电层220和栅极层230构成一个沟槽栅结构200，各元胞结构Y包括多个间隔设置的沟槽栅结构200；在第一导电类型源区122和各沟槽栅结构200上形成有第一层间介质层300；在第一层间介质层300上形成第一金属层；在第一金属层上形成有第二层间介质层500，第一金属层和第二金属层中的其中一层金属层为栅极金属层，另一层为源极金属层，栅极金属层通过栅区接触孔与各栅极层230连接，源极金属层通过源区接触孔与各元胞内的第一导电类型源区122连接，各元胞结构Y中位于源区接触孔,的同侧的沟槽栅结构200的数量大于或等于2。
在本实施例中，以第一金属层为栅极金属层400，第二金属层为源极金属层500为例进行说明，栅极金属层400通过栅区接触孔310与各栅极层230连接，源极金属层600通过源区接触孔510与各第一导电类型源区122连接。在半导体基底100背离第一导电类型源区122的一侧形成有漏极金属层700，分别通过源极金属层600、栅极金属层400和漏极金属层700引出源极、栅极和漏极，由此形成沟槽型VDMOS。
本发明中的元胞结构定义为构成VDMOS的最小并联半导体结构单元，多个元胞结构并联即可形成宽沟道VDMOS。在上述实施例中，沟槽型VDMOS包括多个元胞结构Y，每个元胞结构Y包括漏区、源区和栅区，其中，漏区对应第一导电类型半导体基底100，源区对应第一导电类型源区122，栅区对应与源区接触孔510相邻的多个沟槽栅结构200。本发明中的各元胞结构中包含间隔设置的多个沟槽栅结构，且各元胞结构Y中位于源区接触孔510的同侧的沟槽栅结构200的数量大于或等于2，相当于将传统技术中的单个连续沟槽栅结构进行分段设计，由此在沟槽栅结构所占面积较小的情况下，沟槽栅结构与第二导电类型体区仍具有较大的接触面积，当沟槽栅结构接入栅极电压时，在第二导电类型体区形成导电沟道的密度较大，导通电流较大。即相比于传统技术，在沟槽栅结构所占芯片面积相同的情况下，本发明中的VDMOS具有更大的导通沟道密度和更大的导通电流，因此，当需要获取同等大小的导通电流时，本发明中的沟槽型VDMOS芯片的面积更小，有利于提高集成电路的集成度。
另外，在传统技术中，由于VDMOS中的沟槽栅结构是一体成型且相互连接的，仅在VDMOS边缘处的沟槽栅结构处设置与该沟槽栅结构连接的栅区接触孔接入栅极电位即可。而在本发明中，由于各元胞中的沟槽栅结构间隔设置，因此，每个沟槽栅结构均需要一个栅区接触孔引入栅极电位，为适应栅极金属层分别与各个沟槽栅结构连接，栅极金属层和源极金属层通过叠设的方式设置，如源极金属层叠设于栅极金属层的上方，且源极金属层与栅极金属层通过第二层间介质层隔离，由此，每个沟槽栅结构均可通过一个栅区接触孔与上方的栅极金属层连接。
在一实施例中，当第一金属层为栅极金属层，第二金属层为源极金属层时，如图3所示，栅极金属层400通过栅区接触孔310与各栅极层230连接具体为：在第一层间介质层300内对应各沟槽栅结构200处形成有贯穿该第一层间介质层300并延伸至各栅极层230内的栅区接触孔310，并在第一层间介质层300上形成栅极金属层400，该栅极金属层400与各栅区接触孔310连接，且栅极金属层400在对应各元胞结构Y中的第一导电类型源区122处开设有通孔410；源极金属层600通过源区接触孔510与各第一导电类型源区122连接具体为：在栅极金属层400上形成有第二层间介质层500且第二层间介质层500填充各通孔410；在第二层间介质层500内对应各通孔410处形成有贯穿该第二层间介质层500、第一层间介质层300和第一导电类型源区122并延伸至各元胞结构Y中的第二导电类型体区121内的源区接触孔510，源极金属层600形成于第二层间介质层500上且与各源区接触孔510连接。
在一实施例中，如图3所示，栅区接触孔310和源区接触孔510均为一体成型的接触孔，栅区接触孔310和源区接触孔510具体为在开设凹槽后在凹槽内填充导电材料，在工艺流程中，具体可为在形成栅极金属层400的过程中，使形成栅极金属层400的材料也填充于对应凹槽内形成栅区接触孔310，在形成源极金属层600的过程中，使形成源极金属层600的材料也填充于对应凹槽内形成源区接触孔510，因此，栅区接触孔310内的导电材料可与栅极金属层400的导电材料相同，源区接触孔510内的导电材料可与源极金属层600的导电材料相同。
在另一实施例中，如图4所示，各源区接触孔510包括第一接触孔511、第二接触孔513和连接第一接触孔511和第二接触孔513的金属段512，各第一接触孔511的一端与对应金属段512连接，另一端贯穿第一层间介质层300和第一导电类型源区122并延伸至对应元胞结构中的第二导电类型体区121内，各金属段512形成于第一层间介质层300上对应各通孔410区域内，各金属段512与栅极金属层400间隔设置，第二层间介质层500填充于各金属段512与栅极金属层400之间的间隙内，各第二接触孔513的一端与对应金属段512连接，另一端贯穿第二层间介质层500与源区金属层600连接。由于通孔的存在会影响器件表面的平整度，在通孔内适当填充金属段，可以提高器件的平整度。
在一实施例中，上述第一层间介质层300和第二层间介质层400均可为二氧化硅层。在一实施例中，栅介电层220的材料为二氧化硅，栅极层230的材料为多晶硅。在一实施例中，当外沿区域的沟槽栅结构200围成一正多边形时，源极接触孔520位于所围成的正多边形的中心位置。
在一实施例中，如图2所示，各源区接触孔510的四周均设置有沟槽栅结构200，即源区接触孔510被多个沟槽栅结构200包围。元胞结构Y包括外沿区域和被外沿区域包围的中间区域，其中，元胞结构Y内的各沟槽栅结构200间隔设置于所处元胞结构Y的外沿区域，元胞结构Y以外围处的沟槽栅结构200为该元胞结构Y的边界，源区接触孔510位于中间区域。沟槽栅结构位于元胞结构的外围，可使元胞结构的栅极电位在对应元胞结构的边缘集中引出。
在一实施例中，包围单个源区接触孔510的多个沟槽栅结构200围成一正多边形或长方形，即同一元胞结构Y内的沟槽栅结构200围成一正多边形或长方形，位于正多边形或长方形上的各条边上的沟槽栅结构200的数目相等。多个沟槽栅结构围成一正多边形或长方形，使元胞结构呈正多边形或长方形，当VDMOS需多个元胞结构并联时，元胞结构呈正多边形或长方形有利于各元胞结构的紧密排布。
在一实施例中，如图2所示，该正多边形为正方形，N＝8。在一实施例中，相邻沟槽栅结构200的间距相等，即相邻沟槽栅结构200之间的间距d为一固定值，由此可使元胞结构Y外沿区域的沟道密度均匀，且在制备工艺中将相邻槽栅结构200之间的间距设计为相等，有利于降低生产难度。
在一实施例中，单个元胞结构Y中的沟槽栅结构200的数量大于或等于3。在一实施例中，各沟槽栅结构200的尺寸和相邻沟槽栅结构200之间的间距d具有制备当前VDMOS的制造工艺的最小线宽，即各沟槽栅结构200的尺寸和相邻沟槽栅结构200之间的间距d的大小取决于制造工艺的最小线宽，使得VDMOS内的沟槽栅结构200的数量尽可能多，沟道密度尽可能大，由此获取较大的导通电流。
在一实施例中，沟槽型VDMOS多个元胞结构，多个元胞结构形成于同一半导体基底上，多个元胞结构紧密排布，相邻元胞结构相接且相邻元胞结构在接触面可共用沟槽栅结构。如图2所示，当元胞结构Y呈正方形时，元胞结构Y四条边上的沟槽栅结构200均被共用。可以理解的，相邻元胞结构可共用沟槽栅结构，共用沟槽栅结构，可进一步减小芯片面积，也可设计独立的沟槽栅结构。
如图6所示为一实施例中源极金属层和栅极金属层的位置关系示意图，其中，源极金属层600叠设于栅极金属层400的上方，结合图2所示，栅极金属层400在对应每个元胞结构Y(图6中未标出)中的第一导电类型源区122开设有通孔410，即栅极金属层400对应各元胞结构Y的中间区域开设有通孔410，源区接触孔510形成于该通孔410内。由于在元胞结构Y中，沟槽栅结构200位于元胞结构Y的外沿区域，与沟槽栅结构200连接的栅区接触孔310位于元胞结构Y的外沿区域，因此栅极金属层400需对应覆盖各元胞结构Y具有沟槽栅结构200的外沿区域，而源区接触孔510位于元胞结构Y的中间区域，因此源极金属层600只需覆盖各元胞结构Y的中间区域即可，因此，在VDMOS的晶胞区域(各元胞结构所在区域)，栅极金属层400呈网格状，网格状栅极金属层400在晶胞区域的覆盖范围大于源极金属层600在晶胞区域的覆盖范围，栅极金属层400未被源极金属层600覆盖的外围区域W至少部分处于晶胞区域，栅极金属层400从该外围区域W引出栅极(图6中未示出)。
在另一实施例中，如图7所示为一栅极金属层400的结构示意图，其中，栅极金属层400除包含覆盖晶胞区域的网格状金属层外，还包括自网格状金属层向外延伸的金属条420，源极金属层600也覆盖于晶胞区域，但是未覆盖向外延伸的各金属条420，该金属条420为栅极金属层400的外围区域W，栅极金属层400从该金属条420引出栅极。在一实施例中，栅极金属层可包含多条金属条420，由此可使栅极电流分布更加均匀。在一实施例中，在栅极金属层400中，多条覆盖沟槽栅结构200的横向金属线和纵向金属线围成网格状金属层，金属条420具有由横向金属线或者纵向金属线向外延伸而成，因此，当由横向金属线引出金属条420时，金属条420的数量小于或等于横向金属线的数量且金属各金属条的宽度大于或等于对应横向金属线的宽度，当由纵向金属线引出金属条420时，金属条420的数量小于或等于纵向金属线的数量且各金属条420的宽度大于或等于对应纵向金属线的宽度。以上图6和图7示出了VDMOS仅包含四个元胞结构Y的情况，此图仅作为示例性说明，可以理解的，VDMOS还可以包含更多的元胞结构Y，对应的栅极金属层400可包含更多的网格。
在一实施例中，第一导电类型可为N型，第二导电类型可为P型。在另一实施例中，第二导电类型可为P型，第一导电类型可为N型。半导体基底可仅包含半导体衬底，也可包含半导体衬底和自半导体衬底外延生长形成的外延层。在一实施例中，如图3所示，半导体基底100包括半导体衬底110和自半导体衬底110外延生长形成的外延层120。第二导电类型体区121具体形成于外延层120的上表层，各沟槽210穿透第一导电类型源区122和第二导电类型体区121并延伸至基底100内具体为各沟槽210穿透第一导电类型源区122和第二导电类型体区121并延伸至外延层120内，即各沟槽210的底端位于外延层120内。在另一实施例中，各沟槽210也可穿透第一导电类型源区122、第二导电类型体区121和半导体基底中的外延层120并延伸至外延层下的衬底110内，即各沟槽210的底端位于衬底110内。
在一实施例中，如图3所示，第二导电类型体区121内形成有第二导电类型阱区123，第二导电类型阱区123的掺杂浓度高于第二导电类型体区121。源区接触孔510延伸至第二导电类型体区123内，具体可为源区接触孔510的一端延伸至第二导电类型阱区123内，即源区接触孔510的一端被第二导电类型阱区123包围，另一端与源极金属层600连接。通过采用较高浓度的第二导电类型阱区与源区接触孔连接，使得源区接触孔与第二导电类型体区形成较好的欧姆接触，从而减小导通电阻。在一实施例中，第二导电类型阱区123仅形成于第二导电类型体区121的部分表层，即第二导电类型阱区123的覆盖面积小于第二导电类型体区121的覆盖面积。
可以理解的，上述实施例中以第一金属层为栅极金属层、第二金属层为源极金属层为例对VDMOS的结构进行说明的部分，也可将第一金属层设为源极金属层、第二金属层设为栅极金属层，并对其他相关结构进行适应性调整即可。
以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种沟槽型垂直双扩散金属氧化物半导体场效应晶体管，包括多个元胞结构，其特征在于，所述沟槽型垂直双扩散金属氧化物半导体场效应晶体管包括：
第一导电类型半导体基底；
第二导电类型体区，形成于所述基底的表层，所述第二导电类型与所述第一导电类型的导电性质相反；
第一导电类型源区，形成于所述第二导电类型体区的表层；及
多个沟槽栅结构，开设有贯穿所述第一导电类型源区和所述第二导电类型体区并延伸至所述基底内的多个沟槽，各所述沟槽栅结构包括形成于对应所述沟槽内壁的栅介电层和填充于对应所述沟槽内的栅极层，各所述元胞结构包含多个间隔设置的所述沟槽栅结构；
第一层间介质层，形成于所述第一导电类型源区上和各所述沟槽栅结构上；
第一金属层，形成于所述第一层间介质层上；
第二层间介质层，形成于所述第一金属层上；及
第二金属层，形成于所述第二介质层上，所述第一金属层和所述第二金属层中的其中一层为栅极金属层，另一层为源极金属层，所述栅极金属层通过栅区接触孔与各所述栅极层连接，所述源极金属层通过源区接触孔与各所述元胞内的第一导电类型源区连接，各所述元胞结构中位于所述源区接触孔的同侧的所述沟槽栅结构的数量大于或等于2。
2.如权利要求1所述的沟槽型垂直双扩散金属氧化物半导体场效应晶体管，其特征在于，所述第一金属层为栅极金属层，所述第二金属层为源极金属层。
3.如权利要求2所述的沟槽型垂直双扩散金属氧化物半导体场效应晶体管，其特征在于，
所述栅极金属层通过栅区接触孔与各所述栅极层连接具体为：
所述栅区接触孔贯穿所述第一层间介质层并延伸至各所述栅极层内，所述栅极金属层形成于所述第一层间介质层上且与各所述栅区接触孔连接，且所述栅极金属层在对应各所述元胞结构中的所述第一导电类型源区处开设有通孔；
所述源极金属层通过源区接触孔与各所述元胞内的第一导电类型源区连接具体为：
所述源区接触孔在对应各所述通孔处贯穿所述第二层间介质层、所述第一层间介质层和所述第一导电类型源区并延伸至各所述元胞结构中的所述第二导电类型体区内，所述源极金属层形成于所述第二介质层上且与所述源区接触孔连接。
4.如权利要求1所述的沟槽型垂直双扩散金属氧化物半导体场效应晶体管，其特征在于，各所述源区接触孔的四周均设置有所述沟槽栅结构，各所述源区接触孔被多个所述沟槽栅结构包围。
5.如权利要求4所述的沟槽型垂直双扩散金属氧化物半导体场效应晶体管，其特征在于，包围单个所述源区接触孔的所述沟槽栅结构围成一正多边形或长方形。
6.如权利要求1所述的沟槽型垂直双扩散金属氧化物半导体场效应晶体管，其特征在于，所述各沟槽栅结构的尺寸和相邻所述沟槽结构之间的间距具有所述沟槽型垂直双扩散金属氧化物半导体场效应晶体管的制造工艺的最小线宽。
7.如权利要求1所述的沟槽型垂直双扩散金属氧化物半导体场效应晶体管，其特征在于，相邻所述沟槽栅结构的间距相等。
8.如权利要求3所述的沟槽型垂直双扩散金属氧化物半导体场效应晶体管，其特征在于，各所述源区接触孔包括第一接触孔和第二接触孔以及连接所述第一接触孔和所述第二接触孔的金属段，各所述金属段形成于所述第一层间介质层上对应各所述通孔区域内，各所述金属段与所述栅极金属层间隔设置，所述第二层间介质层填充于各所述金属段与所述栅极金属层之间的间隙内，各所述第一接触孔的一端与对应所述金属段连接，另一端贯穿所述第一层间介质层和所述第一导电类型源区并延伸至对应所述元胞结构中的所述第二导电类型体区内，各所述第二接触孔的一端与对应所述金属段连接，另一端贯穿所述第二层间介质层与所述源区金属层连接。
9.如权利要求3所述的沟槽型垂直双扩散金属氧化物半导体场效应晶体管，其特征在于，所述栅极金属层包括未被所述源极金属层覆盖的外围区域，所述栅极金属层从所述外围区域引出栅极。
10.如权利要求1所述的沟槽型垂直双扩散金属氧化物半导体场效应晶体管，其特征在于，所述第二导电类型体区内形成有第二导电类型阱区，所述第二导电类型阱区的掺杂浓度高于所述第二导电类型体区的掺杂浓度，所述源区接触孔延伸至所述第二导电类型阱区内。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811592439.2A CN111370485B (zh) | 2018-12-25 | 2018-12-25 | 沟槽型垂直双扩散金属氧化物半导体场效应晶体管 |
| PCT/CN2019/128130 WO2020135464A1 (zh) | 2018-12-25 | 2019-12-25 | 沟槽型垂直双扩散金属氧化物半导体场效应晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811592439.2A CN111370485B (zh) | 2018-12-25 | 2018-12-25 | 沟槽型垂直双扩散金属氧化物半导体场效应晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111370485A true CN111370485A (zh) | 2020-07-03 |
| CN111370485B CN111370485B (zh) | 2021-12-21 |
Family
ID=71127594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811592439.2A Active CN111370485B (zh) | 2018-12-25 | 2018-12-25 | 沟槽型垂直双扩散金属氧化物半导体场效应晶体管 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN111370485B (zh) |
| WO (1) | WO2020135464A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114496987A (zh) * | 2022-04-18 | 2022-05-13 | 绍兴中芯集成电路制造股份有限公司 | Mosfet功率器件及其形成方法、csp封装模块 |
| WO2023197706A1 (zh) * | 2022-04-15 | 2023-10-19 | 华为技术有限公司 | 一种场效应晶体管、存储器及电子设备 |
| CN117747671A (zh) * | 2024-02-20 | 2024-03-22 | 深圳市威兆半导体股份有限公司 | Sgt mosfet器件及其制备方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111883585B (zh) * | 2020-08-21 | 2024-02-06 | 上海华虹宏力半导体制造有限公司 | 超结器件 |
| CN113903801B (zh) * | 2021-09-27 | 2023-08-18 | 上海华虹宏力半导体制造有限公司 | Igbt器件及其制作方法 |
| CN114823886B (zh) * | 2022-05-26 | 2024-04-19 | 江苏中科君芯科技有限公司 | 提升转换效率的沟槽型rc-igbt器件及制备方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1510761A (zh) * | 2002-12-24 | 2004-07-07 | �����Զ�����ʽ���� | 埋入栅型半导体器件 |
| CN1879222A (zh) * | 2003-11-12 | 2006-12-13 | 丰田自动车株式会社 | 沟槽栅极场效应器件 |
| US20070045665A1 (en) * | 2005-08-29 | 2007-03-01 | Byung-Jun Park | CMOS image sensor of preventing optical crosstalk and method of manufacturing the same |
| US20110163374A1 (en) * | 2010-01-06 | 2011-07-07 | Ptek Technology Co., Ltd. | Trench-typed power mos transistor and method for making the same |
| CN103730493A (zh) * | 2012-10-10 | 2014-04-16 | 深圳市力振半导体有限公司 | 一种半导体功率器件的结构 |
| US20150129878A1 (en) * | 2013-11-08 | 2015-05-14 | Yoo-Cheol Shin | Semiconductor device |
| CN105633137A (zh) * | 2016-01-08 | 2016-06-01 | 电子科技大学 | 一种槽栅功率mosfet器件 |
| WO2017175460A1 (ja) * | 2016-04-07 | 2017-10-12 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
| CN108899319A (zh) * | 2018-08-30 | 2018-11-27 | 赵少峰 | 一种增加vdmos沟道密度的布图结构和布图方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005294649A (ja) * | 2004-04-01 | 2005-10-20 | Toshiba Corp | 半導体装置 |
| CN105448733A (zh) * | 2014-09-02 | 2016-03-30 | 北大方正集团有限公司 | 一种耗尽型vdmos器件及其制造方法 |
| CN105977302A (zh) * | 2016-07-06 | 2016-09-28 | 电子科技大学 | 一种具有埋层结构的槽栅型mos |
| CN108493239A (zh) * | 2018-03-28 | 2018-09-04 | 珠海格力电器股份有限公司 | 绝缘栅双极型晶体管器件及其制作方法、电力电子设备 |
-
2018
- 2018-12-25 CN CN201811592439.2A patent/CN111370485B/zh active Active
-
2019
- 2019-12-25 WO PCT/CN2019/128130 patent/WO2020135464A1/zh active Application Filing
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1510761A (zh) * | 2002-12-24 | 2004-07-07 | �����Զ�����ʽ���� | 埋入栅型半导体器件 |
| CN1879222A (zh) * | 2003-11-12 | 2006-12-13 | 丰田自动车株式会社 | 沟槽栅极场效应器件 |
| US20070045665A1 (en) * | 2005-08-29 | 2007-03-01 | Byung-Jun Park | CMOS image sensor of preventing optical crosstalk and method of manufacturing the same |
| US20110163374A1 (en) * | 2010-01-06 | 2011-07-07 | Ptek Technology Co., Ltd. | Trench-typed power mos transistor and method for making the same |
| CN103730493A (zh) * | 2012-10-10 | 2014-04-16 | 深圳市力振半导体有限公司 | 一种半导体功率器件的结构 |
| US20150129878A1 (en) * | 2013-11-08 | 2015-05-14 | Yoo-Cheol Shin | Semiconductor device |
| CN105633137A (zh) * | 2016-01-08 | 2016-06-01 | 电子科技大学 | 一种槽栅功率mosfet器件 |
| WO2017175460A1 (ja) * | 2016-04-07 | 2017-10-12 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
| CN108899319A (zh) * | 2018-08-30 | 2018-11-27 | 赵少峰 | 一种增加vdmos沟道密度的布图结构和布图方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023197706A1 (zh) * | 2022-04-15 | 2023-10-19 | 华为技术有限公司 | 一种场效应晶体管、存储器及电子设备 |
| CN114496987A (zh) * | 2022-04-18 | 2022-05-13 | 绍兴中芯集成电路制造股份有限公司 | Mosfet功率器件及其形成方法、csp封装模块 |
| CN117747671A (zh) * | 2024-02-20 | 2024-03-22 | 深圳市威兆半导体股份有限公司 | Sgt mosfet器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111370485B (zh) | 2021-12-21 |
| WO2020135464A1 (zh) | 2020-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111370485B (zh) | 沟槽型垂直双扩散金属氧化物半导体场效应晶体管 | |
| US7521755B2 (en) | Trench semiconductor device of improved voltage strength, and method of fabrication | |
| CN107564962B (zh) | 一种沟槽式mosfet及其制备方法 | |
| US7368785B2 (en) | MOS transistor device structure combining Si-trench and field plate structures for high voltage device | |
| US6359308B1 (en) | Cellular trench-gate field-effect transistors | |
| US7649223B2 (en) | Semiconductor device having superjunction structure and method for manufacturing the same | |
| US8735249B2 (en) | Trenched power semiconductor device and fabrication method thereof | |
| US8445958B2 (en) | Power semiconductor device with trench bottom polysilicon and fabrication method thereof | |
| KR20040033312A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| US10453931B2 (en) | Semiconductor device having termination trench | |
| CN107431094B (zh) | 半导体装置 | |
| JP7165778B2 (ja) | 半導体装置 | |
| US20130113039A1 (en) | Semiconductor device | |
| US6492691B2 (en) | High integration density MOS technology power device structure | |
| CN113889523A (zh) | 基于立体栅场板结构的半导体器件及其制作方法 | |
| US8569134B2 (en) | Method to fabricate a closed cell trench power MOSFET structure | |
| CN116469918A (zh) | 一种SiC-LDMOS器件 | |
| CN113097311B (zh) | 一种具有栅氧优化结构的功率半导体器件及制造方法 | |
| CN110867443A (zh) | 半导体功率器件 | |
| CN113690299B (zh) | 沟槽栅vdmos器件及其制备方法 | |
| CN111146285B (zh) | 半导体功率晶体管及其制造方法 | |
| KR20100067874A (ko) | 모스펫 소자 | |
| CN111697058A (zh) | 半导体器件 | |
| KR102159418B1 (ko) | 슈퍼 정션 mosfet 및 그 제조 방법 | |
| US20190123153A1 (en) | Semiconductor Device and Method for Fabricating a Semiconductor Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20200703 Assignee: WUXI CHINA RESOURCES HUAJING MICROELECTRONICS Co.,Ltd. Assignor: CSMC TECHNOLOGIES FAB2 Co.,Ltd. Contract record no.: X2024980005462 Denomination of invention: Trench type vertical double diffusion metal oxide semiconductor field-effect transistor Granted publication date: 20211221 License type: Common License Record date: 20240509 |