CN113903801B - Igbt器件及其制作方法 - Google Patents

Igbt器件及其制作方法 Download PDF

Info

Publication number
CN113903801B
CN113903801B CN202111148401.8A CN202111148401A CN113903801B CN 113903801 B CN113903801 B CN 113903801B CN 202111148401 A CN202111148401 A CN 202111148401A CN 113903801 B CN113903801 B CN 113903801B
Authority
CN
China
Prior art keywords
type
layer
carrier injection
epitaxial layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111148401.8A
Other languages
English (en)
Other versions
CN113903801A (zh
Inventor
潘嘉
张同博
姚一平
杨继业
邢军军
陈冲
黄璇
孙鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202111148401.8A priority Critical patent/CN113903801B/zh
Publication of CN113903801A publication Critical patent/CN113903801A/zh
Priority to US17/942,533 priority patent/US20230101771A1/en
Application granted granted Critical
Publication of CN113903801B publication Critical patent/CN113903801B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请公开了一种IGBT器件及其制作方法，涉及半导体制造领域。该IGBT器件包括超结结构，超结结构由若干个N型柱和P型柱交替排列构成，超结结构位于N型衬底中；IGBT器件的元胞单元，元胞单元位于N型外延层中，N型外延层位于N型衬底的上方；每个元胞单元包括沟槽栅、P型体区、位于P型体区顶部的源区；N型载流子注入层，N型载流子注入层位于N型外延层中，N型载流子注入层与N型衬底之间间隔有N型外延层；P型体区的底部位于N型载流子注入层中；集电区，集电区位于N型衬底的底部；通过增加N型载流子注入层，增加了空穴浓度，降低了IGBT器件的导通压降，提升了器件性能。

Description

IGBT器件及其制作方法
技术领域
本申请涉及半导体制造领域，具体涉及一种IGBT器件及其制作方法。
背景技术
IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)器件具有通态压降低、电流容量大、输入阻抗高、响应速度快和控制简单等特点，被广泛应用在交通、医疗、新能源等领域。
IGBT是电力电子系统能量控制和转换的重要开关元器件之一，它的性能直接影响着电力电子系统的转换效率、体积和重量。电力电子器件的性能在发展过程中追求着更高的电流密度、更小的通态压降、更低的关断损耗。
发明内容
为了解决相关技术中的问题，本申请提供了一种IGBT器件及其制作方法。该技术方案如下：
第一方面，本申请实施例提供了一种IGBT器件，包括：
超结结构，超结结构由若干个N型柱和P型柱交替排列构成，超结结构位于N型衬底中；
IGBT器件的元胞单元，元胞单元位于N型外延层中，N型外延层位于N型衬底的上方；
每个元胞单元包括沟槽栅、P型体区、位于P型体区顶部的源区；
N型载流子注入层，N型载流子注入层位于N型外延层中，N型载流子注入层与N 型衬底之间间隔有N型外延层；
P型体区的底部位于N型载流子注入层中；
集电区，集电区位于N型衬底的底部。
可选的，还包括层间介质层和正面金属层；
层间介质层位于N型外延层的上方，正面金属层位于层间介质层的表面；
层间介质层中形成有接触孔，源区和沟槽栅通过接触孔与正面金属层连接。
可选的，N型载流子注入层的掺杂杂质为磷。
第二方面，本申请实施例提供一种IGBT器件的制作方法，该方法包括：
在N型衬底中形成超结结构，超结结构由若干个N型柱和P型柱交替排列构成；
在N型衬底表面形成N型外延层；
在N型外延层中形成N型载流子注入层，N型载流子注入层与N型衬底之间间隔有N型外延层；
在N型外延层中形成IGBT器件的元胞单元，每个元胞单元包括沟槽栅、P型体区、位于P型体区顶部的源区，P型体区的底部位于N型载流子注入层中；
在N型衬底的底部形成集电区。
可选的，在N型外延层中形成N型载流子注入层包括：
通过离子注入工艺向N型外延层中注入N型掺杂离子，形成N型载流子注入层。
可选的，N型掺杂离子为磷离子。
可选的，在形成N型载流子注入层的过程中，离子注入的剂量为1E11 cm-2 -1E14cm-2，离子注入的能量为1MeV-3MeV。
可选的，在N型外延层中形成IGBT器件的元胞单元，包括：
在N型外延层中形成沟槽栅；
在沟槽栅外侧形成P型体区，P型体区的底部位于N型载流子注入层中；
在P型体区的顶部形成源区。
可选的，该方法还包括：
形成层间介质层；
在层间介质层中形成接触孔；
在层间介质层表面形成正面金属层，元胞单元中的源区和沟槽栅通过接触孔与正面金属层连接。
本申请技术方案，至少包括如下优点：
通过增加N型载流子注入层，增加了P型体区对应区域的电势，形成对集电极注入的空穴的阻挡作用。从IGBT器件背面的集电区注入到漂移区的空穴会通过漂移区向IGBT发射极附近的P型体区运动，当空穴达到N型载流子注入层时，由于势垒的阻挡作用，空穴在N型载流子注入层附近聚集；通过增加空穴的浓度，降低IGBT器件的导通压降，提升了IGBT器件的优值系数FOM。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种IGBT器件的剖视图；
图2是本申请实施例提供的一种IGBT器件的制作方法的流程图；
图3是本申请实施例提供的形成超结结构后的器件剖视图；
图4是本申请实施例提供的形成N外延层后的器件剖视图；
图5是本申请实施例提供的N型外延层中形成N型载流子注入层之后的器件剖视图；
图6是本申请实施例提供的N型外延层中形成元胞单元之后的器件剖视图；
图7是本申请另一实施例提供的一种IGBT器件的制作方法的流程图；
图8是本申请实施例提供的形成层间介质层之后的器件剖视图；
图9是本申请实施例提供的IGBT器件的FOM(VCE*EOFF)值的比较示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
请参考图1，其示出了本申请实施例提供的一种IGBT器件的结构示意图。该IGBT器件包括超结结构、IGBT器件的元胞单元、N型载流子注入层14、集电区10。
超结结构位于N型衬底11中，超级结构由若干个N型柱和P型柱12交替排列构成，N型柱由相邻的P型柱12之间的N型衬底组成。
IGBT器件的每个元胞单元位于N型外延层13中，N型外延层13位于N型衬底11 的上方。
每个元胞单元包括沟槽栅15、P型体区16、位于P型体区16顶部的源区19。
源区19由N+区组成。
沟槽栅15包括栅极沟槽、覆盖栅极沟槽底部表面和侧面的栅介质层、填充栅极沟槽的多晶硅。
可选的，栅介质层为栅氧化层。
N型载流子注入层14位于N型外延层13中，N型载流子注入层14与N型衬底11 之间间隔有N型外延层13。
如图1所示，P型体区16和P型柱12之间隔了N型载流子注入层14。
集电区10位于N型衬底11的底部。
在本申请实施例提供的IGBT器件中，通过增加N型载流子注入层，增加了P型体区对应区域的电势，形成对集电极注入的空穴的阻挡作用。从IGBT器件背面的集电区注入到漂移区的空穴会通过漂移区向IGBT发射极附近的P型体区运动，当空穴达到N型载流子注入层时，由于势垒的阻挡作用，空穴在N型载流子注入层附近聚集；通过增加空穴的浓度，降低IGBT器件的导通压降，提升了IGBT器件的优值系数FOM。
如图1所示，IGBT器件还包括层间介质层17和正面金属层18。
层间介质层17位于N型外延层13的上方，正面金属层18位于层间介质层17的表面。
层间介质层17中形成有接触孔，源区19和沟槽栅通过接触孔与正面金属层18 连接。
源区通过接触孔与正面金属层连接，形成IGBT器件的发射极。
可选的，N型载流子注入层的掺杂杂质为磷。
请参考图2，其示出了本申请实施例提供的一种IGBT器件的制作方法的流程图，该方法至少包括如下步骤：
步骤201，在N型衬底中形成超结结构。
如图3所示，N型衬底11中形成有超结结构，超结结构由若干个P型柱12和N 型柱交替排列构成，N型柱由相邻的P型柱12之间的N型衬底11构成。
步骤202，在N型衬底表面形成N型外延层。
可选的，通过外延生长工艺，在N型衬底表面形成N型外延层。
如图4所示，N型衬底11表面形成N型外延层13。
步骤203，在N型外延层中形成N型载流子注入层，N型载流子注入层与N型衬底之间间隔有N型外延层。
如图5所示，N型外延层13中形成有N型载流子注入层14，N型载流子注入层 14和P型柱12之间还存在N型外延层13。
步骤204，在N型外延层中形成IGBT器件的元胞单元。
每个元胞单元包括沟槽栅、P型体区、位于P型体区顶部的源区，P型体区的底部位于N型载流子注入层中。
通过光刻和刻蚀工艺，在N型外延层中形成栅极沟槽，形成栅介质层，栅介质层覆盖栅极沟槽的底部表面和侧面，淀积多晶硅填充栅极沟槽，对衬底进行平坦化，形成沟槽栅。
通过光刻和离子注入工艺，在N型外延层中形成P型体区，P型体区的底部位于 N型载流子注入层中。
通过光刻和离子注入工艺，在P型体区的顶部形成源区。
如图6所示，N型外延层13中形成有沟槽栅15、P型体区16、P型体区16的顶部形成有源区19，P型体区16的底部位于N型载流子注入层14中。
步骤205，在N型衬底的底部形成集电区。
对衬底进行减薄，对减薄后的衬底进行离子注入，形成P型掺杂的集电区。
综上所述，本申请实施例提供的IGBT器件的制作方法，通过在N型衬底中形成超结结构，在N型衬底表面形成N型外延层，在N型外延层中形成N型载流子注入层， N型载流子注入层与N型衬底之间间隔有N形外延层，在N型外延层中形成IGBT器件的元胞单元，在N型衬底中形成集电区；达到了增加空穴浓度，降低IGBT器件的导通压降，提升器件性能的效果。
在基于图2所示实施例的可选实施例中，在N型衬底的底部形成集电区之前，即在步骤205之前，该方法中的正面工艺还包括如下步骤，如图7所示：
步骤301，形成层间介质层。
如图8所示，在N型外延层13表面形成层间介质层17。
步骤302，在层间介质层中形成接触孔。
通过光刻和刻蚀工艺，在层间介质层中形成接触孔，通过接触孔将源区、沟槽栅引出。
步骤303，在层间介质层表面形成正面金属层。
元胞单元中的源区和沟槽栅通过接触孔与正面金属层连接。
在层间介质层表面淀积正面金属，并对正面金属进行图形化，形成正面金属层，源区通过接触孔和正面金属层连接，构成IGBT器件的发射极；沟槽栅通过接触孔与正面金属层连接，构成IGBT器件的栅极。
正面工艺完成之后，继续进行背面工艺，即对衬底进行减薄，在N型衬底的背面进行离子注入，形成P型集电区10，如图1所示。
在N型衬底11的底部表面形成背面金属层，背面金属层和集电区10构成IGBT 器件的集电极。
可选的，在N型外延层中形成N型载流子注入层，可以通过如下方式实现：
通过离子注入工艺向N型外延层中注入N型掺杂离子，形成N型载流子注入层。
在一个例子中，N型掺杂离子为磷离子。
在一个例子中，在形成N型载流子注入层的过程中，离子注入的剂量为1E11 cm-2-1E14 cm-2，离子注入的能量为1MeV-3MeV。
可选的，在N型外延层中形成IGBT器件的元胞单元，即步骤204，可以由如下步骤实现，
步骤2041，在外延层中形成沟槽栅。
步骤2042，在沟槽栅外侧形成P型体区，P型体区的底部位于N型载流子注入层中。
步骤2043，在P型体区的顶部形成源区。
在一个例子中，对本申请实施例提供的IGBT器件、现有基于超级结的IGBT器件、现有的MPT型IGBT进行FOM(VCE*EOFF)检测，三种IGBT器件为同尺寸，VCE表示饱和电压，EOFF表示IGBT的开关能耗参数，如图9所示，点91表示现有MPT型IGBT 的FOM，点92表示现有基于超级结的IGBT器件的FOM，点93表示本申请实施例提供的IGBT器件的FOM，可以看出，本申请实施例提供的IGBT器件在增加N型载流子注入层后，FOM值相对现有的MPT型IGBT的FOM值提升了15％，相对现有基于超级结的 IGBT器件的FOM值提升了5％。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (9)

1.一种IGBT器件，其特征在于，包括：
超结结构，所述超结结构由若干个N型柱和P型柱交替排列构成，所述超结结构位于N型衬底中；
IGBT器件的元胞单元，所述元胞单元位于N型外延层中，所述N型外延层位于所述N型衬底的上方；
每个所述元胞单元包括沟槽栅、P型体区、位于P型体区顶部的源区；
N型载流子注入层，所述N型载流子注入层位于所述N型外延层中，所述N型载流子注入层与所述N型衬底之间间隔有所述N型外延层；
所述P型体区的底部位于所述N型载流子注入层中；
集电区，所述集电区位于所述N型衬底的底部。
2.根据权利要求1所述的IGBT器件，其特征在于，还包括层间介质层和正面金属层；
所述层间介质层位于所述N型外延层的上方，所述正面金属层位于所述层间介质层的表面；
所述层间介质层中形成有接触孔，所述源区和所述沟槽栅通过所述接触孔与所述正面金属层连接。
3.根据权利要求1所述IGBT器件，其特征在于，所述N型载流子注入层的掺杂杂质为磷。
4.一种IGBT器件的制作方法，其特征在于，所述方法包括：
在N型衬底中形成超结结构，所述超结结构由若干个N型柱和P型柱交替排列构成；
在所述N型衬底表面形成N型外延层；
在所述N型外延层中形成N型载流子注入层，所述N型载流子注入层与所述N型衬底之间间隔有所述N型外延层；
在所述N型外延层中形成IGBT器件的元胞单元，每个所述元胞单元包括沟槽栅、P型体区、位于P型体区顶部的源区，所述P型体区的底部位于所述N型载流子注入层中；
在所述N型衬底的底部形成集电区。
5.根据权利要求4所述的方法，其特征在于，所述在所述N型外延层中形成N型载流子注入层包括：
通过离子注入工艺向所述N型外延层中注入N型掺杂离子，形成所述N型载流子注入层。
6.根据权利要求5所述的方法，其特征在于，所述N型掺杂离子为磷离子。
7.根据权利要求5所述的方法，其特征在于，在形成N型载流子注入层的过程中，离子注入的剂量为1E11cm-2-1E14cm-2，离子注入的能量为1MeV-3MeV。
8.根据权利要求4所述的方法，其特征在于，所述在N型外延层中形成IGBT器件的元胞单元，包括：
在所述N型外延层中形成沟槽栅；
在所述沟槽栅外侧形成P型体区，所述P型体区的底部位于所述N型载流子注入层中；
在所述P型体区的顶部形成源区。
9.根据权利要求4至8任一所述的方法，其特征在于，所述方法还包括：
形成层间介质层；
在所述层间介质层中形成接触孔；
在所述层间介质层表面形成正面金属层，所述元胞单元中的源区和沟槽栅通过所述接触孔与所述正面金属层连接。
CN202111148401.8A 2021-09-27 2021-09-27 Igbt器件及其制作方法 Active CN113903801B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111148401.8A CN113903801B (zh) 2021-09-27 2021-09-27 Igbt器件及其制作方法
US17/942,533 US20230101771A1 (en) 2021-09-27 2022-09-12 Igbt device and method of making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111148401.8A CN113903801B (zh) 2021-09-27 2021-09-27 Igbt器件及其制作方法

Publications (2)

Publication Number Publication Date
CN113903801A CN113903801A (zh) 2022-01-07
CN113903801B true CN113903801B (zh) 2023-08-18

Family

ID=79189146

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111148401.8A Active CN113903801B (zh) 2021-09-27 2021-09-27 Igbt器件及其制作方法

Country Status (2)

Country Link
US (1) US20230101771A1 (zh)
CN (1) CN113903801B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098760A (zh) * 2016-06-16 2016-11-09 上海华虹宏力半导体制造有限公司 载流子存储型igbt及其制造方法
CN109887990A (zh) * 2019-01-30 2019-06-14 上海华虹宏力半导体制造有限公司 超结igbt器件及其制造方法
CN110416299A (zh) * 2018-04-28 2019-11-05 深圳尚阳通科技有限公司 超结器件及其制造方法
WO2020135464A1 (zh) * 2018-12-25 2020-07-02 无锡华润上华科技有限公司 沟槽型垂直双扩散金属氧化物半导体场效应晶体管
CN111370464A (zh) * 2018-12-26 2020-07-03 深圳尚阳通科技有限公司 沟槽栅功率器件及其制造方法
CN113241377A (zh) * 2021-05-10 2021-08-10 湖南大学 一种提升耐高温和抗辐照能力的igbt结构及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4363736B2 (ja) * 2000-03-01 2009-11-11 新電元工業株式会社 トランジスタ及びその製造方法
WO2016086381A1 (zh) * 2014-12-04 2016-06-09 冯淑华 沟槽栅功率半导体场效应晶体管

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098760A (zh) * 2016-06-16 2016-11-09 上海华虹宏力半导体制造有限公司 载流子存储型igbt及其制造方法
CN110416299A (zh) * 2018-04-28 2019-11-05 深圳尚阳通科技有限公司 超结器件及其制造方法
WO2020135464A1 (zh) * 2018-12-25 2020-07-02 无锡华润上华科技有限公司 沟槽型垂直双扩散金属氧化物半导体场效应晶体管
CN111370464A (zh) * 2018-12-26 2020-07-03 深圳尚阳通科技有限公司 沟槽栅功率器件及其制造方法
CN109887990A (zh) * 2019-01-30 2019-06-14 上海华虹宏力半导体制造有限公司 超结igbt器件及其制造方法
CN113241377A (zh) * 2021-05-10 2021-08-10 湖南大学 一种提升耐高温和抗辐照能力的igbt结构及其制备方法

Also Published As

Publication number Publication date
US20230101771A1 (en) 2023-03-30
CN113903801A (zh) 2022-01-07

Similar Documents

Publication Publication Date Title
CN107623027B (zh) 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法
CN107731897B (zh) 一种沟槽栅电荷存储型igbt及其制造方法
JP5891023B2 (ja) 半導体装置及びそれを用いた電力変換装置
JPH08316479A (ja) 絶縁ゲート型半導体装置およびその製造方法
CN102376762B (zh) 超级结ldmos器件及制造方法
CN109888005B (zh) 逆导型超结igbt器件及其制造方法
CN113838922B (zh) 具有载流子浓度增强的分离栅超结igbt器件结构及方法
CN101939843A (zh) 半导体装置
CN113838916B (zh) 一种具有pmos电流嵌位的分离栅cstbt及其制作方法
CN114050184A (zh) 低米勒电容功率器件及其制造方法
CN113838921A (zh) 一种三维沟槽电荷存储型igbt及其制作方法
CN106057879A (zh) Igbt器件及其制造方法
CN113838917B (zh) 一种三维分离栅沟槽电荷存储型igbt及其制作方法
US11139391B2 (en) IGBT device
CN113903801B (zh) Igbt器件及其制作方法
CN113838913B (zh) 分段式注入的自钳位igbt器件及其制作方法
CN109887990A (zh) 超结igbt器件及其制造方法
CN111370464A (zh) 沟槽栅功率器件及其制造方法
CN111293168B (zh) Igbt器件及其制造方法
CN116799070B (zh) 具有三重resurf结构的分离栅沟槽MOS器件及工艺
CN113838919B (zh) 三维沟槽栅电荷存储型igbt及其制作方法
CN113838915B (zh) 一种沟槽栅电荷存储型igbt及其制作方法
CN210926026U (zh) 采用屏蔽栅的超结mosfet结构
CN114649407B (zh) 一种igbt器件结构
CN109994468B (zh) 半导体超结功率器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant