CN109887990A - 超结igbt器件及其制造方法 - Google Patents

Abstract

本发明公开了一种超结IGBT器件，包括：由多个N型柱和P型柱交替排列而成超结结构，在各超结单元顶部形成有器件单元结构；器件单元结构包括沟槽栅，沟槽栅形成于N型柱的顶部，体区通过沟槽栅自对准形成，在体区顶部形成由通过沟槽栅自对准形成的N型隔离层，使体区和P型柱隔离。本发明还公开了一种超结IGBT器件的制造方法。本发明能实现P型柱和P型体区的隔离，能提高器件的通态电流能力，能降低通态电压，同时不需要更改版图或增加外延层，具有较低成本。

Description

超结IGBT器件及其制造方法

技术领域

本发明涉及一种半导体集成电路，特别是涉及一种超结(Super)绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor,IGBT)器件；本发明还涉及一种超结IGBT器件的制造方法。

背景技术

IGBT是一种电压控制的MOS和双极复合型器件，这种器件同时具有双极结型功率晶体管和功率MOSFET的主要优点：输入阻抗高、输入驱动功率小、导通电阻小、电流容量大、开关速度快等，使得IGBT成为电力电子系统能量控制和转换的重要开关元器件之一，它的性能好坏直接影响着电力电子系统的转换效率、体积和重量。

如图1所示，是现有超结IGBT器件的结构示意图，现有超结IGBT器件包括：

超结结构，所述超结结构由多个N型柱101和P型柱102横向交替排列而成，一个所述N型柱101和相邻的一个所述P型柱102组成一个对应的超结单元。

所述超结结构形成于N型外延层101中，在所述N型外延层101的底部形成有P型掺杂的集电区103。通常，所述N型柱101由相邻的所述P型柱102之间的所述N型外延层101组成，故所述N型柱和所述N型外延层都采用标记101表示。

所述P型柱102的底部和所述集电区103的顶部表面具有间距。

在各所述超结单元顶部形成有超结IGBT器件的器件单元结构，所述超结IGBT器件由多个所述器件单元结构并联而成。

所述器件单元结构包括：

沟槽栅，所述沟槽栅包括栅极沟槽，栅介质层105形成于所述栅极沟槽的底部表面和侧面，多晶硅栅106填充于所述栅极沟槽中。通常，所述栅介质层105为栅氧化层。现有技术中，沟槽栅位于所述N型柱101的顶部。

P型掺杂的体区107形成于对应的所述N型柱101的顶部并会延伸到所述P型柱102中。所述栅极沟槽的深度大于所述体区107的深度，被所述多晶硅栅106侧面覆盖的所述体区107表面用于形成沟道；可以看出，所述多晶硅栅106的两个侧面分别会形成一个沟道。

在所述体区107的表面形成有由N+区组成的源区108，源区108也通常称为发射区。

漂移区由所述体区107底部的所述N型柱101以及所述N型柱101底部的所述N型外延层101组成。

在所述集电区103的正面的所述N型外延层101中形成有N型掺杂的电场中止层4，所述电场中止层4的掺杂浓度大于所述N型外延层101的掺杂浓度，所述电场中止层4的顶部表面和所述P型柱102的底部表面之间具有间隔。

层间膜109将所述源区108、所述多晶硅栅106和所述体区107表面覆盖。

在所述源区108和所述多晶硅栅106的顶部分别形成有穿过所述层间膜109的接触孔111。

在所述层间膜109的表面形成有正面金属层112，发射极和栅极由图形化的所述正面金属层112组成，所述发射极通过对应的接触孔111和底部的所述源区108接触，所述栅极通过对应的接触孔111和底部的所述多晶硅栅106接触。

在所述集电区103的底部表面形成有由背面金属层113组成的集电极。

通常，所述发射极对应的接触孔111的底部穿过所述源区108并在所述发射极对应的接触孔111的底部的所述体区107表面形成有由P+区组成的体引出区110,所述发射极通过所述体引出区110连接所述体区107。

通常，所述P型柱102由填充于超结沟槽201中的P型外延层组成，所述超结沟槽201形成于所述N型外延层101中，所述N型柱101由所述P型柱102之间的所述N型外延层101组成。也能为：所述P型柱102由在所述N型外延层101中的选定区域中形成的P型离子注入区组成，所述超结结构对应的所述N型外延层101分多次外延生长形成，在每次外延生长形成之后进行P型离子注入形成所述P型柱102对应的P型离子注入区的部分。

图1所示的结构中，P型掺杂的体区107形成于对应的所述N型柱101的顶部并会延伸到所述P型柱102中，也即体区107会和所述P型柱102相接触，这对降低IGBT器件的通态压降不利，因为，IGBT器件导通时，背面的所述集电区103会向所述漂移区中注入空穴，在所述体区107和所述P型柱102相接触的情形下，容易使空穴通过所述体区107和所述P型柱102而泄漏到所述源区108中，不利于空穴存储在所述漂移区中来降低通态压降。

电力电子器件性能始终是朝着更高的电流密度、更小的通态压降、更低关断损耗的方向发展，所以实现超结IGBT器件的电流密度提高以及通态压降(Vcesat)的降低变得很重要。

发明内容

本发明所要解决的技术问题是提供一种超结IGBT器件，能实现P型柱和P型体区的隔离，能提高器件的通态电流能力，能降低通态电压，同时不需要更改版图或增加外延层，具有较低成本。为此，本发明还提供一种超结IGBT器件的制造方法。

为解决上述技术问题，本发明提供的超结IGBT器件包括：

超结结构，所述超结结构由多个N型柱和P型柱横向交替排列而成，一个所述N型柱和相邻的一个所述P型柱组成一个对应的超结单元。

所述超结结构形成于N型外延层中，在所述N型外延层的底部形成有P型掺杂的集电区。

所述P型柱的底部和所述集电区的顶部表面具有间距。

在各所述超结单元顶部形成有超结IGBT器件的器件单元结构，所述超结IGBT器件由多个所述器件单元结构并联而成。

所述器件单元结构包括：

沟槽栅，所述沟槽栅包括栅极沟槽，栅介质层形成于所述栅极沟槽的底部表面和侧面，多晶硅栅填充于所述栅极沟槽中。

所述栅极沟槽形成于所述N型柱的顶部。

P型掺杂的体区由以所述沟槽栅为自对准掩膜的全面P型离子注入区组成，所述体区位于所述沟槽栅外的所述N型柱和所述P型柱的顶部，所述体区的结深小于所述栅极沟槽的深度，被所述多晶硅栅侧面覆盖的所述体区表面用于形成沟道。

N型隔离层，由以所述沟槽栅为自对准掩膜的全面N型离子注入区组成，所述N型隔离层位于所述体区的底部并用于实现所述体区和所述P型柱之间的隔离。

在所述体区的表面形成有由N+区组成的源区。

漂移区由所述体区底部的所述N型隔离层、所述N型柱以及所述N型柱底部的所述N型外延层组成。

进一步的改进是，在所述集电区的正面的所述N型外延层中形成有N型掺杂的电场中止层，所述电场中止层的掺杂浓度大于所述N型外延层的掺杂浓度，所述电场中止层的顶部表面和所述P型柱的底部表面之间具有间隔。

进一步的改进是，所述N型隔离层的全面N型离子注入的杂质为磷。

进一步的改进是，层间膜将所述源区、所述多晶硅栅和所述体区表面覆盖。

在所述源区和所述多晶硅栅的顶部分别形成有穿过所述层间膜的接触孔。

在所述层间膜的表面形成有正面金属层，发射极和栅极由图形化的所述正面金属层组成，所述发射极通过对应的接触孔和底部的所述源区接触，所述栅极通过对应的接触孔和底部的所述多晶硅栅接触。

在所述集电区的底部表面形成有由背面金属层组成的集电极。

进一步的改进是，所述发射极对应的接触孔的底部穿过所述源区并在所述发射极对应的接触孔的底部的所述体区表面形成有由P+区组成的体引出区,所述发射极通过所述体引出区连接所述体区。

进一步的改进是，所述P型柱由填充于超结沟槽中的P型外延层组成，所述超结沟槽形成于所述N型外延层中，所述N型柱由所述P型柱之间的所述N型外延层组成。

进一步的改进是，所述P型柱由在所述N型外延层中的选定区域中形成的P型离子注入区组成，所述超结结构对应的所述N型外延层分多次外延生长形成，在每次外延生长形成之后进行P型离子注入形成所述P型柱对应的P型离子注入区的部分。

所述N型柱由所述P型柱之间的所述N型外延层组成。

为解决上述技术问题，本发明提供的超结IGBT器件的制造方法包括如下正面工艺步骤：

步骤一、在N型外延层中形成超结结构，所述超结结构由多个N型柱和P型柱横向交替排列而成，一个所述N型柱和相邻的一个所述P型柱组成一个对应的超结单元。

步骤二、形成超结IGBT器件的各器件单元结构的沟槽栅，各所述器件单元结构形成在各所述超结单元的顶部，所述超结IGBT器件由多个所述器件单元结构并联而成；形成所述沟槽栅的分步骤包括：

步骤21、在所述N型柱的顶部形成栅极沟槽。

步骤22、在所述栅极沟槽的底部表面和侧面形成栅介质层。

步骤23、在形成有所述栅介质层的所述栅极沟槽中填充多晶硅形成多晶硅栅。

步骤三、以所述沟槽栅为自对准掩膜进行全面P型离子注入形成体区，所述体区位于所述沟槽栅外的所述N型柱和所述P型柱的顶部，所述体区的结深小于所述栅极沟槽的深度，被所述多晶硅栅侧面覆盖的所述体区表面用于形成沟道。

以所述沟槽栅为自对准掩膜的全面N型离子注入形成N型隔离层，所述N型隔离层的全面N型离子注入的注入能量大于所述体区的全面P型离子注入的注入能量从而使所述N型隔离层位于所述体区的底部并用于实现所述体区和所述P型柱之间的隔离。

漂移区由所述体区底部的所述N型隔离层、所述N型柱以及所述N型柱底部的所述N型外延层组成。

步骤四、在所述体区的表面形成由N+区组成的源区。

在正面工艺步骤完成之后还包括如下背面工艺步骤：

在所述N型外延层的底部形成P型掺杂的集电区；所述P型柱的底部和所述集电区的顶部表面具有间距。

进一步的改进是，所述背面工艺步骤还包括：

在所述集电区的正面的所述N型外延层中形成N型掺杂的电场中止层，所述电场中止层的掺杂浓度大于所述N型外延层的掺杂浓度，所述电场中止层的顶部表面和所述P型柱的底部表面之间具有间隔。

进一步的改进是，步骤三中所述N型隔离层的全面N型离子注入的杂质为磷。

进一步的改进是，所述正面工艺步骤还包括

步骤五、形成层间膜，所述层间膜将所述源区、所述多晶硅栅和所述体区表面覆盖。

步骤六、在所述源区和所述多晶硅栅的顶部分别形成穿过所述层间膜的接触孔。

步骤七、在所述层间膜的表面形成有正面金属层，对所述正面金属层进行图形化分别形成发射极和栅极，所述发射极通过对应的接触孔和底部的所述源区接触，所述栅极通过对应的接触孔和底部的所述多晶硅栅接触。

所述背面工艺步骤还包括：

在所述集电区的底部表面形成背面金属层并由所述背面金属层组成集电极。

进一步的改进是，步骤六中，所述发射极对应的接触孔的底部穿过所述源区，在所述发射极对应的接触孔的开口形成之后以及填充金属之前，还包括在所述发射极对应的接触孔的底部的所述体区表面形成由P+区组成的体引出区的步骤,所述发射极通过所述体引出区连接所述体区。

进一步的改进是，步骤一中形成所述超结结构的分步骤包括：

采用光刻定义加刻蚀工艺在所述N型外延层中形成多个超结沟槽。

在所述超结沟槽中填充P型外延层形成所述P型柱；所述N型柱由所述P型柱之间的所述N型外延层组成。

进一步的改进是，步骤一中形成所述超结结构的分步骤包括：

提供第一N型外延子层，采用光刻定义加离子注入工艺在所述第一N型外延子层的选定区域中形成第一P型子柱。

采用外延生长工艺在所述第一N型外延子层的表面形成第二N型外延子层，采用光刻定义加离子注入工艺在所述第二N型外延子层的选定区域中形成第二P型子柱，所述第二P型子柱和所述第一P型子柱相叠加。

重复所述第二N型外延子层的外延生长以及所述第二P型子柱的光刻定义加离子注入工艺叠加更多层的N型外延子层和对应的P型子柱，由叠加在一起的各层N型外延子层组成所述N型外延层，由各层N型外延子层中的P型子柱叠加形成对应的所述P型柱，由所述P型柱之间的所述N型外延层组成所述N型柱。

进一步的改进是，所述N型外延层形成于半导体衬底表面，形成所述集电区的步骤包括：

由对对所述半导体衬底背面进行减薄。

对减薄后的所述半导体衬底背面进行离子注入形成所述集电区。

本发明结合器件的栅极结构为沟槽栅且沟槽栅位于N型柱的顶部的特点，采用沟槽栅为自对准掩膜来定义P型掺杂的体区并在体区的底部形成N型隔离层，通过N型隔离层本发明能实现P型柱和体区的隔离，故能提高器件的通态电流能力，能降低通态电压。同时本发明的N型隔离层采用沟槽栅即可自对准定义并采用离子注入实现，不需要更改版图或增加外延层，具有较低成本。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是现有超结IGBT器件的结构示意图；

图2是本发明实施例超结IGBT器件的结构示意图；

图3A是现有超结IGBT器件的结构仿真图；

图3B是本发明实施例超结IGBT器件的结构仿真图；

图4是本发明实施例和现有超结IGBT器件的导通电流和Vcesat的曲线的比较图；

图5A-图5J是本发明实施例超结IGBT器件的制造方法各步骤中的器件结构示意图。

具体实施方式

如图2所示，是本发明实施例超结IGBT器件的结构示意图，本发明实施例超结IGBT器件包括：

超结结构，所述超结结构由多个N型柱1和P型柱2横向交替排列而成，一个所述N型柱1和相邻的一个所述P型柱2组成一个对应的超结单元。

所述超结结构形成于N型外延层1中，在所述N型外延层1的底部形成有P型掺杂的集电区3。

本发明实施例中，所述N型柱1由相邻的所述P型柱2之间的所述N型外延层1组成，故所述N型柱和所述N型外延层都采用标记1表示。较佳选择为，所述N型外延层1为硅外延层，所述N型外延层1形成于硅衬底表面。所述集电区3由对背面减薄后的所述硅衬底背面进行离子注入形成。

所述P型柱2的底部和所述集电区3的顶部表面具有间距。

在各所述超结单元顶部形成有超结IGBT器件的器件单元结构，所述超结IGBT器件由多个所述器件单元结构并联而成。

所述器件单元结构包括：

沟槽栅，所述沟槽栅包括栅极沟槽202，栅极沟槽202请参考图5C所示，栅介质层5形成于所述栅极沟槽202的底部表面和侧面，多晶硅栅6填充于所述栅极沟槽202中。较佳选择为，所述栅介质层5为栅氧化层。

所述栅极沟槽202形成于所述N型柱1的顶部。

P型掺杂的体区7由以所述沟槽栅为自对准掩膜的全面P型离子注入区组成，所述体区7位于所述沟槽栅外的所述N型柱1和所述P型柱2的顶部，所述体区7的结深小于所述栅极沟槽202的深度，被所述多晶硅栅6侧面覆盖的所述体区7表面用于形成沟道。

N型隔离层14，由以所述沟槽栅为自对准掩膜的全面N型离子注入区组成，所述N型隔离层14位于所述体区7的底部并用于实现所述体区7和所述P型柱2之间的隔离。本发明实施例中，所述N型隔离层14的全面N型离子注入的杂质为磷。

在所述体区7的表面形成有由N+区组成的源区8，源区8也通常称为发射区。

漂移区由所述体区7底部的所述N型隔离层14、所述N型柱1以及所述N型柱1底部的所述N型外延层1组成。

本发明实施例中，所述体区7通过所述N型隔离层14和所述P型柱2隔离，通过所述体区7和所述P型柱2的隔离使所述超结IGBT器件的通态压降降低。

在所述集电区3的正面的所述N型外延层1中形成有N型掺杂的电场中止层4，所述电场中止层4的掺杂浓度大于所述N型外延层1的掺杂浓度，所述电场中止层4的顶部表面和所述P型柱2的底部表面之间具有间隔。

层间膜9将所述源区8、所述多晶硅栅6和所述体区7表面覆盖。

在所述源区8和所述多晶硅栅6的顶部分别形成有穿过所述层间膜9的接触孔11。

在所述层间膜9的表面形成有正面金属层12，发射极和栅极由图形化的所述正面金属层12组成，所述发射极通过对应的接触孔11和底部的所述源区8接触，所述栅极通过对应的接触孔11和底部的所述多晶硅栅6接触。

在所述集电区3的底部表面形成有由背面金属层13组成的集电极。

本发明实施例中，所述发射极对应的接触孔11的底部穿过所述源区8并在所述发射极对应的接触孔11的底部的所述体区7表面形成有由P+区组成的体引出区10,所述发射极通过所述体引出区10连接所述体区7。

本发明实施例中，所述P型柱2由填充于超结沟槽201中的P型外延层组成，所述超结沟槽201形成于所述N型外延层1中，所述N型柱1由所述P型柱2之间的所述N型外延层1组成。在其他实施例中也能为：所述P型柱2由在所述N型外延层1中的选定区域中形成的P型离子注入区组成，所述超结结构对应的所述N型外延层1分多次外延生长形成，在每次外延生长形成之后进行P型离子注入形成所述P型柱2对应的P型离子注入区的部分。

本发明实施例结合器件的栅极结构为沟槽栅且沟槽栅位于N型柱1的顶部的特点，采用沟槽栅为自对准掩膜来定义P型掺杂的体区7并在体区7的底部形成N型隔离层14，通过N型隔离层14本发明实施例能实现P型柱2和体区7的隔离，故能提高器件的通态电流能力，能降低通态电压。同时本发明实施例的N型隔离层14采用沟槽栅即可自对准定义并采用离子注入实现，不需要更改版图或增加外延层，具有较低成本。

如图3A所示，是现有超结IGBT器件的结构仿真图，图3A中和图1中相同的部件采用相同的标记表示，图3A中还显示器件的尺寸关系，X轴为横向尺寸，Y轴为纵向尺寸。

如图3B所示，是本发明实施例超结IGBT器件的结构仿真图，图3B中和图2中相同的部件采用相同的标记表示.

如图4所示，是本发明实施例和现有超结IGBT器件的导通电流和Vcesat的曲线的比较图，曲线301是图1所示的现有超结IGBT器件的导通电流和Vcesat的曲线,曲线302是图2所示的本发明实施例超结IGBT器件的导通电流和Vcesat的曲线,曲线301和曲线302通过仿真得到，可以看出，当Vcesat相同时，本发明实施例的导通电流会增加；而当导通电流相同时，本发明的Vcesat会降低。

如图5A至图5H所示，是本发明实施例超结IGBT器件的制造方法各步骤中的器件结构示意图，本发明实施例超结IGBT器件的制造方法包括如下正面工艺步骤：

步骤一、在N型外延层1中形成超结结构，所述超结结构由多个N型柱1和P型柱2横向交替排列而成，一个所述N型柱1和相邻的一个所述P型柱2组成一个对应的超结单元。

本发明实施例方法中，步骤一中形成所述超结结构的分步骤包括：

如图5A所示，采用光刻定义加刻蚀工艺在所述N型外延层1中形成多个超结沟槽201。

如图5B所示，在所述超结沟槽201中填充P型外延层形成所述P型柱2；所述N型柱1由所述P型柱2之间的所述N型外延层1组成。

在其他实施例方法中，也能为：步骤一中形成所述超结结构的分步骤包括：

提供第一N型外延子层，采用光刻定义加离子注入工艺在所述第一N型外延子层的选定区域中形成第一P型子柱。

采用外延生长工艺在所述第一N型外延子层的表面形成第二N型外延子层，采用光刻定义加离子注入工艺在所述第二N型外延子层的选定区域中形成第二P型子柱，所述第二P型子柱和所述第一P型子柱相叠加。

重复所述第二N型外延子层的外延生长以及所述第二P型子柱的光刻定义加离子注入工艺叠加更多层的N型外延子层和对应的P型子柱，由叠加在一起的各层N型外延子层组成所述N型外延层1，由各层N型外延子层中的P型子柱叠加形成对应的所述P型柱2，由所述P型柱2之间的所述N型外延层1组成所述N型柱1。

较佳选择为，所述N型外延层1为硅外延层，所述N型外延层1形成于硅衬底表面。

步骤二、形成超结IGBT器件的各器件单元结构的沟槽栅，各所述器件单元结构形成在各所述超结单元的顶部，所述超结IGBT器件由多个所述器件单元结构并联而成；形成所述沟槽栅的分步骤包括：

步骤21、如图5C所示，在所述N型柱1的顶部形成栅极沟槽202。

步骤22、如图5D所示，在所述栅极沟槽202的底部表面和侧面形成栅介质层5。较佳为，所述栅介质层5为栅氧化层，采用热氧化工艺形成。

步骤23、如图5D所示，在形成有所述栅介质层5的所述栅极沟槽202中填充多晶硅形成多晶硅栅6。

步骤三、如图5E所示，以所述沟槽栅为自对准掩膜进行全面P型离子注入形成体区7，所述体区7位于所述沟槽栅外的所述N型柱1和所述P型柱2的顶部，所述体区7的结深小于所述栅极沟槽202的深度，被所述多晶硅栅6侧面覆盖的所述体区7表面用于形成沟道。

如图5F所示，以所述沟槽栅为自对准掩膜的全面N型离子注入形成N型隔离层14，所述N型隔离层14的全面N型离子注入的注入能量大于所述体区7的全面P型离子注入的注入能量从而使所述N型隔离层14位于所述体区7的底部并用于实现所述体区7和所述P型柱2之间的隔离。较佳选择为，所述N型隔离层14的全面N型离子注入的杂质为磷。

漂移区由所述体区7底部的所述N型隔离层14、所述N型柱1以及所述N型柱1底部的所述N型外延层1组成。

所述体区7通过所述N型隔离层14和所述P型柱2隔离，通过所述体区7和所述P型柱2的隔离使所述超结IGBT器件的通态压降降低。

步骤四、如图5G所示，在所述体区7的表面形成由N+区组成的源区8。

所述正面工艺步骤还包括：

步骤五、如图5H所示，形成层间膜9，所述层间膜9将所述源区8、所述多晶硅栅6和所述体区7表面覆盖。

步骤六、如图5I所示，在所述源区8和所述多晶硅栅6的顶部分别形成穿过所述层间膜9的接触孔11。

所述发射极对应的接触孔11的底部穿过所述源区8；如图5G所示，首先形成所述发射极对应的接触孔11的开口203；在所述发射极对应的接触孔11的开口203中填充金属之前，还包括在所述发射极对应的接触孔11的底部的所述体区7表面形成由P+区组成的体引出区10的步骤,所述发射极通过所述体引出区10连接所述体区7。

之后，如图5J所示，在所述开口203中填充金属形成所述接触孔11。

步骤七、如图5J所示，在所述层间膜9的表面形成有正面金属层12，对所述正面金属层12进行图形化分别形成发射极和栅极，所述发射极通过对应的接触孔11和底部的所述源区8接触，所述栅极通过对应的接触孔11和底部的所述多晶硅栅6接触。

在正面工艺步骤完成之后还包括如下背面工艺步骤：

如图2所示，在所述N型外延层1的底部形成P型掺杂的集电区3，所述P型柱2的底部和所述集电区3的顶部表面具有间距。本发明实施例方法中，所述N型外延层1形成于半导体衬底表面，形成所述集电区3的步骤包括：

由对对所述半导体衬底背面进行减薄。

对减薄后的所述半导体衬底背面进行离子注入形成所述集电区3。

在所述集电区3的正面的所述N型外延层1中形成N型掺杂的电场中止层4，所述电场中止层4的掺杂浓度大于所述N型外延层1的掺杂浓度，所述电场中止层4的顶部表面和所述P型柱2的底部表面之间具有间隔。通常，所述电场中止层4和所述集电区3依次采用N型离子注入和P型离子注入并进行退火如激光退火形成。

如图2所示，在所述集电区3的底部表面形成背面金属层13并由所述背面金属层13组成集电极。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种超结IGBT器件，其特征在于，包括：

超结结构，所述超结结构由多个N型柱和P型柱横向交替排列而成，一个所述N型柱和相邻的一个所述P型柱组成一个对应的超结单元；

所述超结结构形成于N型外延层中，在所述N型外延层的底部形成有P型掺杂的集电区；

所述P型柱的底部和所述集电区的顶部表面具有间距；

在各所述超结单元顶部形成有超结IGBT器件的器件单元结构，所述超结IGBT器件由多个所述器件单元结构并联而成；

所述器件单元结构包括：

沟槽栅，所述沟槽栅包括栅极沟槽，栅介质层形成于所述栅极沟槽的底部表面和侧面，多晶硅栅填充于所述栅极沟槽中；

所述栅极沟槽形成于所述N型柱的顶部；

P型掺杂的体区由以所述沟槽栅为自对准掩膜的全面P型离子注入区组成，所述体区位于所述沟槽栅外的所述N型柱和所述P型柱的顶部，所述体区的结深小于所述栅极沟槽的深度，被所述多晶硅栅侧面覆盖的所述体区表面用于形成沟道；

N型隔离层，由以所述沟槽栅为自对准掩膜的全面N型离子注入区组成，所述N型隔离层位于所述体区的底部并用于实现所述体区和所述P型柱之间的隔离；

在所述体区的表面形成有由N+区组成的源区；

漂移区由所述体区底部的所述N型隔离层、所述N型柱以及所述N型柱底部的所述N型外延层组成。

2.如权利要求1所述的超结IGBT器件，其特征在于：在所述集电区的正面的所述N型外延层中形成有N型掺杂的电场中止层，所述电场中止层的掺杂浓度大于所述N型外延层的掺杂浓度，所述电场中止层的顶部表面和所述P型柱的底部表面之间具有间隔。

3.如权利要求1所述的超结IGBT器件，其特征在于：所述N型隔离层的全面N型离子注入的杂质为磷。

4.如权利要求1所述的超结IGBT器件，其特征在于：层间膜将所述源区、所述多晶硅栅和所述体区表面覆盖；

在所述源区和所述多晶硅栅的顶部分别形成有穿过所述层间膜的接触孔；

在所述层间膜的表面形成有正面金属层，发射极和栅极由图形化的所述正面金属层组成，所述发射极通过对应的接触孔和底部的所述源区接触，所述栅极通过对应的接触孔和底部的所述多晶硅栅接触；

在所述集电区的底部表面形成有由背面金属层组成的集电极。

5.如权利要求4所述的超结IGBT器件，其特征在于：所述发射极对应的接触孔的底部穿过所述源区并在所述发射极对应的接触孔的底部的所述体区表面形成有由P+区组成的体引出区,所述发射极通过所述体引出区连接所述体区。

6.如权利要求1所述的超结IGBT器件，其特征在于：所述P型柱由填充于超结沟槽中的P型外延层组成，所述超结沟槽形成于所述N型外延层中，所述N型柱由所述P型柱之间的所述N型外延层组成。

7.如权利要求1所述的超结IGBT器件，其特征在于：所述P型柱由在所述N型外延层中的选定区域中形成的P型离子注入区组成，所述超结结构对应的所述N型外延层分多次外延生长形成，在每次外延生长形成之后进行P型离子注入形成所述P型柱对应的P型离子注入区的部分；

所述N型柱由所述P型柱之间的所述N型外延层组成。

8.一种超结IGBT器件的制造方法，其特征在于，包括如下正面工艺步骤：

步骤一、在N型外延层中形成超结结构，所述超结结构由多个N型柱和P型柱横向交替排列而成，一个所述N型柱和相邻的一个所述P型柱组成一个对应的超结单元；

步骤二、形成超结IGBT器件的各器件单元结构的沟槽栅，各所述器件单元结构形成在各所述超结单元的顶部，所述超结IGBT器件由多个所述器件单元结构并联而成；形成所述沟槽栅的分步骤包括：

步骤21、在所述N型柱的顶部形成栅极沟槽；

步骤22、在所述栅极沟槽的底部表面和侧面形成栅介质层；

步骤23、在形成有所述栅介质层的所述栅极沟槽中填充多晶硅形成多晶硅栅；

步骤三、以所述沟槽栅为自对准掩膜进行全面P型离子注入形成体区，所述体区位于所述沟槽栅外的所述N型柱和所述P型柱的顶部，所述体区的结深小于所述栅极沟槽的深度，被所述多晶硅栅侧面覆盖的所述体区表面用于形成沟道；

以所述沟槽栅为自对准掩膜的全面N型离子注入形成N型隔离层，所述N型隔离层的全面N型离子注入的注入能量大于所述体区的全面P型离子注入的注入能量从而使所述N型隔离层位于所述体区的底部并用于实现所述体区和所述P型柱之间的隔离；

漂移区由所述体区底部的所述N型隔离层、所述N型柱以及所述N型柱底部的所述N型外延层组成；

步骤四、在所述体区的表面形成由N+区组成的源区；

在正面工艺步骤完成之后还包括如下背面工艺步骤：

在所述N型外延层的底部形成P型掺杂的集电区；所述P型柱的底部和所述集电区的顶部表面具有间距。

9.如权利要求8所述的超结IGBT器件的制造方法，其特征在于：所述背面工艺步骤还包括：

在所述集电区的正面的所述N型外延层中形成N型掺杂的电场中止层，所述电场中止层的掺杂浓度大于所述N型外延层的掺杂浓度，所述电场中止层的顶部表面和所述P型柱的底部表面之间具有间隔。

10.如权利要求8所述的超结IGBT器件的制造方法，其特征在于：步骤三中所述N型隔离层的全面N型离子注入的杂质为磷。

11.如权利要求8所述的超结IGBT器件的制造方法，其特征在于：所述正面工艺步骤还包括

步骤五、形成层间膜，所述层间膜将所述源区、所述多晶硅栅和所述体区表面覆盖；

步骤六、在所述源区和所述多晶硅栅的顶部分别形成穿过所述层间膜的接触孔；

步骤七、在所述层间膜的表面形成有正面金属层，对所述正面金属层进行图形化分别形成发射极和栅极，所述发射极通过对应的接触孔和底部的所述源区接触，所述栅极通过对应的接触孔和底部的所述多晶硅栅接触；

所述背面工艺步骤还包括：

在所述集电区的底部表面形成背面金属层并由所述背面金属层组成集电极。

12.如权利要求11所述的超结IGBT器件的制造方法，其特征在于：步骤六中，所述发射极对应的接触孔的底部穿过所述源区，在所述发射极对应的接触孔的开口形成之后以及填充金属之前，还包括在所述发射极对应的接触孔的底部的所述体区表面形成由P+区组成的体引出区的步骤,所述发射极通过所述体引出区连接所述体区。

13.如权利要求8所述的超结IGBT器件的制造方法，其特征在于：步骤一中形成所述超结结构的分步骤包括：

采用光刻定义加刻蚀工艺在所述N型外延层中形成多个超结沟槽；

在所述超结沟槽中填充P型外延层形成所述P型柱；所述N型柱由所述P型柱之间的所述N型外延层组成。

14.如权利要求8所述的超结IGBT器件的制造方法，其特征在于：步骤一中形成所述超结结构的分步骤包括：

提供第一N型外延子层，采用光刻定义加离子注入工艺在所述第一N型外延子层的选定区域中形成第一P型子柱；

采用外延生长工艺在所述第一N型外延子层的表面形成第二N型外延子层，采用光刻定义加离子注入工艺在所述第二N型外延子层的选定区域中形成第二P型子柱，所述第二P型子柱和所述第一P型子柱相叠加；

重复所述第二N型外延子层的外延生长以及所述第二P型子柱的光刻定义加离子注入工艺叠加更多层的N型外延子层和对应的P型子柱，由叠加在一起的各层N型外延子层组成所述N型外延层，由各层N型外延子层中的P型子柱叠加形成对应的所述P型柱，由所述P型柱之间的所述N型外延层组成所述N型柱。

15.如权利要求8所述的超结IGBT器件的制造方法，其特征在于：所述N型外延层形成于半导体衬底表面，形成所述集电区的步骤包括：

由对对所述半导体衬底背面进行减薄；

对减薄后的所述半导体衬底背面进行离子注入形成所述集电区。