CN103681817B - Igbt器件及其制作方法 - Google Patents
Igbt器件及其制作方法 Download PDFInfo
- Publication number
- CN103681817B CN103681817B CN201210333617.6A CN201210333617A CN103681817B CN 103681817 B CN103681817 B CN 103681817B CN 201210333617 A CN201210333617 A CN 201210333617A CN 103681817 B CN103681817 B CN 103681817B
- Authority
- CN
- China
- Prior art keywords
- grid
- adjustment
- substrate
- layer
- adjust
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title description 3
- 239000000758 substrate Substances 0.000 claims abstract description 224
- 238000002161 passivation Methods 0.000 claims description 105
- 238000000034 method Methods 0.000 claims description 79
- 230000008569 process Effects 0.000 claims description 29
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 11
- 230000015556 catabolic process Effects 0.000 abstract description 26
- 239000010410 layer Substances 0.000 description 297
- 150000002500 ions Chemical class 0.000 description 40
- 229920002120 photoresistant polymer Polymers 0.000 description 40
- 238000002347 injection Methods 0.000 description 24
- 239000007924 injection Substances 0.000 description 24
- 229910052751 metal Inorganic materials 0.000 description 24
- 239000002184 metal Substances 0.000 description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 21
- 239000000463 material Substances 0.000 description 19
- 229910052782 aluminium Inorganic materials 0.000 description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 16
- 238000000137 annealing Methods 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 229920005591 polysilicon Polymers 0.000 description 14
- 230000006872 improvement Effects 0.000 description 12
- 229910052796 boron Inorganic materials 0.000 description 10
- -1 boron ion Chemical class 0.000 description 10
- 238000001259 photo etching Methods 0.000 description 10
- 235000012239 silicon dioxide Nutrition 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 10
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 8
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 230000003139 buffering effect Effects 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- VDGJOQCBCPGFFD-UHFFFAOYSA-N oxygen(2-) silicon(4+) titanium(4+) Chemical compound [Si+4].[O-2].[O-2].[Ti+4] VDGJOQCBCPGFFD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明实施例公开了一种IGBT器件，包括：衬底和位于衬底正面的栅极结构和源极结构，位于所述衬底背面的集电极结构和调整栅结构，其中，所述集电极结构和调整栅结构在所述衬底背面相间分布，且二者之间绝缘。在器件的开关状态下，调整栅结构的电压高于集电区电压，则在所述调整栅区域上方会形成一层电子富集的区域，使所述IGBT器件在一定的击穿电压下，载流子在衬底内的漂移区厚度更薄，器件的关断拖尾电流较小，降低了器件在开关状态下的关断损耗；在器件的导通状态下，调整栅结构的电压低于集电区电压，则在所述调整栅结构区域上方会形成一层空穴富集的区域，增加了集电区宽度和载流子浓度，降低了器件在导通状态下的导通损耗。
Description
技术领域
本发明涉及半导体制造技术领域，更具体地说，涉及一种IGBT器件及其制作方法。
背景技术
绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor，简称IGBT）是由双极型三极管（BJT）和绝缘栅型场效应管（MOSFET）组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET器件的高输入阻抗和电力晶体管（即巨型晶体管，简称GTR）的低导通压降两方面的优点，由于IGBT具有驱动功率小而饱和压降低的优点，目前IGBT作为一种新型的电力电子器件被广泛应用到各个领域。
对于平面栅结构的IGBT器件，又分为穿通型IGBT和非穿通型IGBT，以N型沟道为例，如图1所示，非穿通型IGBT主要包括：
Ｎ型轻掺杂（N-）的衬底101及其正面上的栅极结构104；
位于N-衬底101表面内的P型阱区102（一般为P型轻掺杂），位于P型阱区102表面内的N型源区103；
位于P型阱区102和N型源区103表面上的源极105；
位于N-衬底101背面的P型重掺杂集电区106，位于集电区106表面的集电极107。
所述非穿通型IGBT器件集电区106的注入效率高，器件的静态导通损耗小，但是在开关状态下，器件的关断尾电流较大，增加了关断损耗，器件的折中关系较差（IGBT器件存在导通与开关两种状态，两种状态下的能量损耗存在着此消彼长的关系，即为折中关系。具体应用中应综合考虑两种特性，选取最靠近原点的最优点以优化器件整体性能）。
如图2所示，穿通型IGBT器件是在非穿通型IGBT器件的基础上，深入N-衬底101表面内设置有N型缓冲层108，P型重掺杂集电区106位于N型缓冲层108表面。
上述N型缓冲层108的存在可以使穿通型IGBT器件在一定的击穿电压下，载流子在N-衬底101内的漂移区厚度更薄，器件的关断拖尾电流较小，降低了器件的关断损耗，但是N型缓冲层108的存在又会减小集电区的注入效率，增加了器件的静态导通损耗，所以器件的折中关系依然较差。
并且，沟槽栅型IGBT器件同样存在上述问题。可见，现有的IGBT器件的折中关系均不理想。
发明内容
本发明实施例提供了一种IGBT器件及其制作方法，解决了现有技术中的问题，改善了IGBT器件的折中关系，提高了器件的性能。
为实现上述目的，本发明提供了如下技术方案：
一种IGBT器件，包括：
衬底和位于衬底正面的栅极结构和源极结构；
位于所述衬底背面的集电极结构和调整栅结构，其中，所述集电极结构和调整栅结构在所述衬底背面相间分布，且二者之间绝缘。
优选的，所述调整栅结构和所述集电极结构均至少为一个。
优选的，所述调整栅结构为两个，所述集电极结构为一个时，所述集电极结构位于两个调整栅结构之间。
优选的，所述集电极结构和调整栅结构的宽度比为1:1。
优选的，所述集电极结构包括：
深入所述衬底表面内的集电区，该集电区表面与所述衬底背面齐平；
位于所述集电区表面上的集电极。
优选的，所述调整栅结构包括：
位于所述衬底表面上的调整栅介质层；
位于所述调整栅介质层表面上的调整栅；
包覆所述调整栅上表面和侧壁的调整栅钝化层。
优选的，所述调整栅结构包括：
位于所述衬底表面内的调整栅沟槽；
位于所述调整栅沟槽底部和侧壁的调整栅介质层；
位于所述调整栅介质层表面上的沟槽调整栅，所述沟槽调整栅填满所述调整栅沟槽；
位于所述沟槽调整栅表面的调整栅钝化层。
一种IGBT器件制作方法，包括：
提供衬底；
在所述衬底正面形成栅极结构和源极结构；
在所述衬底背面形成集电极结构和调整栅结构，其中，所述集电极结构和调整栅结构在所述衬底背面相间分布，且二者之间绝缘。
优选的，在所述衬底背面形成集电极结构和调整栅结构的过程，包括：
在所述衬底背面形成调整栅介质层；
在所述调整栅介质层表面上形成调整栅层；
对所述调整栅层和调整栅介质层进行刻蚀，形成平面调整栅，并露出部分衬底；
在所述平面调整栅表面和侧壁形成调整栅钝化层；
以所述调整栅钝化层为掩膜，形成集电区，所述集电区深入所述衬底表面内，且该集电区表面与所述衬底背面齐平；
在所述集电区表面上形成集电极。
优选的，在所述衬底背面形成集电极结构和调整栅结构的过程，包括：
在所述衬底背面形成调整栅介质层；
在所述调整栅介质层表面上形成调整栅层；
在所述调整栅层表面上形成第一调整栅钝化层；
对所述调整栅层、调整栅介质层和第一调整栅钝化层进行刻蚀，形成平面调整栅，并露出部分衬底；
在所述平面调整栅侧壁形成第二调整栅钝化层，所述第一调整栅钝化层和第二调整栅钝化层构成所述调整栅钝化层；
以所述调整栅钝化层为掩膜，形成集电区，所述集电区深入所述衬底表面内，且该集电区表面与所述衬底背面齐平；
在所述集电区表面上形成集电极。
优选的，在所述衬底背面形成集电极结构和调整栅结构的过程，包括：
在所述衬底背面内形成调整栅沟槽；
在所述述调整栅沟槽底部和侧壁形成调整栅介质层；
在所述调整栅介质层表面上形成沟槽调整栅，所述沟槽调整栅填满所述调整栅沟槽；
在所述沟槽调整栅表面上形成调整栅钝化层；
以所述调整栅钝化层为掩膜，形成集电区，所述集电区深入所述衬底表面内，且该集电区表面与所述衬底背面齐平；
在所述集电区表面上形成集电极。
由上述方案可见，本申请所提供的IGBT器件，包括：衬底和位于衬底正面的栅极结构和源极结构，位于所述衬底背面的集电极结构和调整栅结构，其中，所述集电极结构和调整栅结构在所述衬底背面相间分布，且二者之间绝缘。并且，在所述IGBT器件工作时，调整栅结构会被施以一定的电压，即，在器件的开关状态下，调整栅结构的电压高于集电区电压，则在所述调整栅区域上方会形成一层电子富集的区域，即相当于在调整栅区域上方形成一N型缓冲层，使所述IGBT器件在一定的击穿电压下，载流子在衬底内的漂移区厚度更薄，器件的关断拖尾电流较小，降低了器件在开关状态下的关断损耗，同时由于N型缓冲层的存在，所述IGBT器件可以承受较高的击穿电压；在器件的导通状态下，调整栅结构的电压低于集电区电压，则在所述调整栅结构区域上方会形成一层空穴富集的区域，增加了集电区宽度和载流子浓度，即增加了集电极的注入效率，降低了器件在导通状态下的导通损耗。
可见，本申请所提供的IGBT器件既降低了关断损耗又降低了导通损耗，折中关系较现有的IGBT器件有了显著的改善，提高了IGBT的器件性能。
附图说明
通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1为现有技术中的一种IGBT器件的结构示意图；
图2为现有技术中的另一种IGBT器件的结构示意图；
图3为本申请实施例所提供的一种IGBT器件结构示意图；
图4为本申请实施例所提供的另一种IGBT器件结构示意图；
图5为本申请实施例所提供的又一种IGBT器件结构示意图；
图6为本申请实施例所提供的又一种IGBT器件结构示意图。
具体实施方式
正如背景技术所述，现有的IGBT器件的折中关系均不理想。发明人研究发现，出现这种问题的原因是，折中关系是兼顾IGBT器件导通与开关两种状态的一种关系，在一般情况下，IGBT器件导通与开关两种状态下的能量损耗是此消彼长的，而现有技术只能满足一方面的需求，即仅降低导通损耗或仅降低关断损耗，不能同时既降低导通损耗又降低关断损耗，因此折中关系始终无法得到改善。
发明人进一步研究发现，将IGBT器件的开关和导通两种状态分离，即在开关状态下，降低关断损耗，在导通状态下，降低导通损耗，从而从整体上改善折中关系。
基于此，本发明实施例提供了一种IGBT器件，包括：
衬底和位于衬底正面的栅极结构和源极结构；
位于所述衬底背面的集电极结构和调整栅结构，其中，所述集电极结构和调整栅结构在所述衬底背面相间分布，且二者之间绝缘。
在所述IGBT器件工作时，调整栅结构会被施以一定的电压，即，在器件的开关状态下，调整栅结构的电压高于集电区电压，则在所述调整栅区域上方会形成一层电子富集的区域，即相当于在调整栅区域上方形成一N型缓冲层，使所述IGBT器件在一定的击穿电压下，载流子在衬底内的漂移区厚度更薄，器件的关断拖尾电流较小，降低了器件在开关状态下的关断损耗，同时由于N型缓冲层的存在，所述IGBT器件可以承受较高的击穿电压；在器件的导通状态下，调整栅结构的电压低于集电区电压，则在所述调整栅结构区域上方会形成一层空穴富集的区域，增加了集电区宽度和载流子浓度，即增加了集电极的注入效率，降低了器件在导通状态下的导通损耗。
可见，本申请所提供的IGBT器件既降低了关断损耗又降低了导通损耗，折中关系较现有的IGBT器件有了显著的改善，提高了IGBT的器件性能。
以上是本申请的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
本申请实施例提供了一种IGBT器件，包括：
衬底和位于衬底正面的栅极结构和源极结构；
位于所述衬底背面的集电极结构和调整栅结构，其中，所述集电极结构和调整栅结构在所述衬底背面相间分布，且二者之间绝缘。
所述调整栅结构和所述集电极结构均至少为一个。当所述调整栅结构为两个，所述集电极结构为一个时，所述集电极结构位于两个调整栅结构之间。
优选的，所述集电极结构和调整栅结构的宽度比为1:1，或者为2:1或1:2，具体依据实际需求设定，在此不加限制。
在所述IGBT器件工作时，调整栅结构会被施以一定的电压，即，在器件的开关状态下，调整栅结构的电压高于集电区电压，则在所述调整栅区域上方会形成一层电子富集的区域，即相当于在调整栅区域上方形成一N型缓冲层，使所述IGBT器件在一定的击穿电压下，载流子在衬底内的漂移区厚度更薄，器件的关断拖尾电流较小，降低了器件在开关状态下的关断损耗，同时由于N型缓冲层的存在，所述IGBT器件可以承受较高的击穿电压；在器件的导通状态下，调整栅结构的电压低于集电区电压，则在所述调整栅结构区域上方会形成一层空穴富集的区域，增加了集电区宽度和载流子浓度，即增加了集电极的注入效率，降低了器件在导通状态下的导通损耗。
可见，本实施例所提供的IGBT器件既降低了关断损耗又降低了导通损耗，折中关系较现有的IGBT器件有了显著的改善，提高了IGBT的器件性能。
本申请另一实施例公开了另一种IGBT器件，下面仅以N型沟道的IGBT器件为例进行说明，如图3所示，包括：
衬底11，本实施例中的衬底11可采用硅衬底，理论上可采用N型或P型衬底，本实施例中优选为轻掺杂的N型衬底。
位于衬底11正面的栅极结构和源极结构。
其中，所述栅极结构包括：
栅极介质层121，所述栅极介质层121位于所述衬底11的表面上；
栅极122，所述栅极122位于所述栅极介质层121表面上，所述栅极122为多晶硅栅极；
栅极钝化层123，所述栅极钝化层123包覆在所述栅极122的表面和侧壁。
所述源极结构包括：
P型阱区131，所述P型阱区131深入所述衬底11表面内，该P型阱区表面与所述衬底11正面齐平；
源区132，所述源区132为N型重掺杂，深入所述P型阱区131内，且所述源区132的表面与所述P型阱区131的表面齐平；
源极133，所述源极133为金属电极，优选为铝电极，且所述源极133覆盖所述衬底11的正面和栅极结构的表面。
位于所述衬底11背面的集电极结构和调整栅结构，所述调整栅结构为两个，所述集电极结构为一个，且所述集电极结构位于两个调整栅结构之间，优选的，所述集电极结构和调整栅结构的宽度比为1:1。
其中，所述集电极结构包括：
深入所述衬底11表面内的集电区141，所述集电区141为P型重掺杂，且该集电区141表面与所述衬底11背面齐平；
位于所述集电区141表面上的集电极142，所述集电极142为一金属电极，优选为铝电极。
所述调整栅结构包括：
位于所述衬底11表面上的调整栅介质层151；
位于所述调整栅介质层151表面上的平面调整栅152，所述平面调整栅152为多晶硅平面调整栅；
包覆所述平面调整栅152上表面和侧壁的调整栅钝化层153。
当所述调整栅结构为多个，所述集电极结构为多个时，所述调整栅结构与所述集电极结构间隔设置，且各集电极结构内的集电极之间电连接，优选的，所述集电极为一层金属电极，且覆盖在所述集电区和调整栅钝化层表面上。
在所述IGBT器件工作时，调整栅结构会被施以一定的电压，即，在器件的开关状态下，调整栅结构的电压高于集电区电压，则在所述调整栅区域上方会形成一层电子富集的区域，即相当于在调整栅区域上方形成一N型缓冲层，使所述IGBT器件在一定的击穿电压下，载流子在衬底内的漂移区厚度更薄，器件的关断拖尾电流较小，降低了器件在开关状态下的关断损耗，同时由于N型缓冲层的存在，所述IGBT器件可以承受较高的击穿电压；在器件的导通状态下，调整栅结构的电压低于集电区电压，则在所述调整栅结构区域上方会形成一层空穴富集的区域，增加了集电区宽度和载流子浓度，即增加了集电极的注入效率，降低了器件在导通状态下的导通损耗。
可见，本实施例所提供的IGBT器件既降低了关断损耗又降低了导通损耗，折中关系较现有的IGBT器件有了显著的改善，提高了IGBT的器件性能。
本申请又一实施例公开了又一种IGBT器件，下面仅以N型沟道的IGBT器件为例进行说明，如图4所示，包括：
衬底21，所述衬底21可采用硅衬底，理论上可采用N型或P型衬底，本实施例中优选为轻掺杂的N型衬底。
位于衬底21正面的栅极结构和源极结构。
其中，所述栅极结构包括：
栅极介质层221，所述栅极介质层221位于所述衬底21的表面上；
栅极222，所述栅极222位于所述栅极介质层221表面上，所述栅极222为多晶硅栅极；
栅极钝化层223，所述栅极钝化层223包覆在所述栅极222的表面和侧壁。
所述源极结构包括：
P型阱区231，所述P型阱区231深入所述衬底21表面内，该P型阱区231表面与所述衬底21正面齐平；
源区232，所述源区232为N型重掺杂，深入所述P型阱区内，且所述源区232的表面与所述P型阱区231的表面齐平；
源极233，所述源极233为金属电极，优选为铝电极，且所述源极233覆盖所述源区232的表面、P型阱区231的表面和栅极结构的表面。
位于所述衬底21背面的集电极结构和调整栅结构，所述调整栅结构为两个，所述集电极结构为一个，且所述集电极结构位于两个调整栅结构之间，优选的，所述集电极结构和调整栅结构的宽度比为2:1。
其中，所述集电极结构包括：
深入所述衬底21表面内的集电区241，所述集电区241为P型重掺杂，且该集电区241表面与所述衬底21背面齐平；
位于所述集电区241表面上的集电极242，所述集电极242为一金属电极，优选为铝电极。
所述调整栅结构包括：
位于所述衬底21表面内的调整栅沟槽；
位于所述调整栅沟槽底部和侧壁的调整栅介质层251；
位于所述调整栅介质层251表面上的沟槽调整栅252，所述沟槽调整栅252填满所述调整栅沟槽，且所述沟槽调整栅252为多晶硅沟槽调整栅；
位于所述沟槽调整栅252表面的调整栅钝化层253。
当所述调整栅结构为多个，所述集电极结构为多个时，所述调整栅结构与所述集电极结构间隔设置，且各集电极结构内的集电极之间电连接，优选的，所述集电极为一整层金属电极，且覆盖在所述集电区和调整栅钝化层表面上。
在所述IGBT器件工作时，调整栅结构会被施以一定的电压，即，在器件的开关状态下，调整栅结构的电压高于集电区电压，则在所述调整栅区域上方会形成一层电子富集的区域，即相当于在调整栅区域上方形成一N型缓冲层，使所述IGBT器件在一定的击穿电压下，载流子在衬底内的漂移区厚度更薄，器件的关断拖尾电流较小，降低了器件在开关状态下的关断损耗，同时由于N型缓冲层的存在，所述IGBT器件可以承受较高的击穿电压；在器件的导通状态下，调整栅结构的电压低于集电区电压，则在所述调整栅结构区域上方会形成一层空穴富集的区域，增加了集电区宽度和载流子浓度，即增加了集电极的注入效率，降低了器件在导通状态下的导通损耗。
可见，本实施例所提供的IGBT器件既降低了关断损耗又降低了导通损耗，折中关系较现有的IGBT器件有了显著的改善，提高了IGBT的器件性能。
本申请的又一实施例公开了又一种IGBT器件，下面仅以N型沟道的IGBT器件为例进行说明，如图5所示，包括：
衬底31，所述衬底31可采用硅衬底，理论上可采用N型或P型衬底，本实施例中优选为轻掺杂的N型衬底。
位于衬底31正面的栅极结构和源极结构。
其中，所述栅极结构包括：
深入所述衬底31表面内的栅极沟槽；
栅极介质层321，所述栅极介质层321位于所述栅极沟槽的底部和侧壁；
栅极322，所述栅极322位于所述栅极介质层323表面上并填满所述栅极沟槽，且所述栅极322为多晶硅调整栅；
栅极钝化层323，所述栅极钝化层323位于所述栅极322表面上。
所述源极结构包括：
P型阱区331，所述P型阱区331深入所述衬底31表面内，该P型阱区331表面与所述衬底31正面齐平；
源区332，所述源区332为N型重掺杂，深入所述P型阱区331内，所述源区332的表面与所述P型阱区331的表面齐平，且与所述栅极介质层321相邻；
重掺杂P型阱区333，所述重掺杂P型阱区333为P型重掺杂，深入所述P型阱区331内，所述重掺杂P型阱区333的表面与所述P型阱区331的表面齐平，且与所述源区332相邻；
源极334，所述源极334为金属电极，优选为铝电极，且所述源极334覆盖所述源区332表面、重掺杂P型阱区333表面和栅极结构的表面。
位于所述衬底31背面的集电极结构和调整栅结构，所述调整栅结构为两个，所述集电极结构为一个，且所述集电极结构位于两个调整栅结构之间，优选的，所述集电极结构和调整栅结构的宽度比为2:1。
其中，所述集电极结构包括：
深入所述衬底31表面内的集电区341，所述集电区341为P型重掺杂，且该集电区341表面与所述衬底31背面齐平；
位于所述集电区341表面上的集电极342，所述集电极342为一金属电极，优选为铝电极。
所述调整栅结构包括：
位于所述衬底31表面内的调整栅沟槽；
位于所述调整栅沟槽底部和侧壁的调整栅介质层351；
位于所述调整栅介质层351表面上的沟槽调整栅352，所述沟槽调整栅352填满所述调整栅沟槽，且所述沟槽调整栅352为多晶硅沟槽调整栅；
位于所述沟槽调整栅352表面的调整栅钝化层353。
当所述调整栅结构为多个，所述集电极结构为多个时，所述调整栅结构与所述集电极结构间隔设置，且各集电极结构内的集电极之间电连接，优选的，所述集电极为一整层金属电极，且覆盖在所述集电区和调整栅钝化层表面上。
在所述IGBT器件工作时，调整栅结构会被施以一定的电压，即，在器件的开关状态下，调整栅结构的电压高于集电区电压，则在所述调整栅区域上方会形成一层电子富集的区域，即相当于在调整栅区域上方形成一N型缓冲层，使所述IGBT器件在一定的击穿电压下，载流子在衬底内的漂移区厚度更薄，器件的关断拖尾电流较小，降低了器件在开关状态下的关断损耗，同时由于N型缓冲层的存在，所述IGBT器件可以承受较高的击穿电压；在器件的导通状态下，调整栅结构的电压低于集电区电压，则在所述调整栅结构区域上方会形成一层空穴富集的区域，增加了集电区宽度和载流子浓度，即增加了集电极的注入效率，降低了器件在导通状态下的导通损耗。
可见，本实施例所提供的IGBT器件既降低了关断损耗又降低了导通损耗，折中关系较现有的IGBT器件有了显著的改善，提高了IGBT的器件性能。
本申请的又一实施例公开了又一种IGBT器件，下面仅以N型沟道的IGBT器件为例进行说明，如图6所示，包括：
衬底41，所述衬底41可采用硅衬底，理论上可采用N型或P型衬底，本实施例中优选为轻掺杂的N型衬底。
位于衬底41正面的栅极结构和源极结构。
其中，所述栅极结构包括：
深入所述衬底41表面内的栅极沟槽；
栅极介质层421，所述栅极介质层421位于所述栅极沟槽的底部和侧壁；
栅极422，所述栅极422位于所述栅极介质层423表面上并填满所述栅极沟槽，且所述栅极422为多晶硅调整栅；
栅极钝化层423，所述栅极钝化层423位于所述栅极422表面上。
所述源极结构包括：
P型阱区431，所述P型阱区431深入所述衬底41表面内，该P型阱区431表面与所述衬底41正面齐平；
源区432，所述源区432为N型重掺杂，深入所述P型阱区431内，所述源区432的表面与所述P型阱区431的表面齐平，且与所述栅极介质层421相邻；
重掺杂P型阱区433，所述重掺杂P型阱区433为P型重掺杂，深入所述P型阱区431内，所述重掺杂P型阱区433的表面与所述P型阱区431的表面齐平，且与所述源区432相邻；
源极434，所述源极434为金属电极，优选为铝电极，且所述源极334覆盖所述源区432表面、重掺杂P型阱区433表面和栅极结构的表面。
位于所述衬底41背面的集电极结构和调整栅结构，所述调整栅结构为两个，所述集电极结构为一个，且所述集电极结构位于两个调整栅结构之间，优选的，所述集电极结构和调整栅结构的宽度比为1:1。
其中，所述集电极结构包括：
深入所述衬底41表面内的集电区441，所述集电区441为P型重掺杂，且该集电区441表面与所述衬底41背面齐平；
位于所述集电区441表面上的集电极442，所述集电极442为一金属电极，优选为铝电极。
所述调整栅结构包括：
位于所述衬底41表面上的调整栅介质层451；
位于所述调整栅介质层451表面上的平面调整栅452，所述平面调整栅452为多晶硅平面调整栅；
包覆所述平面调整栅452上表面和侧壁的调整栅钝化层453。
当所述调整栅结构为多个，所述集电极结构为多个时，所述调整栅结构与所述集电极结构间隔设置，且各集电极结构内的集电极之间电连接，优选的，所述集电极为一整层金属电极，且覆盖在所述集电区和调整栅钝化层表面上。
在所述IGBT器件工作时，调整栅结构会被施以一定的电压，即，在器件的开关状态下，调整栅结构的电压高于集电区电压，则在所述调整栅区域上方会形成一层电子富集的区域，即相当于在调整栅区域上方形成一N型缓冲层，使所述IGBT器件在一定的击穿电压下，载流子在衬底内的漂移区厚度更薄，器件的关断拖尾电流较小，降低了器件在开关状态下的关断损耗，同时由于N型缓冲层的存在，所述IGBT器件可以承受较高的击穿电压；在器件的导通状态下，调整栅结构的电压低于集电区电压，则在所述调整栅结构区域上方会形成一层空穴富集的区域，增加了集电区宽度和载流子浓度，即增加了集电极的注入效率，降低了器件在导通状态下的导通损耗。
可见，本实施例所提供的IGBT器件既降低了关断损耗又降低了导通损耗，折中关系较现有的IGBT器件有了显著的改善，提高了IGBT的器件性能。
本申请又一实施例公开了一种IGBT器件制作方法，包括：
提供衬底；
在所述衬底正面形成栅极结构和源极结构；
在所述衬底背面形成集电极结构和调整栅结构，其中，所述集电极结构和调整栅结构在所述衬底背面相间分布，且二者之间绝缘。
所述调整栅结构和所述集电极结构均至少为一个。当所述调整栅结构为两个，所述集电极结构为一个时，所述集电极结构位于两个调整栅结构之间。
优选的，所述集电极结构和调整栅结构的宽度比为1:1，或者为2:1或1:2，具体依据实际需求设定，在此不加限制。
由上述方法所制作的IGBT器件工作时，调整栅结构会被施以一定的电压，即，在器件的开关状态下，调整栅结构的电压高于集电区电压，则在所述调整栅区域上方会形成一层电子富集的区域，即相当于在调整栅区域上方形成一N型缓冲层，使所述IGBT器件在一定的击穿电压下，载流子在衬底内的漂移区厚度更薄，器件的关断拖尾电流较小，降低了器件在开关状态下的关断损耗，同时由于N型缓冲层的存在，所述IGBT器件可以承受较高的击穿电压；在器件的导通状态下，调整栅结构的电压低于集电区电压，则在所述调整栅结构区域上方会形成一层空穴富集的区域，增加了集电区宽度和载流子浓度，即增加了集电极的注入效率，降低了器件在导通状态下的导通损耗。
可见，本实施例所提供的IGBT器件既降低了关断损耗又降低了导通损耗，折中关系较现有的IGBT器件有了显著的改善，提高了IGBT的器件性能。
本申请又一实施例提供了另一种IGBT器件制作方法，以N型沟道的IGBT器件为例进行说明，包括：
提供第一衬底，本实施例中优选为轻掺杂的N型第一衬底。
在所述第一衬底背面形成调整栅介质层，具体的，可采用热氧化工艺或CVD工艺在所述第一衬底背面形成调整栅介质层，所述调整栅介质层的材料可以为二氧化硅。
在所述调整栅介质层表面上形成调整栅层，具体的，可采用CVD、LPCVD或HDP等工艺在所述调整栅介质层表面上形成调整栅层，所述栅极层为多晶硅层。
对所述调整栅层和调整栅介质层进行刻蚀，形成平面调整栅，并露出部分第一衬底，具体的，采用光刻工艺形成平面调整栅。首先，在所述调整栅层表面上旋涂光刻胶层，为了保证曝光精度，还可在光刻胶层和调整栅层之间形成抗反射层，以减少不必要的反射，之后采用具有平面调整栅图形的掩膜版对光刻胶层上进行曝光，在所述光刻胶层表面上形成平面调整栅图案，之后以具有平面调整栅图案的光刻胶层为掩膜，采用干法刻蚀或湿法腐蚀的方式形成平面调整栅，同时刻蚀掉栅极平面调整栅之外的调整栅介质层材料，露出部分第一衬底，最后采用湿法化学清洗等方法去除光刻胶层。
在所述平面调整栅表面和侧壁形成调整栅钝化层，所述调整栅钝化层的材料可以为二氧化硅或氮化硅。所述调整栅钝化层、平面调整栅和调整栅介质层构成了调整栅结构。
以所述调整栅钝化层为掩膜，形成集电区。具体的，以所述调整栅钝化层为掩膜，采用离子注入的方式，在所述第一衬底表面内进行集电区的注入，之后利用退火工艺进行高温推阱，激活注入的集电区杂质离子，以在第一衬底表面内形成集电区，本实施例中的集电区为P型重掺杂区，所述集电区深入所述第一衬底表面内，且该集电区表面与所述第一衬底背面齐平。所述集电区杂质离子优选为硼离子。
在所述集电区表面上形成集电极，所述集电极优选为铝电极。之后，还可以在所述集电极表面形成集电极钝化层，以保护集电极金属。
所述调整栅结构为两个，所述集电极结构为一个，且所述集电极结构位于两个调整栅结构之间，优选的，所述集电极结构和调整栅结构的宽度比为1:1。当所述调整栅结构为多个，所述集电极结构为多个时，所述调整栅结构与所述集电极结构间隔设置，且各集电极结构内的集电极之间电连接，优选的，所述集电极为一整层金属电极，且覆盖在所述集电区和调整栅钝化层表面上。
所述IGBT器件的制作方法，还包括：
提供第二衬底，本实施例中所述第一衬底与第二衬底的材料相同，优选为轻掺杂的N型衬底。
在所述第二衬底正面形成栅极介质层，具体的，可采用热氧化工艺或CVD工艺在所述第二衬底正面形成栅极介质层，所述栅极介质层的材料可以为二氧化硅。
在所述栅极介质层表面上形成栅极层，具体的，可采用CVD、LPCVD或HDP等工艺在所述栅极介质层表面上形成栅极层，所述栅极层为多晶硅层。
对所述栅极层和栅极介质层进行刻蚀，形成栅极，具体的，采用光刻工艺形成栅极。首先，在所述栅极层表面上旋涂光刻胶层，为了保证曝光精度，还可在光刻胶层和栅极层之间形成抗反射层，以减少不必要的反射，之后采用具有栅极图形的掩膜版对光刻胶层上进行曝光，在所述光刻胶层表面上形成栅极图案，之后以具有栅极图案的光刻胶层为掩膜，采用干法刻蚀或湿法腐蚀的方式形成栅极，同时刻蚀掉栅极之外的栅极介质层材料，最后采用湿法化学清洗等方法去除光刻胶层。
以栅极为掩膜或者以具有P型阱区图形的光刻胶层为掩膜，采用离子注入的方式，在所述第二衬底表面内进行P型阱区的注入，之后利用退火工艺进行高温推阱，在1000℃~1200℃的高温环境下，激活注入的P型阱区杂质离子，以在第二衬底表面内形成P型阱区，通过高温推阱后的P型阱区会在横向方向上扩散到栅极下方的第二衬底内，本实施例中的P型阱区为P型轻掺杂区，深入所述第二衬底表面内，且该P型阱区表面与所述第二衬底正面齐平，所述P型阱区杂质离子优选为硼离子。同样的，采用具有源区图形的光刻胶层为掩膜，采用离子注入工艺，在所述P型阱区的表面内注入源区杂质离子，所述源区为N型重掺杂，优选的，所述源区杂质离子为砷离子。
在所述栅极表面和侧壁、P型阱区表面、源区表面形成第一栅极钝化层，所述第一栅极钝化层的材料可以为二氧化硅或氮化硅。
采用退火工艺，激活源区的杂质离子，以形成源区，通过退火工艺后的源区会在横向方向上扩散到栅极结构下方的P型阱区内，本实施例中的源区深入所述P型阱区内，且所述源区的表面与所述P型阱区的表面齐平。本实施例中激活源区杂质过程中采用的退火工艺的温度为800℃~1000℃。
通过光刻工艺对所述第一栅极钝化层进行刻蚀，去掉所述P型阱区和源区表面上的第一栅极钝化层，形成栅极钝化层，所述栅极介质层、栅极和栅极钝化层构成所述IGBT器件的栅极结构。
正面金属化，在所述栅极结构和形成有源区、P型阱区的第二衬底表面上形成源极，所述源极优选为铝电极。之后，还可以在所述源极表面形成源极钝化层，以保护源极金属。
通过圆片键合工艺，将所述第一衬底的正面和第二衬底的背面键合，完成所述IGBT器件的制作。
由上述方法所制作的IGBT器件工作时，调整栅结构会被施以一定的电压，即，在器件的开关状态下，调整栅结构的电压高于集电区电压，则在所述调整栅区域上方会形成一层电子富集的区域，即相当于在调整栅区域上方形成一N型缓冲层，使所述IGBT器件在一定的击穿电压下，载流子在衬底内的漂移区厚度更薄，器件的关断拖尾电流较小，降低了器件在开关状态下的关断损耗，同时由于N型缓冲层的存在，所述IGBT器件可以承受较高的击穿电压；在器件的导通状态下，调整栅结构的电压低于集电区电压，则在所述调整栅结构区域上方会形成一层空穴富集的区域，增加了集电区宽度和载流子浓度，即增加了集电极的注入效率，降低了器件在导通状态下的导通损耗。
可见，本实施例所提供的IGBT器件既降低了关断损耗又降低了导通损耗，折中关系较现有的IGBT器件有了显著的改善，提高了IGBT的器件性能。
本申请又一实施例提供了又一种IGBT器件制作方法，以N型沟道的IGBT器件为例进行说明，包括：
提供衬底，本实施例中优选为轻掺杂的N型衬底。
在所述衬底背面形成调整栅介质层，并在所述衬底正面形成栅极介质层，具体的，可采用热氧化工艺或CVD工艺在所述衬底背面形成调整栅介质层，在所述衬底正面形成栅极介质层，所述栅极介质层和调整栅介质层的材料可以为二氧化硅。
在所述调整栅介质层表面上形成调整栅层，并在所述栅极介质层表面上形成栅极层，具体的，可采用CVD、LPCVD或HDP等工艺在所述调整栅介质层表面上形成调整栅层，并在所述栅极介质层表面上形成栅极层，所述调整栅层和栅极层均为多晶硅层。
对所述栅极层和栅极介质层进行刻蚀，形成栅极，具体的，采用光刻工艺形成栅极。首先，在所述栅极层表面上旋涂光刻胶层，为了保证曝光精度，还可在光刻胶层和栅极层之间形成抗反射层，以减少不必要的反射，之后采用具有栅极图形的掩膜版对光刻胶层上进行曝光，在所述光刻胶层表面上形成栅极图案，之后以具有栅极图案的光刻胶层为掩膜，采用干法刻蚀或湿法腐蚀的方式形成栅极，同时刻蚀掉栅极之外的栅极介质层材料，最后采用湿法化学清洗等方法去除光刻胶层。
以栅极为掩膜或者以具有P型阱区图形的光刻胶层为掩膜，采用离子注入的方式，在所述衬底表面内进行P型阱区的注入，之后利用退火工艺进行高温推阱，在1000℃~1200℃的高温环境下，激活注入的P型阱区杂质离子，以在衬底表面内形成P型阱区，通过高温推阱后的P型阱区会在横向方向上扩散到栅极下方的衬底内，本实施例中的P型阱区为P型轻掺杂区，深入所述衬底表面内，且该P型阱区表面与所述衬底正面齐平，所述P型阱区杂质离子优选为硼离子。同样的，采用具有源区图形的光刻胶层为掩膜，采用离子注入工艺，在所述P型阱区的表面内注入源区杂质离子，所述源区为N型重掺杂，优选的，所述源区杂质离子为砷离子。
在所述栅极表面和侧壁、P型阱区表面、源区表面形成第一栅极钝化层，并在所述调整栅层表面形成第一调整栅钝化层，所述第一栅极钝化层和第一调整栅钝化层的材料可以为二氧化硅或氮化硅。
采用退火工艺，激活源区的杂质离子，以形成源区，通过退火工艺后的源区会在横向方向上扩散到栅极结构下方的P型阱区内，本实施例中的源区深入所述P型阱区内，且所述源区的表面与所述P型阱区的表面齐平。本实施例中激活源区杂质过程中采用的退火工艺的温度为800℃~1000℃。
通过光刻工艺对所述第一栅极钝化层进行刻蚀，去掉所述P型阱区和源区表面上的第一栅极钝化层，形成栅极钝化层，所述栅极介质层、栅极和栅极钝化层构成所述IGBT器件的栅极结构。
正面金属化，在所述栅极结构和形成有源区、P型阱区的衬底表面上形成源极，所述源极优选为铝电极。之后，还可以在所述源极表面形成源极钝化层，以保护源极金属。
对所述第一调整栅钝化层、调整栅层和调整栅介质层进行刻蚀，形成平面调整栅，并露出部分衬底，具体的，在所述第一调整栅钝化层表面上形成具有调整栅图形的光刻胶层，以具有调整栅图形的光刻胶层为掩模，对所述第一调整栅钝化层、调整栅层和调整栅介质层进行刻蚀，形成调整栅，并露出部分衬底。
在所述平面调整栅侧壁形成第二调整栅钝化层，所述第一调整栅钝化层和第二调整栅钝化层构成所述调整栅钝化层。优选的，所述第二调整栅钝化层的材料与第一调整栅钝化层的材料相同，或者根据实际生产环境与需求，所述第二调整栅钝化层的材料与第一调整栅钝化层的材料不同。且所述调整栅钝化层、平面调整栅和调整栅介质层构成了调整栅结构。
具体的，以所述调整栅钝化层为掩膜，采用离子注入的方式，在所述第一衬底表面内进行集电区的注入，之后利用退火工艺进行高温推阱，在450℃以内的温度范围内激活注入的集电区杂质离子，以在第一衬底表面内形成集电区，且较低的退火温度可以避免源极熔化。本实施例中的集电区为P型重掺杂区，所述集电区深入所述第一衬底表面内，且该集电区表面与所述第一衬底背面齐平。所述集电区杂质离子优选为硼离子。
在所述集电区表面上形成集电极，所述集电极优选为铝电极。之后，还可以在所述集电极表面形成集电极钝化层，以保护集电极金属。
所述调整栅结构为两个，所述集电极结构为一个，且所述集电极结构位于两个调整栅结构之间，优选的，所述集电极结构和调整栅结构的宽度比为1:1。当所述调整栅结构为多个，所述集电极结构为多个时，所述调整栅结构与所述集电极结构间隔设置，且各集电极结构内的集电极之间电连接，优选的，所述集电极为一整层金属电极，且覆盖在所述集电区和调整栅钝化层表面上。
由上述方法所制作的IGBT器件工作时，调整栅结构会被施以一定的电压，即，在器件的开关状态下，调整栅结构的电压高于集电区电压，则在所述调整栅区域上方会形成一层电子富集的区域，即相当于在调整栅区域上方形成一N型缓冲层，使所述IGBT器件在一定的击穿电压下，载流子在衬底内的漂移区厚度更薄，器件的关断拖尾电流较小，降低了器件在开关状态下的关断损耗，同时由于N型缓冲层的存在，所述IGBT器件可以承受较高的击穿电压；在器件的导通状态下，调整栅结构的电压低于集电区电压，则在所述调整栅结构区域上方会形成一层空穴富集的区域，增加了集电区宽度和载流子浓度，即增加了集电极的注入效率，降低了器件在导通状态下的导通损耗。
可见，本实施例所提供的IGBT器件既降低了关断损耗又降低了导通损耗，折中关系较现有的IGBT器件有了显著的改善，提高了IGBT的器件性能。
本申请又一实施例提供了又一种IGBT器件制作方法，以N型沟道的IGBT器件为例进行说明，包括：
提供第一衬底，本实施例中优选为轻掺杂的N型第一衬底。
在所述第一衬底背面内形成调整栅沟槽。具体的，采用光刻工艺形成所述调整栅沟槽。即，首先在所述第一衬底背面旋涂光刻胶层，为了保证曝光精度，还可在光刻胶层和第一衬底背面之间形成抗反射层，以减少不必要的反射，之后采用具有调整栅沟槽图形的掩膜版对光刻胶层上进行曝光，在所述光刻胶层表面上形成调整栅沟槽图案，之后以具有调整栅沟槽图案的光刻胶层为掩膜，采用干法刻蚀或湿法腐蚀的方式形成调整栅沟槽，最后采用湿法化学清洗等方法去除光刻胶层。
在所述述调整栅沟槽底部和侧壁形成调整栅介质层，具体的，可采用热氧化工艺或CVD工艺在所述调整栅沟槽底部和侧壁形成调整栅介质层，所述调整栅介质层的材料可以为二氧化硅。
在所述调整栅介质层表面上形成沟槽调整栅，所述沟槽调整栅填满所述调整栅沟槽。具体的，可采用CVD、LPCVD或HDP等工艺在所述调整栅介质层表面上形成沟槽调整栅，所述沟槽调整栅为多晶硅沟槽调整栅，并使所述沟槽调整栅填满所述调整栅沟槽，即所述沟槽调整栅的表面与所述第一衬底背面齐平。
在所述沟槽调整栅表面上形成调整栅钝化层，所述调整栅钝化层优选为氮化硅层或二氧化硅层。所述调整栅钝化层、沟槽调整栅和调整栅介质层构成了调整栅结构。
以所述调整栅钝化层为掩膜，形成集电区。具体的，以所述调整栅钝化层为掩膜，采用离子注入的方式，在所述第一衬底表面内进行集电区的注入，之后利用退火工艺进行高温推阱，激活注入的集电区杂质离子，以在第一衬底表面内形成集电区，本实施例中的集电区为P型重掺杂区，所述集电区深入所述第一衬底表面内，且该集电区表面与所述第一衬底背面齐平。所述集电区杂质离子优选为硼离子。
在所述集电区表面上形成集电极，所述集电极优选为铝电极。之后，还可以在所述集电极表面形成集电极钝化层，以保护集电极金属。
所述调整栅结构为两个，所述集电极结构为一个，且所述集电极结构位于两个调整栅结构之间，优选的，所述集电极结构和调整栅结构的宽度比为2:1。当所述调整栅结构为多个，所述集电极结构为多个时，所述调整栅结构与所述集电极结构间隔设置，且各集电极结构内的集电极之间电连接，优选的，所述集电极为一整层金属电极，且覆盖在所述集电区和调整栅钝化层表面上。
所述IGBT器件的制作方法，还包括：
提供第二衬底，本实施例中所述第一衬底与第二衬底的材料相同，优选为轻掺杂的N型衬底。
在所述第二衬底正面内形成栅极沟槽。具体的，采用光刻工艺形成栅极沟槽。
在所述述栅极沟槽底部和侧壁形成调整栅介质层，具体的，可采用热氧化工艺或CVD工艺在所述栅极沟槽底部和侧壁形成栅极介质层，所述栅极介质层的材料可以为二氧化硅。
在所述栅极介质层表面上形成栅极层，具体的，可采用CVD、LPCVD或HDP等工艺在所述栅极介质层表面上形成栅极，所述调整栅为多晶硅栅极。
在所述栅极表面形成栅极钝化层，所述栅极钝化层的材料可以为二氧化硅或氮化硅。所述栅极介质层、栅极和栅极钝化层构成所述IGBT器件的栅极结构。
以栅极钝化层为掩膜或者以具有P型阱区图形的光刻胶层为掩膜，采用离子注入的方式，在所述第二衬底表面内进行P型阱区的注入，之后利用退火工艺进行高温推阱，在1000℃~1200℃的高温环境下，激活注入的P型阱区杂质离子。本实施例中的P型阱区为P型轻掺杂区，深入所述第二衬底表面内，且该P型阱区表面与所述第二衬底正面齐平，所述P型阱区杂质离子优选为硼离子。同样的，采用具有源区图形的光刻胶层为掩膜，采用离子注入工艺，在所述P型阱区的表面内注入源区杂质离子，所述源区为N型重掺杂，优选的，所述源区杂质离子为砷离子。采用具有重掺杂P型阱区图形的光刻胶层为掩膜，采用离子注入工艺，在所述P型阱区的表面内注入重掺杂P型阱区杂质离子，所述重掺杂P型阱区为P型重掺杂，优选的，所述重掺杂P型阱区杂质离子为硼离子。
在所述重掺杂P型阱区和源区表面形成钝化保护层，之后利用退火工艺进行高温推阱，在800℃~1000℃的高温环境下，激活注入的重掺杂P型阱区和源区杂质离子。
去掉所述钝化保护层，正面金属化，在所述栅极结构和形成有源区、P型阱区和重掺杂P型阱区的第二衬底表面上形成源极，所述源极优选为铝电极。之后，还可以在所述源极表面形成源极钝化层，以保护源极金属。
通过圆片键合工艺，将所述第一衬底的正面和第二衬底的背面键合，完成所述IGBT器件的制作。
由上述方法所制作的IGBT器件工作时，调整栅结构会被施以一定的电压，即，在器件的开关状态下，调整栅结构的电压高于集电区电压，则在所述调整栅区域上方会形成一层电子富集的区域，即相当于在调整栅区域上方形成一N型缓冲层，使所述IGBT器件在一定的击穿电压下，载流子在衬底内的漂移区厚度更薄，器件的关断拖尾电流较小，降低了器件在开关状态下的关断损耗，同时由于N型缓冲层的存在，所述IGBT器件可以承受较高的击穿电压；在器件的导通状态下，调整栅结构的电压低于集电区电压，则在所述调整栅结构区域上方会形成一层空穴富集的区域，增加了集电区宽度和载流子浓度，即增加了集电极的注入效率，降低了器件在导通状态下的导通损耗。
可见，本实施例所提供的IGBT器件既降低了关断损耗又降低了导通损耗，折中关系较现有的IGBT器件有了显著的改善，提高了IGBT的器件性能。
本申请又一实施例提供了又一种IGBT器件制作方法，以N型沟道的IGBT器件为例进行说明，包括：
提供衬底，本实施例中优选为轻掺杂的N型衬底。
在所述衬底背面内形成调整栅沟槽，并在所述衬底正面形成栅极沟槽。具体的，采用光刻工艺形成调整栅沟槽和栅极沟槽。即，首先在所述衬底背面旋涂光刻胶层，为了保证曝光精度，还可在光刻胶层和衬底背面之间形成抗反射层，以减少不必要的反射，之后采用具有调整栅沟槽图形的掩膜版对光刻胶层上进行曝光，在所述光刻胶层表面上形成调整栅沟槽图案，之后以具有调整栅沟槽图案的光刻胶层为掩膜，采用干法刻蚀或湿法腐蚀的方式形成调整栅沟槽，最后采用湿法化学清洗等方法去除光刻胶层。所述栅极沟槽的形成过程与所述调整栅沟槽的形成过程相同。
在所述衬底背面形成调整栅介质层，并在所述衬底正面形成栅极介质层，具体的，可采用热氧化工艺或CVD工艺在所述衬底背面形成调整栅介质层，在所述衬底正面形成栅极介质层，所述调整栅极介质层和栅极介质层的材料可以为二氧化硅。
在所述调整栅介质层表面上形成沟槽调整栅，所述沟槽调整栅填满所述调整栅沟槽。具体的，可采用CVD、LPCVD或HDP等工艺在所述调整栅介质层表面上形成沟槽调整栅，所述沟槽调整栅为多晶硅沟槽调整栅，并使所述沟槽调整栅填满所述调整栅沟槽，即所述沟槽调整栅的表面与所述衬底背面齐平。
在所述栅极介质层表面上形成栅极，所述栅极填满所述栅极沟槽。具体的，可采用CVD、LPCVD或HDP等工艺在所述栅极介质层表面上形成栅极，所述栅极为多晶硅极，并使所述栅极填满所述栅极沟槽，即所述栅极的表面与所述衬底正面齐平。
在所述沟槽调整栅表面上形成调整栅钝化层，并在所述栅极表面上形成栅极钝化层，所述调整栅钝化层和栅极钝化层优选为氮化硅层或二氧化硅层。所述调整栅钝化层、沟槽调整栅和调整栅介质层构成了调整栅结构，所述栅极介质层、栅极和栅极钝化层构成了栅极结构。
以栅极钝化层为掩膜或者以具有P型阱区图形的光刻胶层为掩膜，采用离子注入的方式，在所述衬底表面内进行P型阱区的注入，之后利用退火工艺进行高温推阱，在1000℃~1200℃的高温环境下，激活注入的P型阱区杂质离子。本实施例中的P型阱区为P型轻掺杂区，深入所述衬底表面内，且该P型阱区表面与所述衬底正面齐平，所述P型阱区杂质离子优选为硼离子。同样的，采用具有源区图形的光刻胶层为掩膜，采用离子注入工艺，在所述P型阱区的表面内注入源区杂质离子，所述源区为N型重掺杂，优选的，所述源区杂质离子为砷离子。采用具有重掺杂P型阱区图形的光刻胶层为掩膜，采用离子注入工艺，在所述P型阱区的表面内注入重掺杂P型阱区杂质离子，所述重掺杂P型阱区为P型重掺杂，优选的，所述重掺杂P型阱区杂质离子为硼离子。
在所述重掺杂P型阱区和源区表面形成钝化保护层，之后利用退火工艺进行高温推阱，在800℃~1000℃的高温环境下，激活注入的重掺杂P型阱区和源区杂质离子。
去掉所述钝化保护层，正面金属化，在所述栅极结构和形成有源区、P型阱区和重掺杂P型阱区的衬底表面上形成源极，所述源极优选为铝电极。之后，还可以在所述源极表面形成源极钝化层，以保护源极金属。
以所述调整栅钝化层为掩膜，形成集电区。具体的，以所述调整栅钝化层为掩膜，采用离子注入的方式，在所述衬底表面内进行集电区的注入，之后利用退火工艺进行高温推阱，激活注入的集电区杂质离子，以在衬底表面内形成集电区，本实施例中的集电区为P型重掺杂区，所述集电区深入所述衬底表面内，且该集电区表面与所述衬底背面齐平。所述集电区杂质离子优选为硼离子。
在所述集电区表面上形成集电极，所述集电极优选为铝电极。之后，还可以在所述集电极表面形成集电极钝化层，以保护集电极金属。
所述调整栅结构为两个，所述集电极结构为一个，且所述集电极结构位于两个调整栅结构之间，优选的，所述集电极结构和调整栅结构的宽度比为2:1。当所述调整栅结构为多个，所述集电极结构为多个时，所述调整栅结构与所述集电极结构间隔设置，且各集电极结构内的集电极之间电连接，优选的，所述集电极为一整层金属电极，且覆盖在所述集电区和调整栅钝化层表面上。
由上述方法所制作的IGBT器件工作时，调整栅结构会被施以一定的电压，即，在器件的开关状态下，调整栅结构的电压高于集电区电压，则在所述调整栅区域上方会形成一层电子富集的区域，即相当于在调整栅区域上方形成一N型缓冲层，使所述IGBT器件在一定的击穿电压下，载流子在衬底内的漂移区厚度更薄，器件的关断拖尾电流较小，降低了器件在开关状态下的关断损耗，同时由于N型缓冲层的存在，所述IGBT器件可以承受较高的击穿电压；在器件的导通状态下，调整栅结构的电压低于集电区电压，则在所述调整栅结构区域上方会形成一层空穴富集的区域，增加了集电区宽度和载流子浓度，即增加了集电极的注入效率，降低了器件在导通状态下的导通损耗。
可见，本实施例所提供的IGBT器件既降低了关断损耗又降低了导通损耗，折中关系较现有的IGBT器件有了显著的改善，提高了IGBT的器件性能。
需要说明的是，在本申请中，由于所述沟槽调整栅和平面调整栅之间可以相互替换，所以在上述IGBT器件的制作方法中，不同实施例之间的某些步骤和某些步骤的顺序是可以相互替换的，只需要能够得到本申请所提出的IGBT器件的结构即可，因此，对于上述实施例所述IGBT器件的制作方法的步骤和步骤顺序，本申请并不做具体限定，可依据具体的制作设备以及其他各方面的实际情况来完成。此外，本申请所提供的IGBT器件的制作方法并没有增加新的工艺，只是在原有器件制作工艺基础上得来的，因此，并不会增加器件的制作难度。
本实施例仅以N型IGBT器件的制作方法为例，对IGBT器件的结构和制作方法进行说明，如果采用P型衬底，或制备其它类型的IGBT器件，制作步骤和工艺可能会有些许不同，但是只要符合本发明实施例的主体思想，均在本发明实施例的保护范围之内。
以上所述实施例，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (11)
1.一种IGBT器件，其特征在于，包括：
衬底和位于衬底正面的栅极结构和源极结构；
位于所述衬底背面的集电极结构和调整栅结构，其中，所述集电极结构和调整栅结构在所述衬底背面相间分布，且二者之间绝缘。
2.根据权利要求1所述IGBT器件，其特征在于，所述调整栅结构和所述集电极结构均至少为一个。
3.根据权利要求2所述IGBT器件，其特征在于，所述调整栅结构为两个，所述集电极结构为一个时，所述集电极结构位于两个调整栅结构之间。
4.根据权利要求1所述IGBT器件，其特征在于，所述集电极结构和调整栅结构的宽度比为1:1。
5.根据权利要求1～4任意一项所述IGBT器件，其特征在于，所述集电极结构包括：
深入所述衬底表面内的集电区，该集电区表面与所述衬底背面齐平；
位于所述集电区表面上的集电极。
6.根据权利要求5所述IGBT器件，其特征在于，所述调整栅结构包括：
位于所述衬底表面上的调整栅介质层；
位于所述调整栅介质层表面上的调整栅；
包覆所述调整栅上表面和侧壁的调整栅钝化层。
7.根据权利要求5所述IGBT器件，其特征在于，所述调整栅结构包括：
位于所述衬底表面内的调整栅沟槽；
位于所述调整栅沟槽底部和侧壁的调整栅介质层；
位于所述调整栅介质层表面上的沟槽调整栅，所述沟槽调整栅填满所述调整栅沟槽；
位于所述沟槽调整栅表面的调整栅钝化层。
8.一种IGBT器件制作方法，其特征在于，包括：
提供衬底；
在所述衬底正面形成栅极结构和源极结构；
在所述衬底背面形成集电极结构和调整栅结构，其中，所述集电极结构和调整栅结构在所述衬底背面相间分布，且二者之间绝缘。
9.根据权利要求8所述方法，其特征在于，在所述衬底背面形成集电极结构和调整栅结构的过程，包括：
在所述衬底背面形成调整栅介质层；
在所述调整栅介质层表面上形成调整栅层；
对所述调整栅层和调整栅介质层进行刻蚀，形成平面调整栅，并露出部分衬底；
在所述平面调整栅表面和侧壁形成调整栅钝化层；
以所述调整栅钝化层为掩膜，形成集电区，所述集电区深入所述衬底表面内，且该集电区表面与所述衬底背面齐平；
在所述集电区表面上形成集电极。
10.根据权利要求8所述方法，其特征在于，在所述衬底背面形成集电极结构和调整栅结构的过程，包括：
在所述衬底背面形成调整栅介质层；
在所述调整栅介质层表面上形成调整栅层；
在所述调整栅层表面上形成第一调整栅钝化层；
对所述调整栅层、调整栅介质层和第一调整栅钝化层进行刻蚀，形成平面调整栅，并露出部分衬底；
在所述平面调整栅侧壁形成第二调整栅钝化层，所述第一调整栅钝化层和第二调整栅钝化层构成所述调整栅钝化层；
以所述调整栅钝化层为掩膜，形成集电区，所述集电区深入所述衬底表面内，且该集电区表面与所述衬底背面齐平；
在所述集电区表面上形成集电极。
11.根据权利要求8所述方法，其特征在于，在所述衬底背面形成集电极结构和调整栅结构的过程，包括：
在所述衬底背面内形成调整栅沟槽；
在所述调整栅沟槽底部和侧壁形成调整栅介质层；
在所述调整栅介质层表面上形成沟槽调整栅，所述沟槽调整栅填满所述调整栅沟槽；
在所述沟槽调整栅表面上形成调整栅钝化层；
以所述调整栅钝化层为掩膜，形成集电区，所述集电区深入所述衬底表面内，且该集电区表面与所述衬底背面齐平；
在所述集电区表面上形成集电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210333617.6A CN103681817B (zh) | 2012-09-10 | 2012-09-10 | Igbt器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210333617.6A CN103681817B (zh) | 2012-09-10 | 2012-09-10 | Igbt器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103681817A CN103681817A (zh) | 2014-03-26 |
| CN103681817B true CN103681817B (zh) | 2016-09-14 |
Family
ID=50318775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210333617.6A Active CN103681817B (zh) | 2012-09-10 | 2012-09-10 | Igbt器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103681817B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298897A (zh) * | 2015-05-15 | 2017-01-04 | 国网智能电网研究院 | 一种具有分离式集电极的平面栅igbt及其制作方法 |
| CN110676314B (zh) * | 2019-10-23 | 2021-05-04 | 广东美的白色家电技术创新中心有限公司 | 一种绝缘栅双极型晶体管、功率模块及生活电器 |
| CN111146274B (zh) * | 2020-01-02 | 2022-06-03 | 杭州电子科技大学 | 一种碳化硅沟槽igbt结构及其制造方法 |
| CN114203810A (zh) * | 2021-12-10 | 2022-03-18 | 电子科技大学 | 一种增加背面栅降低关断损耗的超高压igbt结构 |
| CN116153991B (zh) * | 2023-04-21 | 2023-06-23 | 上海陆芯电子科技有限公司 | 一种双沟槽栅rc-igbt及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005294649A (ja) * | 2004-04-01 | 2005-10-20 | Toshiba Corp | 半導体装置 |
| CN101877359A (zh) * | 2009-04-29 | 2010-11-03 | 商海涵 | 一种绝缘栅双极晶体管及其制造方法 |
| US20120178223A1 (en) * | 2011-01-07 | 2012-07-12 | Kabushiki Kaisha Toshiba | Method of Manufacturing High Breakdown Voltage Semiconductor Device |
-
2012
- 2012-09-10 CN CN201210333617.6A patent/CN103681817B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005294649A (ja) * | 2004-04-01 | 2005-10-20 | Toshiba Corp | 半導体装置 |
| CN101877359A (zh) * | 2009-04-29 | 2010-11-03 | 商海涵 | 一种绝缘栅双极晶体管及其制造方法 |
| US20120178223A1 (en) * | 2011-01-07 | 2012-07-12 | Kabushiki Kaisha Toshiba | Method of Manufacturing High Breakdown Voltage Semiconductor Device |
Non-Patent Citations (1)
| Title |
|---|
| "A New Structure IGBT with High Performance";Cheng Xu et. al;《Chinese Journal of Semiconductors》;20060630;第24卷(第6期);第586-590页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103681817A (zh) | 2014-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI453919B (zh) | 用於快速開關的帶有可控注入效率的二極體結構 | |
| CN104051540B (zh) | 超级结器件及其制造方法 | |
| CN109830532A (zh) | 超结igbt器件及其制造方法 | |
| CN102479805A (zh) | 一种超级结半导体元件及其制造方法 | |
| CN102270663A (zh) | 具有超结结构的平面型功率mosfet器件及其制造方法 | |
| CN103681817B (zh) | Igbt器件及其制作方法 | |
| CN103985746B (zh) | 沟槽型igbt器件及其制造方法 | |
| CN104009072A (zh) | 一种绝缘栅双极型晶体管及其制作方法 | |
| CN107221561A (zh) | 一种叠层电场调制高压mosfet结构及其制作方法 | |
| CN102916042A (zh) | 逆导igbt器件结构及制造方法 | |
| CN109119460A (zh) | 一种超结功率器件终端结构及其制备方法 | |
| CN107799419A (zh) | 超级结功率器件及其制备方法 | |
| CN116469911A (zh) | 一种igbt器件 | |
| CN116469910A (zh) | 一种igbt器件 | |
| CN102842502B (zh) | 绝缘栅双极晶体管及其制作方法 | |
| KR101315699B1 (ko) | 초접합 트렌치 구조를 갖는 파워 모스펫 및 그 제조방법 | |
| CN202205755U (zh) | 具有超结结构的平面型功率mosfet器件 | |
| CN104103693A (zh) | 一种u形沟槽的功率器件及其制造方法 | |
| CN105826195B (zh) | 一种超结功率器件及其制作方法 | |
| CN102522338B (zh) | 高压超结mosfet结构及p型漂移区形成方法 | |
| CN211017082U (zh) | 一种超结型mosfet器件 | |
| KR102198982B1 (ko) | 절연 게이트 바이폴라 트랜지스터를 제조하기 위한 방법 | |
| CN113782586A (zh) | 一种多通道超结igbt器件 | |
| CN103855197A (zh) | 一种igbt器件及其形成方法 | |
| CN102931228B (zh) | 逆导igbt器件及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |