CN104009072A - 一种绝缘栅双极型晶体管及其制作方法 - Google Patents
一种绝缘栅双极型晶体管及其制作方法 Download PDFInfo
- Publication number
- CN104009072A CN104009072A CN201310058786.8A CN201310058786A CN104009072A CN 104009072 A CN104009072 A CN 104009072A CN 201310058786 A CN201310058786 A CN 201310058786A CN 104009072 A CN104009072 A CN 104009072A
- Authority
- CN
- China
- Prior art keywords
- region
- terminal structure
- type
- type silicon
- territory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 124
- 229910052710 silicon Inorganic materials 0.000 claims description 124
- 239000010703 silicon Substances 0.000 claims description 124
- 238000002347 injection Methods 0.000 claims description 52
- 239000007924 injection Substances 0.000 claims description 52
- 239000000758 substrate Substances 0.000 claims description 37
- 230000015572 biosynthetic process Effects 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000002513 implantation Methods 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- 230000005684 electric field Effects 0.000 description 10
- 230000001413 cellular effect Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Abstract
本发明公开了一种绝缘栅双极型晶体管及其制作方法，所述绝缘栅双极型晶体管包括：集电区；位于所述集电区表面上的超结漂移区；位于所述超结漂移区表面上的有源区以及第一终端结构，所述第一终端结构包围所述有源区；包围所述超结漂移区以及第一终端结构的第二终端结构，所述第二终端结构的宽度在第一方向上递增，所述第一方向由所述集电区指向所述有源区；其中，所述第二终端结构的底部与所述集电区接触，其顶部与所述有源区的顶部齐平。本申请所述绝缘栅双极型晶体管设置有第二终端结构，该第二终端结构作为绝缘栅双极型晶体管的反向耐压终端结构，能有效提高绝缘栅双极型晶体管承受反向耐压的能力。
Description
技术领域
本发明涉及半导体器件技术领域，更具体地说，涉及一种绝缘栅双极型晶体管及其制作方法。
背景技术
绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor，简称IGBT）是由双极型三极管（BJT）和绝缘栅型场效应管（MOSFET）组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET器件的高输入阻抗和电力晶体管（即巨型晶体管，简称GTR）的高速开关特性的优点，因此，IGBT被广泛应用到交流电机、变频器、开关电源、照明电路、牵引传动等领域。
IGBT承受反向耐压的能力是衡量其性能的一个重要参数，但是，目前常规的IGBT的反向耐压仅仅只有十几伏或者几十伏，而这远远不能满足在实际工作中对IGBT反向耐压能力的要求。因此，如何提高IGBT承受反向耐压的能力是现阶段IGBT领域一个亟待解决的问题。
发明内容
为解决上述技术问题，本发明提供一种绝缘栅双极型晶体管及其制作方法，以提高绝缘栅双极型晶体管承受反向耐压的能力。
为实现上述目的，本发明提供如下技术方案：
一种绝缘栅双极型晶体管，该绝缘栅双极型晶体管包括：
集电区；
位于所述集电区表面上的超结漂移区；
位于所述超结漂移区表面上的有源区以及第一终端结构，所述第一终端结构包围所述有源区；
包围所述超结漂移区以及第一终端结构的第二终端结构，所述第二终端结构的宽度在第一方向上递增，所述第一方向由所述集电区指向所述有源区；
其中，所述第二终端结构的底部与所述集电区接触，其顶部与所述有源区的顶部齐平。
优选的，上述绝缘栅双极型晶体管中，在纵剖面上，所述第二终端结构包括：
多个沿第一方向上堆叠的椭圆形区域，各椭圆形区域的横轴的长度在第一方向上递增。
优选的，上述绝缘栅双极型晶体管中，在纵剖面上，所述第二终端结构包括：
多个沿第一方向上堆叠的矩形区域，各矩形区域的宽度在第一方向上递增。
优选的，上述绝缘栅双极型晶体管中，在纵剖面上，所述第二终端结构包括：
包围所述超结漂移区以及第一终端结构的反向耐压槽，所述反向耐压槽的底部与所述集电区接触，且所述反向耐压槽的宽度在第一方向上递增；
位于所述反向耐压槽侧壁和底部的反向耐压层。
优选的，上述绝缘栅双极型晶体管中，所述反向耐压层为二氧化硅层。
本发明还提供了一种绝缘栅双极型晶体管制作方法，该方法包括：
提供一半导体衬底，该半导体衬底用于形成集电区；
在所述半导体衬底上形成超结漂移区、有源区以及终端结构；
其中，所述有源区位于所述超结漂移区表面上；所述终端结构包括：包围所述有源区的第一终端结构；包围所述第一终端结构以及超结漂移区的第二终端结构；所述第二终端结构的宽度在第一方向上递增，所述第一方向由所述集电区指向所述有源区；所述第二终端结构的底部与所述集电区接触，其顶部与所述有源区齐平。
优选的，上述方法中，所述半导体衬底为P型硅衬底，所述在所述半导体衬底上形成超结漂移区、有源区以及终端结构包括：
a1、在所述P型硅衬底上外延第一N型硅层；
b1、对所述第一N型硅层进行P型离子注入，形成P型区域的第一注入区以及所述第二终端结构的第一注入区；
c1、在所述第一N型硅层上外延第二N型硅层，重复步骤b1，在该第二N型硅层表面内形成所述P型区域的第二注入区以及所述第二终端结构的第二注入区；
d1、多次重复步骤c1，得到多层N型硅层，每层N型硅层表面内均形成有所述P型区域的注入区以及所述第二终端结构的注入区，且在第一方向上，所述P型区域的各注入区的宽度不变，所述第二终端结构的各注入区的宽度递增；
e1、进行退火处理，使第一方向上的所述P型区的各注入区接触，且使所述第二终端结构的各注入区接触；
f1、在最上层的N型硅层表面外延表层N型硅层；
g1、在所述表层N型硅层内形成有源区、包围所述有源区的第一终端结构以及第二终端结构的表层注入区，所述表层注入区包围所述第一终端结构且其宽度大于与之接触的第二终端结构的注入区的宽度；
其中，在第一方向上，所述P型区域的各注入区堆叠形成超结漂移区的P型区域，所述P型区域两侧的N型硅层堆叠形成所述超结漂移区的N型区域，所述P型区域与N型区域构成所述超结漂移区；所述第二终端结构的各注入区堆叠构成所述第二终端结构。
优选的，上述方法中，所述半导体衬底为P型硅衬底，所述在所述半导体衬底上形成超结漂移区、有源区以及终端结构包括：
a2、在所述P型硅衬底上外延第一N型硅层；
b2、对所述第一N型硅层进行刻蚀，形成P型区域的第一沟槽以及所述第二终端结构的第一沟槽；
c2、对所述P型区域的第一沟槽以及所述第二终端结构的第一沟槽进行P型硅沉积，形成所述P型区域的第一子区域以及所述第二终端结构的第一子区域；
d2、在所述第一N型硅层上外延第二N型硅层，重复步骤b2和步骤c2，在所述第二N型硅层表面内形成所述P型区域的第二子区域以及所述第二终端结构的第二子区域；
e2、多次重复步骤d2，得到多层N型硅层，每层N型硅层表面内均形成有所述P型区域的子区域以及所述第二终端结构的子区域，且在第一方向上，所述P型区域的各子区域的各宽度不变，所述第二终端结构的各子区域的宽度递增；
f2、在最上层的N型硅层表面外延表层N型硅层；
g2、在所述表层N型硅层内形成有源区、包围所述有源区的第一终端结构以及第二终端结构的表层子区域，所述表层子区域包围所述第一终端结构且其宽度大于与之接触的第二终端结构的子区域的宽度；
其中，在第一方向上，所述P型区域的各子区域堆叠形成所述超结漂移区的P型区域，所述P型区域两侧的N型硅层堆叠形成所述超结漂移区的N型区域，所述P型区域与N型区域构成所述超结漂移区；所述第二终端结构的各子区域堆叠构成所述第二终端结构。
优选的，上述方法中，所述半导体衬底为P型硅衬底，所述在所述半导体衬底上形成超结漂移区、有源区以及终端结构包括：
a3、在所述P型硅衬底上外延第一N型硅层；
b3、对所述第一N型硅层进行刻蚀，形成P型区域的第一沟槽以及所述第二终端结构的第一沟槽；
c3、仅对所述P型区域的第一沟槽进行P型硅沉积，形成所述P型区域的第一子区域；
d3、在所述第一N型硅层上外延第二N型硅层，重复步骤b3和步骤c3，在所述第二N型硅层表面内形所述P型区域的第二子区域以及所述第二终端结构的第二沟槽；
e3、多次重复步骤d3，得到多层N型硅层，每层N型硅层表面内均形成有所述P型区域的子区域以及所述第二终端结构的沟槽，且在第一方向上，所述P型区域的各子区域的宽度不变，所述第二终端结构的各沟槽宽度递增；
f3、在最上层的N型硅层表面外延表层N型硅层；
g3、在所述表层N型硅层内形成有源区、包围所述有源区的第一终端结构以及第二终端结构的表层沟槽，所述表层沟槽包围所述第一终端结构且其宽度大于与之接触的第二终端结构的沟槽的宽度，所述第二终端结构的各沟槽构成反向耐压槽；
h3、在所述反向耐压槽侧壁和底部形成反向耐压层；
其中，在所述第一方向上，P型区域的各子区域堆叠形成所述超结漂移区的P型区域，所述P型区域两侧的N型硅层堆叠形成所述超结漂移区的N型区域，所述P型区域与N型区域构成所述超结漂移区；所述反向耐压槽与所述反向耐压层构成所述第二终端结构。
优选的，上述方法中，所述在所述反向耐压槽侧壁和底部形成反向耐压层为：在所述反向耐压槽侧壁和底部沉积二氧化硅。
从上述技术方案可以看出，本发明所提供的IGBT设置有第二终端结构，该第二终端结构的底部与所述集电区连接，其顶部与IGBT的有源区齐平，所述第二终端结构的宽度在第一方向上递增。由于存在所述第二终端结构，当IGBT施加反向耐压（即集电极接正电位，发射极接负电位），为保证超结漂移区最外围的N型区域与Ｐ型集电区所形成的耗尽区内的电荷平衡，所述N型区域内的耗尽区边界会向上弯曲，这种向上弯曲的耗尽区边界使得该处的曲率半径变大，进一步使得该处承受的电场小于体区内承受的电场。
IGBT所承受的反向耐压为器件所能承受的最大电场为峰值的电场在空间上的积分。根据设计需要保证击穿发生在体区，此时，IGBT所承受的反向耐压为以体区所能承受的最大电场为峰值的电场在空间内的积分，因为体区所承受的最大电场大于半导体表面，因此，这种上宽下窄的第二终端结构增强了IGBT承受反向耐压的能力。该第二终端结构为IGBT的反向耐压终端结构，可以有效提高IGBT承受反向耐压的能力。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一种具有超结漂移区的IGBT的结构示意图；
图2为本发明实施例一提供的一种IGBT的结构示意图；
图3为本发明实施例二提供的一种IGBT的结构示意图；
图4至图8为本发明实施例二所述IGBT的制作流程示意图；
图9为本发明实施例三提供的一种IGBT的结构示意图；
图10至图13为本发明实施例三所述IGBT的制作流程示意图；
图14本发明实施例四提供的一种IGBT的结构示意图；
图15至图17为本发明实施例四所述IGBT的制作流程示意图；
图18为本申请实施例提供的IGBT的俯视图。
具体实施方式
正如背景技术部分所述，现有的IGBT的反向耐压仅仅只有十几伏或者几十伏，而这远远不能满足在实际工作中对IGBT反向耐压的要求，故如何提高IGBT的反向耐压是现阶段IGBT领域一个亟待解决的问题。
参考图1，图1为一种具有超结漂移区的IGBT的结构示意图，包括：P型集电区1；设置在所P型集电区1上表面的N型缓冲层2；设置在所述缓冲层2上表面的超结漂移区，所述超结漂移区由多个间隔排列的P型区域3以及N型区域4构成；设置在所述超结漂移区上的有源区、包围所述有源区的正向耐压终端结构；包围所述正向耐压终端结构的场截止环8。
其中，有源区内设置有多个IGBT元胞，每个IGBT元胞包括：P型基区5；设置在所述P型基区5内的N型发射区6。每个IGBT元胞上表面还设置金属电极：栅极电极G以及发射极电极E。所述正向耐压终端结构包括：包围所述有源区、间隔排列的3个P型场限环7。所述集电区1下表面设置有金属电极：集电极电极C。
上述结构的IGBT虽然通过其特有的超结漂移区提高了导通特性以及开关特性，但是，其承受反向耐压的能力较弱。而采用将IGBT与功率二极管串联的方式虽然可以在一定程度能够提高IGBT承受反向耐压的能力，但是这样做不但降低了系统的集成度，还降低了整个电子系统的可靠性，且增加了制作成本。
发明人研究发现，可以通过在IGBT的外围增加一个承受反向耐压的终端结构提高IGBT能够承受反向耐压的能力。
基于上述研究，本发明提供了一种IGBT，该IGBT包括：集电区；位于所述集电区表面上的超结漂移区；位于所述超结漂移区表面上的有源区以及第一终端结构，所述第一终端结构包围所述有源区；包围所述超结漂移区以及第一终端结构的第二终端结构，所述第二终端结构的宽度在第一方向上递增，所述第一方向由所述集电区指向所述有源区。
其中，所述第二终端结构的底部与所述集电区接触，其顶部与所述有源区齐平。
上述IGBT设置有第二终端结构，该第二终端结构的底部与所述集电区连接，其顶部与IGBT的有源区齐平，所述第二终端结构的宽度在第一方向上递增。由于存在所述第二终端结构，当IGBT施加反向耐压时，会使得超结漂移区边界处的电场线由平行于集电区变为向偏离所述集电区的方向偏转，从而增强IGBT承受反向耐压的能力。该第二终端结构为IGBT的反向耐压终端结构，可以提高IGBT承受反向耐压的能力。
另外，相对于采用IGBT与功率二极管串联的方式，集成度高；且可以在形成IGBT其他结构的同时形成所述第二终端结构，工艺简单，制作成本低。
以上是本申请的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及高度的三维空间尺寸。
实施例一
本实施例提供了一种IGBT，所述IGBT为设置有第二终端结构，该第二终端结构作为IGBT的反向耐压终端结构，可有效提高IGBT承受反向耐压的能力。
参考图2，图2为本实施例提供的一种IGBT的结构示意图，包括：
P型集电区1；
设置在所述P型集电区1表面上的超结漂移区，所述超结漂移区包括多个横向上间隔排列的P型区域3以及N型区域4；
位于所述超结漂移区表面的有源区以及第一终端结构，所述第一终端结构包围所述有源区；其中，所述有源区包括：多个IGBT元胞，图2中仅示出了一个IGBT元胞，包括：P型基区5；设置在所述P型基区5内的N型发射区6；该IGBT元胞表面上还设置有栅极G以及发射极E；所述第一终端结构为正向耐压终端结构，包括：多个间隔分布的P型场限环7；
包围所述超结漂移区以及第一终端结构的P型第二终端结构9；所述P型第二终端结构9的底部与所述集电区接触，顶部与所述有源区的顶部齐平；且其宽度L在第一方向上递增，所述第一方向由集电区1指向所述有源区，即图2中由下至上的方向；
所述P型集电区1下表面设置有金属集电极C。
其中，所述P型场限环7的个数可根据IGBT的规格设定为3-20个。
IGBT超结漂移区内的电场垂直于其超结漂移区的边界表面，普通的IGBT其超结漂移区边界垂直于集电区，故其超结漂移区边界处的电场平行于集电区。
本实施例所述IGBT设置有纵切面为梯形的P型第二终端结构9，由于存在所述第二终端结构9，为保证超结漂移区最外围的N型区域与Ｐ型集电区所形成的耗尽区内的电荷平衡，所述N型区域内的耗尽区边界会向上弯曲，这种向上弯曲的耗尽区边界（指所述N型区域与所述集电区形成的PN结的上表面靠近梯形斜面的部分）使得该处的曲率半径变大，进一步使得该处承受的电场小于体区内承受的电场。
所以，当IGBT施加反向耐压时，会使得超结漂移区边界处（最外围的N型区域与第二终端结构的交界面）的电场线由平行于集电区的方向（如图2梯形斜面处实线所示）变为向偏离所述集电区的方向（如图2梯形斜面处虚线所示）偏转，使得所述最外围的N型区域体区所承受的最大电场大于半导体表面，从而增强IGBT承受反向耐压的能力。所以，该P型第二终端结构9作为IGBT的反向耐压终端结构，可有效提高IGBT反向耐压，增强IGBT承受反向耐压的能力。
实施例二
上述实施例中所述IGBT的第二终端结构为一体成型结构，采用离子注入工艺一次性形成所述第二终端结构。但是，对于一体成型结构的第二终端结构其对制作工艺的要求较高，需要较大的注入能量。
发明人研究发现，可通过多次外延及注入工艺形成非一体成型结构的第二终端结构，以降低IGBT的制作成本。所述非一体成型结构的第二终端结构指第二终端结构是经过多次外延在多层硅层内形成，并不是在一个整体硅衬底上形成。
参考图3，在上述实施例的基础上，本实施例提供了另一种IGBT，该IGBT具有非一体成型结构的P型第二终端结构91。
在纵剖面上，所述P型第二终端结构91包括：多个在第一方向上堆叠的椭圆形区域，各椭圆形区域的横轴的长度在第一方向上递增，以使得整个第二终端结构91的宽度L1在第一方向上递增。所述横轴指所述椭圆区域位于横向上的轴。纵向为所述第一方向。所述宽度是指位于横向上的长度值。
所述IGBT的超结漂移区包括：多个P型区域31以及N型区域41，所述P型区域31以及N型区域41间隔分布。在纵剖面上，所述P型区域31是由多个在所述第一方向上堆叠的椭圆形区域构成，所述椭圆形区域形状相同。
需要说明的是，对于非一体成型结构的第二终端结构，所述宽度在第一方向上递增是指平均宽度在第一方向上递增。
所述第二终端结构91可以与所述超结漂移区同时形成，通过较小的注入能量即可制备所述IGBT，制备工艺简单，成本低。
在制作本实施例所述IGBT时，可采用一P型硅衬底直接作为P型集电区1。然后，通过多次外延与离子注入工艺在所述P型硅衬底上形成所述超结漂移区以及包围所述超结漂移区的部分P型第二终端结构，包括：
a1、参考图4，在P型硅衬底上外延第一N型硅层。
即如上述可在采用一个P型硅衬底直接作为P型集电区1，在所述P型集电区1上外延所述第一N型硅层。
需要说明的是，本申请实施例附图中，斜线阴影部分表示P型区域，空白区域表示N型区域。
b1、参考图5，对所述第一N型硅层进行P型离子注入，在所述N型硅层内形成所述P型第二终端结构91的第一注入区911以及所述P型区域31的第一注入区311。
c1、参考图6，在所述第一N型硅层上外延第二N型硅层，重复步骤b1，在该第二N型硅层表面内形成所述P型区域31的第二注入区312以及所述第二终端结构91的第二注入区912。
d1、参考图7，多次重复步骤c1，得到多层N型硅层，每层N型硅层表面内均形成有所述P型区域31的注入区（每层N型硅层左端的阴影部分）以及所述第二终端结构91的注入区（每层N型硅层右端的阴影部分），且在第一方向上，所述P型区域31的各注入区的宽度不变，所述第二终端结构91的各注入区的宽度递增。
通过控制每层N型硅层中各注入区的离子注入窗口的宽度可以控制最终形成的P型区域及第二终端结构在第一方向上的宽度。
e1、参考图8，进行退火处理，使沿第一方向上的P型区域的各注入区接触，且使所述第二终端结构91的各注入区接触。
在第一方向上，P型区域31的各注入区堆叠形成超结漂移区的P型区域31，P型区域31两侧的N型硅层堆叠形成超结漂移区的N型区域41，所述N型区域41以及P型区域31构成所述超结漂移区。
可采用硼离子注入形成各注入区；外延N型硅层的次数以及每次外延的厚度根据工艺条件设定；外延N型硅层的总厚度，即超结漂移区的厚度根据IGBT的承受的耐压设定；图4-图8仅为示意图，只画出了一个P型区域的形成过程。每个N型硅层中P型区域的注入区个数根据IGBT的实际参数设定。
在第一方向上，P型区域注入窗口的宽度保持不变，采用电荷平衡原理实现低厚度漂移区条件下的高耐压；而第二终端结构中各P型区域注入窗口的宽度递增，形成上宽下窄的终端结构，实现IGBT能够承受较大的反向耐压的目的。
之后，在图8所示结构上方进行N型外延，形成表层N型硅层。
然后，在该表层N型硅层上形成有源区、包围所述有源区的第一终端结构以及第二终端结构的表层注入区，所述表层注入区包围所述第一终端结构。且所述表层注入区的宽度大于与之接触的第二终端结构的注入区的宽度，以使得最终形成的第二终端结构的宽度在第一方向上递增。
在第一方向上，所述第二终端结构的各注入区的右端对齐；所述第二终端结构的各注入区堆叠构成所述第二终端结构91，最终形成的IGBT结构如图3所示。第二终端结构91可等效为实施例一所述IGBT的第二终端结构9，同样可以有效提高IGBT承受反向耐压的能力。
实施例三
基于上述实施例，本实施例提供了又一种IGBT，参考图9，在纵剖面上，该IGBT具有非一体成型结构的P型第二终端结构92。所述P型第二终端结构92包括：多个在第一方向上堆叠的矩形区域，上述多个矩形区域的宽度在第一方向上递增，以使得所述P型第二终端结构92的宽度L2在第一方向上递增。
该IGBT的超结漂移区包括：多个P型区域32以及N型区域42，所述P型区域32以及N型区域42间隔分布。在上述纵剖面上，所述P型区域32为矩形，以使得其在第一方向上的宽度不变。
本实施例所述IGBT的第二终端结构92可以与其超结漂移区同时形成，同样通过较小的注入能量即可制备所述IGBT。
在制作本实施例所述IGBT时，可经过多次外延、刻蚀以及沉积工艺形成上述IGBT。
优选的，可采用一P型硅衬底直接作为P型集电区1。然后，通过多次外延与沉积在所述P型硅衬底上形成所述超结漂移区以及包围所述超结漂移区的部分P型第二终端结构，包括：
a2、同上述实施例步骤a1。
b2、参考图10，对P型集电区1上的第一N型硅层进行刻蚀，在该N型硅层内形成P型区域32的第一沟槽10以及第二终端结构92的第一沟槽11。
优选的，可采用深反应离子刻蚀工艺进行上述刻蚀过程。
c2、参考图11，对所述第一沟槽10以及第一沟槽11进行P型硅沉积，形成所述P型区域的第一子区域321以及所述第二终端结构的第一子区域921。
d2、参考图12，在所述第一N型硅层上外延第二N型硅层，重复步骤b2和步骤c2，在所述第二N型硅层表面内形成所述P型区域的第二子区域322以及所述第二终端结构的第二子区域922。
e2、参考图13，多次重复步骤d2，得到多层N型硅层，每层N型硅层表面内均形成有所述P型区域的子区域以及所述第二终端结构的子区域，且在第一方向上，所述P型区域的各子区域的各宽度不变，所述第二终端结构的各子区域的宽度递增；
经过多次N型外延、深反应离子刻蚀以及沉积工艺，形成图13所示结构。在第一方向上，P型区域的各子区域堆叠形成超结漂移区的P型区域32。所述P型区域两侧的各N型硅层堆叠形成超结漂移区的N型区域。所述N型区域以及P型区域构成IGBT的超结漂移区。
通过控制每层N型硅层中P型区域32的各沟槽宽度以及第二终端结构92的各沟槽宽度，可使得P型区域32的宽度在第一方向不变，同时使得第二终端结构92的宽度在第一方向上递增。具体的，在第一方向上，每次刻蚀，形成P型区域32的沟槽宽度不变，而第二终端结构92的沟槽宽度逐渐增宽，以使得最终形成的P型区域的宽度在第一方向上保持不变，使得第二终端结构的宽度在第一方向上递增。
经过上述工艺过程，形成IGBT的超结漂移区以及包围所述超结漂移区的部分第二终端结构92。
然后，在图13所示结构的表面上进行N型外延，形成表层N型硅层。
最后，在所述表层N型硅层内形成有源区、包围所述有源区的第一终端结构以及第二终端结构的表层子区域。所述表层子区域包围所述第一终端结构且其宽度大于与之接触的第二终端结构的子区域的宽度。
在第一方向上，所述第二终端结构的各子区域右端对齐；所述第二终端结构的各子区域堆叠构成所述第二终端结构，最终形成的IGBT的结构如图9所示。第二终端结构92可等效为实施例一所述IGBT的第二终端结构9，同样可以有效提高IGBT承受反向耐压的能力。
实施例四
基于上述实施例，本实施例提供了又一种IGBT，参考图14，在纵剖面上，该IGBT具有非一体成型结构的P型第二终端结构93，所述第二终端结构93包括：包围IGBT的超结漂移区以及第一终端结构的反向耐压槽；设置在所述反向耐压槽的侧壁和底部的反向耐压层。所述反向耐压槽的底部与所述集电区接触，且其宽度在第一方向上递增，以使得所述P型第二终端结构93的宽度L3在第一方向上递增。
所述反向耐压槽可以为空槽，即仅在所述反向耐压槽表面沉积反向耐压层；也可以为非空槽，即在沉积有反向耐压层的反向耐压槽内填充P型硅。
该IGBT的超结漂移区与上述实施例的超结漂移区相同，包括：多个P型区域32以及N型区域42，所述P型区域32以及N型区域42间隔分布。同样，所述第二终端结构93可以与所述超结漂移区同时形成，通过较小的注入能量即可制备所述IGBT。
在制作本实施例所述IGBT时，可经过多次外延、刻蚀以及沉积工艺形成超结漂移区、有源区以及终端结构，包括：
a3、同上述实施例步骤a2。
b3、同上述实施例步骤b2。
c3、参考图15，仅对所述P型区域的第一沟槽10进行P型硅沉积，形成所述P型区域的子区域321。而第二终端结构的第一沟槽11仍为空槽。
d3、参考图16，在所述第一N型硅层上外延第二N型硅层，重复步骤b3和步骤c3，在所述第二N型硅层表面内形所述P型区域的第二子区域322以及所述第二终端结构的第二沟槽。可通过控制刻蚀条件使得第二终端结构的第一沟槽的侧壁与第二沟槽的侧壁较为光滑的连接在一起。
e3、多参考图17，次重复步骤d3，得到多层N型硅层，每层N型硅层表面内均形成有所述P型区域的子区域以及所述第二终端结构的沟槽，且在第一方向上，所述P型区域的各子区域的宽度不变，所述第二终端结构的各沟槽宽度递增。同样，可通过控制刻蚀条件使得第二终端结构93的各沟槽侧壁较为光滑的连接在一起。
经过多次N型外延、刻蚀以及沉积工艺，在第一方向上，P型区域32的各子区域堆叠形成超结漂移区的P型区域32。
上述过程后，在图17所示结构的上表面进行N型外延，形成表层N型硅层。
然后，在该表层N型硅层内形成有源区、包围所述有源区的第一终端结构以及第二终端结构的表层沟槽，所述表层沟槽包围所述第一终端结构且其宽度大于与之接触的第二终端结构的沟槽的宽度。所述表层沟槽与第二终端结构的各沟槽构成反向耐压槽。同样，可通过控制刻蚀条件使得所述表层沟槽与其下方的第二终端结构的沟槽侧壁较为光滑的连接在一起。
最后，在所述反向耐压槽的侧壁和底部沉积反向耐压层。所述反向耐压槽与所述反向耐压层构成所述第二终端结构。优选的，可在所述反向耐压槽的侧壁和底部沉积一层二氧化硅层作为所述反向耐压层。最终形成的IGBT的结构如图14所示。第二终端结构93可等效为实施例一所述IGBT的第二终端结构9，同样可以有效提高IGBT承受反向耐压的能力。
优选的，还可以在所述沉积有所述反向耐压层的反向耐压槽内沉再积P型硅，使得所述IGBT具有较为平整的结构。
参考图18，图18为本申请实施例提供的IGBT的俯视图，包括：有源区01、多个场限环构成的第一终端结构02以及第二终端结构03。其中，所述第一终端结构02包围所述有源区01，所述第二终端结构03包围所述第一终端结构02以及IGBT的超结漂移区。
本申请实施例中的附图均是图18中按照AA’方向的纵剖面图。图18示出的是四分之一IGBT的结构示意图。各终端结构的完整的俯视形状为环状，包括水平部、竖直部以及连接所述水平部及竖直部的弧形连接部。
本申请实施例所述IGBT为具有反向耐压结构的超结结构的IGBT，具有较薄的漂移区即可承受较大的反向耐压，且具有较小的饱和导通压降，并能够实现IGBT的反向阻断。仅采用所述IGBT，而不需功率二极管即可实现普通IGBT与功率二极管反向串联的连接方式，增加了电子系统的集成度。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种绝缘栅双极型晶体管，其特征在于，包括：
集电区；
位于所述集电区表面上的超结漂移区；
位于所述超结漂移区表面上的有源区以及第一终端结构，所述第一终端结构包围所述有源区；
包围所述超结漂移区以及第一终端结构的第二终端结构，所述第二终端结构的宽度在第一方向上递增，所述第一方向由所述集电区指向所述有源区；
其中，所述第二终端结构的底部与所述集电区接触，其顶部与所述有源区的顶部齐平。
2.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，在纵剖面上，所述第二终端结构包括：
多个沿第一方向上堆叠的椭圆形区域，各椭圆形区域的横轴的长度在第一方向上递增。
3.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，在纵剖面上，所述第二终端结构包括：
多个沿第一方向上堆叠的矩形区域，各矩形区域的宽度在第一方向上递增。
4.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，在纵剖面上，所述第二终端结构包括：
包围所述超结漂移区以及第一终端结构的反向耐压槽，所述反向耐压槽的底部与所述集电区接触，且所述反向耐压槽的宽度在第一方向上递增；
位于所述反向耐压槽侧壁和底部的反向耐压层。
5.根据权利要求4所述的绝缘栅双极型晶体管，其特征在于，所述反向耐压层为二氧化硅层。
6.一种绝缘栅双极型晶体管制作方法，其特征在于，包括：
提供一半导体衬底，该半导体衬底用于形成集电区；
在所述半导体衬底上形成超结漂移区、有源区以及终端结构；
其中，所述有源区位于所述超结漂移区表面上；所述终端结构包括：包围所述有源区的第一终端结构；包围所述第一终端结构以及超结漂移区的第二终端结构；所述第二终端结构的宽度在第一方向上递增，所述第一方向由所述集电区指向所述有源区；所述第二终端结构的底部与所述集电区接触，其顶部与所述有源区齐平。
7.根据权利要求6所述的方法，其特征在于，所述半导体衬底为P型硅衬底，所述在所述半导体衬底上形成超结漂移区、有源区以及终端结构包括：
a1、在所述P型硅衬底上外延第一N型硅层；
b1、对所述第一N型硅层进行P型离子注入，形成P型区域的第一注入区以及所述第二终端结构的第一注入区；
c1、在所述第一N型硅层上外延第二N型硅层，重复步骤b1，在该第二N型硅层表面内形成所述P型区域的第二注入区以及所述第二终端结构的第二注入区；
d1、多次重复步骤c1，得到多层N型硅层，每层N型硅层表面内均形成有所述P型区域的注入区以及所述第二终端结构的注入区，且在第一方向上，所述P型区域的各注入区的宽度不变，所述第二终端结构的各注入区的宽度递增；
e1、进行退火处理，使第一方向上的所述P型区的各注入区接触，且使所述第二终端结构的各注入区接触；
f1、在最上层的N型硅层表面外延表层N型硅层；
g1、在所述表层N型硅层内形成有源区、包围所述有源区的第一终端结构以及第二终端结构的表层注入区，所述表层注入区包围所述第一终端结构且其宽度大于与之接触的第二终端结构的注入区的宽度；
其中，在第一方向上，所述P型区域的各注入区堆叠形成超结漂移区的P型区域，所述P型区域两侧的N型硅层堆叠形成所述超结漂移区的N型区域，所述P型区域与N型区域构成所述超结漂移区；所述第二终端结构的各注入区堆叠构成所述第二终端结构。
8.根据权利要求6所述的方法，其特征在于，所述半导体衬底为P型硅衬底，所述在所述半导体衬底上形成超结漂移区、有源区以及终端结构包括：
a2、在所述P型硅衬底上外延第一N型硅层；
b2、对所述第一N型硅层进行刻蚀，形成P型区域的第一沟槽以及所述第二终端结构的第一沟槽；
c2、对所述P型区域的第一沟槽以及所述第二终端结构的第一沟槽进行P型硅沉积，形成所述P型区域的第一子区域以及所述第二终端结构的第一子区域；
d2、在所述第一N型硅层上外延第二N型硅层，重复步骤b2和步骤c2，在所述第二N型硅层表面内形成所述P型区域的第二子区域以及所述第二终端结构的第二子区域；
e2、多次重复步骤d2，得到多层N型硅层，每层N型硅层表面内均形成有所述P型区域的子区域以及所述第二终端结构的子区域，且在第一方向上，所述P型区域的各子区域的各宽度不变，所述第二终端结构的各子区域的宽度递增；
f2、在最上层的N型硅层表面外延表层N型硅层；
g2、在所述表层N型硅层内形成有源区、包围所述有源区的第一终端结构以及第二终端结构的表层子区域，所述表层子区域包围所述第一终端结构且其宽度大于与之接触的第二终端结构的子区域的宽度；
其中，在第一方向上，所述P型区域的各子区域堆叠形成所述超结漂移区的P型区域，所述P型区域两侧的N型硅层堆叠形成所述超结漂移区的N型区域，所述P型区域与N型区域构成所述超结漂移区；所述第二终端结构的各子区域堆叠构成所述第二终端结构。
9.根据权利要求6所述的方法，其特征在于，所述半导体衬底为P型硅衬底，所述在所述半导体衬底上形成超结漂移区、有源区以及终端结构包括：
a3、在所述P型硅衬底上外延第一N型硅层；
b3、对所述第一N型硅层进行刻蚀，形成P型区域的第一沟槽以及所述第二终端结构的第一沟槽；
c3、仅对所述P型区域的第一沟槽进行P型硅沉积，形成所述P型区域的第一子区域；
d3、在所述第一N型硅层上外延第二N型硅层，重复步骤b3和步骤c3，在所述第二N型硅层表面内形所述P型区域的第二子区域以及所述第二终端结构的第二沟槽；
e3、多次重复步骤d3，得到多层N型硅层，每层N型硅层表面内均形成有所述P型区域的子区域以及所述第二终端结构的沟槽，且在第一方向上，所述P型区域的各子区域的宽度不变，所述第二终端结构的各沟槽宽度递增；
f3、在最上层的N型硅层表面外延表层N型硅层；
g3、在所述表层N型硅层内形成有源区、包围所述有源区的第一终端结构以及第二终端结构的表层沟槽，所述表层沟槽包围所述第一终端结构且其宽度大于与之接触的第二终端结构的沟槽的宽度，所述第二终端结构的各沟槽构成反向耐压槽；
h3、在所述反向耐压槽侧壁和底部形成反向耐压层；
其中，在所述第一方向上，P型区域的各子区域堆叠形成所述超结漂移区的P型区域，所述P型区域两侧的N型硅层堆叠形成所述超结漂移区的N型区域，所述P型区域与N型区域构成所述超结漂移区；所述反向耐压槽与所述反向耐压层构成所述第二终端结构。
10.根据权利要求9所述的方法，其特征在于，所述在所述反向耐压槽侧壁和底部形成反向耐压层为：在所述反向耐压槽侧壁和底部沉积二氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310058786.8A CN104009072A (zh) | 2013-02-25 | 2013-02-25 | 一种绝缘栅双极型晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310058786.8A CN104009072A (zh) | 2013-02-25 | 2013-02-25 | 一种绝缘栅双极型晶体管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104009072A true CN104009072A (zh) | 2014-08-27 |
Family
ID=51369658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310058786.8A Pending CN104009072A (zh) | 2013-02-25 | 2013-02-25 | 一种绝缘栅双极型晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104009072A (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104201099A (zh) * | 2014-09-17 | 2014-12-10 | 中航（重庆）微电子有限公司 | 超结器件制备工艺 |
| CN106711189A (zh) * | 2017-01-12 | 2017-05-24 | 中国科学院微电子研究所 | 一种超结器件 |
| CN108110057A (zh) * | 2017-12-13 | 2018-06-01 | 深圳市晶特智造科技有限公司 | 超结金属氧化物场效应晶体管 |
| CN108231560A (zh) * | 2016-12-09 | 2018-06-29 | 全球能源互联网研究院 | 一种控制电极制备方法及mosfet功率器件 |
| CN109411356A (zh) * | 2018-12-10 | 2019-03-01 | 泉州臻美智能科技有限公司 | 一种功率器件及其制作方法 |
| CN111627984A (zh) * | 2020-06-04 | 2020-09-04 | 中芯集成电路制造(绍兴)有限公司 | 超结器件及其制造方法 |
| CN112201685A (zh) * | 2020-09-08 | 2021-01-08 | 浙江大学 | 一种超级结器件及电介质组合终端 |
| CN113327976A (zh) * | 2021-05-08 | 2021-08-31 | 深圳市威兆半导体有限公司 | 超结功率mosfet的制备方法 |
| CN113871455A (zh) * | 2021-09-28 | 2021-12-31 | 上海华虹宏力半导体制造有限公司 | 半导体结构及其形成方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076017A (ja) * | 2000-08-28 | 2002-03-15 | Fuji Electric Co Ltd | 半導体装置 |
| CN1485927A (zh) * | 2002-09-26 | 2004-03-31 | 三菱电机株式会社 | 半导体衬底及其制造方法，以及半导体器件及其制造方法 |
| US20040256691A1 (en) * | 2003-04-10 | 2004-12-23 | Michio Nemoto | Reverse blocking semiconductor device and a method for manufacturing the same |
| US20090236680A1 (en) * | 2008-03-20 | 2009-09-24 | Infineon Technologies Austria Ag | Semiconductor device with a semiconductor body and method for its production |
| CN102456716A (zh) * | 2010-10-21 | 2012-05-16 | 富士电机株式会社 | 半导体器件 |
| CN102800702A (zh) * | 2011-05-27 | 2012-11-28 | 英飞凌科技奥地利有限公司 | 半导体器件及包括该半导体器件的集成电路 |
| CN102800701A (zh) * | 2011-05-25 | 2012-11-28 | 快捷韩国半导体有限公司 | 具有超结的半导体装置及其制造方法 |
-
2013
- 2013-02-25 CN CN201310058786.8A patent/CN104009072A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076017A (ja) * | 2000-08-28 | 2002-03-15 | Fuji Electric Co Ltd | 半導体装置 |
| CN1485927A (zh) * | 2002-09-26 | 2004-03-31 | 三菱电机株式会社 | 半导体衬底及其制造方法，以及半导体器件及其制造方法 |
| US20040256691A1 (en) * | 2003-04-10 | 2004-12-23 | Michio Nemoto | Reverse blocking semiconductor device and a method for manufacturing the same |
| US20090236680A1 (en) * | 2008-03-20 | 2009-09-24 | Infineon Technologies Austria Ag | Semiconductor device with a semiconductor body and method for its production |
| CN102456716A (zh) * | 2010-10-21 | 2012-05-16 | 富士电机株式会社 | 半导体器件 |
| CN102800701A (zh) * | 2011-05-25 | 2012-11-28 | 快捷韩国半导体有限公司 | 具有超结的半导体装置及其制造方法 |
| CN102800702A (zh) * | 2011-05-27 | 2012-11-28 | 英飞凌科技奥地利有限公司 | 半导体器件及包括该半导体器件的集成电路 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104201099B (zh) * | 2014-09-17 | 2018-05-29 | 中航（重庆）微电子有限公司 | 超结器件制备工艺 |
| CN104201099A (zh) * | 2014-09-17 | 2014-12-10 | 中航（重庆）微电子有限公司 | 超结器件制备工艺 |
| CN108231560A (zh) * | 2016-12-09 | 2018-06-29 | 全球能源互联网研究院 | 一种控制电极制备方法及mosfet功率器件 |
| CN106711189A (zh) * | 2017-01-12 | 2017-05-24 | 中国科学院微电子研究所 | 一种超结器件 |
| CN108110057B (zh) * | 2017-12-13 | 2021-11-05 | 深圳市晶特智造科技有限公司 | 超结金属氧化物场效应晶体管 |
| CN108110057A (zh) * | 2017-12-13 | 2018-06-01 | 深圳市晶特智造科技有限公司 | 超结金属氧化物场效应晶体管 |
| CN109411356A (zh) * | 2018-12-10 | 2019-03-01 | 泉州臻美智能科技有限公司 | 一种功率器件及其制作方法 |
| CN111627984A (zh) * | 2020-06-04 | 2020-09-04 | 中芯集成电路制造(绍兴)有限公司 | 超结器件及其制造方法 |
| CN111627984B (zh) * | 2020-06-04 | 2021-12-03 | 绍兴中芯集成电路制造股份有限公司 | 超结器件及其制造方法 |
| CN112201685A (zh) * | 2020-09-08 | 2021-01-08 | 浙江大学 | 一种超级结器件及电介质组合终端 |
| CN112201685B (zh) * | 2020-09-08 | 2022-02-11 | 浙江大学 | 一种超级结器件及电介质组合终端 |
| CN113327976A (zh) * | 2021-05-08 | 2021-08-31 | 深圳市威兆半导体有限公司 | 超结功率mosfet的制备方法 |
| CN113871455A (zh) * | 2021-09-28 | 2021-12-31 | 上海华虹宏力半导体制造有限公司 | 半导体结构及其形成方法 |
| CN113871455B (zh) * | 2021-09-28 | 2023-08-18 | 上海华虹宏力半导体制造有限公司 | 半导体结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104009072A (zh) | 一种绝缘栅双极型晶体管及其制作方法 | |
| JP6026528B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP6743026B2 (ja) | 半導体素子 | |
| CN102184944B (zh) | 一种横向功率器件的结终端结构 | |
| TWI425636B (zh) | 用於功率半導體裝置的改進的鋸齒電場漂移區域結構及方法 | |
| CN102593167B (zh) | 半导体装置以及功率变换装置 | |
| JP6884114B2 (ja) | 半導体装置および電気機器 | |
| CN103733344A (zh) | 半导体装置 | |
| CN104518023B (zh) | 高压ldmos器件 | |
| CN103579353B (zh) | 一种具有p型辅助埋层的半超结vdmos | |
| CN105870178B (zh) | 一种双向igbt器件及其制造方法 | |
| CN105047700B (zh) | 一种轻穿通igbt器件的制备方法 | |
| CN106711191B (zh) | 具有终端保护区的超结半导体器件及其制造方法 | |
| CN104934465A (zh) | 一种超结结构的制备方法 | |
| CN115881797A (zh) | 一种碳化硅器件及其制备方法 | |
| CN103681817B (zh) | Igbt器件及其制作方法 | |
| CN108899363B (zh) | 能降低导通压降和关断损耗的沟槽栅igbt器件 | |
| CN104241126B (zh) | 沟槽型igbt及制备方法 | |
| CN204668313U (zh) | 一种新型轻穿通igbt器件 | |
| JP2016063048A (ja) | トレンチ型絶縁ゲートバイポーラトランジスタ及びその製造方法 | |
| JP2018182240A (ja) | 半導体スイッチング素子及びその製造方法 | |
| CN107275396B (zh) | 一种沟槽栅igbt及其制作方法 | |
| CN106328688A (zh) | 一种超结器件终端分压区的结构和制作方法 | |
| CN204706566U (zh) | 一种具有过电保护功能的轻穿通型igbt芯片结构 | |
| CN101764061B (zh) | 功率金属氧化物半导体场效晶体管结构及其制程方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140827 |
|
| RJ01 | Rejection of invention patent application after publication |