CN106711189A - 一种超结器件 - Google Patents

一种超结器件 Download PDF

Info

Publication number
CN106711189A
CN106711189A CN201710020769.3A CN201710020769A CN106711189A CN 106711189 A CN106711189 A CN 106711189A CN 201710020769 A CN201710020769 A CN 201710020769A CN 106711189 A CN106711189 A CN 106711189A
Authority
CN
China
Prior art keywords
doping
well region
type
column
doped well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710020769.3A
Other languages
English (en)
Inventor
杨尊松
王立新
肖超
宋李梅
孙博韬
陆江
罗小梦
罗家俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201710020769.3A priority Critical patent/CN106711189A/zh
Publication of CN106711189A publication Critical patent/CN106711189A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种超结器件，包括：外延层，外延层中有超结结构，超结结构为交替设置的多根第一掺杂立柱和多根第二掺杂立柱，其中，第一掺杂立柱与第二掺杂立柱的掺杂类型不相同；多个表面结构，包括：第一掺杂阱区和设置在第一掺杂阱区内的第二掺杂阱区，第一掺杂阱区与第二掺杂阱区的掺杂类型不相同；隔离区，设置在超结结构的第一掺杂立柱与第一掺杂阱区之间，其中，第一掺杂立柱与所述第一掺杂阱区的掺杂类型相同，隔离区与第二掺杂立柱的掺杂类型相同本发明提供的器件，用以解决现有技术中的超结VDMOS，存在的器件反向恢复耗时长的技术问题。实现了大大减少超结器件的反向恢复电荷Qrr，进而提高器件的反向恢复特性的技术效果。

Description

一种超结器件
技术领域
本发明涉及半导体领域，尤其涉及一种超结器件。
背景技术
在功率半导体领域内，以垂直双扩散工艺形成的纵向金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)称为VDMOSFET，简称VDMOS。如图1所示，VDMOS的耐压层由轻掺杂的外延漂移区组成，电场近似为梯形分布，电场所包围的面积为击穿电压(BV)。提高BV需要增加漂移区厚度以及减小的漂移区掺杂浓度，会导致导通电阻Ron变大，大大增加了功耗。BV与Ron存在制约关系，被称为硅极限。至从1980年VDMOS被发明以来，很多人都研究如何突破硅极限，一种是提出用宽禁带半导体来代替硅材料，另一种是对硅基VDMOS结构进行改进优化，其中最为成功的就是超结VDMOS，如图2所示，超结VDMOS耐压层由N柱P柱交替构成，基于电荷补偿原理，电场近似为矩形分布，使BV只依赖于漂移区厚度，而与其掺杂浓度无关。超结耐压层的掺杂浓度可比VDMOS高一个数量级，同等BV的Ron可比传统VDMOS小5-10倍，被誉为功率半导体器件发展史上里程碑式的结构。
但是，超结结构的引入大大增加了器件内部的PN结面积，使得器件的反向恢复特性变差，下面详细叙述超结器件反向恢复特性较差的原因。
功率VDMOS器件本身存在一个寄生的体二极管，当在外围电路应用出现反向偏压的情况，即源极(S端)接高电位，漏极(D端)接低电位，栅极(G端)接零电位时，这个寄生的二极管就会开始工作，通常把这种工作模式称为VDMOS的反向导通状态，其工作机理如图3所示，P-body/N-漂移区的电势差大于0.7V时，P-body向漂移区中发射空穴，此时衬底接低电位，空穴在电场作用下流向漏极。为了保持漂移区中的电中性，与此同时N+衬底也开始向漂移区中发射电子，空穴和电子在漂移区发生电导调制效应，使得漂移区中的电阻迅速下降，也即反向导通压降很低。这种工作模式与VDMOS在正向导通时由本质区别，由于既有空穴参与导电，又有电子参与导电，故将VDMOS反向导通称为双极导电模式。同理图4给出了超结VDMOS的方向导通电荷分布示意图。其反向导通电导机理与传统的VDMOS没有本质区别，也即相当于体内反并联一个二极管，但对NMOS器件，由于超结P柱的引入，在发生空穴注入时，发射效率会有所增强，也就是说超结器件反向导通时注入到N-Pillar即N柱区的空穴远多于传统VDMOS注入到N-漂移区的空穴。
VDMOS反向恢复过程实质是体二极管的关断过程，当二极管从反向导通状态向反向截止状态过渡时，需要首先释放存储在漂移区中的剩余载流子，这个过程需要一段时间称为放电时间也即反向恢复时间，在此期间电流反向流过二极管，如图5所示，空穴在漏极高压电场作用下，被排斥到P阱区，最后从源极处流出，电子在漏极高压电场作用下，被吸引到N+衬底，最后从漏极流出，这个过程直到漂移区中的空穴被抽取完全为止。
由于超结VDMOS反向导通时注入器件超结N柱中的空穴电子对远多于传统VDMOS，所以如图6所示，超结VDMOS在抽取过剩载流子的过程中会损耗更多能量，同时恢复时间也会降低。
也就是说，现有技术中的超结VDMOS，存在器件反向恢复耗时长的技术问题。
发明内容
本发明通过提供一种超结器件，解决了现有技术中的超结VDMOS，存在的器件反向恢复耗时长的技术问题。
为解决上述技术问题，本发明提供了如下技术方案：
一种超结器件，包括：
外延层，所述外延层中有超结结构，所述超结结构为交替设置的多根第一掺杂立柱和多根第二掺杂立柱，其中，所述第一掺杂立柱与所述第二掺杂立柱的掺杂类型不相同；
多个表面结构，所述表面结构包括：第一掺杂阱区和设置在所述第一掺杂阱区内的第二掺杂阱区，所述第一掺杂阱区与所述第二掺杂阱区的掺杂类型不相同；
隔离区，设置在所述超结结构的第一掺杂立柱与所述第一掺杂阱区之间，其中，所述第一掺杂立柱与所述第一掺杂阱区的掺杂类型相同，所述隔离区与所述第二掺杂立柱的掺杂类型相同。
可选的，所述超结器件为VDMOS器件。
可选的，所述VDMOS器件为NMOS器件；所述第一掺杂阱区为P阱区，所述第二掺杂阱区为N阱区，所述第一掺杂立柱为P型立柱，所述所述第二掺杂立柱为N型立柱，所述隔离区为N型掺杂区。
可选的，所述VDMOS器件为PMOS器件；所述第一掺杂阱区为N阱区，所述第二掺杂阱区为P阱区，所述第一掺杂立柱为N型立柱，所述所述第二掺杂立柱为P型立柱，所述隔离区为P型掺杂区。
可选的，所述超结器件为IGBT器件。
可选的，所述器件还包括：衬底，所述外延层外延生长在所述衬底上。
可选的，当所述器件为IGBT器件时，所述衬底包括：连接的N型衬底和P型衬底。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
本申请实施例提供的超结器件，在超结结构的第一掺杂立柱与第一掺杂阱区之间设置隔离区，从而起到隔离的作用，使超结器件反向导通时，不会有空穴或电子从所述第一掺杂阱区注入到所述第二掺杂立柱。该方法可以大大减少超结器件的反向恢复电荷Qrr，进而提高器件的反向恢复特性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为背景技术中VDMOS的结构和电场示意图；
图2为背景技术中超结VDMOS的结构和电场示意图；
图3为背景技术中VDMOS反向导通时电荷分布示意图；
图4为背景技术中超结VDMOS反向导通时电荷分布示意图；
图5为背景技术中VDMOS反向恢复时电荷分布示意图；
图6为对背景技术中超结VDMOS反向恢复时电荷分布示意图；
图7为本申请实施例中超结器件的结构示意图一；
图8为本申请实施例中超结器件的结构示意图二。
具体实施方式
本申请实施例通过提供一种超结器件，解决了现有技术中的超结VDMOS，存在的器件反向恢复耗时长的技术问题。实现了大大减少超结器件的反向恢复电荷Qrr，进而提高器件的反向恢复特性的技术效果。
为解决上述技术问题，本申请实施例提供技术方案的总体思路如下：
本申请提供一种超结器件，包括：
外延层，所述外延层中有超结结构，所述超结结构为交替设置的多根第一掺杂立柱和多根第二掺杂立柱，其中，所述第一掺杂立柱与所述第二掺杂立柱的掺杂类型不相同；
多个表面结构，所述表面结构包括：第一掺杂阱区和设置在所述第一掺杂阱区内的第二掺杂阱区，所述第一掺杂阱区与所述第二掺杂阱区的掺杂类型不相同；
隔离区，设置在所述超结结构的第一掺杂立柱与所述第一掺杂阱区之间，其中，所述第一掺杂立柱与所述第一掺杂阱区的掺杂类型相同，所述隔离区与所述第二掺杂立柱的掺杂类型相同。
本申请实施例提供的超结器件，在超结结构的第一掺杂立柱与第一掺杂阱区之间设置隔离区，从而起到隔离的作用，使超结器件反向导通时，不会有空穴或电子从第一掺杂阱区注入到第二掺杂立柱。该方法可以大大减少超结器件的反向恢复电荷Qrr，进而提高器件的反向恢复特性。
为了更好的理解上述技术方案，下面将结合具体的实施方式对上述技术方案进行详细说明，应当理解本发明实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。
在本实施例中，提供了一种超结器件，如图7所示，所述器件包括：
外延层1，所述外延层1中有超结结构2，所述超结结构2为交替设置的多根第一掺杂立柱21和多根第二掺杂立柱22，其中，所述第一掺杂立柱21与所述第二掺杂立柱22的掺杂类型不相同；
多个表面结构，所述表面结构包括：第一掺杂阱区3和设置在所述第一掺杂阱区3内的第二掺杂阱区4，所述第一掺杂阱区3与所述第二掺杂阱区4的掺杂类型不相同；
隔离区5，设置在所述超结结构2的第一掺杂立柱21与所述第一掺杂阱区3之间，其中，所述第一掺杂立柱21与所述第一掺杂阱区3的掺杂类型相同，所述隔离区5与所述第二掺杂立柱22的掺杂类型相同。
在具体实施过程中，所述外延层1可以是N型外延层，也可以是P型外延层，在本实施例中不作限制。
在本申请实施例中，所述超结器件可以是VDMOS器件、超结二极管或超结IGBT器件，在此不作限制。
下面结合图7和图8来介绍所述超结器件的具体结构。
以所述超结器件为超结VDMOS器件为例。
当所述VDMOS器件为NMOS器件时，如图7所示，所述第一掺杂阱区3为P阱区，所述第二掺杂阱区4为N阱区，所述第一掺杂立柱21为P型立柱，所述第二掺杂立柱22为N型立柱，所述隔离区5为N型掺杂区。
具体来讲，在超结的P柱(P-Pillar)和P-body区之间设置N型的隔离区，从而使器件在反向导通时P柱区不会向N柱区注入空穴，即减少了超结器件的反向恢复电荷Qrr，进而使器件的反向恢复功耗降低，反向恢复时间降低，即提高了器件的反向恢复能力。在具体实施过程中，所述N型的隔离区的掺杂浓度可以与所述第二掺杂立柱相同或不同，在此不作限制。
当所述VDMOS器件为PMOS器件时，所述第一掺杂阱区为N阱区，所述第二掺杂阱区为P阱区，所述第一掺杂立柱为N型立柱，所述第二掺杂立柱为P型立柱，所述隔离区5为P型掺杂区。
具体来讲，与前述NMOS的原理相同，在超结的N柱(N-Pillar)和N-body区之间设置P型的隔离区，从而使器件在反向导通时N柱区不会向P柱区注入电子，即减少了超结器件的反向恢复电荷Qrr，进而使器件的反向恢复功耗降低，反向恢复时间降低，即提高了器件的反向恢复能力。在具体实施过程中，所述P型的隔离区的掺杂浓度可以与所述第二掺杂立柱相同或不同，在此不作限制。
如图7所示，所述超结VDMOS器件还包括：衬底6，所述外延层外延生长在所述衬底6上。
再以所述超结器件为超结IGBT器件为例。
如图8所示，本申请提供的超结IGBT器件的结构、掺杂及原理与本申请之前提供的超结VDMOS器件相似，当所述器件为IGBT器件时，所述衬底6如图8所示包括：连接的N型衬底和P型衬底。
当然，在具体实施过程中，所述超结器件不限于上述超结VDMOS器件和超结IGBT器件，还可以是超结二极管器件，其超结结构改进原理与前述超结VDMOS器件和超结IGBT器件相似，为了说明书的简洁，在此不再累述。
具体来讲，本申请提供的超结器件，通过设置隔离区5来隔离超结结构与掺杂阱区，使得超结结构与掺杂阱区断开，来达到反向导通时减少空穴或电子注入的目的，使超结器件反向导通时，不会有空穴从P柱区注入到N柱区(N-Pillar)，或不会有电子从N柱区注入到P柱区(P-Pillar)，可以大大减少超结器件的反向恢复电荷Qrr，进而提高器件的反向恢复特性。
上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：
本申请实施例提供的超结器件，在超结结构的第一掺杂立柱与第一掺杂阱区之间设置隔离区，从而起到隔离的作用，使超结器件反向导通时，不会有空穴或电子从第一掺杂阱区注入到第二掺杂立柱。该方法可以大大减少超结器件的反向恢复电荷Qrr，进而提高器件的反向恢复特性。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (7)

1.一种超结器件，其特征在于，所述器件包括：
外延层，所述外延层中有超结结构，所述超结结构为交替设置的多根第一掺杂立柱和多根第二掺杂立柱，其中，所述第一掺杂立柱与所述第二掺杂立柱的掺杂类型不相同；
多个表面结构，所述表面结构包括：第一掺杂阱区和设置在所述第一掺杂阱区内的第二掺杂阱区，所述第一掺杂阱区与所述第二掺杂阱区的掺杂类型不相同；
隔离区，设置在所述超结结构的第一掺杂立柱与所述第一掺杂阱区之间，其中，所述第一掺杂立柱与所述第一掺杂阱区的掺杂类型相同，所述隔离区与所述第二掺杂立柱的掺杂类型相同。
2.如权利要求1所述的器件，其特征在于，所述超结器件为VDMOS器件。
3.如权利要求2所述的器件，其特征在于，所述VDMOS器件为NMOS器件；
所述第一掺杂阱区为P阱区，所述第二掺杂阱区为N阱区，所述第一掺杂立柱为P型立柱，所述所述第二掺杂立柱为N型立柱，所述隔离区为N型掺杂区。
4.如权利要求2所述的器件，其特征在于，所述VDMOS器件为PMOS器件；
所述第一掺杂阱区为N阱区，所述第二掺杂阱区为P阱区，所述第一掺杂立柱为N型立柱，所述所述第二掺杂立柱为P型立柱，所述隔离区为P型掺杂区。
5.如权利要求1所述的器件，其特征在于，所述超结器件为IGBT器件。
6.如权利要求1所述的器件，其特征在于，还包括：
衬底，所述外延层外延生长在所述衬底上。
7.如权利要求6所述的器件，其特征在于，当所述器件为IGBT器件时，所述衬底包括：
连接的N型衬底和P型衬底。
CN201710020769.3A 2017-01-12 2017-01-12 一种超结器件 Pending CN106711189A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710020769.3A CN106711189A (zh) 2017-01-12 2017-01-12 一种超结器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710020769.3A CN106711189A (zh) 2017-01-12 2017-01-12 一种超结器件

Publications (1)

Publication Number Publication Date
CN106711189A true CN106711189A (zh) 2017-05-24

Family

ID=58908277

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710020769.3A Pending CN106711189A (zh) 2017-01-12 2017-01-12 一种超结器件

Country Status (1)

Country Link
CN (1) CN106711189A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107482051A (zh) * 2017-08-22 2017-12-15 电子科技大学 一种变禁带宽度的超结vdmos器件
IT201800006323A1 (it) * 2018-06-14 2019-12-14 Dispositivo a semiconduttore del tipo a bilanciamento di carica, in particolare per applicazioni rf ad elevata efficienza, e relativo procedimento di fabbricazione

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101506940A (zh) * 2006-08-25 2009-08-12 飞思卡尔半导体公司 超结沟槽器件及方法
CN103137679A (zh) * 2011-11-21 2013-06-05 上海华虹Nec电子有限公司 绝缘栅双极型晶体管器件结构及其制作方法
CN104009072A (zh) * 2013-02-25 2014-08-27 中国科学院微电子研究所 一种绝缘栅双极型晶体管及其制作方法
CN106158941A (zh) * 2016-09-29 2016-11-23 中国科学院微电子研究所 一种双向耐压的绝缘栅双极晶体管结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101506940A (zh) * 2006-08-25 2009-08-12 飞思卡尔半导体公司 超结沟槽器件及方法
CN103137679A (zh) * 2011-11-21 2013-06-05 上海华虹Nec电子有限公司 绝缘栅双极型晶体管器件结构及其制作方法
CN104009072A (zh) * 2013-02-25 2014-08-27 中国科学院微电子研究所 一种绝缘栅双极型晶体管及其制作方法
CN106158941A (zh) * 2016-09-29 2016-11-23 中国科学院微电子研究所 一种双向耐压的绝缘栅双极晶体管结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107482051A (zh) * 2017-08-22 2017-12-15 电子科技大学 一种变禁带宽度的超结vdmos器件
CN107482051B (zh) * 2017-08-22 2020-03-17 电子科技大学 一种变禁带宽度的超结vdmos器件
IT201800006323A1 (it) * 2018-06-14 2019-12-14 Dispositivo a semiconduttore del tipo a bilanciamento di carica, in particolare per applicazioni rf ad elevata efficienza, e relativo procedimento di fabbricazione
US11024707B2 (en) 2018-06-14 2021-06-01 Stmicroelectronics S.R.L. Charge balance semiconductor device, in particular for high efficiency RF applications, and manufacturing process thereof

Similar Documents

Publication Publication Date Title
CN107068733B (zh) 半导体器件
DE102007020657B4 (de) Halbleiterbauelement mit einem Halbleiterkörper und Verfahren zur Herstellung desselben
CN101794816B (zh) 半导体器件
CN103460392B (zh) 半导体装置及其制造方法
CN104241376A (zh) 超结结构及其制备方法和半导体器件
CN1130776C (zh) 具有线性电流电压特性的半导体元件
CN105448738A (zh) 含有利用倾斜注入工艺制备的超级结结构的半导体器件
CN102969245B (zh) 一种逆导型集成门极换流晶闸管制作方法
CN104103691B (zh) 具有补偿区的半导体器件
CN102569298A (zh) 包括二极管的半导体器件
CN105097914A (zh) 横向扩散金属氧化物半导体器件及其制造方法
CN102201406A (zh) 一种基于n型外延层的bcd集成器件及其制造方法
CN105931983A (zh) 用于高压器件的低成本的掩膜还原方法及器件
CN110459598A (zh) 一种超结mos型功率半导体器件及其制备方法
CN106298541A (zh) 用于制备横向超级结结构的方法
CN110416285A (zh) 一种超结功率dmos器件
CN106816468A (zh) 具有resurf结构的横向扩散金属氧化物半导体场效应管
CN107221561A (zh) 一种叠层电场调制高压mosfet结构及其制作方法
CN106252414A (zh) 具有场电极和改进的雪崩击穿行为的晶体管
CN104835836A (zh) 一种具有双电场调制的横向超结双扩散金属氧化物半导体场效应管
JPH0732249B2 (ja) 高速スイツチング横形絶縁ゲ−トトランジスタ
CN107579119B (zh) 具有复合介质层纵向超结双扩散金属氧化物半导体场效应管及其制作方法
CN108257950B (zh) 高压集成电路的高电压终端结构
CN102456690A (zh) 半导体器件及其制造方法
CN106571388A (zh) 具有resurf结构的横向扩散金属氧化物半导体场效应管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170524

RJ01 Rejection of invention patent application after publication