CN204706566U - 一种具有过电保护功能的轻穿通型igbt芯片结构 - Google Patents

Abstract

本实用新型涉及功率半导体器件领域，公开了一种具有过电保护功能的轻穿通型IGBT芯片结构。所述轻穿通型IGBT芯片结构，一方面通过N型载流子存储层与N-衬底层配合，降低器件的正向导通压降和关断损耗；另一方面通过在第二P+掺杂层与栅氧化层之间设置所述呈间隔并排状的N+掺杂块层，可增大形成的内部发射极集成电阻的电阻值，有效抑制内部饱和电流的增加，进而扩展了IGBT芯片的短路安全工作区，可有效避免产生大电流冲击，使芯片具有一定的过电保护功能，工作寿命长。

Description

一种具有过电保护功能的轻穿通型IGBT芯片结构

技术领域

本实用新型涉及功率半导体器件领域，具体地，涉及一种具有过电保护功能的轻穿通型IGBT芯片结构。

背景技术

IGBT（Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管）是一种是由BJT(Bipolar Junction Transistor，双极型三极管)和MOS（Metal-Oxid-Semicon-ductor，绝缘栅型场效应管）组成的复合全控型电压驱动式功率半导体器件，集合有MOSFE（Metal-Oxide-Semiconductor Field-Effect Transistor，金氧半场效晶体管）的高输入阻抗和GTR（Giant Transistor，电力晶体管）的低导通压降两者的优点，具有驱动功率小而饱和压降低的特点，普遍适用于直流电压为600V及以上的变流系统如交流电机、变频器、开关电源、照明电路、牵引传动等领域。

为了进一步挖掘IGBT结构的潜力，IGBT的经历了从穿通型结构到非穿通型结构，继而到轻穿通型结构的演变。如图1所示的一种具有轻穿通型结构的IGBT芯片元胞切面，虽然在P-掺杂层与N-衬底层之间设置的N型载流子存储层，可降低IGBT芯片的正向导通压降和关断损耗，但是同样由于N型载流子存储层与N-衬底层形成的NN-型空穴势垒，在正向导通时的电导调制作用下，会在NN-结处聚集大量的空穴，使得芯片的内部饱和电流也将大幅度增加，因此这种轻穿通型IGBT器件的短路安全工作区较小，在大电流冲击下容易损坏IGBT器件。

针对上述轻穿通型IBGT芯片结构的问题，需要提供一种新的轻穿通型IBGT芯片结构，在降低IGBT芯片的正向导通压降和关断损耗的基础上，还能够抑制内部饱和电流的增加，扩展其短路安全工作区，从而有效避免产生大电流冲击，使芯片具有一定的过电保护功能，工作寿命长。

实用新型内容

针对前述轻穿通型IBGT芯片结构的问题，本实用新型提供了一种具有过电保护功能的轻穿通型IGBT芯片结构，在降低IGBT芯片的正向导通压降和关断损耗的基础上，还能够抑制内部饱和电流的增加，扩展其短路安全工作区，从而有效避免产生大电流冲击，使芯片具有一定的过电保护功能，工作寿命长。

本实用新型采用的技术方案，提供了一种具有过电保护功能的轻穿通型IGBT芯片结构，包括若干个呈并联结构的元胞，其特征在于，所述元胞的下表面连接集电极，且向上依次设有集电极金属接触层、第一P+掺杂层、N型缓冲层和N-衬底层；所述元胞的上表面分别连接发射极和栅极，在发射极的下方向下依次设有发射极金属接触层、第二P+掺杂层、P-掺杂层和N型载流子存储层，在栅极的下方向下依次设有栅极金属接触层和由多晶硅栅和栅氧化层组成的沟槽栅结构；所述发射极金属接触层位于两栅极金属接触层之间且间隔设置，所述第二P+掺杂层、P-掺杂层和N型载流子存储层位于两沟槽栅结构之间，且在第二P+掺杂层与栅氧化层之间设有若干个并排的、呈间隔布置的且为长方体结构的N+掺杂块层，所述N型载流子存储层和栅氧化层分别与N-衬底层相连。在所述IGBT芯片的元胞结构中，一方面所述N型载流子存储层与N-衬底层配合，可在正向导通时使得N-衬底层中靠近发射极一侧的空穴浓度增高，降低芯片的正向导通压降和关断损耗；另一方面，相比较于现有的、呈长条状的N+掺杂层结构，在第二P+掺杂层与栅氧化层之间设置的所述呈间隔并排状的N+掺杂块层结构，可使形成的内部发射极集成电阻在均流效果基本不变的情况下，其平均电阻率更高，从而增大了内部发射极集成电阻的电阻值，有效抑制内部饱和电流的增加，进而扩展了IGBT芯片的短路安全工作区，可有效避免产生大电流冲击，使芯片具有一定的过电保护功能，工作寿命长。

具体的，在两相邻N+掺杂块层之间设有为长方体结构的绝缘块层，所述绝缘块层与N+掺杂块层的高度和宽度均相同。所述绝缘块层的设置，还可通过减小导流截面积的方式增大内部发射极集成电阻的电阻值，进一步提升抑制内部饱和电流的效果。

进一步具体的，所述发射极金属接触层局部连接位于其两侧下方的N+掺杂块层和绝缘块层。

进一步具体的，所述绝缘块层的长度不小于0.3倍N+掺杂块层的长度且不大于0.6倍N+掺杂块层的长度。

具体的，所述N+掺杂块层的长宽比为3:2。

具体的，所述沟槽栅结构的深度大于第二P+掺杂层、P-掺杂层和N型载流子存储层三者的厚度之和且不超过1微米。

综上，采用本实用新型所提供的具有过电保护功能的轻穿通型IGBT芯片结构，一方面通过N型载流子存储层与N-衬底层配合，降低器件的正向导通压降和关断损耗；另一方面通过在第二P+掺杂层与栅氧化层之间设置所述呈间隔并排状的N+掺杂块层，可增大形成的内部发射极集成电阻的电阻值，有效抑制内部饱和电流的增加，进而扩展了IGBT芯片的短路安全工作区，可有效避免产生大电流冲击，使芯片具有一定的过电保护功能，工作寿命长。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有的具有轻穿通型结构的IGBT芯片元胞切面示意图。

图2是本实用新型实施例提供的具有过电保护功能的轻穿通型IGBT芯片结构的元胞切面示意图。

图3是本实用新型实施例提供的具有过电保护功能的轻穿通型IGBT芯片结构的元胞平面示意图。

上述附图中：1、集电极金属接触层  2、第一P+掺杂层  3、N型缓存层  4、N-衬底层  5、N型载流子存储层  6、P-掺杂层  7、N+掺杂块层  8、绝缘块层  9、第二P+掺杂层  10、发射极金属接触层  11、栅极金属接触层  12、多晶硅栅 13、栅氧化层。

具体实施方式

以下将参照附图，通过实施例方式详细地描述本实用新型提供的具有过电保护功能的轻穿通型IGBT芯片结构。在此需要说明的是，对于这些实施例方式的说明用于帮助理解本实用新型，但并不构成对本实用新型的限定。

本文中描述的各种技术可以用于但不限于功率半导体器件领域，还可以用于其它类似领域。

本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，单独存在B，同时存在A和B三种情况，本文中术语“或/和”是描述另一种关联对象关系，表示可以存在两种关系，例如，A或/和B，可以表示：单独存在A，单独存在A和B两种情况，另外，本文中字符“/”，一般表示前后关联对象是一种“或”关系。

实施例一，图2示出了本实施例提供的具有过电保护功能的轻穿通型IGBT芯片结构的元胞切面示意图，图3示出了本实施例提供的具有过电保护功能的轻穿通型IGBT芯片结构的元胞平面示意图。所述具有过电保护功能的轻穿通型IGBT芯片结构，包括若干个呈并联结构的元胞，所述元胞的下表面连接集电极，且向上依次设有集电极金属接触层1、第一P+掺杂层2、N型缓冲层3和N-衬底层4；所述元胞的上表面分别连接发射极和栅极，在发射极的下方向下依次设有发射极金属接触层10、第二P+掺杂层9、P-掺杂层6和N型载流子存储层5，在栅极的下方向下依次设有栅极金属接触层11和由多晶硅栅12和栅氧化层13组成的沟槽栅结构；所述发射极金属接触层10位于两栅极金属接触层11之间且间隔设置，所述第二P+掺杂层9、P-掺杂层6和N型载流子存储层5位于两沟槽栅结构之间，且在第二P+掺杂层9与栅氧化层13之间设有若干个并排的、呈间隔布置的且为长方体结构的N+掺杂块层7，所述N型载流子存储层5和栅氧化层13分别与N-衬底层4相连。

在所述IGBT芯片的元胞结构中，一方面所述N型载流子存储层5与N-衬底层4配合，形成一个NN-型空穴势垒，在正向导通时的电导调制作用下，使得N-衬底层4中存在大量空穴，而形成的NN-型空穴势垒将阻止空穴流向P-掺杂层6，并在NN-结处聚集大量的空穴，使得N-衬底层4中靠近发射极一侧的空穴浓度增高，从而可优化元胞内的电场分布，降低芯片的正向导通压降和关断损耗；另一方面，相比较于现有的、呈长条状的N+掺杂层结构，在第二P+掺杂层9与栅氧化层13之间设置的所述呈间隔并排状的N+掺杂块层7结构，可使形成的内部发射极集成电阻在均流效果基本不变的情况下，其平均电阻率更高，从而增大了内部发射极集成电阻的电阻值，有效抑制内部饱和电流的增加，进而扩展了IGBT芯片的短路安全工作区，可有效避免产生大电流冲击，使芯片具有一定的过电保护功能，工作寿命长。

具体的，在两相邻N+掺杂块层7之间设有为长方体结构的绝缘块层8，所述绝缘块层8与N+掺杂块层7的高度和宽度均相同。所述绝缘块层8的设置，还可通过减小导流截面积的方式增大内部发射极集成电阻的电阻值，进一步提升抑制内部饱和电流的效果。进一步具体的，所述发射极金属接触层10局部连接位于其两侧下方的N+掺杂块层7和绝缘块层8。

进一步具体的，所述绝缘块层8的长度不小于0.3倍N+掺杂块层7的长度且不大于0.6倍N+掺杂块层7的长度。所述绝缘块层8的长度的下限值受制约于工艺精度，其上限值需确保内部发射极集成电阻的均流效果，因此作为优化的，本实施例中，所述绝缘块层8的长度为0.5倍N+掺杂层7的长度。

具体的，所述N+掺杂块层7的长宽比为3:2。

具体的，所述沟槽栅结构的深度大于第二P+掺杂层9、P-掺杂层6和N型载流子存储层5三者的厚度之和且不超过1微米。相比较于平面栅结构，所述沟槽栅结构可以改善器件的导通特性，降低导通电阻，为此其下限值需大于第二P+掺杂层9、P-掺杂层6和N型载流子存储层5三者的厚度之和，以便沟槽栅结构向下能够贯穿N型载流子存储层5；同时由于内部饱和电流密度与沟槽栅结构的深度呈递增函数关系，因此沟槽栅结构的深度亦不宜过大，作为举例的，本实施例中，在所述第二P+掺杂层9、P-掺杂层6和N型载流子存储层5三者的厚度之和为4.5微米的情况下，所述沟槽栅结构的深度为5微米。

上述实施例提供的具有过电保护功能的轻穿通型IGBT芯片结构，具有如下有益效果：（1）通过N型载流子存储层与N-衬底层配合，可在正向导通时使得N-衬底层中靠近发射极一侧的空穴浓度增高，降低器件的正向导通压降和关断损耗；（2）通过在第二P+掺杂层与栅氧化层之间设置所述呈间隔并排状的N+掺杂块层，可增大形成的内部发射极集成电阻的电阻值，有效抑制内部饱和电流的增加，进而扩展了IGBT芯片的短路安全工作区，可有效避免产生大电流冲击，使芯片具有一定的过电保护功能，工作寿命长；（3）在两相邻N+掺杂块层之间设置绝缘块层，还可通过减小导流截面积的方式增大内部发射极集成电阻的电阻值，进一步提升抑制内部饱和电流的效果。

如上所述，可较好的实现本实用新型。对于本领域的技术人员而言，根据本实用新型的教导，设计出不同形式的具有过电保护功能的轻穿通型IGBT芯片结构并不需要创造性的劳动。在不脱离本实用新型的原理和精神的情况下对这些实施例进行变化、修改、替换、整合和变型仍落入本实用新型的保护范围内。

Claims (6)

1.一种具有过电保护功能的轻穿通型IGBT芯片结构，包括若干个呈并联结构的元胞，其特征在于，所述元胞的下表面连接集电极，且向上依次设有集电极金属接触层（1）、第一P+掺杂层（2）、N型缓冲层（3）和N-衬底层（4）；

   所述元胞的上表面分别连接发射极和栅极，在发射极的下方向下依次设有发射极金属接触层（10）、第二P+掺杂层（9）、P-掺杂层（6）和N型载流子存储层（5），在栅极的下方向下依次设有栅极金属接触层（11）和由多晶硅栅（12）和栅氧化层（13）组成的沟槽栅结构；

所述发射极金属接触层（10）位于两栅极金属接触层（11）之间且间隔设置，所述第二P+掺杂层（9）、P-掺杂层（6）和N型载流子存储层（5）位于两沟槽栅结构之间，且在第二P+掺杂层（9）与栅氧化层（13）之间设有若干个并排的、呈间隔布置的且为长方体结构的N+掺杂块层（7），所述N型载流子存储层（5）和栅氧化层（13）分别与N-衬底层（4）相连。

2.如权利要求1所述的一种具有过电保护功能的轻穿通型IGBT芯片结构，其特征在于：

在两相邻N+掺杂块层（7）之间设有为长方体结构的绝缘块层（8），所述绝缘块层（8）与N+掺杂块层（7）的高度和宽度均相同。

3.如权利要求2所述的一种具有过电保护功能的轻穿通型IGBT芯片结构，其特征在于，所述发射极金属接触层（10）局部连接位于其两侧下方的N+掺杂块层（7）和绝缘块层（8）。

4.如权利要求2所述的一种具有过电保护功能的轻穿通型IGBT芯片结构，其特征在于，所述绝缘块层（8）的长度不小于0.3倍N+掺杂块层（7）的长度且不大于0.6倍N+掺杂块层（7）的长度。

5.如权利要求1所述的一种具有过电保护功能的轻穿通型IGBT芯片结构，其特征在于，所述N+掺杂块层（7）的长宽比为3:2。

6.如权利要求1所述的一种具有过电保护功能的轻穿通型IGBT芯片结构，其特征在于，所述沟槽栅结构的深度大于第二P+掺杂层（9）、P-掺杂层（6）和N型载流子存储层（5）三者的厚度之和且不超过1微米。