CN106409887B - 一种绝缘栅双极晶体管 - Google Patents

一种绝缘栅双极晶体管 Download PDF

Info

Publication number
CN106409887B
CN106409887B CN201611130412.2A CN201611130412A CN106409887B CN 106409887 B CN106409887 B CN 106409887B CN 201611130412 A CN201611130412 A CN 201611130412A CN 106409887 B CN106409887 B CN 106409887B
Authority
CN
China
Prior art keywords
width
emitter
broadening part
broadening
narrow portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611130412.2A
Other languages
English (en)
Other versions
CN106409887A (zh
Inventor
陆江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201611130412.2A priority Critical patent/CN106409887B/zh
Publication of CN106409887A publication Critical patent/CN106409887A/zh
Application granted granted Critical
Publication of CN106409887B publication Critical patent/CN106409887B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种绝缘栅双极晶体管，包括：衬底；位于所述衬底的栅极结构、发射极和集电极；集电极和发射极分别位于所述衬底的两端；栅极结构包括窄部、第一展宽部和第二展宽部，窄部位于两个发射极之间，第二展宽部位于栅极结构靠近集电极一侧，第一展宽部连接于窄部和第二展宽部之间；第一展宽部的宽度大于窄部的宽度，以填充与发射极连接的位于发射极的第一方向的区域，从而抑制所述发射极边缘的寄生晶体管的开启；二展宽部的宽度大于第一展宽部的宽度。用以解决现有技术中的PNM‑IGBT器件，存在的抗闩锁能力弱的技术问题。实现了在保证器件参数性能的基础上显著的提高抗闩锁能力的技术效果。

Description

一种绝缘栅双极晶体管
技术领域
本发明涉及半导体领域，尤其涉及一种绝缘栅双极晶体管。
背景技术
绝缘栅双极晶体管(Insulated Gate Bipolar Transistor,IGBT)以其低通态压降、高耐压、驱动控制简单、易并联等优点广泛地应用在各类电力电子系统中，是目前高压功率器件领域核心器件之一。为了实现器件的最佳性能，需要尽可能的实现器件各项参数接近设计极限，实际器件设计中，由于各项参数特性相互制约，必须遵循折中原则，选择相对最佳值。通常很难在某项参数得到优化同时，其它参数同时也实现优化。这对设计结构带来了很大的挑战。
Sumitomo等人提出一种采用栅极部分变窄结构来增强电导调制效应的结构，称为partially narrow mesa IGBT(PNM-IGBT)，这种器件采用栅极结构底部区域横向展宽的方法，在局部可以形成纳米级宽度的导电沟道，这样在器件正向导通时，当相邻栅极结构变窄区域接近纳米级宽度的导电沟道时，形成的反型层来阻挡空穴的流动，由于反型层极高的掺杂浓度，在正向导通时阻挡的几乎全部的空穴流动，从而实现极佳的电导调制特性，因此该结构的IGBT器件可以获得低至接近理论极限的导通压降能力。
然而，目前采用PNM结构虽然阻挡了绝大部分的空穴载流子，使得IGBT器件能够获得接近理论极限的导通压降能力，但是如图1所示在器件关断时，漂移区内存储的大量载流子在电场作用下分别向两端流动，其中电子流向器件集电极，空穴流向器件发射极，大量空穴在流向发射极电极时，由于关断时刻栅极负压的作用，大部分空穴会沿着槽栅的侧壁流向源极接触，当经过N+发射极下方的P阱区域101的空穴电流足够大时，引起该位置的PN结正偏置，导致IGBT结构的内部寄生双极晶体管开启，并进一步引起寄生晶闸管开启，造成器件的失效，通常称为IGBT器件内部的闩锁效应。当PNM-IGBT结构关断时，由于其电导调制效应作用较强，相比传统的IGBT器件积累了更多的空穴载流子，这样更容易引起器件的闩锁效应，为此需要增强PNM-IGBT器件器件的抗闩锁能力。
当前，解决上述技术问题是采用在的发射极增加P+掺杂的技术，来调整N+发射极区域下的掺杂浓度，当该处浓度较高时，足够大的电流才能引起PN结正偏，抑制了NPN管得开启，在一定程度上提高了器件的抗闩锁能力。但通过P+浓度增强该处的掺杂浓度的方法，不可避免的会增加器件开启阈值电压，所以掺杂浓度只能在一定程度小范围调整，所以对抗闩锁能力的改善有限。
也就是说，现有技术中的PNM-IGBT器件，存在抗闩锁能力弱的技术问题。
发明内容
本发明通过提供一种绝缘栅双极晶体管，解决了现有技术中的PNM-IGBT器件，存在的抗闩锁能力弱的技术问题。
为解决上述技术问题，本发明提供了如下技术方案：
一种绝缘栅双极晶体管，包括：
衬底；
位于所述衬底的栅极结构、发射极和集电极；其中，所述集电极和所述发射极分别位于所述衬底的两端；所述栅极结构包括窄部、第一展宽部和第二展宽部，所述窄部位于两个所述发射极之间，所述第二展宽部位于所述栅极结构靠近所述集电极一侧，所述第一展宽部连接于所述窄部和所述第二展宽部之间；
其中，所述第一展宽部的宽度大于所述窄部的宽度，以填充与所述发射极连接的位于所述发射极的第一方向的区域，从而抑制所述发射极边缘的寄生晶体管的开启；其中，所述第一方向为，垂直于所述衬底表面，沿所述发射极至所述集电极的方向；
其中，所述第二展宽部的宽度大于所述第一展宽部的宽度，以增强所述晶体管的电导调制特性。
可选的，所述栅极结构包括：槽型栅极和包围所述槽型栅极的栅氧化层。
可选的，所述第一展宽部的宽度大于所述窄部的宽度，具体为：所述第一展宽部的槽型栅极的宽度大于所述窄部的槽型栅极的宽度；所述第二展宽部的宽度大于所述第一展宽部的宽度，具体为：所述第二展宽部的槽型栅极的宽度大于所述第一展宽部的槽型栅极的宽度。
可选的，所述第一展宽部与所述窄部的连接部位于：沿所述第一方向，距所述衬底表面第一深度的位置；所述第一深度为所述发射极的深度。
可选的，所述第一展宽部的宽度大于等于所述发射极宽度的两倍与所述窄部宽度的和值，以完全填充与所述发射极连接的位于所述发射极的第一方向的区域。
可选的，所述衬底的一端设置有第一阱区和位于所述第一阱区表面的第二阱区；所述第二阱区为所述发射极；所述衬底的另一端设置有所述集电极；所述集电极与所述第一阱区的掺杂类型均为第一掺杂类型；所述第二阱区的掺杂类型为与所述第一掺杂类型不同的第二掺杂类型。
可选的，所述第一掺杂类型为N型，所述第二掺杂类型为P型；或者，所述第一掺杂类型为P型，所述第二掺杂类型为N型。
可选的，所述第一阱区和所述集电极之间设置有场截止缓冲层。
可选的，所述发射极表面有发射极接触；所述集电极表面有集电极接触。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
本申请实施例提供的绝缘栅双极晶体管，设置所述栅极结构包括窄部、第一展宽部和第二展宽部，并设置位于所述栅极结构底部的第二展宽部的宽度大于所述第一展宽部的宽度，来实现较强的电导调制效应，还设置所述第一展宽部的宽度大于所述窄部的宽度，以填充与所述发射极连接的位于所述发射极的所述第一方向的区域，从而抑制所述发射极边缘的寄生晶体管的开启，显著增强了器件的抗闩锁能力，即通过栅极结构的两次展宽扩展技术来在保证器件参数性能的基础上显著的提高抗闩锁能力。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为背景技术中绝缘栅双极晶体管的结构图；
图2为本申请实施例中绝缘栅双极晶体管的结构图。
具体实施方式
本申请实施例通过提供一种绝缘栅双极晶体管，解决了现有技术中的PNM-IGBT器件，存在的抗闩锁能力弱的技术问题。实现了在保证器件参数性能的基础上显著的提高抗闩锁能力的技术效果。
为解决上述技术问题，本申请实施例提供技术方案的总体思路如下：
本申请提供一种绝缘栅双极晶体管，包括：
衬底；
位于所述衬底的栅极结构、发射极和集电极；其中，所述集电极和所述发射极分别位于所述衬底的两端；所述栅极结构包括窄部、第一展宽部和第二展宽部，所述窄部位于两个所述发射极之间，所述第二展宽部位于所述栅极靠近所述集电极一侧，所述第一展宽部连接于所述窄部和所述第二展宽部之间；
其中，所述第一展宽部的宽度大于所述窄部的宽度，以填充与所述发射极连接的位于所述发射极的第一方向的区域，从而抑制所述发射极边缘的寄生晶体管的开启；其中，所述第一方向为，垂直于所述衬底表面，沿所述发射极至所述集电极的方向；
其中，所述第二展宽部的宽度大于所述第一展宽部的宽度，以增强所述晶体管的电导调制特性。
本申请实施例提供的绝缘栅双极晶体管，设置所述栅极结构包括窄部、第一展宽部和第二展宽部，并设置位于所述栅极结构底部的第二展宽部的宽度大于所述第一展宽部的宽度，来实现较强的电导调制效应，还设置所述第一展宽部的宽度大于所述窄部的宽度，以填充与所述发射极连接的位于所述发射极的所述第一方向的区域，从而抑制所述发射极边缘的寄生晶体管的开启，显著增强了器件的抗闩锁能力，即通过栅极结构的两次展宽扩展技术来在保证器件参数性能的基础上显著的提高抗闩锁能力。
为了更好的理解上述技术方案，下面将结合具体的实施方式对上述技术方案进行详细说明，应当理解本发明实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。
在本实施例中，提供了一种绝缘栅双极晶体管，如图2所示，包括：
衬底1；
位于所述衬底1的栅极结构2、发射极3和集电极4；其中，所述集电极4和所述发射极3分别位于所述衬底1的两端；所述栅极结构2包括窄部21、第一展宽部22和第二展宽部23，所述窄部21位于两个所述发射极3之间，所述第二展宽部23位于所述栅极结构2靠近所述集电极4一侧，所述第一展宽部22连接于所述窄部21和所述第二展宽部23之间；
其中，所述第一展宽部22的宽度大于所述窄部21的宽度，以填充与所述发射极3连接的位于所述发射极3的第一方向201的区域，从而抑制所述发射极3边缘的寄生晶体管的开启；其中，所述第一方向201为，垂直于所述衬底1表面，沿所述发射极3至所述集电极4的方向；
其中，所述第二展宽部23的宽度大于所述第一展宽部22的宽度，以增强所述晶体管的电导调制特性。
需要说明的是，目前已知的改善抗闩锁能力的方法，均只能够在一定程度上抑制IGBT器件内部寄生NPN管的开启，对器件的抗闩锁能力提升很有限，还往往需要牺牲其它参数作为折中选择。例如，背景技术中提到通过P+浓度增强该出的掺杂浓度的方法，不可避免的会增加器件开启阈值电压，所以掺杂浓度只能在一定程度小范围调整，所以对抗闩锁能力的改善有限。另外，通过空穴分流的方式，改善了一部分的空穴电流流向，但是还会有空穴电流从N+源极下方流过，因此能够调整程度也在有限范围内。由于N+源极下方的P阱区域始终存在，当流过的空穴电流足够大时，仍然会引起的寄生NPN晶体管开启，导致器件闩锁，影响IGBT器件的可靠性能力。而本申请通过展宽所述第一展宽部22和所述第二展宽部23能有效的抑制现有结构该区域的寄生晶体管开启，从而明显提升了器件的抗闩锁能力。
下面结合图2，以所述衬底为N型掺杂，所述发射极3为N+掺杂，所述集电极4为P+掺杂为例，来详细介绍本申请提供的所述绝缘栅双极晶体管的结构。
所述绝缘栅双极晶体管包括：
衬底1，所述衬底1可以为Si或Ge等半导体衬底。
位于所述衬底1的栅极结构2、发射极3和集电极4，其中，所述集电极4和所述发射极3分别位于所述衬底1的两端。
具体来讲，如图2所示，所述衬底1的一端设置有第一阱区5和位于所述第一阱区5表面的第二阱区；所述第二阱区即为所述发射极3；
所述衬底1的另一端设置有所述集电极4；所述集电极4与所述第一阱区5的掺杂类型均为第一掺杂类型；所述第二阱区的掺杂类型为与所述第一掺杂类型不同的第二掺杂类型。
在具体实施过程中，所述第一掺杂类型为N型，所述第二掺杂类型为P型；或者，所述第一掺杂类型为P型，所述第二掺杂类型为N型，在此不作限制。
在本申请实施例中，所述栅极结构2包括窄部21、第一展宽部22和第二展宽部23，所述窄部21位于两个所述发射极3之间，所述第二展宽部23位于所述栅极结构2靠近所述集电极4一侧，所述第一展宽部22连接于所述窄部21和所述第二展宽部23之间；
其中，所述第一展宽部22的宽度大于所述窄部21的宽度，以填充与所述发射极3连接的位于所述发射极3的第一方向101的区域，从而抑制所述发射极3边缘的寄生晶体管的开启；其中，所述第一方向201为，垂直于所述衬底1表面，沿所述发射极3至所述集电极4的方向；
如图2所示，所述栅极结构2包括：
槽型栅极和包围所述槽型栅极的栅氧化层。
在本申请实施例中，所述栅极结构2的展宽是通过增加所述栅极结构2中的槽型栅极的宽度来实现的。
即，所述第一展宽部22的宽度大于所述窄部21的宽度，具体为：所述第一展宽部22的槽型栅极的宽度大于所述窄部21的槽型栅极的宽度；
所述第二展宽部23的宽度大于所述第一展宽部22的宽度，具体为：所述第二展宽部23的槽型栅极的宽度大于所述第一展宽部22的槽型栅极的宽度。
在具体实施过程中，所述栅极结构3的宽度可以逐渐增加也可以在某一位置增加，只需要保证所述发射极3的第一方向201的区域均被所述第一展宽部22填充即可，以抑制寄生NPN晶体管的开启。
在具体实施过程中，所述第一展宽部22与所述窄部21的连接部位于：沿所述第一方向201，距所述衬底1表面第一深度的位置；所述第一深度为所述发射极3的深度。例如：
当发射极3的深度为0.3um时，需要对栅极结构2进行两次横向扩展，第一次在距衬底1表面约0.3μm处，栅极结构2的左右横向扩展约0.5μm，形成第一展宽部22，然后在此基础上，在栅极结构2底部第二次横向扩展，形成需要的PNM结构，即所述第二展宽部23。
具体来讲，这样通过两次栅极横向扩展工艺，形成本发明的结构。实现该结构的工艺与传统的功率器件栅极制造工艺兼容，是在原PNM结构实现基础上，增加一步采用栅极横向扩展工艺，并没有大幅度增加工艺复杂度。
在本申请实施例中，所述第一展宽部22的宽度大于等于所述发射极3宽度的两倍与所述窄部21宽度的和值，以完全填充与所述发射极3连接的位于所述发射极3的第一方向201的区域。例如：
当发射极3的宽度为0.5μm时，第一展宽部22的宽度为1μm加上窄部21的宽度的和值。
进一步，所述第一阱区5和所述集电极3之间设置有场截止缓冲层6(Field Stop，FS层)。
进一步，所述发射极3表面有发射极接触7；所述集电极4表面有集电极接触8。所述发射极接触7和所述集电极接触8可以为金属或多晶硅，在此不作限制。
具体来讲，本发明提供的PNM-IGBT，采用的栅极结构横向扩展工艺，实现栅极两次横向扩展结构，其中栅极结构横向扩展占据了N+发射极接触下方的P阱结构，这样实际器件在大电流关断时，空穴电流直接流向P阱金属电极接触而不再流过N+发射极接触下方，这样可以有效的压制寄生NPN晶体管开启的影响，大大的提升了器件的抗闩锁的能力，所以本发明实现的结构，在优化器件可靠性能力的同时，也没有造成其它器件参数的退化，提升了PNM-IGBT结构的综合参数性能。
上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：
本申请实施例提供的绝缘栅双极晶体管，设置所述栅极结构包括窄部、第一展宽部和第二展宽部，并设置位于所述栅极结构底部的第二展宽部的宽度大于所述第一展宽部的宽度，来实现较强的电导调制效应，还设置所述第一展宽部的宽度大于所述窄部的宽度，以填充与所述发射极连接的位于所述发射极的所述第一方向的区域，从而抑制所述发射极边缘的寄生晶体管的开启，显著增强了器件的抗闩锁能力，即通过栅极结构的两次展宽扩展技术来在保证器件参数性能的基础上显著的提高抗闩锁能力。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种绝缘栅双极晶体管，其特征在于，包括：
衬底；
位于所述衬底的栅极结构、发射极和集电极；其中，所述集电极和所述发射极分别位于所述衬底的两端；所述栅极结构包括窄部、第一展宽部和第二展宽部，所述窄部位于两个所述发射极之间，所述第二展宽部位于所述栅极结构靠近所述集电极一侧，所述第一展宽部连接于所述窄部和所述第二展宽部之间；
其中，所述第一展宽部的宽度大于所述窄部的宽度，以填充与所述发射极连接的位于所述发射极的第一方向的区域，从而抑制所述发射极边缘的寄生晶体管的开启；其中，所述第一方向为，垂直于所述衬底表面，沿所述发射极至所述集电极的方向；
其中，所述第二展宽部的宽度大于所述第一展宽部的宽度，以增强所述晶体管的电导调制特性；
其中，所述栅极结构位于所述发射极下的区域横向展宽为所述第一展宽部，所述栅极结构的展宽宽度大于等于两个所述发射极的最远距离，使所述发射极下方的区域被所述栅极结构所完全填充。
2.如权利要求1所述的绝缘栅双极晶体管，其特征在于，所述栅极结构包括：
槽型栅极和包围所述槽型栅极的栅氧化层。
3.如权利要求2所述的绝缘栅双极晶体管，其特征在于：
所述第一展宽部的宽度大于所述窄部的宽度，具体为：所述第一展宽部的槽型栅极的宽度大于所述窄部的槽型栅极的宽度；
所述第二展宽部的宽度大于所述第一展宽部的宽度，具体为：所述第二展宽部的槽型栅极的宽度大于所述第一展宽部的槽型栅极的宽度。
4.如权利要求1所述的绝缘栅双极晶体管，其特征在于，所述第一展宽部与所述窄部的连接部位于：沿所述第一方向，距所述衬底表面第一深度的位置；所述第一深度为所述发射极的深度。
5.如权利要求1所述的绝缘栅双极晶体管，其特征在于，所述第一展宽部的宽度大于等于所述发射极宽度的两倍与所述窄部宽度的和值，以完全填充与所述发射极连接的位于所述发射极的第一方向的区域。
6.如权利要求1所述的绝缘栅双极晶体管，其特征在于：
所述衬底的一端设置有第一阱区和位于所述第一阱区表面的第二阱区；所述第二阱区为所述发射极；
所述衬底的另一端设置有所述集电极；所述集电极与所述第一阱区的掺杂类型均为第一掺杂类型；所述第二阱区的掺杂类型为与所述第一掺杂类型不同的第二掺杂类型。
7.如权利要求6所述的绝缘栅双极晶体管，其特征在于，所述第一掺杂类型为N型，所述第二掺杂类型为P型；或者，所述第一掺杂类型为P型，所述第二掺杂类型为N型。
8.如权利要求6所述的绝缘栅双极晶体管，其特征在于，所述第一阱区和所述集电极之间设置有场截止缓冲层。
9.如权利要求1-8任一所述的绝缘栅双极晶体管，其特征在于，所述发射极表面有发射极接触；所述集电极表面有集电极接触。
CN201611130412.2A 2016-12-09 2016-12-09 一种绝缘栅双极晶体管 Active CN106409887B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611130412.2A CN106409887B (zh) 2016-12-09 2016-12-09 一种绝缘栅双极晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611130412.2A CN106409887B (zh) 2016-12-09 2016-12-09 一种绝缘栅双极晶体管

Publications (2)

Publication Number Publication Date
CN106409887A CN106409887A (zh) 2017-02-15
CN106409887B true CN106409887B (zh) 2019-07-26

Family

ID=58083510

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611130412.2A Active CN106409887B (zh) 2016-12-09 2016-12-09 一种绝缘栅双极晶体管

Country Status (1)

Country Link
CN (1) CN106409887B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110501589A (zh) * 2019-08-14 2019-11-26 中国科学院近代物理研究所 一种asic闩锁模拟和保护系统及方法
CN113964194A (zh) * 2021-09-03 2022-01-21 西安电子科技大学 一种具有高双向阻断及超低损耗性能的igbt器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051524A (zh) * 2013-03-15 2014-09-17 英飞凌科技奥地利有限公司 半导体器件
WO2016042955A1 (ja) * 2014-09-17 2016-03-24 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051524A (zh) * 2013-03-15 2014-09-17 英飞凌科技奥地利有限公司 半导体器件
WO2016042955A1 (ja) * 2014-09-17 2016-03-24 富士電機株式会社 半導体装置および半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A Partial Narrow Mesa Superjunction IGBT;Bo Liu，et al;《Advanced Materials Research》;20130325;第677卷;第334-339页 *

Also Published As

Publication number Publication date
CN106409887A (zh) 2017-02-15

Similar Documents

Publication Publication Date Title
WO2020151088A1 (zh) 一种极低反向恢复电荷超结功率vdmos
CN108807504A (zh) 碳化硅mosfet器件及其制造方法
CN105679816A (zh) 一种沟槽栅电荷存储型igbt及其制造方法
CN110504310A (zh) 一种具有自偏置pmos的ret igbt及其制作方法
CN105870178A (zh) 一种双向igbt器件及其制造方法
JP2010251608A (ja) 半導体装置
CN102446966B (zh) 一种集成反并联二极管的igbt结构及其制造方法
CN106024876A (zh) 用于消除回滞现象的逆导型横向绝缘栅双极型晶体管器件
CN106409887B (zh) 一种绝缘栅双极晶体管
CN106876455A (zh) 一种低关断损耗双槽栅soi‑ligbt器件结构
CN109087952A (zh) 具有低比导通电阻的分离栅vdmos器件及制造方法
US20150357450A1 (en) Charge reservoir igbt top structure
CN105047704B (zh) 一种具有连通型存储层的高压igbt及其制造方法
CN106505099B (zh) 一种槽型栅功率场效应晶体管
CN104916674B (zh) 一种电流增强型横向绝缘栅双极型晶体管
CN117497579A (zh) 碳化硅igbt的结构、制造方法及电子设备
WO2021088478A1 (zh) 绝缘栅双极型晶体管
CN204668313U (zh) 一种新型轻穿通igbt器件
CN109728075A (zh) 一种内建SBD保护结构的SiC-TMOS器件及其制作方法
CN104078498A (zh) 一种沟槽隔离横向绝缘栅双极型晶体管
CN106409895B (zh) 一种绝缘栅双极晶体管及其制造方法
CN111430454B (zh) 一种低饱和电流的绝缘体上硅横向绝缘栅双极型晶体管
JP2016046416A (ja) 半導体装置
CN204706566U (zh) 一种具有过电保护功能的轻穿通型igbt芯片结构
KR20230088149A (ko) 분리 버퍼 구조를 갖는 초접합 igbt

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant