CN105047704B - 一种具有连通型存储层的高压igbt及其制造方法 - Google Patents
一种具有连通型存储层的高压igbt及其制造方法 Download PDFInfo
- Publication number
- CN105047704B CN105047704B CN201510374743.XA CN201510374743A CN105047704B CN 105047704 B CN105047704 B CN 105047704B CN 201510374743 A CN201510374743 A CN 201510374743A CN 105047704 B CN105047704 B CN 105047704B
- Authority
- CN
- China
- Prior art keywords
- bases
- igbt
- groove
- layer
- communicate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000009825 accumulation Methods 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 20
- 239000010703 silicon Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 10
- 229920005591 polysilicon Polymers 0.000 claims abstract description 10
- -1 phosphonium ion Chemical class 0.000 claims description 15
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 229910052681 coesite Inorganic materials 0.000 claims description 6
- 229910052906 cristobalite Inorganic materials 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052682 stishovite Inorganic materials 0.000 claims description 6
- 229910052905 tridymite Inorganic materials 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 238000005538 encapsulation Methods 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 abstract description 15
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 238000004088 simulation Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
本发明公开了一种具有连通型存储层的高压IGBT，在n‑硅衬底的上方中间沟槽内和两侧的平面部分有栅氧化层，栅氧化层上方设有T型的多晶硅层，称为沟槽‑平面栅极G；沟槽‑平面栅极G两侧n‑型硅衬底上各设有一个p基区，每个p基区内设有n+发射区，n+发射区上表面与p基区短路构成发射极E；在整个有源区内n‑漂移区上方与p基区相接处，设有连通的n存储层；在n‑漂移区下方依次设有n场阻止层、p+集电区、集电极C。本发明还公开了上述的具有连通型存储层的高压IGBT制造方法。本发明的高压IGBT结构，大幅度降低器件导通时的饱和电压，阻断电压高、导通损耗极低、闩锁电流密度较高、饱和电流密度较低。
Description
技术领域
本发明属于电力半导体器件技术领域，涉及一种具有连通型存储层的高压IGBT，本发明还涉及该种具有连通型存储层的高压IGBT制造方法。
背景技术
IGBT的发展主要受制于其饱和电压与阻断电压、关断损耗及短路能力三者之间矛盾关系。若提高其阻断电压，饱和电压必然也会随之增加，导致通态功耗增大。若降低饱和电压，关断损耗则会随之增加，同时抗短路能力也会下降，导致器件的可靠性下降。因此，高压IGBT设计必须在保证阻断电压、关断损耗及短路能力的前提下，尽可能地降低其饱和电压。
现有的平面栅和沟槽栅IGBT结构中，通常引入载流子存储(CS)层，以产生电子注入增强效应，从而增加导通期间的电导调制，达到降低饱和电压的目的。但采用分立的CS层的作用效果较弱，对饱和压降的降低幅度很有限。本发明提出了一种具有连通型存储层的沟槽-平面栅高压IGBT(以下简称CCS-TP-IGBT)，将能有效地克服上述的不足，能很好地满足高压大功率开关的应用要求。
发明内容
本发明的目的在于提供一种具有连通型存储层的高压IGBT，在保证高阻断电压的同时，能够显著降低器件的饱和电压，同时对其短路能力的影响较小。
本发明的另一目的还在于提供该种具有连通型存储层的高压IGBT制造方法，器件的结构设计和制作的自由度较大，制作工艺成本较低。
本发明采用的技术方案是，一种具有连通型存储层的高压IGBT，包括作为n-漂移区的n-硅衬底，在n-硅衬底的上方中间开有沟槽，在沟槽内和两侧的平面部分有厚度相同的栅氧化层，在栅氧化层上方设置有一个T型的多晶硅层，称为沟槽-平面栅极G；在沟槽-平面栅极G两侧的n-型硅衬底上各设置有一个p基区，并通过栅氧化层与平面栅极隔离，每个p基区内设置有n+发射区，在n+发射区上表面与p基区短路构成发射极E；在整个有源区内的n-漂移区上方与p基区相接处，设置有连通的n存储层；在n-漂移区下方设置有n场阻止层，在n场阻止层下方设置有p+集电区，在p+集电区下方设置有集电极C。
本发明采用的另一技术方案是，一种上述的具有连通型存储层的高压IGBT制造方法，该方法按以下步骤进行：
步骤1：在经过处理的<100>n型硅衬底背面，先采用磷离子注入，退火兼推进，形成n场阻止层；
步骤2：在n场阻止层表面，再采用硼离子注入，退火兼推进，形成p+集电区；
步骤3：通过热氧化在n-硅衬底表面生长一层SiO2掩蔽层；
步骤4：沿n-硅衬底上端中间部位纵向设定沟槽的窗口，利用反应离子刻蚀方法刻蚀出浅沟槽；
步骤5：腐蚀掉SiO2掩蔽层，重新热生长栅氧化层，并淀积多晶硅，采用表面平坦化方法，形成表面平整的多晶硅层；
步骤6：刻蚀多晶硅栅和栅氧化层，形成栅极G；
步骤7：采用硼离子注入，退火兼推进，在表面形成p基区；
步骤8：采用高能磷离子注入，退火兼推进，在p基区下方与n-衬底相接处形成连通型的n存储层；
步骤9：采用磷离子注入，退火兼推进，在p基区表面形成n+发射区；
步骤10：进行电极制备、划片、封装，即成。
本发明的有益效果是，该具有连通型存储层的高压IGBT在以下的文本中简称CCS-TP-IGBT，能显著降低饱和电压，提高抗闩锁和抗短路的能力，并增加器件设计与制造的自由度；本发明高压IGBT的制作方法较为简单，工艺成本低，便于推广利用。
附图说明
图1是现有的具有载流子存储层的平面栅IGBT结构剖面示意图；
图2是现有的沟槽-平面栅IGBT结构剖面示意图；
图3是本发明CCS-TP-IGBT的结构剖面示意图；
图4是本发明CCS-TP-IGBT结构的等效电路示意图；
图5是本发明CCS-TP-IGBT与现有的TP-IGBT和CS-IGBT在相同的结构参数下的正向阻断特性模拟曲线比较；
图6是本发明CCS-TP-IGBT与现有的TP-IGBT和CS-IGBT在相同的结构参数下的导通特性模拟曲线比较；
图7为本发明CCS-TP-IGBT与现有的TP-IGBT和CS-IGBT在相同的结构参数下的开通特性模拟曲线比较；
图8为本发明CCS-TP-IGBT与现有的TP-IGBT和CS-IGBT在相同的结构参数下的关断特性模拟曲线比较；
图9是本发明CCS-TP-IGBT与现有TP-IGBT和CS-IGBT在相同的结构参数下I-V特性模拟曲线比较。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
参照图1，现有的CS-IGBT结构是，导电沟道在表面，其长度由p基区和n+发射区扩散的横向结深之差决定。此外，在p基区的下方有一个浓度稍高于n-漂移区的n载流子存储层。，
参照图2，现有的TP-IGBT结构是，导电沟道也在表面，只是在两个p基区之间的n-漂移区上方设置了一个浅沟槽，且沟槽深度小于p基区的深度，沟槽宽度小于两侧p基区之间的间距。
参照图3，本发明具有连通型存储层的高压IGBT的结构是，包括作为n-漂移区的n-硅衬底，在n-硅衬底的上方中间开有(浅的)沟槽，在沟槽内和两侧的平面部分有厚度相同的栅氧化层，在栅氧化层上方设置有一个T型的多晶硅层，称为沟槽-平面栅极G；在沟槽-平面栅极G两侧的n-型硅衬底上各设置有一个p基区，并通过栅氧化层与平面栅极隔离，每个p基区内设置有n+发射区，在n+发射区上表面与p基区短路构成发射极E；在整个有源区内的n-漂移区上方与p基区相接处，设置有连通的n存储(CCS)层；在n-漂移区下方设置有n场阻止层，在n场阻止层下方设置有p+集电区，在p+集电区下方设置有集电极C。
由此可见，本发明的CCS-TP-IGBT，是将现有的TP-IGBT和CS-IGBT相结合，并将p基区下方分立的存储(CS)层改成连通型的存储(CCS)层，其他区域均没有变化。
图1-图3中从下向上均有三个pn结，分别称为J1，J2，J3结。
本发明的CCS-TP-IGBT的参数控制范围是：
沟槽的深度小于p基区的结深，沟槽的宽度小于两侧p基区的间距，且p基区的表面距沟槽侧壁台面宽度为1～2μm。
n存储层的浓度为1×1015cm-3～5×1015cm-3，n存储层的厚度为2～3μm。
本发明的CCS-TP-IGBT的工作原理是：
参照图3，当在CCS-TP-IGBT两端加上正向电压(UCE>0)时，J2结反偏，承担正向阻断电压，由于CS的浓度高于n-漂移区，导致其阻断电压有所压降；同时由于浅沟槽的存在，能够将J2结弯曲处集中的电场转移到沟槽的底部，有利于提高其阻断电压；所以浅沟槽能够弥补存储层对器件阻断电压的影响；
当在CCS-TP-IGBT栅极G加上高于阈值电压的正栅压(UGE>UT)时，沟道仍在p基区的表面形成，同时沟槽侧壁会形成电子积累区，n+发射区会通过沟道和积累区向n-漂移区注入电子，导致J1结更加正偏；于是集电区向n-漂移区注入空穴，注入的空穴一部分会与发射区过来的电子复合，另一部分会通过n+发射区正下方的p基区而流入发射极，由于存在连通的载流子存储层，使得p基区与n载流子存储层之间处形成了一个空穴势垒，会阻止空穴从此顺利通过，于是会在连通型存储层下方的n-漂移区内会产生空穴积累，导致电子注入增强效应显著加强，使器件具有更低的饱和电压；
当在CCS-TP-IGBT栅极G加上负栅压(UGE<0)时，p基区表面的沟道消失，切断了电子的来源，于是n-漂移区的非平衡载流子将会通过复合和集-射极外加正电压的抽取而逐渐减小，直到所有的非平衡载流子消失，CCS-TP-IGBT才彻底关断。
可见，本发明CCS-TP-IGBT的关断机理与TP-IGBT和CS-IGBT完全相同。
图4为本发明CCS-TP-IGBT的等效电路，由图4可见，该CCS-TP-IGBT结构相当于一个由MOSFET控制的pnp晶体管和pin二极管的并联电路。
模拟验证
为了评价本发明CCS-TP-IGBT的特性，以6.5kV电压等级为例，根据图3建立了结构模型，利用ISE仿真软件对CCS-TP-IGBT的正向阻断特性、导通特性、开关特性及I-V特性分别进行了仿真，并与具有相同结构参数(即当存储层厚度WCS为0时，CS-TP-IGBT结构与TP-IGBT结构完全相同；当沟槽深度dt为0时，CS-TP-IGBT结构则与CS-IGBT结构完全相同)的现有TP-IGBT和CS-IGBT进行了比较。
1)阻断特性
图5给出了本发明的CCS-TP-IGBT与现有的TP-IGBT和CS-IGBT的正向阻断特性曲线的比较。由图5可见，本发明的CCS-TP-IGBT的正向阻断电压与TP-IGBT非常接近，其阻断电压稍高于CS-IGBT，但在420K的高温下，本发明的CCS-TP-IGBT的高温漏电流稍低于现有的TP-IGBT和CS-IGBT。
2)导通特性
图6给出了本发明的CCS-TP-IGBT与现有的TP-IGBT和CS-IGBT的导通特性曲线的比较。由图6可见，本发明的CCS-TP-IGBT的饱和电压明显要比TP-IGBT和CS-IGBT低得多。在100A/cm2的电流密度下，CCS-TP-IGBT的饱和电压比TP-IGBT低约0.2V,比CS-IGBT低0.6V。在420K的高温下，本发明的CCS-TP-IGBT的零电流系数点更低，对应的电流密度仅为21A/cm2，说明CCS-TP-IGBT高温导通特性比TP-IGBT和CS-IGBT更好。
3)开关特性
图7、图8分别为本发明的本发明的CCS-TP-IGBT与现有的TP-IGBT和CS-IGBT在相同结构参数和外电路条件下的开通和关断特性模拟曲线比较。由图7所示的开通特性可见，本发明CCS-TP-IGBT的开通比现有TP-IGBT的开通稍快，但比现有CS-IGBT的开通明显要快很多。由图8所示的关断特性可见，本发明CCS-TP-IGBT的关断曲线与现有TP-IGBT关断曲线几乎重合，均比CS-IGBT的关断稍慢。在420K高温下的拖尾电流均有所减小。
4)I-V特性
图9是本发明的CCS-TP-IGBT与现有TP-IGBT和CS-IGBT在相同结构参数下的I-V特性模拟曲线随温度的变化比较图。由图9可见，在300K时CCS-TP-IGBT的饱和电流密度比TP-IGBT高约75A/cm2，比CS-IGBT高约150A/cm2；在420K时CS-TP-IGBT的闩锁电流密度高达1150A/cm2，比TP-IGBT的低约30A/cm2，比CS-IGBT的高约240A/cm2。说明CCS-TP-IGBT的抗闩锁能力较高。
本发明的具有连通型存储层的高压IGBT制造方法，具体按照以下步骤实施：
步骤1：在经过处理的<100>n型硅衬底背面，先采用磷离子(P+)注入，退火兼推进，形成n场阻止层；
步骤2：在n场阻止层表面，再采用硼离子(B+)注入，退火兼推进，形成p+集电区；
步骤3：通过热氧化在n-硅衬底表面生长一层SiO2掩蔽层；
步骤4：沿n-硅衬底上端中间部位纵向设定沟槽的窗口，利用反应离子刻蚀方法(RIE)刻蚀出浅沟槽；
步骤5：腐蚀掉SiO2掩蔽层，重新热生长栅氧化层，并淀积多晶硅，采用表面平坦化方法，形成表面平整的多晶硅层；
步骤6：刻蚀多晶硅栅和栅氧化层，形成栅极G；
步骤7：采用硼离子(B+)注入，退火兼推进，在表面形成p基区；
步骤8：采用高能磷离子(P+)注入，退火兼推进，在p基区下方与n-衬底相接处形成连通型的n存储(CCS)层；
步骤9：采用磷离子(P+)注入，退火兼推进，在p基区表面形成n+发射区；
步骤10：进行电极制备、划片、封装，即成。
综上所述，本发明的CCS-TP-IGBT结构与现有的CS-IGBT或TP-IGBT结构相比，采用连通型的存储层和浅沟槽相结合，显著地降低器件的饱和电压，并保证器件具有高的阻断电压和抗闩锁能力。此外，由于沟槽深度较浅，连通型的存储层受沟槽的影响较小，器件设计与制作的自由度较大。在实际制作时只需要在传统的平面栅IGBT的工艺基础上增加浅沟槽的刻蚀工艺和存储层的离子注入工艺，成本较低，便于推广。
Claims (2)
1.一种具有连通型存储层的高压IGBT，其特征在于：包括作为n-漂移区的n-硅衬底，在n-硅衬底的上方中间开有沟槽，在沟槽内和两侧的平面部分有厚度相同的栅氧化层，在栅氧化层上方设置有一个T型的多晶硅层，称为沟槽-平面栅极G；在沟槽-平面栅极G两侧的n-硅衬底上各设置有一个p基区，并通过栅氧化层与平面栅极隔离，每个p基区内设置有n+发射区，在n+发射区上表面与p基区短路构成发射极E；在整个有源区内的n-漂移区上方与p基区相接处，设置有连通的n存储层；在n-漂移区下方设置有n场阻止层，在n场阻止层下方设置有p+集电区，在p+集电区下方设置有集电极C；
所述沟槽的形状为矩形槽，底部拐角处光滑，沟槽深度小于p基区的深度，沟槽宽度小于p基区之间的间距，并且p基区上表面内边沿与所在一侧沟槽侧壁形成的台面宽度为1～2μm；
所述n存储层的浓度为1×1015cm-3～5×1015cm-3，n存储层的厚度为2～3μm。
2.一种权利要求1所述的具有连通型存储层的高压IGBT制造方法，其特征在于，该方法按以下步骤进行：
步骤1：在经过处理的<100>n-硅衬底背面，先采用磷离子注入，退火兼推进，形成n场阻止层；
步骤2：在n场阻止层表面，再采用硼离子注入，退火兼推进，形成p+集电区；
步骤3：通过热氧化在n-硅衬底表面生长一层SiO2掩蔽层；
步骤4：沿n-硅衬底上端中间部位纵向设定沟槽的窗口，利用反应离子刻蚀方法刻蚀出沟槽；所述沟槽的形状为矩形槽，底部拐角处光滑，沟槽深度小于p基区的深度，沟槽宽度小于p基区之间的间距，并且p基区的表面距沟槽侧壁台面宽度为1～2μm；
步骤5：腐蚀掉SiO2掩蔽层，重新热生长栅氧化层，并淀积多晶硅，采用表面平坦化方法，形成表面平整的多晶硅层；
步骤6：刻蚀多晶硅栅和栅氧化层，形成栅极G；
步骤7：采用硼离子注入，退火兼推进，在表面形成p基区；
步骤8：采用高能磷离子注入，退火兼推进，在p基区下方与n-衬底相接处形成连通型的n存储层，所述n存储层的浓度为1×1015cm-3～5×1015cm-3，n存储层的厚度为2～3μm；
步骤9：采用磷离子注入，退火兼推进，在p基区表面形成n+发射区；
步骤10：进行电极制备、划片、封装，即成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510374743.XA CN105047704B (zh) | 2015-06-30 | 2015-06-30 | 一种具有连通型存储层的高压igbt及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510374743.XA CN105047704B (zh) | 2015-06-30 | 2015-06-30 | 一种具有连通型存储层的高压igbt及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105047704A CN105047704A (zh) | 2015-11-11 |
| CN105047704B true CN105047704B (zh) | 2018-04-27 |
Family
ID=54454099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510374743.XA Active CN105047704B (zh) | 2015-06-30 | 2015-06-30 | 一种具有连通型存储层的高压igbt及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105047704B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6621925B2 (ja) * | 2016-07-19 | 2019-12-18 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| CN108258041B (zh) * | 2018-01-17 | 2020-06-30 | 电子科技大学 | 一种具有载流子存储层的三栅薄soi ligbt |
| CN110504260B (zh) * | 2019-08-29 | 2022-11-04 | 电子科技大学 | 一种具有自偏置pmos的横向沟槽型igbt及其制备方法 |
| CN113990926B (zh) * | 2021-10-26 | 2023-11-24 | 电子科技大学 | 一种降低集成二极管反向恢复损耗的rc-igbt结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6323090B1 (en) * | 1999-06-09 | 2001-11-27 | Ixys Corporation | Semiconductor device with trenched substrate and method |
| CN101540338A (zh) * | 2009-04-29 | 2009-09-23 | 西安理工大学 | 一种沟槽平面栅mosfet器件及其制造方法 |
| CN102184950A (zh) * | 2011-05-09 | 2011-09-14 | 电子科技大学 | 一种具有空穴阻挡层的绝缘栅双极型晶体管 |
| CN103794638A (zh) * | 2012-10-26 | 2014-05-14 | 中国科学院微电子研究所 | 一种igbt器件及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8729608B2 (en) * | 2012-01-31 | 2014-05-20 | Panasonic Corporation | Semiconductor device and method of manufacturing the device |
-
2015
- 2015-06-30 CN CN201510374743.XA patent/CN105047704B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6323090B1 (en) * | 1999-06-09 | 2001-11-27 | Ixys Corporation | Semiconductor device with trenched substrate and method |
| CN101540338A (zh) * | 2009-04-29 | 2009-09-23 | 西安理工大学 | 一种沟槽平面栅mosfet器件及其制造方法 |
| CN102184950A (zh) * | 2011-05-09 | 2011-09-14 | 电子科技大学 | 一种具有空穴阻挡层的绝缘栅双极型晶体管 |
| CN103794638A (zh) * | 2012-10-26 | 2014-05-14 | 中国科学院微电子研究所 | 一种igbt器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105047704A (zh) | 2015-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105047705B (zh) | 一种电子注入增强型的高压igbt及其制造方法 | |
| CN104347689B (zh) | 双沟槽‑栅极绝缘栅双极晶体管结构 | |
| CN107799587A (zh) | 一种逆阻型igbt及其制造方法 | |
| CN105047704B (zh) | 一种具有连通型存储层的高压igbt及其制造方法 | |
| CN106847891A (zh) | 一种通过mosfet控制结终端集成体二极管的rc‑igbt器件 | |
| CN105679816B (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN102169892B (zh) | 一种增强型平面绝缘栅双极型晶体管 | |
| CN104701380B (zh) | 一种双向mos型器件及其制造方法 | |
| CN102945804B (zh) | 一种沟槽栅型igbt芯片制作方法 | |
| CN104393034A (zh) | 一种mos栅控晶闸管及其制造方法 | |
| CN109065607A (zh) | 一种双极型功率半导体器件及其制备方法 | |
| CN102593154B (zh) | 一种具有p型埋层结构的槽栅二极管 | |
| CN110504310A (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| CN106024876A (zh) | 用于消除回滞现象的逆导型横向绝缘栅双极型晶体管器件 | |
| CN102306657A (zh) | 一种具有浮空埋层的绝缘栅双极型晶体管 | |
| CN112420694A (zh) | 集成反向肖特基续流二极管的可逆导碳化硅jfet功率器件 | |
| CN102779839A (zh) | 一种具有深能级杂质注入的绝缘栅双极性晶体管 | |
| CN106783990A (zh) | 一种槽栅双极型晶体管 | |
| CN109148566A (zh) | 碳化硅mosfet器件及其制造方法 | |
| CN109065608A (zh) | 一种横向双极型功率半导体器件及其制备方法 | |
| CN107768434A (zh) | 一种双向igbt及其制造方法 | |
| CN104299990A (zh) | 绝缘栅双极晶体管及其制造方法 | |
| CN105529370A (zh) | 一种mos触发负阻二极管及其制造方法 | |
| CN103579323B (zh) | 一种宽元胞绝缘栅双极型晶体管 | |
| CN106409887B (zh) | 一种绝缘栅双极晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201110 Address after: Room E101, No. 211 Tiangu Eighth Road, Xi'an High-tech Zone, Shaanxi Province Patentee after: XI'AN SEMIPOWER ELECTRONIC TECHNOLOGY Co.,Ltd. Address before: 710048 Shaanxi city of Xi'an Province Jinhua Road No. 5 Patentee before: XI'AN University OF TECHNOLOGY |
|
| TR01 | Transfer of patent right |