JP6621925B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6621925B2
JP6621925B2 JP2018528439A JP2018528439A JP6621925B2 JP 6621925 B2 JP6621925 B2 JP 6621925B2 JP 2018528439 A JP2018528439 A JP 2018528439A JP 2018528439 A JP2018528439 A JP 2018528439A JP 6621925 B2 JP6621925 B2 JP 6621925B2
Authority
JP
Japan
Prior art keywords
region
conductivity type
semiconductor device
collector
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018528439A
Other languages
English (en)
Other versions
JPWO2018016208A1 (ja
Inventor
憲治 濱田
憲治 濱田
和也 小西
和也 小西
洪平 海老原
洪平 海老原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2018016208A1 publication Critical patent/JPWO2018016208A1/ja
Application granted granted Critical
Publication of JP6621925B2 publication Critical patent/JP6621925B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
半導体材料として珪素（Ｓｉ）または炭化珪素（ＳｉＣ）を用いた、絶縁ゲート型バイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：以下「ＩＧＢＴ」と記す）が知られている。
ＩＧＢＴにおいては、オン時の抵抗、つまりオン抵抗を低減するために、種々の技術が提案されている。例えば、特許文献１の技術では、キャリア蓄積用のキャリア蓄積領域を形成することによってオン抵抗を低減している。また例えば、特許文献２の技術では、電流抑制層を形成することによってオン抵抗を低減している。
特開２００５−３４７２８９号公報 特開２００８−２１１１７８号公報
特許文献１及び２の技術によれば、ＩＧＢＴのオン抵抗を低減できる一方で、ラッチアップ破壊耐量が低下するという問題が生じる。なお、ラッチアップとは、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）またはＩＧＢＴなどの入出力端子に、電源電圧以上、または、負の電圧が印加された時などに、デバイスの中に存在するｐｎｐｎ構造が寄生サイリスタとして動作し、電源を切るまで電流が流れ続ける状態である。
具体的には、ＩＧＢＴにおけるコレクタ層・ドリフト層・ベース層・エミッタ層からなるｐｎｐｎ構造の寄生サイリスタでは、ＩＧＢＴのオフ動作時に、ドリフト層内に蓄積している電子がコレクタ電極に、正孔がエミッタ電極に流れる。この場合において、ゲート電圧により形成される電子の通路、つまりチャネルを、ゲート電圧を下げて遮断したとしても、ほとんどのコレクタ電流は、寄生サイリスタであるｐｎｐｎ構造部分に流れ続ける。
この結果、ＩＧＢＴは、定格を超える大電流、高電圧、高温状態などで動作してしまう可能性がある。つまり、電源を切らない限り、大電流により発熱してラッチアップ破壊と呼ばれる破壊に至る可能性が想定される。このように、ラッチアップの発生は、デバイスの動作不良や破壊につながるため、ＩＣやＩＧＢＴでは不都合である。特に、この問題は、特許文献１及び２に開示されているような、オン抵抗を低減するためのキャリア蓄積領域及び電流抑制層を備える構造において顕著になることが想定される。
そこで、本発明は、上記のような問題点を鑑みてなされたものであり、ラッチアップ破壊耐量を向上させることが可能な技術を提供することを目的とする。
本発明に係る半導体装置は、コレクタ電極と、前記コレクタ電極上に配設された第１導電型のコレクタ領域と、前記コレクタ領域上に配設された第２導電型のドリフト領域と、前記ドリフト領域上に配設され、前記ドリフト領域よりも不純物濃度が高い第２導電型のキャリア蓄積領域と、前記キャリア蓄積領域の上面内に選択的に配設された第１導電型のベース領域と、前記ベース領域の上面内に選択的に配設された、互いに隣接する第２導電型のエミッタ領域及び第１導電型のベースコンタクト領域と、前記ベース領域にチャネルを形成可能なゲート電極と、前記エミッタ領域及び前記ベースコンタクト領域と接続されたエミッタ電極と、前記ベースコンタクト領域または前記エミッタ領域の下方の前記ドリフト領域内に配設された第１導電型の埋め込み領域と、前記埋め込み領域と前記ベース領域との間に配設され、キャリア寿命が前記ドリフト領域よりも低いキャリアトラップ領域とを備える。
本発明によれば、ベースコンタクト領域またはエミッタ領域の下方のドリフト領域内に配設された埋め込み領域と、埋め込み領域とベース領域との間に配設され、キャリア寿命がドリフト領域よりも低いキャリアトラップ領域とを備える。これにより、ラッチアップ破壊耐量を向上させることができる。
本発明の目的、特徴、態様及び利点は、以下の詳細な説明と添付図面とによって、より明白となる。
第１関連半導体装置の構成を示す断面図である。 第２関連半導体装置の構成を示す断面図である。 実施の形態１に係る半導体装置の構成を示す断面図である。 実施の形態１に係る半導体装置の製造方法を説明するための工程断面図である。 実施の形態１に係る半導体装置の製造方法を説明するための工程断面図である。 実施の形態１に係る半導体装置の製造方法を説明するための工程断面図である。 実施の形態１に係る半導体装置の製造方法を説明するための工程断面図である。 実施の形態１に係る半導体装置の製造方法を説明するための工程断面図である。 実施の形態１に係る半導体装置の製造方法を説明するための工程断面図である。 実施の形態１に係る半導体装置の製造方法を説明するための工程断面図である。 実施の形態２に係る半導体装置の構成を示す断面図である。 実施の形態３に係る半導体装置の構成を示す断面図である。 実施の形態４に係る半導体装置の構成を示す断面図である。 実施の形態５に係る半導体装置の構成を示す平面図である。 実施の形態５に係る半導体装置の構成を示す平面図である。 実施の形態５に係る半導体装置の構成を示す平面図である。 実施の形態５に係る半導体装置の構成を示す断面図である。 実施の形態５に係る半導体装置の構成を示す断面図である。 実施の形態５に係る半導体装置の構成を示す断面図である。 実施の形態５に係る半導体装置の構成を示す断面図である。 変形例に係る半導体装置の構成を示す断面図である。
以下、添付される図面を参照しながら実施の形態について説明する。なお、図面は概略的に示されるものであり、異なる図面にそれぞれ示される構成要素の大きさと位置との相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。また、以下の説明における上、下、左、右の方向は、説明の便宜上の方向であって、実際の方向と異なることがある。
まず、本発明の実施の形態１に係る半導体装置及びその製造方法について説明する前に、これと関連する第１及び第２半導体装置（以下、「第１及び第２関連半導体装置」と記す）について説明する。
＜第１関連半導体装置＞
図１は、第１関連半導体装置の構成を示す断面図である。この第１関連半導体装置は、トレンチゲート型ＩＧＢＴである。具体的には、第１関連半導体装置は、キャリア蓄積用のキャリア蓄積領域を備えるキャリア蓄積型トレンチゲート型ＩＧＢＴである。
第１関連半導体装置は、コレクタ電極１０１と、コレクタ電極１０１上に配設されたｐ型の基板１０２と、基板１０２上に配設されたｎ＋型のバッファ層１０３と、バッファ層１０３上に配設されたｎ−型の半導体層１０４とを備える。
また、第１関連半導体装置は、半導体層１０４上に配設された、第１及び第２キャリア蓄積領域１０５ａ，１０５ｂを含むキャリア蓄積領域１０５と、キャリア蓄積領域１０５上に配設されたｐ型のベース領域１０６と、ベース領域１０６の上面内に選択的に配設されたｎ＋型のエミッタ領域１０７とを備える。
加えて、第１関連半導体装置は、エミッタ領域１０７からバッファ層１０３の上部まで設けられたトレンチ内に配設されたゲート酸化膜１０８及びゲート電極１０９と、ゲート電極１０９上に配設された層間絶縁膜１１０と、層間絶縁膜１１０上に配設され、エミッタ領域１０７と接続されたエミッタ電極１１１とを備える。
以上のように構成された第１関連半導体装置において、エミッタ電極１１１とコレクタ電極１０１との間に所定の正のコレクタ電圧ＶＣＥを印加した状態で、エミッタ電極１１１とゲート電極１０９との間に所定のゲート電圧ＶＧＥを印加すると、ゲートがオン状態となる。この時、ベース領域１０６のうちのゲート電極１０９近傍の領域であるチャネル領域がｐ型からｎ型に反転してチャネルが形成され、このチャネル及びエミッタ領域１０７などを通じて、電子が、エミッタ電極１１１からｎ−型の半導体層１０４に注入される。
この注入された電子により、コレクタであるｐ型の基板１０２とｎ−型の半導体層１０４との間が順バイアス状態となり、正孔が基板１０２から半導体層１０４に注入される。これにより、半導体層１０４の抵抗が大幅に下がり、ＩＧＢＴのオン抵抗が大幅に下がる。すなわち、基板１０２から正孔が注入されることにより、半導体層１０４の抵抗が下がる。さらに、ベース領域１０６下に配設されたキャリア蓄積用のキャリア蓄積領域１０５によって、基板１０２からの正孔がエミッタ電極１１１に到達することが防止されるとともに、このキャリア蓄積領域１０５に正孔が蓄積されることによって、オン抵抗をさらに低減することが可能となっている。
＜第２関連半導体装置＞
図２は、第２関連半導体装置の構成を示す断面図である。この第２関連半導体装置は、プレーナゲート型ＩＧＢＴである。
第２関連半導体装置は、コレクタ電極２０１と、コレクタ電極２０１上に配設されたｎ＋型の４Ｈ−ＳｉＣ基板２０２と、ＳｉＣ基板２０２上に配設されたｐ型のバッファ層２０３と、バッファ層２０３上に配設されたｐ−型のドリフト層２０４とを備える。
また、第２関連半導体装置は、ドリフト層２０４上に配設されたｐ型の電流抑制層２０５と、電流抑制層２０５の上面内に選択的に配設されたｎ＋型のベース領域２０６と、ベース領域２０６の上面内に選択的に配設された、互いに隣接するｐ＋型のエミッタ領域２０７及びｎ＋型のベースコンタクト領域２０８とを備える。
加えて、第２関連半導体装置は、エミッタ領域２０７及びベースコンタクト領域２０８と接続されたエミッタ電極２０９と、ベース領域２０６上に第１ゲート絶縁膜２１０を介して配設されたゲート電極２１１と、ゲート電極２１１を覆う第２ゲート絶縁膜２１２とを備える。
以上のように構成された第２関連半導体装置において、ゲート電極２１１にゲート電圧が印加されると、ベース領域２０６のうちゲート電極２１１近傍の領域であるチャネル領域がｎ型からｐ型に反転してチャネルが形成される。また、ｐ型の電流抑制層２０５は、ｎ＋型のベース領域２０６、ｐ−型のドリフト層２０４及びｎ＋型のＳｉＣ基板２０２によって形成されるバイポーラ接合トランジスタにおける電流の伝導を抑制する。これにより、上述のチャネル領域下に、正孔の蓄積が促進される。この結果、ＩＧＢＴデバイスのキャリア分布は、ＰｉＮダイオードのオン状態のキャリア分布に近づくので、ＩＧＢＴのオン抵抗を低減させることができる。
さて、第１及び第２関連半導体装置によれば、上述したようにＩＧＢＴのオン抵抗を低減できる。しかしながら、第１及び第２関連半導体装置は、ｐｎｐｎ構造を有しているので、ラッチアップ破壊耐量が低下するという問題が生じる。これに対して、本実施の形態１に係る半導体装置によれば、ラッチアップ破壊耐量を向上させることが可能となっている。
＜実施の形態１＞
図３は、本実施の形態１に係る半導体装置５１の構成を示す断面図である。この半導体装置５１は、半導体材料として炭化珪素（ＳｉＣ）を用いたプレーナゲート型ＳｉＣ−ＩＧＢＴである。なお、半導体装置５１は、半導体材料に炭化珪素を用いているので、高温下においても安定して動作することが可能となっている。
半導体装置５１は、コレクタ電極１と、第１導電型のコレクタ領域２と、第２導電型のドリフト領域３と、第１導電型の埋め込み領域４と、第２導電型のキャリアトラップ領域５と、第２導電型のキャリア蓄積領域６と、第１導電型のベース領域７と、第２導電型のエミッタ領域８と、第１導電型のベースコンタクト領域９と、ゲート電極１０と、ゲート酸化膜１１と、エミッタ電極１２とを備える。なお、本実施の形態１では、第１導電型がｐ型であり、第２導電型がｎ型であるものとして説明するが、互いに逆であってもよい。
コレクタ領域２はコレクタ電極１上に配設され、ドリフト領域３はコレクタ領域２上に配設されている。ドリフト領域３の不純物濃度は、コレクタ領域２の不純物濃度よりも低い。例えば、コレクタ領域２及びドリフト領域３の不純物濃度は、それぞれ１×１０１８ｃｍ−３〜１×１０２１ｃｍ−３、１×１０１２ｃｍ−３〜１×１０１５ｃｍ−３の範囲内にあることが望ましい。また、コレクタ領域２及びドリフト領域３の厚み、つまり上下方向の最長の長さは、それぞれ２μｍ〜１００μｍ、５０μｍ〜３００μｍの範囲内にあることが望ましい。なお、コレクタ領域２とドリフト領域３との間に、ドリフト領域３よりも不純物濃度が高い、図示しない第１導電型または第２導電型のバッファ層が配設されてもよい。
埋め込み領域４及びキャリアトラップ領域５を説明する前に、キャリア蓄積領域６などについて説明する。キャリア蓄積領域６は、ドリフト領域３上に配設された、ドリフト領域３よりも不純物濃度の高い領域である。なお、キャリア蓄積領域６の不純物濃度は、１×１０１５ｃｍ−３〜１×１０１７ｃｍ−３の範囲内にあることが望ましい。キャリア蓄積領域６の厚みは、１μｍ〜１０μｍの範囲内にあることが望ましい。
ベース領域７は、キャリア蓄積領域６の上面内に選択的に配設されている。そして、互いに隣接するエミッタ領域８及びベースコンタクト領域９は、ベース領域７の上面内に選択的に配設されている。
ゲート電極１０は、ゲート絶縁膜１１を介してベース領域７上に配設されている。このような構成により、ゲート電極１０は、ベース領域７にチャネルを形成することが可能となっている。なお、本実施の形態１では、ゲート絶縁膜１１は、ゲート電極１０を覆う部分も有している。
エミッタ電極１２は、ゲート絶縁膜１１上に配設されるとともに、ゲート絶縁膜１１の孔内においてエミッタ領域８及びベースコンタクト領域９と接続されている。そして、エミッタ電極１２の一部は、エミッタ領域８及びベースコンタクト領域９上に配設されている。
次に、埋め込み領域４及びキャリアトラップ領域５について説明する。
埋め込み領域４は、ベースコンタクト領域９の下方のドリフト領域３内に配設されており、キャリア蓄積領域６から離間して配設されている。なお、埋め込み領域４の不純物濃度は、１×１０１６ｃｍ−３〜１×１０１９ｃｍ−３の範囲内にあることが望ましい。埋め込み領域４の幅、つまり水平方向の長さは、ベースコンタクト領域９の幅以上であることが望ましく、例えば、１μｍ〜１０μｍの範囲内にあることが望ましい。そして、埋め込み領域４の水平方向の端部は、ベースコンタクト領域９の水平方向の端部よりもベースコンタクト領域９の水平方向の外側、つまり図３の中心側に位置することが望ましい。また、埋め込み領域４の厚みは、０．５μｍ〜５μｍの範囲内にあることが望ましい。
キャリアトラップ領域５は、埋め込み領域４とベース領域７との間に配設されている。本実施の形態１では、キャリアトラップ領域５は、埋め込み領域４とキャリア蓄積領域６との間に配設されているので、キャリアトラップ領域５及びキャリア蓄積領域６が、埋め込み領域４とベース領域７との間に配設されている。
ここで「キャリアトラップ」とは、ＩＧＢＴの電気的特性に寄与する電子及び正孔などのキャリアを捕獲（ｔｒａｐ）することを指し、より具体的には、キャリア寿命が低いことを指す。ここでは、キャリアトラップ領域５のキャリア寿命は、ドリフト領域３のキャリア寿命よりも低くなっている。なお、キャリアトラップ領域５及びドリフト領域３のキャリア寿命は、例えば半導体に欠陥を生じさせることにより調整することができ、それぞれ１ｎｓ〜１μｓ、１μｓ〜１ｍｓの範囲内にあることが望ましい。キャリアトラップ領域５の厚みは、０．５μｍ〜５μｍの範囲内にあることが望ましい。また、キャリアトラップ領域５の水平方向の端部は、埋め込み領域４の水平方向の端部よりも埋め込み領域４の水平方向の外側、つまり図３の中心側に位置することが望ましい。
＜製造方法＞
次に、図４〜図１０に示す工程断面図を用いて、プレーナゲート型ＳｉＣ−ＩＧＢＴである本実施の形態１に係る半導体装置５１の製造方法について説明する。はじめに、図４に示すように、第２導電型のＳｉＣ基板８０上に、コレクタ領域２をエピタキシャル成長により形成した後、コレクタ領域２上に、ドリフト領域３をエピタキシャル成長により形成する。この際、コレクタ領域２とドリフト領域３との間に、ドリフト領域３よりも不純物濃度の高い、図示しない第１導電型または第２導電型バッファ層を形成してもよい。
次に、ドリフト領域３の所定の領域に対して、イオン注入処理、及び、注入されたイオンを活性化させるための熱処理を施す。この一連の処理を複数行うことにより、図５に示すように、ドリフト領域３内の複数の領域に、埋め込み領域４、キャリア蓄積領域６、ベース領域７、エミッタ領域８、ベースコンタクト領域９が選択的に形成される。当該イオン注入処理は、単一注入エネルギーで行ってもよく、段階的に注入エネルギーを、例えば高から低へ変化させながら行ってもよい。また、当該イオン注入処理は、所定の領域にイオン注入を施すために、注入マスクを介して行う。注入マスクとしては、例えば写真製版用のフォトレジストや酸化膜を用いる。当該イオン注入処理時の注入面密度は、１×１０１３ｃｍ−２〜１×１０１６ｃｍ−２の範囲内にあることが望ましく、注入エネルギーは、１０ｋｅＶ〜１０ＭｅＶの範囲内にあることが望ましい。また、当該イオン注入処理におけるＳｉＣ基板８０の温度は、１０℃〜１０００℃の範囲内にあることが望ましい。
埋め込み領域４及びキャリア蓄積領域６の不純物濃度は、それぞれ、１×１０１６ｃｍ−３〜１×１０１９ｃｍ−３、１×１０１５ｃｍ−３〜１×１０１７ｃｍ−３の範囲内にあることが望ましい。また、ベース領域７、エミッタ領域８、及び、ベースコンタクト領域９の不純物濃度は、それぞれ、１×１０１７ｃｍ−３〜１×１０１９ｃｍ−３、１×１０１８ｃｍ−３〜１×１０２０ｃｍ−３、１×１０１９ｃｍ−３〜１×１０２１ｃｍ−３の範囲内にあることが望ましい。
埋め込み領域４及びキャリア蓄積領域６の厚さは、それぞれ、０．５μｍ〜５μｍ、１μｍ〜１０μｍの範囲内にあることが望ましい。また、ベース領域７、エミッタ領域８、及び、ベースコンタクト領域９の厚さは、それぞれ、０．５μｍ〜３μｍ、０．２μｍ〜１μｍ、０．２μｍ〜１μｍの範囲内にあることが望ましい。
上述のイオン注入処理に用いられるドーパント原子としては、例えば、アルミニウム、ボロン、リン、窒素などが挙げられる。注入されたイオンを活性化させるための熱処理の温度は、１５００℃〜２０００℃の範囲内にあることが望ましい。なお、本実施の形態１では、埋め込み領域４、キャリア蓄積領域６、ベース領域７、エミッタ領域８、及び、ベースコンタクト領域９をイオン注入で形成する方法を示したが、これらの一部または全部をエピタキシャル成長及びエッチング技術を用いて形成してもよい。
次に、キャリア蓄積領域６、ベース領域７、エミッタ領域８、及び、ベースコンタクト領域９の上部を酸素雰囲気中で熱酸化することで、ゲート酸化膜を形成する。ゲート酸化膜の厚さは、例えば１０ｎｍ〜１００ｎｍの範囲にあることが望ましい。続いて、ゲート酸化膜の上側に、堆積膜としてゲート電極１０を形成する。ゲート電極１０の材料としては、例えばｐｏｌｙ−Ｓｉが用いられる。その後、ゲート電極１０を電気的に分離させるためのゲート絶縁膜１１を、ゲート電極１０を覆うように形成する。これにより、図６に示すように、ゲート絶縁膜１１を介してベース領域７上にゲート電極１０が形成される。なお、本実施の形態１では、ゲート酸化膜としてＳｉＣの熱酸化膜を用いたが、各種堆積膜を用いてもよい。
次に、図７に示すように、ゲート絶縁膜１１のうち、エミッタ領域８及びベースコンタクト領域９上の部分に穴を開口した後、エミッタ領域８及びベースコンタクト領域９とオーミック性接触させたエミッタ電極１２を形成する。これにより、ゲート絶縁膜１１によってゲート電極１０と絶縁され、エミッタ領域８及びベースコンタクト領域９と接続されたエミッタ電極１２が形成される。エミッタ電極１２には、例えば、アルミニウム、チタン、ニッケル、金、銀、銅などが用いられ、電子ビーム蒸着法やスパッタ法により形成される。
次に、ＳｉＣ基板８０の下面に対して、バックグラインディング、または、化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）、または、その他の方法による加工処理を実施する。これにより、図８に示すように、ＳｉＣ基板８０が除去され、コレクタ領域２が露出する。コレクタ領域２の厚みは、前記加工処理前後で同じであってもよく、異なっていてもよい。
次に、図９に示すように、露出されたコレクタ領域２下に、コレクタ電極１を形成する。つまり、コレクタ電極１をエミッタ電極１２と逆側に形成する。コレクタ電極１には、例えば、アルミニウム、チタン、ニッケル、金、銀、銅などが用いられ、電子ビーム蒸着法やスパッタ法により形成される。コレクタ電極１は、コレクタ領域２とオーミック性接触がとられている。
最後に、図１０に示すように、キャリアトラップ領域５を形成すべき領域の上方または下方以外を照射マスクで覆い、エミッタ電極１２側またはコレクタ電極１側から照射マスクを介して電子線照射を実施する。これにより点欠陥が形成され、埋め込み領域４とベース領域７との間にキャリアトラップ領域５が形成される。キャリアトラップ領域５の形成条件としては、電子線の照射量は１×１０１４ｃｍ−２〜１×１０１７ｃｍ−２の範囲内にあることが望ましく、照射エネルギーは１０ｋｅＶ〜１ＭｅＶの範囲内にあることが望ましい。
キャリアトラップ領域５の厚み及び基板表面からの厚み方向の深さは、電子線の照射エネルギーを適宜選択することで調整でき、キャリアトラップ領域５のキャリア寿命は、電子線の照射量を適宜選択することで調整できる。なお、本実施の形態１では、エミッタ電極１２及びコレクタ電極１を形成した後にキャリアトラップ領域５を形成する例を説明したが、注入イオンを活性化させるための熱処理を実施した後の任意のタイミングで、キャリアトラップ領域５を形成することが可能である。
また、本実施の形態１では、図４〜図７の工程によってＳｉＣ基板８０上にコレクタ領域２からエミッタ電極８までの構造を形成した後に、図８に示すようにＳｉＣ基板８０を除去し、図９に示すように当該除去によって露出されたコレクタ領域２下にコレクタ電極１を形成する例について説明した。しかしこれに限ったものではなく、ＳｉＣ基板８０を除去するタイミングは適宜変更が可能である。
例えば、ＳｉＣ基板８０上にコレクタ領域２及びドリフト領域３を順にエピタキシャル成長によって形成した後に、ＳｉＣ基板８０を除去し、当該除去によって露出されたコレクタ領域２下にコレクタ電極１を形成してもよい。
また、本実施の形態１では、コレクタ領域２をエピタキシャル成長により形成する例を説明したが、これに限ったものではない。例えば、ＳｉＣ基板８０上にドリフト領域３をエピタキシャル成長によって形成した後に、ＳｉＣ基板８０を除去し、当該除去によって露出されたドリフト領域３にイオン注入を行うことによってコレクタ領域２を形成してもよい。それから、コレクタ領域２下にコレクタ電極１を形成してもよい。
＜実施の形態１のまとめ＞
本実施の形態１に係る半導体装置５１によれば、ベースコンタクト領域９の下方に埋め込み領域４が形成されている。このため、第１導電型がｐ型であり、第２導電型がｎ型である場合には、ＳｉＣ−ＩＧＢＴのオフ動作時に、ドリフト領域３に蓄積された少数キャリアである正孔が、埋め込み領域４を優先的にバイパスしてベースコンタクト領域９に到達する。これは、埋め込み領域４が、ドリフト領域３の第２導電型と異なる第１導電型を有しており、埋め込み領域４が、正孔にとってドリフト領域３よりも低抵抗になるためである。したがって、エミッタ領域８へ到達する正孔を抑制することができるので、コレクタ領域２、ドリフト領域３、ベース領域７、エミッタ領域８からなるｐｎｐｎ構造の寄生サイリスタの動作を抑制することができ、ラッチアップ破壊耐量を向上させることができる。さらに、ベース領域７と埋め込み領域４との間にキャリアトラップ領域５が形成されているので、ＳｉＣ−ＩＧＢＴのオフ動作時に、埋め込み領域４をバイパスした正孔の再結合がキャリアトラップ領域５において促進される。したがって、埋め込み領域４、キャリア蓄積領域６、ベース領域７、エミッタ領域８からなるｐｎｐｎ構造の寄生サイリスタの動作を抑制することができ、ラッチアップ破壊耐量を向上させることができる。また、ＳｉＣ−ＩＧＢＴのオフ動作時に、少数キャリアである正孔の再結合がキャリアトラップ領域５において促進されることによって、スイッチング損失、つまりターンオフ損失も低減することができる。
なお、キャリアトラップ領域５は、埋め込み領域４上にのみ、ひいてはベースコンタクト領域９の下方においてのみに形成されてもよい。このように構成すれば、ＳｉＣ−ＩＧＢＴのオン動作時に生じるドリフト領域３の伝導度変調への影響を極めて小さくすることができ、オン抵抗の増大を極めて小さくすることができる。
また、キャリアトラップ領域５の第２導電型の不純物濃度を、ドリフト領域３の第２導電型の不純物濃度よりも高くしてもよい。この場合、第２導電型の不純物濃度は、１×１０１５ｃｍ−３〜１×１０２１ｃｍ−３の範囲内にあることが望ましい。このように構成すれば、ＳｉＣ−ＩＧＢＴのオン動作時にドリフト領域３への正孔の蓄積を促進することができ、オン抵抗をさらに低減することができる。したがって、そのような構成によれば、オン抵抗をさらに低減しつつ、ラッチアップ破壊耐量をさらに向上させることができる。
＜実施の形態２＞
本発明の実施の形態２に係る半導体装置について、実施の形態１と同様に、半導体材料として炭化珪素（ＳｉＣ）を用いたプレーナゲート型ＳｉＣ−ＩＧＢＴを例にして説明する。図１１は、本実施の形態２による半導体装置５２の構成を示す断面図である。本実施の形態２に係る半導体装置５２は、前述の実施の形態１で説明した図３の半導体装置５１に対して、キャリア蓄積領域６は、ベースコンタクト領域９の下方に配設されておらず、キャリアトラップ領域５は、ベース領域７と接続されている。
本実施の形態２に記載の半導体装置５２によれば、ＳｉＣ−ＩＧＢＴのオフ動作時に、ドリフト領域３に蓄積された少数キャリアである正孔が、埋め込み領域４を優先的にバイパスしてベースコンタクト領域９に到達する。この際、当該正孔はキャリア蓄積領域６をバイパスせずにベース領域７に直接到達する。したがって、実施の形態１に記載の半導体装置５１に比べて、埋め込み領域４からベース領域７までの抵抗が正孔にとって低抵抗になる。このため、エミッタ領域８へ到達する正孔をさらに抑制することができるので、ラッチアップ破壊耐量を向上させることができる。
＜実施の形態３＞
本発明の実施の形態３に係る半導体装置について、実施の形態１と同様に、半導体材料として炭化珪素（ＳｉＣ）を用いたプレーナゲート型ＳｉＣ−ＩＧＢＴを例にして説明する。図１２は、本実施の形態３による半導体装置５３の構成を示す断面図である。本実施の形態３に係る半導体装置５３は、前述の実施の形態１、２で示した半導体装置５１，５２に対して、キャリアトラップ領域５ａが、第２導電型ではなく第１導電型を有している。すなわち、埋め込み領域４とベース領域７との間に、第１導電型のキャリアトラップ領域５ａが配設されている。なお、キャリアトラップ領域５ａの第１導電型の不純物濃度は、１×１０１５ｃｍ−３〜１×１０２１ｃｍ−３の範囲内にあることが望ましい。
本実施の形態３に記載の半導体装置５３によれば、ＳｉＣ−ＩＧＢＴのオフ動作時に、ドリフト領域３に蓄積された少数キャリアである正孔が、埋め込み領域４を優先的にバイパスしてベースコンタクト領域９に到達する。この際、当該正孔は第１導電型のキャリアトラップ領域５ａを介してベース領域７に到達する。したがって、本実施の形態１に記載の半導体装置５１に比べて、埋め込み領域４からベース領域７までの抵抗が正孔にとって低抵抗になる。このため、エミッタ領域８へ到達する正孔をさらに抑制することができるので、ラッチアップ破壊耐量が向上する。
なお、以上の説明では、キャリアトラップ領域は、第１導電型または第２導電型を有していたが、これに限ったものではなく、第１導電型及び第２導電型のいずれも有しない真性半導体から構成されてもよい。
＜実施の形態４＞
本発明の実施の形態４に係る半導体装置について、実施の形態１と同様に、半導体材料として炭化珪素（ＳｉＣ）を用いたプレーナゲート型ＳｉＣ−ＩＧＢＴを例にして説明する。図１３は、本実施の形態４による半導体装置５４の構成を示す断面図である。本実施の形態４に係る半導体装置は、前述の実施の形態１〜３で示した半導体装置５１〜５３に対して、埋め込み領域４とコレクタ領域２との間、つまり埋め込み領域４下において、キャリア寿命がドリフト領域３よりも高い第２導電型のキャリアトラップ低減領域１３が配設されている。
ここで「キャリアトラップが低減する」とは、ＩＧＢＴの電気的特性に寄与する電子及び正孔などのキャリアを捕獲（ｔｒａｐ）する要因（例えば点欠陥に起因する深い準位など）が低減することを指し、具体的には、キャリア寿命が高いことを指す。上述したように、キャリアトラップ低減領域１３のキャリア寿命は、ドリフト領域３のキャリア寿命よりも高くなっている。なお、キャリアトラップ低減領域１３のキャリア寿命は、１０μｓ〜１０ｍｓの範囲内にあることが望ましい。
本実施の形態４に記載の半導体装置５４によれば、ＳｉＣ−ＩＧＢＴのオン動作時にキャリアトラップ低減領域１３への正孔の蓄積が促進される。これにより、ＳｉＣ−ＩＧＢＴのオフ動作時に埋め込み領域４を優先的にバイパスする正孔を増加させることができる。したがって、本実施の形態１〜３に記載の半導体装置５１〜５３に比べて、さらにオン抵抗を低減させることができ、ラッチアップ破壊耐量をさらに向上させることができる。
＜実施の形態５＞
本発明の実施の形態５に係る半導体装置について、実施の形態１と同様に、半導体材料として炭化珪素（ＳｉＣ）を用いたプレーナゲート型ＳｉＣ−ＩＧＢＴを例にして説明する。なお、上述した実施の形態１では、図１０の断面図を用いて半導体装置の構成を説明したが、本実施の形態５では、平面図である図１４〜図１６も用いて半導体装置の構成を説明する。図１０のＩＧＢＴの単位セル構造のような単位セル構造を実現する平面視での配置パターンとしては、図１４〜図１６に示す三つのパターンが想定される。
＜格子状にセルを配置するパターン（図１４）＞
図１７及び図１８は、本実施の形態５に係る半導体装置５５の構成を示す断面図であり、それぞれ図１４のＡ‐Ａ’断面と図１４のＢ‐Ｂ’断面とを示す。本実施の形態５に係るベースコンタクト領域９は、埋め込み領域４及びキャリアトラップ領域５が下方に配設された第１ベースコンタクト領域９ａと、埋め込み領域４及びキャリアトラップ領域５が下方に配設されていない第２ベースコンタクト領域９ｂとを含んでいる。つまり、埋め込み領域４及びキャリアトラップ領域５は、全てのベースコンタクト領域９の下方に配設されておらず、適宜間引かれている。
図１４では、９個の単位セルのうち１個の単位セル（図１４の真ん中の単位セル）のベースコンタクト領域９のみが、埋め込み領域４及びキャリアトラップ領域５が配設されていない第２ベースコンタクト領域９ｂとなっている。このようにすることで、ラッチアップ破壊耐量の低下を最小限に抑えつつ、オン抵抗の低減が見込める。埋め込み領域４及びキャリアトラップ領域５を間引く割合は、ＩＧＢＴに要求されるオン抵抗とラッチアップ破壊耐量とに基づいて、適宜調整が可能である。例えば、間引き率を上げるほど、ラッチアップ破壊耐量が低下し、オン抵抗が低減することを考慮して、上記調整が行われる。
＜櫛状にセルを配置するパターン（図１５）＞
図１７及び図１８は、本実施の形態５に係る半導体装置５５の構成を示す断面図であり、それぞれ図１５のＡ‐Ａ’断面と図１５のＢ‐Ｂ’断面とを示す。この図１５の構成においても図１４の構成と同様に、ベースコンタクト領域９は、上述した第１ベースコンタクト領域９ａと、上述した第２ベースコンタクト領域９ｂとを含んでいる。ここでは、紙面上下方向に延在かつ配列された複数の第１ベースコンタクト領域９ａ同士の間に第２ベースコンタクト領域９ｂが配設されている。つまり、埋め込み領域４及びキャリアトラップ領域５は、全てのベースコンタクト領域９の下方に配設されておらず、紙面上下方向において離間させて複数配設されている。このようにすることで、ラッチアップ破壊耐量の低下を最小限に抑えつつ、オン抵抗の低減が見込める。埋め込み領域４及びキャリアトラップ領域５の離間距離及び延在距離は、ＩＧＢＴに要求されるオン抵抗とラッチアップ破壊耐量とに基づいて、適宜調整が可能である。例えば、離間距離を大きくするほど、または、延在距離を小さくするほど、ラッチアップ破壊耐量が低下し、オン抵抗が低減することを考慮して、上記調整が行われる。
＜ストライプにセルを配置するパターン（図１６）＞
図１９及び図２０は、本実施の形態５に係る半導体装置５６の構成を示す断面図であり、それぞれ図１６のＣ‐Ｃ’断面と、図１６のＤ‐Ｄ’断面とを示す。これまで説明した埋め込み領域４及びキャリアトラップ領域５は、ベースコンタクト領域９の下方に配設されていた。これに対して、図１６，図１９及び図２０の構成では、埋め込み領域４ｂ及びキャリアトラップ領域５ｂは、ベースコンタクト領域９の下方に配設されずに、エミッタ領域８の下方に配設されている。つまり、図１９のＣ‐Ｃ’断面のように寄生サイリスタ（ｐｎｐｎ構造）が存在しない箇所ではラッチアップの懸念がないので、図２０のＤ‐Ｄ’断面のように寄生サイリスタ（ｐｎｐｎ構造）が存在する箇所でのみ埋め込み領域４ｂ及びキャリアトラップ領域５ｂが配設されている。このようにすることで、ラッチアップ破壊耐量の低下を最小限に抑えつつ、オン抵抗の低減が見込める。
なお、図１６では、全てのエミッタ領域８の下方に埋め込み領域４ｂ及びキャリアトラップ領域５ｂが配設されている例を示したが、これらは適宜間引かれてもよい。例えば、９個のエミッタ領域８のうち１個のエミッタ領域８の下方には、埋め込み領域４ｂ及びキャリアトラップ領域５ｂを配設しないように構成されてもよい。埋め込み領域４ｂ及びキャリアトラップ領域５ｂを間引く割合は、ＩＧＢＴに要求されるオン抵抗とラッチアップ破壊耐量とに基づいて、適宜調整が可能である。例えば、間引き率を上げるほど、ラッチアップ破壊耐量が低下し、オン抵抗が低減することを考慮して、上記調整が行われる。
以上、三つのパターンで説明したように、埋め込み領域及びキャリアトラップ領域を平面視で部分的に形成することで、ラッチアップ破壊耐量とオン抵抗の適宜調整が可能となる。
＜実施の形態１〜５の変形例＞
実施の形態１〜５に係る半導体装置５１〜５６は、プレーナゲート型ＳｉＣ−ＩＧＢＴであるものとして説明した。しかし本発明に係る半導体装置は、これに限ったものではなく、例えばトレンチゲート型ＳｉＣ−ＩＧＢＴであってもよい。つまり、図３のゲート電極１０の代わりに、図２１に示すようにトレンチ内に配設されたゲート酸化膜１６及びゲート電極１７を備える半導体装置５７であってもよい。このような半導体装置５７においても、オン抵抗を低減しつつ、ラッチアップ破壊耐量を向上させることができる。ＳｉＣの結晶型や導電型、各層の具体的な厚さ及び不純物濃度などの好適な数値範囲は、当業者によく知られているものであり、実施の形態で述べたこれらの数値は、適宜に変更が可能である。
以上で説明した半導体装置５１〜５７は、半導体材料としてＳｉＣを用いるものとして説明した。ＳｉＣはＳｉに比べて禁制帯幅が広いので、同じ耐圧設計において、ＳｉＣ−ＩＧＢＴのドリフト領域の不純物濃度を、Ｓｉ−ＩＧＢＴのドリフト領域の不純物濃度よりも一桁以上高くすることができる。しかし一方で、ドリフト領域の不純物濃度が高いことでラッチアップ破壊が生じやすくなる。したがって、ＩＧＢＴのオフ動作時にｐｎｐｎ構造の寄生サイリスタの動作を抑制し、ラッチアップを確実に防止するためには、以上で説明した半導体装置５１〜５７のように、埋め込み領域及びキャリアトラップ領域を設けることによって、エミッタ領域に到達する正孔を抑制すべきである。
また、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
本発明は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、本発明がそれに限定されるものではない。例示されていない無数の変形例が、本発明の範囲から外れることなく想定され得るものと解される。
１ コレクタ電極、２ コレクタ領域、３ ドリフト領域、４，４ｂ 埋め込み領域、５，５ａ，５ｂ キャリアトラップ領域、６ キャリア蓄積領域、７ ベース領域、８ エミッタ領域、９ ベースコンタクト領域、９ａ 第１ベースコンタクト領域、９ｂ 第２ベースコンタクト領域、１０ ゲート電極、１２ エミッタ電極、１３ キャリアトラップ低減領域、５１，５２，５３，５４，５５，５６，５７ 半導体装置、８０ ＳｉＣ基板。

Claims (11)

  1. コレクタ電極と、
    前記コレクタ電極上に配設された第１導電型のコレクタ領域と、
    前記コレクタ領域上に配設された第２導電型のドリフト領域と、
    前記ドリフト領域上に配設され、前記ドリフト領域よりも不純物濃度が高い第２導電型のキャリア蓄積領域と、
    前記キャリア蓄積領域の上面内に選択的に配設された第１導電型のベース領域と、
    前記ベース領域の上面内に選択的に配設された、互いに隣接する第２導電型のエミッタ領域及び第１導電型のベースコンタクト領域と、
    前記ベース領域にチャネルを形成可能なゲート電極と、
    前記エミッタ領域及び前記ベースコンタクト領域と接続されたエミッタ電極と、
    前記ベースコンタクト領域または前記エミッタ領域の下方の前記ドリフト領域内に配設された第１導電型の埋め込み領域と、
    前記埋め込み領域と前記ベース領域との間に配設され、キャリア寿命が前記ドリフト領域よりも低いキャリアトラップ領域と
    を備える、半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記キャリアトラップ領域は、前記ベース領域と直接接続されている、半導体装置。
  3. 請求項１または請求項２に記載の半導体装置であって、
    前記キャリアトラップ領域は、
    第２導電型を有し、かつ前記ドリフト領域よりも不純物濃度が高い、半導体装置。
  4. 請求項１に記載の半導体装置であって、
    前記キャリアトラップ領域は、第１導電型を有する、半導体装置。
  5. 請求項１から請求項４のうちのいずれか１項に記載の半導体装置であって、
    前記埋め込み領域と前記コレクタ領域との間に配設され、キャリア寿命が前記ドリフト領域よりも高い第２導電型のキャリアトラップ低減領域をさらに備える、半導体装置。
  6. 請求項１から請求項５のうちのいずれか１項に記載の半導体装置であって、
    前記ベースコンタクト領域は、
    前記埋め込み領域及び前記キャリアトラップ領域が下方に配設された第１ベースコンタクト領域と、前記埋め込み領域及び前記キャリアトラップ領域が下方に配設されていない第２ベースコンタクト領域とを含む、半導体装置。
  7. 請求項１から請求項６のうちのいずれか１項に記載の半導体装置であって、
    前記半導体装置の半導体材料はＳｉＣを含む、半導体装置。
  8. 請求項１から請求項７のうちのいずれか１項に記載の半導体装置であって、
    前記ドリフト領域の不純物濃度は、１×１０１２ｃｍ−３以上１×１０１５ｃｍ−３以下である、半導体装置。
  9. 第１導電型のコレクタ領域を、第２導電型のＳｉＣ基板上に形成する工程と、
    前記コレクタ領域上の第２導電型のドリフト領域と、前記ドリフト領域上の前記ドリフト領域よりも不純物濃度が高い第２導電型のキャリア蓄積領域と、前記キャリア蓄積領域の上面内の第１導電型のベース領域と、前記ベース領域の上面内の互いに隣接する第２導電型のエミッタ領域及び第１導電型のベースコンタクト領域と、前記ベースコンタクト領域または前記エミッタ領域の下方の前記ドリフト領域内の第１導電型の埋め込み領域と、前記埋め込み領域と前記ベース領域との間のキャリア寿命が前記ドリフト領域よりも低いキャリアトラップ領域とを形成する工程と、
    前記ベース領域にチャネルを形成可能なゲート電極を形成する工程と、
    前記エミッタ領域及び前記ベースコンタクト領域と接続されたエミッタ電極を形成する工程と、
    前記コレクタ領域と接続されたコレクタ電極を形成する工程と
    を備え、
    前記ＳｉＣ基板上に前記コレクタ領域から前記エミッタ電極までの構造を形成した後に、前記ＳｉＣ基板を除去し、当該除去によって露出された前記コレクタ領域下に前記コレクタ電極を形成する、半導体装置の製造方法。
  10. 第１導電型のコレクタ領域を、第２導電型のＳｉＣ基板上に形成する工程と、
    前記コレクタ領域上の第２導電型のドリフト領域と、前記ドリフト領域上の前記ドリフト領域よりも不純物濃度が高い第２導電型のキャリア蓄積領域と、前記キャリア蓄積領域の上面内の第１導電型のベース領域と、前記ベース領域の上面内の互いに隣接する第２導電型のエミッタ領域及び第１導電型のベースコンタクト領域と、前記ベースコンタクト領域または前記エミッタ領域の下方の前記ドリフト領域内の第１導電型の埋め込み領域と、前記埋め込み領域と前記ベース領域との間のキャリア寿命が前記ドリフト領域よりも低いキャリアトラップ領域とを形成する工程と、
    前記ベース領域にチャネルを形成可能なゲート電極を形成する工程と、
    前記エミッタ領域及び前記ベースコンタクト領域と接続されたエミッタ電極を形成する工程と、
    前記コレクタ領域と接続されたコレクタ電極を形成する工程と
    を備え、
    前記ＳｉＣ基板上に前記コレクタ領域及び前記ドリフト領域を順にエピタキシャル成長によって形成した後に、前記ＳｉＣ基板を除去し、当該除去によって露出された前記コレクタ領域下に前記コレクタ電極を形成する、半導体装置の製造方法。
  11. 第１導電型のコレクタ領域を、第２導電型のＳｉＣ基板上に形成する工程と、
    前記コレクタ領域上の第２導電型のドリフト領域と、前記ドリフト領域上の前記ドリフト領域よりも不純物濃度が高い第２導電型のキャリア蓄積領域と、前記キャリア蓄積領域の上面内の第１導電型のベース領域と、前記ベース領域の上面内の互いに隣接する第２導電型のエミッタ領域及び第１導電型のベースコンタクト領域と、前記ベースコンタクト領域または前記エミッタ領域の下方の前記ドリフト領域内の第１導電型の埋め込み領域と、前記埋め込み領域と前記ベース領域との間のキャリア寿命が前記ドリフト領域よりも低いキャリアトラップ領域とを形成する工程と、
    前記ベース領域にチャネルを形成可能なゲート電極を形成する工程と、
    前記エミッタ領域及び前記ベースコンタクト領域と接続されたエミッタ電極を形成する工程と、
    前記コレクタ領域と接続されたコレクタ電極を形成する工程と
    を備え、
    前記ＳｉＣ基板上に前記ドリフト領域をエピタキシャル成長によって形成した後に、前記ＳｉＣ基板を除去し、当該除去によって露出された前記ドリフト領域にイオン注入を行うことによって前記コレクタ領域を形成し、前記コレクタ領域下に前記コレクタ電極を形成する、半導体装置の製造方法。
JP2018528439A 2016-07-19 2017-06-05 半導体装置及びその製造方法 Active JP6621925B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016141050 2016-07-19
JP2016141050 2016-07-19
PCT/JP2017/020812 WO2018016208A1 (ja) 2016-07-19 2017-06-05 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2018016208A1 JPWO2018016208A1 (ja) 2018-12-06
JP6621925B2 true JP6621925B2 (ja) 2019-12-18

Family

ID=60992079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018528439A Active JP6621925B2 (ja) 2016-07-19 2017-06-05 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US10516017B2 (ja)
JP (1) JP6621925B2 (ja)
CN (1) CN109478513B (ja)
DE (1) DE112017003667B4 (ja)
WO (1) WO2018016208A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11251046B2 (en) 2018-02-02 2022-02-15 Mitsubishi Electric Corporation Method of manufacturing semiconductor device
JP6862381B2 (ja) * 2018-03-02 2021-04-21 株式会社東芝 半導体装置
US11282948B2 (en) * 2018-08-02 2022-03-22 Mitsubishi Electric Corporation Wide band gap semiconductor device and power conversion apparatus
CN109713030B (zh) * 2018-12-25 2021-12-31 郑州师范学院 一种rc-igbt器件
JP7349089B2 (ja) * 2019-05-09 2023-09-22 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN113921595B (zh) * 2021-10-11 2023-11-17 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6449273A (en) * 1987-08-19 1989-02-23 Mitsubishi Electric Corp Semiconductor device and its manufacture
JP5201485B2 (ja) * 1994-01-21 2013-06-05 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JPH09270513A (ja) * 1996-03-29 1997-10-14 Toyota Central Res & Dev Lab Inc 絶縁ゲート型半導体装置およびその製造方法
JP2001135817A (ja) * 1999-11-09 2001-05-18 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
JP2005263853A (ja) * 2004-03-16 2005-09-29 Mitsubishi Polyester Film Copp 高透明光学用積層ポリエステルフィルム
JP4575713B2 (ja) 2004-05-31 2010-11-04 三菱電機株式会社 絶縁ゲート型半導体装置
JP2006019553A (ja) 2004-07-02 2006-01-19 Matsushita Electric Ind Co Ltd 縦型半導体装置
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
JP2010050161A (ja) 2008-08-19 2010-03-04 Nec Electronics Corp 半導体装置
JP5423018B2 (ja) * 2009-02-02 2014-02-19 三菱電機株式会社 半導体装置
CN102422416B (zh) 2009-09-07 2014-05-14 丰田自动车株式会社 具备具有二极管区和igbt区的半导体基板的半导体装置
JP4489150B1 (ja) * 2010-01-15 2010-06-23 株式会社東芝 情報記憶媒体と情報再生方法と情報記録方法と情報再生装置
DE112010005443B4 (de) * 2010-04-02 2019-03-14 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung
JP5348276B2 (ja) * 2011-07-04 2013-11-20 株式会社デンソー 半導体装置
DE112011105681B4 (de) * 2011-09-28 2015-10-15 Toyota Jidosha Kabushiki Kaisha Verfahren zur Herstellung einer Halbleitervorrichtung
CN102683403B (zh) * 2012-04-24 2015-05-27 电子科技大学 一种沟槽栅电荷存储型igbt
DE112013002031T5 (de) * 2012-08-22 2015-03-12 Fuji Electric Co., Ltd. Halbleitervorrichtung und Halbleitervorrichtungsherstellungsverfahren
DE112014000679B4 (de) * 2013-02-05 2019-01-17 Mitsubishi Electric Corporation Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
CN203339170U (zh) * 2013-04-26 2013-12-11 英飞凌科技股份有限公司 绝缘栅双极型晶体管
CN103794647B (zh) * 2014-02-28 2016-05-11 电子科技大学 一种双向igbt器件及其制作方法
JP6169249B2 (ja) * 2014-02-28 2017-07-26 三菱電機株式会社 半導体装置および半導体装置の製造方法
US9373710B2 (en) 2014-05-15 2016-06-21 Infineon Technologies Ag Insulated gate bipolar transistor
JP6222140B2 (ja) * 2015-03-04 2017-11-01 トヨタ自動車株式会社 半導体装置
CN105047704B (zh) * 2015-06-30 2018-04-27 西安理工大学 一种具有连通型存储层的高压igbt及其制造方法

Also Published As

Publication number Publication date
US10516017B2 (en) 2019-12-24
WO2018016208A1 (ja) 2018-01-25
CN109478513B (zh) 2021-09-28
CN109478513A (zh) 2019-03-15
JPWO2018016208A1 (ja) 2018-12-06
US20190198607A1 (en) 2019-06-27
DE112017003667B4 (de) 2022-03-17
DE112017003667T5 (de) 2019-04-04

Similar Documents

Publication Publication Date Title
JP6621925B2 (ja) 半導体装置及びその製造方法
JP7182594B2 (ja) ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法
JP6880669B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2004247545A (ja) 半導体装置及びその製造方法
JP5450490B2 (ja) 電力用半導体装置
JP2004363328A (ja) 半導体装置およびその製造方法
JP6113298B2 (ja) 半導体装置の製造方法、および、半導体装置
US7262478B2 (en) Semiconductor device and manufacturing method thereof
JP2013102111A (ja) 半導体装置およびその製造方法
KR20160012879A (ko) 반도체 장치
JP2024019464A (ja) 半導体装置
JP4910894B2 (ja) 半導体装置の製造方法および半導体装置
JP4366938B2 (ja) 半導体装置
JP2004247593A (ja) 半導体装置及びその製造方法
WO2021005903A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7310184B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5114832B2 (ja) 半導体装置およびその製造方法
JP5028749B2 (ja) 半導体装置の製造方法
JP7134358B2 (ja) 半導体装置、および、半導体装置の製造方法
CN110582851A (zh) 半导体装置及其制造方法
JP7276407B2 (ja) 炭化珪素半導体装置
JP7396000B2 (ja) 炭化珪素半導体装置
US20220246723A1 (en) Silicon carbide vertical conduction mosfet device for power applications and manufacturing process thereof
CN118160101A (zh) 半导体装置的制造方法
JP2022117495A (ja) シリコンカーバイド垂直導通ｍｏｓｆｅｔ装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191120

R150 Certificate of patent or registration of utility model

Ref document number: 6621925

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250