CN118160101A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN118160101A
CN118160101A CN202380014196.7A CN202380014196A CN118160101A CN 118160101 A CN118160101 A CN 118160101A CN 202380014196 A CN202380014196 A CN 202380014196A CN 118160101 A CN118160101 A CN 118160101A
Authority
CN
China
Prior art keywords
region
semiconductor substrate
semiconductor device
manufacturing
carbon concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202380014196.7A
Other languages
English (en)
Inventor
大井幸多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN118160101A publication Critical patent/CN118160101A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

提供一种半导体装置的制造方法，能够抑制由半导体基板的碳浓度引起的特性的偏差。半导体装置的制造方法包括以下工序：从第一导电型的半导体基板(10)的上表面侧形成沟槽(11)；在沟槽(11)中埋入绝缘栅型电极构造(6，7)；在半导体基板(10)的上部，与沟槽(11)相接地形成第二导电型的基区(3)；在基区(3)的上部，与沟槽(11)相接地形成第一导电型的第一主电极区(4)；以及在半导体基板(10)的下表面侧形成第二导电型的第二主电极区(9)，其中，根据半导体基板(10)的碳浓度，来调整基区(3)和第二主电极区(9)中的至少一方的制作条件。

Description

半导体装置的制造方法
技术领域
本发明涉及一种半导体装置的制造方法。
背景技术
在用于半导体装置的半导体基板(晶圆)中原本包含有作为不期望的杂质元素的碳。由于每个晶圆制造商的半导体基板的制造方法不同，半导体基板中的碳的杂质浓度(碳浓度)在晶圆制造商间不同。另外，即使是同一晶圆制造商制造出的半导体基板，半导体晶体的每个晶锭的碳浓度也不同，进一步地说，即使是同一晶锭，根据其部位的不同，碳浓度也不同。当半导体基板的碳浓度不同时，产生由半导体基板的碳浓度引起的特性的偏差。
专利文献1公开了形成半导体装置的方法包括向半导体基板内注入规定剂量的质子的工序、以及按照规定温度曲线将半导体基板进行回火的工序。规定剂量的质子和规定温度曲线中的至少一者是根据表示与半导体基板的至少一部分内的碳浓度有关的信息的碳关联参数来选择的。
专利文献2公开了：即使在作为初始材料的母材晶圆中包含的碳、氧的杂质密度不同的情况下，也将电子束照射后的处理晶圆间的能级不同的各种复合缺陷的构成比率设为等同，来使得容易调整器件特性的偏差。通过电子束等的照射而产生的晶体缺陷包括由空位和氧构成的第一复合缺陷、以及由碳和氧构成的第二复合缺陷，并以使在深能级瞬态光谱法的测定中被认定的第一复合缺陷的能级的信号峰强度成为第二复合缺陷的能级的信号峰强度的五倍以上的方式设定晶体缺陷的缺陷密度。
现有技术文献
专利文献
专利文献1：日本特开2021-82829号公报
专利文献2：国际公开第2017/002619号
发明内容
发明要解决的问题
然而，在专利文献1和2中，未考虑根据半导体基板的碳浓度来调整形成于半导体基板的半导体区的制作条件以抑制由半导体基板的碳浓度引起的特性的偏差。
本发明的目的在于提供一种能够抑制由半导体基板的碳浓度引起的特性的偏差的半导体装置的制造方法。
用于解决问题的方案
为了实现上述目的，本发明的一个方式的主旨为一种半导体装置的制造方法，包括以下工序：(a)从第一导电型的半导体基板的上表面侧形成沟槽；(b)在沟槽中埋入绝缘栅型电极构造；(c)在半导体基板的上部，与沟槽相接地形成第二导电型的基区；(d)在基区的上部，与沟槽相接地形成第一导电型的第一主电极区；以及(e)在半导体基板的下表面侧形成第二导电型的第二主电极区，其中，根据半导体基板的碳浓度，来调整基区和第二主电极区中的至少一方的制作条件。
发明的效果
根据本发明，能够提供一种能够抑制由半导体基板的碳浓度引起的特性的偏差的半导体装置的制造方法。
附图说明
图1是示出第一实施方式所涉及的半导体装置的一例的俯视图。
图2是从图1的A-A线方向进行观察而得到的截面图。
图3是示出集电极-发射极间饱和电压的碳浓度依赖性的曲线图。
图4是示出关断损耗的碳浓度依赖性的曲线图。
图5是示出二极管正向电压的碳浓度依赖性的曲线图。
图6是示出反向恢复动作时的开关损耗的碳浓度依赖性的曲线图。
图7是示出集电极-发射极间饱和电压的碳浓度依赖性的其它曲线图。
图8是示出关断损耗的碳浓度依赖性的其它曲线图。
图9是示出集电极-发射极间饱和电压的碳浓度依赖性的又一其它曲线图。
图10是示出关断损耗的碳浓度依赖性的又一其它曲线图。
图11是用于说明第一实施方式所涉及的半导体装置的制造方法的一例的截面图。
图12是用于说明第一实施方式所涉及的半导体装置的制造方法的一例的继图11之后的截面图。
图13是用于说明第一实施方式所涉及的半导体装置的制造方法的一例的继图12之后的截面图。
图14是用于说明第一实施方式所涉及的半导体装置的制造方法的一例的继图13之后的截面图。
图15是用于说明第一实施方式所涉及的半导体装置的制造方法的一例的继图14之后的截面图。
图16是用于说明第一实施方式所涉及的半导体装置的制造方法的一例的继图15之后的截面图。
图17是用于说明第一实施方式所涉及的半导体装置的制造方法的一例的继图16之后的截面图。
图18是用于说明第一实施方式所涉及的半导体装置的制造方法的一例的继图17之后的截面图。
图19是用于说明第一实施方式所涉及的半导体装置的制造方法的一例的继图18之后的截面图。
具体实施方式
下面，参照附图来说明本发明的第一实施方式和第二实施方式。在以下的说明中所参照的附图的记载中，对相同或类似的部分标注相同或类似的附图标记。但是，应留意的是，附图是示意性的，厚度与平面尺寸之间的关系、各层的厚度的比率等与现实不同。因而，对于具体的厚度、尺寸，应参照下面的说明来进行判断。另外，在附图相互间也包括彼此的尺寸的关系、比率不同的部分，这是不言而喻的。
在以下的说明中，“第一主电极区”和“第二主电极区”是供主电流流入或流出的半导体元件的主电极区。如果是绝缘栅型双极晶体管(IGBT)，则“第一主电极区”是指成为发射极区或集电极区的任一方的半导体区。如果是场效应晶体管(FET)、静电感应晶体管(SIT)，则“第一主电极区”是指成为源极区或漏极区的任一方的半导体区。如果是静电感应晶闸管(SI晶闸管)、门极可关断晶闸管(GTO)，则“第一主电极区”是指成为阳极区或阴极区的任一方的半导体区。另外，如果是IGBT，则“第二主电极区”是指未成为上述第一主电极区的、成为发射极区或集电极区中的任一方的区。如果是FET、SIT，则“第二主电极区”是指未成为上述第一主电极区的、成为源极区或漏极区中的任一方的半导体区。如果是SI晶闸管、GTO，则“第二主电极区”是指未成为上述第一主电极区的、成为阳极区或阴极区中的任一方的区。即，如果“第一主电极区”是源极区，则“第二主电极区”是指漏极区。如果“第一主电极区”是发射极区，则“第二主电极区”是指集电极区。如果“第一主电极区”是阳极区，则“第二主电极区”是指阴极区。此外，在仅记载为“主电极区”的情况下，总括性地指在技术和上下文上妥当的第一主电极区和第二主电极区的任一方。
另外，下面的说明中的上下等方向的定义仅是为了便于说明的定义，并不用于限定本发明的技术思想。例如，如果将对象旋转90°来观察，则将上下变换为左右来读，如果将对象旋转180°来观察，则将上下翻转来读，这是不言而喻的。
另外，在下面的说明中，例示性地说明第一导电型为n型、第二导电型为p型的情况。然而，也可以将导电型选择为相反的关系，将第一导电型设为p型，将第二导电型设为n型。另外，对n、p标注的+、-是指相比于未附记有+和-的半导体区，杂质浓度分别相对地高或低的半导体区。但是，即使是标注了相同的n和n的半导体区，也并不意味着各个半导体区的杂质浓度严格相同。
(第一实施方式)
＜半导体装置的构造＞
图1是将第一实施方式所涉及的半导体装置的有源区的一部分从上表面(表面)侧进行观察的俯视图。如图1所示，第一实施方式所涉及的半导体装置在同一半导体芯片中具备包括IGBT等晶体管元件的晶体管部101、以及包括二极管元件的二极管部102。例如，第一实施方式所涉及的半导体装置是在同一半导体芯片中具备作为晶体管部101的IGBT以及作为二极管部102并与IGBT反向并联连接的续流二极管(FWD)的逆导型IGBT(RC-IGBT)。晶体管部101和二极管部102也可以在图1的左右方向上交替地排列。
图2示出以图1的穿过晶体管部101和二极管部102的A-A线截断而得到的截面。如图2所示，第一实施方式所涉及的半导体装置具备半导体基板10。半导体基板10例如由通过磁控拉晶法(MCZ法)等制造出的单晶硅(Si)所构成的Si晶圆构成。
半导体基板10具备第一导电型(n-型)的漂移层1。在晶体管部101中，在漂移层1的上表面侧设置有杂质浓度比漂移层1的杂质浓度高的n型的积累层2。积累层2的下表面与漂移层1的上表面相接。通过设置积累层2，能够提高载流子的注入增强效果(IE效果)，能够降低接通电压。
在晶体管部101中，在积累层2的上表面侧设置有第二导电型(p-型)的基区3。基区3的下表面与积累层2的上表面相接。在基区3的上表面侧设置有n+型的第一主电极区(发射极区)4。发射极区4的下表面与基区3的上表面相接。发射极区4的杂质浓度比漂移层1和积累层2的杂质浓度高。
另一方面，在二极管部102中，在漂移层1的上表面侧未设置有如晶体管部101那样的积累层。此外，也可以在二极管部102的漂移层1的上表面侧也设置有杂质浓度比漂移层1的杂质浓度高的n型的积累层。在二极管部102中，在漂移层1的上表面侧设置有p-型的阳极区13。阳极区13的下表面与漂移层1的上表面相接。阳极区13设置至半导体基板10的上表面为止。阳极区13也可以以与晶体管部101的基区3相同的深度且相同的杂质浓度来设置。
在晶体管部101和二极管部102中，多个沟槽11从半导体基板10的上表面起沿深度方向设置，该多个沟槽11彼此分离地设置。在晶体管部101中，沟槽11贯通发射极区4、基区3以及积累层2并达到漂移层1。沟槽11的侧面(侧壁)与发射极区4、基区3以及积累层2的侧面相接。在二极管部102中，沟槽11贯通阳极区13并达到漂移层1。沟槽11的侧面与阳极区13的侧面相接。
在沟槽11的排列方向上，在相邻的沟槽11之间设置有由半导体基板10的上部构成的台面部。台面部是半导体基板10的被相邻的沟槽11夹在中间的区域，是比沟槽11的最深的位置靠上方的区域。在晶体管部101的台面部设置有漂移层1的上部、积累层2、基区3以及发射极区4。在二极管部102的台面部设置有漂移层1的上部以及阳极区13。
以覆盖沟槽11的底面和侧面的方式设置有栅极绝缘膜6。作为栅极绝缘膜6，例如能够采用二氧化硅膜(SiO2膜)、氮氧化硅(SiON)膜、锶氧化物(SrO)膜、氮化硅(Si3N4)膜、铝氧化物(Al2O3)膜、镁氧化物(MgO)膜、钇氧化物(Y2O3)膜、铪氧化物(HfO2)膜、锆氧化物(ZrO2)膜、钽氧化物(Ta2O5)膜、铋氧化物(Bi2O3)膜中的任一者的单层膜或将它们中的多个层叠而得到的复合膜等。
在沟槽11的内侧，隔着栅极绝缘膜6埋入有栅极电极7。由栅极绝缘膜6和栅极电极7构成绝缘栅型电极构造(6，7)。作为栅极电极7的材料，例如能够使用高杂质浓度地添加了磷(P)、硼(B)等杂质的多晶硅膜(掺杂多晶硅膜)。
可以是，晶体管部101中的多个绝缘栅型电极构造(6，7)中的一部分绝缘栅型电极构造(6，7)是与栅极流道连接的栅极沟槽部，其余的绝缘栅型电极构造(6，7)是不与栅极流道连接的虚设沟槽部。另外，可以是，二极管部102中的多个绝缘栅型电极构造(6，7)是不与栅极流道连接的虚设沟槽部。
如图1所示，在平面图案上，多个沟槽11具有沿一个方向(图1的上下方向)彼此平行地延伸的直线状(条状)的部分。在二极管部102中，阳极区13具有与沟槽11的延伸方向平行地延伸的直线状(条状)的部分。在晶体管部101中，与沟槽11的延伸方向(长边方向)平行地交替且周期性地设置有p+型的接触区5和n+型的发射极区4。接触区5与发射极区4相接。接触区5设置于图2所示的基区3的上表面侧。接触区5的下表面与基区3的上表面相接。接触区5的杂质浓度比基区3的杂质浓度高。
如图2所示，在半导体基板10和绝缘栅型电极构造(6，7)的上表面设置有层间绝缘膜20。层间绝缘膜20例如由被称为“NSG”的不包含磷(P)、硼(B)的无掺杂的氧化硅膜(SiO2膜)、添加了磷的氧化硅膜(PSG膜)、添加了硼的氧化硅膜(BSG膜)、添加了硼和磷的氧化硅膜(BPSG膜)、硅氮化物膜(Si3N4膜)、高温氧化膜(HTO)等的单层膜或它们的层叠膜构成。
在位于半导体基板10的台面部上的层间绝缘膜20设置有贯通层间绝缘膜20的接触孔20a。在接触孔20a，隔着钛硅化物(TiSi2)层和氮化钛(TiN)等阻挡金属膜(未图示)埋入有钨(W)等的接触插塞30。在晶体管部101中，接触插塞30的下表面与发射极区4及接触区5的上表面相接。在二极管部102中，接触插塞30的下表面与阳极区13的上表面相接。
在层间绝缘膜20上设置有表面电极40。在晶体管部101中，表面电极40经由接触插塞30来与发射极区4及接触区5电连接，作为发射极电极发挥功能。在二极管部102中，表面电极40经由接触插塞30来与阳极区13电连接，作为阳极电极发挥功能。也可以在接触插塞30与阳极区13之间设置高浓度的p型区。关于表面电极40，能够使用铝(Al)、Al合金、铜(Cu)等金属。作为Al合金，能够列举出Al-硅(Si)、Al-铜(Cu)-Si、Al-Cu等。
在图1中，省略了图2所示的层间绝缘膜20、接触插塞30以及表面电极40的图示。另外，在图1中，用虚线示意性地示出了图2所示的层间绝缘膜20的接触孔20a的位置。接触孔20a在平面图案上具有与沟槽11的长边方向平行地延伸的直线状(条状)的部分。在晶体管部101中，接触孔20a设置于发射极区4和接触区5的上表面侧。在二极管部102中，接触孔20a设置于阳极区13的上表面侧。
在晶体管部101和二极管部102中，在漂移层1的下表面侧设置有杂质浓度比漂移层1的杂质浓度高的n型的场截止(FS)层8。FS层8的上表面与漂移层1的下表面相接。FS层8防止从基区3和阳极区13的下表面侧扩展的耗尽层达到后述的第二主电极区(集电极区)9和阴极区12。
在晶体管部101中，在FS层8的下表面侧设置有p+型的集电极区9。集电极区9的上表面与FS层8的下表面相接。集电极区9的杂质浓度比基区3的杂质浓度高。另一方面，在二极管部102中，在FS层8的下表面侧设置有杂质浓度比FS层8的杂质浓度高的n+型的阴极区12。阴极区12的上表面与FS层8的下表面相接。阴极区12被设置为与FS层8相同的深度。阴极区12的侧面与集电极区9的侧面相接。
在集电极区9和阴极区12的下表面侧设置有背面电极50。背面电极50例如能够由金(Au)所构成的单层膜、将钛(Ti)、镍(Ni)、金(Au)依次层叠而得到的金属膜构成。在晶体管部101中背面电极50作为集电极电极发挥功能，在二极管部102中背面电极50作为阴极电极发挥功能。
如图2所示，在漂移层1的内部设置有寿命控制区61。寿命控制区61设置为遍及二极管部102的整体，并设置为延伸至晶体管部101的一部分。寿命控制区61也可以仅设置于二极管部102。
在FS层8设置有寿命控制区62。寿命控制区62例如遍及晶体管部101和二极管部102的整体地一样地设置。
寿命控制区61、62例如由通过作为寿命抑制剂而注入的氦(He)或质子(氢)等而形成的晶体缺陷(点缺陷)构成。通过设置寿命控制区61、62，能够实现半导体装置的特性(例如FWD的二极管正向电压Vf)的改善和提高。
在第一实施方式所涉及的半导体装置动作时，在晶体管部101中，当将表面电极40设为接地电位，对背面电极50施加正电压，并对栅极电极7施加阈值以上的正电压时，在基区3的沟槽11的侧面侧形成反型层(沟道)而成为接通状态。在接通状态下，从背面电极50经由集电极区9、FS层8、漂移层1、积累层2、基区3的反型层以及发射极区4向表面电极40流通电流。
另一方面，在对栅极电极7施加的电压小于阈值的情况下，在基区3不形成反型层，因此成为断开状态，不从背面电极50向表面电极40流通电流。二极管部102在晶体管部101关断时流通反方向导通的续流电流。
在图2所示的作为母材晶圆的半导体基板10中，虽然不是有意的添加，但由于半导体基板10的制造方法等而导致包含有碳等杂质元素。半导体基板10中的碳的杂质浓度(碳浓度)例如为1×1015atoms/cm3以上且3.5×1015atoms/cm3以下左右，但不特别限定于该范围。半导体基板10的碳浓度例如能够通过二次离子质谱法(SIMS)来测定。
根据半导体基板10的碳浓度，构成晶体管部101的IGBT的特性(下面，称为“IGBT特性”。)和构成二极管部102的FWD的特性(下面，称为“二极管特性”。)发生变化。
图3示出半导体基板10的碳浓度与作为IGBT特性的集电极-发射极间饱和电压Vce(sat)之间的关系。如图3中的实线所示，半导体基板10的碳浓度越低，则集电极-发射极间饱和电压Vce(sat)越降低，在半导体基板10的碳浓度低的区域，集电极-发射极间饱和电压Vce(sat)陡峭地变化，其减少量变大。图3中的单点划线示出集电极-发射极间饱和电压Vce(sat)的标准上限值V1。标准上限值V1能够根据第一实施方式所涉及的半导体装置的额定电流等来适当设定。集电极-发射极间饱和电压Vce(sat)被调整为成为标准上限值V1以下。
图4示出半导体基板10的碳浓度与作为IGBT特性的关断损耗Eoff之间的关系。如图4中的实线所示，半导体基板10的碳浓度越低，则关断损耗Eoff越增加，在半导体基板10的碳浓度低的范围内，关断损耗Eoff陡峭地变化，其增加量变大。即，图3所示的集电极-发射极间饱和电压Vce(sat)与图4所示的关断损耗Eoff处于折衷的关系。图4中的单点划线示出关断损耗Eoff的标准上限值E1。标准上限值E1能够根据第一实施方式所涉及的半导体装置的额定电流等来适当设定。关断损耗Eoff被调整为成为标准上限值E1以下。
图5示出半导体基板10的碳浓度与作为二极管特性的二极管正向电压Vf之间的关系。如图5中的实线所示，半导体基板10的碳浓度越低，则二极管正向电压Vf越降低，在半导体基板10的碳浓度低的区域，二极管正向电压Vf陡峭地变化，其减少量变大。图5中的单点划线示出二极管正向电压Vf的标准上限值V2，图5中的双点划线示出二极管正向电压Vf的标准下限值V3。标准上限值V2和标准下限值V3能够根据第一实施方式所涉及的半导体装置的额定电流等来适当设定。二极管正向电压Vf被调整为成为标准上限值V2与标准下限值V3之间。
图6示出半导体基板10的碳浓度与作为二极管特性的反向恢复动作时的开关损耗Err之间的关系。如图6中的实线所示，半导体基板10的碳浓度越低，则反向恢复动作时的开关损耗Err越增加，在半导体基板10的碳浓度低的区域，反向恢复动作时的开关损耗Err陡峭地变化，其增加量变大。即，图5所示的二极管正向电压Vf与图6所示的反向恢复动作时的开关损耗Err处于折衷的关系。图6中的单点划线示出反向恢复动作时的开关损耗Err的标准上限值E2。标准上限值E2能够根据第一实施方式所涉及的半导体装置的额定电流等来适当设定。反向恢复动作时的开关损耗Err被调整为成为标准上限值E2以下。
在此，如上述那样，由于每个晶圆制造商制造晶圆(半导体基板)的制造方法不同的情况等，半导体基板10的碳浓度存在偏差。当半导体基板10的碳浓度的偏差大时，例如在使用了碳浓度低的半导体基板10的情况下，有时图4所示的关断损耗Eoff变得比标准上限值E1大，从而成为不良。另外，在使用了碳浓度高的半导体基板10的情况下，有时图3所示的集电极-发射极间饱和电压Vce(sat)变得比标准上限值V1大，从而成为不良。
为了抑制这样的由半导体基板10的碳浓度引起的特性的偏差，在第一实施方式所涉及的半导体装置的制造方法中，事先获取半导体基板10的碳浓度，并根据半导体基板10的碳浓度来决定(调整)晶体管部101的集电极区9的制作条件。作为集电极区9的制作条件，例如调整用于形成集电极区9的离子注入的剂量。用于形成集电极区9的离子注入的剂量的调整量例如能够相对于调整前的剂量在±10％左右的范围内设定。
图7示出半导体基板10的碳浓度与调整用于形成集电极区9的离子注入的剂量前后的集电极-发射极间饱和电压Vce(sat)之间的关系。图7中的实线示出调整用于形成集电极区9的离子注入的剂量前的集电极-发射极间饱和电压Vce(sat)，图7中的点线示出将用于形成集电极区9的离子注入的剂量调低之后的集电极-发射极间饱和电压Vce(sat)。如图7所示，当将用于形成集电极区9的离子注入的剂量调低时，集电极-发射极间饱和电压Vce(sat)增加。与此相反地，当将用于形成集电极区9的离子注入的剂量调高时，集电极-发射极间饱和电压Vce(sat)降低。
图8示出半导体基板10的碳浓度与调整用于形成集电极区9的离子注入的剂量前后的关断损耗Eoff之间的关系。图8中的实线示出调整用于形成集电极区9的离子注入的剂量前的关断损耗Eoff，图8中的点线示出将用于形成集电极区9的离子注入的剂量调低之后的关断损耗Eoff。如图8所示，当将用于形成集电极区9的离子注入的剂量调低时，关断损耗Eoff减少。与此相反地，在将用于形成集电极区9的离子注入的剂量调高时，关断损耗Eoff增加。
因此，在第一实施方式所涉及的半导体装置的制造方法中，半导体基板10的碳浓度越低，则将用于形成集电极区9的离子注入的剂量调整得越低，由此使关断损耗Eoff减少，并使集电极-发射极间饱和电压Vce(sat)增加。例如，在半导体基板10的碳浓度相对低、从而关断损耗Eoff有可能超过标准上限值E1的情况下，通过将用于形成集电极区9的离子注入的剂量调低，来使关断损耗Eoff降低为成为标准上限值E1以下，并使集电极-发射极间饱和电压Vce(sat)在标准上限值V1以下的范围内增加。
另一方面，在半导体基板10的碳浓度相对高、从而集电极-发射极间饱和电压Vce(sat)有可能超过标准上限值V1的情况下，通过提高用于形成集电极区9的离子注入的剂量，来使集电极-发射极间饱和电压Vce(sat)降低为成为标准上限值V1以下，并使关断损耗Eoff在标准上限值E1以下的范围内增加。
例如，判定半导体基板10的碳浓度是否为规定的阈值以上，并根据判定结果来调整用于形成集电极区9的离子注入的剂量。规定的阈值能够根据第一实施方式所涉及的半导体装置的额定电流、集电极-发射极间饱和电压Vce(sat)的标准上限值V1、关断损耗Eoff的标准上限值E1等来适当设定。
例如，在半导体基板10的碳浓度为规定的阈值以上的情况下，将用于形成集电极区9的离子注入的剂量设为调整前的第一剂量。另一方面，在半导体基板10的碳浓度小于规定的阈值的情况下，调整用于形成集电极区9的离子注入的剂量，设为比第一剂量大的第二剂量。此外，也可以设定多个规定的阈值，并将半导体基板10的碳浓度与多个规定的阈值进行比较，由此多级地调整剂量。
图9示出对半导体基板10的碳浓度设定了规定的阈值N1的情况下的、半导体基板10的碳浓度与调整用于形成集电极区9的离子注入的剂量前后的集电极-发射极间饱和电压Vce(sat)之间的关系。图10示出对半导体基板10的碳浓度设定了规定的阈值N1的情况下的、半导体基板10的碳浓度与调整用于形成集电极区9的离子注入的剂量前后的关断损耗Eoff之间的关系。在图9和图10中，规定的阈值N1被设定为0.1×1016atoms/cm3左右，但不限定于该值。
如图9和图10所示，在半导体基板10的碳浓度为规定的阈值N1以上的情况下，作为用于形成集电极区9的离子注入的剂量，维持调整前的第一剂量(图9和图10中用实线图示)。另一方面，在半导体基板10的碳浓度小于规定的阈值N1的情况下，作为用于形成集电极区9的离子注入的剂量，调整为比第一剂量低的第二剂量(图9和图10中用点线图示)。由此，如图9和图10所示，在半导体基板10的碳浓度小于规定的阈值N1的区域，能够使集电极-发射极间饱和电压Vce(sat)在标准上限值V1以下的范围内增加，并且使关断损耗Eoff减少。
＜半导体装置的制造方法＞
接着，说明第一实施方式所涉及的半导体装置的制造方法的一例。此外，以下叙述的半导体装置的制造方法是一例，只要在权利要求书所记载的主旨的范围内即可，包括其变形例在内，能够通过除此以外的各种制造方法来实现，这是不言而喻的。
首先，如图11所示，准备第一导电型(n-型)的半导体基板10。半导体基板10例如是通过磁控拉晶法(MCZ法)等制造出的单晶Si所构成的Si晶圆。在此，在后述的形成集电极区9的工序之前，事先获取半导体基板10的碳浓度。半导体基板10的碳浓度可以通过测定来获取，也可以经由晶圆制造商来获取。半导体基板10的碳浓度例如能够通过二次离子质谱法(SIMS)等来测定。
接着，通过光刻技术和干蚀刻来从半导体基板10的上表面侧将漂移层1的一部分选择性地去除。其结果，如图12所示，在半导体基板10的上部形成多个沟槽11。
接着，通过热氧化法或化学气相沉积(CVD)法等，在沟槽11的底面和侧面形成栅极绝缘膜6。接着，通过CVD法等，以隔着栅极绝缘膜6地埋入沟槽11的内侧的方式沉积高浓度地添加了磷(P)、硼(B)等杂质的多晶硅膜(掺杂多晶硅膜)。之后，通过光刻技术和干蚀刻，将半导体基板10上的多晶硅膜和栅极绝缘膜6选择性地去除。其结果，如图13所示，在沟槽11的内侧形成由栅极绝缘膜6和多晶硅膜的栅极电极7构成的绝缘栅型电极构造(6，7)。
接着，对漂移层1的上表面的整个面进行用于同时形成晶体管部101的p-型的基区3和二极管部102的p-型的阳极区13的硼(B)等p型杂质的离子注入。之后，将光致抗蚀剂膜去除。
接着，在漂移层1的上表面涂布光致抗蚀剂膜，并通过光刻技术使光致抗蚀剂膜形成图案。将形成了图案的光致抗蚀剂膜用作离子注入用掩模，进行用于形成晶体管部101的n型的积累层2的磷(P)或砷(As)等n型杂质的离子注入。之后，将光致抗蚀剂膜去除。
接着，在漂移层1的上表面涂布光致抗蚀剂膜，并通过光刻技术使光致抗蚀剂膜形成图案。将形成了图案的光致抗蚀剂膜用作离子注入用掩模，进行硼(B)等p型杂质的离子注入以形成晶体管部101的p+型的接触区5(参照图1)。之后，将光致抗蚀剂膜去除。
接着，在漂移层1的上表面涂布光致抗蚀剂膜，并通过光刻技术使光致抗蚀剂膜形成图案。将形成了图案的光致抗蚀剂膜用作离子注入用掩模，进行n型杂质的离子注入以形成晶体管部101的n+型的发射极区4。之后，将光致抗蚀剂膜去除。此外，用于形成积累层2的离子注入、用于形成基区3和阳极区13的离子注入、用于形成发射极区4的离子注入、以及用于形成接触区5的离子注入的顺序没有特别限定，也可以交换顺序。
接着，通过热处理来使注入到半导体基板10的杂质离子活化。其结果，如图14所示，在晶体管部101中，在半导体基板10的上部形成n型的积累层2、p-型的基区3、n+型的发射极区4以及p+型的接触区5(参照图1)。另外，在二极管部102中，在半导体基板10的上部形成p-型的阳极区13。
接着，通过CVD法等在绝缘栅型电极构造(6，7)、发射极区4、接触区5以及阳极区13的上表面形成层间绝缘膜20。接着，在层间绝缘膜20的上表面涂布光致抗蚀剂膜，并使用光刻技术使光致抗蚀剂膜形成图案。将形成了图案的光致抗蚀剂膜用作蚀刻用掩模，通过干蚀刻将层间绝缘膜20的一部分选择性地去除。其结果，如图15所示，在层间绝缘膜20开出接触孔20a。
接着，通过溅射法或蒸镀法以及干蚀刻等，在接触孔20a隔着阻挡金属膜埋入接触插塞30。接着，通过溅射法或蒸镀法等，如图16所示，在接触插塞30和层间绝缘膜20的上表面沉积表面电极40。
接着，通过化学机械研磨(CMP)等对半导体基板10从下表面侧进行磨削，来将半导体基板10的厚度调整为产品厚度。接着，遍及半导体基板10的下表面的整个面进行用于形成n型的FS层8的磷(P)或硒(Se)等n型杂质的离子注入。
接着，遍及半导体基板10的下表面的整个面地，以比用于形成n型的FS层8的离子注入的加速电压低的加速电压进行用于形成p+型的集电极区9的硼(B)等p型杂质的离子注入。在此，如上述那样，根据半导体基板10的碳浓度，来调整用于形成p+型的集电极区9的离子注入的剂量等集电极区9的制作条件。例如，半导体基板10的碳浓度越低，则将用于形成p+型的集电极区9的离子注入的剂量调整得越低，并以调整后的剂量进行离子注入。
接着，在漂移层1的下表面涂布光致抗蚀剂膜，并通过光刻技术使光致抗蚀剂膜形成图案。将形成了图案的光致抗蚀剂膜用作离子注入用掩模，进行用于形成n+型的阴极区12的磷(P)等n型杂质的离子注入。
接着，通过热处理，使注入到半导体基板10的杂质离子活化。其结果，如图17所示，在半导体基板10的下部形成n型的FS层8。另外，在晶体管部101中形成p+型的集电极区9，在二极管部102中形成n+型的阴极区12。此外，用于形成FS层8的离子注入、用于形成p+型的集电极区9的离子注入、用于形成n+型的阴极区12的离子注入的顺序没有特别限定，也可以交换顺序。
接着，如图18所示，将铝等屏蔽膜60用作掩模，从半导体基板10的上表面侧照射氦(He)或质子(H)等轻的元素的粒子束，由此选择性地形成寿命控制区61。此外，也可以将屏蔽膜60配置于半导体基板10的下表面侧，不从半导体基板10的上表面侧而从下表面侧照射粒子束。另外，也可以照射电子束等粒子束。之后，将屏蔽膜60去除。
接着，如图19所示，从半导体基板10的下表面侧照射氦(He)或质子(H)等轻的元素的粒子束，由此在FS层8的内部一样地形成寿命控制区62。此外，也可以不从半导体基板10的下表面侧而从上表面侧照射粒子束。另外，也可以照射电子束等粒子束。寿命控制区62也可以设置于漂移层1的内部。
接着，进行热处理(退火)。退火可以在包含氢的气氛中进行。通过退火来调整寿命控制区61、62的晶体缺陷的形成，由此设为期望的寿命。
接着，通过溅射法或蒸镀法等来在半导体基板10的下表面的整个面形成由金(Au)等构成的背面电极50。之后，将半导体基板10截断(划片)来进行单片化，由此图1和图2所示的第一实施方式所涉及的半导体装置完成。
根据第一实施方式所涉及的半导体装置的制造方法，事先获取半导体基板10的碳浓度，并根据所获取到的碳浓度来调整集电极区9的制作条件。由此，即使在半导体基板10的碳浓度具有偏差的情况下，也能够抑制由半导体基板的碳浓度引起的IGBT特性的偏差。
并且，在RC-IGBT中，当为了抑制由半导体基板的碳浓度引起的IGBT特性的偏差而调整形成寿命控制区61、62时的轻的元素的照射条件时，有时对二极管部102的二极管特性(例如二极管正向电压Vf)造成影响。与此相对，根据第一实施方式所涉及的半导体装置的制造方法，对仅在晶体管部101形成的集电极区9的制作条件进行调整，由此不使工时增加就能够抑制对二极管部102的二极管特性带来影响并且抑制晶体管部101的IGBT特性的偏差。
(第二实施方式)
第二实施方式所涉及的半导体装置的结构与图1及图2所示的第一实施方式所涉及的半导体装置的结构是相同的。第二实施方式所涉及的半导体装置的制造方法与第一实施方式所涉及的半导体装置的制造方法的不同点在于，根据半导体基板10的碳浓度，调整晶体管部101的基区3的制作条件来代替调整晶体管部101的集电极区9的制作条件。
例如，根据半导体基板10的碳浓度，来调整用于形成基区3的离子注入的剂量等基区3的制作条件。剂量的调整量例如能够相对于调整前的剂量在±10％左右的范围内设定。如图15所示，晶体管部101的基区3和二极管部的阳极区13通过共同的离子注入而同时形成。然而，剂量的调整量仅为少许，因此对二极管部102的二极管特性带来的影响仅为少许。
当将用于形成基区3的离子注入的剂量调高时，栅极阈值Vth增加，因此集电极-发射极间饱和电压Vce(sat)增加，关断损耗Eoff降低。与此相反地，当将用于形成基区3的离子注入的剂量调低时，栅极阈值Vth下降，因此集电极-发射极间饱和电压Vce(sat)降低，关断损耗Eoff增加。
因此，在第二实施方式所涉及的半导体装置的制造方法中，半导体基板10的碳浓度越低，则将用于形成基区3的离子注入的剂量调整得越高，由此使关断损耗Eoff降低，并使集电极-发射极间饱和电压Vce(sat)增加。例如，在半导体基板10的碳浓度相对低、从而关断损耗Eoff有可能超过标准上限值E1的情况下，通过将用于形成基区3的离子注入的剂量调高，来使关断损耗Eoff降低为标准上限值E1以下，并使集电极-发射极间饱和电压Vce(sat)在标准上限值V1以下的范围内增加。
另一方面，在半导体基板10的碳浓度相对高、从而集电极-发射极间饱和电压Vce(sat)有可能超过标准上限值V1的情况下，通过降低用于形成基区3的离子注入的剂量，来使集电极-发射极间饱和电压Vce(sat)降低为成为标准上限值V1以下，并使关断损耗Eoff在标准上限值E1以下的范围内增加。
例如，判定半导体基板10的碳浓度是否为规定的阈值以上，并根据判定结果来调整用于形成基区3的离子注入的剂量。规定的阈值能够根据第一实施方式所涉及的半导体装置的额定电流、集电极-发射极间饱和电压Vce(sat)的标准上限值V1、关断损耗Eoff的标准上限值E1等来适当设定。
例如，在半导体基板10的碳浓度为规定的阈值以上的情况下，将用于形成基区3的离子注入的剂量设为调整前的第一剂量。另一方面，在半导体基板10的碳浓度小于规定的阈值的情况下，调整用于形成基区3的离子注入的剂量，设为比第一剂量大的第二剂量。此外，也可以设定多个规定的阈值，并将半导体基板10的碳浓度与多个规定的阈值进行比较，由此多级地调整剂量。
第二实施方式所涉及的半导体装置的制造方法的其它过程与图11～图19所示的第一实施方式所涉及的半导体装置的制造方法的过程是相同的，因此省略重复的说明。
根据第二实施方式所涉及的半导体装置的制造方法，根据半导体基板10的碳浓度，调整基区3的制作条件来替代调整集电极区9的制作条件，由此能够减少不良。并且，与调整集电极区9的制作条件的情况相比较，能够抑制对集电极区9的接触电阻造成影响。
并且，在RC-IGBT中，通过调整晶体管部101的基区3的制作条件，不使工时增加就能够将对具有与基区3同时形成的阳极区13的二极管部102的二极管特性造成影响的情况抑制为少许的程度，并且抑制晶体管部101的IGBT特性的偏差。
此外，在第二实施方式所涉及的半导体装置的制造方法中，例示了调整用于形成基区3的离子注入的剂量来替代调整集电极区9的制作条件的情况，但也可以是，根据半导体基板10的碳浓度，来调整用于形成基区3的离子注入的加速电压。例如，半导体基板10的碳浓度越低，则将用于形成基区3的离子注入的加速电压调整得越高，由此能够在深的位置进行离子注入，使栅极阈值电压Vth下降。
例如，判定半导体基板10的碳浓度是否为规定的阈值以上，并根据判定结果来调整用于形成基区3的离子注入的加速电压。规定的阈值能够根据第一实施方式所涉及的半导体装置的额定电流、集电极-发射极间饱和电压Vce(sat)的标准上限值V1、关断损耗Eoff的标准上限值E1等来适当设定。例如，在半导体基板10的碳浓度为规定的阈值以上的情况下，将用于形成基区3的离子注入的加速电压设为调整前的第一加速电压。另一方面，在半导体基板10的碳浓度小于规定的阈值的情况下，调整用于形成基区3的离子注入的加速电压，设为比第一加速电压高的第二加速电压。此外，也可以设定多个规定的阈值，并将半导体基板10的碳浓度与多个规定的阈值进行比较，由此多级地调整加速电压。
另外，也可以根据半导体基板10的碳浓度，来调整用于形成集电极区9的离子注入的剂量和用于形成基区3的离子注入的剂量这两方。另外，也可以根据半导体基板10的碳浓度，来分别调整用于形成集电极区9的离子注入的剂量、用于形成基区3的离子注入的剂量、以及用于形成基区3的离子注入的加速电压。
(其它实施方式)
如上述那样记载了第一实施方式和第二实施方式，但不应理解为构成本公开的一部分的论述和附图用于限定本发明。根据本公开，本领域技术人员能够明确各种替代实施方式、实施例以及运用技术。
例如，作为第一实施方式和第二实施方式所涉及的半导体装置，例示了RC-IGBT，但也能够应用于除RC-IGBT以外的IGBT。例如，也能够应用于IGBT单体。即使在IGBT单体的情况下，也能够通过调整集电极区9和基区3的至少一方的剂量，来抑制IGBT特性的偏差。
另外，能够将第一实施方式和第二实施方式公开的结构在不产生矛盾的范围内适当进行组合。像这样，本发明包括在此未记载的各种实施方式等，这是不言而喻的。因而，本发明的技术范围仅通过根据上述的说明而言妥当的权利要求书所涉及的发明特征来决定。
附图标记说明
1：漂移层；2：积累层；3：基区；4：发射极区；5：接触区；6：栅极绝缘膜；7：栅极电极；8：场截止层；9：集电极区；10：半导体基板；11：沟槽；12：阴极区；13：阳极区；20：层间绝缘膜；20a：接触孔；30：接触插塞；40：表面电极；50：背面电极；60：屏蔽膜；61、62：寿命控制区；101：晶体管部；102：二极管部。

Claims (11)

1.一种半导体装置的制造方法，其特征在于，包括以下工序：
从第一导电型的半导体基板的上表面侧形成沟槽；
在所述沟槽中埋入绝缘栅型电极构造；
在所述半导体基板的上部，与所述沟槽相接地形成第二导电型的基区；
在所述基区的上部，与所述沟槽相接地形成第一导电型的第一主电极区；以及
在所述半导体基板的下表面侧形成第二导电型的第二主电极区，
其中，根据所述半导体基板的碳浓度，来调整所述基区和所述第二主电极区中的至少一方的制作条件。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述制作条件是用于形成所述第二主电极区的离子注入的剂量。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述制作条件是用于形成所述基区的离子注入的剂量。
4.根据权利要求2或3所述的半导体装置的制造方法，其特征在于，
所述碳浓度越低，则使所述剂量越低。
5.根据权利要求2或3所述的半导体装置的制造方法，其特征在于，
在所述碳浓度小于规定的阈值的情况下，与所述碳浓度为所述规定的阈值以上的情况相比降低所述剂量。
6.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
还包括向所述半导体基板注入轻的元素的工序。
7.根据权利要求6所述的半导体装置的制造方法，其特征在于，
所述轻的元素是氦或质子。
8.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
所述半导体装置是还具备设置于所述半导体基板的二极管部的逆导型的绝缘栅型双极晶体管。
9.根据权利要求8所述的半导体装置的制造方法，其特征在于，
包括与形成所述基区的工序同时地形成所述二极管部的阳极区的工序。
10.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
通过磁控拉晶法来制造所述半导体基板。
11.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述制作条件是用于形成所述基区的加速电压。
CN202380014196.7A 2022-05-30 2023-04-03 半导体装置的制造方法 Pending CN118160101A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2022087328 2022-05-30
JP2022-087328 2022-05-30
PCT/JP2023/013842 WO2023233802A1 (ja) 2022-05-30 2023-04-03 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN118160101A true CN118160101A (zh) 2024-06-07

Family

ID=89026224

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202380014196.7A Pending CN118160101A (zh) 2022-05-30 2023-04-03 半导体装置的制造方法

Country Status (2)

Country Link
CN (1) CN118160101A (zh)
WO (1) WO2023233802A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4919700B2 (ja) * 2005-05-20 2012-04-18 トヨタ自動車株式会社 半導体装置及びその製造方法
WO2016204227A1 (ja) * 2015-06-17 2016-12-22 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6428945B2 (ja) * 2015-09-16 2018-11-28 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7078133B2 (ja) * 2018-11-16 2022-05-31 富士電機株式会社 半導体装置および製造方法
WO2021125140A1 (ja) * 2019-12-17 2021-06-24 富士電機株式会社 半導体装置
WO2021125064A1 (ja) * 2019-12-18 2021-06-24 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
WO2023233802A1 (ja) 2023-12-07

Similar Documents

Publication Publication Date Title
US11094810B2 (en) Semiconductor device and manufacturing method of semiconductor device
US9653568B2 (en) Method of manufacturing an insulated gate bipolar transistor with mesa sections between cell trench structures
CN110970491B (zh) 场终止绝缘栅双极型晶体管中的背侧掺杂激活
US20080246055A1 (en) Semiconductor component including a monocrystalline semiconductor body and method
JP6621925B2 (ja) 半導体装置及びその製造方法
JP2984478B2 (ja) 伝導度変調型半導体装置及びその製造方法
US11355595B2 (en) Semiconductor device and method of manufacturing semiconductor device
US7759711B2 (en) Semiconductor device with substrate having increased resistance due to lattice defect and method for fabricating the same
JP3413021B2 (ja) 半導体装置
JP2018152426A (ja) 半導体装置
US20220084825A1 (en) Semiconductor device and method of manufacturing semiconductor device
US11699744B2 (en) Semiconductor device and semiconductor apparatus
CN115132833A (zh) 半导体装置及半导体装置的制造方法
US20210134989A1 (en) Semiconductor device and method of manufacturing thereof
JP2020072137A (ja) 半導体装置
JP7134358B2 (ja) 半導体装置、および、半導体装置の製造方法
JP2006100779A (ja) 半導体装置およびその製造方法
CN118160101A (zh) 半导体装置的制造方法
JP2008053610A (ja) 絶縁ゲート型バイポーラトランジスタ
US11621321B2 (en) Semiconductor device
US20240072152A1 (en) Method of manufacturing semiconductor device
US20220278207A1 (en) Semiconductor device and method for producing same
US20240097015A1 (en) Semiconductor device and method of manufacturing the same
US11777021B2 (en) Semiconductor device
JP7364027B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination