JP4919700B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4919700B2 JP4919700B2 JP2006138606A JP2006138606A JP4919700B2 JP 4919700 B2 JP4919700 B2 JP 4919700B2 JP 2006138606 A JP2006138606 A JP 2006138606A JP 2006138606 A JP2006138606 A JP 2006138606A JP 4919700 B2 JP4919700 B2 JP 4919700B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- impurity
- collector
- region
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 551
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 230000007547 defect Effects 0.000 claims description 191
- 239000012535 impurity Substances 0.000 claims description 189
- 229910052799 carbon Inorganic materials 0.000 claims description 81
- 239000002131 composite material Substances 0.000 claims description 79
- 229910052710 silicon Inorganic materials 0.000 claims description 76
- 239000010703 silicon Substances 0.000 claims description 76
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 74
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 73
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 67
- 238000000034 method Methods 0.000 claims description 41
- 239000001301 oxygen Substances 0.000 claims description 37
- 229910052760 oxygen Inorganic materials 0.000 claims description 37
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 36
- 229910052757 nitrogen Inorganic materials 0.000 claims description 34
- 238000010438 heat treatment Methods 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 15
- 238000010894 electron beam technology Methods 0.000 claims description 10
- 150000001875 compounds Chemical class 0.000 claims description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 6
- 238000009828 non-uniform distribution Methods 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- 239000002210 silicon-based material Substances 0.000 claims description 4
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 79
- 238000009826 distribution Methods 0.000 description 33
- -1 carbon ions Chemical class 0.000 description 23
- 238000005468 ion implantation Methods 0.000 description 20
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 18
- 229910052796 boron Inorganic materials 0.000 description 18
- 239000001307 helium Substances 0.000 description 15
- 229910052734 helium Inorganic materials 0.000 description 15
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 14
- 229910052698 phosphorus Inorganic materials 0.000 description 14
- 239000011574 phosphorus Substances 0.000 description 14
- 238000011084 recovery Methods 0.000 description 12
- 238000002513 implantation Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000010893 electron trap Methods 0.000 description 5
- 230000005524 hole trap Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000013329 compounding Methods 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 150000003376 silicon Chemical class 0.000 description 3
- FSLGCYNKXXIWGJ-UHFFFAOYSA-N silicon(1+) Chemical compound [Si+] FSLGCYNKXXIWGJ-UHFFFAOYSA-N 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052793 cadmium Inorganic materials 0.000 description 2
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000002835 absorbance Methods 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000536 complexating effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229910052805 deuterium Inorganic materials 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000005251 gamma ray Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本発明は、複合欠陥が形成されている半導体領域を備えている半導体装置に関する。また、複合欠陥が形成されている半導体領域を備えている半導体装置の製造方法にも関する。
半導体装置の特性（典型的にはスイッチング特性）を改善するために、半導体装置を構成している半導体領域に複合欠陥を形成することがある。複合欠陥とは、半導体領域に存在する点欠陥と不純物が複合化したものをいう。ここでいう不純物とは、導電型を決定するために意図的に導入する導電型の不純物のことではなく、半導体領域に元来含まれている非導電型の不純物のことをいう。非導電型の不純物の元素には、例えば、酸素、炭素、又は窒素等が含まれる。また、点欠陥とは、結晶格子の局所的な乱れをいう。点欠陥には、空孔タイプ(vacancy)と格子間原子タイプ(interstitial atom)が含まれる。点欠陥と非導電型の不純物が複合化した複合欠陥は、半導体領域内に安定的に存在し続けることが知られている。
複合欠陥は、深いエネルギー準位を形成することができる。このため、複合欠陥は、正孔と電子が再結合する場を提供することができる。したがって、半導体領域内に複合欠陥を形成すると、キャリアのライフタイムを制御することが可能になる。この結果、半導体装置の低損失化や、リカバリーサージ電圧の低減化などを実現することができる。この種の半導体装置が、特許文献１に開示されている。
複合欠陥は、深いエネルギー準位を形成することができる。このため、複合欠陥は、正孔と電子が再結合する場を提供することができる。したがって、半導体領域内に複合欠陥を形成すると、キャリアのライフタイムを制御することが可能になる。この結果、半導体装置の低損失化や、リカバリーサージ電圧の低減化などを実現することができる。この種の半導体装置が、特許文献１に開示されている。
図１１を参照して、ＰＩＮ型ダイオード２００に複合欠陥を形成する方法を説明する。ＰＩＮ型ダイオード２００は、ｎ＋型のカソード半導体領域２２２と、ｎ−型（又はｉ型）の中間半導体領域２２４と、ｐ＋型のアノード半導体領域２２６を備えている。ＰＩＮ型ダイオード２００は、シリコンウェハを用いて形成されている。カソード半導体領域２２２は、ｎ−型のシリコンウェハの裏面にｎ型不純物を導入することによって形成される。アノード半導体領域２２６は、ｎ−型のシリコンウェハの表面にｐ型不純物を導入することによって形成される。アノード半導体領域２２６には、アノード電極２３２が接続されている。図１１に示されている構造は、カソード電極が形成される前の段階である。
複合欠陥を形成する場合、電子線の照射を利用することが多い。図１１に示すように、中間半導体領域２２４に複合欠陥を形成する場合、電子線は、カソード半導体領域２２２側から中間半導体領域２２４の所定深さに向けて照射される。電子線が照射された中間半導体領域２２４には、点欠陥２４４が形成される。複合欠陥は、形成された点欠陥２４４が、周囲に存在する非導電型の不純物と複合化することによって形成される。
上記したように、ＰＩＮ型ダイオード２００を製造する場合、シリコンウェハが多用される。シリコンウェハに元来含まれる非導電型の不純物の濃度は、シリコンウェハ毎に異なっていることが多い。一般的に、シリコンウェハは、インゴットをスライスして得られる。インゴットの上部分をスライスして得られるシリコンウェハに含まれる非導電型の不純物の濃度と、インゴットの下部分をスライスして得られるシリコンウェハに含まれる非導電型の不純物の濃度は、大きく異なることが多い。上記したように、複合欠陥は、点欠陥と非導電型の不純物が複合化することによって形成される。したがって、形成される複合欠陥の量は、元来含まれている非導電型の不純物の量と電子線の照射によって形成される点欠陥の量のうち、複合化に関与する量が少ない方の量に基づいて決定される。
図１２に、中間半導体領域２２４の深さ方向における非導電型の不純物の濃度分布を示す。図中の２１２ａと２１４ａは、別個のシリコンウェハから得られた中間半導体領域２２４の非導電型の不純物の濃度分布を示している。図１２に示すように、元来含まれる非導電型の不純物の濃度は、シリコンウェハ毎に異なっている。電子線照射によって形成される点欠陥２４４の量は、電子線照射の出力を調整することによって調整することができる。形成する点欠陥２４４の量を薄い不純物濃度（図中２１２ａ）よりも薄く調整すれば、薄い不純物濃度（図中２１２ａ）を含む中間半導体領域に形成される複合欠陥量と、濃い不純物濃度（図中２１４ａ）を含む中間半導体領域に形成される複合欠陥量は、ほぼ同量になる。しかしながら、形成する点欠陥２４４の量を薄い不純物濃度（図中２１２ａ）よりも濃く調整すると、薄い不純物濃度（図中２１２ａ）を含む中間半導体領域に形成される複合欠陥量は、濃い不純物濃度（図中２１４ａ）を含む中間半導体領域に形成される複合欠陥量よりも薄くなる。
一般的に、複合欠陥を形成する工程では、シリコンウェハに含まれる非導電型の不純物の濃度を測定することは行われない。測定に代えて、点欠陥２４４は、シリコンウェハに元来含まれる濃い不純物濃度（図中２１４ａ）よりも濃くなるように形成される。
図１２に、中間半導体領域２２４の深さ方向における非導電型の不純物の濃度分布を示す。図中の２１２ａと２１４ａは、別個のシリコンウェハから得られた中間半導体領域２２４の非導電型の不純物の濃度分布を示している。図１２に示すように、元来含まれる非導電型の不純物の濃度は、シリコンウェハ毎に異なっている。電子線照射によって形成される点欠陥２４４の量は、電子線照射の出力を調整することによって調整することができる。形成する点欠陥２４４の量を薄い不純物濃度（図中２１２ａ）よりも薄く調整すれば、薄い不純物濃度（図中２１２ａ）を含む中間半導体領域に形成される複合欠陥量と、濃い不純物濃度（図中２１４ａ）を含む中間半導体領域に形成される複合欠陥量は、ほぼ同量になる。しかしながら、形成する点欠陥２４４の量を薄い不純物濃度（図中２１２ａ）よりも濃く調整すると、薄い不純物濃度（図中２１２ａ）を含む中間半導体領域に形成される複合欠陥量は、濃い不純物濃度（図中２１４ａ）を含む中間半導体領域に形成される複合欠陥量よりも薄くなる。
一般的に、複合欠陥を形成する工程では、シリコンウェハに含まれる非導電型の不純物の濃度を測定することは行われない。測定に代えて、点欠陥２４４は、シリコンウェハに元来含まれる濃い不純物濃度（図中２１４ａ）よりも濃くなるように形成される。
この場合、図１３に示すように、十分な量の点欠陥２４４を形成すると、形成される複合欠陥の量２１２ｂ、２１４ｂは、シリコンウェハに元来含まれる非導電型の不純物の濃度２１２ａ、２１４ａに応じて決定される。したがって、シリコンウェハに元来含まれる非導電型の不純物の濃度２１２ａ、２１４ａが異なっていると、形成される複合欠陥の量２１２ｂ、２１４ｂも異なってしまう。このため、得られる半導体装置の特性は、用いるシリコンウェハ毎に異なってしまう。
本発明は、上記課題を解決するために創作された。なお、上記の例では、ＰＩＮ型ダイオード２００を例に挙げて説明してきたが、同様の問題は、他の種類の半導体装置においても生じ得る。また、半導体装置に複合欠陥を形成することは、スイッチング特性を改善するためだけではなく、オン抵抗、耐圧、耐量などの他の特性を改善するためのこともある。本明細書で開示される技術は、半導体装置に設けられた半導体領域に複合欠陥を形成する様々な局面において有用である。また、上記の例ではシリコンウェハを例に挙げて説明してきたが、他の材料の半導体ウェハでも、ウェハ毎に非導電型の不純物の濃度が異なっているという問題が存在する。本明細書で開示される技術は、シリコンウェハ以外の半導体ウェハを利用する場合にも有用である。
本発明の一つの目的は、半導体領域に形成される複合欠陥の量のバラツキを低下させることである。本発明の他の一つの目的は、得られる半導体装置の特性のバラツキを低下させることである。本発明はまた、このような半導体装置を製造する方法を提供することを目的としている。また、本発明の他の一つの目的は、所望の量に調整された複合欠陥が形成されている半導体領域を備えた半導体装置を提供することである。
本発明は、上記課題を解決するために創作された。なお、上記の例では、ＰＩＮ型ダイオード２００を例に挙げて説明してきたが、同様の問題は、他の種類の半導体装置においても生じ得る。また、半導体装置に複合欠陥を形成することは、スイッチング特性を改善するためだけではなく、オン抵抗、耐圧、耐量などの他の特性を改善するためのこともある。本明細書で開示される技術は、半導体装置に設けられた半導体領域に複合欠陥を形成する様々な局面において有用である。また、上記の例ではシリコンウェハを例に挙げて説明してきたが、他の材料の半導体ウェハでも、ウェハ毎に非導電型の不純物の濃度が異なっているという問題が存在する。本明細書で開示される技術は、シリコンウェハ以外の半導体ウェハを利用する場合にも有用である。
本発明の一つの目的は、半導体領域に形成される複合欠陥の量のバラツキを低下させることである。本発明の他の一つの目的は、得られる半導体装置の特性のバラツキを低下させることである。本発明はまた、このような半導体装置を製造する方法を提供することを目的としている。また、本発明の他の一つの目的は、所望の量に調整された複合欠陥が形成されている半導体領域を備えた半導体装置を提供することである。
本発明は、半導体領域に元来含まれているとともに半導体ウェハ毎に異なっている不純物濃度を、以下に示す手法を用いて実質的に均一化することを特徴としている。一般的に、半導体領域に元来含まれている不純物濃度は、極めて薄い。このため、半導体ウェハ毎の不純物濃度の僅かな差は、薄い濃度の尺度において大きくなる。しかしながら、半導体ウェハ毎の不純物濃度の差は、濃い濃度の尺度において無視できる。本発明は、この点に着眼して創作された。本発明では、元来含まれる不純物と同種の不純物を多量に導入することによって、不純物濃度のバラツキを無視できるようにする。本発明を利用すれば、半導体ウェハ毎の不純物濃度の差に起因する不純物濃度のバラツキは、無視できるようになる。
本発明は、複合欠陥が形成されている半導体領域を備えている半導体装置を製造する方法を開示する。本発明の製造方法は、半導体領域に元来含まれる非導電型の不純物と同種の不純物を半導体領域に導入する工程と、半導体領域に点欠陥を形成する工程を備えている。不純物導入工程と点欠陥形成工程を実施する順序に制限はない。必要に応じて、不純物導入工程と点欠陥形成工程は、同時に実施することもできる。非導電型の不純物と点欠陥により複合欠陥が構成される。さらに、半導体領域のうちの点欠陥が形成される領域に、非導電型の不純物が導入される。
本発明の技術の理解を助けるために、正確ではないけれども、本発明の技術の概略を比喩的に説明する。半導体ウェハＡの半導体領域に元来含まれている不純物の濃度を「1.0」とし、半導体ウェハＢの半導体領域に元来含まれている不純物濃度を「2.0」とする。この場合、両者の半導体領域に元来含まれている不純物濃度のバラツキには、２倍の格差があることになる。両者の半導体領域に対して元来含まれている不純物と同種の不純物を「100.0」導入すると、半導体ウェハＡの半導体領域に含まれている不純物濃度は「101.0」となり、半導体ウェハＢの半導体領域に含まれている不純物濃度は「102.0」となる。多量の不純物を導入することによって、両者の半導体領域の不純物濃度のバラツキの差は、相対的に小さいものとなる。したがって、形成する点欠陥の量を調整すれば、両者の半導体領域に形成される複合欠陥のバラツキを小さくすることができる。なお、多量の不純物を導入することによって、必要以上の複合欠陥が形成される場合には、複合欠陥を除去する処理を実施してもよい。この工程は、多量の複合欠陥が形成された後に実施してもよい。半導体領域毎に形成された複合欠陥のバラツキを抑えながら、複合欠陥の量を所望の量に調整することができる。
本発明の技術の理解を助けるために、正確ではないけれども、本発明の技術の概略を比喩的に説明する。半導体ウェハＡの半導体領域に元来含まれている不純物の濃度を「1.0」とし、半導体ウェハＢの半導体領域に元来含まれている不純物濃度を「2.0」とする。この場合、両者の半導体領域に元来含まれている不純物濃度のバラツキには、２倍の格差があることになる。両者の半導体領域に対して元来含まれている不純物と同種の不純物を「100.0」導入すると、半導体ウェハＡの半導体領域に含まれている不純物濃度は「101.0」となり、半導体ウェハＢの半導体領域に含まれている不純物濃度は「102.0」となる。多量の不純物を導入することによって、両者の半導体領域の不純物濃度のバラツキの差は、相対的に小さいものとなる。したがって、形成する点欠陥の量を調整すれば、両者の半導体領域に形成される複合欠陥のバラツキを小さくすることができる。なお、多量の不純物を導入することによって、必要以上の複合欠陥が形成される場合には、複合欠陥を除去する処理を実施してもよい。この工程は、多量の複合欠陥が形成された後に実施してもよい。半導体領域毎に形成された複合欠陥のバラツキを抑えながら、複合欠陥の量を所望の量に調整することができる。
本発明の製造方法では、点欠陥を形成するために、半導体領域が軽元素イオン及び／又は電子線に曝されることが好ましい。
軽元素イオン及び／又は電子線を利用すれば、半導体領域内の局所領域に点欠陥を容易に形成することができる。
軽元素イオン及び／又は電子線を利用すれば、半導体領域内の局所領域に点欠陥を容易に形成することができる。
本発明の製造方法では、非導電型の不純物が最大に導入される領域の半導体領域中の深さと点欠陥が最大に形成される領域の半導体領域中の深さが、略同一であることが好ましい。
上記の製造方法を利用すれば、半導体領域中の局所領域に複合欠陥を形成することができる。上記の製造方法によると、半導体装置の各種特性を顕著に改善することができる。
上記の製造方法を利用すれば、半導体領域中の局所領域に複合欠陥を形成することができる。上記の製造方法によると、半導体装置の各種特性を顕著に改善することができる。
本発明の製造方法では、半導体領域に導入される非導電型の不純物の最大不純物濃度が、前記半導体領域に元来含まれている非導電型の不純物の不純物濃度よりも大きいことが好ましい。
上記の製造方法を利用すると、半導体領域の所定領域に元来含まれていた不純物量が、不純物を導入することによって２倍以上に増加する。不純物が元来含まれていた量から２倍以上に増加すると、不純物濃度の半導体装置毎のバラツキがほぼ無視できるようになる。
上記の製造方法を利用すると、半導体領域の所定領域に元来含まれていた不純物量が、不純物を導入することによって２倍以上に増加する。不純物が元来含まれていた量から２倍以上に増加すると、不純物濃度の半導体装置毎のバラツキがほぼ無視できるようになる。
本発明の製造方法では、不純物導入工程が、点欠陥形成工程に先立って実施されてもよい。即ち、不純物導入工程と点欠陥形成工程が別の工程であり、不純物導入工程が先に実施されてもよい。
本発明の製造方法では、不純物導入工程と点欠陥形成工程の間に、半導体領域を８００℃以上に加熱する工程をさらに備えていることが好ましい。
不純物導入工程を実施した後に８００℃以上の熱処理を実施すると、不純物を導入したときに形成された半導体領域の損傷を回復することができる。さらに、不純物導入工程を実施した後に８００℃以上の熱処理を実施すると、導入した不純物を半導体領域の格子位置に置換することができる。上記の方法を利用すれば、半導体領域に不純物を多量に導入することができる。
不純物導入工程を実施した後に８００℃以上の熱処理を実施すると、不純物を導入したときに形成された半導体領域の損傷を回復することができる。さらに、不純物導入工程を実施した後に８００℃以上の熱処理を実施すると、導入した不純物を半導体領域の格子位置に置換することができる。上記の方法を利用すれば、半導体領域に不純物を多量に導入することができる。
本発明の製造方法では、点欠陥形成工程を実施した後に、半導体領域を２００℃〜６００℃の範囲で加熱する工程をさらに備えていることが好ましい。
２００℃〜６００℃の範囲の熱処理工程を実施すると、不純物と点欠陥の複合化を促進することができる。なお、６００℃よりも高温の熱処理を実施すると、複合欠陥量が低下する。ただし、前記したように、必要に応じて複合欠陥の量を少なくしたい場合もある。この場合は、２００℃〜６００℃の範囲の熱処理工程を実施して複合欠陥を形成した後に、６００℃よりも高温の熱処理を実施して複合欠陥の量を低下させてもよい。
２００℃〜６００℃の範囲の熱処理工程を実施すると、不純物と点欠陥の複合化を促進することができる。なお、６００℃よりも高温の熱処理を実施すると、複合欠陥量が低下する。ただし、前記したように、必要に応じて複合欠陥の量を少なくしたい場合もある。この場合は、２００℃〜６００℃の範囲の熱処理工程を実施して複合欠陥を形成した後に、６００℃よりも高温の熱処理を実施して複合欠陥の量を低下させてもよい。
本発明の製造方法では、半導体領域の材料にシリコン系材料が用いられてもよい。さらに、この場合の製造方法では、炭素、酸素、窒素、フッ素、アルゴン、シリコン、又はゲルマニウムから選択される少なくとも１つ以上の非導電型の不純物が前記半導体領域に導入されることを特徴としている。
本発明の方法では、前記元素を組合わせて利用することもある。また、前記元素を使い分けることによって、必要な種類の複合欠陥を作り分けることができる。
シリコン系の半導体材料の場合、例えば、炭素と酸素は、正孔をトラップする複合欠陥を形成するのに関与する。酸素と窒素は、電子をトラップする複合欠陥を形成するのに関与する。上記の元素を使い分けることによって、必要な種類の複合欠陥を作り分けることができる。
本発明の方法では、前記元素を組合わせて利用することもある。また、前記元素を使い分けることによって、必要な種類の複合欠陥を作り分けることができる。
シリコン系の半導体材料の場合、例えば、炭素と酸素は、正孔をトラップする複合欠陥を形成するのに関与する。酸素と窒素は、電子をトラップする複合欠陥を形成するのに関与する。上記の元素を使い分けることによって、必要な種類の複合欠陥を作り分けることができる。
本発明の半導体装置は、複合欠陥が形成されている半導体領域を備えている。本発明の半導体装置では、半導体領域に元来含まれている非導電型の不純物と同種の不純物が、半導体領域の深さ方向において、不均一な分布を有している。半導体領域には点欠陥が形成されている。非導電型の不純物と点欠陥により複合欠陥が構成されている。半導体領域のうちの点欠陥が形成されている領域に、非導電型の不純物が導入されている。
半導体領域の深さ方向に不純物が不均一に分布している状態は、半導体領域に意図的に不純物を導入したことを意味する。上記特徴を有する半導体装置の状態は、本発明の技術思想が利用されていることが明白である。
半導体領域の深さ方向に不純物が不均一に分布している状態は、半導体領域に意図的に不純物を導入したことを意味する。上記特徴を有する半導体装置の状態は、本発明の技術思想が利用されていることが明白である。
本発明の半導体装置では、非導電型の不純物が、半導体領域の深さ方向において、最小濃度の２倍以上の最大濃度を有していることが好ましい。
不純物の最小濃度は、半導体領域に元来含まれていた不純物の濃度に略等しい。不純物が上記の状態で分布していると、半導体領域に元来含まれている不純物の濃度以上の不純物が半導体領域に意図的に導入されたことを意味している。上記特徴を有する半導体装置の状態は、本発明の技術思想が利用されていることが明白である。
不純物の最小濃度は、半導体領域に元来含まれていた不純物の濃度に略等しい。不純物が上記の状態で分布していると、半導体領域に元来含まれている不純物の濃度以上の不純物が半導体領域に意図的に導入されたことを意味している。上記特徴を有する半導体装置の状態は、本発明の技術思想が利用されていることが明白である。
本発明は、複合欠陥が形成されている半導体領域を備えているダイオードの半導体装置に具現化することができる。本発明の半導体装置の半導体領域は、第１導電型の不純物を含むアノード半導体領域と、第２導電型の不純物を高濃度に含むカソード半導体領域と、アノード半導体領域とカソード半導体領域の間に形成されており、第２導電型の不純物を低濃度に含む又は導電型の不純物を実質的に含まない中間半導体領域を備えている。本発明の半導体装置では、半導体領域に元来含まれている非導電型の不純物と同種の不純物が、アノード半導体領域とカソード半導体領域を結ぶ方向において、不均一な分布を有している。半導体領域には点欠陥が形成されている。非導電型の不純物と点欠陥により複合欠陥が構成されている。半導体領域のうちの点欠陥が形成されている領域に、非導電型の不純物が導入されている。
非導電型の不純物が不均一に分布している状態は、半導体装置に意図的に非導電型の不純物を導入したことを意味する。上記特徴を有する半導体装置の状態は、本発明の技術思想が利用されていることが明白である。
非導電型の不純物が不均一に分布している状態は、半導体装置に意図的に非導電型の不純物を導入したことを意味する。上記特徴を有する半導体装置の状態は、本発明の技術思想が利用されていることが明白である。
ダイオードの半導体装置では、アノード半導体領域と中間半導体領域が接していてもよい。この場合の半導体装置では、非導電型の不純物の最大濃度の位置が、アノード半導体領域と中間半導体領域の界面近傍に形成されていることが好ましい。
アノード半導体領域と中間半導体領域の界面近傍に複合欠陥が局所的に形成されていると、半導体装置の逆回復特性が改善される。
アノード半導体領域と中間半導体領域の界面近傍に複合欠陥が局所的に形成されていると、半導体装置の逆回復特性が改善される。
ダイオードの半導体装置では、非導電型の不純物が、アノード半導体領域とカソード半導体領域を結ぶ方向において、最小濃度の２倍以上の最大濃度を有していることが好ましい。
非導電型の不純物が上記の状態で分布していると、半導体領域に元来含まれている不純物の濃度以上の非導電型の不純物が半導体領域に意図的に導入されたことを意味している。上記特徴を有する半導体装置の状態は、本発明の技術思想が利用されていることが明白である。
非導電型の不純物が上記の状態で分布していると、半導体領域に元来含まれている不純物の濃度以上の非導電型の不純物が半導体領域に意図的に導入されたことを意味している。上記特徴を有する半導体装置の状態は、本発明の技術思想が利用されていることが明白である。
本発明は、コレクタ電極と、ゲート電極と、複合欠陥が形成されている半導体領域と、を備えているIGBT（Insulated Gate Bipolar Transistor）の半導体装置に具現化することができる。本発明の半導体装置の半導体領域は、そのコレクタ電極上に形成されており、第１導電型の不純物を含むコレクタ半導体領域を備えている。本発明の半導体装置の半導体領域は、そのコレクタ半導体領域上に形成されており、第２導電型の不純物を含む第２導電型ベース半導体領域を備えている。本発明の半導体装置の半導体領域は、その第２導電型ベース半導体領域によってコレクタ半導体領域から隔てられており、第１導電型の不純物を含む第１導電型ベース半導体領域を備えている。本発明の半導体装置の半導体領域は、その第１導電型ベース半導体領域によって第２導電型ベース半導体領域から隔てられており、第２導電型の不純物を含むエミッタ半導体領域を備えている。本発明の半導体装置のゲート電極は、第２導電型ベース半導体領域とエミッタ半導体領域を隔てている第１導電型ベース半導体領域に絶縁膜を介して対向している。本発明の半導体装置では、半導体領域に元来含まれている非導電型の不純物と同種の不純物が、コレクタ半導体領域とエミッタ半導体領域を結ぶ方向において、不均一な分布を有している。半導体領域には点欠陥が形成されている。非導電型の不純物と点欠陥により複合欠陥が構成されている。半導体領域のうちの点欠陥が形成されている領域に、非導電型の不純物が導入されている。
非導電型の不純物が不均一に分布している状態は、半導体装置に意図的に非導電型の不純物を導入したことを意味する。上記特徴を有する半導体装置の状態は、本発明の技術思想が利用されていることが明白である。
非導電型の不純物が不均一に分布している状態は、半導体装置に意図的に非導電型の不純物を導入したことを意味する。上記特徴を有する半導体装置の状態は、本発明の技術思想が利用されていることが明白である。
上記のIGBTの半導体装置は、コレクタ半導体領域と第２導電型ベース半導体領域が接しているノンパンチスルー型に構成することができる。また、このノンパンチスルー型の半導体装置は、エピを用いないバルク型ＩＧＢＴにも適用される。このノンパンチスルー型の半導体装置では、非導電型の不純物の最大濃度の位置が、コレクタ半導体領域と第２導電型ベース半導体領域の界面近傍に形成されていることが好ましい。
コレクタ半導体領域と第２導電型ベース半導体領域の界面近傍に複合欠陥が形成されていると、半導体装置の逆回復特性が改善される。
コレクタ半導体領域と第２導電型ベース半導体領域の界面近傍に複合欠陥が形成されていると、半導体装置の逆回復特性が改善される。
上記のIGBTの半導体装置は、コレクタ半導体領域と第２導電型ベース半導体領域の間に形成されており、第２導電型の不純物を第２導電型ベース領域よりも高濃度に含むバッファ半導体領域をさらに備えていてもよい。このIGBTの半導体装置は、パンチスルー型に構成されている。
パンチスルー型の半導体装置では、コレクタ半導体領域とバッファ半導体領域が接していてもよい。この場合、非導電型の不純物の最大濃度の位置が、コレクタ半導体領域とバッファ半導体領域の界面近傍に形成されていることが好ましい。
コレクタ半導体領域とバッファ半導体領域の界面近傍に複合欠陥が形成されていると、半導体装置の逆回復特性が改善される。
パンチスルー型の半導体装置では、コレクタ半導体領域とバッファ半導体領域が接していてもよい。この場合、非導電型の不純物の最大濃度の位置が、コレクタ半導体領域とバッファ半導体領域の界面近傍に形成されていることが好ましい。
コレクタ半導体領域とバッファ半導体領域の界面近傍に複合欠陥が形成されていると、半導体装置の逆回復特性が改善される。
上記のIGBTの半導体装置は、コレクタ半導体領域が、コレクタ電極と第２導電型ベース半導体領域の間に分散して形成されていてもよい。この場合の半導体装置では、コレクタ電極と第２導電型ベース半導体領域が、コレクタ半導体領域とコレクタ半導体領域の間の間隔を介して電気的に接している。このIGBTの半導体装置は、コレクタショート型に構成されている。
コレクタショート型の半導体装置では、コレクタ半導体領域と第２導電型ベース半導体領域が接していてもよい。この場合、非導電型の不純物の最大濃度の位置が、コレクタ半導体領域と第２導電型ベース半導体領域の界面近傍に形成されていることが好ましい。
コレクタ半導体領域と第２導電型ベース半導体領域の界面近傍に複合欠陥が形成されていると、半導体装置の逆回復特性が改善される。
コレクタショート型の半導体装置では、コレクタ半導体領域と第２導電型ベース半導体領域が接していてもよい。この場合、非導電型の不純物の最大濃度の位置が、コレクタ半導体領域と第２導電型ベース半導体領域の界面近傍に形成されていることが好ましい。
コレクタ半導体領域と第２導電型ベース半導体領域の界面近傍に複合欠陥が形成されていると、半導体装置の逆回復特性が改善される。
上記のIGBTの半導体装置では、非導電型の不純物が、コレクタ半導体領域とエミッタ半導体領域を結ぶ方向において、最小濃度の２倍以上の最大濃度を有していることが好ましい。
非導電型の不純物が上記の状態で分布していると、半導体領域に元来含まれている非導電型の不純物に等しい濃度以上の非導電型の不純物が半導体領域に意図的に導入されたことを意味している。上記特徴を有する半導体装置の状態は、本発明の技術思想が利用されていることが明白である。
非導電型の不純物が上記の状態で分布していると、半導体領域に元来含まれている非導電型の不純物に等しい濃度以上の非導電型の不純物が半導体領域に意図的に導入されたことを意味している。上記特徴を有する半導体装置の状態は、本発明の技術思想が利用されていることが明白である。
半導体領域に多量の不純物を導入することによって、元来含まれていた不純物の半導体装置毎のバラツキが無視できるようになる。これにより、形成される複合欠陥のバラツキも無視できるようになり、所定の特性を備えた半導体装置を安定的に得ることができる。
本発明の特徴を列記する。
（第１形態） 半導体領域に用いられる半導体材料には、シリコン系材料、ガリウムヒ素系材料、炭化シリコン系材料、カドミニウム系材料、ゲルマニウム系材料、又は窒化ガリウム系材料等を利用することができる。シリコン系材料の場合には、不純物として炭素、酸素、窒素、フッ素、アルゴン、シリコン、ゲルマニウムが利用される。ガリウムヒ素系材料の場合には、シリコン、酸素、炭素、窒素が利用される。炭化シリコン系材料の場合には、酸素、窒素が利用される。カドミニウム系材料の場合には、炭素、酸素、窒素が利用される。ゲルマニウム系材料の場合には、炭素、酸素、窒素が利用される。窒化ガリウム系材料の場合には、炭素、酸素が利用される。
（第２形態） 不純物導入工程で導入する不純物の最大不純物濃度とその深さは、ドーズ量（Dose1）とその注入エネルギーの半値幅（FWHM1）によって決定され、Dose１／FWHM1で表される。この最大不純物濃度（Dose1／FWHM1）が半導体領域に元来含まれる不純物濃度（ＮＤ）よりも大きいことが好ましい。即ち、ＮＤ＜Dose１／FWHM1の関係が成立するのが好ましい。
（第３形態） 点欠陥を形成する際に照射する軽イオンには、水素、重水素、３−ヘリウム、及び／又は４−ヘリウムを利用することができる。半導体領域に導入される軽イオンの最大導入濃度は、ドーズ量（Dose2）とその注入エネルギーの半値幅（FWHM2）によって決定され、Dose2／FWHM2で表される。この最大導入濃度（Dose2／FWHM2）が半導体領域に元来含まれる不純物濃度（ＮＤ）と導入する不純物の最大不純物濃度（Dose1／FWHM1）の和よりも大きいことが好ましい。即ち、ＮＤ＋Dose1／FWHM1＜Dose2／FWHM2が成立することが好ましい。
（第１形態） 半導体領域に用いられる半導体材料には、シリコン系材料、ガリウムヒ素系材料、炭化シリコン系材料、カドミニウム系材料、ゲルマニウム系材料、又は窒化ガリウム系材料等を利用することができる。シリコン系材料の場合には、不純物として炭素、酸素、窒素、フッ素、アルゴン、シリコン、ゲルマニウムが利用される。ガリウムヒ素系材料の場合には、シリコン、酸素、炭素、窒素が利用される。炭化シリコン系材料の場合には、酸素、窒素が利用される。カドミニウム系材料の場合には、炭素、酸素、窒素が利用される。ゲルマニウム系材料の場合には、炭素、酸素、窒素が利用される。窒化ガリウム系材料の場合には、炭素、酸素が利用される。
（第２形態） 不純物導入工程で導入する不純物の最大不純物濃度とその深さは、ドーズ量（Dose1）とその注入エネルギーの半値幅（FWHM1）によって決定され、Dose１／FWHM1で表される。この最大不純物濃度（Dose1／FWHM1）が半導体領域に元来含まれる不純物濃度（ＮＤ）よりも大きいことが好ましい。即ち、ＮＤ＜Dose１／FWHM1の関係が成立するのが好ましい。
（第３形態） 点欠陥を形成する際に照射する軽イオンには、水素、重水素、３−ヘリウム、及び／又は４−ヘリウムを利用することができる。半導体領域に導入される軽イオンの最大導入濃度は、ドーズ量（Dose2）とその注入エネルギーの半値幅（FWHM2）によって決定され、Dose2／FWHM2で表される。この最大導入濃度（Dose2／FWHM2）が半導体領域に元来含まれる不純物濃度（ＮＤ）と導入する不純物の最大不純物濃度（Dose1／FWHM1）の和よりも大きいことが好ましい。即ち、ＮＤ＋Dose1／FWHM1＜Dose2／FWHM2が成立することが好ましい。
（第１実施例）
図１〜図７を参照して、ＰＩＮ型ダイオード１０に複合欠陥を形成する方法を説明する。図１〜図４に、ＰＩＮ型ダイオード１０の要部断面図を示す。図１〜図４は、ＰＩＮ型ダイオード１０の製造フローを示している。図５及び図６は、中間半導体領域２４に含まれる非導電型の不純物濃度の深さ方向の分布を示している。図７は、中間半導体領域２４に形成される複合欠陥の深さ方向の分布を示している。
図１〜図７を参照して、ＰＩＮ型ダイオード１０に複合欠陥を形成する方法を説明する。図１〜図４に、ＰＩＮ型ダイオード１０の要部断面図を示す。図１〜図４は、ＰＩＮ型ダイオード１０の製造フローを示している。図５及び図６は、中間半導体領域２４に含まれる非導電型の不純物濃度の深さ方向の分布を示している。図７は、中間半導体領域２４に形成される複合欠陥の深さ方向の分布を示している。
まず、図１に示すように、ｎ＋型のカソード半導体領域２２とｎ−型（又はｉ型）の中間半導体領域２４とｐ＋型のアノード半導体領域２６が積層された半導体積層を用意する。半導体積層は、シリコンウェハを用いて形成されている。カソード半導体領域２２は、ｎ−型のシリコンウェハの裏面にリンをイオン注入した後に熱拡散等で形成される。アノード半導体領域２６は、ｎ−型のシリコンウェハの表面にボロンをイオン注入した後に熱拡散して形成される。カソード半導体領域２２とアノード半導体領域２６を形成する際の熱拡散処理は、兼用することもある。
半導体積層には、インゴットの段階から含有している非導電型の不純物が存在している。この非導電型の不純物の一つには、炭素がある。本実施例では、中間半導体領域２４に元来含まれている炭素の濃度が、約２×１０14cm−3である。炭素の濃度は、例えば赤外吸収測定の吸光度から換算して定量することができる。元来含まれている炭素の濃度は、中間半導体領域２４の深さ方向にほぼ一様である。図５に、中間半導体領域２４に含まれる炭素の深さ方向の濃度分布を示す。図５中の１２ａと１４ａは、別個のシリコンウェハから得られた中間半導体領域２４に元来含まれる炭素の濃度分布を示す。元来含まれる炭素濃度は、シリコンウェハ毎に異なっている。
半導体積層には、インゴットの段階から含有している非導電型の不純物が存在している。この非導電型の不純物の一つには、炭素がある。本実施例では、中間半導体領域２４に元来含まれている炭素の濃度が、約２×１０14cm−3である。炭素の濃度は、例えば赤外吸収測定の吸光度から換算して定量することができる。元来含まれている炭素の濃度は、中間半導体領域２４の深さ方向にほぼ一様である。図５に、中間半導体領域２４に含まれる炭素の深さ方向の濃度分布を示す。図５中の１２ａと１４ａは、別個のシリコンウェハから得られた中間半導体領域２４に元来含まれる炭素の濃度分布を示す。元来含まれる炭素濃度は、シリコンウェハ毎に異なっている。
次に、図２に示すように、イオン注入法を利用して、アノード半導体領域２６側から中間半導体領域２４に向けて炭素イオンを注入する。炭素イオンを注入する深さは、アノード半導体領域２６と中間半導体領域２４の界面近傍に設定するのが好ましい。より好ましくは、炭素イオンを注入する深さは、その界面よりも中間半導体領域２４側に僅かに偏在しているのが好ましい。炭素イオンを注入した後に、８００℃〜１３００℃の範囲の熱処理を実施するのが好ましい。この熱処理を実施することによって、炭素イオンを注入した際に、アノード半導体領域２６及び中間半導体領域２４に生じた損傷を回復することができる。また、熱処理を実施すると、導入した炭素イオンが中間半導体領域２４の格子位置に置換され、格子位置炭素４２を形成する。なお、８００℃よりも低い熱処理では、格子位置炭素４２を形成する効率が低下する。１３００℃よりも高い熱処理では、シリコン溶解が生じるので好ましくない。したがって、熱処理の温度は、８００℃〜１３００℃の範囲に設定されているのが好ましい。これらの工程を経て、中間半導体領域２４の局所領域に導入される格子位置炭素４２の最大炭素濃度は、約１×１０15cm−3に調整される。
図６に、炭素を導入した後の中間半導体領域２４の炭素濃度の深さ方向の分布を示す。図６中の破線４２は、中間半導体領域２４に導入された格子位置炭素４２の濃度分布を示す。図６中の１２ａは、格子位置炭素４２を導入した後の図５中の１２ａの中間半導体領域２４に含まれる炭素の濃度分布を示す。図６中の１４ａは、格子位置炭素４２を導入した後の図５中の１４ａの中間半導体領域２４に含まれる炭素の濃度分布を示す。図６に示すように、導入された格子位置炭素４２は、中間半導体領域２４に元来含まれていた炭素に比して多量な量である。このため、格子位置炭素４２を導入した後では、中間半導体領域２４の炭素濃度１２ａ、１４ａの差が相対的に小さくなっている。即ち、異なるシリコンウェハから得られた中間半導体領域２４の炭素濃度１２ａ、１４ａの差は、実質的に無視できるようになっている。なお、図５及び図６において、横軸に示す濃度は対数目盛で示されている。
炭素の注入深さ及び最大炭素濃度は、注入エネルギーの半値幅（FWHM1）及びドーズ量（Dose1）を調整することによって容易に制御することが可能である。炭素のような軽イオンであれば、半導体積層の表面から数μｍまでの範囲において、注入深さ及び最大炭素濃度を制御することが可能である。最大炭素濃度は、注入エネルギーの半値幅（FWHM1）とドーズ量（Dose1）から見積もることができ、Dose1／FWHM1で表すことができる。
炭素の注入深さ及び最大炭素濃度は、注入エネルギーの半値幅（FWHM1）及びドーズ量（Dose1）を調整することによって容易に制御することが可能である。炭素のような軽イオンであれば、半導体積層の表面から数μｍまでの範囲において、注入深さ及び最大炭素濃度を制御することが可能である。最大炭素濃度は、注入エネルギーの半値幅（FWHM1）とドーズ量（Dose1）から見積もることができ、Dose1／FWHM1で表すことができる。
次に、図３に示すように、アノード半導体領域２６の表面上にアノード電極３２を形成する。アノード電極３２を形成した後に、カソード半導体領域２２側から中間半導体領域２４に向けてヘリウムイオンを照射する。ヘリウムイオンが照射された中間半導体領域２４には、点欠陥４４が形成される。カソード半導体領域２２側からヘリウムイオンを照射するのは、アノード側に形成されている酸化膜のチャージアップ破壊を防ぐためである。なお、必要に応じて、アノード側からヘリウムイオンを照射してもよい。このとき、点欠陥４４が最大に形成される中間半導体領域２４の深さは、格子位置炭素４２が最大濃度で導入されている位置とほぼ一致するように調整する。換言すると、格子位置炭素４２が最大に導入される領域の中間半導体領域２４中の深さと点欠陥４４が最大に形成される領域の中間半導体領域２４中の深さが、略同一である。点欠陥４４が最大に形成される中間半導体領域２４の深さは、ヘリウムイオンが最大濃度で導入される深さとほぼ一致する。したがって、ヘリウムイオンの照射エネルギーの半値幅（FWHM2）及びドーズ量（Dose2）を調整することによって、点欠陥４４が最大に形成される中間半導体領域２４の深さを容易に制御することができる。ヘリウムイオンの最大導入濃度は、照射エネルギーの半値幅（FWHM2）とドーズ量（Dose2）から見積もることができ、Dose2／FWHM2で表すことができる。ヘリウムイオンの最大濃度は約５×１０15cm−3である。
次に、図４に示すように、２００℃〜６００℃の範囲の熱処理を実施する。この熱処理を実施することによって、中間半導体領域２４中の炭素（元来含まれている炭素と後発的に導入された格子位置炭素４２の両者を含む）と点欠陥４４が複合化して複合欠陥４６が形成される。なお、２００℃よりも低い熱処理では、複合欠陥４６を形成する効率が低下する。６００℃よりも高い熱処理では、欠陥の拡散、消滅が生じるので好ましくない。したがって、熱処理の温度は、２００℃〜６００℃の範囲で行うことが好ましい。
図７に示すように、点欠陥４４は、中間半導体領域２４中の炭素濃度に比して多量に形成される。多量の点欠陥４４が形成されると、形成される複合欠陥の量１２ｂ、１４ｂは、中間半導体領域２４の炭素濃度１２ａ、１４ａに応じて決定される。中間半導体領域２４の炭素濃度１２ａ、１４ａの差は無視できるので、形成される複合欠陥の量１２ｂ、１４ｂの差も実質的に無視できるようになる。この結果、得られる半導体装置の特性にもバラツキが生じない。したがって、上記の製造方法を利用すると、半導体装置の歩留まりを向上させることができる。
図７に示すように、点欠陥４４は、中間半導体領域２４中の炭素濃度に比して多量に形成される。多量の点欠陥４４が形成されると、形成される複合欠陥の量１２ｂ、１４ｂは、中間半導体領域２４の炭素濃度１２ａ、１４ａに応じて決定される。中間半導体領域２４の炭素濃度１２ａ、１４ａの差は無視できるので、形成される複合欠陥の量１２ｂ、１４ｂの差も実質的に無視できるようになる。この結果、得られる半導体装置の特性にもバラツキが生じない。したがって、上記の製造方法を利用すると、半導体装置の歩留まりを向上させることができる。
なお、複合欠陥４６が形成される過程をより詳細に説明すると、次の現象が生じている。ヘリウムイオンが中間半導体領域２４に照射されると、格子位置シリコンが弾き飛ばされることによって、空孔（V：点欠陥の一例）と格子間シリコン（I：点欠陥の一例）が形成される。空孔（V）及び格子間シリコン（I）は、熱的に不安定である。このため、空孔（V）及び格子間シリコン（I）は、周囲に存在する不純物の酸素又は炭素と複合化することによって熱的に安定する。例えば、空孔（V）と酸素は、複合化して伝導帯から下に約０．１９ｅＶのエネルギー準位を有する複合欠陥（電子トラップとして機能する）を形成する。また、格子間シリコン（I）は、格子位置炭素４２と置き換わり、格子間炭素（Ci）を形成する。その格子間炭素（Ci）と酸素は、複合化して価電子帯から上に約０．３５ｅＶのエネルギー準位を有する複合欠陥（正孔トラップとして機能する）を形成する。
即ち、上記の実施例では、炭素を多量に導入することによって、異なるシリコンウェハから得られた中間半導体領域２４の間で、炭素（元来的に含まれていた炭素と後発的に導入された格子位置炭素４２の両者を含む）の濃度を実質的に均一化させている。これにより、異なるシリコンウェハから得られた中間半導体領域２４の間で、正孔トラップとして機能する複合欠陥４６が均一に形成されている。中間半導体領域２４に複合欠陥４６が形成されると、ライフタイムを制御することが可能になり、PIN型ダイオード１０の低損失化及びリカバリーサージ電圧の低減化などが実現される。本実施例の製造方法を利用すると、複数のPIN型ダイオード１０を製造した場合でも、同等のスイッチング特性を有するPIN型ダイオード１０を安定して得ることができる。
なお、必要に応じて酸素を多量に注入すれば、異なるシリコンウェハから得られた中間半導体領域２４の間で、電子トラップとして機能する複合欠陥を均一に形成することができる。この場合も同様に、スイッチング特性を改善することができる。
即ち、上記の実施例では、炭素を多量に導入することによって、異なるシリコンウェハから得られた中間半導体領域２４の間で、炭素（元来的に含まれていた炭素と後発的に導入された格子位置炭素４２の両者を含む）の濃度を実質的に均一化させている。これにより、異なるシリコンウェハから得られた中間半導体領域２４の間で、正孔トラップとして機能する複合欠陥４６が均一に形成されている。中間半導体領域２４に複合欠陥４６が形成されると、ライフタイムを制御することが可能になり、PIN型ダイオード１０の低損失化及びリカバリーサージ電圧の低減化などが実現される。本実施例の製造方法を利用すると、複数のPIN型ダイオード１０を製造した場合でも、同等のスイッチング特性を有するPIN型ダイオード１０を安定して得ることができる。
なお、必要に応じて酸素を多量に注入すれば、異なるシリコンウェハから得られた中間半導体領域２４の間で、電子トラップとして機能する複合欠陥を均一に形成することができる。この場合も同様に、スイッチング特性を改善することができる。
上記の製造方法では、以下の変形例を採用することができる。
（１）点欠陥を形成する方法は、ヘリウムイオンの照射の他に、電子線照射、γ線照射、中性子等を利用してもよい。
（２）非導電型の不純物（上記例では炭素）をイオン注入する工程は、点欠陥を形成した後に実施してもよい。あるいは、点欠陥を形成する工程と同時に実施してもよい。
（３）上記例ではPIN型ダイオードを例に挙げたが、IGBT（Insulated Gate Bipolar Transistor）、MOSFET（Metal Oxide Semiconductor Field Effect Transistor）、バイポーラトランジスタ、又はサイリスタ等にも利用することができる。
（１）点欠陥を形成する方法は、ヘリウムイオンの照射の他に、電子線照射、γ線照射、中性子等を利用してもよい。
（２）非導電型の不純物（上記例では炭素）をイオン注入する工程は、点欠陥を形成した後に実施してもよい。あるいは、点欠陥を形成する工程と同時に実施してもよい。
（３）上記例ではPIN型ダイオードを例に挙げたが、IGBT（Insulated Gate Bipolar Transistor）、MOSFET（Metal Oxide Semiconductor Field Effect Transistor）、バイポーラトランジスタ、又はサイリスタ等にも利用することができる。
（第２実施例）
図８（Ａ）に、半導体装置１００の要部断面図を模式的に示す。半導体装置１００は、ノンパンチスルー型のIGBT（Insulated Gate Bipolar Transistor）である。図８は、半導体装置１００の単位構造を示している。半導体装置１００は、シリコンウェハを用いて形成されている。
図８（Ａ）に、半導体装置１００の要部断面図を模式的に示す。半導体装置１００は、ノンパンチスルー型のIGBT（Insulated Gate Bipolar Transistor）である。図８は、半導体装置１００の単位構造を示している。半導体装置１００は、シリコンウェハを用いて形成されている。
半導体装置１００は、コレクタ電極１５２を備えている。コレクタ電極１５２は、アルミニウムとチタンとニッケルの積層体で構成されている。
コレクタ電極１５２上には、ｐ＋型の不純物（典型的にはボロン）を含んでいるコレクタ半導体領域１５４が形成されている。コレクタ半導体領域１５４の不純物濃度は、約１×１０１８ｃｍ-3に調整されている。
コレクタ半導体領域１５４上には、ｎ型の不純物（典型的にはリン）を含むｎ型ベース半導体領域１５６が形成されている。ｎ型ベース半導体領域１５６の不純物濃度は、約７×１０１３ｃｍ-3に調整されている。
ｎ型ベース半導体領域１５６上には、ｐ型の不純物（典型的にはボロン）を含むｐ型ベース半導体領域１６２が形成されている。ｐ型ベース半導体領域１６２は、ｎ型ベース半導体領域１５６によってコレクタ半導体領域１５４から隔てられている。ｐ型ベース半導体領域１６２の不純物濃度は、約１×１０１７〜５×１０１７ｃｍ-3に調整されている。
ｐ型ベース半導体領域１６２上には、ｎ型の不純物（典型的にはリン）を含むエミッタ半導体領域１６６が選択的に形成されている。エミッタ半導体領域１６６は、ｐ型ベース半導体領域１６２によってｎ型ベース半導体領域１５６から隔てられている。エミッタ半導体領域１６６の不純物濃度は、約１×１０１９〜１×１０２０ｃｍ-3に調整されている。
ｐ型ベース半導体領域１６２上には、ｐ型の不純物（典型的にはボロン）を含むベースコンタクト半導体領域１６４が選択的に形成されている。ベースコンタクト半導体領域１６４の不純物濃度は、約１×１０１９〜１×１０２０ｃｍ-3に調整されている。
エミッタ半導体領域１６６とｎ型ベース半導体領域１５６を隔てているｐ型ベース半導体領域１６２にゲート絶縁膜１７２を介してトレンチゲート電極１７４が対向している。ゲート絶縁膜１７２は、酸化シリコンで形成されている。トレンチゲート電極１７４は、ポリシリコンで形成されている。
エミッタ半導体領域１６６上及びベースコンタクト半導体領域１６４上には、アルミニウムのエミッタ電極１６８が形成されている。エミッタ電極１６８は、エミッタ半導体領域１６６とベースコンタクト半導体領域１６４に接している。エミッタ電極１６８とトレンチゲート電極１７４は、電気的に分離されている。
コレクタ電極１５２上には、ｐ＋型の不純物（典型的にはボロン）を含んでいるコレクタ半導体領域１５４が形成されている。コレクタ半導体領域１５４の不純物濃度は、約１×１０１８ｃｍ-3に調整されている。
コレクタ半導体領域１５４上には、ｎ型の不純物（典型的にはリン）を含むｎ型ベース半導体領域１５６が形成されている。ｎ型ベース半導体領域１５６の不純物濃度は、約７×１０１３ｃｍ-3に調整されている。
ｎ型ベース半導体領域１５６上には、ｐ型の不純物（典型的にはボロン）を含むｐ型ベース半導体領域１６２が形成されている。ｐ型ベース半導体領域１６２は、ｎ型ベース半導体領域１５６によってコレクタ半導体領域１５４から隔てられている。ｐ型ベース半導体領域１６２の不純物濃度は、約１×１０１７〜５×１０１７ｃｍ-3に調整されている。
ｐ型ベース半導体領域１６２上には、ｎ型の不純物（典型的にはリン）を含むエミッタ半導体領域１６６が選択的に形成されている。エミッタ半導体領域１６６は、ｐ型ベース半導体領域１６２によってｎ型ベース半導体領域１５６から隔てられている。エミッタ半導体領域１６６の不純物濃度は、約１×１０１９〜１×１０２０ｃｍ-3に調整されている。
ｐ型ベース半導体領域１６２上には、ｐ型の不純物（典型的にはボロン）を含むベースコンタクト半導体領域１６４が選択的に形成されている。ベースコンタクト半導体領域１６４の不純物濃度は、約１×１０１９〜１×１０２０ｃｍ-3に調整されている。
エミッタ半導体領域１６６とｎ型ベース半導体領域１５６を隔てているｐ型ベース半導体領域１６２にゲート絶縁膜１７２を介してトレンチゲート電極１７４が対向している。ゲート絶縁膜１７２は、酸化シリコンで形成されている。トレンチゲート電極１７４は、ポリシリコンで形成されている。
エミッタ半導体領域１６６上及びベースコンタクト半導体領域１６４上には、アルミニウムのエミッタ電極１６８が形成されている。エミッタ電極１６８は、エミッタ半導体領域１６６とベースコンタクト半導体領域１６４に接している。エミッタ電極１６８とトレンチゲート電極１７４は、電気的に分離されている。
半導体装置１００には、コレクタ半導体領域１５４とｎ型ベース半導体領域１５６の界面近傍に炭素（元来含まれている炭素と格子位置炭素１４２の両者を含む）と点欠陥１４４が複合化した複合欠陥１４６が形成されている。図８（Ｂ）に、コレクタ半導体領域１５４とエミッタ半導体領域１６６を結ぶ方向における炭素の濃度分布と複合欠陥１４６の濃度分布を示す。破線１８１はシリコンウェハに元来含まれている炭素の濃度分布であり、実線１８２は後発的に導入した格子位置炭素１４２の濃度分布であり、破線１８３は複合欠陥１４６の濃度分布である。後発的に導入された格子位置炭素１４２の最大濃度の深さと複合欠陥１４６が最も多く形成されている深さはいずれも、コレクタ半導体領域１５４とｎ型ベース半導体領域１５６の界面近傍に局所的に形成されている。複合欠陥１４６は、電子と正孔が再結合する場を提供しており、半導体装置１００の逆回復特性を改善する。
半導体装置１００は、次の手順で製造される。
まず、リンの濃度が約７×１０13ｃｍ-3で含まれているシリコンウェハを用意する。このシリコンウェハには、引き上げ成長法で作成されたＣＺ基板を利用することができる。次に、イオン注入法を利用して、そのシリコンウェハの表面からボロンを注入し、ｐ型ベース半導体領域１６２を形成する。次に、イオン注入法を利用して、そのｐ型ベース半導体領域１６２の表面からリンを選択的に注入し、エミッタ半導体領域１６６を形成する。さらに、イオン注入法を利用して、ｐ型ベース半導体領域１６２の表面からボロンを選択的に注入し、ベースコンタクト半導体領域１６４を選択的に形成する。次に、エッチング法を利用して、シリコンウェハの表面からｐ型ベース半導体領域１６２を貫通するトレンチを形成する。そのトレンチの側壁にゲート絶縁膜１７２を被膜する。次に、ゲート絶縁膜１７２で被覆されたトレンチ内にトレンチゲート電極１７４を充填する。次に、エミッタ半導体領域１６６とベースコンタクト半導体領域１６６に接するエミッタ電極１６８を形成する。
まず、リンの濃度が約７×１０13ｃｍ-3で含まれているシリコンウェハを用意する。このシリコンウェハには、引き上げ成長法で作成されたＣＺ基板を利用することができる。次に、イオン注入法を利用して、そのシリコンウェハの表面からボロンを注入し、ｐ型ベース半導体領域１６２を形成する。次に、イオン注入法を利用して、そのｐ型ベース半導体領域１６２の表面からリンを選択的に注入し、エミッタ半導体領域１６６を形成する。さらに、イオン注入法を利用して、ｐ型ベース半導体領域１６２の表面からボロンを選択的に注入し、ベースコンタクト半導体領域１６４を選択的に形成する。次に、エッチング法を利用して、シリコンウェハの表面からｐ型ベース半導体領域１６２を貫通するトレンチを形成する。そのトレンチの側壁にゲート絶縁膜１７２を被膜する。次に、ゲート絶縁膜１７２で被覆されたトレンチ内にトレンチゲート電極１７４を充填する。次に、エミッタ半導体領域１６６とベースコンタクト半導体領域１６６に接するエミッタ電極１６８を形成する。
次に、高エネルギーイオン注入法を利用して、シリコンウェハの裏面から炭素イオンを注入し、シリコンウェハの所定深さに格子位置炭素１４２を形成する。格子位置炭素１４２が形成される深さは、後に形成されるコレクタ半導体領域１５４とｎ型ベース半導体領域１５６の界面近傍に設定されている。より好ましくは、格子位置炭素１４２が形成される深さは、その界面よりもｎ型ベース半導体領域１５６側に僅かに偏在しているのが好ましい。格子位置炭素１４２の濃度は、シリコンウェハに元来含まれている炭素の濃度よりも濃く設定されている。
次に、イオン注入法を利用して、シリコンウェハの裏面からボロンを注入する。ボロンが導入された領域は、コレクタ半導体領域１５４の範囲に対応している。次に、６００℃以下の熱処理を実施し、導入されたボロンを活性化し、コレクタ半導体領域１５４を形成する。この熱処理によって、複合欠陥１４６も同時に形成される。先の炭素イオンを注入する工程及びボロンを注入する工程を実施したときに、点欠陥１４４が同時に形成されている。このため、この熱処理によって、格子位置炭素１４２と点欠陥１４４が複合化し複合欠陥１４６が形成される。
次に、シリコンウェハの裏面にコレクタ電極１５２を蒸着する。これらの工程を経て、半導体装置１００が製造される。
次に、イオン注入法を利用して、シリコンウェハの裏面からボロンを注入する。ボロンが導入された領域は、コレクタ半導体領域１５４の範囲に対応している。次に、６００℃以下の熱処理を実施し、導入されたボロンを活性化し、コレクタ半導体領域１５４を形成する。この熱処理によって、複合欠陥１４６も同時に形成される。先の炭素イオンを注入する工程及びボロンを注入する工程を実施したときに、点欠陥１４４が同時に形成されている。このため、この熱処理によって、格子位置炭素１４２と点欠陥１４４が複合化し複合欠陥１４６が形成される。
次に、シリコンウェハの裏面にコレクタ電極１５２を蒸着する。これらの工程を経て、半導体装置１００が製造される。
第２実施例では、炭素を多量に導入することによって、異なるシリコンウェハの間の炭素濃度のバラツキを無視できるようにしている。これにより、異なるシリコンウェハの間で、正孔トラップとして機能する複合欠陥１４６が実質的に均一に形成されている。コレクタ半導体領域１５４とｎ型ベース半導体領域１５６の界面近傍に複合欠陥１４６が形成されると、ライフタイムを制御することが可能になり、半導体装置１００の低損失化及びリカバリーサージ電圧の低減化などが実現される。本実施例の製造方法を利用すると、複数の半導体装置１００を製造した場合でも、同等のスイッチング特性を有する半導体装置１００を安定して得ることができる。
なお、必要に応じて酸素を多量に注入すれば、異なるシリコンウェハの間で、電子トラップとして機能する複合欠陥を実質的に均一に形成することができる。この場合も同様に、スイッチング特性を改善することができる。
なお、必要に応じて酸素を多量に注入すれば、異なるシリコンウェハの間で、電子トラップとして機能する複合欠陥を実質的に均一に形成することができる。この場合も同様に、スイッチング特性を改善することができる。
（第３実施例）
図９（Ａ）に、半導体装置１０２の要部断面図を模式的に示す。半導体装置１０２は、パンチスルー型のIGBT（Insulated Gate Bipolar Transistor）である。図９（Ａ）は、半導体装置１０２の単位構造を示している。半導体装置１０２は、シリコンウェハを用いて形成されている。なお、図８（Ａ）の半導体装置１００と実質的に同種の構成要素に関しては同一符号を付し、その説明を省略する。
図９（Ａ）に、半導体装置１０２の要部断面図を模式的に示す。半導体装置１０２は、パンチスルー型のIGBT（Insulated Gate Bipolar Transistor）である。図９（Ａ）は、半導体装置１０２の単位構造を示している。半導体装置１０２は、シリコンウェハを用いて形成されている。なお、図８（Ａ）の半導体装置１００と実質的に同種の構成要素に関しては同一符号を付し、その説明を省略する。
半導体装置１０２は、コレクタ半導体領域１５３とｎ型ベース半導体領域１５６の間にｎ型の不純物（リン）を含むバッファ半導体領域１５５を備えていることを特徴としている。さらに、半導体装置１０２は、コレクタ半導体領域１５３の厚みが厚いことを特徴としている。バッファ半導体領域１５５の不純物濃度は、約１×１０１７ｃｍ-3に調整されている。コレクタ半導体領域１５３の不純物濃度は、１×１０１８ｃｍ-3に調整されている。
半導体装置１０２には、コレクタ半導体領域１５３とバッファ半導体領域１５５の界面近傍に酸素（元来含まれている酸素と後発的に導入された導入酸素１４３の両者を含む）と点欠陥１４４が複合化した複合欠陥１４６が形成されている。図９（Ｂ）に、コレクタ半導体領域１５３とエミッタ半導体領域１６６を結ぶ方向における酸素の濃度分布と複合欠陥１４６の濃度分布を示す。破線１８４はシリコンウェハに元来含まれている酸素の濃度分布であり、実線１８５は後発的に導入した導入酸素１４３の濃度分布であり、破線１８６は複合欠陥１４６の濃度分布である。後発的に導入された導入酸素１４３の最大濃度の深さと複合欠陥１４６が最も多く形成されている深さはいずれも、コレクタ半導体領域１５４とバッファ半導体領域１５５の界面近傍に局所的に形成されている。複合欠陥１４６は、電子と正孔が再結合する場を提供しており、半導体装置１０２の逆回復特性を改善する。
半導体装置１０２には、コレクタ半導体領域１５３とバッファ半導体領域１５５の界面近傍に酸素（元来含まれている酸素と後発的に導入された導入酸素１４３の両者を含む）と点欠陥１４４が複合化した複合欠陥１４６が形成されている。図９（Ｂ）に、コレクタ半導体領域１５３とエミッタ半導体領域１６６を結ぶ方向における酸素の濃度分布と複合欠陥１４６の濃度分布を示す。破線１８４はシリコンウェハに元来含まれている酸素の濃度分布であり、実線１８５は後発的に導入した導入酸素１４３の濃度分布であり、破線１８６は複合欠陥１４６の濃度分布である。後発的に導入された導入酸素１４３の最大濃度の深さと複合欠陥１４６が最も多く形成されている深さはいずれも、コレクタ半導体領域１５４とバッファ半導体領域１５５の界面近傍に局所的に形成されている。複合欠陥１４６は、電子と正孔が再結合する場を提供しており、半導体装置１０２の逆回復特性を改善する。
半導体装置１０２は、以下の手順で作成される。
まず、ボロンの濃度が約１×１０1８ｃｍ-3で含まれているシリコンウェハを用意する。このシリコンウェハは、コレクタ半導体領域１５３になる。シリコンウェハには、引き上げ成長法で作成されたＣＺ基板を利用することができる。次に、エピタキシャル成長法を利用して、シリコンウェハの表面からバッファ半導体領域１５５を成長する。次に、イオン注入法を利用して、バッファ半導体領域１５５の表面から酸素イオンを注入し、バッファ半導体領域１５５の所定深さに導入酸素１４３を形成する。導入酸素１４３が形成される深さは、後に形成されるコレクタ半導体領域１５３とバッファ半導体領域１５５の界面近傍に設定されている。より好ましくは、導入酸素１４３が形成される深さは、その界面よりもバッファ半導体領域１５５側に僅かに偏在しているのが好ましい。導入酸素１４３の濃度は、元来含まれている酸素の濃度よりも濃く設定されている。
次に、エピタキシャル成長法を利用して、バッファ半導体領域１５５の表面からｐ型ベース半導体領域１６２を成長する。次に、イオン注入法を利用して、そのｐ型ベース半導体領域１６２の表面からリンを選択的に注入し、エミッタ半導体領域１６６を形成する。さらに、イオン注入法を利用して、ｐ型ベース半導体領域１６２の表面からボロンを選択的に注入し、ベースコンタクト半導体領域１６４を選択的に形成する。次に、シリコンウェハの表面からｐ型ベース半導体領域１６２を貫通するトレンチを形成する。そのトレンチの側壁にゲート絶縁膜１７２を被膜する。次に、ゲート絶縁膜１７２で被覆されたトレンチ内にトレンチゲート電極１７４を充填する。次に、エミッタ半導体領域１６６とベースコンタクト半導体領域１６６に接するエミッタ電極１６８を形成する。
まず、ボロンの濃度が約１×１０1８ｃｍ-3で含まれているシリコンウェハを用意する。このシリコンウェハは、コレクタ半導体領域１５３になる。シリコンウェハには、引き上げ成長法で作成されたＣＺ基板を利用することができる。次に、エピタキシャル成長法を利用して、シリコンウェハの表面からバッファ半導体領域１５５を成長する。次に、イオン注入法を利用して、バッファ半導体領域１５５の表面から酸素イオンを注入し、バッファ半導体領域１５５の所定深さに導入酸素１４３を形成する。導入酸素１４３が形成される深さは、後に形成されるコレクタ半導体領域１５３とバッファ半導体領域１５５の界面近傍に設定されている。より好ましくは、導入酸素１４３が形成される深さは、その界面よりもバッファ半導体領域１５５側に僅かに偏在しているのが好ましい。導入酸素１４３の濃度は、元来含まれている酸素の濃度よりも濃く設定されている。
次に、エピタキシャル成長法を利用して、バッファ半導体領域１５５の表面からｐ型ベース半導体領域１６２を成長する。次に、イオン注入法を利用して、そのｐ型ベース半導体領域１６２の表面からリンを選択的に注入し、エミッタ半導体領域１６６を形成する。さらに、イオン注入法を利用して、ｐ型ベース半導体領域１６２の表面からボロンを選択的に注入し、ベースコンタクト半導体領域１６４を選択的に形成する。次に、シリコンウェハの表面からｐ型ベース半導体領域１６２を貫通するトレンチを形成する。そのトレンチの側壁にゲート絶縁膜１７２を被膜する。次に、ゲート絶縁膜１７２で被覆されたトレンチ内にトレンチゲート電極１７４を充填する。次に、エミッタ半導体領域１６６とベースコンタクト半導体領域１６６に接するエミッタ電極１６８を形成する。
次に、シリコンウェハの裏面からコレクタ半導体領域１５３とバッファ領域１５５の界面近傍に向けてヘリウムイオンを照射する。ヘリウムイオンが照射された領域には、点欠陥１４４が形成される。点欠陥１４４が最大に形成される領域の深さは、導入酸素１４３が最大濃度で導入されている位置とほぼ一致するように調整する。
次に、６００℃以下の熱処理を実施し、酸素（元来含まれている酸素と後発的に導入した導入酸素１４３の両者を含む）と点欠陥１４４が複合化し複合欠陥１４６が形成される。
次に、シリコンウェハの裏面にコレクタ電極１５２を蒸着する。これらの工程を経て、半導体装置１００が製造される。
次に、６００℃以下の熱処理を実施し、酸素（元来含まれている酸素と後発的に導入した導入酸素１４３の両者を含む）と点欠陥１４４が複合化し複合欠陥１４６が形成される。
次に、シリコンウェハの裏面にコレクタ電極１５２を蒸着する。これらの工程を経て、半導体装置１００が製造される。
第３実施例では、酸素を多量に導入することによって、異なるシリコンウェハの間の酸素濃度のバラツキを無視できるようにしている。これにより、異なるシリコンウェハの間で、電子トラップとして機能する複合欠陥１４６が実質的に均一に形成されている。コレクタ半導体領域１５３とバッファ半導体領域１５５の界面近傍に複合欠陥１４６が形成されると、ライフタイムを制御することが可能になり、半導体装置１０２の低損失化及びリカバリーサージ電圧の低減化などが実現される。本実施例の製造方法を利用すると、複数の半導体装置１０２を製造した場合でも、同等のスイッチング特性を有する半導体装置１０２を安定して得ることができる。
なお、必要に応じて炭素を多量に導入すれば、異なるシリコンウェハの間で、正孔トラップとして機能する複合欠陥を実質的に均一に形成することができる。この場合も同様に、スイッチング特性を改善することができる。
なお、必要に応じて炭素を多量に導入すれば、異なるシリコンウェハの間で、正孔トラップとして機能する複合欠陥を実質的に均一に形成することができる。この場合も同様に、スイッチング特性を改善することができる。
（第４実施例）
図１０（Ａ）に、半導体装置１０４の要部断面図を模式的に示す。半導体装置１０４は、コレクタショート型のIGBT（Insulated Gate Bipolar Transistor）である。図１０（Ａ）は、半導体装置１０４の単位構造を示している。半導体装置１０４は、シリコンウェハを用いて形成されている。なお、図８（Ａ）の半導体装置１００と実質的に同種の構成要素に関しては同一符号を付し、その説明を省略する。
図１０（Ａ）に、半導体装置１０４の要部断面図を模式的に示す。半導体装置１０４は、コレクタショート型のIGBT（Insulated Gate Bipolar Transistor）である。図１０（Ａ）は、半導体装置１０４の単位構造を示している。半導体装置１０４は、シリコンウェハを用いて形成されている。なお、図８（Ａ）の半導体装置１００と実質的に同種の構成要素に関しては同一符号を付し、その説明を省略する。
半導体装置１０４では、コレクタ半導体領域１５７が、コレクタ電極１５２とｎ型ベース半導体領域１５６の間に分散して形成されている。コレクタ半導体領域１５７とコレクタ半導体領域１５７の間には、ｎ型の不純物（典型的にはリン）を含むコレクタショート半導体領域１５１が形成されている。コレクタ半導体領域１５７とコレクタショート半導体領域１５１の厚みは、ほぼ等しく調整されている。コレクタショート半導体領域１５１の不純物濃度は、約１×１０１９ｃｍ-3以上に調整されている。コレクタ電極１５２とｎ型ベース半導体領域１５６が、コレクタショート半導体領域１５１を介して電気的に接している。
半導体装置１０４には、コレクタ半導体領域１５７とｎ型ベース半導体領域１５６の界面近傍に窒素（元来含まれている窒素と後発的に導入された導入窒素１４５）と点欠陥１４４が複合化した複合欠陥１４６が形成されている。さらに、半導体装置１０４には、コレクタショート半導体領域１５１とｎ型ベース半導体領域１５６の界面近傍に窒素（元来含まれている窒素と後発的に導入された導入窒素１４５）と点欠陥１４４が複合化した複合欠陥１４６が形成されている。図１０（Ｂ）に、コレクタ半導体領域１５４とエミッタ半導体領域１６６を結ぶ方向における窒素の濃度分布と複合欠陥１４６の濃度分布を示す。破線１８７はシリコンウェハに元来含まれている窒素の濃度分布であり、実線１８８は後発的に導入した導入窒素１４５の濃度分布であり、破線１８９は複合欠陥１４６の濃度分布である。後発的に導入された導入窒素１４４の最大濃度の深さと複合欠陥１４６が最も多く形成されている深さはいずれも、コレクタ半導体領域１５７とｎ型ベース半導体領域１５６の界面近傍、及びコレクタショート半導体領域１５１とｎ型ベース半導体領域１５６の界面近傍に局所的に形成されている。複合欠陥１４６は、電子と正孔が再結合する場を提供しており、半導体装置１０４の逆回復特性を改善する。
半導体装置１０４は、以下の手順で作成される。
まず、リンの濃度が約７×１０13ｃｍ-3で含まれているシリコンウェハを用意する。このシリコンウェハには、引き上げ成長法で作成されたＣＺ基板を利用することができる。次に、イオン注入法を利用して、そのシリコン基板の表面からボロンを注入し、ｐ型ベース半導体領域１６２を形成する。次に、イオン注入法を利用して、そのｐ型ベース半導体領域１６２の表面からリンを選択的に注入し、エミッタ半導体領域１６６を形成する。さらに、イオン注入法を利用して、ｐ型ベース半導体領域１６２の表面からボロンを選択的に注入し、ベースコンタクト半導体領域１６４を選択的に形成する。次に、シリコンウェハの表面からｐ型ベース半導体領域１６２を貫通するトレンチを形成する。そのトレンチの側壁にゲート絶縁膜１７２を被膜する。次に、ゲート絶縁膜１７２で被覆されたトレンチ内にトレンチゲート電極１７４を充填する。次に、エミッタ半導体領域１６６とベースコンタクト半導体領域１６６に接するエミッタ電極１６８を形成する。
まず、リンの濃度が約７×１０13ｃｍ-3で含まれているシリコンウェハを用意する。このシリコンウェハには、引き上げ成長法で作成されたＣＺ基板を利用することができる。次に、イオン注入法を利用して、そのシリコン基板の表面からボロンを注入し、ｐ型ベース半導体領域１６２を形成する。次に、イオン注入法を利用して、そのｐ型ベース半導体領域１６２の表面からリンを選択的に注入し、エミッタ半導体領域１６６を形成する。さらに、イオン注入法を利用して、ｐ型ベース半導体領域１６２の表面からボロンを選択的に注入し、ベースコンタクト半導体領域１６４を選択的に形成する。次に、シリコンウェハの表面からｐ型ベース半導体領域１６２を貫通するトレンチを形成する。そのトレンチの側壁にゲート絶縁膜１７２を被膜する。次に、ゲート絶縁膜１７２で被覆されたトレンチ内にトレンチゲート電極１７４を充填する。次に、エミッタ半導体領域１６６とベースコンタクト半導体領域１６６に接するエミッタ電極１６８を形成する。
次に、高エネルギーイオン注入法を利用して、シリコンウェハの裏面から窒素イオンを注入し、シリコンウェハの所定深さに導入窒素１４５を形成する。導入窒素１４５が形成される深さは、後に形成されるコレクタ半導体領域１５７とｎ型ベース半導体領域１５６の界面近傍に設定されている。さらに、導入窒素１４２が形成される深さは、後に形成されるコレクタショート半導体領域１５１とｎ型ベース半導体領域１５６の界面近傍に調整されている。より好ましくは、導入窒素１４５が形成される深さは、それぞれの界面よりもｎ型ベース半導体領域１５６側に偏在して形成されているのが好ましい。導入窒素１４５の濃度は、元来的に含まれている窒素の濃度よりも濃く設定されている。
次に、イオン注入法を利用して、シリコンウェハの裏面からボロンを選択的に注入する。ボロンが導入された領域は、コレクタ半導体領域１５７の範囲に対応している。イオン注入法を利用して、シリコンウェハの裏面からリンを選択的に注入する。リンが導入された領域は、コレクタショート半導体領域１５１の範囲に対応している。次に、レーザーアニール法を利用して、導入されたボロンとリンを活性化し、コレクタ半導体領域１５７及びコレクタショート半導体領域１５１を形成する。次に、６００℃以下の熱処理を実施し、複合欠陥１４６を形成する。先の窒素イオンを注入する工程、ボロンを注入する工程、リンをイオン注入する工程及びレーザーアニール工程を実施したときに、点欠陥１４２が同時に形成されている。このため、この熱処理によって、窒素（元来含まれている窒素と後発的に導入された導入窒素１４４の両者を含む）と点欠陥１４４が複合化し複合欠陥１４６が形成される。
次に、シリコンウェハの裏面にコレクタ電極１５２を蒸着する。これらの工程を経て、半導体装置１００が製造される。
次に、イオン注入法を利用して、シリコンウェハの裏面からボロンを選択的に注入する。ボロンが導入された領域は、コレクタ半導体領域１５７の範囲に対応している。イオン注入法を利用して、シリコンウェハの裏面からリンを選択的に注入する。リンが導入された領域は、コレクタショート半導体領域１５１の範囲に対応している。次に、レーザーアニール法を利用して、導入されたボロンとリンを活性化し、コレクタ半導体領域１５７及びコレクタショート半導体領域１５１を形成する。次に、６００℃以下の熱処理を実施し、複合欠陥１４６を形成する。先の窒素イオンを注入する工程、ボロンを注入する工程、リンをイオン注入する工程及びレーザーアニール工程を実施したときに、点欠陥１４２が同時に形成されている。このため、この熱処理によって、窒素（元来含まれている窒素と後発的に導入された導入窒素１４４の両者を含む）と点欠陥１４４が複合化し複合欠陥１４６が形成される。
次に、シリコンウェハの裏面にコレクタ電極１５２を蒸着する。これらの工程を経て、半導体装置１００が製造される。
第４実施例では、窒素を多量に導入することによって、異なるシリコンウェハの間の窒素濃度のバラツキを無視できるようにしている。これにより、異なるシリコンウェハの間で、電子トラップとして機能する複合欠陥１４６が実質的に均一に形成されている。コレクタ半導体領域１５７とｎ型ベース半導体領域１５６の界面近傍、及びコレクタショート半導体領域１５１とｎ型ベース半導体領域１５６の界面近傍に複合欠陥１４６が形成されると、ライフタイムを制御することが可能になり、半導体装置１０４の低損失化及びリカバリーサージ電圧の低減化などが実現される。本実施例の製造方法を利用すると、複数の半導体装置１０４を製造した場合でも、同等のスイッチング特性を有する半導体装置１０４を安定して得ることができる。
なお、必要に応じて炭素を多量に導入すれば、異なるシリコンウェハの間で、正孔トラップとして機能する複合欠陥を実質的に均一に形成することができる。この場合も同様に、スイッチング特性を改善することができる。
なお、必要に応じて炭素を多量に導入すれば、異なるシリコンウェハの間で、正孔トラップとして機能する複合欠陥を実質的に均一に形成することができる。この場合も同様に、スイッチング特性を改善することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
２２：カソード半導体領域
２４：中間半導体領域
２６：アノード半導体領域
３２：アノード電極
３４：カソード電極
４２、１４２：格子位置炭素
４４、１４４：点欠陥
４６、１４６：複合欠陥
１４３：導入酸素
１４５：導入窒素
１５１：コレクタショート半導体領域
１５２：コレクタ電極
１５３、１５４：コレクタ半導体領域
１５５：バッファ半導体領域
１５６：ｎ型ベース半導体領域
１６２：ｐ型ベース半導体領域
１６４：ベースコンタクト半導体領域
１６６：エミッタ半導体領域
１６８：エミッタ電極
１７２：ゲート絶縁悪
１７４：トレンチゲート電極
２４：中間半導体領域
２６：アノード半導体領域
３２：アノード電極
３４：カソード電極
４２、１４２：格子位置炭素
４４、１４４：点欠陥
４６、１４６：複合欠陥
１４３：導入酸素
１４５：導入窒素
１５１：コレクタショート半導体領域
１５２：コレクタ電極
１５３、１５４：コレクタ半導体領域
１５５：バッファ半導体領域
１５６：ｎ型ベース半導体領域
１６２：ｐ型ベース半導体領域
１６４：ベースコンタクト半導体領域
１６６：エミッタ半導体領域
１６８：エミッタ電極
１７２：ゲート絶縁悪
１７４：トレンチゲート電極
Claims (20)
- 複合欠陥が形成されている半導体領域を備えている半導体装置の製造方法であり、
前記半導体領域に元来含まれている非導電型の不純物と同種の不純物を前記半導体領域に導入する工程と、
前記半導体領域に点欠陥を形成する工程と、を備えており、
非導電型の前記不純物と前記点欠陥により前記複合欠陥が構成され、
前記半導体領域のうちの前記点欠陥が形成される領域に、非導電型の前記不純物が導入される製造方法。 - 前記点欠陥を形成するために、前記半導体領域が軽元素イオン及び／又は電子線に曝されることを特徴とする請求項１の製造方法。
- 非導電型の前記不純物が最大に導入される領域の前記半導体領域中の深さと前記点欠陥が最大に形成される領域の前記半導体領域中の深さが、略同一であることを特徴とする請求項１又は２の製造方法。
- 前記半導体領域に導入される非導電型の前記不純物の最大不純物濃度が、前記半導体領域に元来含まれている非導電型の前記不純物の不純物濃度よりも濃いことを特徴とする請求項１〜３の製造方法。
- 不純物導入工程は、点欠陥形成工程に先立って実施されることを特徴とする請求項１〜４のいずれかの製造方法。
- 不純物導入工程と点欠陥形成工程の間に、前記半導体領域を８００℃以上に加熱する工程をさらに備えていることを特徴とする請求項５の製造方法。
- 点欠陥形成工程を実施した後に、前記半導体領域を２００℃〜６００℃の範囲で加熱する工程をさらに備えていることを特徴とする請求項６の製造方法。
- 前記半導体領域の材料は、シリコン系材料であり、
炭素、酸素、窒素、フッ素、アルゴン、シリコン、又はゲルマニウムから選択される少なくとも１つ以上の非導電型の前記不純物が前記半導体領域に導入されることを特徴とする請求項１〜７のいずれかの製造方法。 - 複合欠陥が形成されている半導体領域を備えている半導体装置であって、
前記半導体領域に元来含まれている非導電型の不純物と同種の不純物が、前記半導体領域の深さ方向において、不均一な分布を有しており、
前記半導体領域には点欠陥が形成されており、
非導電型の前記不純物と前記点欠陥により前記複合欠陥が構成されており、
前記点欠陥が形成されている前記半導体領域中の領域に、非導電型の前記不純物が導入されていることを特徴とする半導体装置。 - 非導電型の前記不純物が、前記半導体領域の深さ方向において、最小濃度の２倍以上の最大濃度を有していることを特徴とする請求項９の半導体装置。
- 複合欠陥が形成されている半導体領域を備えている半導体装置であって、
前記半導体領域は、
第１導電型の不純物を含むアノード半導体領域と、
第２導電型の不純物を高濃度に含むカソード半導体領域と、
アノード半導体領域とカソード半導体領域の間に形成されており、第２導電型の不純物を低濃度に含む又は導電型の不純物を実質的に含まない中間半導体領域と、を備えており、
前記半導体領域に元来含まれている非導電型の不純物と同種の不純物が、アノード半導体領域とカソード半導体領域を結ぶ方向において、不均一な分布を有しており、
前記半導体領域には点欠陥が形成されており、
非導電型の前記不純物と前記点欠陥により前記複合欠陥が構成されており、
前記半導体領域のうちの前記点欠陥が形成されている領域に、非導電型の前記不純物が導入されていることを特徴とする半導体装置。 - アノード半導体領域と中間半導体領域が接しており、
非導電型の前記不純物の最大濃度の位置が、アノード半導体領域と中間半導体領域の界面近傍に形成されていることを特徴とする請求項１１の半導体装置。 - 非導電型の前記不純物が、アノード半導体領域とカソード半導体領域を結ぶ方向において、最小濃度の２倍以上の最大濃度を有していることを特徴とする請求項１１又は１２の半導体装置。
- コレクタ電極と、ゲート電極と、複合欠陥が形成されている半導体領域と、を備えている半導体装置であって、
前記半導体領域は、
前記コレクタ電極上に形成されており、第１導電型の不純物を含むコレクタ半導体領域と、
そのコレクタ半導体領域上に形成されており、第２導電型の不純物を含む第２導電型ベース半導体領域と、
その第２導電型ベース半導体領域によってコレクタ半導体領域から隔てられており、第１導電型の不純物を含む第１導電型ベース半導体領域と、
その第１導電型ベース半導体領域によって第２導電型ベース半導体領域から隔てられており、第２導電型の不純物を含むエミッタ半導体領域と、を有しており、
前記ゲート電極は、第２導電型ベース半導体領域とエミッタ半導体領域を隔てている第１導電型ベース半導体領域に絶縁膜を介して対向しており、
前記半導体領域に元来含まれている非導電型の不純物と同種の不純物が、コレクタ半導体領域とエミッタ半導体領域を結ぶ方向において、不均一な分布を有しており、
前記半導体領域には点欠陥が形成されており、
非導電型の前記不純物と前記点欠陥により前記複合欠陥が構成されており、
前記半導体領域のうちの前記点欠陥が形成されている領域に、非導電型の前記不純物が導入されていることを特徴とする半導体装置。 - コレクタ半導体領域と第２導電型ベース半導体領域が接しており、
非導電型の前記不純物の最大濃度の位置が、コレクタ半導体領域と第２導電型ベース半導体領域の界面近傍に形成されていることを特徴とする請求項１４の半導体装置。 - コレクタ半導体領域と第２導電型ベース半導体領域の間に形成されており、第２導電型の不純物を第２導電型ベース領域よりも高濃度に含むバッファ半導体領域をさらに備えていることを特徴とする請求項１４の半導体装置。
- コレクタ半導体領域とバッファ半導体領域が接しており、
非導電型の前記不純物の最大濃度の位置が、コレクタ半導体領域とバッファ半導体領域の界面近傍に形成されていることを特徴とする請求項１６の半導体装置。 - コレクタ半導体領域が、コレクタ電極と第２導電型ベース半導体領域の間に分散して形成されており、
コレクタ電極と第２導電型ベース半導体領域が、コレクタ半導体領域とコレクタ半導体領域の間の間隔を介して電気的に接していることを特徴とする請求項１５の半導体装置。 - コレクタ半導体領域と第２導電型ベース半導体領域が接しており、
非導電型の前記不純物の最大濃度の位置が、コレクタ半導体領域と第２導電型ベース半導体領域の界面近傍に形成されていることを特徴とする請求項１８の半導体装置。 - 非導電型の前記不純物が、コレクタ半導体領域とエミッタ半導体領域を結ぶ方向において、最小濃度の２倍以上の最大濃度を有していることを特徴とする請求項１４〜１９のいずれかの半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006138606A JP4919700B2 (ja) | 2005-05-20 | 2006-05-18 | 半導体装置及びその製造方法 |
| US11/436,616 US7507646B2 (en) | 2005-05-20 | 2006-05-19 | Semiconductor devices and method of manufacturing them |
| US11/902,978 US7569914B2 (en) | 2005-05-20 | 2007-09-27 | Semiconductor devices and method of manufacturing them |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005147911 | 2005-05-20 | ||
| JP2005147911 | 2005-05-20 | ||
| JP2006138606A JP4919700B2 (ja) | 2005-05-20 | 2006-05-18 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006352101A JP2006352101A (ja) | 2006-12-28 |
| JP4919700B2 true JP4919700B2 (ja) | 2012-04-18 |
Family
ID=37524594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006138606A Expired - Fee Related JP4919700B2 (ja) | 2005-05-20 | 2006-05-18 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7507646B2 (ja) |
| JP (1) | JP4919700B2 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006007053B4 (de) * | 2006-02-15 | 2008-08-14 | Infineon Technologies Austria Ag | Optimierte dielektrische Isolationsstrukturen und Verfahren zu deren Herstellung |
| JP5124964B2 (ja) * | 2006-03-27 | 2013-01-23 | サンケン電気株式会社 | 半導体装置の製法 |
| JP2008177296A (ja) * | 2007-01-17 | 2008-07-31 | Toyota Central R&D Labs Inc | 半導体装置、ｐｎダイオード、ｉｇｂｔ、及びそれらの製造方法 |
| CN101720507B (zh) * | 2007-06-25 | 2012-01-11 | 桑迪士克3D公司 | 含有碳或氮掺杂的二极管的非易失性存储器件及其制造和操作方法 |
| US8102694B2 (en) * | 2007-06-25 | 2012-01-24 | Sandisk 3D Llc | Nonvolatile memory device containing carbon or nitrogen doped diode |
| US8072791B2 (en) * | 2007-06-25 | 2011-12-06 | Sandisk 3D Llc | Method of making nonvolatile memory device containing carbon or nitrogen doped diode |
| JP5150953B2 (ja) * | 2008-01-23 | 2013-02-27 | 三菱電機株式会社 | 半導体装置 |
| JP5374883B2 (ja) | 2008-02-08 | 2013-12-25 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| JP4788734B2 (ja) * | 2008-05-09 | 2011-10-05 | トヨタ自動車株式会社 | 半導体装置 |
| DE102008027521B4 (de) | 2008-06-10 | 2017-07-27 | Infineon Technologies Austria Ag | Verfahren zum Herstellen einer Halbleiterschicht |
| JP2010098189A (ja) * | 2008-10-17 | 2010-04-30 | Toshiba Corp | 半導体装置 |
| JP4858527B2 (ja) * | 2008-11-10 | 2012-01-18 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| JP5156059B2 (ja) * | 2009-12-16 | 2013-03-06 | 株式会社豊田中央研究所 | ダイオードとその製造方法 |
| JP5631038B2 (ja) * | 2010-04-01 | 2014-11-26 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP5523901B2 (ja) * | 2010-04-02 | 2014-06-18 | 株式会社豊田中央研究所 | Ｐｉｎダイオード |
| JPWO2012056536A1 (ja) * | 2010-10-27 | 2014-03-20 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP5569464B2 (ja) * | 2011-05-18 | 2014-08-13 | 三菱電機株式会社 | 半導体素子の製造方法 |
| JP6290526B2 (ja) | 2011-08-24 | 2018-03-07 | ローム株式会社 | 半導体装置およびその製造方法 |
| JP6524279B2 (ja) * | 2011-08-24 | 2019-06-05 | ローム株式会社 | 半導体装置およびその製造方法 |
| JP2013074181A (ja) * | 2011-09-28 | 2013-04-22 | Toyota Motor Corp | 半導体装置とその製造方法 |
| JP2014056881A (ja) * | 2012-09-11 | 2014-03-27 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
| DE102014116666B4 (de) | 2014-11-14 | 2022-04-21 | Infineon Technologies Ag | Ein Verfahren zum Bilden eines Halbleiterbauelements |
| WO2017002619A1 (ja) | 2015-06-30 | 2017-01-05 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| DE102017002936A1 (de) * | 2017-03-24 | 2018-09-27 | 3-5 Power Electronics GmbH | III-V-Halbleiterdiode |
| DE102017002935A1 (de) * | 2017-03-24 | 2018-09-27 | 3-5 Power Electronics GmbH | III-V-Halbleiterdiode |
| JP7045005B2 (ja) * | 2017-05-19 | 2022-03-31 | 学校法人東北学院 | 半導体装置 |
| DE102017011878A1 (de) * | 2017-12-21 | 2019-06-27 | 3-5 Power Electronics GmbH | Stapelförmiges III-V-Halbleiterbauelement |
| DE102018002895A1 (de) * | 2018-04-09 | 2019-10-10 | 3-5 Power Electronics GmbH | Stapelförmiges III-V-Halbleiterbauelement |
| JP2022047844A (ja) * | 2020-09-14 | 2022-03-25 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JPWO2023233802A1 (ja) * | 2022-05-30 | 2023-12-07 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5286660A (en) * | 1992-12-24 | 1994-02-15 | Motorola, Inc. | Method for doping a semiconductor wafer having a diffusivity enhancement region |
| JP2851026B2 (ja) | 1993-10-05 | 1999-01-27 | 東洋電機製造株式会社 | 高速ダイオード |
| JPH08102545A (ja) * | 1994-09-30 | 1996-04-16 | Meidensha Corp | 半導体素子のライフタイム制御方法 |
| SE9501310D0 (sv) * | 1995-04-10 | 1995-04-10 | Abb Research Ltd | A method for introduction of an impurity dopant in SiC, a semiconductor device formed by the mehtod and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC |
| US6013566A (en) * | 1996-10-29 | 2000-01-11 | Micron Technology Inc. | Method of forming a doped region in a semiconductor substrate |
| KR100245092B1 (ko) * | 1996-12-20 | 2000-02-15 | 김영환 | 초저접합을 갖는 반도체소자 제조방법 |
| JP3435166B2 (ja) * | 1997-08-14 | 2003-08-11 | 三菱電機株式会社 | 半導体装置 |
| CN1153262C (zh) * | 1998-08-05 | 2004-06-09 | Memc电子材料有限公司 | 具有非均匀少数载流子寿命分布的单晶硅及其形成工艺 |
| JP2001077357A (ja) * | 1999-08-31 | 2001-03-23 | Toshiba Corp | 半導体装置 |
| DE10055446B4 (de) | 1999-11-26 | 2012-08-23 | Fuji Electric Co., Ltd. | Halbleiterbauelement und Verfahren zu seiner Herstellung |
| GB0130018D0 (en) * | 2001-12-15 | 2002-02-06 | Koninkl Philips Electronics Nv | Semiconductor devices and their manufacture |
| JP4539011B2 (ja) * | 2002-02-20 | 2010-09-08 | 富士電機システムズ株式会社 | 半導体装置 |
| US7163901B2 (en) * | 2002-03-13 | 2007-01-16 | Varian Semiconductor Equipment Associates, Inc. | Methods for forming thin film layers by simultaneous doping and sintering |
| JP3952452B2 (ja) * | 2002-03-25 | 2007-08-01 | 新電元工業株式会社 | 半導体装置の製造方法 |
| JP2004311481A (ja) * | 2003-04-02 | 2004-11-04 | Toshiba Corp | 半導体装置 |
| JP5124964B2 (ja) * | 2006-03-27 | 2013-01-23 | サンケン電気株式会社 | 半導体装置の製法 |
-
2006
- 2006-05-18 JP JP2006138606A patent/JP4919700B2/ja not_active Expired - Fee Related
- 2006-05-19 US US11/436,616 patent/US7507646B2/en not_active Expired - Fee Related
-
2007
- 2007-09-27 US US11/902,978 patent/US7569914B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7507646B2 (en) | 2009-03-24 |
| US20080023795A1 (en) | 2008-01-31 |
| US7569914B2 (en) | 2009-08-04 |
| US20060281263A1 (en) | 2006-12-14 |
| JP2006352101A (ja) | 2006-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4919700B2 (ja) | 半導体装置及びその製造方法 | |
| JP5781291B2 (ja) | ファストリカバリーダイオード | |
| JP5641055B2 (ja) | 半導体装置およびその製造方法 | |
| US9887190B2 (en) | Semiconductor device and method for manufacturing the same | |
| US9640610B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| WO2016010097A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6880669B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP4746927B2 (ja) | 半導体装置の製造方法 | |
| JP6111572B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2013141181A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| US11901443B2 (en) | Semiconductor device and manufacturing method | |
| JP2015173238A (ja) | 半導体装置およびその製造方法 | |
| JP6961088B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2009141304A (ja) | 半導体装置とその製造方法 | |
| JP5022642B2 (ja) | フィールドストップを有する半導体部品 | |
| US9722040B2 (en) | Method for manufacturing an insulated gate bipolar transistor | |
| CN115280471A (zh) | 半导体装置及其制造方法 | |
| JPWO2021009801A1 (ja) | 半導体装置、および、半導体装置の製造方法 | |
| RU2684921C2 (ru) | Высокочастотный силовой диод и способ его изготовления | |
| JP2022124784A (ja) | 半導体装置およびその製造方法 | |
| WO2023176887A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| US20230369515A1 (en) | Power semiconductor device and method of manufacturing power semiconductor device | |
| US20230335410A1 (en) | Semiconductor device manufacturing method, and semiconductor device | |
| CN117116967A (zh) | 半导体装置及其制造方法 | |
| JP2009152522A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090417 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120131 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150210 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |