JPH08102545A - 半導体素子のライフタイム制御方法 - Google Patents
半導体素子のライフタイム制御方法Info
- Publication number
- JPH08102545A JPH08102545A JP23641894A JP23641894A JPH08102545A JP H08102545 A JPH08102545 A JP H08102545A JP 23641894 A JP23641894 A JP 23641894A JP 23641894 A JP23641894 A JP 23641894A JP H08102545 A JPH08102545 A JP H08102545A
- Authority
- JP
- Japan
- Prior art keywords
- lifetime
- vicinity
- layer
- junction
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】
【目的】 バイポーラ型の半導体素子において、オン特
性を損ねることなくターンオフを高速化し低損失化した
ライフタイム制御方法を提供する。 【構成】 ｎ-層中のｐｎ接合近傍のライフタイム制御
と、ｎ-ｎ+接合近傍のライフタイム制御とを、それぞれ
プロトンの両面照射か又はプロトンと電子線の２重照射
により制御する。このときｐｎ接合近傍のライフタイム
をｎ-ｎ+接合近傍のライフタイムよりも短く制御する。
このように制御すれば図１（ｂ）の実線に示すように、
逆回復電流を従来のプロトンのみの制御の場合（破線）
よりも小さく、且つｄＩｒ／ｄｔを最適な大きさにする
ことができる。
性を損ねることなくターンオフを高速化し低損失化した
ライフタイム制御方法を提供する。 【構成】 ｎ-層中のｐｎ接合近傍のライフタイム制御
と、ｎ-ｎ+接合近傍のライフタイム制御とを、それぞれ
プロトンの両面照射か又はプロトンと電子線の２重照射
により制御する。このときｐｎ接合近傍のライフタイム
をｎ-ｎ+接合近傍のライフタイムよりも短く制御する。
このように制御すれば図１（ｂ）の実線に示すように、
逆回復電流を従来のプロトンのみの制御の場合（破線）
よりも小さく、且つｄＩｒ／ｄｔを最適な大きさにする
ことができる。
Description
【０００１】
【産業上の利用分野】この発明は、バイポーラ半導体素
子のライフタイム制御の方法に関する。
子のライフタイム制御の方法に関する。
【０００２】
【従来の技術】ダイオード、トランジスタ、サイリスタ
に代表されるバイポーラ半導体は、導通特性とスイッチ
ング特性のバランスがとれるようにライフタイムを制御
している。このライフタイム制御は、金や白金等の重金
属を拡散したり電子やプロトン等の荷電粒子を照射して
行っている。近年はプロトン照射が他のライフタイム制
御に比べ、必要な狭い領域のライフタイムだけを短くで
きることから注目されている。
に代表されるバイポーラ半導体は、導通特性とスイッチ
ング特性のバランスがとれるようにライフタイムを制御
している。このライフタイム制御は、金や白金等の重金
属を拡散したり電子やプロトン等の荷電粒子を照射して
行っている。近年はプロトン照射が他のライフタイム制
御に比べ、必要な狭い領域のライフタイムだけを短くで
きることから注目されている。
【０００３】
【発明が解決しようとする課題】ここでダイオードを例
にとり、プロトン照射による従来のライフタイム制御の
実施例を図４に示す。ここではｐｎ-ｎ+ダイオードのｎ
-領域のｐｎ-接合近傍にプロトンによって欠陥を形成
し、ライフタイムを短くした例を実線で示している。ま
た電子線でオン電圧が同程度になるようにライフタイム
制御した例を一点鎖線で示している。この場合の逆回復
電流波形の一例を図５に示す。
にとり、プロトン照射による従来のライフタイム制御の
実施例を図４に示す。ここではｐｎ-ｎ+ダイオードのｎ
-領域のｐｎ-接合近傍にプロトンによって欠陥を形成
し、ライフタイムを短くした例を実線で示している。ま
た電子線でオン電圧が同程度になるようにライフタイム
制御した例を一点鎖線で示している。この場合の逆回復
電流波形の一例を図５に示す。
【０００４】図５によればプロトンでライフタイム制御
したダイオードの逆回復は電子線でライフタイム制御し
たものと比べて逆回復電流が小さく、ｄＩｒ／ｄｔが小
さい事がわかる。ｄＩｒ／ｄｔが大きいと素子に配線イ
ンダクタンスＬと、このｄＩｒ／ｄｔの積に相当する誘
導電圧が電源電圧に重畳され、最悪の場合素子の耐圧を
超え、素子が破壊する可能性がある。このためｄＩｒ／
ｄｔは小さいほうが望ましい。しかしｄＩｒ／ｄｔが小
さすぎると、電流が流れている間電圧も印加されている
ため、損失が大きくなってしまう。このためこの損失を
抑えるため、ｄＩｒ／ｄｔはある程度の大きさにし、逆
回復電流は小さくする必要がある。
したダイオードの逆回復は電子線でライフタイム制御し
たものと比べて逆回復電流が小さく、ｄＩｒ／ｄｔが小
さい事がわかる。ｄＩｒ／ｄｔが大きいと素子に配線イ
ンダクタンスＬと、このｄＩｒ／ｄｔの積に相当する誘
導電圧が電源電圧に重畳され、最悪の場合素子の耐圧を
超え、素子が破壊する可能性がある。このためｄＩｒ／
ｄｔは小さいほうが望ましい。しかしｄＩｒ／ｄｔが小
さすぎると、電流が流れている間電圧も印加されている
ため、損失が大きくなってしまう。このためこの損失を
抑えるため、ｄＩｒ／ｄｔはある程度の大きさにし、逆
回復電流は小さくする必要がある。
【０００５】本発明は上記の点に鑑みてなされたもので
その目的は、オン特性を損ねることなくターンオフを高
速化し低損失化した半導体素子のライフタイム制御方法
を提供することにある。
その目的は、オン特性を損ねることなくターンオフを高
速化し低損失化した半導体素子のライフタイム制御方法
を提供することにある。
【０００６】
【課題を解決するための手段および作用】本発明は、
（１）ダイオードのｐ−ｎ接合近傍及びｎ+−ｎ接合近
傍のｎ層をそれぞれプロトン又はデュートロン又はヘリ
ウムイオンでライフタイム制御し、ゲートターンオフサ
イリスタ又はＳＩサイリスタのホール注入源となるｐ層
近傍のｎ層と、このｎ層に電子が注入する近傍のライフ
タイムをそれぞれプロトン又はデュートロン又はヘリウ
ムイオンでライフタイム制御し、逆導通型サイリスタの
サイリスタ部のライフタイムとダイオード部のライフタ
イムをそれぞれ選択的にプロトン又はデュートロン又は
ヘリウムイオンを照射することでライフタイム制御する
ことを特徴とし、（２）前記ライフタイム制御は、ｐ−
ｎ接合近傍のｎ層のライフタイムを最も短くする制御で
あるか、又はｐ−ｎ接合近傍のライフタイムをｎ+−ｎ
接合近傍のライフタイムより短くする制御であるか、又
はホール注入される近傍のｎ層のライフタイムを電子が
注入される近傍のライフタイムより短くする制御である
か、又はダイオード部ではｐ−ｎ接合近傍のライフタイ
ムをｎ+−ｎ接合近傍のライフタイムより短く制御し、
サイリスタ部ではホール注入される近傍のｎ層のライフ
タイムを電子が注入される近傍のライフタイムより短く
する制御であることを特徴とし、（３）前記ライフタイ
ム制御は少なくとも２種類以上の荷電粒子を用いて行う
ことを特徴としている。
（１）ダイオードのｐ−ｎ接合近傍及びｎ+−ｎ接合近
傍のｎ層をそれぞれプロトン又はデュートロン又はヘリ
ウムイオンでライフタイム制御し、ゲートターンオフサ
イリスタ又はＳＩサイリスタのホール注入源となるｐ層
近傍のｎ層と、このｎ層に電子が注入する近傍のライフ
タイムをそれぞれプロトン又はデュートロン又はヘリウ
ムイオンでライフタイム制御し、逆導通型サイリスタの
サイリスタ部のライフタイムとダイオード部のライフタ
イムをそれぞれ選択的にプロトン又はデュートロン又は
ヘリウムイオンを照射することでライフタイム制御する
ことを特徴とし、（２）前記ライフタイム制御は、ｐ−
ｎ接合近傍のｎ層のライフタイムを最も短くする制御で
あるか、又はｐ−ｎ接合近傍のライフタイムをｎ+−ｎ
接合近傍のライフタイムより短くする制御であるか、又
はホール注入される近傍のｎ層のライフタイムを電子が
注入される近傍のライフタイムより短くする制御である
か、又はダイオード部ではｐ−ｎ接合近傍のライフタイ
ムをｎ+−ｎ接合近傍のライフタイムより短く制御し、
サイリスタ部ではホール注入される近傍のｎ層のライフ
タイムを電子が注入される近傍のライフタイムより短く
する制御であることを特徴とし、（３）前記ライフタイ
ム制御は少なくとも２種類以上の荷電粒子を用いて行う
ことを特徴としている。
【０００７】
【実施例】以下、本発明の一実施例を図面を参照しなが
ら説明する。本発明は、従来のプロトン照射ではｄＩｒ
／ｄｔが小さく、素子の損失が増大することから、次の
ライフタイム制御方法を用いる。図１（ａ）、（ｂ）は
プロトンの両面照射による制御を示し、ｎ-層中のｐ−
ｎ接合近傍のライフタイムと、ｎ-ｎ+接合近傍のライフ
タイムをそれぞれ制御したものである。このときｎ-ｎ+
接合近傍のライフタイムを短くするとｄＩｒ／ｄｔが大
きくなるので、ｐｎ-接合近傍のプロトン照射量に比
べ、少なくプロトンを照射する必要がある。
ら説明する。本発明は、従来のプロトン照射ではｄＩｒ
／ｄｔが小さく、素子の損失が増大することから、次の
ライフタイム制御方法を用いる。図１（ａ）、（ｂ）は
プロトンの両面照射による制御を示し、ｎ-層中のｐ−
ｎ接合近傍のライフタイムと、ｎ-ｎ+接合近傍のライフ
タイムをそれぞれ制御したものである。このときｎ-ｎ+
接合近傍のライフタイムを短くするとｄＩｒ／ｄｔが大
きくなるので、ｐｎ-接合近傍のプロトン照射量に比
べ、少なくプロトンを照射する必要がある。
【０００８】このように制御すれば図１（ｂ）の実線に
示すように逆回復電流は従来のプロトンのみの制御の場
合（破線）よりも小さく、且つｄＩｒ／ｄｔはある程度
の大きさにすることができる。
示すように逆回復電流は従来のプロトンのみの制御の場
合（破線）よりも小さく、且つｄＩｒ／ｄｔはある程度
の大きさにすることができる。
【０００９】図１（ａ）、（ｃ）はプロトンと電子線を
二重に照射した制御を示している。この制御方法ではｎ
-層のライフタイムが短くなると導通時の電圧降下が大
きくなったり、ｄＩｒ／ｄｔが大きくなるので、１×１
０16ｅ／ｃｍ2より少なく照射する必要がある。
二重に照射した制御を示している。この制御方法ではｎ
-層のライフタイムが短くなると導通時の電圧降下が大
きくなったり、ｄＩｒ／ｄｔが大きくなるので、１×１
０16ｅ／ｃｍ2より少なく照射する必要がある。
【００１０】図２はゲートターンオフサイリスタ（ＧＴ
Ｏ）、ＳＩサイリスタに本発明を適用した場合の実施例
を示している。図２（ａ）、（ｂ）はプロトンの両面照
射による制御を示し、図１の場合と同様にホール注入源
となるｐ層近傍のｎ層のライフタイムを電子が注入され
る近傍のライフタイムより短くするようにしている。ま
た図２（ａ）、（ｃ）はプロトンと電子線の２重照射に
よる制御を示しており、各図の破線はプロトンのみによ
る照射の場合を示している。
Ｏ）、ＳＩサイリスタに本発明を適用した場合の実施例
を示している。図２（ａ）、（ｂ）はプロトンの両面照
射による制御を示し、図１の場合と同様にホール注入源
となるｐ層近傍のｎ層のライフタイムを電子が注入され
る近傍のライフタイムより短くするようにしている。ま
た図２（ａ）、（ｃ）はプロトンと電子線の２重照射に
よる制御を示しており、各図の破線はプロトンのみによ
る照射の場合を示している。
【００１１】このようにプロトンのみで制御した従来の
ものに比べ、プロトンの両面照射や電子線照射の併用を
用いることで、オン特性を損ねることなく、ターンオフ
を高速化でき、低損失化を図ることができる。
ものに比べ、プロトンの両面照射や電子線照射の併用を
用いることで、オン特性を損ねることなく、ターンオフ
を高速化でき、低損失化を図ることができる。
【００１２】図３はＲＣ−ＧＴＯに本発明を適用した場
合の実施例を示している。図３の欠陥密度特性におい
て、実線はサイリスタ側の制御を、破線はダイオード側
の制御を各々示している。また特性図の上側はプロトン
両面照射による制御を、下側はプロトンと電子線の２重
照射による制御を示している。この場合サイリスタ側と
ダイオード側でそれぞれ照射量を制御する必要がある。
これは例えばメタルマスク等を用いて選択的にプロトン
を照射したり、画像処理を用いて選択的にプロトンで描
画するものである。
合の実施例を示している。図３の欠陥密度特性におい
て、実線はサイリスタ側の制御を、破線はダイオード側
の制御を各々示している。また特性図の上側はプロトン
両面照射による制御を、下側はプロトンと電子線の２重
照射による制御を示している。この場合サイリスタ側と
ダイオード側でそれぞれ照射量を制御する必要がある。
これは例えばメタルマスク等を用いて選択的にプロトン
を照射したり、画像処理を用いて選択的にプロトンで描
画するものである。
【００１３】ダイオード側ではｐ−ｎ接合近傍のライフ
タイムをｎ+−ｎ接合近傍のライフタイムよりも短く
し、サイリスタ側ではホール注入される近傍のｎ層のラ
イフタイムを電子が注入される近傍のライフタイムより
も短くしている。
タイムをｎ+−ｎ接合近傍のライフタイムよりも短く
し、サイリスタ側ではホール注入される近傍のｎ層のラ
イフタイムを電子が注入される近傍のライフタイムより
も短くしている。
【００１４】尚前記実施例ではプロトンを用いている
が、本発明ではプロトンの替わりにデュートロン、ヘリ
ウムイオン等を用いても良い。特に深い領域のライフタ
イムを狭い範囲で制御する場合は、プロトンの半値幅は
広くなるが、デュートロン、ヘリウムイオンはあまり広
がらないので、良好な結果が得られる。
が、本発明ではプロトンの替わりにデュートロン、ヘリ
ウムイオン等を用いても良い。特に深い領域のライフタ
イムを狭い範囲で制御する場合は、プロトンの半値幅は
広くなるが、デュートロン、ヘリウムイオンはあまり広
がらないので、良好な結果が得られる。
【００１５】
【発明の効果】以上のように本発明によれば、バイポー
ラ半導体素子のｐ−ｎ接合近傍及びｎ+−ｎ接合近傍の
ｎ層をそれぞれプロトン又はデュートロン又はヘリウム
イオンでライフタイム制御し、ｐ−ｎ接合近傍のライフ
タイムをｎ+−ｎ接合近傍のライフタイムより短くする
ようにしたので、導通時特性を損ねることなくターンオ
フを高速化し、低損失化を図ることができる。
ラ半導体素子のｐ−ｎ接合近傍及びｎ+−ｎ接合近傍の
ｎ層をそれぞれプロトン又はデュートロン又はヘリウム
イオンでライフタイム制御し、ｐ−ｎ接合近傍のライフ
タイムをｎ+−ｎ接合近傍のライフタイムより短くする
ようにしたので、導通時特性を損ねることなくターンオ
フを高速化し、低損失化を図ることができる。
【図１】本発明をダイオードに適用した実施例を示し、
（ａ）は素子の欠陥密度特性図、（ｂ）はプロトン両面
照射時の電流特性図、（ｃ）はプロトンと電子線の２重
照射時の電流特性図。
（ａ）は素子の欠陥密度特性図、（ｂ）はプロトン両面
照射時の電流特性図、（ｃ）はプロトンと電子線の２重
照射時の電流特性図。
【図２】本発明をＧＴＯ、ＳＩサイリスタに適用した実
施例を示し、（ａ）は素子の欠陥密度特性図、（ｂ）は
プロトン両面照射時の電流特性図、（ｃ）はプロトンと
電子線の２重照射時の電流特性図。
施例を示し、（ａ）は素子の欠陥密度特性図、（ｂ）は
プロトン両面照射時の電流特性図、（ｃ）はプロトンと
電子線の２重照射時の電流特性図。
【図３】本発明をＲＣ−ＧＴＯに適用した実施例示す欠
陥密度特性図。
陥密度特性図。
【図４】従来のライフタイム制御方法による欠陥密度特
性図。
性図。
【図５】従来のライフタイム制御方法による電流特性
図。
図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/744 29/74 Ｈ０１Ｌ 29/74 Ｈ
Claims (19)
- 【請求項１】 ダイオードのｐ−ｎ接合近傍及びｎ+−
ｎ接合近傍のｎ層をそれぞれ所定の荷電粒子でライフタ
イム制御することを特徴とする半導体素子のライフタイ
ム制御方法。 - 【請求項２】 前記ライフタイム制御は、ｐ−ｎ接合近
傍のライフタイムをｎ+−ｎ接合近傍のライフタイムよ
り短くする制御であることを特徴とする請求項１に記載
の半導体素子のライフタイム制御方法。 - 【請求項３】 ダイオードのライフタイムを少なくとも
２種類以上の荷電粒子を用いて制御することを特徴とす
る半導体素子のライフタイム制御方法。 - 【請求項４】 前記制御は、ｐ−ｎ接合近傍のｎ層のラ
イフタイムを最も短くする制御であることを特徴とする
請求項３に記載の半導体素子のライフタイム制御方法。 - 【請求項５】 ゲートターンオフサイリスタのライフタ
イムを少なくとも２種類以上の荷電粒子を用いて制御す
ることを特徴とする半導体素子のライフタイム制御方
法。 - 【請求項６】 ＳＩサイリスタのライフタイムを少なく
とも２種類以上の荷電粒子を用いて制御することを特徴
とする半導体素子のライフタイム制御方法。 - 【請求項７】 前記２種類以上の荷電粒子のうち１種類
はプロトンであることを特徴とする請求項３又は４又は
５又は６に記載の半導体素子のライフタイム制御方法。 - 【請求項８】 前記２種類以上の荷電粒子のうち１種類
はデュートロンであることを特徴とする請求項３又は４
又は５又は６に記載の半導体素子のライフタイム制御方
法。 - 【請求項９】 前記２種類以上の荷電粒子のうち１種類
はヘリウムイオンであることを特徴とする請求項３又は
４又は５又は６に記載の半導体素子のライフタイム制御
方法。 - 【請求項１０】 ゲートターンオフサイリスタのホール
注入源となるｐ層近傍のｎ層と、このｎ層に電子が注入
する近傍のライフタイムをそれぞれ所定の荷電粒子でラ
イフタイム制御することを特徴とする半導体素子のライ
フタイム制御方法。 - 【請求項１１】 前記ライフタイム制御は、ホール注入
される近傍のｎ層のライフタイムを電子が注入される近
傍のライフタイムより短くする制御であることを特徴と
する請求項１０に記載の半導体素子のライフタイム制御
方法。 - 【請求項１２】 ＳＩサイリスタのホール注入源となる
ｐ層近傍のｎ層と、このｎ層に電子が注入する近傍のラ
イフタイムをそれぞれ所定の荷電粒子でライフタイム制
御することを特徴とする半導体素子のライフタイム制御
方法。 - 【請求項１３】 前記ライフタイム制御は、ホール注入
される近傍のｎ層のライフタイムを電子が注入される近
傍のライフタイムより短くする制御であることを特徴と
する請求項１２に記載の半導体素子のライフタイム制御
方法。 - 【請求項１４】 逆導通型サイリスタのサイリスタ部の
ライフタイムとダイオード部のライフタイムをそれぞれ
選択的に所定の荷電粒子を照射することでライフタイム
制御することを特徴とする半導体素子のライフタイム制
御方法。 - 【請求項１５】 前記ライフタイム制御は、ダイオード
部ではｐ−ｎ接合近傍及びｎ+−ｎ接合近傍のｎ層をそ
れぞれ所定の荷電粒子でライフタイム制御し、サイリス
タ部ではホール注入源となるｐ層近傍のｎ層と、このｎ
層に電子が注入する近傍のライフタイムをそれぞれ所定
の荷電粒子でライフタイム制御するものであることを特
徴とする請求項１４に記載の半導体素子のライフタイム
制御方法。 - 【請求項１６】 前記ライフタイム制御は、ダイオード
部ではｐ−ｎ接合近傍のライフタイムをｎ+−ｎ接合近
傍のライフタイムより短く制御し、サイリスタ部ではホ
ール注入される近傍のｎ層のライフタイムを電子が注入
される近傍のライフタイムより短く制御するものである
ことを特徴とする請求項１４に記載の半導体素子のライ
フタイム制御方法。 - 【請求項１７】 前記所定の荷電粒子はプロトンである
ことを特徴とする請求項１又は２又は１０又は１１又は
１２又は１３又は１４又は１５又は１６に記載の半導体
素子のライフタイム制御方法。 - 【請求項１８】 前記所定の荷電粒子はデュートロンで
あることを特徴とする請求項１又は２又は１０又は１１
又は１２又は１３又は１４又は１５又は１６に記載の半
導体素子のライフタイム制御方法。 - 【請求項１９】 前記所定の荷電粒子はヘリウムイオン
であることを特徴とする請求項１又は２又は１０又は１
１又は１２又は１３又は１４又は１５又は１６に記載の
半導体素子のライフタイム制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23641894A JPH08102545A (ja) | 1994-09-30 | 1994-09-30 | 半導体素子のライフタイム制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23641894A JPH08102545A (ja) | 1994-09-30 | 1994-09-30 | 半導体素子のライフタイム制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08102545A true JPH08102545A (ja) | 1996-04-16 |
Family
ID=17000464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23641894A Pending JPH08102545A (ja) | 1994-09-30 | 1994-09-30 | 半導体素子のライフタイム制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08102545A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000016406A1 (fr) * | 1998-09-10 | 2000-03-23 | Mitsubishi Denki Kabushiki Kaisha | Dispositif semi-conducteur |
| EP1172862A1 (de) * | 2000-07-10 | 2002-01-16 | ABB Semiconductors AG | Leistungsdiode und Verfahren zum Herstellen einer Leistungsdiode |
| JP2002050380A (ja) * | 2000-08-01 | 2002-02-15 | Toyota Motor Corp | 燃料電池構成要素の性能評価装置および性能評価方法 |
| JP2006352101A (ja) * | 2005-05-20 | 2006-12-28 | Toyota Motor Corp | 半導体装置及びその製造方法 |
| JP2007266103A (ja) * | 2006-03-27 | 2007-10-11 | Sanken Electric Co Ltd | 半導体装置の製法及び半導体装置 |
| JP2008171952A (ja) * | 2007-01-10 | 2008-07-24 | Toyota Central R&D Labs Inc | 半導体装置とその製造方法 |
| JP2011049300A (ja) * | 2009-08-26 | 2011-03-10 | Toyota Motor Corp | 半導体装置とその製造方法 |
| CN103715074A (zh) * | 2012-09-28 | 2014-04-09 | 中国科学院微电子研究所 | 采用质子辐照制备终端结构的方法 |
| US8748236B2 (en) | 2010-11-10 | 2014-06-10 | Toyota Jidosha Kabushiki Kaisha | Method for manufacturing semiconductor device |
| WO2014208404A1 (ja) | 2013-06-26 | 2014-12-31 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| KR20160097200A (ko) | 2013-12-10 | 2016-08-17 | 신에쯔 한도타이 가부시키가이샤 | 실리콘 단결정 기판의 결함 농도 평가 방법 |
| US10312331B2 (en) | 2014-10-03 | 2019-06-04 | Fuji Electric Co., Ltd. | Semiconductor device, and method of manufacturing semiconductor device |
| US10381225B2 (en) | 2015-09-16 | 2019-08-13 | Fuji Electric Co., Ltd. | Semiconductor device having IGBT and diode with field stop layer formed of hydrogen donor and helium |
| US10944015B2 (en) | 2017-08-24 | 2021-03-09 | Flosfia Inc. | Semiconductor device |
| US10943981B2 (en) | 2017-08-24 | 2021-03-09 | Flosfia Inc. | Semiconductor device |
-
1994
- 1994-09-30 JP JP23641894A patent/JPH08102545A/ja active Pending
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000016406A1 (fr) * | 1998-09-10 | 2000-03-23 | Mitsubishi Denki Kabushiki Kaisha | Dispositif semi-conducteur |
| EP2172976A3 (en) * | 1998-09-10 | 2010-05-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor Device |
| US6472692B1 (en) | 1998-09-10 | 2002-10-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JP2002076010A (ja) * | 2000-07-10 | 2002-03-15 | Abb Semiconductors Ag | 高速パワーダイオードを製造する方法とこの方法を使用して作成したパワーダイオード |
| US6469368B2 (en) | 2000-07-10 | 2002-10-22 | Abb Schweiz Ag | Method for producing a high-speed power diode with soft recovery, and a power diode produced using such a method |
| EP1172862A1 (de) * | 2000-07-10 | 2002-01-16 | ABB Semiconductors AG | Leistungsdiode und Verfahren zum Herstellen einer Leistungsdiode |
| JP2002050380A (ja) * | 2000-08-01 | 2002-02-15 | Toyota Motor Corp | 燃料電池構成要素の性能評価装置および性能評価方法 |
| JP4624528B2 (ja) * | 2000-08-01 | 2011-02-02 | トヨタ自動車株式会社 | 燃料電池構成要素の性能評価装置および性能評価方法 |
| JP2006352101A (ja) * | 2005-05-20 | 2006-12-28 | Toyota Motor Corp | 半導体装置及びその製造方法 |
| JP2007266103A (ja) * | 2006-03-27 | 2007-10-11 | Sanken Electric Co Ltd | 半導体装置の製法及び半導体装置 |
| JP2008171952A (ja) * | 2007-01-10 | 2008-07-24 | Toyota Central R&D Labs Inc | 半導体装置とその製造方法 |
| JP2011049300A (ja) * | 2009-08-26 | 2011-03-10 | Toyota Motor Corp | 半導体装置とその製造方法 |
| US8748236B2 (en) | 2010-11-10 | 2014-06-10 | Toyota Jidosha Kabushiki Kaisha | Method for manufacturing semiconductor device |
| CN103715074A (zh) * | 2012-09-28 | 2014-04-09 | 中国科学院微电子研究所 | 采用质子辐照制备终端结构的方法 |
| WO2014208404A1 (ja) | 2013-06-26 | 2014-12-31 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US10546919B2 (en) | 2013-06-26 | 2020-01-28 | Fuji Electric Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
| KR20160023632A (ko) | 2013-06-26 | 2016-03-03 | 후지 덴키 가부시키가이샤 | 반도체 장치 및 반도체 장치의 제조 방법 |
| US10847609B2 (en) | 2013-06-26 | 2020-11-24 | Fuji Electric Co., Ltd. | Method of manufacturing a semiconductor device in which a lifetime of carriers is controlled |
| KR20160097200A (ko) | 2013-12-10 | 2016-08-17 | 신에쯔 한도타이 가부시키가이샤 | 실리콘 단결정 기판의 결함 농도 평가 방법 |
| US9773710B2 (en) | 2013-12-10 | 2017-09-26 | Shin-Etsu Handotai Co., Ltd. | Method for evaluating concentration of defect in silicon single crystal substrate |
| US10923570B2 (en) | 2014-10-03 | 2021-02-16 | Fuji Electric Co., Ltd. | Manufacturing method for controlling carrier lifetimes in semiconductor substrates that includes injection and annealing |
| US10312331B2 (en) | 2014-10-03 | 2019-06-04 | Fuji Electric Co., Ltd. | Semiconductor device, and method of manufacturing semiconductor device |
| US11646350B2 (en) | 2014-10-03 | 2023-05-09 | Fuji Electric Co., Ltd. | Semiconductor device, and method of manufacturing semiconductor device |
| US10840099B2 (en) | 2015-09-16 | 2020-11-17 | Fuji Electric Co., Ltd. | Semiconductor device having IGBT and diode with field stop layer formed of hydrogen donor and helium |
| DE112016001611B4 (de) | 2015-09-16 | 2022-06-30 | Fuji Electric Co., Ltd. | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung |
| US11508581B2 (en) | 2015-09-16 | 2022-11-22 | Fuji Electric Co., Ltd. | Semiconductor device having IGBT and diode with field stop layer formed of hydrogen donor and helium |
| US10381225B2 (en) | 2015-09-16 | 2019-08-13 | Fuji Electric Co., Ltd. | Semiconductor device having IGBT and diode with field stop layer formed of hydrogen donor and helium |
| US10944015B2 (en) | 2017-08-24 | 2021-03-09 | Flosfia Inc. | Semiconductor device |
| US10943981B2 (en) | 2017-08-24 | 2021-03-09 | Flosfia Inc. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4663547A (en) | Composite circuit for power semiconductor switching | |
| JPH08102545A (ja) | 半導体素子のライフタイム制御方法 | |
| JP5033335B2 (ja) | 半導体装置およびそれを用いたインバータ装置 | |
| AU595735B2 (en) | Semiconductor device | |
| JP4653273B2 (ja) | 半導体装置、および、その製造方法 | |
| JPH09246570A (ja) | 半導体装置 | |
| JP4001249B2 (ja) | 高ブロッキング電圧用ゲート・ターンオフ・サイリスタ | |
| US6614087B1 (en) | Semiconductor device | |
| CA1063250A (en) | Integrated gate assisted turn-off, amplifying gate thyristor, and a method for making the same | |
| US4224083A (en) | Dynamic isolation of conductivity modulation states in integrated circuits | |
| WO2000016408A1 (fr) | Dispositif a semiconducteur et son procede de fabrication | |
| US4040170A (en) | Integrated gate assisted turn-off, amplifying gate thyristor, and a method for making the same | |
| US6723586B1 (en) | Thyristor provided with integrated circuit-commutated recovery time protection and production method therefor | |
| JPH01162368A (ja) | 半導体装置 | |
| JP2001102392A (ja) | 半導体装置及びそれを用いた電力変換装置 | |
| JP2004088012A (ja) | ダイオード | |
| JPS6276556A (ja) | 高速静電誘導サイリスタ | |
| JPH06268226A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| EP0301761B1 (en) | Thyristors | |
| JPH10242165A (ja) | 半導体スイッチング素子及びそれを用いた電力変換装置並びに半導体スイッチング素子の駆動方法 | |
| US5144402A (en) | Semiconductor switching device and method of controlling a carrier life time in a semiconductor switching device | |
| JPH1022495A (ja) | 半導体素子の製造方法 | |
| JP2002016265A (ja) | 高耐圧ダイオード | |
| JPH0671078B2 (ja) | 半導体装置 | |
| JP3185445B2 (ja) | 半導体装置の製造方法 |