JPH0671078B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0671078B2 JPH0671078B2 JP63100603A JP10060388A JPH0671078B2 JP H0671078 B2 JPH0671078 B2 JP H0671078B2 JP 63100603 A JP63100603 A JP 63100603A JP 10060388 A JP10060388 A JP 10060388A JP H0671078 B2 JPH0671078 B2 JP H0671078B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- anode
- specific resistance
- semiconductor device
- lattice defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置に関する。
〔従来の技術〕 半導体装置として、静電誘導サイリスタや絶縁ゲート型
バイポーラトランジスタ（IGBT）のように、アノード領
域とカソード領域の間に、アノード領域と逆導電型の高
比抵抗領域を備え、同高比抵抗領域を流れる電流がゲー
ト電極に印加される電圧に応じて制御され、電子と正孔
の両方の荷電担体がキャリアとなっている装置がある。
ゲート電極への外部信号の入力により電流通路をオン・
オフさせられるのである。例えば、静電誘導サイリスタ
は、第４図にみるような構成である。
バイポーラトランジスタ（IGBT）のように、アノード領
域とカソード領域の間に、アノード領域と逆導電型の高
比抵抗領域を備え、同高比抵抗領域を流れる電流がゲー
ト電極に印加される電圧に応じて制御され、電子と正孔
の両方の荷電担体がキャリアとなっている装置がある。
ゲート電極への外部信号の入力により電流通路をオン・
オフさせられるのである。例えば、静電誘導サイリスタ
は、第４図にみるような構成である。
静電誘導サイリスタ20は、アノード領域21とカソード領
域23の間に高比抵抗領域22を備え、カソード領域23の近
傍にゲート領域24を備えている。もちろん各領域21、2
3、24には電極21′,23′,24′が、それぞれ設けられて
いる。この静電誘導サイリスタ20は、電流密度が大き
く、かつ、順方向電圧降下（オン抵抗）が小さく、しか
も、ターンオン時間が短いという特徴を有する。しかし
ながら、遮断時は、アノード側から注入される正孔を瞬
時にして断てないため、ターンオフ時間が、例えば、MO
SFET等に比べて長いという問題がある。
域23の間に高比抵抗領域22を備え、カソード領域23の近
傍にゲート領域24を備えている。もちろん各領域21、2
3、24には電極21′,23′,24′が、それぞれ設けられて
いる。この静電誘導サイリスタ20は、電流密度が大き
く、かつ、順方向電圧降下（オン抵抗）が小さく、しか
も、ターンオン時間が短いという特徴を有する。しかし
ながら、遮断時は、アノード側から注入される正孔を瞬
時にして断てないため、ターンオフ時間が、例えば、MO
SFET等に比べて長いという問題がある。
そこで、従来、第４図にみるように、ターンオフ時間を
短くするために、高比抵抗領域22内のアノード領域21近
傍に格子欠陥領域25を設けることが行われている（特開
昭60−207376号公報参照）。
短くするために、高比抵抗領域22内のアノード領域21近
傍に格子欠陥領域25を設けることが行われている（特開
昭60−207376号公報参照）。
つまり、第５図にみるように、格子欠陥分布曲線のピー
クＱがアノード領域21から高比抵抗領域22に入って直ぐ
の位置にくるように格子欠陥領域25が形成されているの
である。そうすると、遮断時には、格子欠陥領域25がア
ノード側から注入されてくる正孔を直ちに消滅させるの
で、ターンオフ時間が短くなる。
クＱがアノード領域21から高比抵抗領域22に入って直ぐ
の位置にくるように格子欠陥領域25が形成されているの
である。そうすると、遮断時には、格子欠陥領域25がア
ノード側から注入されてくる正孔を直ちに消滅させるの
で、ターンオフ時間が短くなる。
ところが、高比抵抗領域22に格子欠陥領域25を設ける
と、かなりのオン抵抗の上昇がみられる上、高温下で
は、高比抵抗領域22に寿命の長い荷電担体が格子欠陥25
のない場合に比べて増加して、ターンオフ時間が長くな
るという現象が起こる。そのため、高温下で、例えば、
高周波インバータのように、短時間でスイッチング動作
を繰り返す使い方をすると、ターンオフ時間の間に流れ
る電流による損失が多くなり、これに伴い発熱量も増加
する。発熱量の増加は、素子温度をいっそう高めてタン
オフ時間をさらに長くしてしまうという悪循環を起こ
す。ターンオフ時間が長くなると制御可能な周波数は当
然低くなる。つまり、格子欠陥領域25を高比抵抗領域22
に設けた場合、ターンオフ時間を縮めることはできるけ
れども、かななりのオン抵抗の上昇がみられるととも
に、高温下では、短いターンオフ時間を維持することが
できないのである。温度特性が十分でない半導体装置は
信頼性も低い。このような事情は絶縁ゲート型バイポー
ラトランジスタでも同様である。
と、かなりのオン抵抗の上昇がみられる上、高温下で
は、高比抵抗領域22に寿命の長い荷電担体が格子欠陥25
のない場合に比べて増加して、ターンオフ時間が長くな
るという現象が起こる。そのため、高温下で、例えば、
高周波インバータのように、短時間でスイッチング動作
を繰り返す使い方をすると、ターンオフ時間の間に流れ
る電流による損失が多くなり、これに伴い発熱量も増加
する。発熱量の増加は、素子温度をいっそう高めてタン
オフ時間をさらに長くしてしまうという悪循環を起こ
す。ターンオフ時間が長くなると制御可能な周波数は当
然低くなる。つまり、格子欠陥領域25を高比抵抗領域22
に設けた場合、ターンオフ時間を縮めることはできるけ
れども、かななりのオン抵抗の上昇がみられるととも
に、高温下では、短いターンオフ時間を維持することが
できないのである。温度特性が十分でない半導体装置は
信頼性も低い。このような事情は絶縁ゲート型バイポー
ラトランジスタでも同様である。
この発明は、上記の事情に鑑み、極めて短いターンオフ
時間を有し、しかも、オン抵抗が低く、高温下でも、タ
ーンオフ時間が延びることのない半導体装置を提供する
ことを課題とする。
時間を有し、しかも、オン抵抗が低く、高温下でも、タ
ーンオフ時間が延びることのない半導体装置を提供する
ことを課題とする。
この発明にかかる半導体装置は、第１に、半導体基板の
一側にアノード領域を、また他側にカソード領域および
ゲート領域をそれぞれ備えるとともに、前記アノード領
域とカソード領域の間には電流通路となる高比抵抗領域
を備え、前記ゲート領域の表面側に形成されたゲート電
極への外部信号の入力により前記電流通路をオン・オフ
させる半導体装置において、荷電担体の寿命を縮めさせ
る格子欠陥領域が前記高比抵抗領域ではなく前記アノー
ド領域における高比抵抗領域寄りの位置に形成されてい
るとともに、前記高比抵抗領域と前記アノード領域の間
には高比抵抗領域と同導電型の不純物高濃度薄層からな
るバッファ領域が形成されていることを特徴とし、第２
に、半導体基板の一側にアノード領域を、また他側にカ
ソード領域および該カソード領域を囲むベース領域をそ
れぞれ備えるとともに、前記アノード領域とベース領域
の間には電流通路となる高比抵抗領域を備え、前記ベー
ス領域の表面側に絶縁膜を介して形成されたゲート電極
への外部信号の入力により前記電流通路をオン・オフさ
せる半導体装置において、荷電担体の寿命を縮めさせる
格子欠陥領域が前記高比抵抗領域ではなく前記アノード
領域における高比抵抗領域寄りの位置に形成されれてい
るとともに、前記高比抵抗領域と前記アノード領域の間
には高比抵抗領域と同導電型の不純物高濃度薄層からな
るバッファ領域が形成されていることを特徴とする。
一側にアノード領域を、また他側にカソード領域および
ゲート領域をそれぞれ備えるとともに、前記アノード領
域とカソード領域の間には電流通路となる高比抵抗領域
を備え、前記ゲート領域の表面側に形成されたゲート電
極への外部信号の入力により前記電流通路をオン・オフ
させる半導体装置において、荷電担体の寿命を縮めさせ
る格子欠陥領域が前記高比抵抗領域ではなく前記アノー
ド領域における高比抵抗領域寄りの位置に形成されてい
るとともに、前記高比抵抗領域と前記アノード領域の間
には高比抵抗領域と同導電型の不純物高濃度薄層からな
るバッファ領域が形成されていることを特徴とし、第２
に、半導体基板の一側にアノード領域を、また他側にカ
ソード領域および該カソード領域を囲むベース領域をそ
れぞれ備えるとともに、前記アノード領域とベース領域
の間には電流通路となる高比抵抗領域を備え、前記ベー
ス領域の表面側に絶縁膜を介して形成されたゲート電極
への外部信号の入力により前記電流通路をオン・オフさ
せる半導体装置において、荷電担体の寿命を縮めさせる
格子欠陥領域が前記高比抵抗領域ではなく前記アノード
領域における高比抵抗領域寄りの位置に形成されれてい
るとともに、前記高比抵抗領域と前記アノード領域の間
には高比抵抗領域と同導電型の不純物高濃度薄層からな
るバッファ領域が形成されていることを特徴とする。
この発明の半導体装置では、遮断時、アノード領域内に
ある格子欠陥領域が正孔の寿命を効果的に縮めるだけで
なく、高比抵抗領域内にあるバッファ領域が、高比抵抗
領域内に残留したり、あるいは、アノード領域から注入
される正孔の寿命を効果的に縮めるから、正孔が極めて
短い間に消滅することとなる。
ある格子欠陥領域が正孔の寿命を効果的に縮めるだけで
なく、高比抵抗領域内にあるバッファ領域が、高比抵抗
領域内に残留したり、あるいは、アノード領域から注入
される正孔の寿命を効果的に縮めるから、正孔が極めて
短い間に消滅することとなる。
この格子欠陥領域はアノード領域内に設けられていて、
高比抵抗領域内には、実質的に格子欠陥がないので、高
温下でも、寿命の長い荷電担体が増加するのを抑えるこ
とができる。また、格子欠陥領域はもともと順方向電圧
降下（オン抵抗）の増大を伴うが、格子欠陥領域がアノ
ード領域内にある場合は、その増大の程度が少ない。不
純物高濃度のアノード領域は低比抵抗であるため、格子
欠陥領域がアノード領域にある時の抵抗増大は、格子欠
陥領域が高比抵抗領域にある時の抵抗増大よりも少ない
からである。
高比抵抗領域内には、実質的に格子欠陥がないので、高
温下でも、寿命の長い荷電担体が増加するのを抑えるこ
とができる。また、格子欠陥領域はもともと順方向電圧
降下（オン抵抗）の増大を伴うが、格子欠陥領域がアノ
ード領域内にある場合は、その増大の程度が少ない。不
純物高濃度のアノード領域は低比抵抗であるため、格子
欠陥領域がアノード領域にある時の抵抗増大は、格子欠
陥領域が高比抵抗領域にある時の抵抗増大よりも少ない
からである。
バッファ領域は耐圧の向上ももたらす。遮断時、ゲート
領域から広がった空乏層は、印加電圧に従ってアノード
領域方向へ延びていくが、バッファ領域に達すると同領
域の不純物濃度が高いために空乏層の伸び方が鈍り、ア
ノード領域と高比抵抗領域の間の電界が緩和されるの
で、いわゆるパンチスルー耐圧が高くなる。つまり厚み
の薄いバッファ領域により高い順方向阻止電圧が得ら
れ、耐圧が向上することとなる。もちろん、バッファ領
域は不純物高濃度層であるから、オン抵抗の増大を伴な
わない。
領域から広がった空乏層は、印加電圧に従ってアノード
領域方向へ延びていくが、バッファ領域に達すると同領
域の不純物濃度が高いために空乏層の伸び方が鈍り、ア
ノード領域と高比抵抗領域の間の電界が緩和されるの
で、いわゆるパンチスルー耐圧が高くなる。つまり厚み
の薄いバッファ領域により高い順方向阻止電圧が得ら
れ、耐圧が向上することとなる。もちろん、バッファ領
域は不純物高濃度層であるから、オン抵抗の増大を伴な
わない。
以下、この発明にかかる半導体装置を、その一実施例を
あらわす図面を参照しながら詳しく説明する。
あらわす図面を参照しながら詳しく説明する。
第１図は、この発明の半導体装置の一例である静電誘導
サイリスタ（以下、「サイリスタ」という）をあらわ
す。
サイリスタ（以下、「サイリスタ」という）をあらわ
す。
サイリスタ１は、半導体基板1aの裏面（一側）に設けら
れたアノード領域（不純物高濃度P+領域）２と、この基
板1aの表面（他側）に設けられたカソード領域（不純物
高濃度N+領域）４およびゲート領域（不純物高濃度P+領
域）５とを備えている。電流通路となる高比抵抗領域
（不純物低濃度N-領域）３はアノード領域２とカソード
領域４の間に設けられている。なお、高比抵抗領域が真
性半導体層であってもよいことはいうまでもない。アノ
ード領域２にはアノード電極２′が、カソード領域４に
はカソード電極４′が、ゲート領域５にはゲート電極
５′が、それぞれ設けられている。このサイリスタ１で
は、ゲート電極５′に印加される電圧を調節することに
より、高比抵抗領域３を制御（いわゆる電導変調）し
て、導通・遮断動作がなされることとなる。
れたアノード領域（不純物高濃度P+領域）２と、この基
板1aの表面（他側）に設けられたカソード領域（不純物
高濃度N+領域）４およびゲート領域（不純物高濃度P+領
域）５とを備えている。電流通路となる高比抵抗領域
（不純物低濃度N-領域）３はアノード領域２とカソード
領域４の間に設けられている。なお、高比抵抗領域が真
性半導体層であってもよいことはいうまでもない。アノ
ード領域２にはアノード電極２′が、カソード領域４に
はカソード電極４′が、ゲート領域５にはゲート電極
５′が、それぞれ設けられている。このサイリスタ１で
は、ゲート電極５′に印加される電圧を調節することに
より、高比抵抗領域３を制御（いわゆる電導変調）し
て、導通・遮断動作がなされることとなる。
サイリスタ１では、荷電担体寿命を縮める格子欠陥領域
６が、アノード領域２における高比抵抗領域３寄りの位
置に形成されている。この格子欠陥領域６の作用は上で
説明した通りである。さらに、サイリスタ１では、アノ
ード領域２と高比抵抗領域３の間には、荷電担体寿命を
縮めるとともに耐圧を向上させるバッファ領域７が形成
されている。このバッファ領域７の作用は上で説明した
通りである。なお、このバッファ領域７は、高比抵抗領
域と同導電型の不純物高濃度薄層からなるのであるが、
ここでいう高濃度とは、高比抵抗領域における不純物濃
度よりも高いという意味である。
６が、アノード領域２における高比抵抗領域３寄りの位
置に形成されている。この格子欠陥領域６の作用は上で
説明した通りである。さらに、サイリスタ１では、アノ
ード領域２と高比抵抗領域３の間には、荷電担体寿命を
縮めるとともに耐圧を向上させるバッファ領域７が形成
されている。このバッファ領域７の作用は上で説明した
通りである。なお、このバッファ領域７は、高比抵抗領
域と同導電型の不純物高濃度薄層からなるのであるが、
ここでいう高濃度とは、高比抵抗領域における不純物濃
度よりも高いという意味である。
なお、格子欠陥領域６はバッファ領域７に接するように
して形成されてもよいし、逆に、バッファ領域７とアノ
ード領域２の間に薄いN-層がさらに介在して両領域６、
７が離れているようであってもよい。
して形成されてもよいし、逆に、バッファ領域７とアノ
ード領域２の間に薄いN-層がさらに介在して両領域６、
７が離れているようであってもよい。
続いて、上記サイリスタ１の製造方法の一例を説明す
る。
る。
例えば、シリコン単結晶からなるN-半導体基板に、所定
の不純物を注入拡散することにより、アノード領域２、
カソード領域４、ゲート領域５およびバッファ領域７を
形成する。その後、各領域に必要な電極２′、４′、
５′を、例えば、アルミニウムを蒸着する等して形成す
る。
の不純物を注入拡散することにより、アノード領域２、
カソード領域４、ゲート領域５およびバッファ領域７を
形成する。その後、各領域に必要な電極２′、４′、
５′を、例えば、アルミニウムを蒸着する等して形成す
る。
上記工程を、つぎのようにしてもよい。シリコン単結晶
からなるアノード領域２用P+半導体基板にバッファ領域
７用N+層と高比抵抗領域３用N-層を順にエピタキシャル
成長させ、このN-層に不純物を注入拡散させることによ
りゲート領域５を形成する。その後、各領域に必要な電
極２′、４′、５′を、例えば、アルミニウムを蒸着す
る等して形成する。
からなるアノード領域２用P+半導体基板にバッファ領域
７用N+層と高比抵抗領域３用N-層を順にエピタキシャル
成長させ、このN-層に不純物を注入拡散させることによ
りゲート領域５を形成する。その後、各領域に必要な電
極２′、４′、５′を、例えば、アルミニウムを蒸着す
る等して形成する。
電極形成後、サイクロトロン加速器等を用い、プロトン
を、半導体基板1aの表面側から垂直に照射し、結晶欠陥
を起こして、格子欠陥領域６を形成する。プロトンの加
速エネルギーは、第２図にみるように、格子欠陥分布の
ピークＱが、アノード領域２における高比抵抗領域３寄
り（つまりはバッファ領域７寄り）の位置にくるように
選定される。プロトンのドーズ量は、格子欠陥による順
方向電圧降下が実用上差し支えない範囲にあるように選
定される。半導体基板1aとして、厚みが約320μｍのシ
リコン単結晶基板を用い、高比抵抗領域３の厚みを200
μｍに、N+バッファ領域７の厚みを20μｍに、そして、
アノード領域２の厚みを100μｍにして、格子欠陥分布
のピークＱがアノード領域２とバッファ領域７の接合位
置から20〜30μｍ入ったところにくるようにプロトンを
照射してサイリスタ１を作成した（実施例）。格子欠陥
分布のピークＱは、半導体基板1aの表面からみると240
〜250μｍ程度の深さのところにくる。なお、プロトン
照射により、第２図にみるように、ピークＱの裾が高比
抵抗領域３にかかる等、アノード領域２以外の領域にも
格子欠陥が少しは生ずるが、これらは、アノード領域２
における格子欠陥密度に比べてごく小さい密度でしかな
く、実質的に影響ない。この発明は、このように、実質
的に影響のない範囲でピークＱの裾が高比抵抗領域３に
かかっている場合も含むものである。比較のために、格
子欠陥分布のピークＱが、従来のように高比抵抗領域２
にくるようにしてプロトンを照射するとともに、バッフ
ァ領域の部分もN-領域としバッファ領域を形成しなかっ
た以外は、実施例と同じようにして、サイリスタを作成
した（比較例）。
を、半導体基板1aの表面側から垂直に照射し、結晶欠陥
を起こして、格子欠陥領域６を形成する。プロトンの加
速エネルギーは、第２図にみるように、格子欠陥分布の
ピークＱが、アノード領域２における高比抵抗領域３寄
り（つまりはバッファ領域７寄り）の位置にくるように
選定される。プロトンのドーズ量は、格子欠陥による順
方向電圧降下が実用上差し支えない範囲にあるように選
定される。半導体基板1aとして、厚みが約320μｍのシ
リコン単結晶基板を用い、高比抵抗領域３の厚みを200
μｍに、N+バッファ領域７の厚みを20μｍに、そして、
アノード領域２の厚みを100μｍにして、格子欠陥分布
のピークＱがアノード領域２とバッファ領域７の接合位
置から20〜30μｍ入ったところにくるようにプロトンを
照射してサイリスタ１を作成した（実施例）。格子欠陥
分布のピークＱは、半導体基板1aの表面からみると240
〜250μｍ程度の深さのところにくる。なお、プロトン
照射により、第２図にみるように、ピークＱの裾が高比
抵抗領域３にかかる等、アノード領域２以外の領域にも
格子欠陥が少しは生ずるが、これらは、アノード領域２
における格子欠陥密度に比べてごく小さい密度でしかな
く、実質的に影響ない。この発明は、このように、実質
的に影響のない範囲でピークＱの裾が高比抵抗領域３に
かかっている場合も含むものである。比較のために、格
子欠陥分布のピークＱが、従来のように高比抵抗領域２
にくるようにしてプロトンを照射するとともに、バッフ
ァ領域の部分もN-領域としバッファ領域を形成しなかっ
た以外は、実施例と同じようにして、サイリスタを作成
した（比較例）。
実施例と比較例のサイリスタを、それぞれ、１石式イン
バータ回路のスイッチング素子として用い、繰り返し周
波数50kHzでスイッチング動作させ、素子温度と損失の
関係を測定した。比較例のサイリスタでは、150℃で、
室温の３倍を超える損失になる。実施例のサイリスタで
は、150℃でも、室温の２倍以下の損失に留まった。ま
た、室温での損失を比較してみても、実施例のサイリス
タの方が損失が少なかった。ターンオフ時間も、各素子
温度において測定したが、この発明の実施例のサイリス
タの方が短かい傾向がみられた。
バータ回路のスイッチング素子として用い、繰り返し周
波数50kHzでスイッチング動作させ、素子温度と損失の
関係を測定した。比較例のサイリスタでは、150℃で、
室温の３倍を超える損失になる。実施例のサイリスタで
は、150℃でも、室温の２倍以下の損失に留まった。ま
た、室温での損失を比較してみても、実施例のサイリス
タの方が損失が少なかった。ターンオフ時間も、各素子
温度において測定したが、この発明の実施例のサイリス
タの方が短かい傾向がみられた。
この発明は上記実施例に限らない。半導体装置が、例え
ば、第３図にみるように絶縁ゲート型バイポーラトラン
ジスタであってもよい。第３図は、この発明の他の例で
ある絶縁ゲート型バイポーラトランジスタをあらわす。
ば、第３図にみるように絶縁ゲート型バイポーラトラン
ジスタであってもよい。第３図は、この発明の他の例で
ある絶縁ゲート型バイポーラトランジスタをあらわす。
トランジスタ11は、半導体基板11aの裏面（一側）に設
けられたアノード領域（不純物高濃度P+領域）12と、こ
の基板11aの表面（他側）に設けられたカソード領域
（不純物高濃度N+領域）14とを備えている。電流通路と
なる高比抵抗領域13とアノード領域12の間にはバッファ
領域（比較的不純物濃度の高いN+領域）19が設けられて
いる。アノード領域12にはアノード電極12′が、カソー
ド領域14にはカソード電極14′がそれぞれ設けられてい
る。一方、カソード領域14と高比抵抗領域13の間には、
ベース領域（不純物拡散Ｐ領域）18が設けられている。
この領域18の表面には絶縁膜17を介してゲート電極15′
が設けられている。このトランジスタ11では、ゲート電
極15′に信号電圧を印加し、ベース領域18の表面に作ら
れるチャンネルを調節して高比抵抗領域13を通って流れ
る電流を制御する。格子欠陥領域16は、アノード領域12
における高比抵抗領域13寄りの位置に設けられていて、
サイリスタ１の格子欠陥領域６と同じ作用をする。もち
ろん、バッファ領域19も同じ作用をすることはいうまで
もない。なお、トランジスタの場合は、通常、カソード
領域はソース領域と、アノード領域はドレイン領域と称
される。
けられたアノード領域（不純物高濃度P+領域）12と、こ
の基板11aの表面（他側）に設けられたカソード領域
（不純物高濃度N+領域）14とを備えている。電流通路と
なる高比抵抗領域13とアノード領域12の間にはバッファ
領域（比較的不純物濃度の高いN+領域）19が設けられて
いる。アノード領域12にはアノード電極12′が、カソー
ド領域14にはカソード電極14′がそれぞれ設けられてい
る。一方、カソード領域14と高比抵抗領域13の間には、
ベース領域（不純物拡散Ｐ領域）18が設けられている。
この領域18の表面には絶縁膜17を介してゲート電極15′
が設けられている。このトランジスタ11では、ゲート電
極15′に信号電圧を印加し、ベース領域18の表面に作ら
れるチャンネルを調節して高比抵抗領域13を通って流れ
る電流を制御する。格子欠陥領域16は、アノード領域12
における高比抵抗領域13寄りの位置に設けられていて、
サイリスタ１の格子欠陥領域６と同じ作用をする。もち
ろん、バッファ領域19も同じ作用をすることはいうまで
もない。なお、トランジスタの場合は、通常、カソード
領域はソース領域と、アノード領域はドレイン領域と称
される。
格子欠陥領域の形成のための陽子線（プロトン）照射
は、カソード領域側から行うようにするかわりに、アノ
ード領域側から行うようにしてもよい。格子欠陥は、陽
子線以外の放射線照射や粒子線照射、あるいは、重金属
の拡散により作るようにしてもよい。しかし、陽子線
は、局部的に密度が高くなるように格子欠陥を簡単に形
成するのに適している。半導体装置の種類も、上記に例
示した種類に限らない。
は、カソード領域側から行うようにするかわりに、アノ
ード領域側から行うようにしてもよい。格子欠陥は、陽
子線以外の放射線照射や粒子線照射、あるいは、重金属
の拡散により作るようにしてもよい。しかし、陽子線
は、局部的に密度が高くなるように格子欠陥を簡単に形
成するのに適している。半導体装置の種類も、上記に例
示した種類に限らない。
上記で説明したこの発明にかかる半導体装置は、以下の
効果を奏する。
効果を奏する。
ターンオフ動作の際、荷電担体が格子欠陥領域とバ
ッファ領域の両領域で極めて短時間のうちに消滅させら
れるため、ターンオフ時間が短くなる。
ッファ領域の両領域で極めて短時間のうちに消滅させら
れるため、ターンオフ時間が短くなる。
高比抵抗領域には格子欠陥領域がないため、高温下
でも、寿命の長い荷電担体の増加を抑制できるため、タ
ーンオフ時間が延びたりしない。
でも、寿命の長い荷電担体の増加を抑制できるため、タ
ーンオフ時間が延びたりしない。
格子欠陥領域がもともと比抵抗の小さいアノード領
域に設けられるため、抵抗増大が僅かであり、高比抵抗
領域に設けられる場合に比べてオン抵抗の増加が抑えら
れる。
域に設けられるため、抵抗増大が僅かであり、高比抵抗
領域に設けられる場合に比べてオン抵抗の増加が抑えら
れる。
バッファ領域は、ターンオフ動作の際の空乏層の拡
がりを抑えるため、耐電圧が向上する。
がりを抑えるため、耐電圧が向上する。
第１図は、この発明の半導体装置の一例であるサイリス
タをあらわす縦断面図、第２図は、このサイリスタにお
ける格子欠陥分布とアノード領域、カソード領域および
バッファ領域の不純物拡散分布をあらわすグラフ、第３
図は、この発明の半導体装置の他の例である絶縁ゲート
型バイポーラトランジスタをあらわす縦断面図、第４図
は、従来の半導体装置の一例であるサイリスタをあらわ
す縦断面図、第５図は、このサイリスタにおける格子欠
陥分布とアノード領域およびカソード領域の不純物拡散
分布をあらわすグラフである。 １……サイリスタ（半導体装置）、２、12……アノード
領域、３、13……高比抵抗領域、４、14……カソード領
域、６、16……格子欠陥領域、７、19……バッファ領
域、11……絶縁ゲート型バイポーラトランジスタ（半導
体装置）、18……ベース領域
タをあらわす縦断面図、第２図は、このサイリスタにお
ける格子欠陥分布とアノード領域、カソード領域および
バッファ領域の不純物拡散分布をあらわすグラフ、第３
図は、この発明の半導体装置の他の例である絶縁ゲート
型バイポーラトランジスタをあらわす縦断面図、第４図
は、従来の半導体装置の一例であるサイリスタをあらわ
す縦断面図、第５図は、このサイリスタにおける格子欠
陥分布とアノード領域およびカソード領域の不純物拡散
分布をあらわすグラフである。 １……サイリスタ（半導体装置）、２、12……アノード
領域、３、13……高比抵抗領域、４、14……カソード領
域、６、16……格子欠陥領域、７、19……バッファ領
域、11……絶縁ゲート型バイポーラトランジスタ（半導
体装置）、18……ベース領域
Claims (2)
- 【請求項１】半導体基板の一側にアノード領域を、また
他側にカソード領域およびゲート領域をそれぞれ備える
とともに、前記アノード領域とカソード領域の間には電
流通路となる高比抵抗領域を備え、前記ゲート領域の表
面側に形成されたゲート電極への外部信号の入力により
前記電流通路をオン・オフさせる半導体装置において、
荷電担体の寿命を縮めさせる格子欠陥領域が前記高比抵
抗領域ではなく前記アノード領域における高比抵抗領域
寄りの位置に形成されているとともに、前記高比抵抗領
域と前記アノード領域の間には高比抵抗領域と同導電型
の不純物高濃度薄層からなるバッファ領域が形成されて
いることを特徴とする半導体装置。 - 【請求項２】半導体基板の一側にアノード領域を、また
他側にカソード領域および該カソード領域を囲むベース
領域をそれぞれ備えるとともに、前記アノード領域とベ
ース領域の間には電流通路となる高比抵抗領域を備え、
前記ベース領域の表面側に絶縁膜を介して形成されたゲ
ート電極への外部信号の入力により前記電流通路をオン
・オフさせる半導体装置において、荷電担体の寿命を縮
めさせる格子欠陥領域が前記高比抵抗領域ではなく前記
アノード領域における高比抵抗領域寄りの位置に形成さ
れているとともに、前記高比抵抗領域と前記アノード領
域の間には高比抵抗領域と同導電型の不純物高濃度薄層
からなるバッファ領域が形成されていることを特徴とす
る半導体装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63100603A JPH0671078B2 (ja) | 1988-04-23 | 1988-04-23 | 半導体装置 |
| GB8828659A GB2213988B (en) | 1987-12-18 | 1988-12-08 | Semiconductor device |
| AU26764/88A AU595735B2 (en) | 1987-12-18 | 1988-12-09 | Semiconductor device |
| FR8816560A FR2625043B1 (fr) | 1987-12-18 | 1988-12-15 | Dispositif semi-conducteur |
| DE3842468A DE3842468C3 (de) | 1987-12-18 | 1988-12-16 | Halbleiterbauelement |
| KR1019880016970A KR910009035B1 (ko) | 1987-12-18 | 1988-12-19 | 반도체 장치 |
| US07/584,485 US5075751A (en) | 1987-12-18 | 1990-09-17 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63100603A JPH0671078B2 (ja) | 1988-04-23 | 1988-04-23 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01272157A JPH01272157A (ja) | 1989-10-31 |
| JPH0671078B2 true JPH0671078B2 (ja) | 1994-09-07 |
Family
ID=14278440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63100603A Expired - Lifetime JPH0671078B2 (ja) | 1987-12-18 | 1988-04-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0671078B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2213988B (en) * | 1987-12-18 | 1992-02-05 | Matsushita Electric Works Ltd | Semiconductor device |
| JP2853544B2 (ja) * | 1993-12-27 | 1999-02-03 | 松下電工株式会社 | 静電誘導型半導体装置 |
| FR2808922B1 (fr) * | 2000-05-11 | 2003-09-12 | Centre Nat Rech Scient | Capteur de tension d'anode d'un composant de puissance vertical et utilisation en protection de courts-circuits |
| JP5435189B2 (ja) * | 2007-10-18 | 2014-03-05 | 文彦 廣瀬 | 電子スイッチ |
| WO2012056536A1 (ja) | 2010-10-27 | 2012-05-03 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0127415A3 (en) * | 1983-05-27 | 1986-02-05 | AT&T Corp. | A resist for vacuum ultraviolet lithography |
| JPS608632A (ja) * | 1983-06-24 | 1985-01-17 | Matsushita Electric Works Ltd | 電熱ボ−ドおよびその施工法 |
| JPS60207376A (ja) * | 1984-03-31 | 1985-10-18 | Toyota Central Res & Dev Lab Inc | 高速静電誘導サイリスタおよびその製造方法 |
| JPS62235782A (ja) * | 1986-04-07 | 1987-10-15 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
| JPS6276556A (ja) * | 1985-09-28 | 1987-04-08 | Toyota Central Res & Dev Lab Inc | 高速静電誘導サイリスタ |
-
1988
- 1988-04-23 JP JP63100603A patent/JPH0671078B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01272157A (ja) | 1989-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10629678B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP4571099B2 (ja) | 阻止ゾーンを半導体基板に製造する方法、および、阻止ゾーンを有する半導体部品 | |
| US5075751A (en) | Semiconductor device | |
| US20070080407A1 (en) | Insulated gate bipolar transistor | |
| JPH09121052A (ja) | 半導体装置およびその製造方法 | |
| JP2013197306A (ja) | 半導体装置の製造方法 | |
| JP4653273B2 (ja) | 半導体装置、および、その製造方法 | |
| US9543405B2 (en) | Method of manufacturing a reduced free-charge carrier lifetime semiconductor structure | |
| JPH1050724A (ja) | 半導体装置 | |
| JP2617497B2 (ja) | 半導体装置 | |
| JP2003282575A (ja) | 半導体装置およびその製造方法 | |
| JPH0671078B2 (ja) | 半導体装置 | |
| US6091087A (en) | Insulated gate thyristor | |
| JP3282550B2 (ja) | 半導体装置およびその製造方法 | |
| US5144402A (en) | Semiconductor switching device and method of controlling a carrier life time in a semiconductor switching device | |
| JP2818959B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH07321304A (ja) | 絶縁ゲートバイポーラトランジスタおよびその製造方法 | |
| JP3185445B2 (ja) | 半導体装置の製造方法 | |
| US11949007B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP2753331B2 (ja) | 半導体装置 | |
| KR100218262B1 (ko) | 절연 게이트 바이폴라 트랜지스터 | |
| JPH03166766A (ja) | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 | |
| JPS63288064A (ja) | 複合サイリスタ | |
| JP4045749B2 (ja) | 半導体装置および半導体装置を用いた回路 | |
| JPH1022495A (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 14 |