JPH01272157A

JPH01272157A - 半導体装置

Info

Publication number: JPH01272157A
Application number: JP63100603A
Authority: JP
Inventors: Kazuyuki Tomii; 富井　和志; Takuya Komoda; 卓哉菰田
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1988-04-23
Filing date: 1988-04-23
Publication date: 1989-10-31
Anticipated expiration: 2009-09-07
Also published as: JPH0671078B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は半導体装置に関する。

〔従来の技術〕

半導体装置として、静電誘導サイリスタや絶縁ゲート型
バイポーラトランジスタ（ＩＧＢＴ）のように、アノー
ド領域とカソード領域の間に、アノード領域と逆導電型
の高比抵抗領域を備え、同高比抵抗領域を流れる電流が
ゲート電極に印加される電圧に応じて制御され、電子と
正孔の両方の荷電担体がキャリアとなっている装置があ
る０例えば、静電誘導サイリスタは、第４図にみるよう
な構成である。

静電誘導サイリスタ２０は、アノード領域２１とカソー
ド領域２３の間に高比抵抗領域２２を備え、カソード領
域２３の近傍にゲート領域２４を備えている。もちろん
各領域２１．２３．２４には電極２１′、２３′、２４
′が、それぞれ設けられている。この静電誘導サイリス
タ２０は、電流密度が大きく、かつ、順方向電圧降下（
オン抵抗）が小さく、しかも、ターンオン時間が短いと
いう特徴を有する。しかしながら、遮断時は、アノード
側から注入される正孔を瞬時にして断てないため、ター
ンオフ時間が、例えば、ＭＯＳＦＥＴ等に比べて長いと
いう問題がある。

そこで、従来、第４図にみるように、ターンオフ時間を
短くするために、高比抵抗領域２２内のアノード領域２
１近傍に格子欠陥領域２５を設けることが行われている
（特開昭６０−２０７３７６号公報参照）。

つまり、第５図にみるように、格子欠陥分布曲線のピー
クＱがアノード領域２１から高比抵抗領域２２に入って
直ぐの位置にくるように格子欠陥領域２５が形成されて
いるのである。そうすると、遮断時には、格子欠陥領域
２５がアノード側から注入されてくる正孔を直ちに消滅
させるので、ターンオフ時間が短くなる。

〔発明が解決しようとする課題〕

ところが、高比抵抗領域２２に格子欠陥領域２５を設け
ると、高温下では、高比抵抗領域２２に寿命の長い荷電
担体が格子欠陥２５のない場合に比べて増加して、ター
ンオフ時間が長くなるという現象が起こる。そのため、
高温下で、例えば、高周波インバータのように、短時間
でスイッチング動作を繰り返す使い方をすると、ターン
オフ時間の間に流れる電流による損失が多くなり、これ
に伴い発熱量も増加する。発熱量の増加は、素子温度を
いっそう高めてターンオフ時間をさらに長くしてしまう
という悪循環を起こす、ターンオフ時間が長くなると制
御可能な周波数は当然低くなる。つまり、格子欠陥領域
２５を高比抵抗領域２２に設けた場合、ターンオフ時間
を縮めることはできるけれども、高温下では、それを維
持することができないのである。温度特性が十分でない
半導体装置は信頼性も低い。

この発明は、上記の事情に鑑み、極めて短いターンオフ
時間を有し、しかも、高温下でも、ターンオフ時間が延
びることのない半導体装置を提供することを課題とする
。

〔課題を解決するための手段〕

前記課題を解決するため、この発明にかかる半導体装置
では、半導体基板の一例にアノード領域を、他側にカソ
ード領域を備え、かつ、前記アノード領域とカソード領
域の間に電流通路となる高比抵抗領域を備えているとと
もに、前記基板内には荷電担体の寿命を縮めさせる格子
欠陥領域を備えている構成において、前記格子欠陥領域
がアノード領域における高比抵抗領域寄りの位置に形成
されているとともに、高比抵抗領域内には同導電型の不
純物高濃度薄層からなるバッファ領域がアノード領域寄
りの位置に形成されている。

〔作　　　用〕

この発明の半導体装置では、遮断時、アノード領域内に
ある格子欠陥領域が正孔の寿命を効果的に縮めるだけで
なく、高比抵抗領域内にあるバッファ領域が、高比抵抗
領域内に残留したり、あるいは、アノード領域から注入
される正孔の寿命を効果的に縮めるから、正孔が極めて
短い間に消滅することとなる。

この格子欠陥領域はアノード領域内に設けられていて、
高比抵抗領域内には、実質的に格子欠陥がないので、高
温下でも、寿命の長い荷電担体が増加するのを抑えるこ
とができる。また、格子欠陥領域はもともと順方向電圧
降下（オン抵抗）の増大を伴うが、格子欠陥領域がアノ
ード領域内にある場合は、その増大の程度が少ない。不
純物高濃度のアノード領域は低比抵抗であるため、格子
欠陥領域がアノード領域にある時の抵抗増大は、格子欠
陥領域が高比抵抗領域にある時の抵抗増大よりも少ない
からである。

バッファ領域は耐圧の向上ももたらす。遮断時、ゲート
領域から広がった空乏層は、印加電圧に従ってアノード
領域方向へ延びていくが、バッファ領域に達すると同領
域の不純物濃度が高いために空乏層の伸び方が鈍り、ア
ノード領域と高比抵抗領域の間の電界が緩和されるので
、いわゆるパンチスルー耐圧が高くなる。つまり厚みの
薄いバッファ領域により高い順方向阻止電圧が得られ、
耐圧が向上することとなる。もちろん、バッファ領域は
不純物高濃度層であるから、オン抵抗の増大を伴なわな
い。

（実　施　例〕以下、この発明にかかる半導体装置を、その一実施例を
あられす図面を参照しながら詳しく説明する。

第１図は、この発明の半導体装置の一例である静電誘導
サイリスタ（以下、「サイリスク」という）をあられす
。

サイリスタ１は、半導体基板１ａの裏面（−例）に設け
られたアノード領域（不純物高濃度Ｐ゛領域２と、この
基板１ａの表面（他側）に設けられたカソード領域（不
純物高濃度Ｎ゛領域４およびゲート領域（不純物高濃度
Ｐ゛領域５とを備えている。電流通路となる高圧抵抗領
域（不純物低濃度Ｎ−領域）３はアノード領域２とカソ
ード領域４の間に設けられている。なお、高比抵抗領域
が真性半導体層であってもよいことはいうまでもない。

アノード領域２にはアノード電極２′が、カソード領域
４にはカソード電極４′が、ゲート領域５にはゲート電
極５′が、それぞれ設けられている。このサイリスタｌ
では、ゲート電極５′に印加される電圧を調節すること
により、高比抵抗領域３を制御（いわゆる電導変調）シ
て、導通・遮断動作がなされることとなる。

サイリスタ１では、荷電担体寿命を縮める格子欠陥領域
６が、アノード領域２における高比抵抗領域３寄りの位
置に形成されている。この格子欠陥領域６の作用は上で
説明した通りである。さらに、サイリスタ１では、アノ
ード領域２と高比抵抗領域３の間には、荷電担体寿命を
縮めるとともに耐圧を向上させるバッファ領域７が形成
されている。このバッファ領域７の作用は上で説明した
通りである。なお、このバッファ領域７は、高比抵抗領
域と同導電型の不純物高濃度薄層からなるのであるが、
ここでいう高濃度とは、高比抵抗領域における不純物濃
度よりも高いという意味である。

なお、格子欠陥領域６はバッファ領域７に接するように
して形成されてもよいし、逆に、バッファ領域７とアノ
ード領域２の間に薄いＮ−層がさらに介在して両領域６
．７が離れているようであってもよい。

続いて、上記サイリスタ１の製造方法の一例を説明する
。

例えば、シリコン単結晶からなるＮ−半導体基板に、所
定の不純物を注入拡散することにより、アノード領域２
、カソード領域４、ゲート領域５およびバッファ領域７
を形成する。その後、各領域に必要な電極２′、４′、
５′を、例えば、アルミニウムを蒸着する等して形成す
る。

上記工程を、つぎのようにしてもよい。シリコン単結晶
からなるアノード領域２用Ｐ゛半導体基板にバッファ領
域７用Ｎ゛層と高比抵抗領域３用Ｎ−層を順εこエピタ
キシャル成長させ、このＮ−層に不純物を注入拡散させ
ることによりゲート領域５を形成する。その後、各領域
に必要な電極２′、４′、５′を、例えば、アルミニウ
ムを蒸着する等して形成する。

電極形成後、サイクロトロン加速器等を用い、プロトン
を、半導体基板１ａの表面側から垂直に照射し、結晶欠
陥を起こして、格子欠陥領域６を形成する。プロトンの
加速エネルギーは、第２図にみるように、格子欠陥分布
のピークＱが、アノード領域２における高比抵抗領域３
寄り（つまりはバッファ領域７寄り）の位置にくるよう
に選定される。プロトンのドーズ量は、格子欠陥による
順方向電圧降下が実用上差し支えない範囲にあるように
選定される。半導体基板１ａとして、厚みが約３２０μ
ｍのシリコン単結晶基板を用い、高比抵抗領域３の厚み
を２００μｍに、Ｎ゛バッファ領域７の厚みを２０ｐｍ
に、そして、アノード領域２の厚みを１００μｍにして
、格子欠陥分布のピークＱがアノード領域２とバッファ
領域７の接合位置から２０〜３０μｍ入ったところにく
るようにプロトンを照射してサイリスタ１を作成した（
実施例）、格子欠陥分布のピークＱは、半導体基板１ａ
の表面からみると２４０〜２５０μｍ程度の深さのとこ
ろにくる。なお、プロトン照射により、第２図にみるよ
うに、ピークＱの裾が高比抵抗領域３にかかる等、アノ
ード領域２以外の領域にも格子欠陥が少しは生ずるが、
これらは、アノード領域２における格子欠陥密度に比べ
てごく小さい密度でしかなく、実質的に影響ない、この
発明は、このように、実質的に影響のない範囲でピーク
Ｑの裾が高比抵抗領域３にかかっている場合も含むもの
である。比較のために、格子欠陥分布のピークＱが、従
来のように高比抵抗領域２にくるようにしてプロトンを
照射するとともに、バッファ領域の部分もＮ−領域とし
バッファ領域を形成しなかった以外は、実施例と同じよ
うにして、サイリスタを作成した（比較例）。

実施例と比較例のサイリスクを、それぞれ、１石式イン
バータ回路のスイッチング素子として用い、繰り返し周
波数５９　ｋ　ｌｌｚでスイッチング動作させ、素子温
度と損失の関係を測定した。比較例のサイリスタでは、
１５０℃で、室温の３倍を超える損失になる。実施例の
サイリスクでは、１５０℃でも、室温の２倍以下の損失
に留まった。また、室温での損失を比較してみても、実
施例のサイリスクの方が損失が少なかった。ターンオフ
時間も、各素子温度において測定したが、この発明の実
施例のサイリスクの方が短かい傾向がみられた。

この発明は上記実施例に限らない、半導体装置が、例え
ば、第３図にみるように絶縁ゲート型バイポーラトラン
ジスタであってもよい。第３図は、この発明の他の例で
ある絶縁ゲート型バイポーラトランジスタをあられす。

トランジスタ１１は、半導体基板１１ａの裏面（−側）
に設けられたアノード領域（不純物高濃度Ｐ９領域）１
２と、この基板１１ａの表面（他側）に設けられたカソ
ード領域（不純物高濃度Ｎ゛領域１４とを備えている。

電流通路となる高比抵抗領域１３とアノード領域１２の
間にはバッファ領域（比較的不純物濃度の高いＮ°領領
域１９が設けられている。アノード領域１２にはアノー
ド電極１２′が、カソード領域１４にはカソード電極１
４′がそれぞれ設けられている。一方、カソード領域１
４と高比抵抗領域１３の間には、逆導電型領域（不純物
拡散Ｐ領域）１８が設けられている。この領域１日の表
面には絶縁膜１７を介してゲート電極１５’が設けられ
ている。このトランジスタ１１では、ゲート電極１５′
に信号電圧を印加し、逆導電型領域１８の表面に作られ
るチャンネルを調節して高比抵抗領域１３を通って流れ
る電流を制御する。格子欠陥領域１６は、アノード領域
１２における高比抵抗領域１３寄りの位置に設けられて
いて、サイリスタ１の格子欠陥領域６と同じ作用をする
。もちろん、バッファ領域１９も同じ作用をすることは
いうまでもない。なお、トランジスタの場合は、通常、
カソード領域はソース領域と、アノード領域はドレイン
領域と称される。

格子欠陥領域の形成のための陽子線（プロトン）照射は
、カソード領域側から行うようにするかわりに、アノー
ド領域側から行うようにしてもよい。格子欠陥は、陽子
線以外の放射線照射や粒子線照射、あるいは、重金属の
拡散により作るようにしてもよい。しかし、陽子線は、
局部的に密度が高くなるように格子欠陥を簡単に形成す
るのに通している。半導体装置の種類も、上記に例示し
た種類に限らない。

〔発明の効果〕

上記で説明したこの発明にかかる半導体装置は、以下の
効果を奏する。

■　ターンオフ動作の際、荷電担体が格子欠陥領域とバ
ッファ領域の両頭域で極めて短時間のうちに消滅させら
れるため、ターンオフ時間が短くなる。

■　高比抵抗領域には格子欠陥領域がないため、高温下
でも、寿命の長い荷電担体の増加を抑制できるため、タ
ーンオフ時間が延びたりしない。

■　格子欠陥領域がもともと比抵抗の小さいアノード領
域に設けられるため、抵抗増大が僅かであり、高比抵抗
領域に設けられる場合に比べてオン抵抗の増加が抑えら
れる。

■　バッファ領域は、ターンオフ動作の際の空乏層の拡
がりを抑えるため、耐電圧が向上する。

【図面の簡単な説明】

第１図は、この発明の半導体装置の一例であるサイリス
クをあられす縦断面図、第２図は、このサイリスクにお
ける格子欠陥分布とアノード領域、カソード領域および
バッファ領域の不純物拡散分布をあられすグラフ、第３
図は、この発明の半導体装置の他の例である絶縁ゲート
型バイポーラトランジスタをあられす縦断面図、第４図
は、従来の半導体装置の一例であるサイリスタをあられ
す縦断面図、第５図は、このサイリスタにおける格子欠
陥分布とアノード領域およびカソード領域の不純物拡散
分布をあられすグラフである。１・・・サイリスク（半導体装置）　　２．１２・・・
アノード領域　　３．１３・・・高圧抵抗領域　　４．
１４・・・カソード領域　　６．１６・・・格子欠陥領
域７．１９・・・バッファ領域　　１１・・・絶縁ゲー
ト型バイポーラトランジスタ（半導体装置）代理人　弁
理士　　松　本　武　彦坤＠２に心ｐき−χＥ嬶紗６９胤壜

Claims

【特許請求の範囲】

１　半導体基板の一側にアノード領域を、他側にカソー
ド領域を備え、かつ、前記アノード領域とカソード領域
の間に電流通路となる高比抵抗領域を備えているととも
に、前記基板内には荷電担体の寿命を縮めさせる格子欠
陥領域を備えている半導体装置において、前記格子欠陥
領域が前記アノード領域における高比抵抗領域寄りの位
置に形成されているとともに、前記高比抵抗領域とアノ
ード領域の間には高比抵抗領域と同導電型の不純物高濃
度薄層からなるバッファ領域が形成されていることを特
徴とする半導体装置。