JPH09121052A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH09121052A JPH09121052A JP2762696A JP2762696A JPH09121052A JP H09121052 A JPH09121052 A JP H09121052A JP 2762696 A JP2762696 A JP 2762696A JP 2762696 A JP2762696 A JP 2762696A JP H09121052 A JPH09121052 A JP H09121052A
- Authority
- JP
- Japan
- Prior art keywords
- concentration
- conductivity type
- type region
- low
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】
【課題】格子欠陥を局在化させ、漏れ電流を増加させず
に、ターンオフ時間の短縮とターンオフ損失の低減を図
る。 【解決手段】ｐ+ コレクタ１上にｎ+ バッファ２とｎ-
ベース３を形成し、ｎ- ベースの表面層に選択的にｐ+
ウエル４とｎ+ エミッタ５を形成し、これらの表面にゲ
ート酸化膜６、エミッタ電極１１を形成し、ゲート酸化
膜６の上にゲート電極７を形成する。このＩＧＢＴのｐ
+ コレクタ１側からプロトン（Ｈ+ ）やヘリウム（ 3Ｈ
ｅ）イオンを照射し、ｎ+ バッファ２に近接するｎ- ベ
ース３に局在する格子欠陥２１を導入する。
に、ターンオフ時間の短縮とターンオフ損失の低減を図
る。 【解決手段】ｐ+ コレクタ１上にｎ+ バッファ２とｎ-
ベース３を形成し、ｎ- ベースの表面層に選択的にｐ+
ウエル４とｎ+ エミッタ５を形成し、これらの表面にゲ
ート酸化膜６、エミッタ電極１１を形成し、ゲート酸化
膜６の上にゲート電極７を形成する。このＩＧＢＴのｐ
+ コレクタ１側からプロトン（Ｈ+ ）やヘリウム（ 3Ｈ
ｅ）イオンを照射し、ｎ+ バッファ２に近接するｎ- ベ
ース３に局在する格子欠陥２１を導入する。
Description
【０００１】
【発明の属する技術分野】この発明は、ダイオード、Ｉ
ＧＢＴ、サイリスタなどのパワーデバイスである半導体
装置に関する。
ＧＢＴ、サイリスタなどのパワーデバイスである半導体
装置に関する。
【０００２】
【従来の技術】ＩＧＢＴなどのパワーデバイスは各種電
力変換装置に搭載され、装置の高効率化、高性能化に寄
与している。電力変換装置の効率を上げるにはパワーデ
バイスの発生損失の低減化、また性能を上げるにはスイ
ッチング時間の短縮化が要求される。
力変換装置に搭載され、装置の高効率化、高性能化に寄
与している。電力変換装置の効率を上げるにはパワーデ
バイスの発生損失の低減化、また性能を上げるにはスイ
ッチング時間の短縮化が要求される。
【０００３】図１３はＩＧＢＴの断面図である。この断
面図を使ってＩＧＢＴの動作を説明する。ゲート電極７
をエミッタ電極１１に対しバイアスしていない状態では
チャネル１３は形成されておらずＩＧＢＴは非導通状態
となっている。ゲート電極７に正のバイアスが印加され
ると、チャネル１３が形成され、電子がｎ+ エミッタ５
からｎ- ベース３へ注入される。この電子の注入によ
り、ｎ- ベース３、ｎ+バッファ２、およびｐ+ コレク
タ１より形成されるダイオードが動作して、ｎ-ベース
３は伝導度変調を受け、低いオン電圧での導通状態にな
る。ＩＧＢＴはこの様に、低いオン電圧で動作するが、
そのスイッチング時間、特にターンオフ時間がＭＯＳＦ
ＥＴに比べて長いことが欠点として挙げられている。こ
れはオン状態でｎ- ベース３が電子および正孔で満たさ
れており、オフ状態に移行するとき、この電子および正
孔が急速には減少しないためである。ゲートバイアスを
正バイアスから０バイアスにすると、電子の注入は止ま
るが、ｎ- ベース３の残存電子が正孔のｎ- ベース３へ
の注入を引き起こし、電子および正孔からなる荷電粒子
は減少しにくく、従ってターンオフ時間は長くなる。
面図を使ってＩＧＢＴの動作を説明する。ゲート電極７
をエミッタ電極１１に対しバイアスしていない状態では
チャネル１３は形成されておらずＩＧＢＴは非導通状態
となっている。ゲート電極７に正のバイアスが印加され
ると、チャネル１３が形成され、電子がｎ+ エミッタ５
からｎ- ベース３へ注入される。この電子の注入によ
り、ｎ- ベース３、ｎ+バッファ２、およびｐ+ コレク
タ１より形成されるダイオードが動作して、ｎ-ベース
３は伝導度変調を受け、低いオン電圧での導通状態にな
る。ＩＧＢＴはこの様に、低いオン電圧で動作するが、
そのスイッチング時間、特にターンオフ時間がＭＯＳＦ
ＥＴに比べて長いことが欠点として挙げられている。こ
れはオン状態でｎ- ベース３が電子および正孔で満たさ
れており、オフ状態に移行するとき、この電子および正
孔が急速には減少しないためである。ゲートバイアスを
正バイアスから０バイアスにすると、電子の注入は止ま
るが、ｎ- ベース３の残存電子が正孔のｎ- ベース３へ
の注入を引き起こし、電子および正孔からなる荷電粒子
は減少しにくく、従ってターンオフ時間は長くなる。
【０００４】図１４はターンオフ時のｎ+ バッファ２付
近の正孔濃度の時間変化を示すシミュレーション図であ
る。時間はオフゲート信号が入った時点をｔ＝０ｎｓｅ
ｃとしてストレージ時間とフォール時間を合わせてｔ＝
５２６ｎｓｅｃであり、その後テール時間が終了する時
点がｔ＝１２００ｎｓｅｃとなる。図示されていない
が、電圧が立上が始めてクランプされるまでの時間は１
００ｎｓｅｃ程度でこの間に空乏層は８０μｍ程度拡が
り、その後、図示されているように６７４ｎｓｅｃのテ
ール期間に入り、空乏層はゆっくり拡がり、キャリアの
消滅もゆっくりと行われ、スイッチング時間を長くして
いる。
近の正孔濃度の時間変化を示すシミュレーション図であ
る。時間はオフゲート信号が入った時点をｔ＝０ｎｓｅ
ｃとしてストレージ時間とフォール時間を合わせてｔ＝
５２６ｎｓｅｃであり、その後テール時間が終了する時
点がｔ＝１２００ｎｓｅｃとなる。図示されていない
が、電圧が立上が始めてクランプされるまでの時間は１
００ｎｓｅｃ程度でこの間に空乏層は８０μｍ程度拡が
り、その後、図示されているように６７４ｎｓｅｃのテ
ール期間に入り、空乏層はゆっくり拡がり、キャリアの
消滅もゆっくりと行われ、スイッチング時間を長くして
いる。
【０００５】
【発明が解決しようとする課題】ターンオフ時間を短く
する手段の一つに金や白金などの重金属を拡散する方法
が広く行われている。しかし、重金属は製造プロセスを
汚染し、ゲート特性などの素子特性を悪化させることか
ら、最近では電子線照射が使用されている。図１５はＩ
ＧＢＴに電子線を照射した状態図である。シリコン半導
体内に電子線を照射する場合、格子欠陥を発生させるエ
ネルギーである１ＭｅＶ以上で電子線を入射すると、そ
の飛程は数ｍｍなので、素子全体に格子欠陥２１は発生
する。これらの格子欠陥２１はシリコン結晶中に深いト
ラップ準位を導入し、電子と正孔の再結合中心を生成す
ることで、電子と正孔を速く消滅させる働きをする。そ
れと同時にこのトラップ準位は空乏層中においては電子
・正孔対の生成中心としても働くため、阻止状態時に漏
れ電流を増大させる原因となる。
する手段の一つに金や白金などの重金属を拡散する方法
が広く行われている。しかし、重金属は製造プロセスを
汚染し、ゲート特性などの素子特性を悪化させることか
ら、最近では電子線照射が使用されている。図１５はＩ
ＧＢＴに電子線を照射した状態図である。シリコン半導
体内に電子線を照射する場合、格子欠陥を発生させるエ
ネルギーである１ＭｅＶ以上で電子線を入射すると、そ
の飛程は数ｍｍなので、素子全体に格子欠陥２１は発生
する。これらの格子欠陥２１はシリコン結晶中に深いト
ラップ準位を導入し、電子と正孔の再結合中心を生成す
ることで、電子と正孔を速く消滅させる働きをする。そ
れと同時にこのトラップ準位は空乏層中においては電子
・正孔対の生成中心としても働くため、阻止状態時に漏
れ電流を増大させる原因となる。
【０００６】この発明の目的は、前記の課題を解決する
ために、格子欠陥を局在化させ、漏れ電流を増加させず
に、ターンオフ時間の短縮とターンオフ損失の低減が図
れる半導体装置およびその製造方法を提供することにあ
る。
ために、格子欠陥を局在化させ、漏れ電流を増加させず
に、ターンオフ時間の短縮とターンオフ損失の低減が図
れる半導体装置およびその製造方法を提供することにあ
る。
【０００７】
【課題を解決するための手段】前記の目的を達成するた
めに、低濃度の第一導電形領域と高濃度の第二導電形領
域とを有する半導体装置において、低濃度の第一導電形
領域内および高濃度の第二導電形領域内のいずれか一方
に軽イオンを打ち込み、格子欠陥を局所的に形成するこ
とで電子を照射して半導体装置の全領域に格子欠陥を形
成した場合よりもオン電圧とターンオフ時間のトレード
オフが改善される。
めに、低濃度の第一導電形領域と高濃度の第二導電形領
域とを有する半導体装置において、低濃度の第一導電形
領域内および高濃度の第二導電形領域内のいずれか一方
に軽イオンを打ち込み、格子欠陥を局所的に形成するこ
とで電子を照射して半導体装置の全領域に格子欠陥を形
成した場合よりもオン電圧とターンオフ時間のトレード
オフが改善される。
【０００８】この低濃度の第一導電形領域内で、高濃度
の第二導電形領域と近接する箇所に、軽イオンを打ち込
み、格子欠陥を局所的に形成すると効果的である。また
低濃度の第一導電形領域の一方の側に高濃度の第一導電
形領域を設け、低濃度の第一導電形領域内で、高濃度の
第一導電形領域と近接する箇所に、軽イオンを打ち込
み、格子欠陥を局所的に形成するとよい。
の第二導電形領域と近接する箇所に、軽イオンを打ち込
み、格子欠陥を局所的に形成すると効果的である。また
低濃度の第一導電形領域の一方の側に高濃度の第一導電
形領域を設け、低濃度の第一導電形領域内で、高濃度の
第一導電形領域と近接する箇所に、軽イオンを打ち込
み、格子欠陥を局所的に形成するとよい。
【０００９】前記の高濃度の第二導電形領域内で、低濃
度の第一導電形領域と近接する箇所に、軽イオンを打ち
込み、格子欠陥を局所的に形成してもよい。また低濃度
の第一導電形領域と高濃度の第二導電形領域の間に高濃
度の第一導電形領域を設け、低濃度の第一導電形領域表
面から高濃度の第一導電形領域を貫通して、高濃度の第
二導電形領域内に軽イオンを打ち込み、格子欠陥を局所
的に形成することでオン電圧およびターンオフ時間のば
らつきを低減できる。
度の第一導電形領域と近接する箇所に、軽イオンを打ち
込み、格子欠陥を局所的に形成してもよい。また低濃度
の第一導電形領域と高濃度の第二導電形領域の間に高濃
度の第一導電形領域を設け、低濃度の第一導電形領域表
面から高濃度の第一導電形領域を貫通して、高濃度の第
二導電形領域内に軽イオンを打ち込み、格子欠陥を局所
的に形成することでオン電圧およびターンオフ時間のば
らつきを低減できる。
【００１０】前記の軽イオンがプロトン（Ｈ+ ）または
ヘリウムイオンであるとよい。また照射される軽イオン
の核子量（陽子と中性子とを合わせた量で水素の場合は
１個であり、ヘリウムの場合は３個である）と低濃度の
第一導電形領域の比抵抗との積が１×１０14個／ｃｍ2
・Ωｃｍ以上にするとよい。また格子欠陥が形成される
低濃度の第一導電形領域の表面側から、低濃度の第一導
電形領域内に軽イオンを打ち込む工程と、その後熱処理
（アニール処理）する工程とを含む工程で製造してもよ
い。
ヘリウムイオンであるとよい。また照射される軽イオン
の核子量（陽子と中性子とを合わせた量で水素の場合は
１個であり、ヘリウムの場合は３個である）と低濃度の
第一導電形領域の比抵抗との積が１×１０14個／ｃｍ2
・Ωｃｍ以上にするとよい。また格子欠陥が形成される
低濃度の第一導電形領域の表面側から、低濃度の第一導
電形領域内に軽イオンを打ち込む工程と、その後熱処理
（アニール処理）する工程とを含む工程で製造してもよ
い。
【００１１】さらに低濃度の第一導電形領域の表面側か
ら、高濃度の第一導電形領域を貫通して、高濃度の第二
導電形領域内に軽イオンを打ち込む工程と、その後熱処
理（アニール処理）する工程とを含む工程で製造しても
勿論よい。前記の手段を講じることで、ＩＧＢＴなどの
パワーデバイスの阻止状態において、ｎ- ベースに拡が
る空乏層の中に、電子・正孔対の生成中心となる格子欠
陥を作らないことで、格子欠陥の導入による漏れ電流の
増加を抑える。また軽イオン照射において、もともと格
子欠陥が少ない低濃度領域（例えばＩＧＢＴのｎ-ベー
ス）の方が、拡散による格子欠陥の多い高濃度領域（例
えばＩＧＢＴのｎ+バッファ）より、照射損傷によるダ
メージは大きいため、格子欠陥の導入を必要とない低濃
度領域の箇所（例えばＩＧＢＴのｐ+ ウエルと近接する
ｎ- ベース）を軽イオンが通過しないように、格子欠陥
を導入する箇所に近接する高濃度領域側（例えばＩＧＢ
Ｔのｎ+ バッファ側）から照射する。こうすることで、
格子欠陥を導入する必要のない低濃度領域が受けるダメ
ージを防ぐことができる。
ら、高濃度の第一導電形領域を貫通して、高濃度の第二
導電形領域内に軽イオンを打ち込む工程と、その後熱処
理（アニール処理）する工程とを含む工程で製造しても
勿論よい。前記の手段を講じることで、ＩＧＢＴなどの
パワーデバイスの阻止状態において、ｎ- ベースに拡が
る空乏層の中に、電子・正孔対の生成中心となる格子欠
陥を作らないことで、格子欠陥の導入による漏れ電流の
増加を抑える。また軽イオン照射において、もともと格
子欠陥が少ない低濃度領域（例えばＩＧＢＴのｎ-ベー
ス）の方が、拡散による格子欠陥の多い高濃度領域（例
えばＩＧＢＴのｎ+バッファ）より、照射損傷によるダ
メージは大きいため、格子欠陥の導入を必要とない低濃
度領域の箇所（例えばＩＧＢＴのｐ+ ウエルと近接する
ｎ- ベース）を軽イオンが通過しないように、格子欠陥
を導入する箇所に近接する高濃度領域側（例えばＩＧＢ
Ｔのｎ+ バッファ側）から照射する。こうすることで、
格子欠陥を導入する必要のない低濃度領域が受けるダメ
ージを防ぐことができる。
【００１２】さらに、照射される軽イオンの核子量と低
濃度の第一導電形領域の比抵抗との積が１×１０14個／
ｃｍ2 ・Ωｃｍ以上となる数量（ドーズ量）の軽イオン
を低濃度の第一導電形領域を通過させて高濃度の第二導
電形領域に打ち込むことで、形成された格子欠陥がライ
フタイムキラーとして効果的に働き、且つ、低濃度の第
一導電形領域の厚さ等にばらつきがあっても、低濃度の
第一導電形領域内に形成される格子欠陥量のばらつきを
抑制することができ、オン電圧とターンオフ損失のばら
つきが製造ロット間で小さくできる。
濃度の第一導電形領域の比抵抗との積が１×１０14個／
ｃｍ2 ・Ωｃｍ以上となる数量（ドーズ量）の軽イオン
を低濃度の第一導電形領域を通過させて高濃度の第二導
電形領域に打ち込むことで、形成された格子欠陥がライ
フタイムキラーとして効果的に働き、且つ、低濃度の第
一導電形領域の厚さ等にばらつきがあっても、低濃度の
第一導電形領域内に形成される格子欠陥量のばらつきを
抑制することができ、オン電圧とターンオフ損失のばら
つきが製造ロット間で小さくできる。
【００１３】尚、ここでは、軽イオンを打ち込む領域と
は、停止する軽イオン密度が最大となる領域のことをい
う。図１１はシリコン半導体内にプロトンを照射した図
であり、図１２はヘリウムを照射した図である。いずれ
の場合も拡がり抵抗（Ｓｐｒｅａｄｉｎｇ Ｒｅｇｉｓ
ｔａｎｃｅ：ＳＲ）を測定し、比抵抗の値に格子欠陥量
を換算した結果であり、局所的に格子欠陥が生成してい
ることを示す。ここに示した図は一例であり、軽イオン
を加速する加速電圧でその深さや拡がりを制御でき、ま
た照射時間および照射後のアニール処理で格子欠陥量を
制御できる。この例では格子欠陥の拡がりは、プロトン
の場合で３０μｍ程度、ヘリウムの場合で６０μｍであ
る。
は、停止する軽イオン密度が最大となる領域のことをい
う。図１１はシリコン半導体内にプロトンを照射した図
であり、図１２はヘリウムを照射した図である。いずれ
の場合も拡がり抵抗（Ｓｐｒｅａｄｉｎｇ Ｒｅｇｉｓ
ｔａｎｃｅ：ＳＲ）を測定し、比抵抗の値に格子欠陥量
を換算した結果であり、局所的に格子欠陥が生成してい
ることを示す。ここに示した図は一例であり、軽イオン
を加速する加速電圧でその深さや拡がりを制御でき、ま
た照射時間および照射後のアニール処理で格子欠陥量を
制御できる。この例では格子欠陥の拡がりは、プロトン
の場合で３０μｍ程度、ヘリウムの場合で６０μｍであ
る。
【００１４】
【発明の実施の形態】図１は第一実施例で、ＩＧＢＴに
軽イオンを照射した図である。ＩＧＢＴの構造について
説明する。ｐ+ コレクタ１となるｐ+ 基板上にｎ+ バッ
ファ２とｎ-ベース３がエピタキシャルで積層され、ｎ
- ベースの表面層に選択的にｐ+ ウエル４が形成され、
ｐ+ ウエル４の表面層に選択的にｎ+ エミッタ５が形成
される。ｐ+ ウエル４のチャネルが形成される表面にゲ
ート酸化膜６が、ｐ+ ウエル４とｎ+ エミッタ５とに接
触するようにエミッタ電極１１が形成され、ゲート酸化
膜６の上にゲート電極７が形成される。またこれらの電
極上にはエミッタ端子Ｅ、ゲート端子Ｇが接続される。
またコレクタ１上にはコレクタ電極９が形成され、コレ
クタ電極９上にはコレクタ端子Ｃが接続される。このＩ
ＧＢＴのｐ+ コレクタ１側からプロトン（Ｈ+ ）やヘリ
ウム（Ｈｅ）イオンを照射（通称裏面照射という）し、
ｎ+ バッファ２に近接するｎ- ベース３にこれらの軽イ
オンが停止するエネルギーで打ち込み、局在する格子欠
陥２１を導入する。ＩＧＢＴのターンオフ過程では、ゲ
ート・エミッタ電極間は０バイアス、エミッタ電極８を
負、コレクタ電極９を正に電極を印加するので、ｐ+ ウ
エル４とｎ- ベース３のｐｎ接合が逆バイアスとなり、
この接合から低濃度であるｎ- ベース３へ空乏層は拡が
る。前記のように、ｎ+ バッファ２に近接するｎ- ベー
ス３に局在する格子欠陥２１を導入することで、ｐ+ コ
レクタ１からｎ+ バッファ２を通して注入される正孔が
電子とこの格子欠陥２１を介して再結合するため、ター
ンオフ時間が短縮される。また、阻止状態では空乏層が
この格子欠陥２１に到達するまでは、漏れ電流は小さ
く、例え、格子欠陥２１に到達しても、この格子欠陥２
１は狭い領域に分布しているため、この格子欠陥２１か
ら発生する電子・正孔対の数は少なく、ｎ- ベース３全
体に格子欠陥２１を作る電子線照射と比べ、漏れ電流は
極めて小さくなる。格子欠陥２１を発生させた後、３０
０℃程度のアニール処理（熱処理）することで格子欠陥
２１は安定した再結合中心となる。またｐ+ コレクタ１
側から軽イオンを照射することで、ｎ+ エミッタ５側の
ＭＯＳ構造に損傷を与えないで済む。尚、今回試作した
ＩＧＢＴでは、局在する格子欠陥のピークの深さはｎ+
バッファ２から１０ないし４０μｍ程度で、格子欠陥の
拡がりは２０μｍないし８０μｍ程度が素子特性上良好
である。さらに望ましいのは深さが１０ないし２０μ
ｍ、拡がりが３０ないし６０μｍである。勿論、格子欠
陥の深さ、拡がりおよび量は加速電圧、照射時間および
アニール条件で制御される。
軽イオンを照射した図である。ＩＧＢＴの構造について
説明する。ｐ+ コレクタ１となるｐ+ 基板上にｎ+ バッ
ファ２とｎ-ベース３がエピタキシャルで積層され、ｎ
- ベースの表面層に選択的にｐ+ ウエル４が形成され、
ｐ+ ウエル４の表面層に選択的にｎ+ エミッタ５が形成
される。ｐ+ ウエル４のチャネルが形成される表面にゲ
ート酸化膜６が、ｐ+ ウエル４とｎ+ エミッタ５とに接
触するようにエミッタ電極１１が形成され、ゲート酸化
膜６の上にゲート電極７が形成される。またこれらの電
極上にはエミッタ端子Ｅ、ゲート端子Ｇが接続される。
またコレクタ１上にはコレクタ電極９が形成され、コレ
クタ電極９上にはコレクタ端子Ｃが接続される。このＩ
ＧＢＴのｐ+ コレクタ１側からプロトン（Ｈ+ ）やヘリ
ウム（Ｈｅ）イオンを照射（通称裏面照射という）し、
ｎ+ バッファ２に近接するｎ- ベース３にこれらの軽イ
オンが停止するエネルギーで打ち込み、局在する格子欠
陥２１を導入する。ＩＧＢＴのターンオフ過程では、ゲ
ート・エミッタ電極間は０バイアス、エミッタ電極８を
負、コレクタ電極９を正に電極を印加するので、ｐ+ ウ
エル４とｎ- ベース３のｐｎ接合が逆バイアスとなり、
この接合から低濃度であるｎ- ベース３へ空乏層は拡が
る。前記のように、ｎ+ バッファ２に近接するｎ- ベー
ス３に局在する格子欠陥２１を導入することで、ｐ+ コ
レクタ１からｎ+ バッファ２を通して注入される正孔が
電子とこの格子欠陥２１を介して再結合するため、ター
ンオフ時間が短縮される。また、阻止状態では空乏層が
この格子欠陥２１に到達するまでは、漏れ電流は小さ
く、例え、格子欠陥２１に到達しても、この格子欠陥２
１は狭い領域に分布しているため、この格子欠陥２１か
ら発生する電子・正孔対の数は少なく、ｎ- ベース３全
体に格子欠陥２１を作る電子線照射と比べ、漏れ電流は
極めて小さくなる。格子欠陥２１を発生させた後、３０
０℃程度のアニール処理（熱処理）することで格子欠陥
２１は安定した再結合中心となる。またｐ+ コレクタ１
側から軽イオンを照射することで、ｎ+ エミッタ５側の
ＭＯＳ構造に損傷を与えないで済む。尚、今回試作した
ＩＧＢＴでは、局在する格子欠陥のピークの深さはｎ+
バッファ２から１０ないし４０μｍ程度で、格子欠陥の
拡がりは２０μｍないし８０μｍ程度が素子特性上良好
である。さらに望ましいのは深さが１０ないし２０μ
ｍ、拡がりが３０ないし６０μｍである。勿論、格子欠
陥の深さ、拡がりおよび量は加速電圧、照射時間および
アニール条件で制御される。
【００１５】図２はオン電圧とスイッチング損失の相関
図である。電子線照射と比べ、ヘリウム裏面照射はこの
相関関係が大幅に改善されている。このスイッチング損
失はターンオフ損失を示している。図３は漏れ電流と電
圧の関係図で、同図（ａ）は電子線照射の場合、同図
（ｂ）はヘリウム照射の場合である。ヘリウム照射の場
合漏れ電流は２００Ｖまでは極めて小さく、またそれ以
上の電圧でも電子線照射の場合と比べ、小さくなってい
る。
図である。電子線照射と比べ、ヘリウム裏面照射はこの
相関関係が大幅に改善されている。このスイッチング損
失はターンオフ損失を示している。図３は漏れ電流と電
圧の関係図で、同図（ａ）は電子線照射の場合、同図
（ｂ）はヘリウム照射の場合である。ヘリウム照射の場
合漏れ電流は２００Ｖまでは極めて小さく、またそれ以
上の電圧でも電子線照射の場合と比べ、小さくなってい
る。
【００１６】前記のように、ｎ+ バッファ２に近接する
ｎ- ベース３に局在する格子欠陥２１を導入する場合
は、シリコン厚さ、ｎ- ベースの厚さおよびｐ+ コレク
タ領域の厚さなどのばらつきがあると、局在する格子欠
陥の位置にばらつきが生じ、オン電圧とターンオフ時間
のトレードオフにもばらつきがでる。その様子を以下に
示す。
ｎ- ベース３に局在する格子欠陥２１を導入する場合
は、シリコン厚さ、ｎ- ベースの厚さおよびｐ+ コレク
タ領域の厚さなどのばらつきがあると、局在する格子欠
陥の位置にばらつきが生じ、オン電圧とターンオフ時間
のトレードオフにもばらつきがでる。その様子を以下に
示す。
【００１７】図４はオン電圧とターンオフ損失のトレー
ドオフのばらつきを示す図で、同図（ａ）はｐ+ コレク
タ側から軽イオンを照射した場合（裏面照射の場合）、
同図（ｂ）はｎ- ベース表面側から軽イオンを照射した
場合（素子形成面からの照射の場合）である。図４にお
いて、参考までに従来の電子線照射品（ＥＩ）も示し、
また斜線領域はばらつき領域を示す。○印と△印とは製
造条件は同じであるが製造ロットが異なる。製造ロット
によるばらつきが大きく、○印は電子線照射品（ＥＩ）
よりもトレードが悪くなっている。この原因はウエハの
エピタキシャル層の厚さのばらつき、ウエハ自体の厚さ
（またはバックラップの残し厚さ）のばらつきの影響が
大きく、格子欠陥層が狙った所定の箇所に導入できず、
製造ロットでばらつくためである。このため、多少前記
のエピタキシャル層やウエハ自体にばらつきがあっても
トレードオフ特性にばらつきが生ぜず、従来の電子線照
射品よりトレードオフ特性そのものを改善できる方法を
次に説明する。
ドオフのばらつきを示す図で、同図（ａ）はｐ+ コレク
タ側から軽イオンを照射した場合（裏面照射の場合）、
同図（ｂ）はｎ- ベース表面側から軽イオンを照射した
場合（素子形成面からの照射の場合）である。図４にお
いて、参考までに従来の電子線照射品（ＥＩ）も示し、
また斜線領域はばらつき領域を示す。○印と△印とは製
造条件は同じであるが製造ロットが異なる。製造ロット
によるばらつきが大きく、○印は電子線照射品（ＥＩ）
よりもトレードが悪くなっている。この原因はウエハの
エピタキシャル層の厚さのばらつき、ウエハ自体の厚さ
（またはバックラップの残し厚さ）のばらつきの影響が
大きく、格子欠陥層が狙った所定の箇所に導入できず、
製造ロットでばらつくためである。このため、多少前記
のエピタキシャル層やウエハ自体にばらつきがあっても
トレードオフ特性にばらつきが生ぜず、従来の電子線照
射品よりトレードオフ特性そのものを改善できる方法を
次に説明する。
【００１８】図５は第二実施例で、ＩＧＢＴに軽イオン
を照射した図である。図１と同一構造で、このＩＧＢＴ
のｎ- ベース側からプロトン（Ｈ+ ）やヘリウムイオン
をｎ + バッファ２を貫通してｐ+ コレクタ領域１にこれ
らの軽イオンが停止するエネルギーで打ち込み、局在す
る格子欠陥２１を導入する。だだし、次の図からも分か
るようにｎ- ベース３内にも格子欠陥は発生する。
を照射した図である。図１と同一構造で、このＩＧＢＴ
のｎ- ベース側からプロトン（Ｈ+ ）やヘリウムイオン
をｎ + バッファ２を貫通してｐ+ コレクタ領域１にこれ
らの軽イオンが停止するエネルギーで打ち込み、局在す
る格子欠陥２１を導入する。だだし、次の図からも分か
るようにｎ- ベース３内にも格子欠陥は発生する。
【００１９】図６は図５で形成された格子欠陥の分布図
である。同図においてはヘリウムイオン（ 3Ｈｅ++）を
８×１０11個／ｃｍ2 と３×１０11個／ｃｍ2 の２種類
の照射量で照射した場合で、縦軸は格子欠陥密度に関係
する比抵抗（前記のＳＲ法で測定した比抵抗）で、横軸
はシリコン中の深さである。照射量が少ない場合（ｌｏ
ｗ ｄｏｓａｇｅ）は軽イオンの停止位置付近に狭い格
子欠陥層が形成されており、この格子欠陥密度の最大部
分をｎ+ バッファ２直上のｎ- ベース３に導入しようと
するとウエハ厚さが数μｍずれても、同図に示されるよ
うに、急峻な欠陥量の変化が生じて、トレードオフ特性
が大きく変化することになる。一方照射量を大きくする
と（ｈｉｇｈ ｄｏｓａｇｅ）、形成される格子欠陥層
が拡がり、軽イオン停止位置の手前になだらかに格子欠
陥量が変化する領域を形成することができる。そのた
め、ウエハの厚みが数μｍずれても、トレードオフ特性
の変化を小さくできる。また実験結果から格子欠陥量は
照射粒子の核子量で決められることが分かり、ヘリウム
イオンの代わりにプロトンを照射する場合はヘリウムイ
オンの照射量に対して３倍の照射量が必要となる。また
同図ではｎ- ベース３（低濃度の第一導電形領域）の比
抵抗値が８０Ωｃｍの場合であるが、比抵抗値を２倍に
すると照射量が半分の値で同様のライフタイムキラー効
果が得られた。このことから、ｎ+ バッファ２近傍のｎ
- ベース３内でなだらかに格子欠陥量が変化する領域を
得るためには、照射される軽イオン量を所定の値より大
きく必要がある。実験の結果、照射される軽イオンの核
子量（陽子と中性子との合計数）×低濃度の第一導電形
領域（ｎ- ベース３）の比抵抗＞１×１０14個／ｃｍ2
・Ωｃｍの関係が成立するよう軽イオンの照射量を決め
ることでなだらかな格子欠陥量の変化が得られ、且つ、
ライフタイムキラーとして有効に働かせることができ
る。
である。同図においてはヘリウムイオン（ 3Ｈｅ++）を
８×１０11個／ｃｍ2 と３×１０11個／ｃｍ2 の２種類
の照射量で照射した場合で、縦軸は格子欠陥密度に関係
する比抵抗（前記のＳＲ法で測定した比抵抗）で、横軸
はシリコン中の深さである。照射量が少ない場合（ｌｏ
ｗ ｄｏｓａｇｅ）は軽イオンの停止位置付近に狭い格
子欠陥層が形成されており、この格子欠陥密度の最大部
分をｎ+ バッファ２直上のｎ- ベース３に導入しようと
するとウエハ厚さが数μｍずれても、同図に示されるよ
うに、急峻な欠陥量の変化が生じて、トレードオフ特性
が大きく変化することになる。一方照射量を大きくする
と（ｈｉｇｈ ｄｏｓａｇｅ）、形成される格子欠陥層
が拡がり、軽イオン停止位置の手前になだらかに格子欠
陥量が変化する領域を形成することができる。そのた
め、ウエハの厚みが数μｍずれても、トレードオフ特性
の変化を小さくできる。また実験結果から格子欠陥量は
照射粒子の核子量で決められることが分かり、ヘリウム
イオンの代わりにプロトンを照射する場合はヘリウムイ
オンの照射量に対して３倍の照射量が必要となる。また
同図ではｎ- ベース３（低濃度の第一導電形領域）の比
抵抗値が８０Ωｃｍの場合であるが、比抵抗値を２倍に
すると照射量が半分の値で同様のライフタイムキラー効
果が得られた。このことから、ｎ+ バッファ２近傍のｎ
- ベース３内でなだらかに格子欠陥量が変化する領域を
得るためには、照射される軽イオン量を所定の値より大
きく必要がある。実験の結果、照射される軽イオンの核
子量（陽子と中性子との合計数）×低濃度の第一導電形
領域（ｎ- ベース３）の比抵抗＞１×１０14個／ｃｍ2
・Ωｃｍの関係が成立するよう軽イオンの照射量を決め
ることでなだらかな格子欠陥量の変化が得られ、且つ、
ライフタイムキラーとして有効に働かせることができ
る。
【００２０】図７は第二実施例で製作した素子のオン電
圧とターンオフ損失のトレードオフ関係を示した図であ
る。ヘリウムイオンを照射した後、３００℃程度のアニ
ールを行い、素子特性の初期変動を無くした。従来のＥ
Ｉ品に比べ約２０％の損失改善がなされ、また製造ロッ
トが異なる○印と△印でも第一実施例と比べてばらつき
が大幅に小さくなっている。
圧とターンオフ損失のトレードオフ関係を示した図であ
る。ヘリウムイオンを照射した後、３００℃程度のアニ
ールを行い、素子特性の初期変動を無くした。従来のＥ
Ｉ品に比べ約２０％の損失改善がなされ、また製造ロッ
トが異なる○印と△印でも第一実施例と比べてばらつき
が大幅に小さくなっている。
【００２１】図８は第三実施例で、ダイオードに適用し
た図、図９は第四実施例で、サイリスタに適用した図、
図１０は第五実施例で、電圧駆動型サイリスタに適用し
た図である。軽イオン照射２０はダイオードの場合はｎ
+ 層側、サイリスタの場合はｐベース側、電圧駆動型サ
イリスタの場合はＩＧＢＴと同様ｎ+ バッファ側から行
うとよい。いずれの場合も漏れ電流を増加させずに、タ
ーンオフ時間や逆回復時間（ダイオードの場合）を短縮
できる。また図９のサイリスタの断面図でｐベースに接
続するゲート電極は省略されている。尚、軽イオンの照
射方向は反対向きでもよい。また軽イオンをｎ- ベース
を通過させ、ｎ+ カソード１８（図８、図９に相当）ま
たはｐ+ アノード１６（図１０に相当）に停止させ、そ
のときの軽イオン量は第二実施例で示した量としてもよ
い。
た図、図９は第四実施例で、サイリスタに適用した図、
図１０は第五実施例で、電圧駆動型サイリスタに適用し
た図である。軽イオン照射２０はダイオードの場合はｎ
+ 層側、サイリスタの場合はｐベース側、電圧駆動型サ
イリスタの場合はＩＧＢＴと同様ｎ+ バッファ側から行
うとよい。いずれの場合も漏れ電流を増加させずに、タ
ーンオフ時間や逆回復時間（ダイオードの場合）を短縮
できる。また図９のサイリスタの断面図でｐベースに接
続するゲート電極は省略されている。尚、軽イオンの照
射方向は反対向きでもよい。また軽イオンをｎ- ベース
を通過させ、ｎ+ カソード１８（図８、図９に相当）ま
たはｐ+ アノード１６（図１０に相当）に停止させ、そ
のときの軽イオン量は第二実施例で示した量としてもよ
い。
【００２２】
【発明の効果】この発明によれば、軽イオンを高濃度の
第一導電形もしくは第二導電形領域側から低濃度の第一
導電形領域に照射し、高濃度領域に近接する箇所に格子
欠陥を局所的に形成することにより、空乏層領域への格
子欠陥の導入を抑制し、漏れ電流の増加を抑え、ターン
オフ時間（ダイオードの場合は逆回復時間）の短縮を図
り、オン電圧とターンオフ損失のトレードオフの改善を
図る。また高濃度の第二導電形領域に低濃度の第一導電
形領域側から軽イオンを照射することで、オン電圧とタ
ーンオフ損失のトレードオフの改善とばらつきの低減を
図る。
第一導電形もしくは第二導電形領域側から低濃度の第一
導電形領域に照射し、高濃度領域に近接する箇所に格子
欠陥を局所的に形成することにより、空乏層領域への格
子欠陥の導入を抑制し、漏れ電流の増加を抑え、ターン
オフ時間（ダイオードの場合は逆回復時間）の短縮を図
り、オン電圧とターンオフ損失のトレードオフの改善を
図る。また高濃度の第二導電形領域に低濃度の第一導電
形領域側から軽イオンを照射することで、オン電圧とタ
ーンオフ損失のトレードオフの改善とばらつきの低減を
図る。
【図１】この発明の第一実施例で、ＩＧＢＴに軽イオン
を照射した図
を照射した図
【図２】オン電圧とスイッチング損失の相関図
【図３】漏れ電流と電圧の関係図で、同図（ａ）は電子
線照射の場合、同図（ｂ）はヘリウム照射の場合の図
線照射の場合、同図（ｂ）はヘリウム照射の場合の図
【図４】オン電圧とターンオフ損失のトレードオフのば
らつきを示す図で、（ａ）はｐ + コレクタ側から軽イオ
ンを照射した場合、（ｂ）はｎ- ベース表面側から軽イ
オンを照射した場合
らつきを示す図で、（ａ）はｐ + コレクタ側から軽イオ
ンを照射した場合、（ｂ）はｎ- ベース表面側から軽イ
オンを照射した場合
【図５】この発明の第二実施例で、ＩＧＢＴに軽イオン
を照射した図
を照射した図
【図６】図５で形成された格子欠陥の分布図
【図７】第二実施例のオン電圧とターンオフ損失のトレ
ードオフを示した図
ードオフを示した図
【図８】この発明の第三実施例で、ダイオードに適用し
た図
た図
【図９】この発明の第四実施例で、サイリスタに適用し
た図
た図
【図１０】この発明の第五実施例で、電圧駆動型サイリ
スタに適用した図
スタに適用した図
【図１１】シリコン半導体内にプロトンを照射した図
【図１２】シリコン半導体内にヘリウムを照射した図
【図１３】ＩＧＢＴの断面図
【図１４】ターンオフ時のｎ+ バッファ付近の正孔濃度
の時間変化を示すシミュレーション図
の時間変化を示すシミュレーション図
【図１５】ＩＧＢＴに電子線を照射した状態図
１ ｐ+ コレクタ（ｐ+ 基板） ２ ｎ+ バッファ ３ ｎ- ベース ４ ｐ+ ウエル ５ ｎ+ エミッタ ６ ゲート酸化膜 ７ ゲート電極 ９ コレクタ電極 １１ エミッタ電極 １３ チャネル １４ アノード電極 １６ ｐ+ アノード １７ ｎ- ベース １８ ｎ+ カソード １９ ｐベース ２０ 軽イオン照射 ２１ 格子欠陥 ２２ ｎ+ バッファ ２３ ｐ+ ウエル ３０ 電子線照射
Claims (10)
- 【請求項１】低濃度の第一導電形領域と高濃度の第二導
電形領域とを有する半導体装置において、低濃度の第一
導電形領域内および高濃度の第二導電形領域内のいずれ
か一方に軽イオンを打ち込み、格子欠陥が局所的に形成
されることを特徴とする半導体装置。 - 【請求項２】低濃度の第一導電形領域内で、高濃度の第
二導電形領域と近接する箇所に、軽イオンを打ち込み、
格子欠陥が局所的に形成されることを特徴とする請求項
１記載の半導体装置。 - 【請求項３】低濃度の第一導電形領域の一方の側に高濃
度の第一導電形領域を設け、低濃度の第一導電形領域内
で、高濃度の第一導電形領域と近接する箇所に、軽イオ
ンを打ち込み、格子欠陥が局所的に形成されることを特
徴とする請求項１記載の半導体装置。 - 【請求項４】高濃度の第二導電形領域内で、低濃度の第
一導電形領域と近接する箇所に、軽イオンを打ち込み、
格子欠陥が局所的に形成されることを特徴とする請求項
１記載の半導体装置。 - 【請求項５】低濃度の第一導電形領域と高濃度の第二導
電形領域の間に高濃度の第一導電形領域を設け、低濃度
の第一導電形領域側から高濃度の第一導電形領域を貫通
して、高濃度の第二導電形領域内に軽イオンを打ち込
み、格子欠陥が局所的に形成されることを特徴とする請
求項１記載の半導体装置。 - 【請求項６】軽イオンがプロトン（Ｈ+ ）またはヘリウ
ムイオンであることを特徴とする請求項１記載の半導体
装置。 - 【請求項７】照射される軽イオンの核子量と低濃度の第
一導電形領域の比抵抗との積が１×１０14個／ｃｍ2 ・
Ωｃｍ以上であることを特徴とする請求項４又は５記載
の半導体装置。 - 【請求項８】格子欠陥が形成される箇所に近接する高濃
度の第二導電形領域側から、低濃度の第一導電形領域内
に軽イオンを打ち込む工程と、その後熱処理（アニール
処理）する工程とを含むことを特徴とする半導体装置の
製造方法。 - 【請求項９】低濃度の第一導電形領域の表面側から、低
濃度の第一導電形領域内に軽イオンを打ち込む工程と、
その後熱処理（アニール処理）する工程とを含むことを
特徴とする半導体装置の製造方法。 - 【請求項１０】低濃度の第一導電形領域の表面側から、
高濃度の第一導電形領域を貫通して、高濃度の第二導電
形領域内に軽イオンを打ち込む工程と、その後熱処理
（アニール処理）する工程とを含むことを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2762696A JPH09121052A (ja) | 1995-08-21 | 1996-02-15 | 半導体装置およびその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-211510 | 1995-08-21 | ||
| JP21151095 | 1995-08-21 | ||
| JP2762696A JPH09121052A (ja) | 1995-08-21 | 1996-02-15 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09121052A true JPH09121052A (ja) | 1997-05-06 |
Family
ID=26365583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2762696A Pending JPH09121052A (ja) | 1995-08-21 | 1996-02-15 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09121052A (ja) |
Cited By (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0977271A2 (en) * | 1998-07-28 | 2000-02-02 | Hitachi, Ltd. | Semiconductor IGBT module |
| JP2000269234A (ja) * | 1999-03-15 | 2000-09-29 | Toshiba Corp | 半導体装置 |
| WO2001086712A1 (en) * | 2000-05-05 | 2001-11-15 | International Rectifier Corporation | Hydrogen implant for buffer zone of punch-through non epi igbt |
| JP2002093813A (ja) * | 2000-09-13 | 2002-03-29 | Toyota Motor Corp | 半導体装置の製造方法 |
| JP2002289874A (ja) * | 2001-03-26 | 2002-10-04 | Nissan Motor Co Ltd | 半導体装置および半導体装置を用いた回路 |
| JP2007059550A (ja) * | 2005-08-23 | 2007-03-08 | Fuji Electric Holdings Co Ltd | 逆阻止型半導体装置の製造方法 |
| KR100726901B1 (ko) * | 2004-05-13 | 2007-06-14 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 |
| DE102007040587A1 (de) | 2007-01-23 | 2008-07-31 | Mitsubishi Electric Corp. | Halbleitervorrichtung und Herstellungsverfahren derselben |
| JP2009176882A (ja) * | 2008-01-23 | 2009-08-06 | Mitsubishi Electric Corp | 半導体装置 |
| JP2009283818A (ja) * | 2008-05-26 | 2009-12-03 | Sanken Electric Co Ltd | 半導体装置およびその製造方法 |
| US7986003B2 (en) | 2007-02-16 | 2011-07-26 | Mitsubishi Electric Corporation | Semiconductor device and manufacturing method thereof |
| JP2011210774A (ja) * | 2010-03-29 | 2011-10-20 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| EP2515328A1 (en) * | 2009-12-15 | 2012-10-24 | Toyota Jidosha Kabushiki Kaisha | Method for manufacturing semiconductor device |
| JP2012238904A (ja) * | 2005-11-14 | 2012-12-06 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2013074181A (ja) * | 2011-09-28 | 2013-04-22 | Toyota Motor Corp | 半導体装置とその製造方法 |
| EP2711986A1 (en) * | 2011-05-18 | 2014-03-26 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| JP2014138173A (ja) * | 2013-01-18 | 2014-07-28 | Shi Exaination & Inspection Ltd | 半導体装置の製造方法、及び基板処理システム |
| US20150115283A1 (en) * | 2012-04-04 | 2015-04-30 | Fairchild Semiconductor Corporation | Sic bipolar junction transistor with reduced carrier lifetime in collector and a defect termination layer |
| JP2015119039A (ja) * | 2013-12-18 | 2015-06-25 | 住重試験検査株式会社 | 半導体装置の製造方法、及び半導体装置 |
| JP2015216371A (ja) * | 2014-05-09 | 2015-12-03 | インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ | 半導体デバイスを形成するための方法および半導体デバイス |
| JP2016009868A (ja) * | 2014-06-24 | 2016-01-18 | インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ | 半導体ウエハを処理するための方法 |
| WO2016035531A1 (ja) * | 2014-09-04 | 2016-03-10 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US9627517B2 (en) | 2013-02-07 | 2017-04-18 | Infineon Technologies Ag | Bipolar semiconductor switch and a manufacturing method therefor |
| JP2017092283A (ja) * | 2015-11-11 | 2017-05-25 | ローム株式会社 | 半導体装置およびその製造方法 |
| JP2017199942A (ja) * | 2017-08-09 | 2017-11-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2017216356A (ja) * | 2016-05-31 | 2017-12-07 | 株式会社Sumco | Ｓｏｉウェーハの製造方法 |
| JP2017228793A (ja) * | 2008-09-01 | 2017-12-28 | ローム株式会社 | 半導体装置およびその製造方法 |
| JP2018041972A (ja) * | 2017-10-23 | 2018-03-15 | ローム株式会社 | 半導体装置 |
| CN108987348A (zh) * | 2017-06-02 | 2018-12-11 | 株式会社东芝 | 半导体装置及其制造方法 |
| CN110660658A (zh) * | 2018-06-28 | 2020-01-07 | 上海先进半导体制造股份有限公司 | Vdmos及其制造方法 |
| US10593789B2 (en) | 2017-09-29 | 2020-03-17 | Mitsubishi Electric Corporation | Semiconductor apparatus and method of manufacturing the same |
| JP2020043108A (ja) * | 2018-09-06 | 2020-03-19 | 住重アテックス株式会社 | 半導体装置の製造方法 |
| CN113745328A (zh) * | 2021-08-31 | 2021-12-03 | 上海华虹挚芯电子科技有限公司 | Igbt器件的结构及工艺方法 |
| CN113851380A (zh) * | 2021-09-24 | 2021-12-28 | 上海积塔半导体有限公司 | Igbt器件及其制作方法 |
| CN113921395A (zh) * | 2021-10-13 | 2022-01-11 | 南瑞联研半导体有限责任公司 | 一种低损耗igbt芯片集电极结构及其制备方法 |
-
1996
- 1996-02-15 JP JP2762696A patent/JPH09121052A/ja active Pending
Cited By (65)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0977271A3 (en) * | 1998-07-28 | 2001-02-28 | Hitachi, Ltd. | Semiconductor IGBT module |
| EP0977271A2 (en) * | 1998-07-28 | 2000-02-02 | Hitachi, Ltd. | Semiconductor IGBT module |
| JP2000269234A (ja) * | 1999-03-15 | 2000-09-29 | Toshiba Corp | 半導体装置 |
| WO2001086712A1 (en) * | 2000-05-05 | 2001-11-15 | International Rectifier Corporation | Hydrogen implant for buffer zone of punch-through non epi igbt |
| US6482681B1 (en) | 2000-05-05 | 2002-11-19 | International Rectifier Corporation | Hydrogen implant for buffer zone of punch-through non epi IGBT |
| JP2002093813A (ja) * | 2000-09-13 | 2002-03-29 | Toyota Motor Corp | 半導体装置の製造方法 |
| JP2002289874A (ja) * | 2001-03-26 | 2002-10-04 | Nissan Motor Co Ltd | 半導体装置および半導体装置を用いた回路 |
| US7629626B1 (en) | 2004-05-13 | 2009-12-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having insulated gate bipolar transistor |
| KR100726901B1 (ko) * | 2004-05-13 | 2007-06-14 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 |
| US7808014B2 (en) | 2004-05-13 | 2010-10-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having insulated gate bipolar transistor |
| US7635878B2 (en) | 2004-05-13 | 2009-12-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having insulated gate bipolar transistor |
| JP2007059550A (ja) * | 2005-08-23 | 2007-03-08 | Fuji Electric Holdings Co Ltd | 逆阻止型半導体装置の製造方法 |
| JP2012238904A (ja) * | 2005-11-14 | 2012-12-06 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| DE102007040587A1 (de) | 2007-01-23 | 2008-07-31 | Mitsubishi Electric Corp. | Halbleitervorrichtung und Herstellungsverfahren derselben |
| US7777249B2 (en) | 2007-01-23 | 2010-08-17 | Mitsubishi Electric Corporation | Semiconductor device with enhanced switching speed and method for manufacturing the same |
| US7986003B2 (en) | 2007-02-16 | 2011-07-26 | Mitsubishi Electric Corporation | Semiconductor device and manufacturing method thereof |
| DE102007043341B4 (de) * | 2007-02-16 | 2013-07-11 | Mitsubishi Electric Corporation | Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
| US8017974B2 (en) | 2008-01-23 | 2011-09-13 | Mitsubishi Electric Corporation | Semiconductor device with increased withstand voltage |
| US8274095B2 (en) | 2008-01-23 | 2012-09-25 | Mitsubishi Electric Corporation | Semiconductor device |
| DE102008048832B4 (de) * | 2008-01-23 | 2015-02-12 | Mitsubishi Electric Corp. | Halbleitervorrichtung |
| JP2009176882A (ja) * | 2008-01-23 | 2009-08-06 | Mitsubishi Electric Corp | 半導体装置 |
| JP2009283818A (ja) * | 2008-05-26 | 2009-12-03 | Sanken Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2017228793A (ja) * | 2008-09-01 | 2017-12-28 | ローム株式会社 | 半導体装置およびその製造方法 |
| US10217856B2 (en) | 2008-09-01 | 2019-02-26 | Rohm Co., Ltd. | Semiconductor device having super junction metal oxide semiconductor structure and fabrication method for the same |
| JP2019145849A (ja) * | 2008-09-01 | 2019-08-29 | ローム株式会社 | 半導体装置およびその製造方法 |
| US10672900B2 (en) | 2008-09-01 | 2020-06-02 | Rohm Co., Ltd. | Semiconductor device having super junction metal oxide semiconductor structure and fabrication method for the same |
| EP2515328A1 (en) * | 2009-12-15 | 2012-10-24 | Toyota Jidosha Kabushiki Kaisha | Method for manufacturing semiconductor device |
| EP2515328A4 (en) * | 2009-12-15 | 2013-06-12 | Toyota Motor Co Ltd | METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT |
| JP2011210774A (ja) * | 2010-03-29 | 2011-10-20 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| EP2711986A4 (en) * | 2011-05-18 | 2014-11-12 | Fuji Electric Co Ltd | SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR |
| EP2711986A1 (en) * | 2011-05-18 | 2014-03-26 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US9324847B2 (en) | 2011-05-18 | 2016-04-26 | Fuji Electric Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
| US9812561B2 (en) | 2011-05-18 | 2017-11-07 | Fuji Electric Co., Ltd. | Semiconductor device manufacturing method, including substrate thinning and ion implanting |
| US9818852B2 (en) | 2011-05-18 | 2017-11-14 | Fuji Electric Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
| JP2013074181A (ja) * | 2011-09-28 | 2013-04-22 | Toyota Motor Corp | 半導体装置とその製造方法 |
| US20150115283A1 (en) * | 2012-04-04 | 2015-04-30 | Fairchild Semiconductor Corporation | Sic bipolar junction transistor with reduced carrier lifetime in collector and a defect termination layer |
| US9590047B2 (en) * | 2012-04-04 | 2017-03-07 | Fairchild Semiconductor Corporation | SiC bipolar junction transistor with reduced carrier lifetime in collector and a defect termination layer |
| JP2014138173A (ja) * | 2013-01-18 | 2014-07-28 | Shi Exaination & Inspection Ltd | 半導体装置の製造方法、及び基板処理システム |
| US9882038B2 (en) | 2013-02-07 | 2018-01-30 | Infineon Technologies Ag | Method of manufacturing a bipolar semiconductor switch |
| US9627517B2 (en) | 2013-02-07 | 2017-04-18 | Infineon Technologies Ag | Bipolar semiconductor switch and a manufacturing method therefor |
| DE102014101239B4 (de) * | 2013-02-07 | 2020-03-19 | Infineon Technologies Ag | Bipolarer halbleiterschalter und ein herstellungsverfahren dafür |
| JP2015119039A (ja) * | 2013-12-18 | 2015-06-25 | 住重試験検査株式会社 | 半導体装置の製造方法、及び半導体装置 |
| US9847229B2 (en) | 2014-05-09 | 2017-12-19 | Infineon Technologies Ag | Method for forming a semiconductor device and semiconductor device |
| JP2015216371A (ja) * | 2014-05-09 | 2015-12-03 | インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ | 半導体デバイスを形成するための方法および半導体デバイス |
| US9754787B2 (en) | 2014-06-24 | 2017-09-05 | Infineon Technologies Ag | Method for treating a semiconductor wafer |
| JP2016009868A (ja) * | 2014-06-24 | 2016-01-18 | インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ | 半導体ウエハを処理するための方法 |
| US9870923B2 (en) | 2014-09-04 | 2018-01-16 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| CN106062966A (zh) * | 2014-09-04 | 2016-10-26 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| CN106062966B (zh) * | 2014-09-04 | 2019-04-26 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| WO2016035531A1 (ja) * | 2014-09-04 | 2016-03-10 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JPWO2016035531A1 (ja) * | 2014-09-04 | 2017-04-27 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2017092283A (ja) * | 2015-11-11 | 2017-05-25 | ローム株式会社 | 半導体装置およびその製造方法 |
| US9786763B2 (en) | 2015-11-11 | 2017-10-10 | Rohm Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2017216356A (ja) * | 2016-05-31 | 2017-12-07 | 株式会社Sumco | Ｓｏｉウェーハの製造方法 |
| CN108987348A (zh) * | 2017-06-02 | 2018-12-11 | 株式会社东芝 | 半导体装置及其制造方法 |
| JP2018206916A (ja) * | 2017-06-02 | 2018-12-27 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2017199942A (ja) * | 2017-08-09 | 2017-11-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US10593789B2 (en) | 2017-09-29 | 2020-03-17 | Mitsubishi Electric Corporation | Semiconductor apparatus and method of manufacturing the same |
| JP2018041972A (ja) * | 2017-10-23 | 2018-03-15 | ローム株式会社 | 半導体装置 |
| CN110660658A (zh) * | 2018-06-28 | 2020-01-07 | 上海先进半导体制造股份有限公司 | Vdmos及其制造方法 |
| JP2020043108A (ja) * | 2018-09-06 | 2020-03-19 | 住重アテックス株式会社 | 半導体装置の製造方法 |
| CN113745328A (zh) * | 2021-08-31 | 2021-12-03 | 上海华虹挚芯电子科技有限公司 | Igbt器件的结构及工艺方法 |
| CN113851380A (zh) * | 2021-09-24 | 2021-12-28 | 上海积塔半导体有限公司 | Igbt器件及其制作方法 |
| CN113851380B (zh) * | 2021-09-24 | 2023-06-13 | 上海积塔半导体有限公司 | Igbt器件及其制作方法 |
| CN113921395A (zh) * | 2021-10-13 | 2022-01-11 | 南瑞联研半导体有限责任公司 | 一种低损耗igbt芯片集电极结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09121052A (ja) | 半導体装置およびその製造方法 | |
| US20210028019A1 (en) | Semiconductor device having igbt and diode with field stop layer formed of hydrogen donor and helium | |
| US8178411B2 (en) | Method for producing a stop zone in a semiconductor body and semiconductor component having a stop zone | |
| US7485920B2 (en) | Process to create buried heavy metal at selected depth | |
| JP6078961B2 (ja) | 半導体装置の製造方法 | |
| JP5320679B2 (ja) | 半導体装置およびその製造方法 | |
| US7557386B2 (en) | Reverse conducting IGBT with vertical carrier lifetime adjustment | |
| US20100009551A1 (en) | Semiconductor device and method for manufacturing the same | |
| US20140070379A1 (en) | Diode and Power Conversion System | |
| US5883403A (en) | Power semiconductor device | |
| US8415239B2 (en) | Method for manufacturing a power semiconductor device | |
| JP2851026B2 (ja) | 高速ダイオード | |
| JPH05102161A (ja) | 半導体装置の製造方法とその半導体装置 | |
| JP2003282575A (ja) | 半導体装置およびその製造方法 | |
| JP2007173675A (ja) | 半導体装置とその製造方法 | |
| EP1298717A1 (en) | Method for manufacturing a semiconductor device having a pn junction area | |
| JPH01162368A (ja) | 半導体装置 | |
| JPH09237904A (ja) | 半導体装置及びその製造方法 | |
| JPH0671078B2 (ja) | 半導体装置 | |
| JPH06216400A (ja) | 半導体装置 | |
| JP2002016265A (ja) | 高耐圧ダイオード | |
| JPH0982955A (ja) | 半導体装置の製法 | |
| JP2753331B2 (ja) | 半導体装置 | |
| RU2435247C1 (ru) | Способ изготовления мощных высоковольтных кремниевых приборов | |
| JPH07297415A (ja) | 半導体装置とその製造方法 |