JP2003282575A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2003282575A
JP2003282575A JP2002082544A JP2002082544A JP2003282575A JP 2003282575 A JP2003282575 A JP 2003282575A JP 2002082544 A JP2002082544 A JP 2002082544A JP 2002082544 A JP2002082544 A JP 2002082544A JP 2003282575 A JP2003282575 A JP 2003282575A
Authority
JP
Japan
Prior art keywords
concentration
semiconductor substrate
layer
reverse recovery
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002082544A
Other languages
English (en)
Other versions
JP3952452B2 (ja
Inventor
Hiroshi Kuwano
博 桑野
Kazushige Matsuyama
一茂 松山
Takashi Shimizu
隆史 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2002082544A priority Critical patent/JP3952452B2/ja
Publication of JP2003282575A publication Critical patent/JP2003282575A/ja
Application granted granted Critical
Publication of JP3952452B2 publication Critical patent/JP3952452B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thyristors (AREA)

Abstract

(57)【要約】 【課題】 高温でも安定な低ライフタイムの所定の領域
を形成する半導体装置およびその製造方法。 【解決手段】 半導体基板内に重金属を拡散した後に、
この半導体基板内に荷電粒子を照射し、さらに650℃
以上の熱処理を加えることにより半導体基板内に低ライ
フタイムの所定の領域を設けることを特徴とする半導体
装置の製造方法。所定の領域を形成後、650℃までの
その後のウェーハプロセス、組立工程の熱処理または使
用温度が制限されることはない。

Description

【発明の詳細な説明】
【0001】
【発明の属する分野】本発明は、半導体基板内に重金属
を拡散した後に、この半導体基板に荷電粒子を照射し、
さらに650℃以上の熱処理を加えることにより前記半
導体基板内に低ライフタイムの所定の領域を設けること
を特徴とする半導体装置の製造方法であり、特にスイッ
チング用半導体素子のスイッチング特性の改善と静特性
とスイッチング特性のトレードオフを改善するものであ
る。
【0002】
【従来の技術】スイッチング電源などの高周波化が進め
られるにつれて、スイッチング用半導体素子であるスイ
ッチング用ダイオードに対し、(1)スイッチング損失
を少なくするために逆回復時間を小さくすること、
(2)ノイズ発生を抑制するためにソフトリカバリーで
あること、(3)順電圧と逆回復時間のトレードオフを
よくすることが要求されている。また、バイポーラトラ
ンジスタ、サイリスタ、MOSFET、IGBTその他
のMOS系素子等でも同様にスイッチング損失、ノイズ
の改善が求められている。
【0003】スイッチング用半導体素子では、印加電圧
を順方向から逆方向に切替えたとき、順方向動作時に蓄
積された過剰少数キャリアの消滅に一定の時間がかか
り、高速化の障害になっている。 以下、従来の技術に
ついて、スイッチング用ダイオードを例にとって説明す
る。
【0004】図13は一般的なスイッチング用ダイオー
ドの逆回復特性を説明する図である。順方向にIFMの
電流を流しておき時間t1において逆方向に電圧を加え
る。順方向に流れている電流IFMは−di/dtの傾
きをもって減少する。時間t2において逆方向に電流が
流れ始める。これを逆回復電流という。逆回復電流は最
初−di/dtのラインに沿って流れるが、ある時間t
3において、逆回復電流の最大値IRMから徐々に少な
くなり、最終的には零になる。
【0005】時間t2からt4の差の時間を逆回復時間
(trr)という。また時間t2からt4までに流れる
電流を時間で積分した値を逆回復電荷(Qrr)とい
う。逆回復電荷はスイッチング損失に比例する。一般に
逆回復時間が小さいと逆回復電荷が少ないためスイッチ
ング損失を小さくするために逆回復時間を小さくすれば
よい。
【0006】逆回復電流が減少していく時間t3からt
4の電流の勾配が緩やかな波形をソフトリカバリとい
う。時間t3からt4の電流の勾配が大きく急激に回復
する逆回復波形、即ち、図13に示したtrr2が小さ
く振動波形になりやすいものをハードリカバリという。
図16に示した逆回復波形bはハードリカバリの逆回復
波形の例である。ソフトリカバリの評価はソフトネスフ
ァクター(SF)で行われる。ソフトネスファクターは
逆回復電流の減少している時間と増加している時間との
比trr2/trr1で定義される。ソフトネスファク
ターが小さいほどハードリカバリといわれる。
【0007】スイッチング損失を小さくするためには、
逆回復電荷を少なくする必要がある。即ち逆回復時間を
小さくすればよい。従来の技術では半導体素子中に金、
白金や鉄あるいはこれらの混合物を拡散して、ライフタ
イムを小さくしたり、電子線、中性子線等を照射して格
子欠陥を作り、再結合中心として作用させてライフタイ
ムを短くしていた。
【0008】図14は従来のスイッチング用ダイオード
の第一の例に係る構造を説明するための図である(重金
属の分布は図示せず)。n型の低濃度の半導体基板の第
1の主面からn型の高濃度の不純物を拡散しn型の高濃
度の半導体層2を形成し、第1の主面と反対側の第2の
主面からp型の高濃度の不純物を拡散しp型の高濃度の
半導体層3を形成する。この結果、n型の低濃度の半導
体基板とp型の高濃度の半導体層3との間でpn接合が
できる。
【0009】また、n型の高濃度の半導体層2とp型の
高濃度の半導体層3の間にある第1導電型の低濃度の半
導体基板の部分であるn型の低濃度の半導体層1は順方
向動作時にはキャリアが注入される層であり、逆方向動
作時には、逆電圧を保持する層である。半導体基板の材
質は珪素である。
【0010】低濃度の半導体基板にn型を用いているの
はn型のほうがソフトリカバリーになりやすいためであ
る。このため、第一の例の構造は、通常、p型の高濃度
の半導体層3とn型の低濃度の半導体層1とn型の高濃
度の半導体層2で構成されるpnn型の構造であ
る。p型の低濃度の半導体基板を用いると注入されたホ
ールが注入された電子の移動度より小さいため、逆回復
の時にpn接合付近の空間電荷層の形成が遅れハードリ
カバリになりやすい。このため、p型半導体基板を利用
することは少ない。
【0011】pnnの拡散構造のダイオードに深い
不純物準位を作る白金を拡散して逆回復時間を短くして
いる。図15は従来のスイッチング用ダイオードの第一
の例に係る不純物濃度分布を説明するための図である。
図のラインaは白金の分布を示す。半導体基板内の白金
等の分布はほぼ一様に分布し、半導体基板全体のライフ
タイムをほぼ一様に下げる。白金や金の場合、拡散係数
が大きいため、半導体基板の表面付近で、半導体基板内
よりも若干濃度が高くなる。白金拡散後、アノード電極
4、カソード電極5を形成しスイッチング用ダイオード
の工程が完成する。電子線照射の場合は照射領域の深さ
方向において電子線照射によるライフタイムの値は一定
となる。電子線照射の工程は、p型の高濃度の半導体層
3とn型の低濃度の半導体層1とp型の高濃度の半導体
層3で構成されるpnn型の拡散構造にアノード電
極4、カソード電極4を形成したのち、電子線照射を行
い、その後安定化のための300から400℃の熱処理
を行う。
【0012】図16は従来のスイッチングダイオードの
第一の例に係る逆回復特性を説明する図である。ライン
bの逆回復波形を示すダイオードはラインaの逆回復波
形を示すダイオードより白金の拡散温度を高くしライフ
タイムを短くしてある。図16に示される逆回復波形の
ラインaと逆回復波形のラインbの比較から解るよう
に、白金の拡散を用いると逆回復時間は小さくなるもの
の、逆回復電流が逆回復電流のピークIRMから急激に
回復してしまい、ハードリカバリーになってしまう。こ
れは金や電子線を用いて半導体基板全体のライフタイム
を一様に小さくした場合も同様である。
【0013】ハードリカバリの場合、逆回復電流の変化
di/dtが大きいため、di/dtとスイッチング用
ダイオードや回路のインダクタンスLとの積による電圧
が発生し、また振動が起こるためノイズが発生しやすく
なると共にスイッチング用ダイオードが破壊するなどの
望ましくない現象が出る。スイッチング用ダイオードの
特性改善のためには逆回復時間を小さくすると共にソフ
トリカバリ波形にしなければならない。
【0014】図17は従来のスイッチング用ダイオード
の第二の例に係る構造を説明するための図である。従来
の第一の例と同様p型の高濃度の半導体層3とn型の低
濃度の半導体層1とn型の高濃度の半導体層2で構成さ
れるpnn型の構造である。
【0015】図18は従来のスイッチング用ダイオード
の第二の例に係る欠陥・不純物濃度分布を説明するため
の図である。図のラインbはヘリウムイオン照射により
できた欠陥の分布を示す。pnnの構造のダイオー
ドに半導体基板全体に深い不純物準位を作る白金等の重
金属の拡散や電子線照射を行うのではなく、pnn
の拡散構造を形成した後、アノード電極4、カソード電
極5を形成したのち、n型の低濃度の半導体層1のpn
接合近辺に半値幅約10μmのヘリウムイオンによる欠
陥層を作る。この局在した低ライフタイムの層を作るこ
とにより、逆回復特性を改善できる。ヘリウムイオンあ
るいはプロトンによる照射においては、照射後、欠陥の
安定化に加え、耐圧の回復と漏れ電流の低減のために3
00から400℃の熱処理を行う。
【0016】半導体基板中にヘリウムイオンを打ち込
み、これらのイオンが半導体基板中に停止する時に停止
位置付近に高密度の欠陥を生じる。この現象を利用して
低ライフタイム領域を局在化できる。欠陥層の厚さ(半
値幅)はイオンの質量に依存してプロトン、デュトロ
ン、ヘリウムイオンの順に小さくなり、ヘリウムイオン
の場合、約10μmである。局在した低ライフタイムの
層の制御にはプロトン等よりヘリウムイオンのほうが適
している。
【0017】図19は従来のスイッチングダイオードの
第二の例(第三の例を含む)に係る逆回復特性を説明す
る図である。ラインbの逆回復波形を示すダイオードは
ラインaの逆回復波形を示すダイオードより白金の拡散
温度を高くしライフタイムを短くしたものである。逆回
復波形のラインcはn型の低濃度の半導体層1のpn接
合近辺に半値幅約10μmのヘリウムイオンによる欠陥
層を作り、局在した低ライフタイムの層を作った図17
に示した構造と図18に示した欠陥・不純物濃度分布を
持つスイッチング用ダイオードの逆回復特性特性であ
る。
【0018】欠陥によるライフタイムの小さい局在した
領域により、逆回復時間が小さくなる。pn接合近傍に
ライフタイムの小さい局在した層があるため、pn接合
近傍では蓄積過剰キャリアが少なく、nn界面では蓄
積キャリアが相対的に多くなる。このため、逆回復時に
おいて、注入キャリアの少ないpn接合付近が早く回復
するので逆回復電流のピーク値IRMが小さくなる。ま
たpn付近が早く回復するとこの部分が高抵抗層として
働き、nn+層付近に残っている過剰注入キャリアは流
れにくくなり、逆回復波形はソフトになる。低ライフタ
イム領域を局在させることにより、さらに、順電圧と逆
回復時間の相関も改善できる。
【0019】さらに逆回復時間を小さくするために半導
体基板全体に電子線を照射することもできる。電子線、
ヘリウムイオン照射においては、照射後、欠陥の安定化
に加え耐圧の回復と漏れ電流の低減のため300から4
00℃の熱処理を行う。但し、400℃以上の熱処理で
欠陥が消えてしまうため、熱的安定性に乏しい。照射
後、欠陥の安定化に加え耐圧の回復と漏れ電流の低減の
ため300から400℃の熱処理後、さらに300℃以
上の工程を通すことは望ましくない。
【0020】荷電粒子線を利用した工程は、pn拡散工
程、アノード電極並びにカソード電極形成工程の後に重
金属を使わないライフタイム制御ができるのが利点であ
る。また、逆回復時間の微調整が可能である。半導体製
造プロセスにおいて、重金属を使わないことは重金属汚
染対策が必要なくなる利点がある。もちろん従来工程で
ある白金拡散あるいは金拡散工程を行った後に電極形成
し、ヘリウム照射を行うこともできる。
【0021】図20は従来のスイッチング用ダイオード
の第三の例に係る製造工程を説明するための図である。
以下、この製造工程を説明する。図21は従来のスイッ
チング用ダイオードの第三の例に係る構造を説明するた
めの図である。第1の工程において半導体基板に拡散層
を形成し、図21に示すpnnの拡散構造を作製す
る。
【0022】第1の工程の最初の拡散工程で、n型の低
濃度の半導体基板の第1の主面からn型の高濃度の不純
物として燐を拡散し、n型の高濃度の半導体層2を形成
する。次に第1の工程の二回目の拡散工程で、第1の主
面と反対側の第2の主面に、ボロンイオンをイオン注入
し、熱処理することにより表面濃度1017個/cm
接合深さ3μmのp型の低濃度の半導体層9を形成す
る。p型の低濃度の半導体層9の表面濃度が低濃度でし
かも拡散接合深さが浅いのが特色である。p型の低濃度
の半導体層9とn型の高濃度の半導体層2とに挟まれた
n型の低濃度の半導体基板がn型の低濃度の半導体層1
である。この3層により、pnn の拡散構造が形成さ
れる。
【0023】第2の工程ではp型の低濃度の半導体層9
の表面に白金をスパッタして、白金の層を作り800〜
1000℃で熱処理し、半導体基板全体に拡散する。図
22は従来のスイッチング用ダイオードの第三の例に係
る欠陥・不純物濃度分布を説明するための図である。白
金拡散による白金の分布は図のラインaに示される。
【0024】第3の工程はp型の低濃度の半導体層9の
表面に残った白金を除去した後p型の低濃度の半導体層
9の表面にアノード電極4を形成する。n型の高濃度の
半導体層2の表面にカソード電極5を形成する(図2
1)。
【0025】第4の工程ではアノード電極の方からカソ
−ド電極に向けてヘリウムイオンを注入する。まずアノ
ード側に、アノード電極4に対置するように、所定のイ
オン源、ヘリウムイオンビーム照射源を配置する。次に
ヘリウムイオン照射の深さを照射エネルギー量を変える
ことなく調節するための金属バッファ層(例えばアルミ
フォイル)をアノード電極4の前方に配置し、この金属
バッファ層を介して、ヘリウムイオンをpn接合付近、
即ちn層表面付近に、基板表面から見て所定の深さに照
射する。これにより、所定の位置に欠陥層ができる。図
22は従来のスイッチング用ダイオードの第三の例に係
る欠陥・不純物濃度分布を説明するための図である。図
22のラインbはヘリウムイオン照射による欠陥の濃度
分布を示す。この欠陥層が局在した低ライフタイムの層
となる。
【0026】第5の工程は、300から400℃の熱処
理を加えてヘリウムイオンによる欠陥層を熱的に安定化
させ、ヘリウムイオンの照射による耐圧低下とリーク電
流の増加を回復させるものである。
【0027】本実施例もpn接合近傍にライフタイムの
小さい局在した層があるため、pn接合近傍では蓄積過
剰キャリアが少なく、nn界面では蓄積キャリアが相
対的に多くなる。このため、逆回復時において、注入キ
ャリアの少ないpn接合付近が早く回復するので逆回復
電流のピーク値が小さくなる。
【0028】またpn接合付近が早く回復すると高抵抗
層として働き、nn層付近に残っている過剰注入キャ
リアは流れにくくなり、逆回復波形はソフトになる。p
nn 構造を利用しまたライフタイム領域を局在させる
ことにより、さらに、順電圧と逆回復時間の相関も改善
できる。従来のスイッチング用ダイオードの第二の例に
比較し、p型の半導体層の表面濃度が1017個/c
m、接合深さが3μmと表面濃度が低濃度で、しかも
拡散接合深さが浅いため、さらに、ノイズが少なく、順
電圧と逆回復時間の相関がよくなる。
【0029】前記第ニの実施例または第三の実施例によ
り低損失、ソフトリカバリ特性を有するスイッチング用
ダイオードを、耐圧を劣化させることなく汎用系イオン
源たるヘリウムイオンビームにて容易に形成することが
できる。従来のスイッチング用ダイオードの第二の実施
例、第三の実施例によりほぼ良好な特性が得られる。白
金などの重金属拡散に比べ、ヘリウムイオンなどの軽イ
オン照射によるライフタイムコントロール技術は、低ラ
イフタイム領域をデバイス内の特定の層あるいは領域に
のみ設けることができ、順電圧と逆回復時間との相関関
係を大きく改善できるという利点がある。
【0030】しかし、荷電粒子照射によって形成される
欠陥準位は400℃以上の温度領域で完全に消滅してし
まうため、照射後の高温半田による工程の温度や半導体
装置の使用温度が制限されてしまう。
【0031】
【発明が解決しようとする課題】所望の領域に高温でも
安定な低ライフタイム領域を形成する工程を含む半導体
装置の製造方法とこれを利用した半導体装置を提供する
ものである。
【0032】
【課題を解決しようとする手段】上記課題を解決するた
めに、請求項1記載の発明は、半導体基板内に重金属を
拡散した後に、前記半導体基板内に荷電粒子を照射し、
さらに650℃以上の熱処理を加えることにより前記半
導体基板内に低ライフタイムの所定の領域を設けること
を特徴とする半導体装置の製造方法である。請求項2記
載の発明は、前記重金属は白金または金であることを特
徴とする請求項1記載の半導体装置の製造方法である。
請求項3記載の発明は、前記荷電粒子はヘリウムイオン
であることを特徴とする請求項1または請求項2のいず
れか1項記載の半導体装置の製造方法である。請求項4
記載の発明は、前記所定の領域は半導体基板の第1の主
面より一定の深さにある2以上の領域であることを特徴
とする請求項1乃至請求項3のいずれか1項記載の半導
体装置の製造方法である。請求項5記載の発明は、前記
所定の領域は半導体基板の第1の主面より2以上の深さ
にあることを特徴とする請求項1乃至請求項4のいずれ
か1項記載の半導体装置の製造方法である。請求項6記
載の発明は、前記荷電粒子は電子線であることを特徴と
する請求項1または請求項2のいずれか1項記載の半導
体装置の製造方法である。請求項7記載の発明は、前記
所定の領域は半導体基板の第1の主面より該第1の主面
と反対側の第2の主面に至る1または2以上の領域である
ことを特徴とする請求項6記載の半導体装置の製造方法
である。請求項8記載の発明は、請求項1乃至請求項7
のいずれか1項記載の半導体装置の製造方法を用いたこ
とを特徴とする半導体装置である。
【0033】
【発明の実施の形態】本発明の実施の形態を図面で説明
する。図1は本発明のスイッチング用ダイオードの第一
の例に係る製造工程を説明するための図である。
【0034】図2は本発明のスイッチング用ダイオード
の第一の例に係るp、n拡散工程を説明するための図で
ある。用いるn型の低濃度の半導体基板は厚さ253μ
m、比抵抗34Ω−cmの珪素である。第1の工程の最
初の拡散工程で、n型の低濃度の半導体基板の第1の主
面からn型の高濃度の不純物として、燐を拡散し、拡散
深さ150μmのn型の高濃度の半導体層2を形成す
る。
【0035】次に第1の工程の二回目の拡散工程で、第
1の主面と反対側の第2の主面に、ボロンイオンをイオ
ン注入し、熱処理することにより表面濃度1017個/
cm、接合深さ3μmのp型の低濃度の半導体層9を形
成する。p型の低濃度の半導体層9の表面濃度が低濃度
で、しかも拡散接合深さが浅いのが特色である。p型の
低濃度の半導体層9とn型の高濃度の半導体層2とに挟
まれたn型の低濃度の半導体基板がn型の低濃度の半導
体層1である。このp型の低濃度の半導体層9、n型の
低濃度の半導体層1とn型の高濃度の半導体層2の3個
の層により、pnnの拡散構造が形成される。
【0036】図3は本発明のスイッチング用ダイオード
の第一の例に係る重金属拡散工程を説明するための図で
ある。ここでは、重金属として白金を用いた。第2の工
程ではp型の低濃度の半導体層9の表面に白金をスパッ
タして、白金の層6を作り700〜1000℃、好まし
くは800℃で1時間熱処理し、p型の低濃度の半導体
層9、n型の低濃度の半導体層1とn型の高濃度の半導
体層2で形成されるpnnの半導体基板全体に拡散す
る。
【0037】図4は本発明のスイッチング用ダイオード
の第一の例に係る不純物濃度分布を説明するための図で
ある。白金拡散による白金の分布は図のラインaに示さ
れる。白金はpnnの半導体基板全体にほぼ一様に拡
散する。白金は、拡散係数が大きいため、半導体基板表
面である第1の主面と第2の主面付近で、若干、濃度が
高くなる。
【0038】図5は本発明のスイッチング用ダイオード
の第一の例に係るヘリウムイオン照射工程を説明するた
めの図である。第3の工程ではまず最初に、p型の低濃
度の半導体層9の表面に残った白金を王水で除去する。
【0039】次に、アノード側からカソ−ド側に向けて
ヘリウムイオンを注入する。まずアノード側に、アノー
ドに対置するように、所定のイオン源であるヘリウムイ
オン照射源を配置する。次にヘリウムイオン照射の深さ
を照射量を変えることなく調節するための金属のバッフ
ァ層7(今回の実施例ではAl)をp型の低濃度の半導
体層9の前方に配置し、この金属のバッファ層7を介し
て、ヘリウムイオンをpn接合付近、即ちn型の低濃度
の半導体層1の表面付近に照射し、所定の深さに欠陥層
を作る。
【0040】図6は本発明のスイッチング用ダイオード
の第一の例に係る欠陥・不純物濃度分布を説明するため
の図である。図6のラインbは欠陥の濃度分布を示す。
ヘリウムイオンの加速電圧は24MeVであり、ヘリウ
ムイオンのドーズ量は1×1013/cmである。ま
た、金属のバッファ層7のAlの厚さは275μmであ
る。ヘリウムイオンの照射により、所定の、p型の半導
体層3の表面から所定の約10μmの深さに、半値幅約
10μmの欠陥層を作ることができる。
【0041】第4の工程において、半導体基板に650
から1000℃、望ましくは700℃で1時間の熱処理
を加える。図7は本発明のスイッチング用ダイオードの
第一の例に係る欠陥・不純物濃度分布を説明するための
図である。図7のラインaは白金の濃度分布を示す。第
4の工程の熱処理により、ヘリウムイオンによる欠陥層
が高濃度の白金層にかわり、低ライフタイムの所定の領
域を設けることができる。650℃より低い温度の熱処
理では、欠陥が消滅してしまうか、白金が移動しないた
め、局在した低ライフタイムの所定の領域を設けること
はできない。1000℃より高い温度の熱処理では、最
初局在した低ライフタイムの所定の領域ができても再分
布してしまい、最終的には局在した低ライフタイムの所
定の領域はできない。
【0042】第5の工程は、アノード電極4とカソード
電極5を形成する工程である。図8は本発明のスイッチ
ング用ダイオードの第一の例に係る構造を説明するため
の図である。p型の低濃度の半導体層9の表面にアノー
ド電極4を形成し、n型の高濃度の半導体層2の表面に
カソード電極5を形成する。アノード電極4とカソード
電極5として、Ti(チタニュウム)−Ni(ニッケ
ル)−Ag(銀)の電極システムを用いる。作製には電
子ビーム蒸着法を用いる。チタニウムは珪素の半導体基
板と電極とのオーミック性をとるために用いられ、ニッ
ケルは半田耐蝕性のために用いられ、また銀はニッケル
の酸化防止用にを用いられる。
【0043】図1に示される本発明の工程では、低ライ
フタイムの所定の層は白金などの重金属による局在した
層である。これに対して図20に示される従来の工程で
は、低ライフタイムの所定の層はヘリウムイオンの照射
により形成された欠陥層を利用している。
【0044】白金などの重金属による局在した低ライフ
タイムの所定の層ができる現象は次のように考えられ
る。あらかじめ白金などの重金属を拡散した半導体基板
に、ヘリウムイオンなどの荷電粒子線を照射し、所望の
領域に欠陥を形成した後、650℃以上の熱処理を加え
ることにより、低温で容易に移動することができ電気的
に不活性な格子間型白金原子が、高温でも安定で電気的
に活性な置換型白金原子に変化する。このため、ヘリウ
ムイオンなどによる荷電粒子線などの照射による場合と
比較し、熱的に安定な低ライフタイムの所定の層が形成
できる。
【0045】荷電粒子照射によって形成される欠陥準位
は400℃以上の温度領域で完全に消滅してしまうた
め、この欠陥準位をライフタイムキラーとして利用する
従来の方法では、照射後の高温半田による工程温度や半
導体装置の使用温度等が制限されてしまう。これに対し
て、本発明の場合、ヘリウムイオンなどによる荷電粒子
線などの照射による欠陥準位をライフタイムキラーとし
て利用する従来の方法と比較し、熱的に安定な低ライフ
タイムの所定の層が形成できる。650℃までの温度処
理に安定である。
【0046】本発明の実施例によれば、順電圧は白金拡
散だけのものと比べて同じ逆回復時間でも低い。また逆
回復波形は逆回復時間を非常に小さくしてもソフトとで
ある。図9は 本発明のスイッチング用ダイオードの第
一の例に係る順電流が流れている時の蓄積キャリアの分
布を説明するための図である。図9のラインaは注入キ
ャリアの分布である。pn接合近辺のライフタイムが小
さいためアノード側であるpn接合付近の蓄積キャリア
が小さく、カソード側にいくにしたがって大きくなって
いる。このため、ダイオードにかかる印加電圧を順方向
から逆方向に切替えた時、pn接合付近のキャリアの消
滅が早く、カソード側のキャリアが消滅しきれないうち
にpn送付近は空間電荷層ができ、抵抗が大きくなる。
この傾向は、電流が少なくなるほど進み、逆回復波形の
電流の傾斜は緩くなり、前述の図19に示されるライン
cの逆回復波形のように逆回復時間を短くしてもソフト
波形になる。
【0047】本実施例の場合は、p型層の濃度を下げ、
拡散深さも浅くしてあるため、p層からの注入は少なく
(注入効率が悪い)、pn接合付近のキャリアは低ライ
フタイム層を局在させたものより更に少なく、ソフト波
形になりやすいようになっている。
【0048】これにより低損失、ソフトリカバリ特性を
有し、しかも耐圧劣化のない半導体装置を汎用系イオン
源たるヘリウムイオンビームを用いた照射にて容易に形
成することができる。650℃以上の熱処理で熱に対し
て安定な低ライフタイム層を作っているので、この後の
保護膜作製時における熱処理や組立工程における半田付
け工程の350〜450℃における熱処理その他650
℃までの熱処理では逆回復特性の変化はおきない。
【0049】図10は本発明のスイッチング用ダイオー
ドの第二の例に係る不純物濃度分布を説明するための図
である。図10のラインaは白金の分布である。p、n
拡散構造や電極は図8に示した第一の例の構造と同じで
ある。本実施例では、n型の低濃度の半導体層1の表
面、即ちpn接合付近だけでなく、カソード側、即ちn
型の低濃度の半導体層1とn型の高濃度層の半導体層2
のnn界面付近にも低ライフタイム層を作ることによ
り、設計の自由度をあげ、更に順電圧と逆回復時間のト
レードオフを改善するものである。
【0050】図11は本発明のIGBTの例に係る構造
を説明するための図である。n型の高濃度のバッファ層
12付近に低ライフタイムの領域を作ると、オン電圧と
ターンオフ時間のトレードオフが改善できる。低ライフ
タイムの所定の領域として深さ方向での局在化に加え、
部分照射により照射領域の横方向の局在化を行うことに
よりトレードオフの改善ができる。部分照射の実現はス
テンレスのマスクを用いることによって達成された。チ
ャネル直下は低オン電圧のためなるべくライフタイムを
下げないように低ライフタイム領域21をつくる。p型
半導体層13の直下はターンオフタイムを小さくするた
めに低ライフタイム領域20とし各々役割分担する。
【0051】図12は本発明のスイッチング用ダイオー
ドの第三の例に係る構造を説明するための図である。図
12の構造はプレーナ型のダイオードの転流破壊の改善
策である。高耐圧のプレーナダイオードの逆回復過程に
おいて、サージ電圧が静耐圧以下であるにもかかわら
ず、順電流を高速に切ると、即ち、−di/dtの絶対
値が大きいと破壊することがある。この原因は逆回復時
外周部41に蓄積されているキャリアが回復時p型の低
濃度の半導体領域34の周辺に集中するためである。プ
レーナ型ダイオードの主電流の流れる外側の領域である
外周部41を低ライフタイム領域とし、周辺に蓄積する
キャリアを少なくすることでこの破壊の問題を解決でき
る。図12の構造はp、n拡散構造作製後、電極形成前
に、本発明のスイッチング用ダイオードの第一の例の製
造工程と同様に白金拡散を行い、次に、ステンレスをマ
スクとし、素子外周部41に電子線を照射し周辺部41
全域に欠陥を作り、700℃で熱処理することにより、
中央部40に比較し、周辺部41のライフタイムを小さ
くできる。電子線の場合深さ方向に選択性がなく、半導
体基板深さ方向全体に欠陥層を作ってしまう性質がある
ことをを利用した。
【0052】スイッチング用のダイオードの第一の実施
例において、重金属として白金、荷電粒子の照射にヘリ
ウムイオンを用いた例を示した。重金属は白金の他金ま
たは鉄あるいはこれらの混合物であってもよい。また深
さ方向の所定の位置に1または2の低ライフタイムの層
を設けたが、さらに3層またはそれ以上であってもよ
い。またこれらの層は横方向に複数に存在してもよい。
本発明は低ライフタイムの領域を深さ方向、平面方向に
複数、自由に3次元に作ることができる。
【0053】実施例においてスイッチング用ダイオー
ド、IGBTについて一例を述べたが、pn接合とショ
ットキダイオードとの複合素子(MPS;Merged
p−i−n/Schottky)、バイポーラトラン
ジスタ、MOSFETやMOSゲートサイリスタなどに
も適用できる。また実施例では、ソフトリカバリ波形を
説明するために、n型の低濃度の半導体基板を利用した
例を述べたが、本発明はp型の低濃度の半導体基板を利
用した所謂p型素子であってもよい。
【0054】荷電粒子の照射方向全領域を制御する場合
は電子線がよく、深さ方向の所定の位置に制御するのに
はヘリウムイオンが好ましいが、必要とする低ライフタ
イムの所定の領域の条件により、ヘリウムイオン、デュ
トロン、プロトン、電子線などを使い分けることができ
る。
【0055】
【発明の効果】本発明によれば、半導体基板内の低ライ
フタイムの所定の領域を作るために、650℃以上の温
度で安定化するため、650℃まで、その後のウェーハ
プロセス、組立工程の熱処理、使用温度が制限されるこ
とはない。低ライフタイムを一定の深さ方向だけでな
く、複数とし、さらに平面方向に局在化し、低ライフタ
イムの領域を三次元で局在化することにより、スイッチ
ング素子のスイッチング時間を短くでき、逆回復波形を
ソフトにでき、順損失と逆損失のトレードオフを改善で
きる。
【図面の簡単な説明】
【図1】 本発明のスイッチング用ダイオードの第一の
例に係る製造工程を説明するための図である。
【図2】 本発明のスイッチング用ダイオードの第一の
例に係るp、n拡散工程を説明するための図である。
【図3】 本発明のスイッチング用ダイオードの第一の
例に係る重金属拡散工程を説明するための図である。
【図4】 本発明のスイッチング用ダイオードの第一の
例に係る不純物濃度分布を説明するための図である。
【図5】 本発明のスイッチング用ダイオードの第一の
例に係るヘリウムイオン照射工程を説明するための図で
ある。
【図6】 本発明のスイッチング用ダイオードの第一の
例に係る欠陥・不純物濃度分布を説明するための図であ
る。
【図7】 本発明のスイッチング用ダイオードの第一の
例に係る不純物濃度分布を説明するための図である。
【図8】 本発明のスイッチング用ダイオードの第一の
例に係る構造を説明するための図である。
【図9】 本発明のスイッチング用ダイオードの第一の
例に係る順電流が流れている時の蓄積キャリアの分布を
説明するための図である。
【図10】 本発明のスイッチング用ダイオードの第二
の例に係る不純物濃度分布を説明するための図である。
【図11】 本発明のIGBTの例に係る構造を説明す
るための図である。
【図12】 本発明ののスイッチング用ダイオードの第
三の例に係る構造を説明するための図である。
【図13】 一般的なスイッチング用ダイオードの逆回
復特性を説明する図である。
【図14】 従来のスイッチング用ダイオードの第一の
例に係る構造を説明するための図である。
【図15】 従来のスイッチング用ダイオードの第一の
例に係る不純物濃度分布を説明するための図である。
【図16】 従来のスイッチングダイオードの第一の例
に係る逆回復特性を説明する図である。
【図17】 従来のスイッチング用ダイオードの第二の
例に係る構造を説明するための図である。
【図18】 従来のスイッチング用ダイオードの第二の
例に係る欠陥・不純物濃度分布を説明するための図であ
る。
【図19】 従来のスイッチングダイオードの第二の例
と第三の例に係る逆回復特性を説明する図である。
【図20】 従来のスイッチング用ダイオードの第三の
例に係る製造工程を説明するための図である。
【図21】 従来のスイッチング用ダイオードの第三の
例に係る構造を説明するための図である。
【図22】 従来のスイッチング用ダイオードの第三の
例に係る係る欠陥・不純物濃度分布を説明するための図
である。
【符号の説明】
1 n型の低濃度の半導体層 2 n型の高濃度の半導体層 3 p型の高濃度の半導体層 4 アノード電極 5 カソード電極 6 白金の層 7 金属のバッファ層 8 オーミック電極層 9 p型の低濃度の半導体層 11 n型の低濃度の半導体層 12 n型の高濃度のバッファ層 13 p型の低濃度の半導体層 14 p型の高濃度の半導体層 15 n型の高濃度の半導体層 16 絶縁膜 17 エミッタ電極 18 コレクタ電極 19 ゲート電極 20、21 低ライフタイム領域 31 n型の低濃度の半導体層 34 p型の低濃度の半導体領域 35 n型の高濃度の半導体層 36 絶縁膜 37 カソード電極 38 アノード電極 41 外周部

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板内に重金属を拡散した後に、
    荷電粒子を照射し、さらに650℃以上の熱処理を加え
    ることにより前記半導体基板内に低ライフタイムの所定
    の領域を設けることを特徴とする半導体装置の製造方
    法。
  2. 【請求項2】 前記重金属は白金または金であることを
    特徴とする請求項1記載の半導体装置の製造方法。
  3. 【請求項3】 前記荷電粒子はヘリウムイオンであるこ
    とを特徴とする請求項1または請求項2のいずれか1項
    記載の半導体装置の製造方法。
  4. 【請求項4】 前記所定の領域は半導体基板の第1の主
    面より一定の深さにある2以上の領域であることを特徴
    とする請求項1乃至請求項3のいずれか1項記載の半導
    体装置の製造方法。
  5. 【請求項5】 前記所定の領域は半導体基板の第1の主
    面より2以上の深さにあることを特徴とする請求項1乃
    至請求項4のいずれか1項記載の半導体装置の製造方
    法。
  6. 【請求項6】 前記荷電粒子は電子線であることを特徴
    とする請求項1または請求項2のいずれか一項記載の半
    導体装置の製造方法。
  7. 【請求項7】 前記所定の領域は半導体基板の第1の主
    面より該第1の主面と反対側の第2の主面に至る1または
    2以上の領域であることを特徴とする請求項6記載の半
    導体装置の製造方法。
  8. 【請求項8】 請求項1乃至請求項7のいずれか1項記
    載の半導体装置の製造方法を用いたことを特徴とする半
    導体装置。
JP2002082544A 2002-03-25 2002-03-25 半導体装置の製造方法 Expired - Fee Related JP3952452B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002082544A JP3952452B2 (ja) 2002-03-25 2002-03-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002082544A JP3952452B2 (ja) 2002-03-25 2002-03-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003282575A true JP2003282575A (ja) 2003-10-03
JP3952452B2 JP3952452B2 (ja) 2007-08-01

Family

ID=29230689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002082544A Expired - Fee Related JP3952452B2 (ja) 2002-03-25 2002-03-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3952452B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108346A (ja) * 2004-10-05 2006-04-20 Matsushita Electric Ind Co Ltd チップ型半導体素子とその製造方法
JP2006352101A (ja) * 2005-05-20 2006-12-28 Toyota Motor Corp 半導体装置及びその製造方法
WO2010050130A1 (ja) * 2008-10-29 2010-05-06 サンケン電気株式会社 半導体装置及びその製造方法
KR101512179B1 (ko) 2013-08-30 2015-04-16 메이플세미컨덕터(주) 선택적 라이프 타임 컨트롤러가 구비된 mosfet의 제조방법
JP5723595B2 (ja) * 2008-09-01 2015-05-27 ローム株式会社 半導体装置およびその製造方法
JP2015149373A (ja) * 2014-02-06 2015-08-20 住友電気工業株式会社 ダイオード
JP2015149374A (ja) * 2014-02-06 2015-08-20 住友電気工業株式会社 ダイオード
US9337282B2 (en) 2012-09-12 2016-05-10 Fuji Electric Co., Ltd. Semiconductor device with point defect region doped with transition metal
US9680033B2 (en) 2010-08-04 2017-06-13 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method thereof
CN115206801A (zh) * 2022-08-25 2022-10-18 常州银河电器有限公司 一种获取emi不超标的快恢复二极管的方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6225649B2 (ja) 2013-11-12 2017-11-08 株式会社デンソー 絶縁ゲートバイポーラトランジスタおよびその製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108346A (ja) * 2004-10-05 2006-04-20 Matsushita Electric Ind Co Ltd チップ型半導体素子とその製造方法
JP2006352101A (ja) * 2005-05-20 2006-12-28 Toyota Motor Corp 半導体装置及びその製造方法
US9385217B2 (en) 2008-09-01 2016-07-05 Rohm Co., Ltd. Semiconductor device having super junction metal oxide semiconductor structure and fabrication method for the same
US10672900B2 (en) 2008-09-01 2020-06-02 Rohm Co., Ltd. Semiconductor device having super junction metal oxide semiconductor structure and fabrication method for the same
JP5723595B2 (ja) * 2008-09-01 2015-05-27 ローム株式会社 半導体装置およびその製造方法
US10217856B2 (en) 2008-09-01 2019-02-26 Rohm Co., Ltd. Semiconductor device having super junction metal oxide semiconductor structure and fabrication method for the same
US9755065B2 (en) 2008-09-01 2017-09-05 Rohm Co., Ltd. Semiconductor device having super junction metal oxide semiconductor structure and fabrication method for the same
WO2010050130A1 (ja) * 2008-10-29 2010-05-06 サンケン電気株式会社 半導体装置及びその製造方法
KR101222847B1 (ko) * 2008-10-29 2013-01-16 산켄덴키 가부시키가이샤 반도체 장치 및 그 제조방법
US8384123B2 (en) 2008-10-29 2013-02-26 Sanken Electric Co., Ltd. Semiconductor device and method for manufacturing same
US9680033B2 (en) 2010-08-04 2017-06-13 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method thereof
US9680034B2 (en) 2012-09-12 2017-06-13 Fuji Electric Co., Ltd. Manufacturing method for semiconductor device with point defect region doped with transition metal
US9337282B2 (en) 2012-09-12 2016-05-10 Fuji Electric Co., Ltd. Semiconductor device with point defect region doped with transition metal
KR101512179B1 (ko) 2013-08-30 2015-04-16 메이플세미컨덕터(주) 선택적 라이프 타임 컨트롤러가 구비된 mosfet의 제조방법
JP2015149374A (ja) * 2014-02-06 2015-08-20 住友電気工業株式会社 ダイオード
JP2015149373A (ja) * 2014-02-06 2015-08-20 住友電気工業株式会社 ダイオード
CN115206801A (zh) * 2022-08-25 2022-10-18 常州银河电器有限公司 一种获取emi不超标的快恢复二极管的方法

Also Published As

Publication number Publication date
JP3952452B2 (ja) 2007-08-01

Similar Documents

Publication Publication Date Title
US11508581B2 (en) Semiconductor device having IGBT and diode with field stop layer formed of hydrogen donor and helium
JP6078961B2 (ja) 半導体装置の製造方法
JP4967200B2 (ja) 逆阻止型igbtを逆並列に接続した双方向igbt
US7932583B2 (en) Reduced free-charge carrier lifetime device
US7768101B2 (en) Semiconductor device having an insulated gate bipolar transistor and a free wheel diode
US7538412B2 (en) Semiconductor device with a field stop zone
JP5365009B2 (ja) 半導体装置およびその製造方法
US7485920B2 (en) Process to create buried heavy metal at selected depth
JP3684962B2 (ja) 半導体装置の製造方法
JP6237915B2 (ja) 半導体装置および半導体装置の製造方法
JP5033335B2 (ja) 半導体装置およびそれを用いたインバータ装置
JP6111572B2 (ja) 半導体装置および半導体装置の製造方法
WO2013141181A1 (ja) 半導体装置および半導体装置の製造方法
JP2002305305A (ja) 半導体装置
JPH09121052A (ja) 半導体装置およびその製造方法
JPH01258476A (ja) 高耐圧半導体装置の製造方法
JPH0669509A (ja) 伝導度変調型半導体装置及びその製造方法
JP3952452B2 (ja) 半導体装置の製造方法
JP4088011B2 (ja) 半導体装置及びその製造方法
JP2003224281A (ja) 半導体装置およびその製造方法
JP3523156B2 (ja) 半導体装置及びその製造方法
JP2004247593A (ja) 半導体装置及びその製造方法
WO2000016408A1 (fr) Dispositif a semiconducteur et son procede de fabrication
JP2004088012A (ja) ダイオード
JP3282550B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20040426

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070213

A521 Written amendment

Effective date: 20070327

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20070420

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20070420

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees