JP2006108346A - チップ型半導体素子とその製造方法 - Google Patents

チップ型半導体素子とその製造方法 Download PDF

Info

Publication number
JP2006108346A
JP2006108346A JP2004292242A JP2004292242A JP2006108346A JP 2006108346 A JP2006108346 A JP 2006108346A JP 2004292242 A JP2004292242 A JP 2004292242A JP 2004292242 A JP2004292242 A JP 2004292242A JP 2006108346 A JP2006108346 A JP 2006108346A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
layer
conductivity type
type semiconductor
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004292242A
Other languages
English (en)
Inventor
Keijo Okamoto
景城 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004292242A priority Critical patent/JP2006108346A/ja
Publication of JP2006108346A publication Critical patent/JP2006108346A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Thyristors (AREA)
  • Bipolar Transistors (AREA)

Abstract

【課題】電気特性としてリーク電流が増大する事のないチップ型半導体素子と、工数が削減できて煩雑でなくて、汚染源と成り得るPtやAu等の重金属を工程から排除して隔離管理の必要が無いチップ型半導体素子の製造方法を提供する事。
【解決手段】高濃度N型層1とN型エピタキシャル層2と高濃度P型半導体層3と相対結晶欠陥量の分布4と電極6と裏面メタル7を備え、スイッチング動作をさせた際に相対結晶欠陥量の分布4のピークが、高濃度P型半導体層3とN型エピタキシャル層2の接合面より高濃度N型層1側に離れた深さに位置することにより、結晶欠陥のキャリアライフタイムキラーとしての働きの速さを適切に制御することが出来るのでチップ型半導体素子の組み込まれる回路の誘導負荷成分に基づくリンギング現象を抑制する事が出来る。
【選択図】図1

Description

本発明はスイッチング用途に用いられるチップ型半導体素子に関する。
従来のチップ型半導体素子の製造方法としては、少なくとも一つのPN接合を有する半導体基板を形成する工程と、半導体基板の主面上にキャリアライフタイムキラーとしての重金属の拡散を調整することができる拡散調整用膜を形成する工程と、半導体基板の主面上に形成された拡散調整用膜の上に該拡散調整用膜を介してライフタイムキラーとして機能する重金属を含む膜を形成する工程と、電気制御可能な放射源から放射された光又は電磁波を重金属を含む膜に投射して熱処理を施す事により拡散調整用膜を介して重金属を半導体基板内に拡散させる工程とから成るものが有った(例えば、特許文献1参照)。
上述のチップ型半導体素子の製造方法は、例えばファースト・リカバリー・ダイオード(FRD)の逆回復時間(trr)を短縮する目的でキャリアライフタイムキラーとして作用させる為の重金属を半導体基板内に選択的に拡散させるもので、図3は、前記特許文献1に記載された従来のチップ型半導体装置の製造方法を示すものである。
図3において、101は半導体基板、102はN型半導体層、103は高濃度のN型半導体層、106は高濃度のP型半導体層、107は絶縁皮膜、109はPN接合面、110は拡散調整用膜、111は重金属を含む膜、112はランプ、112aは電源、112bは制御装置、113は赤外線、114は重金属拡散領域を各々示している。
元来、例えば重金属であるPtやAuは半導体であるシリコンに対しての拡散係数が大きいために短時間の熱処理によって半導体基板の厚み方向の全体にほぼ均一な濃度で拡散されてしまい、特定の領域にのみ選択的に分布させることが困難であった。
この種の問題に対するチップ型半導体装置の製造方法として、高濃度のN型半導体層103の上層にN型半導体層102が形成され、該N型半導体層102の上部に高濃度のP型半導体層106が形成された半導体基板101の主面に拡散調整用膜110を形成し、該拡散調整用膜110の上部にPtやAu等の重金属を含む膜111を成膜し、半導体基板101の主面上方より、電源112aから電源供給を受けた制御装置112bに繋げられたランプ112から、赤外線113を投射した熱処理によってPtやAuなどの重金属が拡散調整用膜110を介して半導体基板101内部に選択的に拡散され、重金属拡散領域114を得る製造方法が有った。
特開2004−6664号公報
しかしながら、前記従来の製造方法では、半導体基板内に重金属拡散領域を選択的に得るために半導体基板の主面に拡散調整用膜を形成し、更にその上部に重金属を含む膜を成膜する必要が有る事や、必要とする重金属拡散領域の形態によっては、拡散調整用膜にパターニングや膜厚の変化を施す必要が有るので工数が掛り煩雑な工程となるという課題を有していた。
また、他の拡散工程にとっては汚染源と成るPtやAu等の重金属を工程に持ち込む事になるので、PtやAu等の重金属は厳格な隔離管理を要するという課題も有していた。
更に、PtやAu等の重金属を半導体基板内に拡散させるとチップ型半導体装置の電気特性としてリーク電流が増大するという課題も有していた。
本発明は、前記従来の課題を解決するもので、電気特性としてリーク電流が増大する事のないチップ型半導体装置と工数が削減できて煩雑でなくて、汚染源であるPtやAu等の重金属を工程から排除して隔離管理の必要が無いチップ型半導体装置の製造方法を提供することを目的とする。
前記従来の課題を解決するために、本発明のチップ型半導体素子は、半導体基板の高濃度第一導電型層の上層に半導体基板の第一導電型エピタキシャル層を有し、該半導体基板の第一導電型エピタキシャル層の表面から層内へ延在した高濃度第二導電型半導体層を有し、半導体基板の第一主面を占める第一導電型エピタキシャル層の表面領域と高濃度第二導電型半導体層の表面領域とを該高濃度第二導電型半導体層の表面領域の中央部に窓開けされた絶縁皮膜が覆って形成され、絶縁皮膜で覆われない高濃度第二導電型半導体層の表面から絶縁皮膜の表面周辺へ延在した電極を有し、半導体基板の第二主面を占める半導体基板の高濃度第一導電型層の表面上に裏面メタルを有し、半導体基板の第一主面と第二主面との間に、該第一と第二の主面に対して垂直方向に存在密度の分布をもった結晶欠陥を有する。
本構成によって、チップ型半導体素子としてスイッチング動作させた際に、半導体基板内の結晶欠陥がキャリアライフタイムキラーとして働き、重金属を含まないのでリーク電流が増大することもない。また、結晶欠陥の存在密度に適度な分布を持たせているので、結晶欠陥のキャリアライフタイムキラーとしての働きの速さを適切に制御することができるのでソフトリカバリーなスイッチングの動作特性とすることが出来る。
以上のように、本発明のチップ型半導体素子によれば、リーク電流の増大もなく、結晶欠陥のキャリアライフタイムキラーとしての働きの速さを適切に制御することができるのでチップ型半導体素子の組み込まれる回路の誘導負荷成分に基づくリンギング現象を抑制することが出来る。
以下本発明の実施の形態について、図面を参照しながら説明する。
下記の実施の形態においては、第一導電型半導体をN型半導体とし、第二導電型半導体をP型半導体として説明する。
図1は、本発明の実施の形態におけるチップ型半導体素子の断面図で、図2はチップ型半導体素子の製造過程を示す断面図である。
図1、図2において、1は半導体基板の高濃度N型層、2は半導体基板のN型エピタキシャル層、3は高濃度のP型半導体層、4は相対結晶欠陥量の分布、5は絶縁皮膜、5aは高濃度P型半導体層拡散窓、6は電極、7は裏面メタル、8は電子線、9は遮蔽マスク、9aは電子線照射窓を各々示している。
図1に於いて、半導体基板の高濃度N型層1の上層に半導体基板のN型エピタキシャル層2を有し、該半導体基板のN型エピタキシャル層2の表面から層内へ延在した高濃度P型半導体層3を有し、半導体基板の第一主面を占めるN型エピタキシャル層2の表面領域と高濃度P型半導体層3の表面領域とを該高濃度P型半導体層3の表面領域の中央部に窓開けされた絶縁皮膜5が覆って形成され、絶縁皮膜5で覆われない高濃度P型半導体層3の表面から絶縁皮膜5の表面周辺へ延在した電極6を有し、半導体基板の第二主面を占める半導体基板の高濃度N型層1の表面上に裏面メタル7を有し、半導体基板の深さ方向である半導体基板の第一主面と第二主面との間に存在密度の分布をもった結晶欠陥4を有し、該結晶欠陥4の存在密度の分布ピークは、高濃度P型半導体層3と半導体基板のN型エピタキシャル層2との接合面よりも半導体基板の第二主面側に離れた深さに位置しているチップ型半導体装置である。
かかる構成によれば、チップ型半導体装置としてスイッチング動作させた際に、半導体基板内に分布する結晶欠陥がキャリアを捕獲するキャリアライフタイムキラーとして働き、逆回復時間(以下trrと称する)を短縮でき且つ、リーク電流の増大を招く事も無い。
また、相対結晶欠陥量の分布4のピークが高濃度P型半導体層3と半導体基板のN型エピタキシャル層2との接合面よりも半導体基板の第二主面側に位置する事によってN型エピタキシャル層2の半導体基板第二主面側から高濃度P型層3に向かって相対結晶欠陥が減少する事となるので逆バイアス印加時の蓄積電荷の減少の速さを適切に制御してtrrをソフトリカバリーな動作としてチップ型半導体素子の組み込まれる回路の誘導負荷成分に基づくリンギング現象を抑制する効果を有する。
図2の(A)〜(D)に於いては、本発明の製造過程の順に各過程の断面図を示しており、図2の(A)は、半導体ウェハー断面の一部を示しており、半導体基板の高濃度N型層1の上層にエピタキシャル成長させた半導体基板のN型エピタキシャル層2を有している。
図2の(B)は、高濃度のP型半導体層形成工程終了時点の断面を示しており、半導体基板のN型エピタキシャル層2の表面に熱酸化法によって絶縁皮膜5である酸化皮膜を形成し、絶縁皮膜5の中央部をフォトリソグラフィーにて選択的にエッチング除去して高濃度P型半導体層拡散窓5aとして窓開けして半導体基板のN型エピタキシャル層2の表面を露出させ、半導体基板のN型エピタキシャル層2の露出面上にP型のドーパントを含む層を形成し、P型のドーパントを熱拡散法にてドライブ拡散して高濃度P型半導体層3を形成する。
図2の(C)は、電極形成工程終了時点の断面を示しており、高濃度P型半導体層3の露出面から絶縁皮膜5の表面周辺へ延在したAlやAg等から成る電極を蒸着法又はめっき法によって形成し、半導体基板の高濃度N型層1の表面が占める半導体基板の第二主面を研削研磨して半導体基板を所望の板厚とした後に、半導体基板の第二主面上に裏面メタル7を蒸着法にて形成する。
図2の(D)は、電子線照射工程を示しており、図2の(C)の電極形成工程終了時点で得られる中間生成物の半導体基板の第二主面側より500keV〜800keVの加速電圧で加速した電子線8を照射する。
かかる製造方法によれば、最後の工程である電子線照射工程のみで電子線の加速電圧をコントロールする事によりキャリアライフタイムキラーである結晶欠陥の所望の分布を得る事ができるので大幅な工程簡略に成り、更に工程の汚染源であるPtやAu等の重金属を持ち込まないので、該重金属を厳格に隔離管理する事も不要と成る。
尚、電子線照射工程として、図2の(D)の代りに、図2の(E)に示す様に図2の(C)の電極形成工程終了時点で得られる中間生成物の半導体基板の第二主面側より、電子線の透過に対して遮蔽効果に優れる金属、例えばFe、Ni等から成る合金もしくはPbより成り電子線照射窓9aや板厚を変化させた遮蔽マスク9を介して電子線8を照射しても良い。これによれば、第一と第二の半導体基板主面に対して平行方向にキャリアライフタイムキラーである結晶欠陥の分布を持たせる事ができる。
スイッチング用半導体素子として有用であり、特に高速動作型に適している。
本発明の実施の形態におけるチップ型半導体装置の断面図 本発明の実施の形態におけるチップ型半導体装置の製造過程を示す断面図 従来のチップ型半導体装置の製造方法を示す図
符号の説明
1 半導体基板の高濃度N型層
2 半導体基板のN型エピタキシャル層
3 高濃度P型半導体層
4 相対結晶欠陥量の分布
5、107 絶縁皮膜
5a 高濃度P型半導体層拡散窓
6 電極
7 裏面メタル
8 電子線
9 遮蔽マスク
9a 電子線照射窓
101 半導体基板
102 N型層
103 高濃度N型層
106 高濃度P型層
109 PN接合面
110 拡散調整用膜
111 重金属を含む膜
112 ランプ
112a 電源
112b 制御装置
113 赤外線
114 重金属拡散領域

Claims (5)

  1. 半導体基板の高濃度第一導電型層の上層に半導体基板の第一導電型エピタキシャル層を有し、
    該半導体基板の前記第一導電型エピタキシャル層の表面から層内へ延在した高濃度第二導電型半導体層を有し、
    前記半導体基板の第一主面を占める前記第一導電型エピタキシャル層の表面領域と前記高濃度第二導電型半導体層の表面領域とを該高濃度第二導電型半導体層の表面領域の中央部に窓開けされた絶縁皮膜が覆って形成され、
    前記絶縁皮膜で覆われない前記高濃度第二導電型半導体層の表面から前記絶縁皮膜の表面周辺へ延在した電極を有し、
    前記半導体基板の第二主面を占める半導体基板の高濃度第一導電型層の表面上に裏面メタルを有し、
    前記半導体基板の前記第一主面と前記第二主面との間に、該第一と第二の主面に対して垂直方向に存在密度の分布をもった結晶欠陥を有する事を特徴とするチップ型半導体素子。
  2. 前記結晶欠陥の存在密度分布のピークが前記高濃度第二導電型半導体層と前記半導体基板の第一導電型エピタキシャル層との接合面よりも前記半導体基板の第二主面側に離れた深さに位置する事を特徴とする請求項1に記載のチップ型半導体素子。
  3. 高濃度第一導電型層の上層に第一導電型エピタキシャル層を有する半導体基板の第一導電型エピタキシャル層の表面に熱酸化法によって絶縁皮膜である酸化皮膜を形成し、
    前記絶縁皮膜の中央部をフォトリソグラフィーにて選択的にエッチング除去して窓開けする事により前記半導体基板の第一導電型エピタキシャル層の表面を露出させ、
    該露出させた半導体基板の第一導電型エピタキシャル層の表面上に第二導電型のドーパントを含む層を形成し、
    前記第二導電型のドーパントを熱拡散法にてドライブ拡散して高濃度第二導電型半導体層を形成する高濃度第二導電型半導体層形成工程と、
    前記高濃度第二導電型半導体層の露出面から前記絶縁皮膜の表面周辺へ延在した電極を蒸着法または、めっき法にて形成し、
    前記半導体基板の高濃度第一導電型層の表面が占める前記半導体基板の第二主面を研削研磨して該半導体基板を厚み調整し、
    前記半導体基板の第二主面上に裏面メタルを蒸着法にて形成する電極形成工程と、
    前記半導体基板の第二主面側より500keVないし800keVの加速電圧で加速した電子線を照射する電子線照射工程とから成る事を特徴とするチップ型半導体素子の製造方法。
  4. 前記電子線照射工程で前記半導体基板の第二主面側より、窓開けされた遮蔽マスクを介して電子線を照射する事を特徴とする請求項3に記載のチップ型半導体素子の製造方法。
  5. 前記電子線照射工程で前記半導体基板の第二主面側より、厚みに変化をもたせた遮蔽マスクを介して電子線を照射する事を特徴とする請求項3または4に記載のチップ型半導体素子の製造方法。
JP2004292242A 2004-10-05 2004-10-05 チップ型半導体素子とその製造方法 Pending JP2006108346A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004292242A JP2006108346A (ja) 2004-10-05 2004-10-05 チップ型半導体素子とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004292242A JP2006108346A (ja) 2004-10-05 2004-10-05 チップ型半導体素子とその製造方法

Publications (1)

Publication Number Publication Date
JP2006108346A true JP2006108346A (ja) 2006-04-20

Family

ID=36377717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004292242A Pending JP2006108346A (ja) 2004-10-05 2004-10-05 チップ型半導体素子とその製造方法

Country Status (1)

Country Link
JP (1) JP2006108346A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091705A (ja) * 2006-10-03 2008-04-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
CN103325669A (zh) * 2012-03-23 2013-09-25 株式会社东芝 屏蔽板、半导体装置的制造方法、半导体装置
WO2014136215A1 (ja) * 2013-03-06 2014-09-12 トヨタ自動車株式会社 半導体ウエハの順電圧ばらつき低減方法
JP2017208490A (ja) * 2016-05-19 2017-11-24 ローム株式会社 高速ダイオード及びその製造方法
CN112928169A (zh) * 2021-01-26 2021-06-08 徐州市创泽优电子科技有限公司 一种重金属快速扩散二极管芯片制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200132A (ja) * 1997-01-10 1998-07-31 Fuji Electric Co Ltd 高速ダイオード
JP2003224134A (ja) * 2002-01-31 2003-08-08 Mitsubishi Electric Corp pn接合ダイオードの製造方法及びpn接合ダイオード
JP2003282575A (ja) * 2002-03-25 2003-10-03 Shindengen Electric Mfg Co Ltd 半導体装置およびその製造方法
JP2004165619A (ja) * 2002-09-26 2004-06-10 Mitsubishi Electric Corp 半導体基板及びその製造方法並びに、半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200132A (ja) * 1997-01-10 1998-07-31 Fuji Electric Co Ltd 高速ダイオード
JP2003224134A (ja) * 2002-01-31 2003-08-08 Mitsubishi Electric Corp pn接合ダイオードの製造方法及びpn接合ダイオード
JP2003282575A (ja) * 2002-03-25 2003-10-03 Shindengen Electric Mfg Co Ltd 半導体装置およびその製造方法
JP2004165619A (ja) * 2002-09-26 2004-06-10 Mitsubishi Electric Corp 半導体基板及びその製造方法並びに、半導体装置及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091705A (ja) * 2006-10-03 2008-04-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
CN103325669A (zh) * 2012-03-23 2013-09-25 株式会社东芝 屏蔽板、半导体装置的制造方法、半导体装置
WO2014136215A1 (ja) * 2013-03-06 2014-09-12 トヨタ自動車株式会社 半導体ウエハの順電圧ばらつき低減方法
CN104160488A (zh) * 2013-03-06 2014-11-19 丰田自动车株式会社 半导体晶片的正向电压偏差减少方法
US9337058B2 (en) 2013-03-06 2016-05-10 Toyota Jidosha Kabushiki Kaisha Method for reducing nonuniformity of forward voltage of semiconductor wafer
JP6052392B2 (ja) * 2013-03-06 2016-12-27 トヨタ自動車株式会社 半導体ウエハの順電圧ばらつき低減方法
JPWO2014136215A1 (ja) * 2013-03-06 2017-02-09 トヨタ自動車株式会社 半導体ウエハの順電圧ばらつき低減方法
JP2017208490A (ja) * 2016-05-19 2017-11-24 ローム株式会社 高速ダイオード及びその製造方法
CN112928169A (zh) * 2021-01-26 2021-06-08 徐州市创泽优电子科技有限公司 一种重金属快速扩散二极管芯片制备方法

Similar Documents

Publication Publication Date Title
JP5594336B2 (ja) 半導体装置およびその製造方法
JP5272299B2 (ja) 半導体装置およびその製造方法
JP5396689B2 (ja) 半導体装置およびその製造方法
US7485920B2 (en) Process to create buried heavy metal at selected depth
US8829519B2 (en) Semiconductor device
JP6880669B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US6559023B2 (en) Method of fabricating a semiconductor device with phosphorous and boron ion implantation, and by annealing to control impurity concentration thereof
US20100009551A1 (en) Semiconductor device and method for manufacturing the same
US9397206B2 (en) Semiconductor device and method for manufacturing the same
JP2006352101A (ja) 半導体装置及びその製造方法
JP2011109090A (ja) ファストリカバリーダイオード
CN107112370B (zh) 半导体装置及其制造方法
JP2010067901A (ja) 半導体装置とその製造方法
JP2011146673A (ja) ダイオードとその製造方法
US8415239B2 (en) Method for manufacturing a power semiconductor device
JP5600985B2 (ja) 電力半導体装置の製造方法
JP2000106368A (ja) 半導体素子及びその製造方法
EP1220322A2 (en) High breakdown-voltage semiconductor device
JP2006108346A (ja) チップ型半導体素子とその製造方法
JP5043445B2 (ja) 半導体デバイスの製造方法
JP2010073857A (ja) 半導体装置の製造方法
WO2020012605A1 (ja) 半導体装置及び半導体装置の製造方法
JPH10116998A (ja) 半導体装置およびその製造方法
JP2007184439A (ja) 半導体装置
JP2006228772A (ja) ショットキバリアダイオードとその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070822

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090615

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111220