JP2003224134A - ｐｎ接合ダイオードの製造方法及びｐｎ接合ダイオード - Google Patents
ｐｎ接合ダイオードの製造方法及びｐｎ接合ダイオードInfo
- Publication number
- JP2003224134A JP2003224134A JP2002023676A JP2002023676A JP2003224134A JP 2003224134 A JP2003224134 A JP 2003224134A JP 2002023676 A JP2002023676 A JP 2002023676A JP 2002023676 A JP2002023676 A JP 2002023676A JP 2003224134 A JP2003224134 A JP 2003224134A
- Authority
- JP
- Japan
- Prior art keywords
- width
- region
- defect
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims abstract description 16
- 230000007547 defect Effects 0.000 claims abstract description 147
- 150000002500 ions Chemical class 0.000 claims abstract description 71
- 238000009826 distribution Methods 0.000 claims abstract description 64
- 239000013078 crystal Substances 0.000 claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 239000010408 film Substances 0.000 claims description 39
- 239000010409 thin film Substances 0.000 claims description 30
- 239000006096 absorbing agent Substances 0.000 claims description 26
- 230000002950 deficient Effects 0.000 claims description 15
- 238000002513 implantation Methods 0.000 claims description 15
- 239000011159 matrix material Substances 0.000 claims description 11
- 229910052734 helium Inorganic materials 0.000 claims description 4
- 239000001307 helium Substances 0.000 claims description 4
- -1 helium ions Chemical class 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 description 13
- 239000012535 impurity Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/912—Displacing pn junction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 順電圧降下（ＶＦ）のばらつきを低減したｐ
ｎ接合ダイオードを提供する。 【解決手段】 カソード層に欠陥領域を形成するｐｎ接
合ダイオードの製造方法において、ｎ型のカソード層を
有する半導体ウエハを準備する工程と、カソード層上に
ｐ型のアノード層を形成し、カソード層とアノード層と
の界面をｐｎ接合面とする工程と、アノード層にイオン
を注入し、ｐｎ接合面近傍のアノード層に欠陥領域を形
成する欠陥領域形成工程とを含み、欠陥領域形成工程
が、平均投影飛程Ｒｐが互いに異なるイオンを同時に注
入して、第１注入領域と第２注入領域とを隣接するよう
に交互に形成し、第１注入領域と第２注入領域とに形成
された結晶欠陥の濃度分布を一部において重ねて、略一
定の膜厚の欠陥領域を形成する工程を含む。
ｎ接合ダイオードを提供する。 【解決手段】 カソード層に欠陥領域を形成するｐｎ接
合ダイオードの製造方法において、ｎ型のカソード層を
有する半導体ウエハを準備する工程と、カソード層上に
ｐ型のアノード層を形成し、カソード層とアノード層と
の界面をｐｎ接合面とする工程と、アノード層にイオン
を注入し、ｐｎ接合面近傍のアノード層に欠陥領域を形
成する欠陥領域形成工程とを含み、欠陥領域形成工程
が、平均投影飛程Ｒｐが互いに異なるイオンを同時に注
入して、第１注入領域と第２注入領域とを隣接するよう
に交互に形成し、第１注入領域と第２注入領域とに形成
された結晶欠陥の濃度分布を一部において重ねて、略一
定の膜厚の欠陥領域を形成する工程を含む。
Description
【０００１】
【発明の属する技術分野】本発明は、ｐｎ接合ダイオー
ドの製造方法及びその構造に関し、特に、順電圧降下
（ＶＦ）の素子間におけるばらつきを低減したｐｎ接合
ダイオードの製造方法及びその構造に関する。
ドの製造方法及びその構造に関し、特に、順電圧降下
（ＶＦ）の素子間におけるばらつきを低減したｐｎ接合
ダイオードの製造方法及びその構造に関する。
【０００２】
【従来の技術】図９は、全体が２００で表される、従来
のｐｎ接合ダイオードの断面図であり、例えば、トラン
ジスタ等と共に、スイッチング素子として使用される。
ｐｎ接合トランジスタ２００は、ｎ＋カソード層１、ｎ
−カソード層２、ｐ−アノード層３の積層構造を有す
る。ｎ−カソード層２とｐ−アノード層３との接合面
が、ｐｎ接合面４となっている。各層は、シリコンから
形成される。ｐ−アノード層３の上面には、アノード電
極５が形成され、一方、ｎ＋カソード層１の裏面には、
カソード電極６が形成されている。各電極は、アルミニ
ウムからなる。
のｐｎ接合ダイオードの断面図であり、例えば、トラン
ジスタ等と共に、スイッチング素子として使用される。
ｐｎ接合トランジスタ２００は、ｎ＋カソード層１、ｎ
−カソード層２、ｐ−アノード層３の積層構造を有す
る。ｎ−カソード層２とｐ−アノード層３との接合面
が、ｐｎ接合面４となっている。各層は、シリコンから
形成される。ｐ−アノード層３の上面には、アノード電
極５が形成され、一方、ｎ＋カソード層１の裏面には、
カソード電極６が形成されている。各電極は、アルミニ
ウムからなる。
【０００３】ｎ−カソード層２の、ｐｎ接合面４近傍に
は、欠陥領域７が設けられている。欠陥領域７は、アノ
ード電極５、カソード電極６を形成した後に、アノード
電極５側からプロトンやヘリウムイオンをイオン照射法
で注入した後に、アニールを行い形成する。イオン照射
は、アルミニウムからなるアブソーバ８を通して行われ
る。注入された元素は、アニール中に、ｎ−カソード層
２から抜け、結晶欠陥からなる欠陥領域７が形成され
る。欠陥領域７の半値幅Ｔは、約１０μｍである。
は、欠陥領域７が設けられている。欠陥領域７は、アノ
ード電極５、カソード電極６を形成した後に、アノード
電極５側からプロトンやヘリウムイオンをイオン照射法
で注入した後に、アニールを行い形成する。イオン照射
は、アルミニウムからなるアブソーバ８を通して行われ
る。注入された元素は、アニール中に、ｎ−カソード層
２から抜け、結晶欠陥からなる欠陥領域７が形成され
る。欠陥領域７の半値幅Ｔは、約１０μｍである。
【０００４】図１０は、ｐｎ接合ダイオード２００の、
キャリア濃度及び結晶欠陥濃度のプロファイルである。
図１０中、横軸は、ｐｎ接合ダイオード２００の縦方向
の位置を示し、左側がアノード電極５側、右側がカソー
ド電極６側である。また、縦軸は、ｐ型不純物、ｎ型不
純物、及び結晶欠陥の濃度を示す。図１０中、ｐはｐ
型、ｎ型不純物の濃度分布であり、ｑは結晶欠陥の濃度
分布である。また、Ｉはｐ−アノード層３、IIはｎ−カ
ソード層２、IIIはｎ＋カソード層１を示す。図１０に
示すように、ｐｎ接合面近傍のｎ−カソード層（II）中
に、半値幅がＴとなるように、結晶欠陥領域が設けられ
ている。
キャリア濃度及び結晶欠陥濃度のプロファイルである。
図１０中、横軸は、ｐｎ接合ダイオード２００の縦方向
の位置を示し、左側がアノード電極５側、右側がカソー
ド電極６側である。また、縦軸は、ｐ型不純物、ｎ型不
純物、及び結晶欠陥の濃度を示す。図１０中、ｐはｐ
型、ｎ型不純物の濃度分布であり、ｑは結晶欠陥の濃度
分布である。また、Ｉはｐ−アノード層３、IIはｎ−カ
ソード層２、IIIはｎ＋カソード層１を示す。図１０に
示すように、ｐｎ接合面近傍のｎ−カソード層（II）中
に、半値幅がＴとなるように、結晶欠陥領域が設けられ
ている。
【０００５】かかる欠陥領域７は、所謂ライフタイムキ
ラーとして働き、ｐｎ接合面４を通って、ｐ−アノード
層３からｎ−カソード層２に入り込む、少数キャリアで
ある正孔と結合し、これを消滅させる。これにより、ｐ
ｎ接合ダイオード２００では、サージ電圧による素子破
壊を防止し、高速スイッチングが可能となる。
ラーとして働き、ｐｎ接合面４を通って、ｐ−アノード
層３からｎ−カソード層２に入り込む、少数キャリアで
ある正孔と結合し、これを消滅させる。これにより、ｐ
ｎ接合ダイオード２００では、サージ電圧による素子破
壊を防止し、高速スイッチングが可能となる。
【０００６】
【発明が解決しようとする課題】かかるｐｎ接合ダイオ
ード２００は、例えば直径５インチのウエハの状態で形
成され、完成後に各ダイオードに分割されるが、ｐｎ接
合ダイオード２００の順電圧降下（ＶＦ）が、ウエハ内
でばらつくという問題があった。ばらつきの原因につい
て発明者らが検討した結果、欠陥領域７の結晶欠陥濃度
のウエハ内でのばらつきに起因し、順電圧降下（ＶＦ）
がウエハ内でばらつくことが分かった。これに対して、
欠陥領域７の半値幅を広げて、欠陥の数を実質的に変え
ることなくピーク濃度を低くすることにより、欠陥濃度
のウエハ内でのばらつきが小さくできることを見出し
た。
ード２００は、例えば直径５インチのウエハの状態で形
成され、完成後に各ダイオードに分割されるが、ｐｎ接
合ダイオード２００の順電圧降下（ＶＦ）が、ウエハ内
でばらつくという問題があった。ばらつきの原因につい
て発明者らが検討した結果、欠陥領域７の結晶欠陥濃度
のウエハ内でのばらつきに起因し、順電圧降下（ＶＦ）
がウエハ内でばらつくことが分かった。これに対して、
欠陥領域７の半値幅を広げて、欠陥の数を実質的に変え
ることなくピーク濃度を低くすることにより、欠陥濃度
のウエハ内でのばらつきが小さくできることを見出し
た。
【０００７】しかし、欠陥領域７の半値幅を広げるため
には、飛程の異なる条件で複数回のイオン照射を行うこ
とが必要となり、製造工程が多くなり、製造コストが増
大するという問題があった。
には、飛程の異なる条件で複数回のイオン照射を行うこ
とが必要となり、製造工程が多くなり、製造コストが増
大するという問題があった。
【０００８】そこで、本発明は、製造工程を増やすこと
なく欠陥領域の半値幅を広げたｐｎ接合ダイオードの製
造方法及びその構造を提供することを目的とする。
なく欠陥領域の半値幅を広げたｐｎ接合ダイオードの製
造方法及びその構造を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、カソード層に
欠陥領域を形成するｐｎ接合ダイオードの製造方法であ
って、ｎ型のカソード層を有する半導体ウエハを準備す
る準備工程と、該カソード層上にｐ型のアノード層を形
成し、該カソード層と該アノード層との界面をｐｎ接合
面とするアノード層形成工程と、該半導体ウエハの裏面
にカソード電極を形成し、該アノード層の上面にアノー
ド電極を形成する電極形成工程と、該アノード層にイオ
ンを注入し、該ｐｎ接合面近傍の該アノード層に欠陥領
域を形成する欠陥領域形成工程とを含み、該欠陥領域形
成工程が、平均投影飛程Ｒｐが互いに異なる該イオンを
同時に注入して、第１注入領域と第２注入領域とを隣接
するように交互に形成し、該第１注入領域と該第２注入
領域とに形成された結晶欠陥の濃度分布を一部において
重ねて、略一定の膜厚の欠陥領域を形成する工程を含む
ことを特徴とするｐｎ接合ダイオードの製造方法であ
る。かかるｐｎ接合ダイオードの製造方法では、一定の
平均投影飛程Ｒｐでイオンを注入して形成した欠陥領域
より、欠陥濃度分布のピーク濃度が低く半値幅の大き
い、一定膜厚の欠陥領域が、１回のイオン注入工程で形
成できる。このため、順電圧降下（ＶＦ）のばらつきの
小さいｐｎ接合ダイオードの製造工程の簡略化、製造コ
ストの低減が可能となる。
欠陥領域を形成するｐｎ接合ダイオードの製造方法であ
って、ｎ型のカソード層を有する半導体ウエハを準備す
る準備工程と、該カソード層上にｐ型のアノード層を形
成し、該カソード層と該アノード層との界面をｐｎ接合
面とするアノード層形成工程と、該半導体ウエハの裏面
にカソード電極を形成し、該アノード層の上面にアノー
ド電極を形成する電極形成工程と、該アノード層にイオ
ンを注入し、該ｐｎ接合面近傍の該アノード層に欠陥領
域を形成する欠陥領域形成工程とを含み、該欠陥領域形
成工程が、平均投影飛程Ｒｐが互いに異なる該イオンを
同時に注入して、第１注入領域と第２注入領域とを隣接
するように交互に形成し、該第１注入領域と該第２注入
領域とに形成された結晶欠陥の濃度分布を一部において
重ねて、略一定の膜厚の欠陥領域を形成する工程を含む
ことを特徴とするｐｎ接合ダイオードの製造方法であ
る。かかるｐｎ接合ダイオードの製造方法では、一定の
平均投影飛程Ｒｐでイオンを注入して形成した欠陥領域
より、欠陥濃度分布のピーク濃度が低く半値幅の大き
い、一定膜厚の欠陥領域が、１回のイオン注入工程で形
成できる。このため、順電圧降下（ＶＦ）のばらつきの
小さいｐｎ接合ダイオードの製造工程の簡略化、製造コ
ストの低減が可能となる。
【００１０】本発明は、上記欠陥領域形成工程が、幅ａ
の厚膜領域と幅ｂの薄膜領域とが交互に形成されたアブ
ソーバであって、該薄膜領域を通過した上記イオンの平
均投影飛程Ｒｐが、Ｒｐ≧ａ−ｂの関係を満たすように
幅ａと幅ｂが選択されたアブソーバを介して上記イオン
を注入する工程であることを特徴とする製造方法であっ
ても良い。かかるアブソーバを用いることにより、１回
のイオン注入工程で、欠陥濃度分布のピーク濃度が低く
半値幅の大きい欠陥領域の形成が可能となる。
の厚膜領域と幅ｂの薄膜領域とが交互に形成されたアブ
ソーバであって、該薄膜領域を通過した上記イオンの平
均投影飛程Ｒｐが、Ｒｐ≧ａ−ｂの関係を満たすように
幅ａと幅ｂが選択されたアブソーバを介して上記イオン
を注入する工程であることを特徴とする製造方法であっ
ても良い。かかるアブソーバを用いることにより、１回
のイオン注入工程で、欠陥濃度分布のピーク濃度が低く
半値幅の大きい欠陥領域の形成が可能となる。
【００１１】本発明は、上記電極形成工程が、幅ａの厚
膜領域と幅ｂの薄膜領域とが交互に形成されたアノード
電極であって、該薄膜領域を通過した上記イオンの平均
投影飛程Ｒｐが、Ｒｐ≧ａ−ｂの関係を満たすように幅
ａと幅ｂが選択されたアノード電極を形成する工程を含
み、上記欠陥領域形成工程が、該アノード電極を介して
該イオンを注入する工程であることを特徴とする製造方
法であっても良い。かかるアノード電極を用いることに
より、１回のイオン注入工程で、欠陥濃度分布のピーク
濃度が低く半値幅の大きい欠陥領域の形成が可能とな
る。
膜領域と幅ｂの薄膜領域とが交互に形成されたアノード
電極であって、該薄膜領域を通過した上記イオンの平均
投影飛程Ｒｐが、Ｒｐ≧ａ−ｂの関係を満たすように幅
ａと幅ｂが選択されたアノード電極を形成する工程を含
み、上記欠陥領域形成工程が、該アノード電極を介して
該イオンを注入する工程であることを特徴とする製造方
法であっても良い。かかるアノード電極を用いることに
より、１回のイオン注入工程で、欠陥濃度分布のピーク
濃度が低く半値幅の大きい欠陥領域の形成が可能とな
る。
【００１２】上記厚膜領域と上記薄膜領域は、それぞれ
が略平行に設けられたストライプ状の領域からなること
が好ましい。かかるアノード電極を用いることにより、
欠陥領域の形成が容易に行える。
が略平行に設けられたストライプ状の領域からなること
が好ましい。かかるアノード電極を用いることにより、
欠陥領域の形成が容易に行える。
【００１３】上記厚膜領域は、上記薄膜領域中にマトリ
ックス状に配置された、上面が一辺ａの略正方形の領域
からなることが好ましい。かかるアノード電極を用いる
ことにより、欠陥領域の形成が容易に行える。
ックス状に配置された、上面が一辺ａの略正方形の領域
からなることが好ましい。かかるアノード電極を用いる
ことにより、欠陥領域の形成が容易に行える。
【００１４】また、本発明は、上記アノード層形成工程
後に、該アノード層上に、幅ａの絶縁層が、幅ｂの間隔
を隔てて形成された絶縁領域であって、該絶縁層を通ら
ない上記イオンの平均投影飛程Ｒｐが、Ｒｐ≧ａ−ｂの
関係を満たすように幅ａと幅ｂが選択された絶縁領域を
形成する工程を含み、上記欠陥領域形成工程が、該絶縁
領域を介して該イオンを注入する工程であることを特徴
とする製造方法であっても良い。かかる絶縁層を用いる
ことにより、１回のイオン注入工程で、欠陥濃度分布の
ピーク濃度が低く半値幅の大きい欠陥領域の形成が可能
となる。
後に、該アノード層上に、幅ａの絶縁層が、幅ｂの間隔
を隔てて形成された絶縁領域であって、該絶縁層を通ら
ない上記イオンの平均投影飛程Ｒｐが、Ｒｐ≧ａ−ｂの
関係を満たすように幅ａと幅ｂが選択された絶縁領域を
形成する工程を含み、上記欠陥領域形成工程が、該絶縁
領域を介して該イオンを注入する工程であることを特徴
とする製造方法であっても良い。かかる絶縁層を用いる
ことにより、１回のイオン注入工程で、欠陥濃度分布の
ピーク濃度が低く半値幅の大きい欠陥領域の形成が可能
となる。
【００１５】上記絶縁層は、それぞれが略平行に設けら
れたストライプ状の領域からなることが好ましい。かか
る絶縁層を用いることにより、欠陥領域の形成が容易に
行える。
れたストライプ状の領域からなることが好ましい。かか
る絶縁層を用いることにより、欠陥領域の形成が容易に
行える。
【００１６】上記絶縁層は、上記アノード層上にマトリ
ックス状に配置された、上面が一辺ａの略正方形の領域
からなることが好ましい。かかる絶縁層を用いることに
より、欠陥領域の形成が容易に行える。
ックス状に配置された、上面が一辺ａの略正方形の領域
からなることが好ましい。かかる絶縁層を用いることに
より、欠陥領域の形成が容易に行える。
【００１７】また、本発明は、上記準備工程後に、上記
アノード層の表面に、幅ａの間隔を隔てて幅ｂの凹部が
形成されたアノード層であって、該凹部を通る上記イオ
ンの平均投影飛程Ｒｐが、Ｒｐ≧ａ−ｂの関係を満たす
ように幅ａと幅ｂが選択されたアノード層を形成する工
程を含み、上記欠陥領域形成工程が、該アノード層の該
表面を通して該イオンを注入する工程であることを特徴
とする製造方法でもある。かかるアノード層を用いるこ
とにより、１回のイオン注入工程で、欠陥濃度分布のピ
ーク濃度が低く半値幅の大きい欠陥領域の形成が可能と
なる。
アノード層の表面に、幅ａの間隔を隔てて幅ｂの凹部が
形成されたアノード層であって、該凹部を通る上記イオ
ンの平均投影飛程Ｒｐが、Ｒｐ≧ａ−ｂの関係を満たす
ように幅ａと幅ｂが選択されたアノード層を形成する工
程を含み、上記欠陥領域形成工程が、該アノード層の該
表面を通して該イオンを注入する工程であることを特徴
とする製造方法でもある。かかるアノード層を用いるこ
とにより、１回のイオン注入工程で、欠陥濃度分布のピ
ーク濃度が低く半値幅の大きい欠陥領域の形成が可能と
なる。
【００１８】上記凹部は、それぞれが略平行に設けられ
たストライプ状の溝部であっても良い。かかるアノード
層を用いることにより、欠陥領域の形成が容易に行え
る。
たストライプ状の溝部であっても良い。かかるアノード
層を用いることにより、欠陥領域の形成が容易に行え
る。
【００１９】上記凹部は、上記アノード層の表面にマト
リックス状に形成された、開口部が一辺ａの略正方形の
凹部であっても良い。かかるアノード層を用いることに
より、欠陥領域の形成が容易に行える。
リックス状に形成された、開口部が一辺ａの略正方形の
凹部であっても良い。かかるアノード層を用いることに
より、欠陥領域の形成が容易に行える。
【００２０】上記欠陥形成工程は、プロトン及びヘリウ
ムイオンから選択されるイオンを、１回のイオン照射で
上記カソード層に注入する工程を含むことが好ましい。
かかるイオンを用いることにより、欠陥領域の形成が容
易に行える。
ムイオンから選択されるイオンを、１回のイオン照射で
上記カソード層に注入する工程を含むことが好ましい。
かかるイオンを用いることにより、欠陥領域の形成が容
易に行える。
【００２１】また、本発明は、カソード層に欠陥領域を
有するｐｎ接合ダイオードであって、ｎ型のカソード層
を有する半導体ウエハと、該カソード層上に形成され、
該カソード層との界面がｐｎ接合面となるｐ型のアノー
ド層と、該半導体ウエハの裏面に形成されたカソード電
極と、該アノード層の上面に形成されたアノード電極
と、該ｐｎ接合面近傍の該アノード層に、イオンを注入
して形成された略一定の膜厚の欠陥領域とを含み、該欠
陥領域が、略一定の平均投影飛程Ｒｐでイオンを注入し
て形成した欠陥領域より、欠陥濃度の半値幅が大きい領
域であることを特徴とするｐｎ接合ダイオードである。
かかるｐｎ接合ダイオードでは、サージ電圧による素子
破壊を防止し、高速スイッチングが可能となる。また、
順電圧降下ＶＦのばらつきの小さいｐｎ接合ダイオード
を提供できる。
有するｐｎ接合ダイオードであって、ｎ型のカソード層
を有する半導体ウエハと、該カソード層上に形成され、
該カソード層との界面がｐｎ接合面となるｐ型のアノー
ド層と、該半導体ウエハの裏面に形成されたカソード電
極と、該アノード層の上面に形成されたアノード電極
と、該ｐｎ接合面近傍の該アノード層に、イオンを注入
して形成された略一定の膜厚の欠陥領域とを含み、該欠
陥領域が、略一定の平均投影飛程Ｒｐでイオンを注入し
て形成した欠陥領域より、欠陥濃度の半値幅が大きい領
域であることを特徴とするｐｎ接合ダイオードである。
かかるｐｎ接合ダイオードでは、サージ電圧による素子
破壊を防止し、高速スイッチングが可能となる。また、
順電圧降下ＶＦのばらつきの小さいｐｎ接合ダイオード
を提供できる。
【００２２】上記欠陥領域は、上記イオンの平均投影飛
程Ｒｐが互いに異なる第１注入領域と第２注入領域とを
隣接するように交互に形成して、該第１注入領域と該第
２注入領域との欠陥濃度分布を一部において重ね、欠陥
濃度の半値幅を略一定とした欠陥領域からなることを特
徴とするｐｎ接合ダイオードであることが好ましい。か
かるｐｎ接合ダイオードでは、順電圧降下ＶＦのばらつ
きの小さいｐｎ接合ダイオードを安価に提供できる。
程Ｒｐが互いに異なる第１注入領域と第２注入領域とを
隣接するように交互に形成して、該第１注入領域と該第
２注入領域との欠陥濃度分布を一部において重ね、欠陥
濃度の半値幅を略一定とした欠陥領域からなることを特
徴とするｐｎ接合ダイオードであることが好ましい。か
かるｐｎ接合ダイオードでは、順電圧降下ＶＦのばらつ
きの小さいｐｎ接合ダイオードを安価に提供できる。
【００２３】上記アノード電極は、幅ａの厚膜領域と幅
ｂの薄膜領域とが交互に形成されたアノード電極であっ
て、該薄膜領域を通過する上記イオンの平均投影飛程Ｒ
ｐが、Ｒｐ≧ａ−ｂの関係を満たすように幅ａと幅ｂが
選択されたアノード電極からなることが好ましい。かか
るｐｎ接合ダイオードでは、順電圧降下ＶＦのばらつき
の小さいｐｎ接合ダイオードを安価に提供できる。
ｂの薄膜領域とが交互に形成されたアノード電極であっ
て、該薄膜領域を通過する上記イオンの平均投影飛程Ｒ
ｐが、Ｒｐ≧ａ−ｂの関係を満たすように幅ａと幅ｂが
選択されたアノード電極からなることが好ましい。かか
るｐｎ接合ダイオードでは、順電圧降下ＶＦのばらつき
の小さいｐｎ接合ダイオードを安価に提供できる。
【００２４】上記アノード層上に、幅ａの絶縁層が、幅
ｂの間隔を隔てて形成された絶縁領域であって、該絶縁
層を通らない上記イオンの平均投影飛程Ｒｐが、Ｒｐ≧
ａ−ｂの関係を満たすように幅ａと幅ｂが選択された絶
縁領域が形成されたことが好ましい。かかるｐｎ接合ダ
イオードでは、順電圧降下ＶＦのばらつきの小さいｐｎ
接合ダイオードを安価に提供できる。
ｂの間隔を隔てて形成された絶縁領域であって、該絶縁
層を通らない上記イオンの平均投影飛程Ｒｐが、Ｒｐ≧
ａ−ｂの関係を満たすように幅ａと幅ｂが選択された絶
縁領域が形成されたことが好ましい。かかるｐｎ接合ダ
イオードでは、順電圧降下ＶＦのばらつきの小さいｐｎ
接合ダイオードを安価に提供できる。
【００２５】上記アノード層は、幅ａの間隔を隔てて幅
ｂの凹部が上記ｐｎ接合面に形成されたアノード層であ
って、該凹部を通る上記イオンの平均投影飛程Ｒｐが、
Ｒｐ≧ａ−ｂの関係を満たすように幅ａと幅ｂが選択さ
れたアノード層であることが好ましい。かかるｐｎ接合
ダイオードでは、順電圧降下ＶＦのばらつきの小さいｐ
ｎ接合ダイオードを安価に提供できる。
ｂの凹部が上記ｐｎ接合面に形成されたアノード層であ
って、該凹部を通る上記イオンの平均投影飛程Ｒｐが、
Ｒｐ≧ａ−ｂの関係を満たすように幅ａと幅ｂが選択さ
れたアノード層であることが好ましい。かかるｐｎ接合
ダイオードでは、順電圧降下ＶＦのばらつきの小さいｐ
ｎ接合ダイオードを安価に提供できる。
【００２６】
【発明の実施の形態】実施の形態１．図１は、本実施の
形態にかかる、全体が１００で表されるｐｎ接合ダイオ
ードの断面図である。図１中、図９と同一符号は、同一
又は相当箇所を示す。また、図１には、ｐｎ接合ダイオ
ード１００の作製に使用するアブソーバ１８も併せて示
す。
形態にかかる、全体が１００で表されるｐｎ接合ダイオ
ードの断面図である。図１中、図９と同一符号は、同一
又は相当箇所を示す。また、図１には、ｐｎ接合ダイオ
ード１００の作製に使用するアブソーバ１８も併せて示
す。
【００２７】図１に示すように、ｐｎ接合トランジスタ
１００は、ｎ＋カソード層１、ｎ−カソード層２、ｐ−
アノード層３の積層構造を有し、ｎ−カソード層２とｐ
−アノード層３との接合面がｐｎ接合面４となってい
る。各層は、シリコンから形成される。ｐ−アノード層
３の上には、アノード電極５が形成され、一方、ｎ＋カ
ソード層１の上には、カソード電極６が形成されてい
る。各電極は、例えばアルミニウムから形成される。
１００は、ｎ＋カソード層１、ｎ−カソード層２、ｐ−
アノード層３の積層構造を有し、ｎ−カソード層２とｐ
−アノード層３との接合面がｐｎ接合面４となってい
る。各層は、シリコンから形成される。ｐ−アノード層
３の上には、アノード電極５が形成され、一方、ｎ＋カ
ソード層１の上には、カソード電極６が形成されてい
る。各電極は、例えばアルミニウムから形成される。
【００２８】ｎ−カソード層２の、ｐｎ接合面４近傍に
は、欠陥領域７が設けられている。従来構造のｐｎ接合
ダイオード２００に比較して、欠陥領域７の欠陥濃度の
ピーク値は低くなり、一方、半値幅Ｗは広くなってい
る。欠陥領域７に含まれる欠陥の総数は、ｐｎ接合ダイ
オード２００と実質的に同じになっている。半値幅Ｗ
は、約１５〜２０μｍ程度となり、従来の半値幅Ｔの約
１０μｍの、１．５〜２倍程度となっている。
は、欠陥領域７が設けられている。従来構造のｐｎ接合
ダイオード２００に比較して、欠陥領域７の欠陥濃度の
ピーク値は低くなり、一方、半値幅Ｗは広くなってい
る。欠陥領域７に含まれる欠陥の総数は、ｐｎ接合ダイ
オード２００と実質的に同じになっている。半値幅Ｗ
は、約１５〜２０μｍ程度となり、従来の半値幅Ｔの約
１０μｍの、１．５〜２倍程度となっている。
【００２９】ｐｎ接合ダイオード１００では、ｎ−カソ
ード層２のｐｎ接合面４近傍に欠陥領域７を設けること
により、欠陥領域７がライフタイムキラーとして働く。
これにより、ｐｎ接合面４を通って、ｐ−アノード層３
からｎ−カソード層２に入り込む少数キャリア（正孔）
と結合してこれを消滅させ、サージ電圧による素子破壊
を防止し、また、高速スイッチングを可能とする。この
ように、ｐｎ接合ダイオードでは、従来構造に比較し
て、欠陥領域７が、ピーク濃度が低くかつ半値幅の大き
な濃度分布となるため、ウエハ内における欠陥濃度のば
らつきが小さくなる。このため、ウエハ上に形成された
複数のｐｎ接合ダイオード間における順電圧降下ＶＦの
ばらつきを低減できる。
ード層２のｐｎ接合面４近傍に欠陥領域７を設けること
により、欠陥領域７がライフタイムキラーとして働く。
これにより、ｐｎ接合面４を通って、ｐ−アノード層３
からｎ−カソード層２に入り込む少数キャリア（正孔）
と結合してこれを消滅させ、サージ電圧による素子破壊
を防止し、また、高速スイッチングを可能とする。この
ように、ｐｎ接合ダイオードでは、従来構造に比較し
て、欠陥領域７が、ピーク濃度が低くかつ半値幅の大き
な濃度分布となるため、ウエハ内における欠陥濃度のば
らつきが小さくなる。このため、ウエハ上に形成された
複数のｐｎ接合ダイオード間における順電圧降下ＶＦの
ばらつきを低減できる。
【００３０】次に、ｐｎ接合ダイオード１００の製造方
法について、簡単に説明する。かかる製造方法は、以下
に示す工程１〜５を含む。
法について、簡単に説明する。かかる製造方法は、以下
に示す工程１〜５を含む。
【００３１】工程１：ｎ＋カソード層１、ｎ−カソード
層２からなるシリコンウエハを準備する。シリコンウエ
ハは、例えば直径が５インチとする。
層２からなるシリコンウエハを準備する。シリコンウエ
ハは、例えば直径が５インチとする。
【００３２】工程２：ｐ型イオンを全面に注入して、ｎ
−カソード層２の上にｐ−アノード層３を形成する。ｎ
−カソード層２とｐ−アノード層３との界面が、ｐｎ接
合面４となる。
−カソード層２の上にｐ−アノード層３を形成する。ｎ
−カソード層２とｐ−アノード層３との界面が、ｐｎ接
合面４となる。
【００３３】工程３：ｐ−アノード層３の上に、アノー
ド電極５を形成し、ｎ＋カソード層１の上に、カソード
電極６を形成する。各電極は例えばアルミニウムからな
り、蒸着法を用いて形成する。
ド電極５を形成し、ｎ＋カソード層１の上に、カソード
電極６を形成する。各電極は例えばアルミニウムからな
り、蒸着法を用いて形成する。
【００３４】工程４：サイクロトロンのようなイオン加
速器を用いて、ｎ−カソード層２へのイオン照射を行
う。照射するイオンは、例えばプロトンやヘリウムイオ
ンのような軽イオンとする。イオン照射は、アノード電
極５側から、アブソーバ１８を介して行う。イオン照射
後にアニールを行うことにより、注入された元素がｎ−
カソード層２から抜け、結晶欠陥からなる欠陥領域７が
形成される。
速器を用いて、ｎ−カソード層２へのイオン照射を行
う。照射するイオンは、例えばプロトンやヘリウムイオ
ンのような軽イオンとする。イオン照射は、アノード電
極５側から、アブソーバ１８を介して行う。イオン照射
後にアニールを行うことにより、注入された元素がｎ−
カソード層２から抜け、結晶欠陥からなる欠陥領域７が
形成される。
【００３５】図２はアブソーバの拡大図であり、（ａ）
は上面図、（ｂ）は断面図を示す。アブソーバ１８は、
例えばアルミニウムやシリコンからなり、膜厚の厚い厚
膜領域１９と膜厚の薄い薄膜領域２０が交互に配置され
たストライプ構造となっている。かかるストライプ構造
は、膜厚の均一な板をストライプ状に削って形成しても
良い。また、膜厚の均一な板上に、ストライプ状の板を
固定して形成しても良い。
は上面図、（ｂ）は断面図を示す。アブソーバ１８は、
例えばアルミニウムやシリコンからなり、膜厚の厚い厚
膜領域１９と膜厚の薄い薄膜領域２０が交互に配置され
たストライプ構造となっている。かかるストライプ構造
は、膜厚の均一な板をストライプ状に削って形成しても
良い。また、膜厚の均一な板上に、ストライプ状の板を
固定して形成しても良い。
【００３６】図２（ｂ）に示すように、アブソーバ１８
の厚膜領域１９の幅をａ、薄膜領域２０の幅をｂとし、
また、アブソーバ１８の薄膜領域２０を介して照射され
るイオンの平均投影飛程をＲｐとすると、Ｒｐ≧ａ−ｂ
（式
１）となるように、ａ、ｂを設定する。具体的には、ａ
は２０μｍ、ｂは１０μｍとし、Ｒｐは約２０μｍとな
る。なお、平均投影飛程をＲｐは、アノード層等の半導
体層中における、注入イオンの平均飛程をいう。
の厚膜領域１９の幅をａ、薄膜領域２０の幅をｂとし、
また、アブソーバ１８の薄膜領域２０を介して照射され
るイオンの平均投影飛程をＲｐとすると、Ｒｐ≧ａ−ｂ
（式
１）となるように、ａ、ｂを設定する。具体的には、ａ
は２０μｍ、ｂは１０μｍとし、Ｒｐは約２０μｍとな
る。なお、平均投影飛程をＲｐは、アノード層等の半導
体層中における、注入イオンの平均飛程をいう。
【００３７】図３は、ｐｎ接合ダイオード１００の、キ
ャリア濃度及び結晶欠陥濃度のプロファイルを示す。図
３中、横軸は、ｐｎ接合ダイオード１００の縦方向の位
置を示し、左側がアノード電極５側、右側がカソード電
極６側である。また、縦軸は、ｐ型不純物、ｎ型不純
物、及び結晶欠陥の濃度を示す。図３中、ｐはｐ型、ｎ
型不純物の濃度分布であり、ｑは結晶欠陥の濃度分布で
ある。また、Ｉはｐ−アノード層３、IIはｎ−カソード
層２、IIIはｎ＋カソード層１を示す。
ャリア濃度及び結晶欠陥濃度のプロファイルを示す。図
３中、横軸は、ｐｎ接合ダイオード１００の縦方向の位
置を示し、左側がアノード電極５側、右側がカソード電
極６側である。また、縦軸は、ｐ型不純物、ｎ型不純
物、及び結晶欠陥の濃度を示す。図３中、ｐはｐ型、ｎ
型不純物の濃度分布であり、ｑは結晶欠陥の濃度分布で
ある。また、Ｉはｐ−アノード層３、IIはｎ−カソード
層２、IIIはｎ＋カソード層１を示す。
【００３８】図３（ａ）は、図１のＡ−Ａにおける濃度
分布であり、ｑ１は、厚膜領域１９を通るイオンにより
導入された結晶欠陥の分布を示す。結晶欠陥の半値幅
は、Ｗ１である。また、図３（ｂ）は、図１のＢ−Ｂに
おける濃度分布であり、ｑ２は、薄膜領域２０を通るイ
オンにより導入された結晶欠陥の分布を示す。結晶欠陥
の半値幅は、Ｗ２である。ｑ１の濃度分布のピーク位置
は、ｑ２の濃度分布のピーク位置より左側（アノード電
極５側）に位置する。また、ｑ１、ｑ２の濃度分布のピ
ーク濃度は、図１０に示す濃度分布ｑのピーク濃度より
小さくなっている。
分布であり、ｑ１は、厚膜領域１９を通るイオンにより
導入された結晶欠陥の分布を示す。結晶欠陥の半値幅
は、Ｗ１である。また、図３（ｂ）は、図１のＢ−Ｂに
おける濃度分布であり、ｑ２は、薄膜領域２０を通るイ
オンにより導入された結晶欠陥の分布を示す。結晶欠陥
の半値幅は、Ｗ２である。ｑ１の濃度分布のピーク位置
は、ｑ２の濃度分布のピーク位置より左側（アノード電
極５側）に位置する。また、ｑ１、ｑ２の濃度分布のピ
ーク濃度は、図１０に示す濃度分布ｑのピーク濃度より
小さくなっている。
【００３９】図３（ｃ）は、アブソーバ１８を用いてイ
オン照射を行った場合に、ｎ−カソード層２に導入され
た結晶欠陥の濃度分布である。アブソーバ１８を用いて
ｎ−カソード層２に結晶欠陥を導入すると、ｑ１の濃度
分布を有する結晶欠陥と、ｑ２の濃度分布を有する結晶
欠陥とが、交互に隣接して形成される。ここで、式１の
条件に合うようにアブソーバ１８を形成すると、２つの
濃度分布ｑ１、ｑ２は、一部において重なり、最終的に
は、図３（ｃ）に示すような半値幅Ｗの濃度分布ｑとな
る。即ち、Ａ−Ａ、Ｂ−Ｂのいずれにおいても、図３
（ｃ）に示すような、半値幅がＷの濃度分布ｑを有し、
かつ、略一定の膜厚の欠陥領域が得られる。具体的に
は、半値幅Ｗ１、Ｗ２が１０μｍ、半値幅Ｗが１５〜２
０μｍとなる。
オン照射を行った場合に、ｎ−カソード層２に導入され
た結晶欠陥の濃度分布である。アブソーバ１８を用いて
ｎ−カソード層２に結晶欠陥を導入すると、ｑ１の濃度
分布を有する結晶欠陥と、ｑ２の濃度分布を有する結晶
欠陥とが、交互に隣接して形成される。ここで、式１の
条件に合うようにアブソーバ１８を形成すると、２つの
濃度分布ｑ１、ｑ２は、一部において重なり、最終的に
は、図３（ｃ）に示すような半値幅Ｗの濃度分布ｑとな
る。即ち、Ａ−Ａ、Ｂ−Ｂのいずれにおいても、図３
（ｃ）に示すような、半値幅がＷの濃度分布ｑを有し、
かつ、略一定の膜厚の欠陥領域が得られる。具体的に
は、半値幅Ｗ１、Ｗ２が１０μｍ、半値幅Ｗが１５〜２
０μｍとなる。
【００４０】工程５：ダイシングによりウエハを分割
し、複数のｐｎ接合ダイオード１００が得られる。
し、複数のｐｎ接合ダイオード１００が得られる。
【００４１】このように、かかる製造方法では、上述の
ような構造のアブソーバ１８を用いることにより、１回
のイオン照射だけで、半値幅の広い欠陥領域７の形成が
可能となる。
ような構造のアブソーバ１８を用いることにより、１回
のイオン照射だけで、半値幅の広い欠陥領域７の形成が
可能となる。
【００４２】図４は、本実施の形態にかかる製造方法に
用いる、他のアブソーバ２８の上面図である。図４にお
いて、符号２９は厚膜領域、符号３０は薄膜領域であ
る。厚膜領域２９は、マトリックス状に配置された、上
面の一辺がａの正方形からなる。また、隣接する厚膜領
域２９の間隔は、すべてｂある。ここで、ａ、ｂ、及び
薄膜領域３０を通るイオンの平均投影飛程の間には、上
述の式１の関係が成立する。具体的には、ａは２０μ
ｍ、ｂは１０μｍとし、Ｒｐは約２０μｍとなる。
用いる、他のアブソーバ２８の上面図である。図４にお
いて、符号２９は厚膜領域、符号３０は薄膜領域であ
る。厚膜領域２９は、マトリックス状に配置された、上
面の一辺がａの正方形からなる。また、隣接する厚膜領
域２９の間隔は、すべてｂある。ここで、ａ、ｂ、及び
薄膜領域３０を通るイオンの平均投影飛程の間には、上
述の式１の関係が成立する。具体的には、ａは２０μ
ｍ、ｂは１０μｍとし、Ｒｐは約２０μｍとなる。
【００４３】かかるアブソーバ２８を用いて欠陥領域を
形成した場合も、アブソーバ１８を用いた場合と同様
に、厚膜領域２９では、図３（ａ）に示すような濃度分
布ｑ１が得られ、薄膜領域では、図３（ｂ）に示すよう
な濃度分布ｑ２が得られる。この結果、全体では、図３
（ｃ）に示すような、欠陥濃度の半値幅がＷで、一定の
膜厚の欠陥領域が形成される。
形成した場合も、アブソーバ１８を用いた場合と同様
に、厚膜領域２９では、図３（ａ）に示すような濃度分
布ｑ１が得られ、薄膜領域では、図３（ｂ）に示すよう
な濃度分布ｑ２が得られる。この結果、全体では、図３
（ｃ）に示すような、欠陥濃度の半値幅がＷで、一定の
膜厚の欠陥領域が形成される。
【００４４】なお、アブソーバ２８は、アブソーバ１８
と同様に、均一な膜厚の板をエッチングして形成しても
良いし、均一な膜厚の板の上に、マトリックス状に正方
形の板を固定して形成しても良い。
と同様に、均一な膜厚の板をエッチングして形成しても
良いし、均一な膜厚の板の上に、マトリックス状に正方
形の板を固定して形成しても良い。
【００４５】実施の形態２．図５は、本実施の形態にか
かる、全体が１１０で表されるｐｎ接合ダイオードの断
面図である。図５中、図９と同一符号は、同一又は相当
箇所を示す。
かる、全体が１１０で表されるｐｎ接合ダイオードの断
面図である。図５中、図９と同一符号は、同一又は相当
箇所を示す。
【００４６】図５に示すように、ｐｎ接合ダイオード１
１０では、アノード電極１５が、略平行に設けられたス
トライプ状の厚膜領域と薄膜領域とからなる。他の部分
の構造は、上述のｐｎ接合ダイオード１００と同一であ
る。厚膜領域の幅ａ、及び薄膜領域の幅ｂは、薄膜領域
を介して注入されるイオンの平均投影飛程をＲｐとする
と、ａ、ｂ、Ｒｐの間に、上述の式１の関係が成立する
ように選択される。
１０では、アノード電極１５が、略平行に設けられたス
トライプ状の厚膜領域と薄膜領域とからなる。他の部分
の構造は、上述のｐｎ接合ダイオード１００と同一であ
る。厚膜領域の幅ａ、及び薄膜領域の幅ｂは、薄膜領域
を介して注入されるイオンの平均投影飛程をＲｐとする
と、ａ、ｂ、Ｒｐの間に、上述の式１の関係が成立する
ように選択される。
【００４７】次に、ｐｎ接合ダイオード１１０の製造方
法について簡単に説明する。ｐｎ接合ダイオード１１０
の製造工程では、まず、実施の形態１のｐｎ接合ダイオ
ード１００と同様の工程１、２を行う。続いて、工程３
において、上述のような、ストライプ状の厚膜領域と薄
膜領域とを有するアノード電極１５を形成する。
法について簡単に説明する。ｐｎ接合ダイオード１１０
の製造工程では、まず、実施の形態１のｐｎ接合ダイオ
ード１００と同様の工程１、２を行う。続いて、工程３
において、上述のような、ストライプ状の厚膜領域と薄
膜領域とを有するアノード電極１５を形成する。
【００４８】続いて、工程４において、アノード電極１
５を通して、ｎ−カソード層２中にプロトン等が注入さ
れ、欠陥領域が形成される。アノード電極１５の厚膜領
域を通るイオンにより導入された結晶欠陥の濃度分布
（図５のＡ−Ａにおける欠陥濃度分布）は、図３（ａ）
のようになる。また、アノード電極１５の薄膜領域を通
るイオンにより導入された結晶欠陥の濃度分布（図５の
Ｂ−Ｂにおける欠陥濃度分布）は、図３（ｂ）のように
なる。従って、最終的な欠陥領域の欠陥濃度の分布は、
実施の形態１と同様に、図３の（ａ）の分布と（ｂ）の
分布とが重なって形成されるため、図３（ｃ）のよう
な、半値幅がＷで、略一定膜厚の欠陥領域となる。
５を通して、ｎ−カソード層２中にプロトン等が注入さ
れ、欠陥領域が形成される。アノード電極１５の厚膜領
域を通るイオンにより導入された結晶欠陥の濃度分布
（図５のＡ−Ａにおける欠陥濃度分布）は、図３（ａ）
のようになる。また、アノード電極１５の薄膜領域を通
るイオンにより導入された結晶欠陥の濃度分布（図５の
Ｂ−Ｂにおける欠陥濃度分布）は、図３（ｂ）のように
なる。従って、最終的な欠陥領域の欠陥濃度の分布は、
実施の形態１と同様に、図３の（ａ）の分布と（ｂ）の
分布とが重なって形成されるため、図３（ｃ）のよう
な、半値幅がＷで、略一定膜厚の欠陥領域となる。
【００４９】最後に、工程５を行うことにより、ｐｎ接
合ダイオード１１０を得ることができる。
合ダイオード１１０を得ることができる。
【００５０】なお、アノード電極１５は、図４に示すア
ブソーバ２８のように、薄膜領域中に、一辺ａの略正方
形の上面を有する厚膜領域を、間隔ｂでマトリックス状
に配置した形状でも良い。
ブソーバ２８のように、薄膜領域中に、一辺ａの略正方
形の上面を有する厚膜領域を、間隔ｂでマトリックス状
に配置した形状でも良い。
【００５１】このように、本実施の形態にかかるｐｎ接
合ダイオード１１０では、サージ電圧による素子破壊を
防止し、高速スイッチングが可能となるとともに、ウエ
ハ上に形成された複数のｐｎ接合ダイオード間における
順電圧降下ＶＦのばらつきを低減できる。
合ダイオード１１０では、サージ電圧による素子破壊を
防止し、高速スイッチングが可能となるとともに、ウエ
ハ上に形成された複数のｐｎ接合ダイオード間における
順電圧降下ＶＦのばらつきを低減できる。
【００５２】また、本実施の形態にかかる製造方法で
は、一定の平均投影飛程Ｒｐでイオンを注入して形成し
た欠陥領域より、欠陥濃度分布のピーク濃度が低く半値
幅の大きい欠陥領域が、１回のイオン注入工程で形成で
きる。このため製造工程の簡略化、製造コストの低減が
可能となる。
は、一定の平均投影飛程Ｒｐでイオンを注入して形成し
た欠陥領域より、欠陥濃度分布のピーク濃度が低く半値
幅の大きい欠陥領域が、１回のイオン注入工程で形成で
きる。このため製造工程の簡略化、製造コストの低減が
可能となる。
【００５３】実施の形態３．図６は、本実施の形態にか
かる、全体が１２０で表されるｐｎ接合ダイオードの断
面図である。図６中、図９と同一符号は、同一又は相当
箇所を示す。
かる、全体が１２０で表されるｐｎ接合ダイオードの断
面図である。図６中、図９と同一符号は、同一又は相当
箇所を示す。
【００５４】図６に示すように、ｐｎ接合ダイオード１
２０では、ｐ−アノード層３上に、ストライプ状の絶縁
層９が、略平行に設けられている。絶縁層９は、例えば
酸化シリコンや窒化シリコンから形成される。絶縁層９
の幅ａ、及び絶縁層９の間隔ｂは、絶縁層９を設けない
領域を介して注入されるイオンの平均投影飛程をＲｐと
すると、ａ、ｂ、Ｒｐの間に、上述の式１の関係が成立
するように選択される。具体的には、幅ａが２０μｍ、
間隔ｂが１０μｍ、平均投影飛程Ｒｐが２０μｍとな
る。また、絶縁層９の膜厚は１０μｍである。カソード
電極５は、絶縁層９の上に形成されるため、図６に示す
ような形状となる。なお、他の部分の構造は、実施の形
態１のｐｎ接合ダイオード１００と同一である。
２０では、ｐ−アノード層３上に、ストライプ状の絶縁
層９が、略平行に設けられている。絶縁層９は、例えば
酸化シリコンや窒化シリコンから形成される。絶縁層９
の幅ａ、及び絶縁層９の間隔ｂは、絶縁層９を設けない
領域を介して注入されるイオンの平均投影飛程をＲｐと
すると、ａ、ｂ、Ｒｐの間に、上述の式１の関係が成立
するように選択される。具体的には、幅ａが２０μｍ、
間隔ｂが１０μｍ、平均投影飛程Ｒｐが２０μｍとな
る。また、絶縁層９の膜厚は１０μｍである。カソード
電極５は、絶縁層９の上に形成されるため、図６に示す
ような形状となる。なお、他の部分の構造は、実施の形
態１のｐｎ接合ダイオード１００と同一である。
【００５５】次に、ｐｎ接合ダイオード１２０の製造方
法について簡単に説明する。ｐｎ接合ダイオード１２０
の製造工程では、実施の形態１のｐｎ接合ダイオード１
００と同様の工程１、２を行う。
法について簡単に説明する。ｐｎ接合ダイオード１２０
の製造工程では、実施の形態１のｐｎ接合ダイオード１
００と同様の工程１、２を行う。
【００５６】続いて、ｐ−カソード電極３の上にストラ
イプ状の絶縁膜９を形成する。絶縁層９は、例えば、Ｃ
ＶＤ法で形成した酸化シリコン膜をストライプ状にエッ
チングして形成する。
イプ状の絶縁膜９を形成する。絶縁層９は、例えば、Ｃ
ＶＤ法で形成した酸化シリコン膜をストライプ状にエッ
チングして形成する。
【００５７】続いて、工程３において、絶縁層９を覆う
ようにアノード電極１５を形成する。アノード電極１５
の表面も、ストライプ状となる。
ようにアノード電極１５を形成する。アノード電極１５
の表面も、ストライプ状となる。
【００５８】続いて、工程４において、絶縁層９を通し
て、ｎ−カソード層２中にプロトン等が注入され、欠陥
領域が形成される。絶縁層９を通るイオンにより導入さ
れた結晶欠陥の濃度分布（図６のＡ−Ａにおける欠陥濃
度分布）は、図３（ａ）のようになる。また、絶縁層９
のない領域を通るイオンにより導入された結晶欠陥の濃
度分布（図６のＢ−Ｂにおける欠陥濃度分布）は、図３
（ｂ）のようになる。従って、最終的な欠陥領域７の欠
陥濃度の分布は、実施の形態１と同様に、図３の（ａ）
の分布と（ｂ）の分布とが重なって形成されるため、図
３（ｃ）のような、半値幅がＷで、略一定膜厚の欠陥領
域となる。
て、ｎ−カソード層２中にプロトン等が注入され、欠陥
領域が形成される。絶縁層９を通るイオンにより導入さ
れた結晶欠陥の濃度分布（図６のＡ−Ａにおける欠陥濃
度分布）は、図３（ａ）のようになる。また、絶縁層９
のない領域を通るイオンにより導入された結晶欠陥の濃
度分布（図６のＢ−Ｂにおける欠陥濃度分布）は、図３
（ｂ）のようになる。従って、最終的な欠陥領域７の欠
陥濃度の分布は、実施の形態１と同様に、図３の（ａ）
の分布と（ｂ）の分布とが重なって形成されるため、図
３（ｃ）のような、半値幅がＷで、略一定膜厚の欠陥領
域となる。
【００５９】最後に、工程５を行うことにより、ｐｎ接
合ダイオード１２０を得ることができる。
合ダイオード１２０を得ることができる。
【００６０】なお、絶縁膜９は、図４に示すアブソーバ
２８のように、ｐ−アノード層３上に、一辺ａの略正方
形の上面を有する絶縁層を、間隔ｂでマトリックス状に
配置したものでも良い。
２８のように、ｐ−アノード層３上に、一辺ａの略正方
形の上面を有する絶縁層を、間隔ｂでマトリックス状に
配置したものでも良い。
【００６１】このように、本実施の形態にかかるｐｎ接
合ダイオード１２０では、サージ電圧による素子破壊を
防止し、高速スイッチングが可能となるとともに、ウエ
ハ上に形成された複数のｐｎ接合ダイオード間における
順電圧降下ＶＦのばらつきを低減できる。
合ダイオード１２０では、サージ電圧による素子破壊を
防止し、高速スイッチングが可能となるとともに、ウエ
ハ上に形成された複数のｐｎ接合ダイオード間における
順電圧降下ＶＦのばらつきを低減できる。
【００６２】また、本実施の形態にかかる製造方法で
は、一定の平均投影飛程Ｒｐでイオンを注入して形成し
た欠陥領域より、欠陥濃度分布のピーク濃度が低く半値
幅の大きな欠陥領域が、１回のイオン注入工程で形成で
きる。このため製造工程の簡略化、製造コストの低減が
可能となる。
は、一定の平均投影飛程Ｒｐでイオンを注入して形成し
た欠陥領域より、欠陥濃度分布のピーク濃度が低く半値
幅の大きな欠陥領域が、１回のイオン注入工程で形成で
きる。このため製造工程の簡略化、製造コストの低減が
可能となる。
【００６３】実施の形態４．図７は、本実施の形態にか
かる、全体が１３０で表されるｐｎ接合ダイオードの断
面図である。図７中、図９と同一符号は、同一又は相当
箇所を示す。
かる、全体が１３０で表されるｐｎ接合ダイオードの断
面図である。図７中、図９と同一符号は、同一又は相当
箇所を示す。
【００６４】図７に示すように、ｐｎ接合ダイオード１
３０では、ｎ−カソード層２の上面（ｐｎ接合面４）
に、ストライプ状の溝部１０が、略平行に設けられてい
る。溝部１０は、ｎ−カソード層２の上面をエッチング
して形成される。溝部１０の間隔ａ、及び溝部１０の幅
ｂは、溝部１０を介して注入されるイオンの平均投影飛
程をＲｐとすると、ａ、ｂ、Ｒｐの間に、上述の式１の
関係が成立するように選択される。具体的には、ａが２
０μｍ、ｂが１０μｍ、Ｒｐが２０μｍとなる。また、
溝部１０の深さは１０μｍである。ｐ−アノード層３、
アノード電極５は、溝部１０を有するｎ−カソード層２
の上に形成されるため、図７に示すような断面形状とな
る。なお、他の部分の構造は、上述のｐｎ接合ダイオー
ド１００と同一である。
３０では、ｎ−カソード層２の上面（ｐｎ接合面４）
に、ストライプ状の溝部１０が、略平行に設けられてい
る。溝部１０は、ｎ−カソード層２の上面をエッチング
して形成される。溝部１０の間隔ａ、及び溝部１０の幅
ｂは、溝部１０を介して注入されるイオンの平均投影飛
程をＲｐとすると、ａ、ｂ、Ｒｐの間に、上述の式１の
関係が成立するように選択される。具体的には、ａが２
０μｍ、ｂが１０μｍ、Ｒｐが２０μｍとなる。また、
溝部１０の深さは１０μｍである。ｐ−アノード層３、
アノード電極５は、溝部１０を有するｎ−カソード層２
の上に形成されるため、図７に示すような断面形状とな
る。なお、他の部分の構造は、上述のｐｎ接合ダイオー
ド１００と同一である。
【００６５】次に、ｐｎ接合ダイオード１３０の製造方
法について簡単に説明する。ｐｎ接合ダイオード１３０
の製造工程では、実施の形態１の工程１と同様に、ｎ＋
カソード層１、ｎ−カソード層２からなるシリコンウエ
ハを準備する。続いて、一般的なリソグラフィ法、エッ
チング法を用いて、ｎ−カソード層２の上面をストライ
プ状にエッチングし、複数の溝部１０を略平行に形成す
る。
法について簡単に説明する。ｐｎ接合ダイオード１３０
の製造工程では、実施の形態１の工程１と同様に、ｎ＋
カソード層１、ｎ−カソード層２からなるシリコンウエ
ハを準備する。続いて、一般的なリソグラフィ法、エッ
チング法を用いて、ｎ−カソード層２の上面をストライ
プ状にエッチングし、複数の溝部１０を略平行に形成す
る。
【００６６】次に、実施の形態１の工程２、３と同じ工
程を行い、ｐ−アノード層３、アノード電極５、及びカ
ソード電極６を形成する。
程を行い、ｐ−アノード層３、アノード電極５、及びカ
ソード電極６を形成する。
【００６７】続いて、工程４において、ｎ−カソード層
２中にプロトン等が注入され、欠陥領域が形成される。
図８は、ｐｎ接合ダイオード１３０の、キャリア濃度及
び結晶欠陥濃度のプロファイルを示す。図８中、図３と
同一符号は、同一又は相当部分を示す。工程４におい
て、溝部１０を通らないイオンにより導入された結晶欠
陥の濃度分布（図７のＡ−Ａにおける欠陥濃度分布）
は、図８（ａ）のようになる。また、溝部１０を通るイ
オンにより導入された結晶欠陥の濃度分布（図７のＢ−
Ｂにおける欠陥濃度分布）は、図８（ｂ）のようにな
る。従って、最終的な欠陥領域の欠陥濃度の分布は、実
施の形態１と同様に、図８の（ａ）の分布と（ｂ）の分
布とが重なって形成されるため、半値幅がＷで、略一定
膜厚の欠陥領域となる。
２中にプロトン等が注入され、欠陥領域が形成される。
図８は、ｐｎ接合ダイオード１３０の、キャリア濃度及
び結晶欠陥濃度のプロファイルを示す。図８中、図３と
同一符号は、同一又は相当部分を示す。工程４におい
て、溝部１０を通らないイオンにより導入された結晶欠
陥の濃度分布（図７のＡ−Ａにおける欠陥濃度分布）
は、図８（ａ）のようになる。また、溝部１０を通るイ
オンにより導入された結晶欠陥の濃度分布（図７のＢ−
Ｂにおける欠陥濃度分布）は、図８（ｂ）のようにな
る。従って、最終的な欠陥領域の欠陥濃度の分布は、実
施の形態１と同様に、図８の（ａ）の分布と（ｂ）の分
布とが重なって形成されるため、半値幅がＷで、略一定
膜厚の欠陥領域となる。
【００６８】最後に、工程５を行うことにより、ｐｎ接
合ダイオード１３０を得ることができる。
合ダイオード１３０を得ることができる。
【００６９】なお、溝部１０に代えて、ｎ−カソード層
２の表面に、一辺ｂの略正方形の開口部を有する凹部
を、間隔ａでマトリックス状に形成しても良い。
２の表面に、一辺ｂの略正方形の開口部を有する凹部
を、間隔ａでマトリックス状に形成しても良い。
【００７０】このように、本実施の形態にかかるｐｎ接
合ダイオード１３０では、サージ電圧による素子破壊を
防止し、高速スイッチングが可能となるとともに、ウエ
ハ上に形成された複数のｐｎ接合ダイオード間における
順電圧降下ＶＦのばらつきを低減できる。
合ダイオード１３０では、サージ電圧による素子破壊を
防止し、高速スイッチングが可能となるとともに、ウエ
ハ上に形成された複数のｐｎ接合ダイオード間における
順電圧降下ＶＦのばらつきを低減できる。
【００７１】また、本実施の形態にかかる製造方法で
は、一定の平均投影飛程Ｒｐでイオンを注入して形成し
た欠陥領域より、欠陥濃度分布のピーク濃度が低く半値
幅の大きい欠陥領域が、１回のイオン注入工程で形成で
きる。このため製造工程の簡略化、製造コストの低減が
可能となる。
は、一定の平均投影飛程Ｒｐでイオンを注入して形成し
た欠陥領域より、欠陥濃度分布のピーク濃度が低く半値
幅の大きい欠陥領域が、１回のイオン注入工程で形成で
きる。このため製造工程の簡略化、製造コストの低減が
可能となる。
【００７２】
【発明の効果】以上の説明から明らかなように、請求項
１にかかるｐｎ接合ダイオードの製造方法では、一定の
平均投影飛程Ｒｐでイオンを注入して形成した欠陥領域
より、欠陥濃度分布のピーク濃度が低く半値幅の大き
い、一定膜厚の欠陥領域が、１回のイオン注入工程で形
成できる。このため製造工程の簡略化、製造コストの低
減が可能となる。
１にかかるｐｎ接合ダイオードの製造方法では、一定の
平均投影飛程Ｒｐでイオンを注入して形成した欠陥領域
より、欠陥濃度分布のピーク濃度が低く半値幅の大き
い、一定膜厚の欠陥領域が、１回のイオン注入工程で形
成できる。このため製造工程の簡略化、製造コストの低
減が可能となる。
【００７３】請求項２にかかるアブソーバを用いること
により、１回のイオン注入工程で、欠陥濃度分布のピー
ク濃度が低く半値幅の大きい欠陥領域の形成が可能とな
る。
により、１回のイオン注入工程で、欠陥濃度分布のピー
ク濃度が低く半値幅の大きい欠陥領域の形成が可能とな
る。
【００７４】請求項３にかかるアノード電極を用いるこ
とにより、１回のイオン注入工程で、欠陥濃度分布のピ
ーク濃度が低く半値幅の大きい欠陥領域の形成が可能と
なる。
とにより、１回のイオン注入工程で、欠陥濃度分布のピ
ーク濃度が低く半値幅の大きい欠陥領域の形成が可能と
なる。
【００７５】請求項４にかかるアノード電極を用いるこ
とにより、欠陥領域の形成が容易に行える。
とにより、欠陥領域の形成が容易に行える。
【００７６】請求項５にかかるアノード電極を用いるこ
とにより、欠陥領域の形成が容易に行える。
とにより、欠陥領域の形成が容易に行える。
【００７７】請求項６にかかる絶縁層を用いることによ
り、１回のイオン注入工程で、欠陥濃度分布のピーク濃
度が低く半値幅の大きい欠陥領域の形成が可能となる。
り、１回のイオン注入工程で、欠陥濃度分布のピーク濃
度が低く半値幅の大きい欠陥領域の形成が可能となる。
【００７８】請求項７にかかる絶縁層を用いることによ
り、欠陥領域の形成が容易に行える。
り、欠陥領域の形成が容易に行える。
【００７９】請求項８にかかる絶縁層を用いることによ
り、欠陥領域の形成が容易に行える。
り、欠陥領域の形成が容易に行える。
【００８０】請求項９にかかるアノード層を用いること
により、１回のイオン注入工程で、欠陥濃度分布のピー
ク濃度が低く半値幅の大きい欠陥領域の形成が可能とな
る。
により、１回のイオン注入工程で、欠陥濃度分布のピー
ク濃度が低く半値幅の大きい欠陥領域の形成が可能とな
る。
【００８１】請求項１０にかかるアノード層を用いるこ
とにより、欠陥領域の形成が容易に行える。
とにより、欠陥領域の形成が容易に行える。
【００８２】請求項１１にかかるアノード層を用いるこ
とにより、欠陥領域の形成が容易に行える。
とにより、欠陥領域の形成が容易に行える。
【００８３】請求項１２にかかるイオンを用いることに
より、欠陥領域の形成が容易に行える。
より、欠陥領域の形成が容易に行える。
【００８４】請求項１３にかかるｐｎ接合ダイオードで
は、サージ電圧による素子破壊を防止し、高速スイッチ
ングが可能となる。また、順電圧降下ＶＦのばらつきの
小さいｐｎ接合ダイオードを提供できる。
は、サージ電圧による素子破壊を防止し、高速スイッチ
ングが可能となる。また、順電圧降下ＶＦのばらつきの
小さいｐｎ接合ダイオードを提供できる。
【００８５】請求項１４にかかるｐｎ接合ダイオードで
は、順電圧降下ＶＦのばらつきの小さいｐｎ接合ダイオ
ードを安価に提供できる。
は、順電圧降下ＶＦのばらつきの小さいｐｎ接合ダイオ
ードを安価に提供できる。
【００８６】請求項１５にかかるｐｎ接合ダイオードで
は、順電圧降下ＶＦのばらつきの小さいｐｎ接合ダイオ
ードを安価に提供できる。
は、順電圧降下ＶＦのばらつきの小さいｐｎ接合ダイオ
ードを安価に提供できる。
【００８７】請求項１６にかかるｐｎ接合ダイオードで
は、順電圧降下ＶＦのばらつきの小さいｐｎ接合ダイオ
ードを安価に提供できる。
は、順電圧降下ＶＦのばらつきの小さいｐｎ接合ダイオ
ードを安価に提供できる。
【００８８】請求項１７にかかるｐｎ接合ダイオードで
は、順電圧降下ＶＦのばらつきの小さいｐｎ接合ダイオ
ードを安価に提供できる。
は、順電圧降下ＶＦのばらつきの小さいｐｎ接合ダイオ
ードを安価に提供できる。
【図１】 本発明の実施の形態１にかかるｐｎ接合ダイ
オードの断面図である。
オードの断面図である。
【図２】 本発明の実施の形態１にかかるｐｎ接合ダイ
オードの製造に用いるアブソーバである。
オードの製造に用いるアブソーバである。
【図３】 本発明の実施の形態１にかかるｐｎ接合ダイ
オードの不純物濃度の分布及び欠陥濃度の分布である。
オードの不純物濃度の分布及び欠陥濃度の分布である。
【図４】 本発明の実施の形態１にかかるｐｎ接合ダイ
オードの製造に用いる他のアブソーバである。
オードの製造に用いる他のアブソーバである。
【図５】 本発明の実施の形態２にかかるｐｎ接合ダイ
オードの断面図である。
オードの断面図である。
【図６】 本発明の実施の形態３にかかるｐｎ接合ダイ
オードの断面図である。
オードの断面図である。
【図７】 本発明の実施の形態４にかかるｐｎ接合ダイ
オードの断面図である。
オードの断面図である。
【図８】 本発明の実施の形態４にかかるｐｎ接合ダイ
オードの不純物濃度及び欠陥濃度の分布である。
オードの不純物濃度及び欠陥濃度の分布である。
【図９】 従来のｐｎ接合ダイオードの断面図である。
【図１０】 従来のｐｎ接合ダイオードの不純物濃度の
分布及び欠陥濃度の分布である。
分布及び欠陥濃度の分布である。
１ ｎ＋カソード層、２ ｎ−カソード層、３ ｐ−ア
ノード層、４ ｐｎ接合面、５ アノード電極、６ カ
ソード電極、７ 欠陥領域、１８ アブソーバ、１００
ｐｎ接合ダイオード。
ノード層、４ ｐｎ接合面、５ アノード電極、６ カ
ソード電極、７ 欠陥領域、１８ アブソーバ、１００
ｐｎ接合ダイオード。
Claims (17)
- 【請求項１】 カソード層に欠陥領域を形成するｐｎ接
合ダイオードの製造方法であって、 ｎ型のカソード層を有する半導体ウエハを準備する準備
工程と、 該カソード層上にｐ型のアノード層を形成し、該カソー
ド層と該アノード層との界面をｐｎ接合面とするアノー
ド層形成工程と、 該半導体ウエハの裏面にカソード電極を形成し、該アノ
ード層の上面にアノード電極を形成する電極形成工程
と、 該アノード層にイオンを注入し、該ｐｎ接合面近傍の該
アノード層に欠陥領域を形成する欠陥領域形成工程とを
含み、該欠陥領域形成工程が、 平均投影飛程Ｒｐが互いに異なる該イオンを同時に注入
して、第１注入領域と第２注入領域とを隣接するように
交互に形成し、該第１注入領域と該第２注入領域とに形
成された結晶欠陥の濃度分布を一部において重ねて、略
一定の膜厚の欠陥領域を形成する工程を含むことを特徴
とするｐｎ接合ダイオードの製造方法。 - 【請求項２】 上記欠陥領域形成工程が、 幅ａの厚膜領域と幅ｂの薄膜領域とが交互に形成された
アブソーバであって、該薄膜領域を通過した上記イオン
の平均投影飛程Ｒｐが、 Ｒｐ≧ａ−ｂ の関係を満たすように幅ａと幅ｂが選択されたアブソー
バを介して上記イオンを注入する工程であることを特徴
とする請求項１に記載の製造方法。 - 【請求項３】 上記電極形成工程が、 幅ａの厚膜領域と幅ｂの薄膜領域とが交互に形成された
アノード電極であって、該薄膜領域を通過した上記イオ
ンの平均投影飛程Ｒｐが、 Ｒｐ≧ａ−ｂ の関係を満たすように幅ａと幅ｂが選択されたアノード
電極を形成する工程を含み、 上記欠陥領域形成工程が、該アノード電極を介して該イ
オンを注入する工程であることを特徴とする請求項１に
記載の製造方法。 - 【請求項４】 上記厚膜領域と上記薄膜領域が、それぞ
れが略平行に設けられたストライプ状の領域からなるこ
とを特徴とする請求項２又は３に記載の製造方法。 - 【請求項５】 上記厚膜領域が、上記薄膜領域中にマト
リックス状に配置された、上面が一辺ａの略正方形の領
域からなることを特徴とする請求項２又は３に記載の製
造方法。 - 【請求項６】 上記アノード層形成工程後に、該アノー
ド層上に、 幅ａの絶縁層が、幅ｂの間隔を隔てて形成された絶縁領
域であって、該絶縁層を通らない上記イオンの平均投影
飛程Ｒｐが、 Ｒｐ≧ａ−ｂ の関係を満たすように幅ａと幅ｂが選択された絶縁領域
を形成する工程を含み、 上記欠陥領域形成工程が、該絶縁領域を介して該イオン
を注入する工程であることを特徴とする請求項１に記載
の製造方法。 - 【請求項７】 上記絶縁層が、それぞれが略平行に設け
られたストライプ状の領域からなることを特徴とする請
求項６に記載の製造方法。 - 【請求項８】 上記絶縁層が、上記アノード層上にマト
リックス状に配置された、上面が一辺ａの略正方形の領
域からなることを特徴とする請求項６に記載の製造方
法。 - 【請求項９】 上記準備工程後に、 上記アノード層の表面に、幅ａの間隔を隔てて幅ｂの凹
部が形成されたアノード層であって、該凹部を通る上記
イオンの平均投影飛程Ｒｐが、 Ｒｐ≧ａ−ｂ の関係を満たすように幅ａと幅ｂが選択されたアノード
層を形成する工程を含み、 上記欠陥領域形成工程が、該アノード層の該表面を通し
て該イオンを注入する工程であることを特徴とする請求
項１に記載の製造方法。 - 【請求項１０】 上記凹部が、それぞれが略平行に設け
られたストライプ状の溝部からなることを特徴とする請
求項９に記載の製造方法。 - 【請求項１１】 上記凹部が、上記アノード層の表面に
マトリックス状に形成された、開口部が一辺ａの略正方
形の凹部からなることを特徴とする請求項９に記載の製
造方法。 - 【請求項１２】 上記欠陥形成工程が、プロトン及びヘ
リウムイオンから選択されるイオンを、１回のイオン照
射で上記カソード層に注入する工程を含むことを特徴と
する請求項１〜１１のいずれかに記載の製造方法。 - 【請求項１３】 カソード層に欠陥領域を有するｐｎ接
合ダイオードであって、 ｎ型のカソード層を有する半導体ウエハと、 該カソード層上に形成され、該カソード層との界面がｐ
ｎ接合面となるｐ型のアノード層と、 該半導体ウエハの裏面に形成されたカソード電極と、 該アノード層の上面に形成されたアノード電極と、 該ｐｎ接合面近傍の該アノード層に、イオンを注入して
形成された略一定の膜厚の欠陥領域とを含み、 該欠陥領域が、略一定の平均投影飛程Ｒｐでイオンを注
入して形成した欠陥領域より、欠陥濃度の半値幅が大き
い領域であることを特徴とするｐｎ接合ダイオード。 - 【請求項１４】 上記欠陥領域が、上記イオンの平均投
影飛程Ｒｐが互いに異なる第１注入領域と第２注入領域
とを隣接するように交互に形成して、該第１注入領域と
該第２注入領域との欠陥濃度分布を一部において重ね、
欠陥濃度の半値幅を略一定とした欠陥領域からなること
を特徴とする請求項１３に記載のｐｎ接合ダイオード。 - 【請求項１５】 上記アノード電極が、 幅ａの厚膜領域と幅ｂの薄膜領域とが交互に形成された
アノード電極であって、該薄膜領域を通過する上記イオ
ンの平均投影飛程Ｒｐが、 Ｒｐ≧ａ−ｂ の関係を満たすように幅ａと幅ｂが選択されたアノード
電極からなることを特徴とする請求項１３に記載のｐｎ
接合ダイオード。 - 【請求項１６】 上記アノード層上に、幅ａの絶縁層
が、幅ｂの間隔を隔てて形成された絶縁領域であって、
該絶縁層を通らない上記イオンの平均投影飛程Ｒｐが、 Ｒｐ≧ａ−ｂ の関係を満たすように幅ａと幅ｂが選択された絶縁領域
が形成されたことを特徴とする請求項１３に記載のｐｎ
接合ダイオード。 - 【請求項１７】 上記アノード層が、幅ａの間隔を隔て
て幅ｂの凹部が上記ｐｎ接合面に形成されたアノード層
であって、該凹部を通る上記イオンの平均投影飛程Ｒｐ
が、 Ｒｐ≧ａ−ｂ の関係を満たすように幅ａと幅ｂが選択されたアノード
層であることを特徴とする請求項１３に記載のｐｎ接合
ダイオード。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002023676A JP4146645B2 (ja) | 2002-01-31 | 2002-01-31 | ｐｎ接合ダイオードの製造方法及びｐｎ接合ダイオード |
| US10/331,646 US6709914B2 (en) | 2002-01-31 | 2002-12-31 | Manufacturing process of pn junction diode device and pn junction diode device |
| CH00145/03A CH696374A5 (de) | 2002-01-31 | 2003-01-31 | Herstellungsverfahren für eine PN-Sperrschicht-Diodenvorrichtung, und eine PN-Sperrschicht-Diodenvorrichtung. |
| DE10303942A DE10303942B4 (de) | 2002-01-31 | 2003-01-31 | Herstellungsverfahren für eine PN-Sperrschicht-Diodenvorrichtung, und eine PN-Sperrschicht-Diodenvorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002023676A JP4146645B2 (ja) | 2002-01-31 | 2002-01-31 | ｐｎ接合ダイオードの製造方法及びｐｎ接合ダイオード |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003224134A true JP2003224134A (ja) | 2003-08-08 |
| JP2003224134A5 JP2003224134A5 (ja) | 2005-06-09 |
| JP4146645B2 JP4146645B2 (ja) | 2008-09-10 |
Family
ID=27606411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002023676A Expired - Fee Related JP4146645B2 (ja) | 2002-01-31 | 2002-01-31 | ｐｎ接合ダイオードの製造方法及びｐｎ接合ダイオード |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6709914B2 (ja) |
| JP (1) | JP4146645B2 (ja) |
| CH (1) | CH696374A5 (ja) |
| DE (1) | DE10303942B4 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006108346A (ja) * | 2004-10-05 | 2006-04-20 | Matsushita Electric Ind Co Ltd | チップ型半導体素子とその製造方法 |
| US7919790B2 (en) | 2008-02-08 | 2011-04-05 | Fuji Electric Systems Co., Ltd. | Semiconductor device and method of producing the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100361316C (zh) * | 2005-10-28 | 2008-01-09 | 冯守华 | 原子级p-n结单晶整流器及其应用 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2963204B2 (ja) | 1990-12-12 | 1999-10-18 | 三菱電機株式会社 | 絶縁ゲート型バイポーラトランジスタの製造方法 |
| JPH10116998A (ja) | 1996-10-14 | 1998-05-06 | Toyota Motor Corp | 半導体装置およびその製造方法 |
| GB9709642D0 (en) | 1997-05-14 | 1997-07-02 | Plessey Semiconductors Ltd | Improvements in or relating to semiconductor devices |
| US6261874B1 (en) * | 2000-06-14 | 2001-07-17 | International Rectifier Corp. | Fast recovery diode and method for its manufacture |
-
2002
- 2002-01-31 JP JP2002023676A patent/JP4146645B2/ja not_active Expired - Fee Related
- 2002-12-31 US US10/331,646 patent/US6709914B2/en not_active Expired - Fee Related
-
2003
- 2003-01-31 DE DE10303942A patent/DE10303942B4/de not_active Expired - Fee Related
- 2003-01-31 CH CH00145/03A patent/CH696374A5/de not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006108346A (ja) * | 2004-10-05 | 2006-04-20 | Matsushita Electric Ind Co Ltd | チップ型半導体素子とその製造方法 |
| US7919790B2 (en) | 2008-02-08 | 2011-04-05 | Fuji Electric Systems Co., Ltd. | Semiconductor device and method of producing the same |
| US8076173B2 (en) | 2008-02-08 | 2011-12-13 | Fuji Electric Co., Ltd. | Semiconductor device and method of producing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10303942B4 (de) | 2007-12-06 |
| US20030141513A1 (en) | 2003-07-31 |
| JP4146645B2 (ja) | 2008-09-10 |
| CH696374A5 (de) | 2007-05-15 |
| DE10303942A1 (de) | 2003-08-21 |
| US6709914B2 (en) | 2004-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101015460B1 (ko) | 반도체장치 | |
| US9159819B2 (en) | Semiconductor device and RC-IGBT with zones directly adjoining a rear side electrode | |
| WO2017047285A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5641055B2 (ja) | 半導体装置およびその製造方法 | |
| US8450777B2 (en) | Method for manufacturing a reverse-conducting insulated gate bipolar transistor | |
| US20070080407A1 (en) | Insulated gate bipolar transistor | |
| JP6111572B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US10468510B2 (en) | Semiconductor device and manufacturing method of the same | |
| US9887190B2 (en) | Semiconductor device and method for manufacturing the same | |
| US20120043582A1 (en) | Semiconductor device having both igbt area and diode area | |
| US20080079119A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP3925319B2 (ja) | 半導体素子 | |
| WO2014041652A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3951738B2 (ja) | 半導体装置の製造方法 | |
| JPH1050724A (ja) | 半導体装置 | |
| JP2018530916A (ja) | フラットゲート転流型サイリスタ | |
| CN101847579B (zh) | 用于制造功率半导体器件的方法 | |
| EP0837506A2 (en) | Semiconductor device with defect layer and method of manufacturing the same | |
| JP4146645B2 (ja) | ｐｎ接合ダイオードの製造方法及びｐｎ接合ダイオード | |
| JP2006186134A (ja) | 半導体装置 | |
| JP2003224134A5 (ja) | ||
| JP3303914B2 (ja) | 発光素子およびその製造方法 | |
| KR101811922B1 (ko) | 고주파수 전력 다이오드 및 그 제조 방법 | |
| JP7070303B2 (ja) | 半導体装置 | |
| JP2561963B2 (ja) | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040831 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040831 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060407 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070814 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071015 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080620 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |