JP2011146673A - ダイオードとその製造方法 - Google Patents

ダイオードとその製造方法 Download PDF

Info

Publication number
JP2011146673A
JP2011146673A JP2010169360A JP2010169360A JP2011146673A JP 2011146673 A JP2011146673 A JP 2011146673A JP 2010169360 A JP2010169360 A JP 2010169360A JP 2010169360 A JP2010169360 A JP 2010169360A JP 2011146673 A JP2011146673 A JP 2011146673A
Authority
JP
Japan
Prior art keywords
oxygen
concentration
region
semiconductor substrate
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010169360A
Other languages
English (en)
Other versions
JP5156059B2 (ja
Inventor
Takahide Sugiyama
隆英 杉山
Tadashi Misumi
忠司 三角
Shinya Iwasaki
真也 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2010169360A priority Critical patent/JP5156059B2/ja
Priority to CN201010589260.9A priority patent/CN102104074B/zh
Priority to US12/967,373 priority patent/US8698285B2/en
Priority to DE102010063159A priority patent/DE102010063159B4/de
Publication of JP2011146673A publication Critical patent/JP2011146673A/ja
Application granted granted Critical
Publication of JP5156059B2 publication Critical patent/JP5156059B2/ja
Priority to US14/193,434 priority patent/US8846544B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/92—Controlling diffusion profile by oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】重金属を利用することなく、異なる種類の結晶欠陥が混在したダイオードを提供すること。
【解決手段】ダイオード１０は、半導体基板２０と、半導体基板２０の第１主面２０ａに形成されているカソード電極３０と、半導体基板２０の第２主面２０ｂに形成されているアノード電極７０を備えている。半導体基板２０は、酸素・空孔欠陥の濃度が複空孔欠陥の濃度よりも高い第１領域９０Ａと、複空孔欠陥の濃度が酸素・空孔欠陥の濃度よりも高い第２領域８０Ａを有する。
【選択図】図１３

Description

本発明は、ダイオードに関する。本発明は特に、パワーデバイスに逆並列に接続されるフリーホイールダイオードに関する。
ダイオードは、様々な電気回路に用いられており、その作用は広範囲に及んでいる。例えば、負荷に供給する電力を制御するためのインバータ回路には、ブリッジ接続したパワーデバイスのそれぞれにダイオードが逆並列に接続されている。この種のダイオードは、フリーホイールダイオード（Free Wheel Diode:以下、FWDという）と呼ばれており、パワーデバイスが負荷電流をＯＮ/ＯＦＦ制御したときにその負荷電流を転流させている。
近年、ハイブリッド車両及び電気車両に搭載されるモータを制御するインバータ回路では、低スイッチング損失及び高サージ耐圧が求められている。これらの要求に応えるために、ＦＷＤのリバースリカバリー特性の改善が進められている。具体的には、半導体基板内に結晶欠陥を形成することによって、低スイッチング損失に寄与するリバースリカバリー電荷（Ｑｒｒ）の低減と、サージ電圧の抑制に寄与するリカバリー電流のソフト化が進められている。
特許文献１〜３には、重金属の拡散を利用して形成される結晶欠陥と荷電粒子の照射を利用して形成される結晶欠陥の双方を半導体基板内に混在させることにより、ＦＷＤのリバースリカバリー特性を改善する技術が開示されている。
国際公開第９９／０９６００号パンフレット 特開平６−３５０１０号公報 特開２００４−８８０１２号公報
一般的に、結晶欠陥のエネルギー準位は、電子と正孔の再結合中心であるとともに、高電界が加わったときには（逆バイアス状態）、電子と正孔の発生中心でもある。このため、結晶欠陥が半導体基板内に多量に形成されると、逆バイアス状態において、リーク電流の増加を招いてしまう。重金属の拡散を利用して形成される結晶欠陥は、電子と正孔を発生する度合い（電子と正孔の発生確率ともいう）が低いので、リーク電流を抑制することができる。しかしながら、重金属の拡散を利用して形成される結晶欠陥は、電子と正孔の再結合の度合い（電子と正孔の再結合確率ともいう）が温度に依存して変動し易いという問題を有する。一方、荷電粒子の照射を利用して形成される結晶欠陥では、電子と正孔の再結合確率が温度に依存しないという特徴を有する。特許文献１〜３では、重金属の拡散を利用して形成される結晶欠陥と荷電粒子の照射を利用して形成される結晶欠陥の双方が半導体基板内に混在しているので、リーク電流の増加を抑えながら、リバースリカバリー電荷（Ｑｒｒ）の低減と、リカバリー電流のソフト化を実現することができる。
しかしながら、特許文献１〜３では、重金属（例えば、白金）を利用して結晶欠陥が形成されている。重金属をドーピングする処理工程では、汚染を防止するために、一般的な半導体製造設備とは別に、専用の設備を必要とする。このため、重金属の利用は、製造コストを大幅に増大させるという問題がある。
本明細書で開示される技術は、重金属を利用することなく、異なる種類の結晶欠陥が混在したダイオードを提供することを目的としている。
本発明者らは、結晶欠陥のエネルギー準位に着目した。重金属の拡散を利用して形成される結晶欠陥は、伝導帯エネルギー端（Ｅｃ）から約０．２３ｅＶ低いレベルに再結合中心エネルギー準位を有する。一方、荷電粒子の照射を利用して形成される結晶欠陥は、複数の原子空孔が結合した複空孔欠陥であり、伝導帯エネルギー端（Ｅｃ）から約０．４０ｅＶ低いレベルに再結合中心エネルギー準位を有する。相対的に、重金属の拡散を利用して形成される結晶欠陥は浅いエネルギー準位を有し、荷電粒子の照射を利用して形成される結晶欠陥は深いエネルギー準位を有する。
本発明者らの検討の結果、電子と正孔の再結合確率及び発生確率は、結晶欠陥のエネルギー準位に依存することが分かってきた。図１に、単一トラップと仮定したときの結晶欠陥のエネルギー準位と電子と正孔の再結合確率及び発生確率の関係を示す。図１に示されるように、結晶欠陥のエネルギー準位が浅い場合（例えば、重金属の拡散を利用して形成される結晶欠陥）は、電子と正孔の発生確率が低くなり、リーク電流の発生が抑えられる。しかしながら、電子と正孔の再結合確率は、温度に依存して変動する。一方、結晶欠陥のエネルギー準位が高い場合（例えば、荷電粒子の照射を利用して形成される結晶欠陥）は、電子と正孔の再結合確率は温度に依存しないという特徴を有する。このように、電子と正孔の再結合確率及び発生確率は、結晶欠陥のエネルギー準位に依存することが分かってきた。すなわち、重金属の拡散を利用して形成される結晶欠陥と同等の浅いエネルギー準位の結晶欠陥を形成すれば、重金属を利用することなく、異なる種類の結晶欠陥を混在させたダイオードを具現化することができる。
本明細書で開示されるダイオードは、半導体基板と、半導体基板の第１主面に形成されているカソード電極と、半導体基板の第２主面に形成されているアノード電極を備えている。半導体基板は、酸素・空孔欠陥の濃度が複空孔欠陥の濃度よりも高い第１領域と、複空孔欠陥の濃度が酸素・空孔欠陥の濃度よりも高い第２領域を有する。本明細書で開示されるダイオードでは、酸素・空孔欠陥が形成されていることを特徴としている。酸素・空孔欠陥は、伝導帯端（Ｅｃ）から約０．１７ｅＶ低いレベルにエネルギー準位を有しており、重金属の拡散を利用して形成される結晶欠陥のエネルギー準位とほぼ同等である。したがって、酸素・空孔欠陥は、重金属の拡散を利用して形成される結晶欠陥を代替することが可能である。酸素・空孔欠陥を利用すれば、重金属を利用することなく、異なる種類の結晶欠陥を混在させたダイオードを具現化することができる。
本明細書で開示されるダイオードでは、酸素・空孔欠陥の濃度が、半導体基板内にピーク値を有しないことが好ましい。ここでいうピーク値とは、半導体基板の厚み方向において極大値を有しないことである。したがって、酸素・空孔欠陥の濃度が、厚み方向に沿って単調に増加又は減少するような場合は、ピーク値を有しないと評価される。より好ましくは、酸素・空孔欠陥の濃度が、半導体基板の第１主面から第２主面まで一定であることが望ましい。これらの態様によると、リーク電流の増加を抑えながら、リバースリカバリー電荷（Ｑｒｒ）を大幅に低減することができる。
本明細書で開示されるダイオードでは、第１領域の酸素・空孔欠陥の濃度が、少なくとも１×１０13ｃｍ-3以上であるのが望ましい。この濃度以上であれば、意図的に酸素を導入することによって形成された酸素・空孔欠陥であると評価できる。
本明細書では、酸素・空孔欠陥の濃度が複空孔欠陥の濃度よりも高い第１領域と複空孔欠陥の濃度が酸素・空孔欠陥の濃度よりも高い第２領域とを有する半導体基板を備えたダイオードの製造方法を提供することができる。このダイオードの製造方法は、半導体基板内に酸素を導入する酸素導入工程と、その半導体基板の所定深さに向けて荷電粒子を照射する荷電粒子照射工程とを備える。酸素導入工程を実施することにより、半導体基板内に酸素・空孔欠陥の濃度の高い領域を形成することができる。さらに、荷電粒子照射工程では、荷電粒子を局所深さに照射する。これにより、半導体基板内には、酸素・空孔欠陥の濃度が複空孔欠陥の濃度よりも高い第１領域と、複空孔欠陥の濃度が酸素・空孔欠陥の濃度よりも高い第２領域が形成される。
酸素導入工程は、半導体基板の一方の主面に酸化膜を形成する第１工程と、酸化膜が残存する状態で半導体基板を熱処理する第２工程とを有することが好ましい。簡易なプロセスで半導体基板内に酸素を導入することができる。
第１工程では、酸化膜を形成するときの温度が１１００〜１２００℃に設定されており、その酸化時間が１０〜５００分に設定されているのが望ましい。第２工程では、熱処理の温度が１１５０℃以上に設定されているのが望ましい。これにより、高濃度の酸素を半導体基板内に導入することができる。
酸素導入工程では、半導体基板内の酸素濃度が厚さ方向の全域で増加するのが望ましい。これにより、半導体基板内に酸素・空孔欠陥の濃度の高い領域を確実に形成することができる。
本明細書で開示される技術によると、重金属を利用することなく、浅いエネルギー準位の結晶欠陥と深いエネルギー準位の結晶欠陥が混在したダイオードを提供することができる。
結晶欠陥のエネルギー準位と電子・正孔の再結合／発生確率の関係を示す。 実施例のダイオードの要部断面図を模式的に示す。 実施例のダイオードの製造工程の概略を示す。 実施例のダイオードの製造過程における要部断面図を示す（１）。 実施例のダイオードの製造過程における要部断面図を示す（２）。 エピタキシャル層に導入される酸素濃度の計算値を示す。 エピタキシャル層に導入される酸素濃度の実測値を示す。 実施例のダイオードの製造過程における要部断面図を示す（３）。 実施例のダイオードの製造過程における要部断面図を示す（４）。 実施例のダイオードの製造過程における要部断面図を示す（５）。 実施例のダイオードの製造過程における要部断面図を示す（６）。 実施例のダイオードの製造過程における要部断面図を示す（７）。 実施例のダイオードの不純物濃度の分布と結晶欠陥の分布を示す。 １つの変形例のダイオードの不純物濃度の分布と結晶欠陥の分布を示す。 他の１つの変形例のダイオードの不純物濃度の分布と結晶欠陥の分布を示す。
本明細書で開示される技術の特徴を整理しておく。
（第１特徴）ダイオードは、ｎ＋型のカソード領域と、ｎ型の電界抑止領域と、ｎ−型の電圧保持領域と、ｐ＋型のアノード領域を備えた縦型のＰＩＮダイオードである。
（第２特徴）酸素・空孔欠陥の濃度が複空孔欠陥の濃度よりも高い第１領域は、電圧保持領域に位置している。
（第３特徴）酸素・空孔欠陥の濃度は、少なくとも１×１０13ｃｍ-3以上である。この濃度以上であれば、意図的に酸素を導入することによって形成された酸素・空孔欠陥であると評価できる。
（第４特徴）複空孔欠陥の濃度が酸素・空孔欠陥の濃度よりも高い第２領域は、電圧保持領域とアノード領域のｐｎ接合界面近傍に位置している。さらに、この第２領域のピーク値は、電圧保持領域とアノード領域のｐｎ接合界面近傍のうちの電圧保持領域側に位置しているのが望ましい。より好ましくは、この第２領域は、アノード領域に位置していないのが望ましい。
（第５特徴）第４特徴において、複空孔欠陥の濃度が酸素・空孔欠陥の濃度よりも高い追加の第２領域が、電界抑止領域と電圧保持領域の界面近傍に位置している。
（第６特徴）酸素・空孔欠陥の再結合中心エネルギー準位は、伝導帯エネルギー端から０．１５ｅＶ〜０．２５ｅＶの範囲内に形成された電子トラップ準位である。
（第７特徴）複空孔欠陥の再結合中心エネルギー準位は、伝導帯エネルギー端から０．３５ｅＶ〜０．５５ｅＶの範囲内に形成された電子トラップ準位である。
図２に、ダイオード１０の要部断面図を模式的に示す。後述の製造方法でも説明するように、図２は、素子領域のみを図示しており、素子領域の周囲に設けられている終端領域は図示されていない。ダイオード１０は、シリコン単結晶の半導体基板２０と、半導体基板２０の第１主面２０ａに形成されているカソード電極３０と、半導体基板２０の第２主面２０ｂに形成されているアノード電極７０を備えている。ダイオード１０は、所謂縦型のＰＩＮダイオードに属する。
図２に示されるように、半導体基板２０は、カソード領域４２と、そのカソード領域４２上に形成されている電界抑止領域４４と、電界抑止領域４４上に形成されている電圧保持領域５０と、電圧保持領域５０上に形成されているアノード領域６０を備えている。カソード領域４２と電界抑止領域４４は、電圧保持領域５０よりもｎ型の不純物を高濃度に含んでおり、ｎ型不純物導入領域４０ともいう。カソード領域４２は、カソード電極３０に接触している。電圧保持領域５０は、ｎ型不純物導入領域４０とアノード領域６０を隔てており、ｎ型の不純物を低濃度に含んでおり、その不純物濃度はｎ型不純物導入領域４０よりも薄い。アノード領域６０は、ｐ型の不純物を高濃度に含んでおり、アノード電極７０に接触している。
次に、ダイオード１０の製造方法を説明する。図３に、ダイオード１０の製造工程の概略を示す。以下、図３の製造工程の概略を参照にしながら、ダイオード１０の要部断面図を用いて製造工程を説明する。まず、図４に示されるように、ｎ型の下地基板１４０（後に、ｎ型不純物導入領域４０となる）を準備する。一例として、下地基板１４０の不純物濃度は、約１×１０15ｃｍ-3である。次に、エピタキシャル成長技術を利用して、下地基板１４０上にｎ−型のエピタキシャル層１５０（後に、電圧保持領域５０及びアノード領域６０となる）を結晶成長させる。一例として、エピタキシャル層１５０の厚みは約１００μｍであり、その不純物濃度は約１×１０14ｃｍ-3である。
次に、図５に示されるように、熱酸化技術を利用して、酸化雰囲気下でエピタキシャル層１５０上にシリコン酸化膜５２を形成する。この熱酸化工程は、雰囲気温度が１１００〜１２００℃に設定されているとともに、熱酸化時間が１０〜５００分に設定されているのが望ましい。この条件の熱酸化工程によって、エピタキシャル層１５０の表層部には、固溶限濃度にまで酸素が溶け込む。次に、熱処理技術を利用して、不活性ガス雰囲気下でエピタキシャル層１５０の表層部に固溶限濃度にまで溶け込んだ酸素をエピタキシャル層１５０の深部に向けて拡散させる。この熱処理工程は、雰囲気温度が１１５０℃以上であるのが望ましい。この条件の熱処理工程によって、少なくとも後述するヘリウム照射工程でヘリウムが照射される飛程位置よりも深い位置にまで酸素を拡散させることができる。具体的には、導入される酸素濃度の目標値は、深さが１０μｍで１×１０17ｃｍ-3以上、より好ましくは深さが２０μｍで１×１０17ｃｍ-3以上であるのが望ましい。
図６に、熱酸化工程及び熱処理工程でエピタキシャル層１５０に導入される酸素の計算値を示す。図７に、熱酸化工程及び熱処理工程でエピタキシャル層１５０に導入される酸素の実測値を示す。縦軸が酸素濃度であり、横軸がエピタキシャル層１５０の表面からの深さである。
図６では、計算値１と計算値２が熱酸化工程のみを実施したと想定した場合の結果である。計算値１の熱酸化工程は、雰囲気温度が１１００℃であり、熱酸化時間が４９分間である。計算値２の熱酸化工程は、雰囲気温度が１２００℃であり、熱酸化時間が１０分間である。計算値３〜５は、熱酸化工程と熱処理工程の両方を実施したと想定した場合の結果である。計算値３の熱酸化工程は、雰囲気温度が１１００℃であり、熱酸化時間が４９分間である。計算値４の熱酸化工程は、雰囲気温度が１１５０℃であり、熱酸化時間が１８０分間である。計算値５の熱酸化工程は、雰囲気温度が１１５０℃であり、熱酸化時間が４４０分間である。なお、計算値３〜５では、熱処理工程の雰囲気温度が１１５０℃、熱処理時間が３２８分間で固定である。
図６に示されるように、熱酸化工程と熱処理工程の両方を組合せた計算値３〜５はいずれも、エピタキシャル層１５０内に目標値を超えた酸素を導入することが可能であることが示唆される。なお、計算値１と計算値２を比較すると、熱酸化工程での酸素導入が同等であることが示唆される。
次に、図６の計算値は、図７の実測値によって確認されている。図７では、実測値１１と実測値１２が熱酸化工程のみを実施した場合の結果である。実測値１１の熱酸化工程は、雰囲気温度が１１００℃であり、熱酸化時間が４９分間である。実測値１２の熱酸化工程は、雰囲気温度が１１５０℃であり、熱酸化時間が４９分間である。実測値１３〜１５は、熱酸化工程と熱処理工程の両方を実施した場合の結果である。実測値１３の熱酸化工程は、雰囲気温度が１１００℃であり、熱酸化時間が４９分間である。実測値１４の熱酸化工程は、雰囲気温度が１１５０℃であり、熱酸化時間が１８０分間である。実測値１５の熱酸化工程は、雰囲気温度が１１５０℃であり、熱酸化時間が４４０分間である。なお、実測値１３〜１５では、熱処理工程の雰囲気温度が１１５０℃、熱処理時間が３２８分間（不活性ガスに窒素を使用）で固定である。また、図７では、参考のために、熱酸化工程の熱酸化時間を長期化した例も併せて検討している。実測値１６と実測値１７が長期間の熱酸化工程のみを実施した場合の結果である。実測値１６の熱酸化工程は、雰囲気温度が１１５０℃であり、熱酸化時間が４４０分間である。実測値１７の熱酸化工程は、雰囲気温度が１１５０℃であり、熱酸化時間が６１５分間である。
なお、実測値１１〜１４の熱酸化工程は酸素ガスと水素ガスを利用するパイロ酸化であり、実測値１５と実測値１６の熱酸化工程は酸素ガスと窒素ガスを利用するドライ酸化であり、実測値１７の熱酸化工程は酸素ガスと希釈された窒素ガスを利用する窒素希釈ドライ酸化である。これらの酸化方法の相違によって、シリコン酸化膜５２に含有する酸素濃度が異なる。しかしながら、いずれの場合も、シリコン酸化膜５３に含有する酸素濃度は、エピタキシャル層１５０の固溶限濃度よりも十分に濃いことから、これらの酸化方法の相違はエピタキシャル層１５０に導入される酸素濃度に影響を及ぼさないと推察される。
図７に示されるように、図６の計算値とほぼ同等の結果が得られることが確認された。熱酸化工程と熱処理工程の両方を実施する手法は、エピタキシャル層１５０に酸素を高濃度に導入する手法として有用であることが確認された。また、実測値１３〜１５と実測値１１，１２，１６，１７を比較すると、熱酸化工程と熱処理工程の両方を組合せる手法は、深さ方向の酸素濃度の傾きが緩やかであり、深い位置にまで高濃度の酸素を導入可能であることが確認された。
なお、上記の熱酸化工程及び熱処理工程の処理条件は特に限定されないが、エピタキシャル層１５０及び下地基板１４０の厚さ方向の全域で酸素濃度が上昇するのが望ましい。より好ましくは、エピタキシャル層１５０及び下地基板１４０内の酸素濃度が略均一となるように拡散させるのが望ましい。このように、シリコン酸化膜５２を利用して酸素を導入すると、エピタキシャル層１５０及び下地基板１４０内の酸素濃度にピークが現われない。一例では、エピタキシャル層１５０及び下地基板１４０の酸素濃度は、約１×１０17ｃｍ-3〜約３×１０17ｃｍ-3に調整されるのが望ましい。なお、イオン注入技術を利用して、熱処理工程に先立って酸素イオンをエピタキシャル層１５０及び下地基板１４０内に導入してもよい。
次に、図８に示されるように、フォトレジスト技術及びエッチング技術を利用して、素子領域のシリコン酸化膜５２を除去する。次に、イオン注入技術を利用して、エピタキシャル層１５０の表層部にボロンを導入する。ボロンを導入した後に、熱拡散技術を利用して、導入したボロンを活性化させ、アノード領域６０を形成する。このイオン注入工程及び熱拡散工程により、エピタキシャル層１５０のうちのアノード領域６０以外の領域が電圧保持領域５０となる。一例では、アノード領域６０の不純物のピーク濃度は約１×１０17ｃｍ-3であり、その厚みは約２μｍである。
次に、図９に示されるように、蒸着技術又はスパッタ技術を利用して、アノード領域６０上にアノード電極７０を形成する。一例では、アノード電極７０の材料にはアルミニウムが用いられる。
次に、図１０に示されるように、研磨技術を利用して、下地基板１４０を研磨し、所望の厚みに調整し、ｎ型不純物導入領域４０を形成する。一例では、ｎ型不純物導入領域４０の厚みは約３０μｍである。
次に、図１１に示されるように、イオン注入技術を利用して、下地基板１４０の裏層部にリンを導入する。リンを導入した後に、レーザーアニール技術を利用して、導入したリンを活性化させ、カソード領域４２を形成する。このイオン注入工程及びレーザーアニール工程により、ｎ型不純物導入領域４０のうちのカソード領域４２以外の領域が電界抑止領域４４となる。一例では、カソード領域４２は、不純物のピーク濃度が約１×１０20ｃｍ-3であり、その厚みが約０．２μｍである。
次に、図１２に示されるように、ヘリウム照射技術を利用して、質量３のヘリウムをｎ型不純物導入領域４０側から照射する。飛程位置は、図示しないエネルギー吸収用のアルミ箔の厚みを調整することにより、電圧保持領域５０とアノード領域６０のｐｎ接合界面近傍のうちの電圧保持領域５０側に設定されている。次に、ポストアニール処理を実施し、酸素・空孔欠陥及び複空孔欠陥を形成する。最後に、蒸着技術又はスパッタ技術を利用して、カソード電極３０を形成する。一例では、カソード電極３０の材料にアルミニウムが用いられている。これらの工程を経て、図２に示されるダイオード１０が製造される。
図１３に、ダイオード１０の不純物濃度の分布と結晶欠陥の分布を示す。破線８０は、ヘリウムの照射によって形成された複空孔欠陥の濃度を示している。破線９０は、導入された酸素が空孔と結合した酸素・空孔欠陥の濃度を示している。ダイオード１０は、酸素・空孔欠陥９０の濃度が複空孔欠陥８０の濃度よりも高い第１領域９０Ａと、複空孔欠陥８０の濃度が酸素・空孔欠陥９０の濃度よりも高い第２領域８０Ａを備えている。第１領域９０Ａは、ｎ型不純物導入領域４０と、さらに電圧保持領域５０のうちのｎ型不純物導入領域４０側の一部に位置している。第２領域８０Ａは、アノード領域６０と、さらに電圧保持領域５０のうちのアノード領域６０側の一部に配置されている。また、図１３に示されるように、第１領域９０Ａは、導入された酸素が空孔と結合して酸素・空孔欠陥９０が形成された領域であるとともに、ヘリウムの照射によって複空孔欠陥８０が形成された領域でもある。第１領域９０Ａは、酸素・空孔欠陥と複空孔欠陥の双方が形成されているけれども、酸素・空孔欠陥９０の濃度が複空孔欠陥８０の濃度よりも高くなった領域である。一方、第２領域８０Ａは、ヘリウムの照射によって複空孔欠陥８０が形成された領域であるとともに、導入された酸素が空孔と結合して酸素・空孔欠陥９０が形成された領域でもある。第２領域８０Ａは、複空孔欠陥と酸素・空孔欠陥の双方が形成されているけれども、複空孔欠陥８０の濃度が酸素・空孔欠陥９０の濃度よりも高くなった領域である。
酸素・空孔欠陥９０は、伝導帯エネルギー端（Ｅｃ）から約０．１７ｅＶ低いレベルにエネルギー準位を有しており、比較的に浅いエネルギー準位に属する。このため、図１で説明したように、酸素・空孔欠陥９０は、電子と正孔の発生確率が低い。したがって、多量に形成したとしても、リーク電流の増加が抑えられる。特に、ダイオード１０では、酸素・空孔欠陥９０が半導体基板２０の全体に亘って形成されており、この結果、リーク電流の増加を抑えながら、リバースリカバリー電荷（Ｑｒｒ）が大幅に低減されている。しかしながら、酸素・空孔欠陥９０における電子と正孔の再結合確率は、温度に依存して変動する。ダイオード１０ではさらに、電圧保持領域５０とアノード領域６０のｐｎ界面近傍にヘリウム照射によって形成された複空孔欠陥８０が形成されている。複空孔欠陥８０は、伝導帯エネルギー端（Ｅｃ）から約０．４０ｅＶ低いレベルにエネルギー準位を有しており、比較的に深いエネルギー準位に属する。このため、複空孔欠陥８０は、電子と正孔の再結合確率が温度に依存しないという特徴を有する。ダイオード１０では、複空孔欠陥８０が形成されているので、酸素・空孔欠陥９０の電子と正孔の再結合確率に係る温度依存性を補償することができる。さらに、ダイオード１０では、複空孔欠陥８０のピーク値が、電圧保持領域５０とアノード領域６０のｐｎ界面近傍に局所的に形成されているので、リカバリー電流のソフト化に寄与することができる。このように、ダイオード１０は、浅いエネルギー準位の酸素・空孔欠陥９０と深いエネルギー準位の複空孔欠陥８０が混在しているので、リーク電流の増加を抑えながら、リバースリカバリー電荷（Ｑｒｒ）の低減と、リカバリー電流のソフト化を実現することができる。
図１４に、１つの変形例の不純物濃度の分布と結晶欠陥の分布を示す。この変形例のダイオードは、ヘリウム照射で形成される複空孔欠陥８０が狭い範囲に形成されていることを特徴としている。特に、複空孔欠陥８０が、電圧保持領域５０内に形成されており、電圧保持領域５０とアノード領域６０のｐｎ接合界面には形成されていないことを特徴としている。この変形例のダイオードは、例えば、質量４のヘリウムをカソード領域４０側から照射することで形成することができる。この変形例のダイオードでは、逆バイアス時に最も電界が高くなる電圧保持領域５０とアノード領域６０のｐｎ接合界面に複空孔欠陥８０が形成されていないので、リーク電流の増加が大幅に抑えられる。さらに、より局所的に電子と正孔の再結合が働くので、リカバリー電流のソフト化をより向上させることができる。
図１５に、他の１つの変形例の不純物濃度の分布と結晶欠陥の分布を示す。この変形例のダイオードは、ヘリウム照射で形成される複空孔欠陥８０が狭い範囲に形成されているとともに、１つの複空孔欠陥８０ａがアノード領域６０側に形成されており、他の１つの複空孔欠陥８０ｂが電界抑止領域４４側に形成されていることを特徴としている。この変形例のダイオードでは、他の１つの複空孔欠陥８０ｂが電界抑止領域４４と電圧保持領域５０の接合界面に形成されているので、リカバリー電流のテイル時間を短縮させることができる。さらに、複空孔欠陥８０ｂが深いエネルギー準位であることから、リカバリー電流のテイル時間の短縮効果が高温下でも維持される。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
２０：半導体基板
２０ａ：第１主面
２０ｂ：第２主面
３０：カソード電極
７０：アノード電極
８０：複空孔欠陥
８０Ａ：第２領域
９０：酸素・空孔欠陥
９０Ａ：第１領域

Claims (8)

  1. ダイオードであって、
    半導体基板と、
    前記半導体基板の第１主面に形成されているカソード電極と、
    前記半導体基板の第２主面に形成されているアノード電極、を備えており、
    前記半導体基板は、
    酸素・空孔欠陥の濃度が複空孔欠陥の濃度よりも高い第１領域と、
    複空孔欠陥の濃度が酸素・空孔欠陥の濃度よりも高い第２領域と、を有するダイオード。
  2. 酸素・空孔欠陥の濃度は、半導体基板内にピーク値を有しない請求項１に記載のダイオード。
  3. 酸素・空孔欠陥の濃度は、半導体基板内で一定である請求項２に記載のダイオード。
  4. 前記第１領域の酸素・空孔欠陥の濃度は、１×１０13ｃｍ-3以上である請求項１〜３のいずれか一項に記載のダイオード。
  5. 酸素・空孔欠陥の濃度が複空孔欠陥の濃度よりも高い第１領域と複空孔欠陥の濃度が酸素・空孔欠陥の濃度よりも高い第２領域とを有する半導体基板を備えたダイオードの製造方法であって、
    前記半導体基板内に酸素を導入する酸素導入工程と、
    前記半導体基板の所定深さに向けて荷電粒子を照射する荷電粒子照射工程と、を備えているダイオードの製造方法。
  6. 前記酸素導入工程は、
    半導体基板の一方の主面に酸化膜を形成する第１工程と、
    前記酸化膜が残存する状態で半導体基板を熱処理する第２工程と、を有する請求項５に記載のダイオードの製造方法。
  7. 前記第１工程では、前記酸化膜を形成するときの温度が１１００〜１２００℃に設定されており、その酸化時間が１０〜５００分に設定されており、
    前記第２工程では、熱処理の温度が１１５０℃以上に設定されている請求項６に記載のダイオードの製造方法。
  8. 前記酸素導入工程では、前記半導体基板内の酸素濃度が厚さ方向の全域で増加する請求項５〜７のいずれか一項に記載のダイオードの製造方法。
JP2010169360A 2009-12-16 2010-07-28 ダイオードとその製造方法 Expired - Fee Related JP5156059B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010169360A JP5156059B2 (ja) 2009-12-16 2010-07-28 ダイオードとその製造方法
CN201010589260.9A CN102104074B (zh) 2009-12-16 2010-12-09 半导体器件及其制造方法
US12/967,373 US8698285B2 (en) 2009-12-16 2010-12-14 Reverse recovery using oxygen-vacancy defects
DE102010063159A DE102010063159B4 (de) 2009-12-16 2010-12-15 Halbleitervorrichtung und ihr Herstellungsverfahren
US14/193,434 US8846544B2 (en) 2009-12-16 2014-02-28 Reverse recovery using oxygen-vacancy defects

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009285078 2009-12-16
JP2009285078 2009-12-16
JP2010169360A JP5156059B2 (ja) 2009-12-16 2010-07-28 ダイオードとその製造方法

Publications (2)

Publication Number Publication Date
JP2011146673A true JP2011146673A (ja) 2011-07-28
JP5156059B2 JP5156059B2 (ja) 2013-03-06

Family

ID=44141981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010169360A Expired - Fee Related JP5156059B2 (ja) 2009-12-16 2010-07-28 ダイオードとその製造方法

Country Status (4)

Country Link
US (2) US8698285B2 (ja)
JP (1) JP5156059B2 (ja)
CN (1) CN102104074B (ja)
DE (1) DE102010063159B4 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015130524A (ja) * 2011-12-28 2015-07-16 富士電機株式会社 半導体装置
US10134832B2 (en) 2015-06-30 2018-11-20 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the same
JP6903254B1 (ja) * 2020-12-15 2021-07-14 三菱電機株式会社 半導体装置の製造方法、及び、半導体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107203B (zh) * 2011-11-10 2015-12-02 比亚迪股份有限公司 一种二极管及其制造方法
US8772144B2 (en) 2011-11-11 2014-07-08 Alpha And Omega Semiconductor Incorporated Vertical gallium nitride Schottky diode
JP6037012B2 (ja) 2013-06-26 2016-11-30 富士電機株式会社 半導体装置および半導体装置の製造方法
TWI657480B (zh) * 2014-06-25 2019-04-21 環球晶圓股份有限公司 具壓應力之矽基板及其製造方法
JP6305294B2 (ja) * 2014-09-19 2018-04-04 株式会社東芝 半導体装置及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006352101A (ja) * 2005-05-20 2006-12-28 Toyota Motor Corp 半導体装置及びその製造方法
JP2007266103A (ja) * 2006-03-27 2007-10-11 Sanken Electric Co Ltd 半導体装置の製法及び半導体装置
JP2008177296A (ja) * 2007-01-17 2008-07-31 Toyota Central R&D Labs Inc 半導体装置、ｐｎダイオード、ｉｇｂｔ、及びそれらの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0635010A (ja) * 1992-07-13 1994-02-10 Nec Corp 方向性結合器型半導体光スイッチ
JP2851026B2 (ja) 1993-10-05 1999-01-27 東洋電機製造株式会社 高速ダイオード
WO1999009600A1 (en) 1997-08-14 1999-02-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for manufacturing the same
JPH1197376A (ja) 1997-09-22 1999-04-09 Hitachi Ltd 高耐圧半導体装置及びその製造方法
JP4004357B2 (ja) * 2002-08-29 2007-11-07 新電元工業株式会社 ダイオード
JP5080744B2 (ja) 2006-03-17 2012-11-21 株式会社豊田中央研究所 半導体デバイス及びその製造方法
JP2010161237A (ja) 2009-01-08 2010-07-22 Toyota Motor Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006352101A (ja) * 2005-05-20 2006-12-28 Toyota Motor Corp 半導体装置及びその製造方法
JP2007266103A (ja) * 2006-03-27 2007-10-11 Sanken Electric Co Ltd 半導体装置の製法及び半導体装置
JP2008177296A (ja) * 2007-01-17 2008-07-31 Toyota Central R&D Labs Inc 半導体装置、ｐｎダイオード、ｉｇｂｔ、及びそれらの製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015130524A (ja) * 2011-12-28 2015-07-16 富士電機株式会社 半導体装置
US9768246B2 (en) 2011-12-28 2017-09-19 Fuji Electric Co., Ltd. Semiconductor device and method for producing semiconductor device
US10056451B2 (en) 2011-12-28 2018-08-21 Fuji Electric Co., Ltd. Semiconductor device and method for producing semiconductor device
US10355079B2 (en) 2011-12-28 2019-07-16 Fuji Electric Co., Ltd. Semiconductor device and method for producing semiconductor device
US10930733B2 (en) 2011-12-28 2021-02-23 Fuji Electric Co., Ltd. Semiconductor device and method for producing semiconductor device
US11469297B2 (en) 2011-12-28 2022-10-11 Fuji Electric Co., Ltd. Semiconductor device and method for producing semiconductor device
US10134832B2 (en) 2015-06-30 2018-11-20 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the same
JP6903254B1 (ja) * 2020-12-15 2021-07-14 三菱電機株式会社 半導体装置の製造方法、及び、半導体装置

Also Published As

Publication number Publication date
DE102010063159A1 (de) 2011-06-22
US8698285B2 (en) 2014-04-15
US8846544B2 (en) 2014-09-30
DE102010063159B4 (de) 2013-10-10
US20110140243A1 (en) 2011-06-16
US20140179116A1 (en) 2014-06-26
CN102104074B (zh) 2014-06-04
JP5156059B2 (ja) 2013-03-06
CN102104074A (zh) 2011-06-22

Similar Documents

Publication Publication Date Title
JP5156059B2 (ja) ダイオードとその製造方法
JP5104314B2 (ja) 半導体装置およびその製造方法
JP5272299B2 (ja) 半導体装置およびその製造方法
KR101794182B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP6898400B2 (ja) ダイヤモンド半導体システムと方法
JP4919700B2 (ja) 半導体装置及びその製造方法
JP5781291B2 (ja) ファストリカバリーダイオード
JP2008091705A (ja) 半導体装置及びその製造方法
WO2012081664A1 (ja) 半導体装置およびその製造方法
JP2013074181A (ja) 半導体装置とその製造方法
JP2010103510A (ja) 光電変換装置及びその作製方法
JP6268117B2 (ja) 半導体装置およびその製造方法、並びに電力変換システム
JPWO2020012605A1 (ja) 半導体装置及び半導体装置の製造方法
CN106611797A (zh) 一种具有局域金属寿命控制的功率器件及其制作方法
US9385210B2 (en) Method for manufacturing semiconductor device using a gettering layer
JP6833038B2 (ja) 半導体装置の製造方法および半導体装置
JP2009010120A (ja) 炭化珪素バイポーラ型半導体装置
JP2014099457A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JPWO2021009801A1 (ja) 半導体装置、および、半導体装置の製造方法
JP4000927B2 (ja) 半導体装置およびその製造方法
CN210073859U (zh) 一种反向导通场截止型igbt
JP5707765B2 (ja) 半導体装置の製造方法
JP5588270B2 (ja) 半導体装置及びその製造方法
JP2015041720A (ja) 半導体装置の製造方法
JP2006108346A (ja) チップ型半導体素子とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121023

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5156059

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees