CN102104074B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN102104074B
CN102104074B CN201010589260.9A CN201010589260A CN102104074B CN 102104074 B CN102104074 B CN 102104074B CN 201010589260 A CN201010589260 A CN 201010589260A CN 102104074 B CN102104074 B CN 102104074B
Authority
CN
China
Prior art keywords
concentration
defect
semiconductor substrate
oxygen
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010589260.9A
Other languages
English (en)
Other versions
CN102104074A (zh
Inventor
杉山隆英
三角忠司
岩畸真也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN102104074A publication Critical patent/CN102104074A/zh
Application granted granted Critical
Publication of CN102104074B publication Critical patent/CN102104074B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/92—Controlling diffusion profile by oxidation

Abstract

本发明提供了一种半导体器件，其包括半导体基板、形成在半导体基板的第一主面上的第一电极以及形成在半导体基板的第二主面上的第二电极。半导体基板包括第一区域和第二区域，在所述第一区域中，氧空位缺陷的浓度大于空位团缺陷的浓度，并且在所述第二区域中，空位团缺陷的浓度大于氧空位缺陷的浓度。本发明还提供了一种半导体器件的制造方法。

Description

半导体器件及其制造方法
相关申请的交叉引用
本申请要求2009年12月16日提交的第2009-285078号日本专利申请和2010年7月28日提交的第2010-169360号日本专利申请的优先权，它们的内容在此通过引用合并到本申请中。
技术领域
本发明涉及一种半导体器件。特别地，本发明涉及一种以反向并联连接的方式连接到功率半导体器件的续流二极管(free wheel diode)。
背景技术
二极管用于许多类型的电路中，并且其功能覆盖广泛的领域。例如，二极管用于控制向负荷供给电力的逆变电路中。逆变电路包括桥接的多个功率半导体器件，并且二极管分别以反向并联连接的方式连接到这些功率半导体器件。这种类型的二极管被称为续流二极管(下面称为“FWD”)。当功率半导体器件对负荷电流进行通断控制时，FWD传递负荷电流。
近年来，要求用于控制布置在混合动力汽车或电动汽车中的电动机的逆变电路具有低开关损耗和高浪涌击穿电压。为了满足这些要求，需要改善FWD的反向恢复特性。特别地，通过在半导体基板内形成晶体缺陷，已经进行了用于低开关损耗的反向恢复电荷(Qrr)的减少和有助于高浪涌击穿电压的恢复电流的软化的努力。
WO 99/09600A、JP H06-35010A和JP 2004-88012A公开了用于改善FWD的反向恢复特性的技术。在前述现有技术中，通过结合半导体基板内的两种晶体缺陷来改善FWD的反向恢复特性：一种晶体缺陷利用重金属的扩散来形成，而另一种晶体缺陷利用带电粒子的辐照来形成。
发明内容
一般地，晶体缺陷的能级是电子和空穴的复合中心，并且还是施加高电场时(反向偏压状态)电子和空穴的生成中心。因此，如果在半导体基板内形成大量晶体缺陷，则在反向偏压状态下可能出现漏电流的增加。公知的是，利用重金属的扩散形成的晶体缺陷具有电子和空穴的低生成度(下面，电子和空穴的生成度称为“生成概率”)。因此，在半导体基板内形成的晶体缺陷的类型是源于重金属的扩散的情况下，漏电流受到了抑制。然而，利用重金属的扩散形成的晶体缺陷具有电子和空穴的复合度(下面称为“复合概率”)易于基于温度而变化的问题。另一方面，利用带电粒子的辐照形成的晶体缺陷的特征在于，电子和空穴的复合概率不会基于温度而变化。因此，在上述现有技术中，在半导体基板内结合利用重金属的扩散和带电粒子的辐照形成的两种晶体缺陷，实现了反向恢复电荷(Qrr)的减少以及恢复电流的软化同时抑制了漏电流增加。
然而，在上述现有技术中，利用重金属(例如，铂)来形成晶体缺陷。将重金属掺杂到半导体基板中的处理过程需要用于防止重金属污染的专用设备。这种专用设备不同于普通的半导体制造设备。因此，重金属的使用大幅度地增加了制造半导体器件的成本。
本说明书中所公开的技术可以提供结合不同类型的晶体缺陷而无需使用重金属的半导体器件。
本教导的发明人关注于晶体缺陷的能级。利用重金属的扩散形成的晶体缺陷的复合中心的能级比导带能量边缘(Ec)低0.23eV。另一方面，利用带电粒子的辐照形成的晶体缺陷为结合多个原子空位的空位团缺陷，并且其复合中心的能级比导带能量边缘(Ec)低0.40eV。相比之下，利用重金属的扩散形成的晶体缺陷具有浅能级，而利用带电粒子的辐照形成的晶体缺陷具有深能级。
作为本教导的发明人研究的结果，发现电子和空穴的复合概率和生成概率取决于晶体缺陷的能级。图1示出了在单阱的情况下晶体缺陷的能级与复合概率之间的关系，并且还示出了在单阱的情况下晶体缺陷的能级与生成概率之间的关系。如图1所示，在晶体缺陷(例如，利用重金属的扩散形成的晶体缺陷)的浅能级处电子和空穴的生成概率低，因此，能够抑制漏电流。然而，在晶体缺陷的浅能级处电子和空穴的复合概率基于温度而变化。另一方面，在晶体缺陷(例如，利用带电粒子的辐照形成的晶体缺陷)的深能级处电子和空穴的复合概率不基于温度变化。因而，可以看出电子和空穴的复合概率和生成概率取决于晶体缺陷的能级。因此，期望的是，如果形成能级如同利用重金属形成的晶体缺陷一样浅的晶体缺陷，则可以实现结合不同类型的晶体缺陷而无需使用重金属的半导体器件。
本说明书中公开的半导体器件可以包括半导体基板、形成在半导体基板的第一主面上的第一电极以及形成在半导体基板的第二主面上的第二电极。半导体基板可以包含第一区域和第二区域，在所述第一区域中，氧空位缺陷的浓度大于空位团缺陷的浓度，在所述第二区域中，空位团缺陷的浓度大于氧空位缺陷的浓度。本说明书中所公开的半导体器件的特征在于，在其中形成有氧空位缺陷。氧空位缺陷具有比导带能量边缘(Ec)低约0.17eV的能级，并且其能级与利用重金属的扩散形成的晶体缺陷的能级几乎相等。因此，氧空位缺陷可以更换利用重金属的扩散形成的晶体缺陷。如果形成了氧空位缺陷，则实现了结合不同类型的晶体缺陷的半导体器件而无需使用重金属。
附图说明
图1示出了晶体缺陷的能级与复合概率之间的关系，并且还示出了晶体缺陷的能级与电子和空穴的生成概率之间的关系。
图2示出了实施例中的二极管的主要部分的示意性剖面图。
图3示出了实施例中的二极管的制造方法的示意性概略图。
图4示出了实施例中的二极管的制造方法的第一步骤。
图5示出了实施例中的二极管的制造方法的第二步骤。
图6示出了外延层内引入的氧浓度的计算值。
图7示出了外延层内引入的氧浓度的测量值。
图8示出了实施例中的二极管的制造方法的第三步骤。
图9示出了实施例中的二极管的制造方法的第四步骤。
图10示出了实施例中的二极管的制造方法的第五步骤。
图11示出了实施例中的二极管的制造方法的第六步骤。
图12示出了实施例中的二极管的制造方法的第七步骤。
图13示出了实施例中的二极管的杂质浓度和晶体缺陷浓度的分布。
图14示出了一个变型例中的二极管的杂质浓度和晶体缺陷浓度的分布。
图15示出了另一个变型例中的二极管的杂质浓度和晶体缺陷浓度的分布。
具体实施方式
图2示出了二极管10的示意性剖面图。注意的是，图2仅图示了元件区域，没有图示绕元件区域布置的端子区域。二极管10包括单晶硅的半导体基板20、形成在半导体基板20的第一主面20a上的阴极电极30和形成在半导体基板20的第二主面20b上的阳极电极70。二极管10属于所谓的纵型PIN二极管。
如图2所示，半导体基板20包括阴极区域42、形成在阴极区域42上的电场抑制区域44、形成在电场抑制区域44上的电压保持区域50以及形成在电压保持区域50上的阳极区域60。阴极区域42和电场抑制区域44包含比电压保持区域50浓度高的n型杂质。阴极区域42和电场抑制区域44可以被称为n型杂质引入区域40。阴极区域42与阴极电极30接触。电压保持区域50使n型杂质引入区域40和阳极区域60隔离。电压保持区域50包含较低浓度的n型杂质。阳极区域60包含较高浓度的p型杂质并且与阳极电极70接触。
下面，将参考图3中所示的流程说明二极管10的制造方法。首先，如图4所示，制备n型底层基板140(后面变成n型杂质引入区域40)。在一个实施例中，底层基板140的杂质浓度约为1×1015cm-3。接下来，利用外延生长技术在底层基板140上生长n-型外延层150(后面变成电压保持区域50和阳极区域60)。在一个实施例中，外延层150的厚度约为100μm，并且其杂质浓度约为1×1014cm-3。
接下来，如图5所示，利用热氧化技术在氧气氛下在外延层150上形成氧化硅膜52。在这一热氧化步骤中，优选的是，将气氛温度设定在1100-1200摄氏度(℃)之间，并且将热氧化时间设定在10-500分钟之间。在具有上述条件的这一热氧化步骤中，引入氧到外延层150的表层部中，达到其固溶度极限浓度。接下来，利用热处理技术使引入到外延层150的表层部中的氧在惰性气体气氛下朝向外延层150的深部扩散。在这一热处理步骤中，优选的是，将气氛温度设定为1150摄氏度以上。在具有上述条件的这一热处理步骤中，氧可以扩散到至少比在后面将要说明的氦气辐照步骤中氦气的射程位置深的位置。具体地，优选的是，在外延层150内引入的氧浓度的目标值在10μm深度处为1×1017cm-3以上，更优选的是，在20μm深度处为1×1017cm-3以上。
图6示出了通过热氧化步骤和热处理步骤在外延层150内引入的氧浓度的计算值。图7示出了通过热氧化步骤和热处理步骤在外延层150内引入的氧浓度的测量值。纵轴表示氧浓度，而横轴表示距离外延层150的表面的深度。
在图6中，计算值1和计算值2表示在仅执行热氧化步骤的情况下的期望结果。在计算值1的热氧化步骤中，将气氛温度设定为1100摄氏度，并且将热氧化时间设定为49分钟。在计算值2的热氧化步骤中，将气氛温度设定为1200摄氏度，并且将热氧化时间设定为10分钟。计算值3至计算值5表示在执行热氧化步骤和热处理步骤二者的情况下的期望结果。在计算值3的热氧化步骤中，将气氛温度设定为1100摄氏度，并且将热氧化时间设定为49分钟。在计算值4的热氧化步骤中，将气氛温度设定为1150摄氏度，并且将热氧化时间设定为180分钟。在计算值5的热氧化步骤中，将气氛温度设定为1150摄氏度，并且将热氧化时间设定为440分钟。在计算值3至计算值5的热处理步骤中，将气氛温度设定为1150摄氏度，并且将热处理时间设定为328分钟。
如图6所示，所有的计算值1至计算值5表明在外延层150内可以引入在目标值以上的氧。特别地，执行热氧化步骤和热处理步骤二者的计算值3至计算值5表明，甚至在外延层150的较深部处，也可以引入在目标值以上的氧。将计算值1与计算值2比较，显示出分别通过热氧化步骤引入的氧浓度在二者之间几乎相同。
接下来，通过图7中的测量值来确认图6中的计算值。在图7中，测量值11和测量值12表示在仅执行热氧化步骤的情况下的结果。在测量值11的热氧化步骤中，将气氛温度设定为1100摄氏度，并且将热氧化时间设定为49分钟。在测量值12的热氧化步骤中，将气氛温度设定为1150摄氏度，并且将热氧化时间设定为49分钟。测量值13至测量值15表示在执行热氧化步骤和热处理步骤二者的情况下的结果。在测量值13的热氧化步骤中，将气氛温度设定为1100摄氏度，并且将热氧化时间设定为49分钟。在测量值14的热氧化步骤中，将气氛温度设定为1150摄氏度，并且将热氧化时间设定为180分钟。在测量值15的热氧化步骤中，将气氛温度设定为1150摄氏度，并且将热氧化时间设定为440分钟。在测量值13至测量值15的热处理步骤中，将气氛温度设定为1150摄氏度，并且将热处理时间设定为328分钟(使用氮气作为惰性气体)。此外，在图7中，为了参考，确认了在热氧化步骤中热氧化时间更长的一些范例。测量值16和测量值17表示在仅执行具有更长热氧化时间的热氧化步骤的情况下的结果。在测量值16的热氧化步骤中，将气氛温度设定为1150摄氏度，并且将热氧化时间设定为440分钟。在测量值17的热氧化步骤中，将气氛温度设定为1150摄氏度，并且将热氧化时间设定为615分钟。
在测量值11至测量值14的热氧化步骤中，采用了使用氧化气体和氢气的加热合成氧化(pyrogenic oxidation)。在测量值15和测量值16的热氧化步骤中，采用了使用氧化气体和氢气的干氧化。在测量值17的热氧化步骤中，采用了使用氧化气体和被稀释的氮气的氮气稀释干氧化。氧化硅膜52的氧浓度将基于这些氧化方法的不同而不同。然而，由于每种氧化硅膜52的氧浓度比外延层150的固溶度极限高，故认为这些氧化方法的差异不会影响在外延层150内引入的氧浓度。
如图7所示，确认出这些结果与图6中的期望计算值几乎相同。可以确认的是，执行热氧化步骤和热处理步骤的方法在引入具有较高浓度的氧到外延层150中时是有用的。此外，在将测量值13至测量值15与测量值11、测量值12、测量值16和测量值17比较时，可以确认的是，结合热氧化步骤和热处理步骤的方法能够有助于引入氧，使得氧浓度沿厚度方向的梯度是渐变的，并且能够将氧引入到较深部中。
尽管在上述热氧化步骤和热处理步骤中的条件不限于上述条件，但是优选的是，在热氧化步骤和热处理步骤之后，外延层150和底层基板140中的沿厚度方向的全区的氧浓度升高。更优选的是，在热氧化步骤和热处理步骤之后，氧分布为使得在外延层150和底层基板140内氧浓度恒定。如上所述，当从氧化硅膜52引入氧时，在外延层150和底层基板140内，氧浓度的峰值不会出现。在一个实施例中，优选的是，在1×1017cm-3与3×1017cm-3之间调整外延层150和底层基板140内的氧浓度。注意的是，在一个实施例中，在热处理步骤之前可以利用离子辐照技术将氧离子引入到外延层150和底层基板140内。
接下来，如图8所示，利用光致抗蚀技术和蚀刻技术除去元件区域中的氧化硅膜52。接下来，利用离子注入技术将硼引入到外延层150的表层部内。在注入硼后，利用热扩散技术活化引入的硼，从而形成阳极区域60。作为离子注入步骤和热扩散步骤的结果，外延层150的除了阳极区域60之外的左侧区域变成电压保持区域50。在一个实施例中，阳极区域60中的杂质的峰值浓度约为1×1017cm-3，并且阳极区域60的厚度约为2μm。
接下来，如图9所示，利用汽相淀积技术和溅射技术在阳极区域60上形成阳极电极70。在一个实施例中，阳极电极70的材料为铝。
接下来，如图10所示，底层基板140被抛光成预定厚度，从而形成n型杂质引入区域40。在一个实施例中，n型杂质引入区域40的厚度约为30μm。
接下来，如图11所示，利用离子注入技术将磷引入到底层基板140的底部内。在注入磷后，利用激光退火技术活化磷，从而形成阴极区域42。作为离子注入步骤和激光退火步骤的结果，n型杂质引入区域40的除了阴极区域42之外的左侧区域变成电场抑制区域44。在一个实施例中，阴极区域42中的杂质的峰值浓度约为1×1020cm-3，并且阴极区域42的厚度约为0.2μm。
接下来，如图12所示，利用氦气辐照技术从n型杂质引入区域40侧辐照质量为“3”的氦气。射程位置被设定在与电压保持区域50和阳极区域60之间的pn接合界面相邻的电压保持区域50侧。基于用于能量吸收的未示出的铝箔的厚度来调整射程位置。接下来，通过执行后淀积退火来形成氧空位缺陷和空位团缺陷。最后，利用汽相淀积和溅射技术形成阴极电极30。在一个实施例中，阴极电极30的材料为铝。通过这些步骤来制造图2所示的二极管10。
图13示出了杂质浓度和晶体缺陷浓度的分布。虚线80表示通过氦的辐照形成的空位团缺陷的浓度。虚线90表示通过将引入的氧与空位结合形成的氧空位缺陷的浓度。二极管10包括第一区域90A和第二区域80A，在第一区域90A中，氧空位缺陷90的浓度大于空位团缺陷80的浓度，在第二区域80A中，空位团缺陷80的浓度大于氧空位缺陷90的浓度。第一区域90A位于n型杂质引入区域40中以及电压保持区域50的n型杂质引入区域40侧的部分中。第二区域80A位于阳极区域60中以及电压保持区域50的阳极区域60侧的部分中。此外，如图13所示，第一区域90A为形成氧空位缺陷90以使引入的氧与空位结合的区域，还为通过氦气的辐照形成空位团缺陷80的区域。尽管形成了氧空位缺陷90和空位团缺陷80二者，第一区域90A为氧空位缺陷90的浓度大于空位团缺陷80的浓度的区域。另一方面，第二区域80A为通过氦气的辐照形成空位团缺陷80的区域，还为形成氧空位缺陷90以使引入的氧与空位结合的区域。尽管形成了空位团缺陷80和氧空位缺陷90二者，第二区域80A为空位团缺陷80的浓度大于氧空位缺陷90的浓度的区域。
氧空位缺陷90具有比导带能量边缘(Ec)低0.17eV的能级，并且其能级属于浅能级。因而，如图1所示，在氧空位缺陷90中电子和空穴的生成概率低。因此，即使大量地形成氧空位缺陷90，也能够抑制漏电流。特别地，遍及二极管10中的半导体基板20形成氧空位缺陷90。结果，在抑制漏电流的同时，有力地抑制了反向恢复电荷(Qrr)。然而，在氧空位缺陷90中电子和空穴的复合概率基于温度而变化。在二极管10中，通过氦气的辐照形成的空位团缺陷80被形成在电压保持区域50与阳极区域60之间的pn接合界面处。空位团缺陷80具有比导带能量边缘(Ec)低0.40eV的能级，并且其能级属于深能级。因此，空位团缺陷80的复合概率的特征在于，其不基于温度变化。在二极管10中，空位团缺陷80能够补偿氧空位缺陷90中电子和空穴的复合概率对温度的依从关系。此外，在二极管10中，由于空位团缺陷80的峰值形成在电压保持区域50与阳极区域60之间的pn接合界面处，能够软化恢复电流。如上所述，在二极管10中，作为浅能级的氧空位缺陷90和作为深能级的空位团缺陷80混合，从而实现反向恢复电荷(Qrr)的减少以及恢复电流的软化同时抑制漏电流的增加。
图14示出了一个变型例中的杂质浓度和晶体缺陷浓度的分布。在该变型例的二极管中，其特征在于，在窄范围内形成通过氦气的辐照形成的空位团缺陷80。特别地，空位团缺陷80不形成在电压保持区域50与阳极区域60之间的pn接合界面处，而是形成在电压保持区域50内。在一个实施例中，这一变型的二极管可以被形成为使得从阴极区域42侧辐照质量为“4”的氦气。在这一变型的二极管中，空位团缺陷80不形成在电压保持区域50与阳极区域60之间的在反向偏压状态下电场通常最高的pn接合界面处。因此，在这一变型的二极管中，有力地抑制了漏电流。此外，电子和空穴的复合发生在更局部的区域中，并且进一步改善了恢复电流的软化。
图15示出了另一个变型例中的杂质浓度和晶体缺陷浓度的分布。在该变型例的二极管中，其特征在于，通过氦气的辐照形成的空位团缺陷80形成在窄范围内以使第一组空位团缺陷80a形成在阳极区域60侧，并且第二组空位团缺陷80b形成在电场抑制区域44侧。在这一变型的二极管中，由于第二组空位团缺陷80b形成在电场抑制区域44与电压保持区域50之间的接合界面处，能够缩短恢复电流的恢复时间(具体为其尾电流的恢复时间)。此外，由于空位团缺陷80b具有深能级，甚至在高温下也能够保持缩短恢复电流的恢复时间的效果。
已经参考附图更加详细地说明了本发明的代表性的非限制性范例。该详细的说明仅意在教导本领域的技术人员用于实践本教导的优选方案的进一步细节，而不意在限制本发明的范围。此外，可以单独地或者与其他特征和教导相结合地使用下面公开的各附加特征和教导，以提供改善的半导体器件以及用于制造该半导体器件的方法。
而且，在下面详细说明中公开的特征和步骤的组合在最宽泛的意义上可以不是实践本发明所必需的，而仅仅是教导以具体说明本发明的代表性范例。此外，上述和下述的代表性范例的各个特征以及各个独立的和从属的权利要求可不以具体且明确列举的方式结合，从而提供本教导的另外有用的实施例。
在说明书和/或权利要求中公开的全部特征意在为了原始撰写公开的目的以及为了限制所要求保护的主题的目的而单独且彼此独立地公开，与实施例中和/或权利要求的特征的组合无关。另外，所有值的范围或者实体组的标示意在为了原始撰写公开的目的以及为了限制所要求保护的主题的目的而公开每个可能的中间值或中间实体。
在本教导的一个方案中，半导体器件可以包括半导体基板、形成在半导体基板的第一主面上的第一电极以及形成在半导体基板的第二主面上的第二电极。半导体基板可以包含第一区域和第二区域，在所述第一区域中，氧空位缺陷的浓度大于空位团缺陷的浓度，并且在所述第二区域中，空位团缺陷的浓度大于氧空位缺陷的浓度。
在本教导的一个方案中，氧空位缺陷的浓度可以在半导体基板中不具有峰值。这里的术语“峰值”意指在半导体基板内沿厚度方向不存在局部最大值。因此，在氧空位缺陷的浓度沿厚度方向单调地升高或降低的情况下，可以被理解为不存在局部最大值。更优选地，氧空位缺陷的浓度可以在半导体基板内在第一主面与第二主面之间恒定。在这些构造中，抑制了漏电流的增加，并且有力地减少了反向恢复电荷(Qrr)。
在本教导的一个方案中，第一区域中的氧空位缺陷的浓度大于1×1013cm-3。具有这样高浓度范围的氧空位缺陷可以被评价为是有目的形成的。
在本教导的一个方案中，如上述实施例中所提到的，半导体器件可以为二极管。在这种情况下，第一电极可以为阴极电极，并且第二电极可以为阳极电极。应当注意的是，可供选择地，本教导不限于二极管的实施例。例如，可以通过本教导实现IGBT或MOSFET。
在本教导的一个方案中，二极管可以为包括n+型阴极区域、n型电场抑制区域、n-型电压保持区域和p+型阳极区域的纵型PIN二极管。
在本教导的一个方案中，氧空位缺陷的浓度大于空位团缺陷的浓度的第一区域可以位于电压保持区域内。
在本教导的一个方案中，氧空位缺陷的浓度可以至少大于1×1013cm-3。具有这样浓度的氧空位缺陷被评价为是通过引入氧而有目的形成的。
在本教导的一个方案中，空位团缺陷的浓度大于氧空位缺陷的浓度的第二区域可以位于电压保持区域与阳极区域之间的pn接合界面处。此外，优选的是，第二区域的峰值位于与电压保持区域和阳极区域之间的pn接合界面相邻的电压保持区域侧。更优选的是，第二区域不位于阳极区域内。在这一构造中，空位团缺陷的浓度大于氧空位缺陷的浓度的另一第二区域可以位于电场抑制区域与电压保持区域之间的接合界面处。
在本教导的一个方案中，氧空位缺陷的复合中心的能级可以为比导带能量边缘(Ec)低0.15eV至0.25eV之间的电子阱能级。
在本教导的一个方案中，空位团缺陷的复合中心的能级可以为比导带能量边缘(Ec)低0.35eV至0.55eV之间的电子阱能级。
在本教导的一个方案中，可以提供一种半导体器件的制造方法。半导体器件包括半导体基板，所述半导体基板包含第一区域和第二区域，其中，在第一区域中氧空位缺陷的浓度大于空位团缺陷的浓度，并且在第二区域中空位团缺陷的浓度大于氧空位缺陷的浓度。所述制造方法可以包括：引入氧到半导体基板中，以及将带电粒子辐照到半导体基板中的预定深度。通过执行引入氧的步骤，在半导体基板内形成氧空位缺陷的高浓度区域。此外，在辐照带电粒子的步骤中，在预定深度处辐照带电粒子。结果，在半导体基板内形成氧空位缺陷的浓度大于空位团缺陷的浓度的第一区域以及空位团缺陷的浓度大于氧空位缺陷的浓度的第二区域。
引入氧的步骤可以包括在半导体基板的主面中的一个上形成氧化膜以及在氧化膜存在的状态下对半导体基板进行退火。可以利用简单的处理过程将氧引入到半导体基板内。
在形成氧化膜的步骤中，可以将氧化温度设定在1100-1200摄氏度之间，并且可以将氧化时间设定在10-500分钟之间。在对半导体基板进行退火的步骤中，可以将退火温度设定为高于1150摄氏度。结果，在半导体基板内能够引入高浓度的氧。
在引入氧的步骤中，半导体基板内的氧浓度可以在沿厚度方向的全区中升高。结果，在半导体基板内确保形成氧空位缺陷的高浓度区域。

Claims (6)

1.一种半导体器件，包括：
半导体基板；
第一电极，其形成在所述半导体基板的第一主面上；以及
第二电极，其形成在所述半导体基板的第二主面上，
其中，所述半导体基板包含：
第一区域，在所述第一区域中，氧空位缺陷的浓度大于空位团缺陷的浓度，以及
第二区域，在所述第二区域中，所述空位团缺陷的浓度大于所述氧空位缺陷的浓度，
其中所述氧空位缺陷的浓度在所述半导体基板内不具有峰值，并且
其中所述氧空位缺陷的浓度在所述半导体基板内恒定。
2.根据权利要求1所述的半导体器件，其中
所述第一区域中的所述氧空位缺陷的浓度大于1×1013cm-3。
3.根据权利要求1或2所述的半导体器件，其中
所述第一电极为阴极电极，并且
所述第二电极为阳极电极。
4.一种半导体器件的制造方法，所述半导体器件包括半导体基板，所述半导体基板包含第一区域和第二区域，其中，在所述第一区域中，氧空位缺陷的浓度大于空位团缺陷的浓度，并且，在所述第二区域中，所述空位团缺陷的浓度大于所述氧空位缺陷的浓度，所述方法包括：
引入氧到所述半导体基板中；以及
将带电粒子辐照到所述半导体基板中的预定深度，
其中所述引入氧包括：
在所述半导体基板的主面中的一个上形成氧化膜；以及
在所述氧化膜存在的状态下对所述半导体基板进行退火，
其中所述氧空位缺陷的浓度在所述半导体基板内不具有峰值，并且
其中所述氧空位缺陷的浓度在所述半导体基板内恒定。
5.根据权利要求4所述的制造方法，其中
在所述形成氧化膜时，将氧化温度设定在1100-1200摄氏度之间，并且将氧化时间设定在10-500分钟之间，并且
在所述对所述半导体基板进行退火时，将退火温度设定为高于1150摄氏度。
6.根据权利要求4或5所述的制造方法，其中
在所述引入氧时，所述半导体基板内的氧浓度在沿厚度方向的全区中升高。
CN201010589260.9A 2009-12-16 2010-12-09 半导体器件及其制造方法 Expired - Fee Related CN102104074B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009285078 2009-12-16
JP2009-285078 2009-12-16
JP2010-169360 2010-07-28
JP2010169360A JP5156059B2 (ja) 2009-12-16 2010-07-28 ダイオードとその製造方法

Publications (2)

Publication Number Publication Date
CN102104074A CN102104074A (zh) 2011-06-22
CN102104074B true CN102104074B (zh) 2014-06-04

Family

ID=44141981

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010589260.9A Expired - Fee Related CN102104074B (zh) 2009-12-16 2010-12-09 半导体器件及其制造方法

Country Status (4)

Country Link
US (2) US8698285B2 (zh)
JP (1) JP5156059B2 (zh)
CN (1) CN102104074B (zh)
DE (1) DE102010063159B4 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107203B (zh) * 2011-11-10 2015-12-02 比亚迪股份有限公司 一种二极管及其制造方法
US8772144B2 (en) * 2011-11-11 2014-07-08 Alpha And Omega Semiconductor Incorporated Vertical gallium nitride Schottky diode
WO2013100155A1 (ja) * 2011-12-28 2013-07-04 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6037012B2 (ja) * 2013-06-26 2016-11-30 富士電機株式会社 半導体装置および半導体装置の製造方法
TWI657480B (zh) * 2014-06-25 2019-04-21 環球晶圓股份有限公司 具壓應力之矽基板及其製造方法
JP6305294B2 (ja) * 2014-09-19 2018-04-04 株式会社東芝 半導体装置及びその製造方法
JP6406452B2 (ja) 2015-06-30 2018-10-17 富士電機株式会社 半導体装置及びその製造方法
DE112020007853T5 (de) * 2020-12-15 2023-10-12 Mitsubishi Electric Corporation Verfahren zur Herstellung einer Halbleitereinheit und Halbleitereinheit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0635010A (ja) * 1992-07-13 1994-02-10 Nec Corp 方向性結合器型半導体光スイッチ
JP2851026B2 (ja) 1993-10-05 1999-01-27 東洋電機製造株式会社 高速ダイオード
US6603189B2 (en) * 1997-08-14 2003-08-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with deliberately damaged layer having a shorter carrier lifetime therein
JPH1197376A (ja) 1997-09-22 1999-04-09 Hitachi Ltd 高耐圧半導体装置及びその製造方法
JP4004357B2 (ja) * 2002-08-29 2007-11-07 新電元工業株式会社 ダイオード
JP4919700B2 (ja) * 2005-05-20 2012-04-18 トヨタ自動車株式会社 半導体装置及びその製造方法
JP5080744B2 (ja) 2006-03-17 2012-11-21 株式会社豊田中央研究所 半導体デバイス及びその製造方法
JP5124964B2 (ja) * 2006-03-27 2013-01-23 サンケン電気株式会社 半導体装置の製法
JP2008177296A (ja) * 2007-01-17 2008-07-31 Toyota Central R&D Labs Inc 半導体装置、ｐｎダイオード、ｉｇｂｔ、及びそれらの製造方法
JP2010161237A (ja) 2009-01-08 2010-07-22 Toyota Motor Corp 半導体装置の製造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2004-88012A 2004.03.18
JP特开2007-266103A 2007.10.11
JP特开平6-35010A 1994.02.10

Also Published As

Publication number Publication date
US8846544B2 (en) 2014-09-30
JP2011146673A (ja) 2011-07-28
DE102010063159A1 (de) 2011-06-22
JP5156059B2 (ja) 2013-03-06
CN102104074A (zh) 2011-06-22
US20140179116A1 (en) 2014-06-26
US8698285B2 (en) 2014-04-15
DE102010063159B4 (de) 2013-10-10
US20110140243A1 (en) 2011-06-16

Similar Documents

Publication Publication Date Title
CN102104074B (zh) 半导体器件及其制造方法
US11569092B2 (en) Semiconductor device
JP5104314B2 (ja) 半導体装置およびその製造方法
JP5272299B2 (ja) 半導体装置およびその製造方法
EP2006894B1 (en) Method for producing a semiconductor device
JP3427114B2 (ja) 半導体デバイス製造方法
JP2002009082A (ja) 半導体装置および半導体装置の製造方法
CN110534559B (zh) 一种碳化硅半导体器件终端及其制造方法
JP6678549B2 (ja) 半導体装置およびその製造方法、並びに電力変換システム
JP6961088B2 (ja) 半導体装置及び半導体装置の製造方法
WO2021009801A1 (ja) 半導体装置、および、半導体装置の製造方法
JP4609026B2 (ja) Ｓｏｉウェーハの製造方法
JPH1074922A (ja) Ｓｏｉ基板の製造方法
JP2006140309A (ja) 半導体装置の製造方法
US20230395382A1 (en) Method for manufacturing semiconductor device, semiconductor device, semiconductor module, and power conversion device
KR101017042B1 (ko) 반도체 소자의 제조 방법
CN117637857A (zh) 一种引入表面正电荷的平面pin二极管及其制备方法
CN114447098A (zh) 半导体装置及半导体装置的制造方法
JP2012033568A (ja) 半導体装置の製造方法
KR20050078139A (ko) 다이오드 및 그 제조 방법
JP2007109785A (ja) 半導体装置およびその製造方法
JPH0364029A (ja) 半導体装置およびその製造方法
JPS6390169A (ja) 絶縁ゲ−ト形電界効果トランジスタ
JPH01245515A (ja) 半導体装置の製造方法
KR20050002398A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140604

Termination date: 20171209

CF01 Termination of patent right due to non-payment of annual fee