JP4609026B2 - Soiウェーハの製造方法 - Google Patents

Soiウェーハの製造方法 Download PDF

Info

Publication number
JP4609026B2
JP4609026B2 JP2004293323A JP2004293323A JP4609026B2 JP 4609026 B2 JP4609026 B2 JP 4609026B2 JP 2004293323 A JP2004293323 A JP 2004293323A JP 2004293323 A JP2004293323 A JP 2004293323A JP 4609026 B2 JP4609026 B2 JP 4609026B2
Authority
JP
Japan
Prior art keywords
heat treatment
soi wafer
wafer
oxide film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004293323A
Other languages
English (en)
Other versions
JP2006108404A (ja
Inventor
剛 大槻
英樹 佐藤
博 竹野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2004293323A priority Critical patent/JP4609026B2/ja
Publication of JP2006108404A publication Critical patent/JP2006108404A/ja
Application granted granted Critical
Publication of JP4609026B2 publication Critical patent/JP4609026B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、絶縁体上にシリコン薄膜(シリコン活性層)を形成したSOI(Silicon On Insulator)ウェーハの製造方法に関するものであり、特に、シリコン薄膜と絶縁体との界面の界面準位密度を低減するSOIウェーハの製造方法に関する。
近年、デバイス用基板として、SOIウェーハが広く利用されてきている。このようなSOIウェーハの製造方法としては、例えば、2枚のウェーハ同士を貼り合わせる貼り合わせ法や1枚のシリコンウェーハ内に酸素を注入して埋め込み酸化膜(BOX(Buried OXide)酸化膜)で仕切られたシリコン薄膜を形成するSIMOX(Separation by IMplanted OXygen)法などが知られている。
貼り合わせ法では、例えばシリコンからなるボンドウェーハとベースウェーハのうちの一方の表面に熱酸化膜を形成した後、この形成した酸化膜を介して2枚のウェーハの表面を密着させて貼り合わせる。次に結合熱処理を施すことによって貼り合わせ面の結合力を高め、その後に片方のシリコンウェーハを研磨等により薄膜化することによってシリコン活性層として、SOIウェーハを製造できる。
また、SIMOX法では、鏡面研磨等が施されたシリコンウェーハの一方の主表面からウェーハ内部に酸素イオンを注入し、酸素イオン注入層を形成する。その後、例えば不活性ガス雰囲気下1300℃以上の温度で熱処理し、ウェーハ内部に形成された酸素イオン注入層から埋め込み酸化膜を形成する。これにより、一枚のウェーハから絶縁体上にシリコン薄膜を形成したSOIウェーハを製造できる。
一方、このようにデバイス用基板としてSOIウェーハが利用されるようになってくると、シリコン薄膜と絶縁体との界面、例えばシリコン活性層/BOX酸化膜界面の界面準位密度が非常に重要となってくる。従来の界面準位密度の議論は主にゲート酸化膜/シリコン基板界面で議論されてきたが、近年利用されているSOIウェーハでは、シリコン活性層/BOX酸化膜界面も重要となる。シリコン活性層全体が空乏化するようになってくるとき、シリコン活性層/BOX酸化膜界面準位密度(以下、界面準位密度という)が増加すると、キャリア移動度の低下等の問題が発生する。この界面準位密度は、近年報告されているPseudo−MOSFETにて評価されるが、デバイスの高集積化や低消費電力化などの高性能化に伴い、シリコン活性層の薄膜化がますます進むものと考えられる。そのため、実際のデバイスでは、シリコン活性層すべてが空乏化され動作することも起こってきており、界面準位密度の低減は一層重要となっている(例えば特許文献1、2及び非特許文献1、2、3参照)。
特開2001−60676号公報 特開2001−267384号公報 S. Cristoleveanu et al., "A Review of the Pseudo-MOS Transistor in SOI Wafers: Operation, Parameter Extraction, and Applications", IEEE Trans. Electron Dev., vol. 47, 1018 (2000). H. J. Hovel, "Si film electrical characterization in SOI substrates by HgFET technique", Solid-State Electronics, vol. 47, 1311 (2003). M. L. Reed and J. D. Plummer, "Chemistry of Si-SiO2 interface trap annealing", J. Appl. Phys., vol. 63, 5776 (1988).
本発明は、シリコン薄膜と絶縁体との界面の界面準位密度を低減するSOIウェーハの製造方法を提供することを目的とする。
上記目的を達成するため、本発明は、絶縁体上にシリコン薄膜を形成したSOIウェーハの製造方法であって、少なくとも複数の熱処理工程を含み、該複数の熱処理工程のうち最後に行なう熱処理として、水素を含む雰囲気下300〜440℃の熱処理及び/又は窒素雰囲気下400〜1100℃の熱処理を行なうことを特徴とするSOIウェーハの製造方法を提供する
このように、SOIウェーハを製造する場合、複数の熱処理工程を含み、該複数の熱処理工程のうち最後に行なう熱処理として、水素を含む雰囲気下300〜440℃の熱処理又は窒素雰囲気下400〜1100℃の熱処理、あるいはこれらの両方の熱処理を行なえば、それまでに行なった熱処理工程やその他のSOIウェーハ製造工程において増加した界面準位密度を低減でき、キャリア移動度の高いシリコン活性層を有するSOIウェーハを製造できる。
この場合、前記SOIウェーハを、ボンドウェーハとベースウェーハとを貼り合わせる貼り合わせ法により製造し、前記熱処理工程として、前記SOIウェーハの貼り合わせ面を結合させる熱処理を含むものとすることができる
このように、SOIウェーハを貼り合わせ法により製造する場合、高温で行なわれる貼り合わせ法工程中の熱処理により界面準位密度が増加する場合があるが、本発明によればこのようにして増加した界面準位密度を最後に行なう熱処理によって好適に低減できる。
また、前記SOIウェーハを、シリコンウェーハに酸素イオンをイオン注入して埋め込み酸化膜を形成するSIMOX法により製造し、前記熱処理工程として、前記SOIウェーハの埋め込み酸化膜を形成する熱処理を含むものとすることもできる
このように、SOIウェーハをSIMOX法により製造する場合、イオン注入とそれに続いて高温で行なわれる埋め込み酸化膜形成熱処理により界面準位密度が増加する場合があるが、本発明によればこのようにして増加した界面準位密度を最後に行なう熱処理によって好適に低減できる。
この場合、前記熱処理工程として、前記埋め込み酸化膜を形成する熱処理の後に、該形成した埋め込み酸化膜を厚くする熱処理を含むものとすることができる
このように、SOIウェーハをSIMOX法により製造する場合であって、前記の埋め込み酸化膜形成熱処理を行なった後、さらに該形成した埋め込み酸化膜を厚くするいわゆるITOX(Internal Thermal OXidation)熱処理を行なう場合、このITOX熱処理によっても界面状態が改善されるが、本発明によれば最後に行なう熱処理によって界面準位密度をさらに好適に低減できる。
また、前記最後の熱処理により、前記SOIウェーハのシリコン薄膜と絶縁体との界面における界面準位密度を1×1012cm−2eV−1より高い値から1×1012cm−2eV−1以下の値とすることができる
このように、SOIウェーハ製造工程において、それまでに行なった熱処理工程やその他の製造工程により界面準位密度が増加して1×1012cm−2eV−1より高い値となったとしても、本発明の最後の熱処理を行なうことにより、界面準位密度を1×1012cm−2eV−1以下の値に改善することができ、これによって例えばキャリア移動度を改善することができる。
本発明に従い、SOIウェーハを製造する場合、複数の熱処理工程を含み、該複数の熱処理のうち最後に行なう熱処理として、水素を含む雰囲気下300〜440℃の熱処理及び/又は窒素雰囲気下400〜1100℃の熱処理を行なえば、それまでに行なった熱処理工程やその他のSOIウェーハ製造工程において増加した界面準位密度を低減でき、キャリア移動度の高いシリコン活性層を有するSOIウェーハを製造できる。
以下、本発明について詳述する。
前述のように、デバイス用基板として近年利用されているSOIウェーハにおいて、シリコン活性層/BOX酸化膜界面等の界面準位密度の低減は重要である。
しかし、この界面準位密度の制御は、SOIウェーハ製造工程の複雑さなども影響し非常に難しかった。
そこで本発明者らは、このような複雑なSOIウェーハ製造工程においても界面準位密度を制御し、界面準位密度の低いSOIウェーハを製造できる方法を検討したところ、たとえばSIMOX法であれば、酸素イオン注入層の形成工程とそれに続く高温での埋め込み酸化膜形成熱処理工程の影響でシリコン活性層/BOX酸化膜界面のDit(界面準位密度)が増加する可能性があることを見出した。一方の貼り合わせSOIにしても、例えば2枚のウェーハの貼り合わせの後に高温での熱処理が行なわれる等して、シリコン活性層/BOX酸化膜間のDitが増加する可能性があるのは同様である。
このようにSIMOX法や貼り合わせ法等の各種SOIウェーハ作製工程は、種々の熱処理工程を必要とする。このために、SOIウェーハ製造工程中でシリコン活性層/BOX酸化膜界面の界面準位が増加することがある。
本発明者らは、この課題を解決するため、SOIウェーハの製造工程に含まれる熱処理工程のうち最後に行なう熱処理として、水素を含む雰囲気下300〜440℃の熱処理又は窒素雰囲気下400〜1100℃の熱処理、あるいはこれらの両方の熱処理を行なえば、それまでに行なった熱処理工程やその他のSOIウェーハ製造工程において増加した界面準位密度を低減でき、キャリア移動度の高いシリコン活性層を有するSOIウェーハを製造できることに想到し、本発明を完成させた。
以下では、本発明の実施の形態について、添付した図面に基づいて具体的に説明するが、本発明はこれに限定されるものではない。
図1は本発明に従うSOIウェーハの製造方法であって貼り合わせ法を用いる場合の一例を示す工程図である。
まず、ボンドウェーハとベースウェーハとを用意する(工程1A)。ボンドウェーハはシリコン薄膜とするためシリコンウェーハであり、ベースウェーハはシリコンからなるものであってもよいし、石英、アルミナ等からなる絶縁性ウェーハであってもよい。次に、これらのウェーハを常温で密着させ貼り合わせて貼り合わせウェーハとする(工程1B)。貼り合わせる際には、例えば2枚のウェーハの一方あるいは両方の表面に熱酸化膜等の酸化膜を形成して、それを介して貼り合わせる。ベースウェーハが絶縁性ウェーハであれば、ボンドウェーハに酸化膜を形成してそれを介して貼り合わせるか直接貼り合わせてもよい。
次に、貼り合わせウェーハの貼り合わせ面の結合強度を上げるために結合熱処理を行なう(工程1C)。この結合熱処理は例えば水素雰囲気下1200℃程度の温度で行なうことができる。
次に、貼り合わせウェーハのボンドウェーハを薄膜化する(工程1D)。この薄膜化は、エッチング処理、研磨処理、イオン注入剥離処理等の従来法により行なうことができる。この工程により、貼り合わせウェーハは絶縁体上にシリコン薄膜を形成したSOI構造を有するSOIウェーハとなる。
このような各種熱処理を含む製造工程により作製されたSOIウェーハは、シリコン活性層/BOX酸化膜界面の界面準位密度が増加し、電子移動度が減少している場合がある。通常のSOIウェーハにおいては、界面準位密度(Dit)は5×1011cm−2eV−1前後であり、電子移動度は650cm−1−1前後であるが、SOIウェーハの作製条件によっては、Ditは5×1012cm−2eV−1、電子移動度は500cm−1−1前後となる場合がある。これは、SOIウェーハ作製条件によっては、シリコン活性層/BOX酸化膜界面にシリコンのダングリングボンドが過剰に存在する等して、界面状態が通常のSOIウェーハと比べて良くないことを示している。
そこで、その後、水素を含む雰囲気下300〜440℃の熱処理又は窒素雰囲気下400〜1100℃の熱処理、あるいはこれらの両方の熱処理を行なう(工程1E)。これによって、界面の過剰なダングリングボンドが終端される等して界面状態が改善され、界面準位密度を低減でき、しかもこれらの熱処理は最後の熱処理として行なわれるので、その後界面準位密度は増加しない。したがって、このような製造工程により、界面準位密度が低く電子等のキャリア移動度の高いシリコン活性層を有するSOIウェーハを製造できる。
特に、界面準位密度が増加して1×1012cm−2eV−1より高い値となったとしても、工程1Eの熱処理を行なうことにより、界面準位密度を1×1012cm−2eV−1以下の値に改善することができ、これによってキャリア移動度を改善することができる。
工程1Eの熱処理として水素を含む雰囲気下300〜440℃の熱処理を行なう場合、水素を含む雰囲気としては、例えばウェーハへの配線パターン加工後に行なわれるシンター熱処理の場合のように、窒素ガスに水素ガスを含むものを用いることができる。水素ガスの濃度は、例えば4%未満であれば、爆発下限以下の濃度であり取り扱いも設備も簡単なものとできる。また温度については、このように300℃以上であれば界面準位密度の低減の効果が得られるものとなるし、440℃以下であれば、水素雰囲気によるドーパント濃度の低下や、表面や界面のエッチング等が進行するおそれがないものとなる。熱処理時間は1時間程度で十分に界面準位密度の低減の効果が得られる。
一方、窒素雰囲気下400〜1100℃の熱処理を行なう場合、水素ガスに比べて取り扱いが簡単であるので、窒素ガス100%の雰囲気とできる。また温度については、このように400℃以上であれば界面準位密度の低減の効果が得られるものとなるし、1100℃以下であれば、スリップの発生などの悪影響がないものとなる。熱処理時間は、水素雰囲気下で熱処理を行なう場合と同様、1時間程度で十分である。
また、これらの水素を含む雰囲気下での熱処理及び窒素雰囲気下での熱処理を組み合わせて両方行なってもよい。これらの熱処理を組み合わせることで、さらに様々の原因により生じた界面状態の問題を解決することができる。
図2は本発明に従うSOIウェーハの製造方法であってSIMOX法を用いる場合の一例を示す工程図である。
まず、シリコンウェーハを用意し(工程2A)、このシリコンウェーハを500℃程度に加熱し、一方の主表面から酸素イオンを所定の深さにイオン注入して酸素イオン注入層を形成する(工程2B)。イオン注入条件としては例えば、注入エネルギーは一般的に広く用いられている150〜200keV程度とでき、また酸素ドーズ量は、高ドーズ条件であれば1〜2×1018/cm程度とすれば良く、低ドーズ条件であれば2〜4×1017/cm程度に制御すれば良い。このとき、必要に応じて、酸素イオンの注入を2回以上に分割して行うこともできる。
酸素イオン注入後、例えば酸素を1%以下含むアルゴンガス等の不活性ガス雰囲気下1300℃以上の温度で埋め込み酸化膜形成熱処理を行うことにより、酸素イオン注入層から埋め込み酸化膜を形成する(工程2C)。熱処理時間は例えば3〜6時間行なえばよい。
また、必要に応じて、工程2Cの埋め込み酸化膜形成熱処理の後、該形成した埋め込み酸化膜を厚くするITOX熱処理を行なってもよい(工程2D)。
具体的には、例えば酸素を数十%程度含むアルゴンガス等の不活性ガス雰囲気下1300℃以上で数時間の熱処理を行うことによって、雰囲気から基板中に導入される酸素により埋め込み酸化膜を成長させて厚膜化することができる。このITOX熱処理により、埋め込み酸化膜の絶縁耐圧が向上し、さらにシリコン活性層/BOX酸化膜の界面の平坦度等が改善され、またシリコン活性層表面の表面粗さも改善されるという効果が得られる。また、ITOX熱処理を行なうとシリコン活性層表面に酸化膜が成長することによりシリコン活性層が消費され、それによって薄膜のシリコン活性層が得られるという利点も持ち合わせている。
このような工程により、シリコンウェーハは絶縁体上にシリコン薄膜を形成したSOI構造を有するSOIウェーハとなる。
このような埋め込み酸化膜形成処理やITOX熱処理を含む製造工程を経たSOIウェーハは、界面準位密度が増加している場合がある。例えば、前述のようにDitは5×1012cm−2eV−1、電子移動度は500cm−1−1前後となる場合がある。
そこで、その後、水素を含む雰囲気下300〜440℃の熱処理又は窒素雰囲気下400〜1100℃の熱処理、あるいはこれらの両方の熱処理を行なう(工程2E)。この工程は図1に示す工程1Eと同様のものである。これによって界面準位密度を低減でき、しかもこれらの熱処理は最後の熱処理として行なわれるので、その後界面準位密度は増加しない。したがって、このような製造工程により、界面準位密度が低く電子等のキャリア移動度の高いシリコン活性層を有するSOIウェーハを製造できる。
前述の場合と同様、界面準位密度が増加して1×1012cm−2eV−1より高い値となったとしても、工程2Eの熱処理を行なうことにより、界面準位密度を1×1012cm−2eV−1以下の値に改善することができ、これによってキャリア移動度を改善することができる。
このような最後の熱処理は、工程に存する複数の熱処理のうち最後の熱処理として行なわれる必要がある。SOIウェーハの製造工程において、この熱処理後にさらに熱処理が行なわれると、再び界面準位が発生してしまうおそれがあるからである。従って、本発明の最後の熱処理は、工程にある複数の熱処理のうち最後となる熱処理が本発明のものであればよく、必ずしも工程のうち最終工程がこの熱処理である必要はない。従って、最後の熱処理の後に洗浄等の工程が行なわれることは、もちろん有り得る。
なお、上記のような貼り合わせ法又はSIMOX法、又はその他の方法により作製されたSOIウェーハのシリコン活性層/BOX酸化膜界面の界面準位密度及び電子移動度は、前述のPseud−MOSFETにより評価することができる。図3はその測定の説明図である。このように、支持基板3、埋め込み酸化膜2、シリコン活性層1が順次積層された構造を有するSOIウェーハ10に対して、シリコン活性層1の表面にソース電極Sとドレイン電極Dを取り付け、支持基板3の表面に金属電極4を形成し、ゲート電極Gを取り付けて測定を行なう。
以下、本発明の実施例により本発明をさらに詳細に説明するが、本発明がこれに限定されないことは言うまでもない。
(実施例1)
試料として導電型がP型で直径200mm、面方位<100>のシリコンウェーハからSIMOX法によりSOIウェーハを作製した。なお、このP型ウェーハのドーパントはボロンである。また、シリコン活性層/BOX酸化膜厚さは、100/145nm程度のものである。
上記SOIウェーハの製造工程において、埋め込み酸化膜形成熱処理とITOX熱処理を行なった後、従来のPseudo−MOSFETによる方法によりシリコン活性層/BOX酸化膜界面の界面準位密度と電子移動度を評価したところ、Ditが5×1012cm−2eV−1以上、電子移動度が500cm−1−1前後と界面状態が悪いウェーハが見つかった。そこで、図4に示すように、炉内温度を400℃とし窒素ガスを20l/minの流量で導入する熱処理炉に上記の界面状態が悪いウェーハを投入し、上記窒素ガスの導入に加えて水素ガスを1l/minの流量で導入し、30分間のシンター熱処理を行なった。その後、水素ガスの導入を停止し、窒素ガスのみ導入して30分パージングを行い、その後ウェーハを取り出した。そして、再度シリコン活性層/BOX酸化膜界面の界面準位密度と電子移動度を評価したところ、Ditが5×1011cm−2eV−1以下、電子移動度が650cm−1−1となり、界面の状態が大幅に改善された。
(実施例2)
試料として実施例1と同様の方法で同様の特性のSOIウェーハを作製した。
上記SOIウェーハの製造工程において、埋め込み酸化膜形成熱処理とITOX熱処理を行なった後、実施例1と同様の方法によりシリコン活性層/BOX酸化膜界面の界面準位密度と電子移動度を評価したところ、Ditが5×1012cm−2eV−1以上、電子移動度が500cm−1−1前後と界面の状態が悪いウェーハが見つかった。そこで、図5に示すように、炉内温度を1000℃とし、窒素ガスを20l/minの流量で導入する熱処理炉に上記の界面状態が悪いウェーハを投入し、60分間のアニール熱処理を行ない、その後ウェーハを取り出した。そして、再度シリコン活性層/BOX酸化膜界面の界面準位密度と電子移動度を評価したところ、Ditが6×1011cm−2eV−1以下、電子移動度が660cm−1−1となり、界面の状態が大幅に改善された。
(実施例3)
試料として実施例1と同様の方法で同様の特性のSOIウェーハを作製した。
上記SOIウェーハの製造工程において、埋め込み酸化膜形成熱処理とITOX熱処理を行なった後、実施例1と同様の方法によりシリコン活性層/BOX酸化膜界面の界面準位密度と電子移動度を評価したところ、Ditが5×1012cm−2eV−1以上、電子移動度が500cm−1−1前後と界面の状態が悪いウェーハが見つかった。そこで、この界面状態の悪いウェーハに、実施例1と同様な方法で水素を含む雰囲気下でのシンター熱処理を行なった後、実施例2と同様な方法で窒素雰囲気下のアニール熱処理を行なった。そして、再度シリコン活性層/BOX酸化膜界面の界面準位密度と電子移動度を評価したところ、Ditが4×1011cm−2eV−1以下、電子移動度が680cm−1−1となり、界面の状態が大幅に改善された。
このように、本発明のSOIウェーハの製造方法によれば、シリコン活性層/BOX酸化膜界面の界面状態を改善し、界面準位密度を低減でき、キャリア移動度の高いシリコン活性層を有するSOIウェーハを製造できる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
例えば、上記実施例ではSIMOX法により作製したSOIウェーハについて説明したが、本発明のSOIウェーハの製造方法は貼り合わせ法により作製したSOIウェーハやその他の方法で作製したSOIウェーハであっても効果を奏するものである。
本発明に従うSOIウェーハの製造方法であって貼り合わせ法を用いる場合の一例を示す工程図である。 本発明に従うSOIウェーハの製造方法であってSIMOX法を用いる場合の一例を示す工程図である。 Pseudo MOSFETによるSOIウェーハの測定の説明図である。 実施例1及び実施例3における水素を含む雰囲気下での熱処理工程を説明する図である。 実施例2及び実施例3における窒素雰囲気下での熱処理工程を説明する図である。
符号の説明
1…シリコン活性層、 2…埋め込み酸化膜、 3…支持基板、 4…金属電極、
10…SOIウェーハ、
S…ソース電極、 D…ドレイン電極、 G…ゲート電極。

Claims (5)

  1. 絶縁体上にシリコン薄膜を形成したSOIウェーハの製造方法であって、少なくとも複数の熱処理工程を含み、該複数の熱処理工程のうち最後に行なう熱処理として、水素を含む雰囲気下300〜440℃の熱処理及び窒素雰囲気下400〜1100℃の熱処理を行なうことを特徴とするSOIウェーハの製造方法。
  2. 前記SOIウェーハを、ボンドウェーハとベースウェーハとを貼り合わせる貼り合わせ法により製造し、前記熱処理工程として、前記SOIウェーハの貼り合わせ面を結合させる熱処理を含むものとすることを特徴とする請求項1に記載のSOIウェーハの製造方法。
  3. 前記SOIウェーハを、シリコンウェーハに酸素イオンをイオン注入して埋め込み酸化膜を形成するSIMOX法により製造し、前記熱処理工程として、前記SOIウェーハの埋め込み酸化膜を形成する熱処理を含むものとすることを特徴とする請求項1に記載のSOIウェーハの製造方法。
  4. 前記熱処理工程として、前記埋め込み酸化膜を形成する熱処理の後に、該形成した埋め込み酸化膜を厚くする熱処理を含むものとすることを特徴とする請求項3に記載のSOIウェーハの製造方法。
  5. 前記最後の熱処理により、前記SOIウェーハのシリコン薄膜と絶縁体との界面における界面準位密度を1×1012cm−2eV−1より高い値から1×1012cm−2eV−1以下の値とすることを特徴とする請求項1乃至請求項4のいずれか一項に記載のSOIウェーハの製造方法。
JP2004293323A 2004-10-06 2004-10-06 Soiウェーハの製造方法 Expired - Fee Related JP4609026B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004293323A JP4609026B2 (ja) 2004-10-06 2004-10-06 Soiウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004293323A JP4609026B2 (ja) 2004-10-06 2004-10-06 Soiウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2006108404A JP2006108404A (ja) 2006-04-20
JP4609026B2 true JP4609026B2 (ja) 2011-01-12

Family

ID=36377764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004293323A Expired - Fee Related JP4609026B2 (ja) 2004-10-06 2004-10-06 Soiウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP4609026B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101124666B (zh) * 2005-02-03 2011-09-21 硅绝缘体技术有限公司 降低半导体晶片中的陷阱密度的方法
JP2007207874A (ja) * 2006-01-31 2007-08-16 Sumco Corp シリコンウェーハの製造方法およびシリコンウェーハ
WO2009066135A1 (en) * 2007-11-23 2009-05-28 S.O.I.Tec Silicon On Insulator Technologies Precise oxide dissolution
JP5412445B2 (ja) * 2008-02-20 2014-02-12 ソイテック 酸化物溶解後の酸化

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62281346A (ja) * 1986-05-29 1987-12-07 Fujitsu Ltd 半導体層の分離方法
JPH07263538A (ja) * 1994-03-23 1995-10-13 Komatsu Electron Metals Co Ltd Soi基板の製造方法およびsoi基板
JP2002009263A (ja) * 2000-06-22 2002-01-11 Nippon Steel Corp Simox基板およびその製造方法
JP2002110688A (ja) * 2000-09-29 2002-04-12 Canon Inc Soiの熱処理方法及び製造方法
JP2002343800A (ja) * 2001-05-18 2002-11-29 Fujitsu Ltd シリコン半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62281346A (ja) * 1986-05-29 1987-12-07 Fujitsu Ltd 半導体層の分離方法
JPH07263538A (ja) * 1994-03-23 1995-10-13 Komatsu Electron Metals Co Ltd Soi基板の製造方法およびsoi基板
JP2002009263A (ja) * 2000-06-22 2002-01-11 Nippon Steel Corp Simox基板およびその製造方法
JP2002110688A (ja) * 2000-09-29 2002-04-12 Canon Inc Soiの熱処理方法及び製造方法
JP2002343800A (ja) * 2001-05-18 2002-11-29 Fujitsu Ltd シリコン半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2006108404A (ja) 2006-04-20

Similar Documents

Publication Publication Date Title
JP4722823B2 (ja) 電気特性を向上させた複合基板の作製方法
CN108028170B (zh) 贴合式soi晶圆的制造方法
WO2007125863A1 (ja) Soiウエーハの製造方法
JP2009231376A (ja) Soiウェーハ及び半導体デバイスならびにsoiウェーハの製造方法
US5989981A (en) Method of manufacturing SOI substrate
WO2007125771A1 (ja) Soiウエーハの製造方法
JP2001094106A (ja) シリコン−ゲルマニウム・トランジスタおよび関連方法
JP2007318102A (ja) Soiウエーハの製造方法
JP4931212B2 (ja) 改質シリコンへの低ドーズ酸素注入による薄い埋め込み酸化物
JP2009105314A (ja) 半導体基板の製造方法
JP2010098167A (ja) 貼り合わせウェーハの製造方法
CN107146758B (zh) 带有载流子俘获中心的衬底的制备方法
JP4609026B2 (ja) Soiウェーハの製造方法
JP5200412B2 (ja) Soi基板の製造方法
JP3660469B2 (ja) Soi基板の製造方法
JP2007080949A (ja) Soiウエーハの製造方法
JP4272607B2 (ja) 多孔質シリコンの酸化によるsoi
KR100704146B1 (ko) Soi 기판의 제조방법
JPH1041241A (ja) 半導体装置の製造方法
JP2010027731A (ja) Simoxウェーハの製造方法及びsimoxウェーハ
CN106683980B (zh) 带有载流子俘获中心的衬底的制备方法
JP3384439B2 (ja) 半導体装置の製造方法
KR101348400B1 (ko) 반도체 소자의 게이트 산화막 제조방법
JPH01239867A (ja) 絶縁膜上半導体の形成方法
JP2008159868A (ja) Simox基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100927

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4609026

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees