JP4931212B2 - 改質シリコンへの低ドーズ酸素注入による薄い埋め込み酸化物 - Google Patents

改質シリコンへの低ドーズ酸素注入による薄い埋め込み酸化物 Download PDF

Info

Publication number
JP4931212B2
JP4931212B2 JP2006534023A JP2006534023A JP4931212B2 JP 4931212 B2 JP4931212 B2 JP 4931212B2 JP 2006534023 A JP2006534023 A JP 2006534023A JP 2006534023 A JP2006534023 A JP 2006534023A JP 4931212 B2 JP4931212 B2 JP 4931212B2
Authority
JP
Japan
Prior art keywords
porous
oxygen
buried oxide
substrate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006534023A
Other languages
English (en)
Other versions
JP2007507898A (ja
Inventor
チョ、カン、ス
フォーゲル、キース、イー
モウラー、シーグフリード、エル
ミッチェル、ライアン、エム
サダナ、ディベンドラ、ケー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2007507898A publication Critical patent/JP2007507898A/ja
Application granted granted Critical
Publication of JP4931212B2 publication Critical patent/JP4931212B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体構造を製造する方法に関し、より具体的には、低ドーズ酸素注入を用いて形成される、厚さ１００ｎｍより小さい、薄い均一の埋め込み酸化物を有するシリコン・オン・インシュレータ（ＳＯＩ）を製造する方法に関する。
マイクロ電子デバイスの用途においては、アクティブデバイス領域と下にある半導体構造との間の電気及び電子相互作用を強く妨げるシリコン・オン・インシュレータ（ＳＯＩ）構造体が用いられる。典型的なＳＯＩ構造体では、埋め込み酸化物層（ｂｕｒｉｅｄ ｏｘｉｄｅ）がＳｉ上層（すなわち、ＳＯＩ又はデバイス層）をＳｉ基板から分離する。
例えば、ＳＯＩ上に作られた相補型金属酸化物半導体（ＣＭＯＳ）デバイスにおいて、動作特性が大いに改善されることが知られている。具体的には、ＳＯＩ上に作られたＣＭＯＳデバイスは、より少ない接合容量及びリーク、電離放射線に対するより大きい抵抗、ラッチアップに対する耐性などを示すことができる。しかしながら、ＳＯＩ構造体を形成することは簡単な事柄ではない。
何十年の研究及び開発の後でさえ、商業的に実行可能であると証明されたのは、ほんのわずかの方法のみである。ＢＥＳＯＩ（ｂｏｎｄ−ａｎｄ−ｅｔｃｈ−ｂａｃｋ ＳＯＩ）と呼ばれる方法において、２つのＳｉウェハが表面で酸化され、酸化された表面が共に接合されて、次に２つの接合されたウェハのうちの１つが薄いＳＯＩデバイス層を提供するためにエッチングされる。この従来技術の方法及びその変形物において、ウェハ表面は接合の前に酸化されるので、埋め込み酸化物は如何なる所望の厚さを有するようにも作ることができる。しかしながら、接合された境界面での不純物、エッチバックプロセスを通して薄い均一のＳｉ上層を達成する際の困難さが主な欠点である。「Ｓｉ上層」及び「ＳＯＩ層」という用語はこの出願において同義的に用いることができる。
ＳＩＭＯＸ（酸素の注入による分離）と呼ばれる別の周知の方法において、酸素イオンの選択されたドーズがＳｉウェハに直接注入されて、次にウェハは高温で酸素雰囲気においてアニールされるので、注入された酸素が連続埋め込み酸化物層に変換される。ＳＩＭＯＸ法における埋め込み酸化物層の厚さは、主に、注入された酸素ドーズ及び熱酸化状態による。さらに、ＳＩＭＯＸにおいて、Ｓｉ上層が熱酸化の間に所望の厚さまで薄くされ、その後表面酸化物が取り除かれる。
しかしながら、注入された酸素のピーク濃度が非常に低い（約１Ｅ２２ａｔｏｍｓ／ｃｍ３以下のオーダー）場合には、成長する酸化物の沈殿物が球状になって表面エネルギーを最小にする傾向があるので、埋め込み酸化物が典型的には破壊され不連続になる。このようなＳＯＩ構造体が、例えば、図１に示される。図１において、参照番号１００がＳｉ含有基板層を示し、参照番号１０２は埋設酸化物層を示し、参照番号１０４は従来技術のＳＯＩ構造体のＳｉ含有上層を示す。このように、従来のＳＩＭＯＸ処理を用いて１００ｎｍより薄い埋め込み酸化物層を形成することは一般に非常に困難である。
ＭＯＳＦＥＴデバイスの用途において、Ｓｉ上層及び下の埋め込み酸化物は、短チャンネル効果をさらに良く制御するために、デバイスの大きさを縮小するようにより薄く作られる必要がある。これは、次世代のＭＯＳＦＥＴデバイスの埋め込み酸化物が、従来のＳＩＭＯＸ技術で可能であるものよりかなり薄くされる必要があることを意味する。
本発明の１つの目的は、非常に薄い（１００ｎｍより小さい）が、しかし、均一の埋め込み酸化物を有するＳＯＩ構造体を製造する方法を提供することである。
本発明の別の目的は、処理時間が短縮され、しかしそれでも、典型的なＳＩＭＯＸプロセスにおいて可能であるレベルよりも酸素注入のドーズを減少することによって処理量は増加する、ＳＯＩ構造体を製造する方法を提供することである。
本発明のさらに別の目的は、注入損傷を減少することによって、及び、埋め込み酸化物の体積の膨張に起因する応力及び歪みを減少することによって、Ｓｉ上層、すなわち、ＳＯＩ層における欠陥レベルが減少される、ＳＯＩ構造体を製造する方法を提供することである。
これら及び他の目的及び利点が、低ドーズ酸素注入ステップが実行される方法を利用することによって本発明において達成される。「低ドーズ」とは、約１Ｅ１７ａｔｏｍｓ／ｃｍ２以下の酸素ドーズを意味する。従来技術のＳＩＭＯＸプロセスにおいて、酸化物が表面エネルギーを最小にするために球状になる傾向があるので、低ドーズ酸素注入は通常、破壊されて不連続な埋め込み酸化物の層をもたらす。本発明においては、低ドーズ酸素注入ステップより前にＳｉ含有基板に多数の空孔又はボイドを形成することによって問題が解決される。
空孔又はボイドは、次の高温酸化の間に合体し、埋め込み酸化物に横方向に膨張するための余地を与え、結果として薄い均一の埋め込み酸化物層をもたらす。「均一」という用語は、本発明においては、Ｓｉ含有上層ならびに下にあるＳｉ含有基板との連続する境界面を有する埋め込み酸化物領域を示すのに用いられ、下にあるＳｉ含有基板は、ウェハ全体にわたる厚さのばらつきが埋め込み酸化物層の全体の厚さの３０％より小さい。空孔又はボイドの密度が十分なものであれば、埋め込み酸化物層の厚さは主に、注入されたドーズ及び内部熱酸化状態による。本発明の１つの実施形態において、空孔又はボイドは、ＨＦ含有溶液が用いられる電解陽極酸化プロセスを利用することによってＳｉ含有基板に形成される。
本発明の方法に従って、ＳＯＩ構造体は、高濃度（約０．０１％以上のオーダー）の空孔又はボイドを含むようにＳｉ含有基板の表面を改質することによって製造される。「空孔」及び「ボイド」という用語は、多孔質Ｓｉ領域を示すために本発明において同義的に用いられる。次に、Ｓｉ含有層が、典型的には、しかし必ずしもそうではないが、基板の上に形成され、次に、低酸素ドーズを利用して酸素イオンが構造体に注入される。次に、構造体がアニールされて、注入された酸素イオンが、薄いがしかし均一の熱埋め込み酸化物領域に変換される。
広義では、本発明の方法は、空孔又はボイド領域がその中に配置されたＳｉ含有基板を少なくとも含む構造体を用意するステップと、構造体の上に単結晶Ｓｉ含有層を任意に形成するステップと、約１Ｅ１７ａｔｏｍｓ／ｃｍ２以下の酸素ドーズを用いて構造体に酸素イオンを注入するステップと、注入された酸素イオン及び空孔又はボイドを有する構造体をアニールして、Ｓｉ含有上層と約１００ｎｍ以下の厚さを有する埋め込み酸化物とを含むシリコン・オン・インシュレータを形成するステップと、を含む。
本発明のいくつかの実施形態において、多孔質構造体上の単結晶Ｓｉ含有層の任意の形成の前に、あるいは、注入ステップより前に、水素含有雰囲気において行われるベークステップが実行される。
本発明のさらに別の実施形態において、水素含有雰囲気において行われるベークステップが、薄い埋め込み酸化物層を含むＳＯＩ構造体に実行される。
本発明から得られるＳＯＩ構造体は、非常に薄く、なおかつ均一で連続した埋め込み酸化物層領域を有する。
本発明は、Ｓｉ含有上層の下にある薄い均一の埋め込み酸化物領域を有するＳＯＩ基板を形成するための簡単かつ低コストの方法を提供するものであり、本出願に添付の図面を参照することによってさらに詳細にここに説明される。添付の図面において、同じ及び／又は対応する要素が同じ参照番号によって示される。
まず図２に示された最初の構造体を参照すると、最初の構造体は、空孔又はボイドが形成された領域１２を有するＳｉ含有基板１０を含む。「空孔（ｖａｃａｎｃｙ）」及び「ボイド（ｖｏｉｄ）」という用語は、多孔質Ｓｉ含有領域を示すために本発明において同義的に用いられる。ここで用いられる「Ｓｉ含有」という用語は、少なくともシリコンを含む半導体材料を示す。このようなＳｉ含有材料の例示的な実施例は、それに制限されるものではないが、Ｓｉ、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣ、ｅｐｉ−Ｓｉ／Ｓｉ、ｅｐｉ−Ｓｉ／ＳｉＣ、ｅｐｉ−Ｓｉ／ＳｉＧｅ及びそこに形成される如何なる数の埋め込み絶縁（すなわち、連続、不連続又は連続と不連続の組み合わせ）領域も含むことができる予め形成されたシリコン・オン・インシュレータ（ＳＯＩ）又はＳｉＧｅ・オン・インシュレータ（ＳＧＯＩ）を含む。
Ｓｉ含有基板は、ｐ又はｎ型ドーパントを含むことができるドープされた基板であり、ｐ型ドーパントが非常に好ましい。ドーピングは、Ｓｉインゴットを成長させ、該Ｓｉインゴットからｐ又はｎ型にドープされたウェハが切断及び研磨されることによるか、イオン注入によるかの何れかで達成される。前述のドーピング・プロセスの両方は当業者に周知である。最初のＳｉ含有基板１０内のドーパントの濃度は、用いられるドーパントによって変えることができる。ｎ型ドーパントについては、注入されるドーパントの濃度は典型的には約１Ｅ１７乃至約１Ｅ１８ａｔｏｍｓ／ｃｍ３であり、一方、ｐ型ドーパントについては、注入されるドーパントの濃度は典型的には約１Ｅ１５乃至約２Ｅ１９ａｔｏｍｓ／ｃｍ３である。
領域１２は、Ｓｉ含有基板１０において多孔質Ｓｉ含有領域を形成することができる電解陽極酸化プロセスを用いて、Ｓｉ含有基板１０の表面領域の近くに形成される。多孔質Ｓｉ含有領域、すなわち、領域１２には、空孔又はボイドがある。陽極酸化プロセスが図２に示される構造体をＨＦ含有溶液に浸漬することによって実行され、一方、同ＨＦ含有溶液に入れられた電極に対して電気バイアスが構造体にかけられる。このようなプロセスにおいて、ｐ型構造体は典型的に電気化学セルの陽極として役に立ち、一方、Ｓｉ、又は金属といった別の半導体材料が陰極として使用される。
一般に、ＨＦ陽極酸化は、ドープされた単結晶Ｓｉを多孔質Ｓｉに変換する。そのように形成された多孔質Ｓｉの形成の割合及び性質（多孔率及び微細構造）は、材料特性、すなわち、ドーピングの型及び濃度、ならびに、陽極酸化プロセスそれ自体の反応条件（電流密度、バイアス、照射及びＨＦ含有溶液の添加物）の両方によって決まる。具体的には、多孔質Ｓｉは、より高度にドープされた領域において効率の大きな増加を伴って形成される。
一般に、本発明において形成される多孔質Ｓｉ含有領域１２は、約０．０１％以上の多孔率を有する。多孔質Ｓｉ含有領域１２の深さは、Ｓｉ含有基板１０の最も上の表面層から測定すると、典型的には約１０００ｎｍ以下である。
「ＨＦ含有溶液」という用語は、濃ＨＦ（４９％）、酢酸を含有する濃ＨＦ、ＨＦと水との混合物、ＨＦとメタノール、エタノール、プロパノールなどのような一価アルコールとの混合物、あるいは、少なくとも１つの界面活性剤と混合されたＨＦを含む。ＨＦ溶液中に存在する界面活性剤の量は、典型的には、４９％ＨＦに基づいて約１乃至約５０％である。
陽極酸化プロセスは、約０．０５乃至約５０ミリアンペア／ｃｍ２の電流密度で作動する定電流源を用いて、Ｓｉ含有基板１０の表面近くの部分を、多孔質Ｓｉ含有領域１２に変換する。光源はサンプルを照射するのに任意に用いることができる。本発明の陽極酸化プロセスは、約０．１乃至約５ミリアンペア／ｃｍ２の電流密度で作動する定電流源を用いて実行されることがより好ましい。
陽極酸化プロセスは、典型的には室温で実行され、あるいは、室温から上昇した温度で実行されてもよい。陽極酸化プロセスの後で、構造体は典型的には脱イオン水でリンスされ乾燥される。
本発明の任意の実施形態において、図２に示される構造体を、本発明のこの時点で、大気圧又は減圧における水素含有雰囲気中でベークすることができる。実行される場合には、この任意の実施形態は、多孔質Ｓｉ含有領域１２（すなわち、空孔及びボイドを含む領域）から不純物原子を脱着し、それと同時に如何なる表面の孔をも閉鎖する。水素含有雰囲気中でのベークは、約８００℃乃至約１２００℃の温度で実行され、約１０００℃乃至約１１５０℃の温度がより一層好ましい。水素含有雰囲気の実施例は、Ｈ２、ＮＨ４、又は、その混合物であって不活性ガスを伴う又は伴わない混合物を含む。
次に、単結晶Ｓｉ含有層１４は、典型的に、しかし必ずしもそうではないが、本発明のこの時点で、多孔質Ｓｉ含有領域１２を含むＳｉ含有基板１０の上に形成される。単結晶Ｓｉ含有層１４は、多孔質Ｓｉ含有領域１２が、Ｓｉ含有基板１０の表面より下に５０ｎｍ以上の距離に形成される場合には必要とされない。単結晶Ｓｉ含有層１４を含む構造体が、例えば、図３に示され、参照番号１３は多孔質Ｓｉ含有領域１２と単結晶Ｓｉ含有層１４との間の境界面を示す。本発明に使用される単結晶Ｓｉ含有層１４は、例えば、エピタキシャルＳｉ（ｅｐｉ−Ｓｉ）、アモルファスＳｉ（ａ：Ｓｉ）、ＳｉＧｅ、単結晶又は多結晶Ｓｉ、又はそのいずれかの組み合わせを含む、如何なるＳｉ含有材料をも含む。上に列挙された種々のＳｉ材料のうちで、ｅｐｉ−Ｓｉ又はｅｐｉ−ＳｉＧｅが単結晶Ｓｉ含有層１４として使用されることが好ましい。
単結晶Ｓｉ含有層１４は、約１乃至約１０００ｎｍの厚さを有し、約１乃至約４００ｎｍの厚さであることがより一層好ましい。単結晶Ｓｉ含有層１４は、エピタキシャル成長プロセスを含む周知の堆積プロセスを用いて形成される。
次に、このように形成された多孔質Ｓｉ含有領域１２を有し、単結晶Ｓｉ含有層１４を備えた構造体に、酸素イオンが注入される。注入ステップは、酸素イオンがウェハ全体にわたって注入されるブランケット注入とすることができる。この実施形態は、領域１６が酸素注入領域を示す図４に示される。酸素注入ステップは、酸素のピークが、Ｓｉ含有層と多孔質Ｓｉとの境界面に、又は、多孔質Ｓｉ領域（図示せず）内に配置されるように変えることができる。図５は、パターン化酸素イオン注入ステップが実行されて、注入酸素イオンのパターン化領域が形成された実施形態を示す。参照番号１６’は、注入酸素イオンのパターン化領域を示す。
酸素注入ステップは、低ドーズ注入プロセスを用いて実行される。「低ドーズ」とは、Ｓｉ含有構造体に注入される酸素イオンのドーズが、２００℃より高い温度において、約１Ｅ１７ａｔｏｍｓ／ｃｍ２以下である注入プロセスを意味する。本発明の酸素注入ステップは、約１Ｅ１６乃至約５Ｅ１６ａｔｏｍｓ／ｃｍ２の酸素イオンのドーズを用いて実行されることがより好ましい。注入は連続モードで実行することができ、あるいは、注入はパルスモードを用いて実行することができる。
本発明の低ドーズ酸素イオン注入ステップは、約０．０５乃至約５００ミリアンペア／ｃｍ２のビーム電流密度が使用される従来の注入装置を用いて実行され、約５から約５０ミリアンペア／ｃｍ２のビーム電流密度がより典型的である。本発明の低ドーズ酸素注入ステップは、典型的に約２００℃乃至約６００℃の温度で実行される。注入が実行される温度は、約２００℃乃至約４００℃であることがより典型的である。注入は、約４０乃至約１０００ｋｅＶのエネルギーで実行され、約１００乃至約２００ｋｅＶのエネルギーがより典型的である。
前述の基本となる酸素注入ステップに加えて、任意の第２の酸素注入ステップを実行して、次に形成される埋め込み酸化物の均一性を増大することができる。任意の第２の酸素注入ステップは、約１Ｅ１７ａｔｏｍｓ／ｃｍ２以下のドーズで実行される。任意の第２の酸素注入ステップは、約１Ｅ１４乃至約１Ｅ１６ａｔｏｍｓ／ｃｍ２の酸素イオンのドーズを用いて実行されることがより好ましい。注入は連続モードで実行することができ、あるいは、注入はパルスモードを用いて実行することができる。
本発明の任意の第２の酸素イオン注入ステップは、約０．０５乃至約５ミリアンペア／ｃｍ２のビーム電流密度を用いて実行される。本発明の任意の第２の酸素注入ステップは、約４乃至約２００℃の温度で典型的に実行される。任意の注入が実行される温度は、おおよその公称室温から約１００℃までであることが、より典型的である。任意の注入ステップは、約４０乃至約１０００ｋｅＶのエネルギーで実行され、約１００乃至約２００ｋｅＶのエネルギーがより典型的である。
低ドーズ酸素注入ステップは、Ｓｉ含有基板１０の上部表面から測定したときに約１５００ｎｍ以下の深さを有する酸素注入領域１６を形成する。酸素注入領域１６の深さは、約１００から約５００ｎｍまでであることがより好ましい。酸素注入領域１６の深さは、中央にあるか又は境界面１３よりわずかに下にあることが好ましい。
次に、図４又は図５に示される構造体が、注入酸素が酸化物として沈殿する温度での酸化プロセスを用いて、加熱、すなわちアニールされ、沈殿した酸化物が結合して薄い均一の埋め込み酸化物層１８を形成する。多孔質Ｓｉ含有領域１２における多数の孔が、熱酸化プロセスの間に消費され、残ったものが、もしあれば、典型的に崩壊していくつかの大きいボイドになる。最初のＳｉ含有基板がｐ型ドーパントとしてホウ素を含むいくつかの実施形態において、ホウ素がこの熱酸化ステップの間に開始基板から拡散する。埋め込み酸化物領域１８及びＳｉ含有上層２０、すなわちＳＯＩ層を含む、結果として生じる構造体が、例えば、図６及び図７に示される。
酸化物層２２が加熱ステップの間にＳｉ含有上層２０上に形成されることに注目されたい。この表面の酸化物層、すなわち、酸化物層２２は、典型的に、しかし必ずしもそうではないが、シリコンと比較して酸化物を除去するための高い選択性を有するＨＦのような化学エッチング液が使用される従来のウエットエッチプロセスを用いて、加熱ステップの後で構造体から除去されることに注目されたい。図８又は図９は表面の酸化物層２２が除去された後の構造体を示す。
埋め込み酸化物及びＳｉ含有上層の厚さを、熱酸化状態を調整することによって所望の値に制御することができる。本発明の加熱ステップの後、形成される表面の酸化物層２２は、約１０から約１０００ｎｍまでの範囲とすることができる可変の厚さを有し、約２０から約５００ｎｍまでの厚さがより典型的である。
具体的には、本発明の加熱ステップは、約６５０℃乃至約１３５０℃の温度で実行される熱酸化プロセスであり、約１２００℃乃至約１３２５℃の温度がより一層好ましい。さらに、本発明の加熱ステップは、Ｏ２、ＮＯ、Ｎ２Ｏ、オゾン、空気及び他の同様の酸素含有ガスといった少なくとも１つの酸素含有ガスを含む酸化雰囲気において実行される。酸素含有ガスは互いに混合することができ（例えば、Ｏ２とＮＯの混合物）、あるいは、ガスをＨｅ、Ａｒ、Ｎ２、Ｘｅ、Ｋｒ又はＮｅのような不活性ガスで希釈することができる。希薄雰囲気が使用される場合には、希薄雰囲気は、約０．５乃至約１００％の酸素含有ガスを含み、残りは１００％までの不活性ガスである。
加熱ステップは、典型的には約１０から約１８００分（１２００℃乃至約１３２５℃）までの範囲の可変の時間にわたって実行することができ、約６０から約６００分までの時間がより一層好ましい。加熱ステップは、単一の目標温度で実行することができ、あるいは、種々のランプ率及び浸漬時間を用いる種々のランプ及び浸漬サイクルを使用することができる。
過剰なドーパントイオンが注入される本発明の別の実施形態において、Ｓｉ含有上層内のドーパントの濃度を減少させるために、水素雰囲気における後酸化熱アニールを用いることができる。このような後酸化プロセスが実行される場合には、水素雰囲気における後酸化熱アニールが、約８００℃乃至約１２００℃の温度で実行され、約１０００℃乃至約１１５０℃の温度がより一層好ましい。水素雰囲気の実施例は、Ｈ２、ＮＨ４、及び、その混合物であって不活性ガスを伴う又は伴わない混合物を含む。Ｓｉ含有上層内のドーパントイオンの濃度は、前述の後酸化熱アニールを用いて、２桁以上減少させることができる。
本発明のさらに別の実施形態において、単結晶Ｓｉ含有層は多孔質Ｓｉ領域を含むＳｉ含有基板の上に形成されない。この実施形態において、酸素イオンは直接、多孔質Ｓｉ含有基板に注入される。この基板は、Ｈ２ベーク処理を受けてもよく、受けなくてもよい。結果として生じる埋め込み酸化物はなお均一であるが、しかし、熱酸化の間の雰囲気から埋め込み酸化物へのより速い酸素の拡散のために、幾分より厚くなる。
本発明に従って、Ｓｉ含有上層２０は約１０００ｎｍ以下の厚さを有し、約１０から約８００ｎｍの厚さがより一層好ましい。本発明において形成されるＳｉ含有上層２０が実質的には欠陥がない薄い層であることに注目されたい。加熱ステップの間に形成される埋め込み酸化物層１８は、約５ｎｍ乃至約１００ｎｍの厚さを有し、約１０乃至約８０ｎｍの厚さがより一層好ましい。埋め込み酸化物層１８は、Ｓｉ含有上層２０との滑らかで連続した境界面を有する。
上述したように、表面の酸化物層２２を、例えば、図８又は図９に示されるようにＳｉ・オン・インシュレータ基板材料を提供するように、本発明のこの時点ではがすことができる。
図１０は、ここで説明された本発明の方法によって形成された約１２ｎｍの厚さの埋め込み酸化物層を示す、断面ＳＥＭ顕微鏡写真である。基板のプロセス履歴は以下のとおりである。
‐開始基板：１Ｅ１９ｃｍ−３のホウ素のｐ型ドーピングによりドープされたウェハ
‐多孔質Ｓｉ形成：電流：０．５−１．０ｍＡ、時間：約２分
‐Ｅｐｉ−Ｓｉ成長：１１５０℃でのＨ２ベークのとき４０００−５０００Å
‐酸素注入：３５０℃で５Ｅ１６ｃｍ−２
‐酸素注入：公称室温で２Ｅ１５ｃｍ−２
‐高温アニール：Ａｒと混合した約２５％酸素により１３２５℃で１０時間＋Ａｒと混合した約３５％酸素により１３２５℃で５時間
領域Ａはアニールの間に成長した表面酸化物である。
領域ＢはＳＯＩ層である。
領域Ｃは薄い埋め込み酸化物である。
領域Ｄは基板である。
図１１は、約７６ｎｍのアイランドの破壊された埋め込み酸化物層を示す断面ＳＥＭ顕微鏡写真である。上と同じ基板のこの領域は、いかなる多孔質Ｓｉ処理も受けないが、しかし、図１０に示されるのと同じＳｉのｅｐｉ成長、酸素注入及びアニールを受ける。この図は、多孔質Ｓｉの存在が、薄い連続する埋め込み酸化物を作るための中心となる部分であることを明らかに示す。基板の履歴は以下に説明される。
‐開始基板：１Ｅ１９ｃｍ−３のホウ素のｐ型ドーピングによりドープされたウェハ
‐Ｅｐｉ−Ｓｉ成長：１１５０℃でのＨ２ベークのとき４０００−５０００Å
‐酸素注入：３５０℃で５Ｅ１６ｃｍ−２
‐酸素注入：公称室温：２Ｅ１５ｃｍ−２
‐高温アニール：Ａｒと混合した約２５％酸素により１３２５℃で１０時間＋Ａｒと混合した約３５％酸素により１３２５℃で５時間
領域Ａはアニールの間に成長した表面酸化物である。
領域ＢはＳＯＩ層である。
領域Ｃは破壊された埋め込み酸化物である。
領域Ｄは基板である。
図１２は、埋め込み酸化物層の厚さを基本の酸素注入ドーズによっていかに制御することができるかを示す、断面ＳＥＭ顕微鏡写真である。約３６ｎｍの埋め込み酸化物がここに説明される本発明の方法によって作られた。基板のプロセス履歴は以下のとおりである。
‐開始基板：１Ｅ１９ｃｍ−３のホウ素のｐ型ドーピングによりドープされたウェハ
‐多孔質Ｓｉ形成：電流、０．５−１．０ｍＡ、時間：約２分
‐Ｅｐｉ−Ｓｉ成長：１１５０℃でのＨ２ベークのとき４０００−５０００Å
‐酸素注入：３５０℃で１Ｅ１７ｃｍ−２
‐酸素注入：公称室温で２Ｅ１５ｃｍ−２
‐高温アニール：Ａｒと混合した約２５％酸素により１３２５℃で１０時間＋Ａｒと混合した約３５％酸素により１３２５℃で５時間
領域Ａはアニールの間に成長した表面酸化物である。
領域ＢはＳＯＩ層である。
領域Ｃは薄い埋め込み酸化物である。
領域Ｄは基板である。
本発明は、その好ましい実施形態に関して具体的に示され説明されるが、本発明の範囲及び精神から離れることなく、形態及び詳細における前述した及び他の変更を加えることができることを、当業者は理解するであろう。それゆえに、本発明は、説明され及び例示された正確な形態及び詳細に限定されるものではなく、添付の特許請求の範囲内にあることが意図される。
低ドーズ酸素注入ステップを用いて従来のＳＩＭＯＸプロセスから作られた従来技術のＳＯＩ構造体の（断面図による）図である。 本発明の基本の処理ステップを例示する（断面図による）図である。 本発明の基本の処理ステップを例示する（断面図による）図である。 本発明の基本の処理ステップを例示する（断面図による）図である。 本発明の基本の処理ステップを例示する（断面図による）図である。 本発明の基本の処理ステップを例示する（断面図による）図である。 本発明の基本の処理ステップを例示する（断面図による）図である。 本発明の基本の処理ステップを例示する（断面図による）図である。 本発明の基本の処理ステップを例示する（断面図による）図である。 本発明の処理ステップによる断面ＳＥＭ像である。 本発明の処理ステップによる断面ＳＥＭ像である。 本発明の処理ステップによる断面ＳＥＭ像である。

Claims (25)

  1. シリコン・オン・インシュレータ（ＳＯＩ）基板を製造する方法であって、
    Ｓｉ含有基板の上部において少なくとも０．０１％の多孔率を有する多孔質Ｓｉ含有基板を少なくとも含む構造体を提供するステップと、
    前記提供された構造体の上に単結晶Ｓｉ含有層を形成するステップと、
    １Ｅ１７ａｔｏｍｓ／ｃｍ２以下の酸素ドーズを用いて、酸素のピークが前記単結晶Ｓｉ含有層と前記多孔質Ｓｉ含有領域の境界面に又は前記多孔質Ｓｉ含有領域内に配置されるように酸素イオンを注入するステップと、
    前記酸素イオンの注入後に、前記構造体をアニールして、Ｓｉ含有上層と１００ｎｍ又はそれよりも小さい厚さを有する埋め込み酸化物とを含むシリコン・オン・インシュレータを形成するステップであって、前記多孔質Ｓｉ含有領域中の多数の孔が前記アニールプロセスの間に消費され、前記埋め込み酸化物層の下にある多孔質Ｓｉ含有領域において前記多孔質Ｓｉ含有領域中に残った孔が崩壊してボイドになる、前記形成するステップと
    を含む、前記方法。
  2. シリコン・オン・インシュレータ（ＳＯＩ）基板を製造する方法であって、
    Ｓｉ含有基板の上部において少なくとも０．０１％の多孔率を有する多孔質Ｓｉ含有基板を少なくとも含む構造体を提供するステップと、
    １Ｅ１７ａｔｏｍｓ／ｃｍ２以下の酸素ドーズを用いて、前記多孔質Ｓｉ含有領域内に酸素イオンを注入するステップと、
    前記酸素イオンの注入後に、前記構造体をアニールして、Ｓｉ含有上層と１００ｎｍ又はそれよりも小さい厚さを有する埋め込み酸化物とを含むシリコン・オン・インシュレータを形成するステップであって、前記多孔質Ｓｉ含有領域中の多数の孔が前記アニールプロセスの間に消費され、前記埋め込み酸化物層の下にある多孔質Ｓｉ含有領域において前記多孔質Ｓｉ含有領域中に残った孔が崩壊してボイドになる、前記形成するステップと
    を含む、前記方法。
  3. シリコン・オン・インシュレータ（ＳＯＩ）基板を製造する方法であって、
    Ｓｉ含有基板の上部において少なくとも０．０１％の多孔率を有する多孔質Ｓｉ含有基板を少なくとも含む構造体を提供するステップと、
    前記提供された構造体に、水素含有雰囲気において実行されるベークステップを行うステップと、
    前記べーク後に、１Ｅ１７ａｔｏｍｓ／ｃｍ２以下の酸素ドーズを用いて、前記多孔質Ｓｉ含有領域内に酸素イオンを注入するステップと、
    前記酸素イオンの注入後に、前記構造体をアニールして、Ｓｉ含有上層と１００ｎｍ又はそれよりも小さい厚さを有する埋め込み酸化物とを含むシリコン・オン・インシュレータを形成するステップであって、前記多孔質Ｓｉ含有領域中の多数の孔が前記アニールプロセスの間に消費され、前記埋め込み酸化物層の下にある多孔質Ｓｉ含有領域において前記多孔質Ｓｉ含有領域中に残った孔が崩壊してボイドになる、前記形成するステップと
    を含む、前記方法。
  4. 前記埋め込み酸化物の厚さが１０〜８０ｎｍである、請求項１〜３のいずれか一項に記載の方法。
  5. 前記酸素イオンの注入が、０．０５〜５００ミリアンペア／ｃｍ２のビーム電流密度、４０〜１０００ｋｅＶのエネルギー、及び、２００℃〜６００℃の温度を用いて実行される、請求項１〜４のいずれか一項に記載の方法。
  6. 前記酸素イオンを注入するステップが、第２の酸素イオンを注入するステップをさらに含む、請求項１〜５のいずれか一項に記載の方法。
  7. 前記第２の酸素イオンの注入が、１Ｅ１７ａｔｏｍｓ／ｃｍ２以下のイオンドーズで実行される、請求項６に記載の方法。
  8. 前記第２の酸素イオンの注入が、０．０５〜５ミリアンペア／ｃｍ２のビーム電流密度、４０〜１０００ｋｅＶのエネルギー、及び、４〜２００℃の温度を用いて実行される、請求項６又は７に記載の方法。
  9. 前記酸素イオンの注入によって、１つの酸素注入領域が形成される、請求項１〜８のいずれか一項に記載の方法。
  10. 前記酸素イオンの注入によって、複数のパターン化された酸素注入領域が形成される、請求項１〜８のいずれか一項に記載の方法。
  11. 前記アニールによって、１つの埋め込み酸化物層が形成される、請求項９に記載の方法。
  12. 前記アニールによって、複数のパターン化された埋め込み酸化物層が形成される、請求項１０に記載の方法。
  13. 前記アニールが酸素含有雰囲気において実行される、請求項１〜１２のいずれか一項に記載の方法。
  14. 前記アニールが、６５０℃〜１３５０℃の温度で実行される、請求項１〜１３のいずれか一項に記載の方法。
  15. 前記アニールが、前記単結晶Ｓｉ含有層上に酸化物層を形成する、請求項１に記載の方法。
  16. 前記形成された酸化物層を除去するステップをさらに含む、請求項１５に記載の方法。
  17. 前記Ｓｉ含有基板が、ｎ型又はｐ型ドーパントを含むドープされた基板である、請求項１〜１６のいずれか一項に記載の方法。
  18. 前記提供するステップが電解陽極酸化プロセスを含む、請求項１〜１７のいずれか一項に記載の方法。
  19. 前記電解陽極酸化プロセスがＨＦ含有溶液の存在下で実行される、請求項１８に記載の方法。
  20. 前記電解陽極酸化プロセスが、０．０５〜５０ミリアンペア／ｃｍ２の電流密度で作動する定電流源を用いて実行される、請求項１８又は１９に記載の方法。
  21. 前記電解陽極酸化プロセスが、０．０５〜５ミリアンペア／ｃｍ ２ の電流密度で作動する定電流源を用いて実行される、請求項２０に記載の方法。
  22. 前記注入するステップが、ブランケット注入プロセス、又は、パターン化した注入プロセスである、請求項１〜２１のいずれか一項に記載の方法。
  23. 前記提供された構造体の上に単結晶Ｓｉ含有層を形成するステップをさらに含み、前記形成するステップが前記ベークステップと前記注入するステップとの間で生じるようにする、請求項３に記載の方法。
  24. 前記ベークステップが、８００℃〜１２００℃の温度で水素含有雰囲気において実行される、請求項３又は２３に記載の方法。
  25. 前記単結晶Ｓｉ含有層が、エピタキシャルＳｉ、アモルファスＳｉ、ＳｉＧｅ、単結晶若しくは多結晶Ｓｉ、又はそれらの組み合わせをも含む、請求項１、２３又は２４に記載の方法。
JP2006534023A 2003-09-30 2004-09-28 改質シリコンへの低ドーズ酸素注入による薄い埋め込み酸化物 Expired - Fee Related JP4931212B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/674,647 2003-09-30
US10/674,647 US7718231B2 (en) 2003-09-30 2003-09-30 Thin buried oxides by low-dose oxygen implantation into modified silicon
PCT/US2004/031823 WO2005034209A2 (en) 2003-09-30 2004-09-28 Thin buried oxides by low-dose oxygen implantation into modified silicon

Publications (2)

Publication Number Publication Date
JP2007507898A JP2007507898A (ja) 2007-03-29
JP4931212B2 true JP4931212B2 (ja) 2012-05-16

Family

ID=34376906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006534023A Expired - Fee Related JP4931212B2 (ja) 2003-09-30 2004-09-28 改質シリコンへの低ドーズ酸素注入による薄い埋め込み酸化物

Country Status (7)

Country Link
US (1) US7718231B2 (ja)
EP (1) EP1678743A2 (ja)
JP (1) JP4931212B2 (ja)
KR (1) KR100861739B1 (ja)
CN (1) CN100463135C (ja)
TW (1) TW200514173A (ja)
WO (1) WO2005034209A2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7718231B2 (en) 2003-09-30 2010-05-18 International Business Machines Corporation Thin buried oxides by low-dose oxygen implantation into modified silicon
US20080203484A1 (en) * 2007-02-23 2008-08-28 Infineon Technologies Ag Field effect transistor arrangement and method of producing a field effect transistor arrangement
US8378384B2 (en) * 2007-09-28 2013-02-19 Infineon Technologies Ag Wafer and method for producing a wafer
CN101593674B (zh) * 2008-05-26 2011-10-05 中芯国际集成电路制造(北京)有限公司 半导体衬底的形成方法以及太阳能电池的制作方法
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
US20100176482A1 (en) 2009-01-12 2010-07-15 International Business Machine Corporation Low cost fabrication of double box back gate silicon-on-insulator wafers with subsequent self aligned shallow trench isolation
US7767546B1 (en) * 2009-01-12 2010-08-03 International Business Machines Corporation Low cost fabrication of double box back gate silicon-on-insulator wafers with built-in shallow trench isolation in back gate layer
US20100176495A1 (en) * 2009-01-12 2010-07-15 International Business Machines Corporation Low cost fabrication of double box back gate silicon-on-insulator wafers
JP2011029618A (ja) * 2009-06-25 2011-02-10 Sumco Corp Ｓｉｍｏｘウェーハの製造方法、ｓｉｍｏｘウェーハ
US8587063B2 (en) * 2009-11-06 2013-11-19 International Business Machines Corporation Hybrid double box back gate silicon-on-insulator wafers with enhanced mobility channels
CN114830332A (zh) * 2019-10-18 2022-07-29 光量子计算公司 在衬底上制造并包含在衬底上外延生长的铁电层的电光装置
TWI783583B (zh) * 2020-07-21 2022-11-11 美商應用材料股份有限公司 用於非晶矽中減少氫併入的離子佈植

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03240230A (ja) * 1990-02-19 1991-10-25 Fujitsu Ltd 半導体装置の製造方法
JPH065826A (ja) * 1992-06-18 1994-01-14 Fujitsu Ltd 半導体装置の製造方法
JPH0964323A (ja) * 1995-08-29 1997-03-07 Sony Corp 半導体基板の製造方法
JPH11329968A (ja) * 1998-05-15 1999-11-30 Canon Inc 半導体基材とその作製方法
JP2003037255A (ja) * 2001-07-26 2003-02-07 Sumitomo Mitsubishi Silicon Corp Ｓｉｍｏｘウェーハの製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1132223C (zh) * 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
US6043166A (en) * 1996-12-03 2000-03-28 International Business Machines Corporation Silicon-on-insulator substrates using low dose implantation
US6090689A (en) * 1998-03-04 2000-07-18 International Business Machines Corporation Method of forming buried oxide layers in silicon
US5930643A (en) * 1997-12-22 1999-07-27 International Business Machines Corporation Defect induced buried oxide (DIBOX) for throughput SOI
US6486037B2 (en) * 1997-12-22 2002-11-26 International Business Machines Corporation Control of buried oxide quality in low dose SIMOX
US6376285B1 (en) * 1998-05-28 2002-04-23 Texas Instruments Incorporated Annealed porous silicon with epitaxial layer for SOI
WO2000054309A1 (en) * 1999-03-09 2000-09-14 The Scripps Research Institute Improved desorption/ionization of analytes from porous light-absorbing semiconductor
US7101772B2 (en) 2000-12-30 2006-09-05 Texas Instruments Incorporated Means for forming SOI
US6806171B1 (en) * 2001-08-24 2004-10-19 Silicon Wafer Technologies, Inc. Method of producing a thin layer of crystalline material
US6800518B2 (en) * 2002-12-30 2004-10-05 International Business Machines Corporation Formation of patterned silicon-on-insulator (SOI)/silicon-on-nothing (SON) composite structure by porous Si engineering
US7718231B2 (en) 2003-09-30 2010-05-18 International Business Machines Corporation Thin buried oxides by low-dose oxygen implantation into modified silicon
CN101156284B (zh) * 2004-12-21 2011-02-02 Eles半导体设备股份公司 用于接触电子设备的系统及其生产方法
US7659581B2 (en) * 2005-11-30 2010-02-09 International Business Machines Corporation Transistor with dielectric stressor element fully underlying the active semiconductor region
US7365399B2 (en) * 2006-01-17 2008-04-29 International Business Machines Corporation Structure and method to form semiconductor-on-pores (SOP) for high device performance and low manufacturing cost
JP2007235056A (ja) * 2006-03-03 2007-09-13 Toshiba Corp 半導体装置およびその製造方法
US7479437B2 (en) * 2006-04-28 2009-01-20 International Business Machines Corporation Method to reduce contact resistance on thin silicon-on-insulator device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03240230A (ja) * 1990-02-19 1991-10-25 Fujitsu Ltd 半導体装置の製造方法
JPH065826A (ja) * 1992-06-18 1994-01-14 Fujitsu Ltd 半導体装置の製造方法
JPH0964323A (ja) * 1995-08-29 1997-03-07 Sony Corp 半導体基板の製造方法
JPH11329968A (ja) * 1998-05-15 1999-11-30 Canon Inc 半導体基材とその作製方法
JP2003037255A (ja) * 2001-07-26 2003-02-07 Sumitomo Mitsubishi Silicon Corp Ｓｉｍｏｘウェーハの製造方法

Also Published As

Publication number Publication date
KR100861739B1 (ko) 2008-10-06
WO2005034209A2 (en) 2005-04-14
EP1678743A2 (en) 2006-07-12
TW200514173A (en) 2005-04-16
US7718231B2 (en) 2010-05-18
CN100463135C (zh) 2009-02-18
US20050067055A1 (en) 2005-03-31
KR20060058124A (ko) 2006-05-29
WO2005034209A3 (en) 2005-05-19
CN1890794A (zh) 2007-01-03
JP2007507898A (ja) 2007-03-29

Similar Documents

Publication Publication Date Title
US7772096B2 (en) Formation of SOI by oxidation of silicon with engineered porosity gradient
US7566482B2 (en) SOI by oxidation of porous silicon
JP3143473B2 (ja) シリコンオンポーラスシリコン；製造方法及び材料
US6800518B2 (en) Formation of patterned silicon-on-insulator (SOI)/silicon-on-nothing (SON) composite structure by porous Si engineering
JP4931212B2 (ja) 改質シリコンへの低ドーズ酸素注入による薄い埋め込み酸化物
JP2008504704A (ja) 埋め込みｐ＋シリコン・ゲルマニウム層の陽極酸化による歪みシリコン・オン・インシュレータ
JP3204855B2 (ja) 半導体基板の製造方法
JP4856544B2 (ja) 埋込多孔質シリコン層の酸化によるシリコン・ゲルマニウムオンインシュレータ構造の形成
US6100162A (en) Method of forming a circuitry isolation region within a semiconductive wafer
US6686255B2 (en) Amorphizing ion implant local oxidation of silicon (LOCOS) method for forming an isolation region
JP4272607B2 (ja) 多孔質シリコンの酸化によるｓｏｉ
JP5254549B2 (ja) 半導体複合構造体
US20020098664A1 (en) Method of producing SOI materials
JP4609026B2 (ja) Ｓｏｉウェーハの製造方法
JP5466668B2 (ja) 半導体複合体構造を形成する方法
TWI334626B (en) Soi by oxidation of porous silicon
KR100925136B1 (ko) 다공성 Ｓｉ 엔지니어링에 의한 패터닝된실리콘-온-인슐레이터(ＳＯＩ)/실리콘-온-낫싱 (ＳＯＮ)복합 구조물의 형성
JPS60175416A (ja) 半導体装置の製造方法
JP2010027731A (ja) Ｓｉｍｏｘウェーハの製造方法及びｓｉｍｏｘウェーハ
JP2012004387A (ja) 貼り合わせウエーハの製造方法
JP2007318097A (ja) Ｓｏｉウエーハの製造方法
JP2008159868A (ja) Ｓｉｍｏｘ基板の製造方法
JPH08321444A (ja) 半導体基板の製造方法およびその半導体基板
US20130012008A1 (en) Method of producing soi wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110831

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110831

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20110831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111130

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111130

TRDD Decision of grant or rejection written
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120120

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20120120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120213

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees