TWI783583B - 用於非晶矽中減少氫併入的離子佈植 - Google Patents

用於非晶矽中減少氫併入的離子佈植 Download PDF

Info

Publication number
TWI783583B
TWI783583B TW110126523A TW110126523A TWI783583B TW I783583 B TWI783583 B TW I783583B TW 110126523 A TW110126523 A TW 110126523A TW 110126523 A TW110126523 A TW 110126523A TW I783583 B TWI783583 B TW I783583B
Authority
TW
Taiwan
Prior art keywords
amorphous silicon
ion implantation
semiconductor processing
processing method
hydrogen
Prior art date
Application number
TW110126523A
Other languages
English (en)
Other versions
TW202209441A (zh
Inventor
程睿
拉傑什 普拉薩德
卡希克 加納基拉曼
高坦Ｋ 海瑪尼
克里希納 尼塔拉
姗 唐
琦 高
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202209441A publication Critical patent/TW202209441A/zh
Application granted granted Critical
Publication of TWI783583B publication Critical patent/TWI783583B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67213—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one ion or electron beam chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Silicon Compounds (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

半導體處理之例示性方法可包括在半導體基板上形成非晶矽層。該非晶矽層的特徵可為第一氫併入量。該等方法可包括對非晶矽層執行束線離子佈植製程或電漿摻雜製程。該等方法可包括自該非晶矽層移除氫直至小於第一氫併入量之第二氫併入量。

Description

用於非晶矽中減少氫併入的離子佈植
本申請案主張2020年7月31日提交之題為「用於非晶矽中減少氫併入的離子佈植(ION IMPLANTATION FOR REDUCED HYDROGEN INCORPORATION IN AMORPHOUS SILICON)」的美國專利申請案第63/054,320號之優先權，該案據此以引用方式全文併入。
本發明技術係關於用於半導體處理之方法及系統。更特定而言，本發明技術係關於用於產生具有減小的氫含量之薄膜的系統及方法。
藉由在基板表面上產生複雜圖案化之材料層的製程，使得積體電路成為可能。在基板上產生經圖案化的材料需要用於形成及移除材料之受控方法。隨著元件大小持續減小，薄膜特性可能會對元件效能產生更大影響。用以形成材料層之材料可能影響所產生元件之操作特性。隨著材料厚度持續減小，薄膜之已沉積的特性可能對元件效能有更大影響。
因此，需要可用以產生高品質元件及結構之改良系統及方法。藉由本發明技術來解決該等及其他需要。
半導體處理之例示性方法可包括在半導體基板上形成非晶矽層。該非晶矽層的特徵可為第一氫併入量。該等方法可包括對非晶矽層執行離子佈植製程。該等方法可包括自該非晶矽層移除氫直至小於第一氫併入量之第二氫併入量。
在一些實施例中，可在半導體處理方法期間將半導體基板維持在低於或約為450℃之溫度下。離子佈植製程可在大於或約為300℃之溫度下執行。離子佈植製程可利用氦、氖、氬或矽離子執行。離子佈植製程可係或包括束線離子佈植製程或電漿摻雜佈植製程。第二氫併入量可小於或約為1原子%。
本發明技術之一些實施例可包括半導體處理方法。該等方法可包括在半導體基板上形成薄膜電晶體。該薄膜電晶體可包括以第一氫併入量為特徵之非晶矽層。該等方法可包括將半導體基板移送至束線離子佈植腔室或電漿摻雜腔室。該等方法可包括對薄膜電晶體執行束線離子佈植或電漿摻雜製程。該等方法可包括將來自非晶矽層之氫量減小至小於第一氫併入量之第二氫併入量。
在一些實施例中，薄膜電晶體可包括多層堆疊，該多層堆疊包括該非晶矽層及一或更多層摻雜的或未摻雜的非晶矽。該多層堆疊可包括至少一層摻雜非晶矽。摻雜非晶矽之摻雜劑包括磷、硼或砷中之一或更多者。薄膜電晶體的特徵可為大於或約為100 nm之厚度。非晶矽層可在小於或約為500℃之溫度下形成。束線離子佈植製程或電漿摻雜可在小於或約為550℃之溫度下執行。束線離子佈植或電漿摻雜製程可在大於或約為300℃之溫度下執行。束線離子佈植或電漿摻雜製程可利用氦、氖、氬或矽離子執行。第二氫併入量可小於或約為1原子%。整個薄膜電晶體中之氫併入量可被減小至小於或約為1原子%。
本發明技術之一些實施例可包括半導體處理方法。該等方法可包括在第一半導體處理腔室內之半導體基板上形成薄膜電晶體。該薄膜電晶體可包括以第一氫併入量為特徵之非晶矽層。該非晶矽層可安置在至少兩個額外材料層之間。該等方法可包括將半導體基板自第一半導體處理腔室移送至離子佈植腔室。該等方法可包括對薄膜電晶體執行離子佈植製程。離子佈植製程可係或包括束線離子佈植製程或電漿摻雜佈植製程。該等方法可包括將來自非晶矽層之氫量減小至小於第一氫併入量之第二氫併入量。
在一些實施例中，該至少兩個額外材料層包括一或更多層摻雜非晶矽。摻雜非晶矽之摻雜劑可包括磷、硼或砷。非晶矽層可在小於或約為500℃之溫度下形成，且離子佈植製程可在大於或約為300℃之溫度下執行。第一氫併入量可為至少約5原子%，且第二氫併入量可小於或約為1原子%。非晶矽層可進一步以氮併入量為特徵，且該氮併入量可被減小至小於或約為0.5原子%。
本技術可提供勝於習知系統及技術之諸多益處。舉例而言，本發明技術之實施例可產生以減小的氫含量為特徵之薄膜。另外，本發明技術可減小氫含量，而不會由於氫脫氣而增加薄膜應力或孔隙率。結合以下描述及附圖更詳細地描述該等及其他實施例，連同其優勢及特徵中之許多者。
隨著半導體元件大小持續減小，結構內所包括之組成薄膜可能會影響元件效能，及元件中所包括之其他材料的製造。舉例而言，用以形成含矽薄膜之製程可使用矽烷或其他含矽材料。該等前驅物可包括可能會併入薄膜內之氫。將氫併入薄膜中可能在處理期間導致額外問題。舉例而言，併入薄膜中之氫可能熱穩定性較差，且在後續處理期間，可能發生脫氣。另外，氫可影響薄膜應力，此可能導致薄膜變得愈來愈壓縮，此亦可能導致薄膜分層。最後，電漿內之氫的體積可能影響沉積製程，且可能導致所形成薄膜之粒度及結晶度增大，此可能會對意欲形成非晶矽薄膜之沉積製程形成挑戰。
為了減少或補償氫併入，習知技術可能改變沉積參數，或可能執行補救措施。舉例而言，當在較高溫度（如，高於或約為500℃，或高於或約為600℃）下執行沉積時，可在沉積期間釋放氫，此可改良薄膜品質及特性。另外，習知技術可能在薄膜沉積之後執行退火。退火製程可使薄膜緻密且允許自結構移除氫。儘管該等技術在一些製造操作期間可為有效的，但其他製程可能會受熱預算限制。
舉例而言，在薄膜電晶體形成或任何數目個其他處理操作期間，可能在元件上或元件內形成非晶矽。在該等元件中之一些中，下層材料或結構可能無法承受與高溫沉積或退火相關聯之溫度，且可能限於低於或約為550℃、低於或約為500℃、低於或約為450℃、低於或約為400℃或更低的處理溫度。習知技術可能限於產生具有高達10原子%或更多的氫併入之薄膜。對於薄膜電晶體形成而言，增大的氫併入可影響電晶體之遷移率或效能。
非晶矽薄膜中之氫含量與元件遷移率之間可能存在相關性。舉例而言，氫併入可導致薄膜結構內更大量之矽-氫鍵。該等鍵可在晶粒之間或晶體界面之間形成邊界。邊界可成為行進經過通道區域之電子及電洞可能被散射的位置。電子及電洞之此種散射可能使通道材料之遷移率及電效能降級。因此，藉由減小熱受限結構之薄膜中的氫併入，電晶體或其他薄膜效能可能會提高超過習知結構。
本發明技術藉由執行離子佈植製程來破壞組成鍵並自薄膜釋放氫而克服了該等問題。藉由以足夠能量佈植離子，氫鍵可能斷裂，從而允許自薄膜釋放氫。另外，藉由利用特定離子佈植技術，或藉由調整離子劑量，可限制佈植、濺射及材料作用期間之基板溫度。
儘管其餘揭示內容將按常規辨識利用所揭示技術之特定沉積製程，但將容易地理解，該等系統及方法等同地適用於可能發生在所述腔室或任何其他腔室中之其他沉積及蝕刻製程。因此，本技術不應被視為僅限於單獨地與該等特定沉積製程或腔室一起使用。在描述根據本發明技術之實施例的對此系統之額外變化及調整之前，本揭示案將論述一組可能的腔室，該等腔室可用以執行根據本發明技術之實施例的製程。
第1圖示出根據本發明技術之一些實施例的例示性處理腔室100之橫截面圖。該圖可繪示系統之概況，該系統併入本發明技術之一或更多個態樣及/或可經特定配置以根據本發明技術之實施例執行一或更多個操作。以下可進一步描述腔室100或所執行方法之額外細節。腔室100可用以根據本發明技術之一些實施例形成薄膜層，儘管應理解，該等方法可類似地在其內可發生薄膜形成之任何腔室中執行。處理腔室100可包括腔室主體102、安置在腔室主體102內部之基板支撐件104，及與腔室主體102耦接且將基板支撐件104封閉在處理空間120中之蓋組件106。可經由開口126將基板103提供至處理空間120，該開口126習知地經密封以使用狹縫閥或門進行處理。在處理期間，基板103可被放置在基板支撐件之表面105上。如藉由箭頭145所指示，基板支撐件104可沿軸線147旋轉，基板支撐件104之軸144可位於該軸線147處。或者，在沉積製程期間，基板支撐件104可被提升以視需要旋轉。
電漿分佈調變器111可安置在處理腔室100中，以控制安置在基板支撐件104上之整個基板103上的電漿分佈。電漿分佈調變器111可包括第一電極108，該第一電極108可被安置成與腔室主體102相鄰，且可使腔室主體102與蓋組件106之其他部件分離。第一電極108可為蓋組件106的一部分，或可為單獨的側壁電極。第一電極108可為圓環形或環狀構件，且可為環形電極。第一電極108可為圍繞處理腔室100之圓周（環繞處理空間120）的連續迴圈，或可視需要在選定位置處為不連續的。第一電極108亦可為穿孔電極，諸如穿孔環或網狀電極，或可為板電極，諸如次要氣體分配器。
一或更多個隔離器110a、110b（其可為諸如陶瓷或金屬氧化物之介電材料，例如，氧化鋁及/或氮化鋁）可接觸第一電極108，並使第一電極108與氣體分配器112及腔室主體102電分離及熱分離。氣體分配器112可限定孔隙118，該等孔隙118用於將製程前驅物分配至處理空間120中。氣體分配器112可與第一電功率源142耦接，諸如，RF產生器、RF電源、DC電源、脈衝DC電源、脈衝RF電源，或可與處理腔室耦接之任何其他電源。在一些實施例中，第一電功率源142可為RF電源。
氣體分配器112可為導電氣體分配器或非導電氣體分配器。氣體分配器112亦可由導電的及非導電的部件形成。舉例而言，氣體分配器112之主體可為導電的，而同時氣體分配器112之面板可為非導電的。氣體分配器112可（例如）由如第1圖中所示之第一電功率源142供電，或在一些實施例中，氣體分配器112可與地面耦接。
第一電極108可與第一調諧電路128耦接，該第一調諧電路128可控制處理腔室100之接地通路。第一調諧電路128可包括第一電子感測器130及第一電子控制器134。第一電子控制器134可係或包括可變電容器或其他電路元件。第一調諧電路128可係或包括一或更多個電感器132。第一調諧電路128可為在處理期間在處理空間120中所存在之電漿條件下實現可變或可控阻抗的任何電路。在如所繪示之一些實施例中，第一調諧電路128可包括並聯耦接在地面與第一電子感測器130之間的第一電路支路及第二電路支路。第一電路支路可包括第一電感器132A。第二電路支路可包括第二電感器132B，該第二電感器132B與第一電子控制器134串聯耦接。第二電感器132B可安置在第一電子控制器134與將第一及第二電路支路連接至第一電子感測器130的節點之間。第一電子感測器130可為電壓或電流感測器，且可與第一電子控制器134耦接，該第一電子控制器134可提供對處理空間120內部之電漿條件的一定程度之閉環控制。
第二電極122可與基板支撐件104耦接。第二電極122可內嵌在基板支撐件104內或與基板支撐件104之表面耦接。第二電極122可為板、穿孔板、網、絲網，或導電元件之任何其他分散式佈置。第二電極122可為調諧電極，且可藉由（例如）安置在基板支撐件104之軸144中的導管146（例如，具有諸如50歐姆之選定電阻的纜線）與第二調諧電路136耦接。第二調諧電路136可具有第二電子感測器138及第二電子控制器140，該第二電子控制器140可為第二可變電容器。第二電子感測器138可為電壓或電流感測器，且可與第二電子控制器140耦接以提供對處理空間120中之電漿條件的進一步控制。
第三電極124可與基板支撐件104耦接，該第三電極124可為偏壓電極及/或靜電卡緊電極。第三電極可經由濾波器148與第二電功率源150耦接，該濾波器148可為阻抗匹配電路。第二電功率源150可為DC功率源、脈衝DC功率源、RF偏壓功率源、脈衝RF源或偏壓功率源，或上述各者或其他電源之組合。在一些實施例中，第二電功率源150可為RF偏壓功率。
第1圖之蓋組件106及基板支撐件104可與任何處理腔室一起使用，用於電漿或熱處理。在操作中，處理腔室100可提供對處理空間120中之電漿條件的即時控制。基板103可安置在基板支撐件104上，且製程氣體可根據任何期望的流動計劃利用入口114流經蓋組件106。氣體可經由出口152離開處理腔室100。電功率可與氣體分配器112耦合，以在處理空間120中建立電漿。在一些實施例中，可使用第三電極124使基板經歷電偏壓。
在激勵處理空間120中之電漿之後，可在電漿與第一電極108之間建立電位差。亦可在電漿與第二電極122之間建立電位差。電子控制器134、140可接著用以調整由兩個調諧電路128及136表示之接地路徑的流動性質。可將設定點輸送至第一調諧電路128及第二調諧電路136，以提供對於沉積速率及對於自中心至邊緣之電漿密度均勻性的獨立控制。在電子控制器可均為可變電容器之實施例中，電子感測器可獨立地調整可變電容器以最大化沉積速率並最小化厚度不均勻性。
調諧電路128、136中之每一者可具有可變阻抗，可使用相應的電子控制器134、140來調整該可變阻抗。在電子控制器134、140為可變電容器的情況下，可選擇每一可變電容器之電容範圍，及第一電感器132A及第二電感器132B之電感，以提供阻抗範圍。此範圍可取決於電漿之頻率及電壓特性，該等特性在每一可變電容器之電容範圍內可具有最小值。因而，當第一電子控制器134之電容處於最小值或最大值時，第一調諧電路128之阻抗可能高，從而導致在基板支撐件之上具有最小的空中或橫向覆蓋率之電漿形狀。當第一電子控制器134之電容接近於最小化第一調諧電路128之阻抗的值時，電漿之空中覆蓋率可增長至最大值，從而有效地覆蓋基板支撐件104之整個工作區域。當第一電子控制器134之電容偏離最小阻抗設定值時，電漿形狀可自腔室壁收縮且基板支撐件之空中覆蓋率可能下降。第二電子控制器140可具有類似效應，增大及減小電漿在基板支撐件上的空中覆蓋率，因為第二電子控制器140之電容可改變。
電子感測器130、138可用以在閉環中調諧相應電路128、136。取決於所使用之感測器的類型，可在每一感測器中安裝電流或電壓之設定點，且感測器可具備控制軟體，該控制軟體決定對每一相應電子控制器134、140之調整以最小化與設定點的偏差。因此，可在處理期間選擇並動態地控制電漿形狀。應理解，儘管前文論述係基於可為可變電容器之電子控制器134、140，但可使用具有可調整特性之任何電子部件為調諧電路128及136提供可調整阻抗。
第2圖示出根據本發明技術之一些實施例的例示性離子佈植系統200之示意性橫截面圖。系統200可用以將電子或離子佈植至薄膜層中，該等電子或離子可變更薄膜層之特性，諸如，使薄膜內之鍵斷裂並允許自基板上之已形成層釋放氫。應理解，系統200僅為可在本發明技術之一些實施例中使用的束線離子佈植腔室之一個實例。可在本發明技術之實施例中利用可允許離子佈植發生的任何數目個其他腔室，包括電漿摻雜腔室，或其他佈植系統。舉例而言，離子佈植系統200僅為可使用之設備的一個實例。在本發明技術之實施例中，可使用傳統電漿處理設備，可使用圖案束、可為脈衝的或連續的電子束、光柵掃描、可變掃描及佈植離子或電子之任何其他方法。根據某些態樣，一或更多個高能粒子束可包括圓柱形束、複數個相鄰或重疊之圓柱形束，或包括連續矩形束之帶形束。該一或更多個高能離子束可在處理期間相對於基板移動，及/或基板可在處理期間相對於高能粒子束移動。
電漿處理系統200可包括製程腔室202、平臺234、源206及改質元件208。平臺234可位於處理腔室202中，用於支撐基板238。平臺234可與致動器耦合，該致動器可允許平臺234在掃描運動期間在一或更多個水平及/或垂直方向上移動或平移。可在單個水平平面內執行掃描運動，該水平平面可與改質元件208大體上平行。源206可經配置以在製程腔室202中產生電漿240。改質元件208可包括一對絕緣體212、214，其可限定絕緣體之間的縫隙並具有水平間距G。絕緣體212、214可係或包括任何數目種絕緣材料或半導體材料。在一些實施例中，該等元件或者可為導電材料。改質元件亦可包括方向元件213，其被安置在相對於絕緣體212、214之位置處，以使得離子201可被導向成朝向基板238。
在操作中，氣源288可向製程腔室202供應可電離氣體。可電離氣體之實例可係或包括任何數目種前驅物，包括一或更多種組成元素或離子。舉例而言，前驅物可包括可電離以產生一或更多種離子之任何或若干材料，包括單獨地或相組合的氦、氫、氖、氬、氪、氟、碳、硼、氮或任何其他元素或元素組合。源206可藉由激發並電離提供給製程腔室202之氣體而產生電漿240。離子201可自電漿240被吸引跨過電漿鞘242。舉例而言，偏壓源290可經配置以偏壓基板238，以便自電漿240吸引離子201跨過電漿鞘242。偏壓源290可為用以提供DC電壓偏壓信號之DC電源供應器，或用以提供RF偏壓信號之RF電源供應器。
改質元件208可改質電漿鞘242內之電場，以控制電漿240與電漿鞘242之間的邊界241之形狀。在一些實施例中，改質元件208可包括絕緣體212、214及方向元件213。絕緣體212、214及方向元件213可由諸如石英、氧化鋁、氮化硼、玻璃、氮化矽或任何數目種其他適當材料之材料製造。電漿240與電漿鞘242之間的邊界241可取決於方向元件213相對於絕緣體212、214的位置，因為方向元件213可變更電漿鞘242內之電場。
遵循軌跡路徑271之離子可以正交於平面251之約+θ的角度撞擊基板238。遵循軌跡路徑269之離子可以正交於平面251之約-θ的角度撞擊基板438。因此，正交於平面251之入射角的範圍可在約+1°與約+65°之間及在約-1°與約-65°之間，該範圍在一些實施例中可排除0°。舉例而言，正交於平面250之入射角的第一範圍可在約+5°與約+65°之間，且入射角的第二範圍可在約-5°與約-65°之間。在一些實施例中，相對於平面251之入射角的第一範圍可在約-10°與約-20°之間，且相對於平面451之入射角的第二範圍可在約+10°與約+20°之間。另外，在一些實施例中，自路徑269及271發生之離子軌跡可彼此交叉。取決於諸多因素，在一些實施例中，入射角(θ)之範圍可在約+89°與約-89°之間（可排除0°），該等因素可包括方向元件213之定位、絕緣體212、214之間的水平間距、絕緣體212、214在平面251上方之垂直間距、方向元件213及絕緣體212、214之介電常數，及其他電漿處理參數。
大體而言，提供至基板上的薄膜之離子可變更薄膜之各種特性。可基於基板238上之3D特徵的深寬比來選擇入射角之範圍。舉例而言，藉由離子201可比藉由習知電漿處理設備及程序更均勻地處理溝槽244之側壁247（為了說明清楚而具有誇大的大小）。深寬比可決定提供離子201之角度以提供對側壁247的更均勻處理，該深寬比可被定義為側壁247之間的間距與側壁247自基板238延伸的高度之間的關係。舉例而言，正交於平面251且經調適以撞擊側壁247之入射角的第一範圍可在約+60°與約+90°之間，且入射角的第二範圍可在約-60°與約-90°之間。可類似地採用任何數目個不同角度。在一些實施例中，可選擇可提供離子201之角度，以避免與側壁247下方之材料（例如，基板238或絕緣體）接觸。
第3圖示出根據本發明技術之一些實施例的處理方法300之例示性操作。該方法可在多種處理腔室中執行，包括上述處理腔室100及/或200。方法300可在起始所述方法操作之前包括一或更多個操作，包括前端處理、沉積、蝕刻、研磨、清潔或可在所述操作之前執行的任何其他操作。該方法可包括如圖所示之諸多可選操作，其可能會或可能不會與根據本發明技術之方法明確相關聯。舉例而言，描述該等操作中之許多者以便提供半導體製程之更廣泛範疇，但對於技術並不關鍵，或可藉由如以下將進一步論述之替代方法來執行。
方法300可涉及可選操作，以將半導體結構發展至特定製造操作。儘管在一些實施例中可在基礎結構上執行方法300，但在一些實施例中，可在其他材料形成或移出之後執行該方法。舉例而言，可執行任何數目次沉積、遮蔽或移除操作，以在基板上產生任何電晶體、記憶體或其他結構態樣。基板可被安置在基板支撐件上，該基板支撐件可位於半導體處理腔室之處理區域內。該等操作可在其中可執行方法300之態樣的同一腔室中執行，且一或更多個操作亦可在與其中可執行方法300的操作之腔室類似的平臺上或其他平臺上之一或更多個腔室中執行。
在一些實施例中，方法300可包括在操作305處在基板上形成非晶矽層。可使用任何數目種前驅物執行該形成或沉積，諸如，矽烷或其他含矽材料，且在一些實施例中，所輸送之含矽前驅物亦可包括氫。因此，所沉積或所形成的非晶矽層的特徵可為第一氫併入量。應理解，本發明技術可能並不限於矽薄膜，諸如，非晶矽。本發明技術亦可涵蓋在半導體基板上形成之任何數目個薄膜中的氫管理。因此，應將非晶矽層視為僅為可應用本發明技術之一種實例薄膜。
非晶矽層可為任何數目種結構的一部分，在一些實施例中，該等結構可包括薄膜電晶體結構。舉例而言，在一些實施例中，非晶矽層可為形成於基板之上的薄膜堆疊中之多個層中的一者。在一些實施例中，可與其他材料層（諸如其他含矽的或其他材料層）一起或在其他材料層之間包括非晶矽層。在一些薄膜電晶體結構中，非晶矽層可形成在摻雜非晶矽的層之間。舉例而言，可藉由諸如磷、硼、砷或其他材料之摻雜劑形成在非晶矽層上方及/或下方的一或更多個層。摻雜劑可形成n型材料層，且因此薄膜電晶體結構可包括安置在已形成之非晶矽層的任一側上之n型摻雜非晶矽。堆疊之每個層（包括非晶矽層）的特徵可為小於或約為500 nm之薄膜厚度，且特徵可為小於或約為400 nm、小於或約為350 nm、小於或約為300 nm、小於或約為250 nm、小於或約為200 nm、小於或約為150 nm、小於或約為100 nm、小於或約為50 nm或更小的薄膜厚度。
如先前所述，本發明技術之一些實施例可包括形成在材料或結構之上的薄膜，該等材料或結構的特徵為小於或約為550℃、小於或約為500℃、小於或約為450℃、小於或約為400℃、小於或約為350℃、小於或約為300℃或更小之熱預算。因此，在一些實施例中，非晶矽層可在該等溫度中之任一溫度或低於該等溫度中之任一溫度下形成以適應下層材料，且在一些實施例中，可在該等溫度中之任一溫度或低於該等溫度中之任一溫度下執行一或更多個操作（包括方法300之所有操作），且可在整個處理中將被處理之基板維持低於該等溫度中之任一溫度或約為該等溫度中之任一溫度。在一些實施例中，在形成期間之處理壓力可大於或約為1托，且可在約2托與約20托之間。亦可藉由任何含矽材料來形成薄膜，諸如，矽烷或其他二元矽-氫化合物，及任何含矽及氫之前驅物。因此，所形成之層的特徵可為第一氫併入量。因為更高溫度之沉積及退火對於一些結構而言可能不可行，所以氫併入高達或大於或約為3原子%、大於或約為5原子%、大於或約為7原子%、大於或約為10原子%或更大。此可導致先前所述挑戰中之任一者，包括應力效應及後續脫氣。
在薄膜形成之後，在一些實施例中，在可選操作310處，可將其上形成有非晶矽層之基板自第一處理腔室移送至第二處理腔室。舉例而言，可在第一腔室中執行非晶矽層之形成或沉積，該第一腔室諸如腔室100，或可在其中沉積含矽材料之任何其他沉積腔室。在沉積之後，可將基板移動至第二腔室以用於離子佈植製程。第二腔室可被包括在與第一腔室相同之平臺或工具上，儘管在一些實施例中，可在用於離子佈植製程的工具之間移動基板。
在操作315處，可在基板之一或更多個層（包括非晶矽層）上執行離子佈植製程，諸如，束線離子佈植。另外，可執行電漿摻雜製程。儘管稱為離子佈植，但該製程可涉及離子改質，其中執行離子佈植以使已形成薄膜內之鍵斷裂並自薄膜釋放氫，且其亦可包括釋放離子佈植製程之離子。該製程可包括束線離子佈植製程、電漿摻雜佈植製程，或如先前所述之任何其他佈植。可執行離子佈植製程以使薄膜特性改質。舉例而言，在一些實施例中，可執行離子佈植以使材料層內之矽-氫鍵斷裂，此可允許自薄膜移除氫。在多層堆疊中，可調諧離子佈植製程以滲透堆疊之一或更多個層，此可允許使氫在多個層（包括摻雜及未摻雜之材料的所有層）中被減小。
取決於所執行之製程，可在低壓力下執行離子佈植製程。舉例而言，可在小於或約為100毫托、小於或約為10毫托、小於或約為1毫托或更小的腔室壓力下執行電漿摻雜離子佈植。可在更低壓力下執行束線離子佈植，諸如，小於或約為0.1毫托、小於或約為0.05毫托、小於或約為0.01毫托或更小。該等低壓力操作可促進離子經過薄膜結構之傳輸。可在多種基板溫度下執行離子佈植製程，諸如，自約25℃直至或約為550℃。例示性束線離子佈植物質可包括惰性材料，諸如，氦、氖或氬，其將不會與非晶矽鍵合。另外，可使用矽物質，且可在不摻雜材料的情況下與非晶矽鍵合，從而使材料呈現出n型或p型。用於離子佈植之能量範圍可取決於所使用的物質。舉例而言，對於相對較輕的物質而言（諸如氦），能量範圍可比較重物質（諸如矽）低。對於輕至重物質而言，佈植能量範圍可自約500 eV至300 keV，其中佈植劑量在自約1e13 至1e16 離子/cm2 之範圍中。舉例而言，以約300 keV之能量注入的氦可改質高達2 μm或更多的非晶矽，而矽物質將改質小於1 μm。
可執行製程之溫度可影響離子的能量，且在一些實施例中，可執行熱離子佈植，此可改良矽-氫鍵之斷裂。舉例而言，在一些實施例中，足夠的氫移除可在高於或約為200℃之溫度下發生，且可在大於或約為250℃、大於或約為300℃、大於或約為350℃、大於或約為400℃、大於或約為450℃或更高之溫度下發生，儘管在一些實施例中，離子佈植製程可在小於或約為前述熱預算溫度中之任一者下執行。若執行電漿摻雜，則摻雜偏壓電壓之範圍可為自約500 eV至10 KeV或更大。藉由增大偏壓電壓，可使較厚薄膜改質。作為一個非限制性實例，接近於10 kV之偏壓電壓可使用較輕物質（如，氦）使具有100 nm至200 nm的厚度特徵之薄膜改質。可在自5 e15 至1 e17 離子/cm2 之範圍中執行電漿摻雜。亦可在自約25℃至約500℃之溫度範圍內執行電漿摻雜。
離子佈植可使用自任何數目種前驅物產生之離子。舉例而言，在一些實施例中，可藉由氦執行離子佈植，作為相對輕的離子，氦可容易地延伸經過超過100 nm或更大之結構，此可允許移除薄膜內更深的氫。可以更高功率執行氦離子佈植，此可促進薄膜內的鍵斷裂以允許移除氫。當可執行離子佈植時，氦可能具有被俘獲在薄膜內的趨勢，且因此為了促進氦的釋放，可在高於或約為250℃、高於或約為300℃或更高的溫度下執行離子佈植。在一些實施例中，可在離子佈植製程中使用來自任何數目種含矽前驅物之矽離子。矽的特徵可為較重的質量，在一些實施例中，此可促進鍵斷裂。因此，可藉由矽執行較低溫度、較高佈植能量之製程。類似地，因為被改質之膜可為非晶矽，所以矽離子可能不會用作薄膜之摻雜劑，且截留或併入可能不會不利地影響所產生之膜。另外，利用較重離子，可更容易地控制佈植深度，且因此可提供對佈植深度及改質的改良控制。舉例而言，可控制製程以影響薄膜電晶體結構之一或更多個層，但可加以限制以免超過至下層結構中之最小滲透程度。
基於氫的移除及鍵經由薄膜的重新形成，薄膜可能發生一定量的緻密化。因此，在一些實施例中，在離子改質製程之後，薄膜厚度可小於或約為已沉積的層或薄膜之厚度的99%。在一些實施例中，該厚度可小於或約為已沉積的薄膜之厚度的98%，且可小於或約為97%、小於或約為96%、小於或約為95%、小於或約為94%、小於或約為93%、小於或約為92%、小於或約為91%、小於或約為90%或更小，儘管在離子改質之後，層的厚度可維持在大於或約為80%、大於或約為85%、大於或約為87%、大於或約為90%、大於或約為92%、大於或約為95%或更大。
因為可相對於其他電漿增強製程來控制離子佈植之劑量，所以濺射可能受限於所形成之膜。舉例而言，在一些實施例中，離子之劑量可大於或約為1x1016 離子/cm2 ，且可大於或約為1x1017 離子/cm2 、大於或約為1x1018 離子/cm2 或更大。電漿摻雜佈植的特徵可為比束線佈植高的劑量，此可促進與氦一起使用以使鍵斷裂並自薄膜釋放氫。當執行離子佈植時，在操作320中，可將層內氫的量減少至第二氫併入量，該第二氫併入量可小於第一氫併入量。第二氫併入量或在薄膜電晶體或非晶矽層之任何層中剩餘的量可小於或約為5原子%，且可小於或約為3原子%、小於或約為1原子%、小於或約為0.5原子%或更小。
亦可減少或移除非晶矽層或任何薄膜電晶體層內之其他材料。舉例而言，在一些實施例中，可將氮併入已沉積之薄膜內。氮可存在於沉積環境中或併入腔室調理材料內，此可使所形成之薄膜暴露於氮併入。在一些實施例中，離子佈植製程可類似地自一或更多個層移除氮，且可將薄膜內之氮併入量減小至小於或約為1原子%，且可將氮併入減小至小於或約為0.5原子%、小於或約為0.3原子%、小於或約為0.1原子%，或更小。藉由利用離子佈植或改質製程，可使薄膜內之氫併入自已沉積之位準減小，此可提高所沉積材料之電效能。另外，藉由利用離子佈植技術，氫移除可在較低溫度下發生，此可適應可能受熱預算約束之結構。
在先前描述中，出於解釋目的，已闡述了諸多細節以便提供對本發明技術之各種實施例的理解。然而，熟習此項技術者將顯而易見，可在無該等細節中之一些或具有額外細節的情況下實踐某些實施例。
已揭示了數個實施例，熟習此項技術者將認識到，在不脫離實施例之精神的情況下，可使用各種修改、替代構造及等效物。另外，未描述諸多熟知製程及元件，以便避免不必要地混淆本發明技術。因此，不應將以上描述視為限制本技術之範疇。
在提供值範圍的情況下，應理解，除非上下文另外明確指出，否則亦特定揭示了彼範圍的上限與下限之間的每一中介值（至下限單位的最小分數）。任何規定值或規定範圍內未規定之中介值與彼規定範圍內的任何其他規定的或中介值之間的任何更窄範圍皆被包括在內。彼些較小範圍之上限及下限可獨立地被包括在該範圍內或被排除在該範圍外，且受限於規定範圍中之任何特定排除的極限，其中在較小範圍內包括任一極限、皆不包括極限或包括兩個極限亦被包括在本技術內。在規定範圍包括一個或兩個極限的情況下，亦包括排除了彼些被包括極限中之任一者或兩者的範圍。
如本文中及附加申請專利範圍中所使用，除非上下文另外明確指出，否則單數形式「一(a)」、「一(an)」及「該(the)」包括複數引用。因此，例如，對「一前驅物」之引用包括複數個此種前驅物，且對「該層」之引用包括對一或更多個層及熟習此項技術者所已知之其等效物等的引用。
又，當在本說明書及以下申請專利範圍中使用時，用語「包括(comprise(s))」、「包括(comprising)」、「含有(contain(s))」、「含有(containing)」、「包括(include(s))」及「包括(including)」意欲指定所述特徵、整數、部件或操作的存在，但其並不排除一或更多個其他特徵、整數、部件、操作、動作或群組的存在或添加。
100:處理腔室 102:腔室主體 103:基板 104:基板支撐件 105:表面 106:蓋組件 108:第一電極 110a:隔離器 110b:隔離器 111:電漿分佈調變器 112:氣體分配器 114:入口 118:孔隙 120:處理空間 122:第二電極 124:第三電極 126:開口 128:第一調諧電路 130:第一電子感測器 132A:第一電感器 132B:第二電感器 134:第一電子控制器 136:第二調諧電路 138:第二電子感測器 140:第二電子控制器 142:第一電功率源 144:軸 145:箭頭 146:導管 147:軸線 148:濾波器 150:第二電功率源 152:出口 200:離子佈植系統 201:離子 202:製程腔室 206:源 208:改質元件 212:絕緣體 213:方向元件 214:絕緣體 234:平臺 238:基板 240:電漿 241:邊界 242:電漿鞘 244:溝槽 247:側壁 251:平面 269:軌跡路徑 271:軌跡路徑 288:氣源 290:偏壓源 300:處理方法 305:操作 310:可選操作 315:操作 320:操作 G:水平間距
可藉由本說明書之其餘部分及圖式實現對所揭示技術之本質及優勢的進一步理解。
第1圖示出根據本發明技術之一些實施例的例示性電漿沉積系統之示意性橫截面圖。
第2圖示出根據本發明技術之一些實施例的例示性離子佈植系統之示意性橫截面圖。
第3圖示出根據本發明技術之一些實施例的半導體處理方法之操作。
作為示意圖，包括圖式中之若干者。應理解，圖式係出於說明性目的，且除非明確說明係按比例，否則不應被視為按比例。另外，作為示意圖，提供圖式以幫助理解，且與現實表示相比較而言可能並不包括所有態樣或資訊，且可出於說明目的而包括誇大的材料。
在所附圖式中，類似部件及/或特徵可具有相同的元件符號。另外，相同類型之各種部件可藉由在元件符號後跟一個字母來區分，該字母用於區分類似的部件。若說明書中僅使用第一元件符號，則該描述適用於具有相同的第一元件符號之類似部件中的任一者，而與字母無關。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
300:處理方法
305:操作
310:可選操作
315:操作
320:操作

Claims (19)

  1. 一種半導體處理方法，包括以下步驟：在一半導體基板上形成一非晶矽層，其中該非晶矽層以一第一氫併入量為特徵；對該非晶矽層執行一離子佈植製程；及自該非晶矽層移除氫直至小於該第一氫併入量之一第二氫併入量，其中該離子佈植製程係藉由氦、氖、氬或矽離子執行。
  2. 如請求項1所述之半導體處理方法，其中在該半導體處理方法期間將該半導體基板維持在低於或約為450℃之一溫度下。
  3. 如請求項1所述之半導體處理方法，其中該離子佈植製程係在大於或約為300℃之一溫度下執行。
  4. 如請求項1所述之半導體處理方法，其中該離子佈植製程包括一束線離子佈植製程或一電漿摻雜佈植製程。
  5. 如請求項1所述之半導體處理方法，其中該第二氫併入量小於或約為1原子%。
  6. 一種半導體處理方法，包括以下步驟：在一半導體基板上形成一薄膜電晶體，其中該薄膜電晶體包括以一第一氫併入量為特徵之一非晶矽層；將該半導體基板移送至一束線離子佈植腔室或電漿摻雜腔室；對該薄膜電晶體執行一束線離子佈植或電漿摻雜製程； 及將來自該非晶矽層之一氫量減小至小於該第一氫併入量之一第二氫併入量。
  7. 如請求項6所述之半導體處理方法，其中該薄膜電晶體包括一多層堆疊，該多層堆疊包括該非晶矽層及一或更多層摻雜的或未摻雜的非晶矽。
  8. 如請求項7所述之半導體處理方法，其中該多層堆疊包括至少一層摻雜非晶矽，且其中該摻雜非晶矽之一摻雜劑包括磷、硼或砷中之一或更多者。
  9. 如請求項6所述之半導體處理方法，其中該薄膜電晶體的特徵為大於或約為100nm之一厚度。
  10. 如請求項6所述之半導體處理方法，其中該非晶矽層係在小於或約為500℃之一溫度下形成，且其中該束線離子佈植製程或該電漿摻雜係在小於或約為550℃之一溫度下執行。
  11. 如請求項10所述之半導體處理方法，其中該束線離子佈植或電漿摻雜製程係在大於或約為300℃之一溫度下執行。
  12. 如請求項6所述之半導體處理方法，其中該束線離子佈植或電漿摻雜製程係藉由氦、氖、氬或矽離子執行。
  13. 如請求項6所述之半導體處理方法，其中該第二氫併入量小於或約為1原子%。
  14. 如請求項13所述之半導體處理方法，其中 整個該薄膜電晶體中之一氫併入量被減小至小於或約為1原子%。
  15. 一種半導體處理方法，包括以下步驟：在一第一半導體處理腔室內之一半導體基板上形成一薄膜電晶體，其中該薄膜電晶體包括以一第一氫併入量為特徵之一非晶矽層，且其中該非晶矽層係安置在至少兩個額外材料層之間；將該半導體基板自該第一半導體處理腔室移送至一離子佈植腔室；對該薄膜電晶體執行一離子佈植製程，其中該離子佈植製程包括一束線離子佈植製程或一電漿摻雜佈植製程；及將來自該非晶矽層之一氫量減小至小於該第一氫併入量之一第二氫併入量。
  16. 如請求項15所述之半導體處理方法，其中該至少兩個額外材料層包括一或更多層摻雜非晶矽，其中該摻雜非晶矽之一摻雜劑包括磷、硼或砷。
  17. 如請求項16所述之半導體處理方法，其中該非晶矽層係在小於或約為500℃之一溫度下形成，且其中該離子佈植製程係在大於或約為300℃之一溫度下執行。
  18. 如請求項15所述之半導體處理方法，其中該第一氫併入量為至少約5原子%，且其中該第二氫併入量小於或約為1原子%。
  19. 如請求項15所述之半導體處理方法，其中該非晶矽層進一步以一氮併入量為特徵，且其中該氮併入量被減小至小於或約為0.5原子%。
TW110126523A 2020-07-21 2021-07-20 用於非晶矽中減少氫併入的離子佈植 TWI783583B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063054320P 2020-07-21 2020-07-21
US63/054,320 2020-07-21

Publications (2)

Publication Number Publication Date
TW202209441A TW202209441A (zh) 2022-03-01
TWI783583B true TWI783583B (zh) 2022-11-11

Family

ID=79729839

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110126523A TWI783583B (zh) 2020-07-21 2021-07-20 用於非晶矽中減少氫併入的離子佈植

Country Status (6)

Country Link
US (1) US20230298892A1 (zh)
JP (1) JP2023535408A (zh)
KR (1) KR20230041099A (zh)
CN (1) CN115943480A (zh)
TW (1) TWI783583B (zh)
WO (1) WO2022020496A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030148565A1 (en) * 2001-02-01 2003-08-07 Hideo Yamanaka Method for forming thin semiconductor film, method for fabricating semiconductor device, system for executing these methods and electrooptic device
US7718231B2 (en) * 2003-09-30 2010-05-18 International Business Machines Corporation Thin buried oxides by low-dose oxygen implantation into modified silicon
TW201246305A (en) * 2011-05-11 2012-11-16 Applied Materials Inc Surface dose retention of dopants by pre-amorphization and post-implant passivation treatments
US20150243768A1 (en) * 2010-04-23 2015-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20200135467A1 (en) * 2018-10-31 2020-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6933182B1 (en) * 1995-04-20 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device and manufacturing system thereof
JP2006100661A (ja) * 2004-09-30 2006-04-13 Sony Corp 薄膜半導体装置の製造方法
KR100769833B1 (ko) * 2006-08-14 2007-10-23 동부일렉트로닉스 주식회사 반도체 소자 제조 방법
KR101328881B1 (ko) * 2006-12-07 2013-11-13 엘지디스플레이 주식회사 이온 주입 장치, 이온 주입 방법, 액정표시장치 및 그 제조방법
CN105070686B (zh) * 2015-08-20 2018-03-30 深圳市华星光电技术有限公司 Tft基板的制作方法及tft基板结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030148565A1 (en) * 2001-02-01 2003-08-07 Hideo Yamanaka Method for forming thin semiconductor film, method for fabricating semiconductor device, system for executing these methods and electrooptic device
US7718231B2 (en) * 2003-09-30 2010-05-18 International Business Machines Corporation Thin buried oxides by low-dose oxygen implantation into modified silicon
US20150243768A1 (en) * 2010-04-23 2015-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW201246305A (en) * 2011-05-11 2012-11-16 Applied Materials Inc Surface dose retention of dopants by pre-amorphization and post-implant passivation treatments
US20200135467A1 (en) * 2018-10-31 2020-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method

Also Published As

Publication number Publication date
JP2023535408A (ja) 2023-08-17
KR20230041099A (ko) 2023-03-23
WO2022020496A1 (en) 2022-01-27
CN115943480A (zh) 2023-04-07
US20230298892A1 (en) 2023-09-21
TW202209441A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
CN106663632B (zh) 用于选择性沉积的方法与设备
US8003500B2 (en) Plasma immersion ion implantation process with chamber seasoning and seasoning layer plasma discharging for wafer dechucking
KR20200053623A (ko) 고 에너지 ale (atomic layer etching)
US8507372B2 (en) Method for processing a substrate having a non-planar substrate surface
TW201123274A (en) A technique for processing a substrate having a non-planar surface
JPWO2006049076A1 (ja) プラズマ処理方法およびプラズマ処理装置
JP2000068227A (ja) 表面処理方法および装置
TWI783583B (zh) 用於非晶矽中減少氫併入的離子佈植
JP2023500375A (ja) 材料の表面粗さを減少させる方法
US8778465B2 (en) Ion-assisted direct growth of porous materials
US11894228B2 (en) Treatments for controlling deposition defects
US11935751B2 (en) Boron nitride for mask patterning
US20230309300A1 (en) Electrical improvements for 3d nand
US20220216048A1 (en) Doped silicon nitride for 3d nand
US7723219B2 (en) Plasma immersion ion implantation process with reduced polysilicon gate loss and reduced particle deposition
US20230050255A1 (en) Seam removal in high aspect ratio gap-fill
KR20230049106A (ko) 박막 층들의 펄스형-플라즈마 증착
WO2024025766A1 (en) Forming films with improved film quality
TW202120739A (zh) 表面被覆材料層