CN115943480A - 用于非晶硅中减少氢掺入的离子布植 - Google Patents

用于非晶硅中减少氢掺入的离子布植 Download PDF

Info

Publication number
CN115943480A
CN115943480A CN202180051316.1A CN202180051316A CN115943480A CN 115943480 A CN115943480 A CN 115943480A CN 202180051316 A CN202180051316 A CN 202180051316A CN 115943480 A CN115943480 A CN 115943480A
Authority
CN
China
Prior art keywords
amorphous silicon
ion implantation
hydrogen
less
semiconductor processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180051316.1A
Other languages
English (en)
Inventor
程睿
R·普拉萨德
K·嘉纳基拉曼
G·K·赫玛尼
K·尼塔拉
S·唐
Q·高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN115943480A publication Critical patent/CN115943480A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67213—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one ion or electron beam chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Silicon Compounds (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)

Abstract

半导体处理的示例性方法可包括在半导体基板上形成非晶硅层。该非晶硅层可以由第一氢掺入量表征。方法可包括对非晶硅层执行束线离子布植工艺或等离子体掺杂工艺。方法可包括从非晶硅层移除氢直至小于第一氢掺入量的第二氢掺入量。

Description

用于非晶硅中减少氢掺入的离子布植
相关申请的交叉引用
本申请主张2020年7月21日提交的题为“用于非晶硅中减少氢掺入的离子布植(ION IMPLANTATION FOR REDUCED HYDROGEN INCORPORATION IN AMORPHOUS SILICON)”的美国专利申请第63/054,320号的优先权，该申请以引用方式全文并入。
技术领域
本发明技术涉及用于半导体处理的方法及系统。更具体而言，本发明技术涉及用于产生具有减小的氢含量的膜的系统及方法。
背景技术
通过在基板表面上产生复杂图案化的材料层的工艺，使得集成电路成为可能。在基板上产生经图案化的材料需要用于形成及移除材料的受控方法。随着器件大小持续减小，膜特性可能会对器件性能产生更大影响。用以形成材料层的材料可能影响所产生器件的操作特性。随着材料厚度持续减小，膜的已沉积的特性可能对器件性能有更大影响。
因此，需要可用以产生高质量器件及结构的改良系统及方法。通过本发明技术来解决这些及其他需要。
发明内容
半导体处理的示例性方法可包括在半导体基板上形成非晶硅层。该非晶硅层的特征可以是第一氢掺入量。方法可包括对非晶硅层执行离子布植工艺。方法可包括自该非晶硅层移除氢直至小于第一氢掺入量的第二氢掺入量。
在一些实施例中，可在半导体处理方法期间将半导体基板维持在低于或约为450℃的温度下。离子布植工艺可在大于或约为300℃的温度下执行。离子布植工艺可利用氦、氖、氩或硅离子执行。离子布植工艺可是或包括束线离子布植工艺或等离子体掺杂布植工艺。第二氢掺入量可小于或约为1原子％。
本发明技术的一些实施例可包括半导体处理方法。方法可包括在半导体基板上形成薄膜晶体管。该薄膜晶体管可包括由第一氢掺入量表征的非晶硅层。方法可包括将半导体基板移送至束线离子布植腔室或等离子体掺杂腔室。方法可包括对薄膜晶体管执行束线离子布植或等离子体掺杂工艺。方法可包括将来自非晶硅层的氢量减小至小于第一氢掺入量的第二氢掺入量。
在一些实施例中，薄膜晶体管可包括多层堆叠，该多层堆叠包括该非晶硅层及一或更多层掺杂的或未掺杂的非晶硅。该多层堆叠可包括至少一层掺杂非晶硅。掺杂非晶硅的掺杂剂包括磷、硼或砷中的一者或更多者。薄膜晶体管可以由大于或约为100nm的厚度表征。非晶硅层可在小于或约500℃的温度下形成。束线离子布植工艺或等离子体掺杂可在小于或约550℃的温度下执行。束线离子布植或等离子体掺杂工艺可在大于或约300℃的温度下执行。束线离子布植或等离子体掺杂工艺可利用氦、氖、氩或硅离子执行。第二氢掺入量可小于或约1原子％。整个薄膜晶体管中的氢掺入量可被减小至小于或约1原子％。
本发明技术的一些实施例可包括半导体处理方法。方法可包括在第一半导体处理腔室内的半导体基板上形成薄膜晶体管。该薄膜晶体管可包括由第一氢掺入量表征的非晶硅层。该非晶硅层可安置在至少两个额外材料层之间。方法可包括将半导体基板自第一半导体处理腔室移送至离子布植腔室。方法可包括对薄膜晶体管执行离子布植工艺。离子布植工艺可是或包括束线离子布植工艺或等离子体掺杂布植工艺。方法可包括将来自非晶硅层的氢量减小至小于第一氢掺入量的第二氢掺入量。
在一些实施例中，该至少两个额外材料层包括一或更多层掺杂非晶硅。掺杂非晶硅的掺杂剂可包括磷、硼或砷。非晶硅层可在小于或约500℃的温度下形成，且离子布植工艺可在大于或约300℃的温度下执行。第一氢掺入量可以是至少约5原子％，且第二氢掺入量可小于或约1原子％。非晶硅层可进一步由氮掺入量表征，且该氮掺入量可被减小至小于或约0.5原子％。
本技术可提供胜于常规系统及技术的诸多益处。例如，本发明技术的实施例可产生由减小的氢含量表征的薄膜。另外，本发明技术可减小氢含量，而不会由于氢脱气而增加薄膜应力或孔隙率。结合以下描述及附图更详细地描述该等及其他实施例，连同其优势及特征中的许多者。
附图说明
可通过本说明书的其余部分及附图实现对所揭示技术的本质及优势的进一步理解。
图1示出根据本发明技术的一些实施例的示例性等离子体沉积系统的示意性横截面图。
图2示出根据本发明技术的一些实施例的示例性离子布植系统的示意性横截面图。
图3示出根据本发明技术的一些实施例的半导体处理方法的操作。
作为示意图，包括附图中的若干者。应理解，附图是出于说明性目的，且除非明确说明是按比例，否则不应被视为按比例。另外，作为示意图，提供附图以帮助理解，且与现实表示相比较而言可能并不包括所有方面或信息，且可出于说明目的而包括夸大的材料。
在所附附图中，类似部件和/或特征可具有相同的附图标记。另外，相同类型的各种部件可通过在附图标记后跟一个字母来区分，该字母用于区分类似的部件。若说明书中仅使用第一附图标记，则该描述适用于具有相同的第一附图标记的类似部件中的任一者，而与字母无关。
具体实施方式
随着半导体器件大小持续减小，结构内所包括的组成薄膜可能会影响器件性能，及器件中所包括的其他材料的制造。例如，用以形成含硅薄膜的工艺可使用硅烷或其他含硅材料。前驱物可包括可能会掺入薄膜内的氢。将氢掺入薄膜中可能在处理期间导致额外问题。例如，并入薄膜中的氢可能热稳定性较差，且在后续处理期间，可能发生脱气。另外，氢可影响薄膜应力，此可能导致薄膜变得愈来愈压缩，此也可能导致薄膜分层。最后，等离子体内的氢的体积可能影响沉积工艺，且可能导致所形成薄膜的粒度及结晶度增大，此可能会对意在形成非晶硅薄膜的沉积工艺形成挑战。
为了减少或补偿氢掺入，常规技术可能改变沉积参数，或可能执行补救措施。例如，当在较高温度(如，高于或约500℃，或高于或约600℃)下执行沉积时，可在沉积期间释放氢，此可改良薄膜质量及特性。另外，常规技术可能在薄膜沉积之后执行退火。退火工艺可使薄膜致密且允许自结构移除氢。尽管技术在一些制造操作期间可以是有效的，但其他工艺可能会受热预算限制。
例如，在薄膜晶体管形成或任何数量的其他处理操作期间，可能在器件上或器件内形成非晶硅。在这些器件中的一些中，下层材料或结构可能无法承受与高温沉积或退火相关联的温度，且可能限于低于或约550℃、低于或约500℃、低于或约450℃、低于或约400℃或更低的处理温度。常规技术可能限于产生具有高达10原子％或更多的氢掺入的薄膜。对于薄膜晶体管形成而言，增大的氢掺入可影响晶体管的迁移率或性能。
非晶硅薄膜中的氢含量与器件迁移率之间可能存在相关性。例如，氢掺入可导致薄膜结构内更大量的硅-氢键。键可在管芯之间或晶体介面之间形成边界。边界可成为行进经过通道区域的电子及电洞可能被散射的位置。电子及电洞的此种散射可能使通道材料的迁移率及电性能降级。因此，通过减小热受限结构的薄膜中的氢掺入，晶体管或其他薄膜性能可能会提高超过常规结构。
本发明技术通过执行离子布植工艺来破坏组成键并自薄膜释放氢而克服了这些问题。通过以足够能量布植离子，氢键可能断裂，从而允许自膜释放氢。另外，通过利用特定离子布植技术，或通过调整离子剂量，可限制布植、溅射及材料作用期间的基板温度。
尽管其余揭示内容将按常规辨识利用所揭示技术的特定沉积工艺，但将容易地理解，系统及方法等同地适用于可能发生在所述腔室或任何其他腔室中的其他沉积及蚀刻工艺。因此，本技术不应被视为仅限于单独地与特定沉积工艺或腔室一起使用。在描述根据本发明技术的实施例的对此系统的额外变化及调整之前，本揭示案将论述一组可能的腔室，该等腔室可用以执行根据本发明技术的实施例的工艺。
图1示出根据本发明技术的一些实施例的示例性处理腔室100的横截面图。该图可绘示系统的概况，该系统并入本发明技术的一个或更多个方面和/或可经特定配置以根据本发明技术的实施例执行一个或更多个操作。以下可进一步描述腔室100或所执行方法的额外细节。腔室100可用以根据本发明技术的一些实施例形成薄膜层，尽管应理解，方法可类似地在其内可发生薄膜形成的任何腔室中执行。处理腔室100可包括腔室主体102、安置在腔室主体102内部的基板支撑件104，及与腔室主体102耦接且将基板支撑件104封闭在处理空间120中的盖组件106。可经由开口126将基板103提供至处理空间120，该开口126常规地经密封以使用狭缝阀或门进行处理。在处理期间，基板103可被放置在基板支撑件的表面105上。如通过箭头145所指示，基板支撑件104可沿轴线147旋转，基板支撑件104的轴144可位于该轴线147处。或者，在沉积工艺期间，基板支撑件104可被提升以视需要旋转。
等离子体分布调变器111可安置在处理腔室100中，以控制安置在基板支撑件104上的整个基板103上的等离子体分布。等离子体分布调变器111可包括第一电极108，该第一电极108可被安置成与腔室主体102相邻，且可使腔室主体102与盖组件106的其他部件分离。第一电极108可以是盖组件106的一部分，或可以是单独的侧壁电极。第一电极108可以是圆环形或环状构件，且可以是环形电极。第一电极108可以是围绕处理腔室100的圆周(环绕处理空间120)的连续循环，或可视需要在选定位置处为不连续的。第一电极108也可以是穿孔电极，诸如穿孔环或网状电极，或可以是板电极，诸如次要气体分配器。
一个或更多个隔离器110a、110b(其可以是诸如陶瓷或金属氧化物的介电材料，例如，氧化铝和/或氮化铝)可接触第一电极108，并使第一电极108与气体分配器112及腔室主体102电分离及热分离。气体分配器112可限定孔隙118，孔隙118用于将工艺前驱物分配至处理空间120中。气体分配器112可与第一电功率源142耦接，诸如，RF产生器、RF电源、DC电源、脉冲DC电源、脉冲RF电源，或可与处理腔室耦接的任何其他电源。在一些实施例中，第一电功率源142可以是RF电源。
气体分配器112可以是导电气体分配器或非导电气体分配器。气体分配器112也可由导电的及非导电的部件形成。例如，气体分配器112的主体可以是导电的，而同时气体分配器112的面板可以是非导电的。气体分配器112可(例如)由如图1中所示的第一电功率源142供电，或在一些实施例中，气体分配器112可与地面耦接。
第一电极108可与第一调谐电路128耦接，该第一调谐电路128可控制处理腔室100的接地通路。第一调谐电路128可包括第一电子传感器130及第一电子控制器134。第一电子控制器134可以是或包括可变电容器或其他电路元件。第一调谐电路128可以是或包括一个或更多个电感器132。第一调谐电路128可以是在处理期间在处理空间120中所存在的等离子体条件下实现可变或可控阻抗的任何电路。在如所绘示的一些实施例中，第一调谐电路128可包括并联耦接在地面与第一电子传感器130之间的第一电路支路及第二电路支路。第一电路支路可包括第一电感器132A。第二电路支路可包括第二电感器132B，该第二电感器132B与第一电子控制器134串联耦接。第二电感器132B可安置在第一电子控制器134与将第一及第二电路支路连接至第一电子传感器130的节点之间。第一电子传感器130可以是电压或电流传感器，且可与第一电子控制器134耦接，该第一电子控制器134可提供对处理空间120内部的等离子体条件的一定程度的闭环控制。
第二电极122可与基板支撑件104耦接。第二电极122可内嵌在基板支撑件104内或与基板支撑件104的表面耦接。第二电极122可以是板、穿孔板、网、丝网，或导电元件的任何其他分布式布置。第二电极122可以是调谐电极，且可通过(例如)安置在基板支撑件104的轴144中的导管146(例如，具有诸如50欧姆的选定电阻的缆线)与第二调谐电路136耦接。第二调谐电路136可具有第二电子传感器138及第二电子控制器140，该第二电子控制器140可以是第二可变电容器。第二电子传感器138可以是电压或电流传感器，且可与第二电子控制器140耦接以提供对处理空间120中的等离子体条件的进一步控制。
第三电极124可与基板支撑件104耦接，该第三电极124可以是偏压电极和/或静电卡紧电极。第三电极可经由滤波器148与第二电功率源150耦接，该滤波器148可以是阻抗匹配电路。第二电功率源150可以是DC功率源、脉冲DC功率源、RF偏压功率源、脉冲RF源或偏压功率源，或上述各者或其他电源的组合。在一些实施例中，第二电功率源150可以是RF偏压功率。
图1的盖组件106及基板支撑件104可与任何处理腔室一起使用，用于等离子体或热处理。在操作中，处理腔室100可提供对处理空间120中的等离子体条件的实时控制。基板103可安置在基板支撑件104上，且工艺气体可根据任何期望的流动计划利用入口114流经盖组件106。气体可经由出口152离开处理腔室100。电功率可与气体分配器112耦合，以在处理空间120中建立等离子体。在一些实施例中，可使用第三电极124使基板经历电偏压。
在激励处理空间120中的等离子体之后，可在等离子体与第一电极108之间建立电位差。也可在等离子体与第二电极122之间建立电位差。电子控制器134、140可接着用以调整由两个调谐电路128及136表示的接地路径的流动性质。可将设定点输送至第一调谐电路128及第二调谐电路136，以提供对于沉积速率及对于自中心至边缘的等离子体密度均匀性的独立控制。在电子控制器可均为可变电容器的实施例中，电子传感器可独立地调整可变电容器以最大化沉积速率并最小化厚度不均匀性。
调谐电路128、136中的每一者可具有可变阻抗，可使用相应的电子控制器134、140来调整可变阻抗。在电子控制器134、140为可变电容器的情况下，可选择每一可变电容器的电容范围，及第一电感器132A及第二电感器132B的电感，以提供阻抗范围。此范围可取决于等离子体的频率及电压特性，这些特性在每一可变电容器的电容范围内可具有最小值。因而，当第一电子控制器134的电容处于最小值或最大值时，第一调谐电路128的阻抗可能高，从而导致在基板支撑件的上具有最小的空中或横向覆盖率的等离子体形状。当第一电子控制器134的电容接近于最小化第一调谐电路128的阻抗的值时，等离子体的空中覆盖率可增长至最大值，从而有效地覆盖基板支撑件104的整个工作区域。当第一电子控制器134的电容偏离最小阻抗设定值时，等离子体形状可自腔室壁收缩且基板支撑件的空中覆盖率可能下降。第二电子控制器140可具有类似效应，增大及减小等离子体在基板支撑件上的空中覆盖率，因为第二电子控制器140的电容可改变。
电子传感器130、138可用以在闭环中调谐相应电路128、136。取决于所使用的传感器的类型，可在每一传感器中安装电流或电压的设定点，且传感器可具备控制软件，该控制软件决定对每一相应电子控制器134、140的调整以最小化与设定点的偏差。因此，可在处理期间选择并动态地控制等离子体形状。应理解，尽管前文论述是基于可以是可变电容器的电子控制器134、140，但可使用具有可调整特性的任何电子部件为调谐电路128及136提供可调整阻抗。
图2示出根据本发明技术的一些实施例的示例性离子布植系统200的示意性横截面图。系统200可用以将电子或离子布植至薄膜层中，电子或离子可改变薄膜层的特性，诸如，使薄膜内的键断裂并允许自基板上的已形成层释放氢。应理解，系统200仅为可在本发明技术的一些实施例中使用的束线离子布植腔室的一个示例。可在本发明技术的实施例中利用可允许离子布植发生的任何数量的其他腔室，包括等离子体掺杂腔室，或其他布植系统。例如，离子布植系统200仅为可使用的设备的一个示例。在本发明技术的实施例中，可使用传统等离子体处理设备，可使用图案束、可以是脉冲的或连续的电子束、光栅扫描、可变扫描及布植离子或电子的任何其他方法。根据某些方面，一个或更多个高能粒子束可包括圆柱形束、多个相邻或重叠的圆柱形束，或包括连续矩形束的带形束。该一个或更多个高能离子束可在处理期间相对于基板移动，和/或基板可在处理期间相对于高能粒子束移动。
等离子体处理系统200可包括工艺腔室202、平台234、源206及改性元件208。平台234可位于处理腔室202中，用于支撑基板238。平台234可与致动器耦合，该致动器可允许平台234在扫描运动期间在一个或更多个水平和/或垂直方向上移动或平移。可在单个水平平面内执行扫描运动，该水平平面可与改性元件208大体上平行。源206可经配置以在工艺腔室202中产生等离子体240。改性元件208可包括一对绝缘体212、214，其可限定绝缘体之间的缝隙并具有水平间距G。绝缘体212、214可是或包括任何数量的绝缘材料或半导体材料。在一些实施例中，元件可以替代地是导电材料。改性元件也可包括定向元件213，其被安置在相对于绝缘体212、214的位置处，以使得离子201可被导向成朝向基板238。
在操作中，气源288可向工艺腔室202供应可电离气体。可电离气体的示例可是或包括任何数量的前驱物，包括一或更多种组成元素或离子。例如，前驱物可包括可电离以产生一或更多种离子的任何或若干材料，包括单独地或相组合的氦、氢、氖、氩、氪、氟、碳、硼、氮或任何其他元素或元素组合。源206可通过激发并电离提供给工艺腔室202的气体而产生等离子体240。离子201可自等离子体240被吸引跨过等离子体鞘242。例如，偏压源290可经配置以偏压基板238，以便自等离子体240吸引离子201跨过等离子体鞘242。偏压源290可以是用以提供DC电压偏压信号的DC电源供应器，或用以提供RF偏压信号的RF电源供应器。
改性元件208可调节等离子体鞘242内的电场，以控制等离子体240与等离子体鞘242之间的边界241的形状。在一些实施例中，改性元件208可包括绝缘体212、214及定向元件213。绝缘体212、214及定向元件213可由诸如石英、氧化铝、氮化硼、玻璃、氮化硅或任何数量的其他适当材料的材料制造。等离子体240与等离子体鞘242之间的边界241可取决于定向元件213相对于绝缘体212、214的位置，因为定向元件213可改变等离子体鞘242内的电场。
遵循轨迹路径271的离子可以正交于平面251的约+θ的角度撞击基板238。遵循轨迹路径269的离子可以正交于平面251的约-θ的角度撞击基板438。因此，正交于平面251的入射角的范围可在约+1°与约+65°之间及在约-1°与约-65°之间，该范围在一些实施例中可排除0°。例如，正交于平面250的入射角的第一范围可在约+5°与约+65°之间，且入射角的第二范围可在约-5°与约-65°之间。在一些实施例中，相对于平面251的入射角的第一范围可在约-10°与约-20°之间，且相对于平面451的入射角的第二范围可在约+10°与约+20°之间。另外，在一些实施例中，自路径269及271发生的离子轨迹可彼此交叉。取决于诸多因素，在一些实施例中，入射角(θ)的范围可在约+89°与约-89°之间(可排除0°)，这些因素可包括定向元件213的定位、绝缘体212、214之间的水平间距、绝缘体212、214在平面251上方的垂直间距、定向元件213及绝缘体212、214的介电常数，及其他等离子体处理参数。
大体而言，提供至基板上的薄膜的离子可改变薄膜的各种特性。可基于基板238上的3D特征的深宽比来选择入射角的范围。例如，通过离子201可比通过常规等离子体处理设备及程序更均匀地处理沟槽244的侧壁247(为了说明清楚而具有夸大的大小)。深宽比可决定提供离子201的角度以提供对侧壁247的更均匀处理，该深宽比可被定义为侧壁247之间的间距与侧壁247自基板238延伸的高度之间的关系。例如，正交于平面251且适于撞击侧壁247的入射角的第一范围可在约+60°与约+90°之间，且入射角的第二范围可在约-60°与约-90°之间。可类似地采用任何数量的不同角度。在一些实施例中，可选择可提供离子201的角度，以避免与侧壁247下方的材料(例如，基板238或绝缘体)接触。
图3示出根据本发明技术的一些实施例的处理方法300的示例性操作。该方法可在多种处理腔室中执行，包括上述处理腔室100和/或200。方法300可在起始所述方法操作之前包括一个或更多个操作，包括前端处理、沉积、蚀刻、研磨、清洁或可在所述操作之前执行的任何其他操作。该方法可包括如图所示的诸多可选操作，其可能会或可能不会与根据本发明技术的方法明确相关联。例如，描述这些操作中的许多者以便提供半导体工艺的更广泛范围，但对于技术并不关键，或可通过如以下将进一步论述的替代方法来执行。
方法300可涉及可选操作，以将半导体结构发展至特定制造操作。尽管在一些实施例中可在基础结构上执行方法300，但在一些实施例中，可在其他材料形成或移除之后执行该方法。例如，可执行任何数量的沉积、掩模或移除操作，以在基板上产生任何晶体管、存储器或其他结构方面。基板可被安置在基板支撑件上，该基板支撑件可位于半导体处理腔室的处理区域内。操作可在其中可执行方法300的各方面的同一腔室中执行，且一个或更多个操作也可在与其中可执行方法300的操作的腔室类似的平台上或其他平台上的一个或更多个腔室中执行。
在一些实施例中，方法300可包括在操作305处在基板上形成非晶硅层。可使用任何数量的前驱物执行该形成或沉积，诸如，硅烷或其他含硅材料，且在一些实施例中，所输送的含硅前驱物也可包括氢。因此，所沉积或所形成的非晶硅层可以由第一氢掺入量。应理解，本发明技术可能并不限于硅膜，诸如，非晶硅。本发明技术也可涵盖在半导体基板上形成的任何数量的膜中的氢管理。因此，应将非晶硅层视为仅为可应用本发明技术的一种示例膜。
非晶硅层可以是任何数量的结构的一部分，在一些实施例中，结构可包括薄膜晶体管结构。例如，在一些实施例中，非晶硅层可以是形成于基板的上的膜堆叠中的多个层中的一者。在一些实施例中，可与其他材料层(诸如其他含硅的或其他材料层)一起或在其他材料层之间包括非晶硅层。在一些薄膜晶体管结构中，非晶硅层可形成在掺杂非晶硅的层之间。例如，可通过诸如磷、硼、砷或其他材料的掺杂剂形成在非晶硅层上方和/或下方的一个或更多个层。掺杂剂可形成n型材料层，且因此薄膜晶体管结构可包括安置在已形成的非晶硅层的任一侧上的n型掺杂非晶硅。堆叠的每个层(包括非晶硅层)可以由小于或约500nm的薄膜厚度，且特征可以是小于或约400nm、小于或约350nm、小于或约300nm、小于或约250nm、小于或约200nm、小于或约150nm、小于或约100nm、小于或约50nm或更小的薄膜厚度。
如先前所述，本发明技术的一些实施例可包括形成在材料或结构的上的膜，这些材料或结构由小于或约550℃、小于或约500℃、小于或约450℃、小于或约400℃、小于或约350℃、小于或约300℃或更小的热预算表征。因此，在一些实施例中，非晶硅层可在这些温度中的任一温度或低于这些温度中的任一温度下形成以适应下层材料，且在一些实施例中，可在这些温度中的任一温度或低于这些温度中的任一温度下执行一个或更多个操作(包括方法300的所有操作)，且可在整个处理中将被处理的基板维持低于这些温度中的任一温度或约这些温度中的任一温度。在一些实施例中，在形成期间的处理压力可大于或约1托，且可在约2托与约20托之间。也可通过任何含硅材料来形成膜，诸如，硅烷或其他二元硅-氢化合物，及任何含硅及氢之前驱物。因此，所形成的层可以由第一氢掺入量表征。因为更高温度的沉积及退火对于一些结构而言可能不可行，所以氢掺入可能高达或大于或约3原子％、大于或约5原子％、大于或约7原子％、大于或约10原子％或更大。此可导致先前所述挑战中的任一者，包括应力效应及后续脱气。
在膜形成之后，在一些实施例中，在可选操作310处，可将其上形成有非晶硅层的基板自第一处理腔室移送至第二处理腔室。例如，可在第一腔室中执行非晶硅层的形成或沉积，该第一腔室诸如腔室100，或可在其中沉积含硅材料的任何其他沉积腔室。在沉积之后，可将基板移动至第二腔室以用于离子布植工艺。第二腔室可被包括在与第一腔室相同的平台或工具上，尽管在一些实施例中，可在用于离子布植工艺的工具之间移动基板。
在操作315处，可在基板的一个或更多个层(包括非晶硅层)上执行离子布植工艺，诸如，束线离子布植。另外，可执行等离子体掺杂工艺。尽管称为离子布植，但该工艺可涉及离子改性，其中执行离子布植以使已形成薄膜内的键断裂并自薄膜释放氢，且其也可包括释放离子布植工艺的离子。该工艺可包括束线离子布植工艺、等离子体掺杂布植工艺，或如先前所述的任何其他布植。可执行离子布植工艺以使薄膜特性改性。例如，在一些实施例中，可执行离子布植以使材料层内的硅-氢键断裂，此可允许自薄膜移除氢。在多层堆叠中，可调谐离子布植工艺以渗透堆叠的一个或更多个层，此可允许使氢在多个层(包括掺杂及未掺杂的材料的所有层)中被减小。
取决于所执行的工艺，可在低压力下执行离子布植工艺。例如，可在小于或约100毫托、小于或约10毫托、小于或约1毫托或更小的腔室压力下执行等离子体掺杂离子布植。可在更低压力下执行束线离子布植，诸如，小于或约0.1毫托、小于或约0.05毫托、小于或约0.01毫托或更小。这些低压力操作可促进离子经过膜结构的传输。可在多种基板温度下执行离子布植工艺，诸如，自约25℃直至或约550℃。示例性束线离子布植物质可包括惰性材料，诸如，氦、氖或氩，其将不会与非晶硅键合。另外，可使用硅物质，且可在不掺杂材料的情况下与非晶硅键合，从而使材料呈现出n型或p型。用于离子布植的能量范围可取决于所使用的物质。例如，对于相对较轻的物质而言(诸如氦)，能量范围可比较重物质(诸如硅)低。对于轻至重物质而言，布植能量范围可自约500eV至300keV，其中布植剂量在自约1e13至1e16离子/cm2的范围中。例如，以约300keV的能量注入的氦可改性高达2μm或更多的非晶硅，而硅物质将改性小于1μm。
可执行工艺的温度可影响离子的能量，且在一些实施例中，可执行热离子布植，此可改良硅-氢键的断裂。例如，在一些实施例中，足够的氢移除可在高于或约200℃的温度下发生，且可在大于或约250℃、大于或约300℃、大于或约350℃、大于或约400℃、大于或约450℃或更高的温度下发生，尽管在一些实施例中，离子布植工艺可在小于或约前述热预算温度中的任一者下执行。若执行等离子体掺杂，则掺杂偏压电压的范围可以是自约500eV至10KeV或更大。通过增大偏压电压，可使较厚膜改性。作为一个非限制性示例，接近于10kV的偏压电压可使用较轻物质(如，氦)使由100nm至200nm的厚度表征的膜改性。可在自5e15至1e17离子/cm2的范围中执行等离子体掺杂。也可在自约25℃至约500℃的温度范围内执行等离子体掺杂。
离子布植可使用自任何数量的前驱物产生的离子。例如，在一些实施例中，可通过氦执行离子布植，作为相对轻的离子，氦可容易地延伸经过超过100nm或更大的结构，此可允许移除膜内更深的氢。可以更高功率执行氦离子布植，此可促进膜内的键断裂以允许移除氢。当可执行离子布植时，氦可能具有被俘获在膜内的趋势，且因此为了促进氦的释放，可在高于或约250℃、高于或约300℃或更高的温度下执行离子布植。在一些实施例中，可在离子布植工艺中使用来自任何数量的含硅前驱物的硅离子。硅可以由较重的质量，在一些实施例中，此可促进键断裂。因此，可通过硅执行较低温度、较高布植能量的工艺。类似地，因为被改性的膜可以是非晶硅，所以硅离子可能不会用作薄膜的掺杂剂，且截留或掺入可能不会不利地影响所产生的膜。另外，利用较重离子，可更容易地控制布植深度，且因此可提供对布植深度及改性的改良控制。例如，可控制工艺以影响薄膜晶体管结构的一个或更多个层，但可加以限制以免超过至下层结构中的最小渗透程度。
基于氢的移除及键经由膜的重新形成，膜可能发生一定量的致密化。因此，在一些实施例中，在离子改性工艺之后，膜厚度可小于或约为已沉积的层或膜的厚度的99％。在一些实施例中，该厚度可小于或约为已沉积的薄膜的厚度的98％，且可小于或约97％、小于或约96％、小于或约95％、小于或约94％、小于或约93％、小于或约92％、小于或约91％、小于或约90％或更小，尽管在离子改性之后，层的厚度可维持在大于或约80％、大于或约85％、大于或约87％、大于或约90％、大于或约92％、大于或约95％或更大。
因为可相对于其他等离子体增强工艺来控制离子布植的剂量，所以溅射可能受限于所形成的膜。例如，在一些实施例中，离子的剂量可大于或约1x1016离子/cm2，且可大于或约1x1017离子/cm2、大于或约1x1018离子/cm2或更大。等离子体掺杂布植可以由比束线布植高的剂量表征，此可促进与氦一起使用以使键断裂并自薄膜释放氢。当执行离子布植时，在操作320中，可将层内氢的量减少至第二氢掺入量，该第二氢掺入量可小于第一氢掺入量。第二氢掺入量或在薄膜晶体管或非晶硅层的任何层中剩余的量可小于或约5原子％，且可小于或约3原子％、小于或约1原子％、小于或约0.5原子％或更小。
也可减少或移除非晶硅层或任何薄膜晶体管层内的其他材料。例如，在一些实施例中，可将氮掺入已沉积的膜内。氮可存在于沉积环境中或并入腔室陈化材料内，此可使所形成的膜暴露于氮掺入。在一些实施例中，离子布植工艺可类似地自一个或更多个层移除氮，且可将膜内的氮掺入量减小至小于或约1原子％，且可将氮掺入减小至小于或约0.5原子％、小于或约0.3原子％、小于或约0.1原子％，或更小。通过利用离子布植或改性工艺，可使膜内的氢掺入从已沉积的水平减小，此可提高所沉积材料的电性能。另外，通过利用离子布植技术，氢移除可在较低温度下发生，此可适应可能受热预算约束的结构。
在先前描述中，出于解释目的，已阐述了诸多细节以便提供对本发明技术的各种实施例的理解。然而，本领域技术人员将显而易见，可在无细节中的一些或具有额外细节的情况下实践某些实施例。
已揭示了数个实施例，本领域技术人员将认识到，在不背离实施例的精神的情况下，可使用各种修改、替代构造及等效物。另外，未描述诸多熟知工艺及组件，以便避免不必要地混淆本发明技术。因此，不应将以上描述视为限制本技术的范围。
在提供值范围的情况下，应理解，除非上下文另外明确指出，否则也特定揭示了彼范围的上限与下限之间的每一中介值(至下限单位的最小分数)。任何规定值或规定范围内未规定之中介值与彼规定范围内的任何其他规定的或中介值之间的任何更窄范围皆被包括在内。彼些较小范围的上限及下限可独立地被包括在该范围内或被排除在该范围外，且受限于规定范围中的任何特定排除的极限，其中在较小范围内包括任一极限、皆不包括极限或包括两个极限也被包括在本技术内。在规定范围包括一个或两个极限的情况下，也包括排除了彼些被包括极限中的任一者或两者的范围。
如本文中及附加申请专利范围中所使用，除非上下文另外明确指出，否则单数形式“一(a)”、“一(an)”及“该(the)”包括复数引用。因此，例如，对“前驱物”的引用包括多个此种前驱物，且对“该层”的引用包括对一个或更多个层及本领域技术人员所已知的其等效物等的引用。
又，当在本说明书及所附权利要求书中使用时，用语“包括(comprise(s))”、“包括(comprising)”、“含有(contain(s))”、“含有(containing)”、“包括(include(s))”及“包括(including)”意欲指定所述特征、整数、部件或操作的存在，但其并不排除一个或更多个其他特征、整数、部件、操作、动作或群组的存在或添加。

Claims (20)

1.一种半导体处理方法，包括以下步骤：
在半导体基板上形成非晶硅层，其中所述非晶硅层由第一氢掺入量表征；
对所述非晶硅层执行离子布植工艺；及
从所述非晶硅层移除氢直至小于所述第一氢掺入量的第二氢掺入量。
2.如权利要求1所述的半导体处理方法，其中在所述半导体处理方法期间将所述半导体基板维持在低于或约450℃的温度下。
3.如权利要求1所述的半导体处理方法，其中所述离子布植工艺是在大于或约300℃的温度下执行。
4.如权利要求3所述的半导体处理方法，其中所述离子布植工艺是用氦、氖、氩或硅离子进行的。
5.如权利要求1所述的半导体处理方法，其中所述离子布植工艺包括束线离子布植工艺或等离子体掺杂布植工艺。
6.如权利要求1所述的半导体处理方法，其中所述第二氢掺入量小于或约1原子％。
7.一种半导体处理方法，包括以下步骤：
在半导体基板上形成薄膜晶体管，其中所述薄膜晶体管包括由第一氢掺入量表征的非晶硅层；
将所述半导体基板移送至束线离子布植腔室或等离子体掺杂腔室；
对所述薄膜晶体管执行束线离子布植或等离子体掺杂工艺；及
将来自所述非晶硅层的氢量减小至小于所述第一氢掺入量的第二氢掺入量。
8.如权利要求7所述的半导体处理方法，其中所述薄膜晶体管包括多层堆叠，所述多层堆叠包括所述非晶硅层以及一或更多层掺杂的或未掺杂的非晶硅。
9.如权利要求8所述的半导体处理方法，其中所述多层堆叠包括至少一层掺杂非晶硅，且其中所述掺杂非晶硅的掺杂剂包括磷、硼或砷中的一者或更多者。
10.如权利要求7所述的半导体处理方法，其中所述薄膜晶体管由大于或约100nm的厚度表征。
11.如权利要求7所述的半导体处理方法，其中所述非晶硅层是在小于或约500℃的温度下形成，且其中所述束线离子布植工艺或所述等离子体掺杂是在小于或约为550℃的温度下执行。
12.如权利要求11所述的半导体处理方法，其中所述束线离子布植或等离子体掺杂工艺是在大于或约300℃的温度下执行。
13.如权利要求7所述的半导体处理方法，其中所述束线离子布植或等离子体掺杂工艺是用氦、氖、氩或硅离子进行的。
14.如权利要求7所述的半导体处理方法，其中所述第二氢掺入量小于或约1原子％。
15.如权利要求14所述的半导体处理方法，其中整个所述薄膜晶体管中的氢掺入量被减小至小于或约1原子％。
16.一种半导体处理方法，包括以下步骤：
在第一半导体处理腔室内的半导体基板上形成薄膜晶体管，其中所述薄膜晶体管包括由第一氢掺入量表征的非晶硅层，且其中所述非晶硅层安置在至少两个额外材料层之间；
将所述半导体基板从所述第一半导体处理腔室移送至离子布植腔室；
对所述薄膜晶体管执行离子布植工艺，其中所述离子布植工艺包括束线离子布植工艺或等离子体掺杂布植工艺；及
将来自所述非晶硅层的氢量减小至小于所述第一氢掺入量的第二氢掺入量。
17.如权利要求16所述的半导体处理方法，其中所述至少两个额外材料层包括一或更多层掺杂非晶硅，其中所述掺杂非晶硅的掺杂剂包括磷、硼或砷。
18.如权利要求16所述的半导体处理方法，其中所述非晶硅层是在小于或约500℃的温度下形成，且其中所述离子布植工艺是在大于或约300℃的温度下执行。
19.如权利要求16所述的半导体处理方法，其中所述第一氢掺入量为至少约5原子％，且其中所述第二氢掺入量小于或约1原子％。
20.如权利要求16所述的半导体处理方法，其中所述非晶硅层进一步由氮掺入量表征，且其中所述氮掺入量被减小至小于或约0.5原子％。
CN202180051316.1A 2020-07-21 2021-07-21 用于非晶硅中减少氢掺入的离子布植 Pending CN115943480A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063054320P 2020-07-21 2020-07-21
US63/054,320 2020-07-21
PCT/US2021/042610 WO2022020496A1 (en) 2020-07-21 2021-07-21 Ion implantation for reduced hydrogen incorporation in amorphous silicon

Publications (1)

Publication Number Publication Date
CN115943480A true CN115943480A (zh) 2023-04-07

Family

ID=79729839

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180051316.1A Pending CN115943480A (zh) 2020-07-21 2021-07-21 用于非晶硅中减少氢掺入的离子布植

Country Status (6)

Country Link
US (1) US20230298892A1 (zh)
JP (1) JP2023535408A (zh)
KR (1) KR20230041099A (zh)
CN (1) CN115943480A (zh)
TW (1) TWI783583B (zh)
WO (1) WO2022020496A1 (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6933182B1 (en) * 1995-04-20 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device and manufacturing system thereof
JP2002231628A (ja) * 2001-02-01 2002-08-16 Sony Corp 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
US7718231B2 (en) * 2003-09-30 2010-05-18 International Business Machines Corporation Thin buried oxides by low-dose oxygen implantation into modified silicon
JP2006100661A (ja) * 2004-09-30 2006-04-13 Sony Corp 薄膜半導体装置の製造方法
KR100769833B1 (ko) * 2006-08-14 2007-10-23 동부일렉트로닉스 주식회사 반도체 소자 제조 방법
KR101328881B1 (ko) * 2006-12-07 2013-11-13 엘지디스플레이 주식회사 이온 주입 장치, 이온 주입 방법, 액정표시장치 및 그 제조방법
CN102859705B (zh) * 2010-04-23 2015-12-09 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
WO2012154373A2 (en) * 2011-05-11 2012-11-15 Applied Materials, Inc. Surface dose retention of dopants by pre-amorphization and post-implant passivation treatments
CN105070686B (zh) * 2015-08-20 2018-03-30 深圳市华星光电技术有限公司 Tft基板的制作方法及tft基板结构
US11087987B2 (en) * 2018-10-31 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Also Published As

Publication number Publication date
JP2023535408A (ja) 2023-08-17
TWI783583B (zh) 2022-11-11
TW202209441A (zh) 2022-03-01
US20230298892A1 (en) 2023-09-21
WO2022020496A1 (en) 2022-01-27
KR20230041099A (ko) 2023-03-23

Similar Documents

Publication Publication Date Title
US8507372B2 (en) Method for processing a substrate having a non-planar substrate surface
US20080194086A1 (en) Method of Introducing Impurity
JP2000068227A (ja) 表面処理方法および装置
US8778465B2 (en) Ion-assisted direct growth of porous materials
JP2023500375A (ja) 材料の表面粗さを減少させる方法
TWI783583B (zh) 用於非晶矽中減少氫併入的離子佈植
KR20230172573A (ko) 무-헬륨 실리콘 형성
WO2021026283A1 (en) Modified stacks for 3d nand
US20220216048A1 (en) Doped silicon nitride for 3d nand
US11894228B2 (en) Treatments for controlling deposition defects
US11935751B2 (en) Boron nitride for mask patterning
US20230309300A1 (en) Electrical improvements for 3d nand
US20210134592A1 (en) Surface encasing material layer
US20230090426A1 (en) Germanium and silicon stacks for 3d nand
CN116157549A (zh) 薄膜层的脉冲等离子体沉积
KR20100126418A (ko) 감소된 폴리실리콘 게이트의 손실 및 감소된 입자 증착에 의한 플라즈마 침적 이온 주입 프로세스
KR20240042073A (ko) 고 종횡비 갭 충전에서 시임 제거
CN118140292A (zh) 用于控制沉积缺陷的处置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination