JP2002231628A - 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置 - Google Patents

半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置

Info

Publication number
JP2002231628A
JP2002231628A JP2001024999A JP2001024999A JP2002231628A JP 2002231628 A JP2002231628 A JP 2002231628A JP 2001024999 A JP2001024999 A JP 2001024999A JP 2001024999 A JP2001024999 A JP 2001024999A JP 2002231628 A JP2002231628 A JP 2002231628A
Authority
JP
Japan
Prior art keywords
film
thin film
semiconductor thin
silicon
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001024999A
Other languages
English (en)
Other versions
JP2002231628A5 (ja
Inventor
Hideo Yamanaka
英雄 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001024999A priority Critical patent/JP2002231628A/ja
Priority to PCT/JP2002/000799 priority patent/WO2002061816A1/ja
Priority to TW091101650A priority patent/TW552707B/zh
Priority to US10/240,439 priority patent/US20030148565A1/en
Publication of JP2002231628A publication Critical patent/JP2002231628A/ja
Publication of JP2002231628A5 publication Critical patent/JP2002231628A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells

Abstract

(57)【要約】 【課題】 高結晶化率で高品質の多結晶シリコン等の多
結晶性又は単結晶性半導体薄膜を容易かつ低コストに、
しかも大面積に形成可能な方法と、この方法を実施する
装置を提供すること。 【解決手段】 基体１上に高結晶化率、大粒径の多結晶
性シリコン膜等の多結晶（又は単結晶）性半導体薄膜７
を形成するに際し、或いは基体１上に多結晶（又は単結
晶）性半導体薄膜７を有する半導体装置を製造するに際
し、基体１上に低級結晶性半導体薄膜７Ａを形成した
後、この低級結晶性半導体薄膜７Ａに近紫外線（ＵＶ）
又は／及び遠紫外線（ＤＵＶ）レーザーアニールを施し
て、溶融又は半溶融又は非溶融状態の加熱と冷却により
低級結晶性半導体薄膜７Ａの結晶化を促進して多結晶
（又は単結晶）性半導体薄膜７を得る、多結晶（又は単
結晶）性半導体薄膜の形成方法、又は半導体装置の製造
方法、及びこれらを実施するための装置。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基体上に多結晶シ
リコンなどの多結晶性半導体薄膜をレーザーアニールで
形成する方法及びその装置、その多結晶性半導体薄膜を
基体上に有する半導体装置の製造方法及びその装置、並
びに電気光学装置に関するものである。
【０００２】
【従来の技術】従来、ＭＯＳＦＥＴ（Metal-Oxide-Semi
conductor Field Effect Transistor）である例えばＭ
ＯＳＴＦＴ（Thin Film Transistor＝薄膜絶縁ゲート型
電界効果トランジスタ）のソース、ドレイン及びチャン
ネル領域を多結晶シリコン膜で形成するに際し、プラズ
マＣＶＤ（ＣＶＤ：Chemical Vapor Deposition＝化学
的気相成長法）や減圧ＣＶＤ法、触媒ＣＶＤ法等の気相
成長法、固相成長法、液相成長法、エキシマレーザーア
ニール法等が用いられている。
【０００３】プラズマＣＶＤ法、減圧ＣＶＤ法等により
形成したアモルファス又は微結晶シリコン膜は、特開平
７−１３１０３０号、特開平９−１１６１５６号、特公
平７−１１８４４３号にみられるように、単に高温アニ
ール又はエキシマレーザーアニール（ＥＬＡ：Excimer
Laser Anneal）処理することにより、多結晶シリコン膜
化でキャリア移動度の改善を図ってきたが、この方法で
は８０〜１２０ｃｍ2／Ｖ・ｓｅｃ程度のキャリア移動
度を得るのが限界であった。
【０００４】しかし、プラズマＣＶＤ法によるアモルフ
ァスシリコンのＥＬＡで得られた多結晶シリコン膜を用
いるＭＯＳＴＦＴの電子移動度は、１００ｃｍ2／Ｖ・
ｓｅｃ前後であり、高精細化にも対応できるので、最近
は駆動回路一体型の多結晶シリコンＭＯＳＴＦＴを用い
たＬＣＤ（Liquid Crystal Display＝液晶表示装置）が
注目されている（特開平６−２４２４３３号参照）。エ
キシマレーザーアニール法は、ＸｅＣｌエキシマレーザ
ー等の短波長、短パルスレーザーを試料に照射して短時
間に溶融結晶化する方法であるが、アモルファスシリコ
ン膜へのレーザー光照射によりガラス基板を損傷させる
ことなく多結晶化でき、高スループットが期待される。
【０００５】
【発明が解決しようとする課題】しかし、上記したＥＬ
Ａによる多結晶シリコンＭＯＳＴＦＴの製法では、結晶
化速度がｎ ｓｅｃオーダーと早いために、得られる結
晶粒径はせいぜい１００ｎｍ程度である。そのために、
短波長、短パルスレーザー照射時に、基板温度を４００
℃程度に加熱して、結晶成長を阻害する水素、酸素を十
分に除去し、凝固速度を制御する方法でも粒径が５００
ｎｍ以上の結晶は難しい。そこで、レーザー照射回数を
数回以上、例えば５回、３０回以上として結晶成長を起
こさせるエネルギーを十分に与え、大粒径多結晶シリコ
ン膜化が行われている。しかし、エキシマレーザー出力
の安定性や、生産性、大型化による装置価格の上昇、歩
留／品質低下等の問題が山積しており、特に、１ｍ×１
ｍの大型ガラス基板になると、前記の問題が拡大して性
能／品質向上とコストダウンが一層難しくなる。
【０００６】最近、特開平１１−９７３５３号等にみら
れるように、４５０〜６００℃、４〜１２時間の加熱処
理で、結晶化を助長する触媒元素（Ｎｉ、Ｆｅ、Ｃｏ
等）を非晶質シリコン膜内に拡散させて、結晶性シリコ
ン膜を形成する方法が提案されている。しかし、この方
法では、触媒元素が形成された結晶性シリコン膜に残存
するので、特開平８−３３９９６０号等にみられるよう
に、この触媒元素を除去（ゲッタリング）するために、
塩素などのハロゲン元素を含有する雰囲気で加熱処理す
る方法、リンを結晶性シリコン膜に選択的に添加して加
熱処理する方法、触媒元素を含有する結晶性シリコン膜
をレーザ光又は強光で照射して触媒元素を拡散し易い状
態にして、選択的に添加した元素で触媒元素を吸い取ら
せる方法等が提案されているが、工程が複雑、ゲッタリ
ング効果が十分ではなく、シリコン膜の半導体特性を損
ない、作製する素子の安定性、信頼性が損なわれてしま
う。
【０００７】また、固相成長法による多結晶シリコンＭ
ＯＳＴＦＴの製法では、６００℃以上での十数時間のア
ニールと、約１０００℃での熱酸化のゲートＳｉＯ2の
形成が必要なために、半導体製造装置を採用せざるを得
ない。このために、基板サイズは、ウエーハサイズ８〜
１２インチφが限界であり、また高耐熱性で高価な石英
ガラスを採用しなければならず、コストダウンが難し
く、ＥＶＦやデータ／ＡＶプロジェクタに用途が限定さ
れている。
【０００８】近時、ガラス基板のような絶縁性基板上
に、多結晶シリコン膜、窒化シリコン膜等を低温で作製
し得る優れた熱ＣＶＤである触媒ＣＶＤ法が開発され
（特公昭６３−４０３１４号、特公平８−２５０４３８
号参照）、実用化の検討が推進されている。触媒ＣＶＤ
法においては、結晶化アニールなしで、３０ｃｍ2／Ｖ
・ｓｅｃ程度のキャリア移動度を得ているが、良質なＭ
ＯＳＴＦＴデバイスを作製するにはまだ不十分である。
そして、ガラス基板上に多結晶シリコン膜を形成する
と、成膜条件次第では初期のアモルファスシリコンの転
移層（厚さ５〜１０ｎｍ）が形成されやすいので、ボト
ムゲート型ＭＯＳＴＦＴとした場合は所望のキャリア移
動度は得にくい。一般に駆動回路一体型の多結晶シリコ
ンＭＯＳＴＦＴを用いたＬＣＤは、ボトムゲート型ＭＯ
ＳＴＦＴが歩留及び生産性の面で製造し易いが、この問
題がネックとなってくる。
【０００９】本発明の目的は、高結晶化率で高品質の多
結晶シリコン等の多結晶性又は単結晶性半導体薄膜を容
易かつ低コストに、しかも大面積に形成可能な方法と、
この方法を実施する装置を提供することにある。
【００１０】本発明の他の目的は、こうした多結晶性又
は単結晶性半導体薄膜を構成部分として有するＭＯＳＴ
ＦＴ等の半導体装置の製造方法と、この方法を実施する
装置、及び電気光学装置を提供することにある。
【００１１】
【課題を解決するための手段】即ち、本発明は、基体上
に多結晶性又は単結晶性半導体薄膜を形成し、或いは基
体上に多結晶性又は単結晶性半導体薄膜を有する半導体
装置を製造する際、前記基体上に低級結晶性半導体薄膜
を形成する第１工程と、前記低級結晶性半導体薄膜に非
線形光学効果により光高調波発生させた近紫外線（Ultr
a-Violet Rays:以降、ＵＶと略す。）又は／及び遠紫外
線（Deep Ultra-Violet Rays:以降、ＤＵＶと略す。）
レーザーアニールを施して、溶融又は半溶融又は非溶融
状態の加熱と冷却により前記低級結晶性半導体薄膜の結
晶化を促進する第２工程とを有する、半導体薄膜の形成
方法又は半導体装置の製造方法に係るものである。
【００１２】また、本発明は、本発明の方法を実施する
装置として、前記基体上に低級結晶性半導体薄膜を形成
するための第１手段と、前記低級結晶性半導体薄膜に非
線形光学効果により光高調波発生させた近紫外線（Ｕ
Ｖ）又は／及び遠紫外線（ＤＵＶ）レーザーアニールを
施して、溶融又は半溶融又は非溶融状態の加熱と冷却に
より前記低級結晶性半導体薄膜の結晶化を促進する第２
手段とを有する、多結晶半導体薄膜の形成装置、又は半
導体装置の製造装置を提供するものである。
【００１３】また、本発明は、各色用の有機又は無機エ
レクトロルミネセンス層の下層にそれぞれ、前記多結晶
性又は単結晶性半導体薄膜からなるＭＯＳＴＦＴのドレ
イン又はソースと接続された陰極又は陽極を有し、前記
ＭＯＳＴＦＴ及びダイオードを含む能動素子上も前記陰
極が覆い、或いは前記各色用の有機又は無機エレクトロ
ルミネセンス層の各層上及び各層間の全面に共通の前記
陰極又は陽極が被着されている電気光学装置を提供する
ものである。
【００１４】また、本発明は、フィールドエミッション
ディスプレイ（ＦＥＤ）のエミッタが、前記多結晶性又
は単結晶性半導体薄膜からなるＭＯＳＴＦＴのドレイン
に前記多結晶性又は単結晶性半導体薄膜を介して接続さ
れると共に前記多結晶性又は単結晶性半導体薄膜上に成
長されたｎ型多結晶性半導体膜又は多結晶性ダイヤモン
ド膜によって形成されている電気光学装置も提供するも
のである。
【００１５】本発明によれば、基体上に低級結晶性半導
体薄膜を形成し、この低級結晶性半導体薄膜に非線形光
学効果により光高調波発生されたＵＶ又は／及びＤＵＶ
レーザーアニール（以下、本発明のレーザーアニール又
は前記レーザーアニールと称することがある。）を施し
て、溶融又は半溶融又は非溶融状態の加熱と冷却により
前記低級結晶性半導体薄膜の結晶化を促進して、多結晶
性又は単結晶性半導体薄膜を形成しているので、次の
（１）〜（１２）に示す顕著な作用効果が得られる。
【００１６】（１）非線形光学効果により光高調波発生
された高出力の（以下、光高調波変調と称することがあ
る。）ＵＶ又は／及びＤＵＶレーザービームを照射し
て、アモルファスシリコン膜等の低級結晶性半導体薄膜
を溶融又は半溶融状態に加熱し或いは非溶融状態で加熱
し、冷却させて結晶化する、いわゆる光高調波変調ＵＶ
又は／及びＤＵＶレーザーアニールにより、高い照射エ
ネルギーを低級結晶性半導体薄膜に与え、これを溶融又
は半溶融状態に加熱し或いは非溶融状態で加熱し、冷却
することにより、大粒径の高キャリア移動度、高品質の
多結晶性シリコン膜等の多結晶性又は単結晶性半導体薄
膜が得られ、生産性が大幅に向上し、大幅なコストダウ
ンが可能となる。
【００１７】（２）本発明のレーザーアニールは、上記
加熱帯を移動させながら行う、いわゆる帯精製法によ
り、結晶化助長のために予め添加され、その役割を終え
たＮｉ等の触媒元素やその他の不純物元素が高温の溶融
帯に偏析するので、容易に除去でき、膜中に残存するこ
とがないため、大粒径での高キャリア移動度、高品質
（高純度）の多結晶性半導体薄膜が得られ易い。更に、
このときに、複数のレーザービーム照射により連続して
溶融帯と冷却帯を繰り返す、いわゆる多重帯精製法によ
り、さらなる大粒径、高品質（高純度）の多結晶性半導
体薄膜が得られる。この高純度化により、半導体特性が
損なわれることがなくなり、作製する素子の安定性、信
頼性が向上する。そして、光高調波変調ＵＶ又は／及び
ＤＵＶレーザーアニールでの帯精製法又は多重帯精製法
という簡単なプロセスにより、結晶化助長の役割が終わ
った触媒元素やその他の元素が効率良く除去されるの
で、工数削減によるコストダウンが可能となる。
【００１８】（３）レーザースキャニング方向に多結晶
性シリコン等の結晶粒が揃うので、この方向にＴＦＴを
形成することにより、結晶粒界の不整及びストレスが低
減し、高移動度の多結晶性シリコン膜等を形成できる。
【００１９】（４）光高調波変調ＵＶ又は／及びＤＵＶ
レーザーアニールの帯精製法又は多重帯精製法により結
晶化させた多結晶性シリコン等の膜上に低級結晶性シリ
コン等の膜を積層し、再度このレーザーアニールで結晶
化する方法を繰り返すことにより、μｍ単位の厚みで大
粒径での高キャリア移動度、高品質の多結晶性シリコン
膜等を積層形成できる。これにより、ＭＯＳＬＳＩのみ
ならず、高性能、高品質のバイポーラＬＳＩ、ＣＭＯＳ
センサ、ＣＣＤエリア／リニアセンサ、太陽電池等も形
成できる。
【００２０】（５）光高調波変調ＵＶ又は／及びＤＵＶ
レーザーは、その波長、照射強度及び照射時間等の制
御、更には線状、長方形状又は正方形状に集光整形し
て、レーザービーム径及びレーザースキャニングピッチ
などを自由に設定でき、照射強度、つまり溶融効率及び
スループット向上でのコストダウンが図れる。しかも、
固定した基板にレーザー光をガルバノメータスキャニ
ングさせること、固定したレーザー光に対して基板を
高精度ステッピングモータでステップ＆リピート移動さ
せる等の加熱溶融及び冷却方法により、更には複数のレ
ーザーで同期してスキャニングすることにより、大面積
（例えば１ｍ×１ｍ）も短時間でアニールすることがで
き、任意の結晶粒及び純度の多結晶性シリコン膜等が大
面積に得られるので、生産性が高く、コストダウンが可
能となる。
【００２１】（６）非線形光学結晶で高調波発生させた
ＵＶ又は／及びＤＵＶレーザーは、主に高出力の半導体
レーザー励起ＹＡＧ（Ｎｄ：ＹＡＧ；ネオジウム添加の
イットリウム・アルミニウム・ガーネット）レーザーを
基本波としているので、安全で保守整備が容易であり、
安定した高出力を示し、小型で低消費電力であって安価
なレーザー装置が実現する。
【００２２】（７）光高調波変調ＵＶ又は／及びＤＵＶ
レーザーアニールは、例えばアモルファスシリコン膜の
光吸収効率の高い２００〜４００ｎｍ波長を任意に選出
し、高出力単一波長のレーザービーム照射が可能である
ので、照射面のエネルギー分布のばらつき、得られた結
晶化半導体膜のばらつき、ＴＦＴ毎の素子特性のばらつ
きが少なく、高いスループットでの高生産性によるコス
トダウンが可能である。
【００２３】（８）本発明に用いる光高調波変調ＵＶ又
は／及びＤＵＶレーザーは、基本波と非線形光学結晶の
選択及び組み合わせにより、波長、照射強度の制御が容
易であり、例えばアモルファスシリコン膜の光吸収効率
の高い２００〜４００ｎｍ波長を任意に選出し、高出力
単一波長のレーザービーム照射が可能となる。
【００２４】（９）更に、照射レーザー光を線状、長方
形または正方形状などに自由に集光整形してレーザービ
ーム照射できるので、照射面のエネルギー分布のばらつ
き、得られた結晶化半導体膜のばらつき、ＴＦＴごとの
素子特性のばらつきが少なく、高いスループットでの高
生産性によるコストダウンが実現する。
【００２５】（１０）例えば、第３高調波発生の波長３
５５ｎｍのＵＶレーザービームで低級結晶性半導体薄膜
を溶融及び冷却させて結晶化させるときに、同時に波長
１０６４ｎｍの基本波の赤外光レーザービーム、又は第
２高調波の波長５３２ｎｍの可視光レーザービーム、又
はその赤外光レーザービーム及び可視光レーザービーム
の混合レーザービームを照射して、低級結晶性半導体薄
膜及びガラス基板を加熱できるので、それらが十分に加
熱されるために、徐冷却が促進して結晶化を確実に行う
ことが容易である。又、基本波や第２高調波を捨てずに
これらを効率良く使用できるので、全体としての消費電
力を低減できる。
【００２６】（１１）光高調波変調ＵＶ又は／及びＤＵ
Ｖレーザーアニールでは低温（２００〜４００℃）で適
用できるので、安価であって大型化が容易な低歪点ガラ
スや耐熱性樹脂を採用でき、軽量化とコストダウンを図
れる。
【００２７】（１２）トップゲート型のみならず、ボト
ムゲート型、デュアルゲート型ＭＯＳＴＦＴでも、高い
キャリア移動度の多結晶性半導体膜又は単結晶性半導体
膜等が得られるために、この高性能の半導体膜を使用し
た高速、高電流密度の半導体装置、電気光学装置、更に
は高効率の太陽電池等の製造が可能となる。例えば、シ
リコン半導体装置、シリコン半導体集積回路装置、フィ
ールドエミッションディスプレイ（ＦＥＤ）装置、シリ
コン−ゲルマニウム半導体装置、シリコン−ゲルマニウ
ム半導体集積回路装置、液晶表示装置、エレクトロルミ
ネセンス（有機／無機）表示装置、発光ポリマー表示装
置、発光ダイオード表示装置、光センサー装置、ＣＣＤ
エリア／リニアセンサ装置、ＣＭＯＳセンサ装置、太陽
電池装置等が製造可能である。
【００２８】なお、本発明において、上記の低級結晶性
半導体薄膜とは、後述の定義のように微結晶（グレイン
サイズでは通常、１０ｎｍ以下）も含有するアモルファ
ス（非晶質）をベースとした構造から主としてなり、上
記の多結晶性半導体薄膜は、そうしたアモルファス成分
が除去された大粒径（グレインサイズでは通常、数１０
０ｎｍ以上）の多結晶をベースとし、微結晶も含有する
構造から主としてなる。また、上記の単結晶性半導体膜
は、単結晶シリコン等の単結晶半導体はもちろん、単結
晶化合物半導体（例えば単結晶ガリウムヒ素）や単結晶
シリコン−ゲルマニウムを含む概念であり、単結晶性と
は、亜粒界や転移を含有する単結晶についてもこれを含
めた概念と定義する。また、上記の多結晶性ダイヤモン
ド膜は、アモルファス（非晶質）ダイヤモンドをほとん
ど含有せず、微結晶ダイヤモンド及び多結晶ダイヤモン
ドを含有する結晶性ダイヤモンド膜とする。
【００２９】
【発明の実施の形態】本発明においては、上記したよう
に、非線形光学効果により光高調波発生された近紫外線
（ＵＶ）又は／及び遠紫外線（ＤＵＶ）レーザービーム
を本発明のレーザーアニールに使用することができる
が、この場合、光高調波発生された前記レーザービーム
を光高調波発生前の基本波と混合して使用するのがよ
い。
【００３０】また、前記レーザービームを前記基体に対
し相対的に走査して照射する帯精製法、又は複数の前記
レーザービームを相前後して前記基体に対し相対的に走
査する多重帯精製法によって前記レーザーアニールを行
うのがよい。例えば、前記基体又はレーザーを位置固定
しながら前記レーザー又は前記基体を移動させることが
できる。
【００３１】そして、前記レーザービームのうち長波長
成分を、矩波長成分に先立って又はその前方位置にて前
記基体に対し照射すると、低級結晶性半導体薄膜又は基
板を予熱でき、結晶化ムラを低減し、また徐冷効果によ
る結晶化促進に有利である。
【００３２】本発明において、上記の低級結晶性半導体
薄膜は、触媒ＣＶＤやプラズマＣＶＤ、減圧ＣＶＤ、ス
パッタリング等により形成させてよいが、気相成長させ
る場合には、使用する原料ガスは、水素化ケイ素又はそ
の誘導体、水素化ケイ素又はその誘導体と水素、窒素、
ゲルマニウム、炭素又は錫を含有するガスとの混合物、
水素化ケイ素又はその誘導体と周期表第III族又は第Ｖ
族元素からなる不純物を含有するガスとの混合物、水素
化ケイ素又はその誘導体と水素、窒素、ゲルマニウム、
炭素又は錫を含有するガスと周期表第III族又は第Ｖ族
元素からなる不純物を含有するガスとの混合物等が挙げ
られる。
【００３３】例えば、８００〜２０００℃（融点未満）
の加熱触媒体に、水素系キャリアガスと原料ガスの少な
くとも一部を接触させ、触媒反応又は熱分解反応によっ
て発生したラジカル、イオン等の堆積種を２００〜４０
０℃に加熱された基板上に堆積させ、低級結晶性半導体
膜を形成する。又は、汎用のプラズマＣＶＤ、減圧ＣＶ
Ｄ、スパッタリング法等により、２００〜４００℃に加
熱された基板上に堆積させ、低級結晶性半導体薄膜を形
成する。
【００３４】こうして、アモルファスシリコン膜、微結
晶シリコン含有アモルファスシリコン膜、微結晶シリコ
ン（アモルファスシリコン含有微結晶シリコン）膜、ア
モルファスシリコン及び微結晶シリコン含有多結晶シリ
コン膜、アモルファスゲルマニウム膜、微結晶ゲルマニ
ウム含有アモルファスゲルマニウム膜、微結晶ゲルマニ
ウム（アモルファスゲルマニウム含有微結晶ゲルマニウ
ム）膜、アモルファスゲルマニウム及び微結晶ゲルマニ
ウム含有多結晶ゲルマニウム膜、ＳｉxＧｅ1-x（０＜ｘ
＜１）で示されるアモルファスシリコンゲルマニウム
膜、アモルファスカーボン膜、微結晶カーボン含有アモ
ルファスカーボン膜、微結晶カーボン（アモルファスカ
ーボン含有微結晶カーボン）膜、アモルファスカーボン
及び微結晶カーボン含有多結晶カーボン膜、ＳｉxＣ1-x
（０＜ｘ＜１）で示されるアモルファスシリコンカーボ
ン膜、又はＧａxＡｓ1-x（０＜ｘ＜１）で示されるアモ
ルファスガリウムヒ素膜からなる前記低級結晶性半導体
薄膜を形成することができる。この低級結晶性半導体薄
膜は、アモルファスをベースとし、また微結晶を含む場
合には粒径が１０ｎｍ以下の微結晶が点在するのがよ
い。
【００３５】そして、この低級結晶性半導体薄膜の成長
時又は成長後に、触媒元素（Ｎｉ、Ｆｅ、Ｃｏ、Ｒｕ、
Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕ、Ｇｅ、Ｐ
ｂ、Ｓｎ）の少なくとも１種を適量（合計が例えば１０
17〜１０20ａｔｏｍｓ／ｃｃ）含有させ、この状態で前
記レーザーアニールを行うと、この低級結晶性半導体薄
膜が多結晶化されるときに、結晶化を促進すると共に、
多結晶半導体の結晶粒界（グレインバウンダリ）に存在
する不整を低減し、その膜ストレスを低減して高キャリ
ア移動度、高品質の多結晶性半導体薄膜が得られ易くな
る。この触媒元素は、原料ガス中にガス成分として混合
したり、或いはイオン注入又はイオンドーピングによ
り、低級結晶性半導体薄膜中に含有させることができ
る。この時に、結晶化助長の役目が終了した触媒元素や
その他の不純物元素がスキャニング終端の高温のシリコ
ン溶融帯又は半溶融帯又は非溶融帯に吸出され（偏析
し）、例えば、不純物元素１０15ａｔｏｍｓ／ｃｃ以下
まで低減した高純度の多結晶性半導体膜を形成すること
ができる。この時に、複数の前記レーザー光照射によ
り、連続してシリコン溶融帯と冷却を繰り返す、いわゆ
る多重帯精製法により、更に高結晶化と、触媒元素及び
その他の不純物元素のゲッタリングを促進して、高純度
化を図ってもよい。
【００３６】なお、本発明により形成した大粒径多結晶
性又は単結晶性半導体膜中の酸素、窒素、炭素濃度はそ
れぞれ、１×１０19ａｔｏｍｓ／ｃｃ以下、好ましくは
５×１０18ａｔｏｍｓ／ｃｃ以下がよく、水素濃度は
０．０１原子％以上が好ましい。
【００３７】本発明のレーザーアニールによって前記低
級結晶性シリコン等の低級結晶性半導体薄膜を大粒径の
多結晶性シリコン等の多結晶性半導体薄膜に改質させる
が、これ以外にも、前記基体において所定の素子形成予
定領域に所定形状及び寸法の段差付き凹部を形成し、こ
の凹部を含む前記基体上に、触媒元素の少なくとも１種
を含有するか或いは含有しない前記低級結晶性シリコン
薄膜を形成した後、本発明のレーザーアニールによって
前記段差の底辺角部をシードにグラフォエピタキシャル
成長させると、前記低級結晶性シリコン薄膜を単結晶性
シリコン薄膜に改質させることができる。
【００３８】或いは、前記基体において所定の素子形成
予定領域に単結晶シリコンと格子整合の良い結晶性サフ
ァイア等の物質層を形成し、この物質層上に、触媒元素
の少なくとも１種を含有するか或いは含有しない前記低
級結晶性シリコン薄膜を形成した後、本発明のレーザー
アニールによって前記物質層をシードにヘテロエピタキ
シャル成長させると、前記低級結晶性シリコン薄膜を単
結晶性シリコン薄膜に改質させることができる。
【００３９】そして、本発明のレーザーアニールと低級
結晶性半導体薄膜の成膜とを繰り返すことにより、膜を
積層してμｍ単位の多結晶性又は単結晶性半導体厚膜を
形成してもよい。つまり、１回目の本発明のレーザーア
ニールで大粒径の多結晶性又は単結晶性半導体薄膜を形
成し、その上に低級結晶性半導体薄膜を積層形成し、次
にこの下地の大粒径多結晶性又は単結晶性半導体薄膜を
シードに２回目の同様の本発明のレーザーアニールによ
り大粒径多結晶性又は単結晶性半導体膜の積層形成する
ことを必要回数繰り返して、μｍ単位の膜厚の大粒径多
結晶又は単結晶性半導体膜を積層形成できる。このよう
な積層時は、下地の大粒径多結晶性又は単結晶性半導体
膜が次々と積層形成するので、膜表面に近いほど高結晶
化率、高純度の大粒径多結晶性又は単結晶性半導体膜を
積層形成できる。この時は、各本発明のレーザーアニー
ル後の結晶化膜表面に低級酸化膜形成やコンタミ（不純
物質）付着がないことが重要となってくる。
【００４０】低級酸化膜形成及びコンタミ防止、生産性
向上の面から、低級結晶性半導体薄膜形成工程又は手段
（プラズマＣＶＤ、触媒ＣＶＤ、スパッタなど）と、本
発明のレーザーアニール工程又はアニーラーとを一体化
した装置とし、例えばインライン（連続チャンバ）方式
（リニア型、回転型）、マルチチャンバ方式、クラスタ
方式などによって連続的に若しくは順次に行うことが好
ましい。
【００４１】これらのうち、次の（１）又は（２）のク
ラスタ方式がより好ましい。 （１）ＣＶＤ部で低級結晶性半導体薄膜を形成した後、
アニーラー部の本発明のレーザーアニールで結晶化し、
これをＣＶＤ部に戻してその上に低級結晶性半導体薄膜
を形成し、再びアニーラー部の本発明のレーザーアニー
ルで結晶化を行う工程を繰り返すクラスタ方式一体化装
置。
【００４２】（２）ＣＶＤ−１部で下地保護膜（酸化シ
リコン／窒化シリコン積層膜等）を形成し、ＣＶＤ−２
部で低級結晶性半導体薄膜を形成した後、イオンドーピ
ング／イオン注入部で触媒元素を添加してから、アニー
ラー部の本発明のレーザーアニールで結晶化し、更にＣ
ＶＤ−３部でゲート絶縁膜（酸化シリコン膜等）形成の
作業を連続するクラスタ方式一体化装置。
【００４３】そして、この時に、本発明のレーザーアニ
ールを再び行う前に、前記多結晶性半導体薄膜に対し水
素又は水素含有ガスのプラズマ放電又は触媒反応で生成
した水素系活性種を作用させて（即ち、プラズマ又は触
媒ＡＨＡ（Atomic HydrogenAnneal）処理によって）、
前記多結晶性半導体薄膜の表面クリーニング及び／又は
低級酸化被膜の除去を行い、しかる後に前記低級結晶性
半導体薄膜の形成後に前記レーザーアニールを行うこと
が望ましい。この場合（或いは他の場合も）、本発明の
レーザーアニールを特に、減圧水素中又は減圧水素含有
ガス中又は真空中で行うことが望ましい。
【００４４】即ち、具体的には、次の（１）又は（２）
の条件が好ましい。 （１）ＣＶＤによる成膜前に、原料ガスを流さないで水
素系キャリアガスのみでプラズマＡＨＡ処理することに
より、１回目の本発明のレーザーアニールで形成された
多結晶性シリコン膜表面のコンタミ（低級酸化膜、水
分、酸素、窒素、炭酸ガス等）を除去して界面をクリー
ニングし、残存するアモルファスシリコン成分をエッチ
ングして高結晶化率の多結晶シリコン膜化するので、こ
の下地をシードとしてクリーンな界面上に積層する低級
結晶性シリコン膜は、次の本発明のレーザーアニールに
より、良好な結晶の大粒径多結晶性又は単結晶性半導体
膜として積層形成される。
【００４５】（２）酸化及び窒化防止のために、本発明
のレーザーアニールを減圧水素又は減圧水素系ガス雰囲
気中又は真空中で行う。この雰囲気としては、水素、又
は水素と不活性ガス（アルゴン、ヘリウム、クリプト
ン、キセノン、ネオン、ラドン）との混合ガスであり、
ガス圧は１．３３Ｐａ以上で大気圧未満、好ましくは１
３３Ｐａ〜４×１０4Ｐａである。真空度は１．３３Ｐ
ａ以上で大気圧未満、好ましくは１３．３Ｐａ〜１．３
３×１０4Ｐａである。但し、低級結晶性半導体薄膜表
面に絶縁性保護膜（酸化シリコン膜又は窒化シリコン
膜、酸窒化シリコン膜又は酸化シリコン／窒化シリコン
積層膜等）がある場合は、又は連続作業でない場合は、
空気中、大気圧窒素中でもよい。
【００４６】本発明のレーザーアニールを減圧水素又は
減圧水素含有ガス中で行うと、雰囲気ガスを構成する、
比熱が大きくて熱冷却効果の大きい気体分子が薄膜面に
衝突し、離脱する際に薄膜の熱を奪うため、局部的に温
度の低い部分を形成し、これによって、この部分で結晶
核が発生し、結晶の成長を促進することがある。このと
きの雰囲気ガスが水素ガス又は水素と不活性ガス（Ｈ
ｅ、Ｎｅ、Ａｒ等）の混合ガスであれば、そのガス圧を
１．３３Ｐａ以上で大気圧未満、好ましくは１３３Ｐａ
〜４×１０4Ｐａとするのがよいが、これは比熱の高い
水素分子等の運動により上記の作用効果が確実に得られ
るからである。
【００４７】光高調波変調ＵＶ／ＤＵＶレーザーアニー
ルは、例えば以下のように行うのがよい。 第３高調波発生の波長３５５ｎｍのＵＶレーザービー
ムで低級結晶性半導体薄膜を溶融又は半溶融又は非溶融
状態に加熱し、冷却させて結晶化させる。 同時に、基本波１０６４ｎｍの赤外光レーザービー
ム、又は第２高調波の波長５３２ｎｍの可視光レーザー
ビーム、又はその赤外光レーザービーム及び可視光レー
ザービームの混合レーザービームを照射して、低級結晶
性半導体薄膜及びガラス基板を加熱する。 同時に、抵抗加熱ヒーター、赤外線ランプ等で低級結
晶性半導体薄膜及びガラス基板全体を加熱する。 同時に、基本波１０６４ｎｍの赤外光レーザービー
ム、又は第２高調波の波長５３２ｎｍの可視光レーザー
ビーム、又はその赤外光レーザービーム及び可視光レー
ザービームの混合レーザービームと、抵抗加熱ヒータ
ー、赤外線ランプ等で低級結晶性半導体薄膜及びガラス
基板を加熱する。
【００４８】つまり、次のいずれかを行う。 （１）第３高調波ＵＶレーザービーム（波長３５５ｎ
ｍ）と基本波１０６４ｎｍの赤外光レーザービームの同
時照射（図１１の（Ａ）） （２）第３高調波ＵＶレーザービーム（波長３５５ｎ
ｍ）と第２高調波の可視光レーザービーム（波長５３２
ｎｍ）の同時照射（図１１の（Ｂ）） （３）第３高調波ＵＶレーザービーム（波長３５５ｎ
ｍ）と基本波１０６４ｎｍの赤外光レーザービームと第
２高調波の可視光レーザービーム（波長５３２ｎｍ）の
同時照射（図１１の（Ｃ））
【００４９】この時、低級結晶性半導体薄膜の効率の良
い加熱溶融と基板の加熱のために、 １．基本波又は／及び第２高調波のレーザービーム照射
領域は第３高調波ＵＶレーザービーム照射領域よりも大
きく、かつ第３高調波ＵＶレーザー照射領域を含む領域
であること。 ２．基本波又は／及び第２高調波レーザービームは、少
なくとも第３高調波ＵＶレーザービームを照射するのに
先立って照射すること。 ３．基本波又は／及び第２高調波レーザービームは、第
３高調波ＵＶレーザービームの照射位置よりも移動方向
前方側に照射すること。 ４．第３高調波ＵＶレーザービームの照射時間は、基本
波又は／及び第２高調波レーザービームを照射する期間
内で、かつ基本波又は／及び第２高調波レーザービーム
を照射周期の１／２以下の期間とすることがよい。即
ち、第３高調波ＵＶレーザービームによる局部的加熱
に、基本波又は／及び第２高調波レーザービームによる
基板全体の加熱、或いは／並びに、抵抗加熱ヒーター、
赤外線ランプ等による基板全体の加熱を組み合わせるの
がよい。
【００５０】従来のエキシマレーザーアニールでは、プ
ラズマＣＶＤによるアモルファスシリコン膜中に１０〜
３０％程度含有される水素を除去するために、４００
℃、１ｈ以上の加熱を行なうか、或いは、溶融させる
照射エネルギーよりも低い照射エネルギーで加熱し、或
いはこれらのとを併用している。仮に、このよう
に脱水素化処理をしないと、溶融時に水素が膨張、爆発
して膜にクラックが発生する。そして、こうした前処理
の後に、溶融エネルギーでレーザー光を照射して結晶化
させているので、効率が悪く、得られる半導体薄膜の品
質は向上しない。
【００５１】これに対して、本発明のレーザーアニール
では、例えば、低級結晶性半導体薄膜を溶融させる光高
調波変調ＵＶ／ＤＵＶレーザーと同期して、その前方領
域をその基本波（赤外線、可視光線）の照射で予備加熱
して脱水素化した直後に、溶融エネルギーを照射して結
晶化するので、脱水素化の効率が向上すると共に、同時
に基板全体の加熱温度低下をもたらすため、生産性向上
と、形成した多結晶性半導体薄膜の品質が向上する。
【００５２】このような光高調波変調ＵＶ／ＤＵＶレー
ザーアニール時に、前記基体に熱風を吹き付けるのがよ
い。即ち、基板温度の均一化及び安定化、膜及び基板ス
トレスの低減化、徐冷却促進等のために、例えば１００
〜４００℃の空気、又は不活性ガス（窒素ガス等）の熱
風を基板裏面から吹き付けるのが望ましい。また、抵抗
加熱ヒーター、赤外線ランプ、レーザービームなどによ
り基板をその歪点以下の温度に加熱するのもよいが、例
えば基板材質別に、ガラス基板では２００〜５００℃、
好ましくは３００〜４００℃に加熱し、石英ガラス基板
では２００〜８００℃、好ましくは３００〜６００℃に
加熱する。
【００５３】光高調波変調ＵＶ又は／及びＤＵＶレーザ
ーアニールする方法としては、次の方法がある。 基板を固定し、例えば３００ｍｍ×０．３ｍｍの線状
に集光整形した前記レーザービームを所定のオーバーラ
ップ量でずらしながら照射する。即ち、いわゆるガルバ
ノメータスキャナで走査させて照射アニールする。 例えば３００ｍｍ×０．３ｍｍの線状に集光整形した
前記レーザービームを固定し、基板を高精度でＳｔｅｐ
＆Ｒｅｐｅａｔ移動させて所定のオーバーラップ量でず
らしながら照射アニールする。
【００５４】なお、波長３５５ｎｍのＵＶレーザーを発
生する方法は次の通りであってよい。 米国特許第５２５３１０２号による方法：Ｎｄ：ＹＡＧ
（波長１０６４ｎｍ）を第１の非線形光学結晶で光和周
波発生（ＳＦＧ：Sun Frequency Generation）させて第
２高調波発生（ＳＨＧ：Secondary Harmonic Generatio
n）の波長５３２ｎｍのレーザー光を発生させ、さらに
第２の非線形光学結晶において前記５３２ｎｍのレーザ
ー光とＮｄ：ＹＡＧ基本波（波長１０６４ｎｍ）の光和
周波発生により紫外レーザ出力３５５ｎｍを得る。
【００５５】日本特許第３０５７２５２号による方法：
フラッシュランプ励起方式又はレーザーダイオード励起
方式のモードロック型Ｎｄ：ＹＡＧ（波長１０６４ｎ
ｍ）レーザー発振器で発生させたレーザービームを例え
ばＫＴＰ（チタノリン酸カリウム：ＫＴｉＯＰＯ4）よ
り成る第一の非線形光学結晶に入力して角周波数２ωの
第２高調波及び角周波数ωの基本波を生成する。そし
て、１／２波長板によってその第２高調波の偏光面を９
０°回転させてその第２高調波を基本波と混合した後、
それを例えばＢＢＯ（β−ＢａＢ2Ｏ4：ホウ酸バリウ
ム）より成る第２の非線形光学結晶に入力して和周波数
信号発生により角周波数３ωの第３高調波を発生させ
る。この第３高調波は、λ／３＝３５５ｎｍの波長とな
る。
【００５６】使用可能な非線形光学結晶としては、ＬＢ
Ｏ（ＬｉＢ3Ｏ5：ホウ酸リチウム）、ＢＢＯ（β−Ｂａ
Ｂ2Ｏ4：ホウ酸バリウム）、ＫＤＰ（リン酸２水素カリ
ウム）、ＫＴＰ（チタノリン酸カリウム：ＫＴｉＯＰＯ
4）のいずれかであることが望ましい。
【００５７】非線形光学結晶の光高調波変調ＵＶレーザ
ーの仕様については、ＵＶレーザー波長を決定しても低
級結晶性半導体膜の膜厚及び膜質、基板温度、走査速度
などにより、前記ＵＶレーザー照射での結晶化レベル及
びキャリア移動度が左右されるが、以下に一例を示す。 例）ＵＶレーザー波長 ：３５５ｎｍ ＵＶレーザー平均出力 ：２０Ｗ レーザービームサイズ ：２００×１ｍｍ 繰り返し周波数 ：２０ｋＨｚ（パルス状）
【００５８】なお、この非線形光学結晶の光高調波変調
ＵＶ／ＤＵＶレーザーアニール装置は従来公知のものと
同様であってよく、その他、ラインビームホモジナイザ
光学系（波形成形用）、レーザーアニーラーの操作プロ
セス、トランスファ、ロード／アンロードのマルチチャ
ンバシステム、計測、制御系等も公知技術によるもので
あってよい。
【００５９】また、前記低級結晶性半導体薄膜上に例え
ば酸化シリコン膜又は窒化シリコン膜又は酸窒化シリコ
ン膜又は酸化シリコン／窒化シリコン積層膜などの絶縁
性保護膜を適当な膜厚で形成し、この状態で前記レーザ
ーアニールを行うのがよい。例えば、前記基体上に形成
された前記低級結晶性半導体薄膜に対し、又は保護用絶
縁膜を被覆して、前記低級結晶性半導体薄膜の本発明の
レーザーアニールを行うに際し、その上面から又は下面
から又は上面と下面から同時に前記レーザービーム照射
を行うのがよい（但し、上面以外の場合は、基体は透明
（４００ｎｍ以下の波長の光も透過すること。））。
【００６０】この場合、前記低級結晶性半導体薄膜、又
は前記保護用絶縁膜を被覆した前記低級結晶性半導体薄
膜はアイランド化されたものであること、大気圧窒素中
又は空気中で前記レーザービーム照射を行うこと、減圧
水素ガス中又は減圧水素含有ガス中又は真空中で前記レ
ーザービーム照射を行うこと（これらは、他のレーザー
ビーム照射条件下でも同様であってよい）がよい。
【００６１】基板温度上昇低減、膜ストレス低減、含有
ガス（水素など）の瞬間的膨張による膜のクラック防
止、徐冷却による大粒径化などのために、更に、前記低
級結晶性半導体薄膜、又は前記の絶縁性保護膜を被覆し
た低級結晶性半導体薄膜はパターニングしてアイランド
化した状態で、前記レーザーアニールを行うのがよい。
【００６２】また、磁場及び／又は電場の作用下で前記
レーザーアニールを行うのがよい。
【００６３】本発明のレーザーアニール時に、基体をそ
の歪点以下の温度、好ましくは３００〜４００℃に加熱
しておくと、アニール時に低級結晶性半導体膜の脱水素
化、結晶性の均一化、膜及び基板ストレス低減化、照射
エネルギーの効率向上、スループット向上等を図れる。
【００６４】本発明のレーザーアニールで得られた前記
多結晶性又は単結晶性半導体薄膜によって、ＭＯＳＴＦ
Ｔのチャンネル、ソース及びドレイン領域、又は、ダイ
オード、配線、抵抗、容量又は電子放出体等を形成する
ことができる。この場合、前記チャンネル、ソース及び
ドレイン領域、ダイオード、抵抗、容量、配線、電子放
出体等の形成後に、これらの領域に対し、本発明のレー
ザーアニールを施すと、再結晶化と膜中のｎ型又はｐ型
不純物の活性化を行える。また、上記領域をパターニン
グ（アイランド化）した後に本発明のレーザーアニール
を行うと、温度上昇による基板ダメージ（クラック、割
れなど）を防止でき、かつ急激な温度上昇による膜のひ
び割れを防止できる。
【００６５】本発明は、シリコン半導体装置、シリコン
半導体集積回路装置、シリコン−ゲルマニウム半導体装
置、シリコン−ゲルマニウム半導体集積回路装置、化合
物半導体装置、化合物半導体集積回路装置、炭化ケイ素
半導体装置、炭化ケイ素半導体集積回路装置、多結晶性
ダイヤモンド半導体装置、多結晶性ダイヤモンド半導体
集積回路装置、液晶表示装置、有機又は無機エレクトロ
ルミネセンス（ＥＬ）表示装置、フィールドエミッショ
ンディスプレイ（ＦＥＤ）装置、発光ポリマー表示装
置、発光ダイオード表示装置、ＣＣＤエリア／リニアセ
ンサ装置、ＣＭＯＳ又はＭＯＳセンサ装置、太陽電池装
置用の薄膜を形成するのに好適である。
【００６６】例えば、この薄膜によりトップゲート型又
はボトムゲート型又はデュアルゲート型ＭＯＳＴＦＴを
形成し、またこのＭＯＳＴＦＴによる周辺駆動回路、映
像信号処理回路、メモリー等の一体型の液晶表示装置、
有機ＥＬ表示装置、ＦＥＤ表示装置等が得られる。
【００６７】この場合、内部回路及び周辺回路を有する
半導体装置、電気光学表示装置、固体撮像装置等の製造
に際し、これらの回路の少なくとも一方を構成するＭＯ
ＳＴＦＴのチャンネル、ソース及びドレイン領域を前記
多結晶性又は単結晶性半導体薄膜によって形成してよ
く、また周辺駆動回路、映像信号処理回路、メモリー等
の一体型の構成とすることもできる。
【００６８】また、各色用の有機又は無機エレクトロル
ミネセンス層（ＥＬ層）の下層にそれぞれ、前記ＭＯＳ
ＴＦＴのドレイン又はソースと接続された陰極又は陽極
を有するＥＬ素子構造とするのがよい。
【００６９】この場合、前記ＭＯＳＴＦＴ及びダイオー
ド等の能動素子上も前記陰極が覆うようにすれば、陽極
が上部にある構造では発光面積が増大すると共に、陰極
の遮光作用で発光光が前記能動素子に入射してリーク電
流を発生させることを防止できる。また、前記各色用の
有機又は無機ＥＬ層の各層上及び各層間の全面に前記陰
極又は陽極が被着されるようにすれば、全面が陰極又は
陽極で覆われることにより、湿気に弱い有機ＥＬ層の劣
化や電極の酸化を防止して、長寿命、高品質、高信頼性
が可能となり、また陰極で覆われると放熱効果が高まる
ので、発熱による有機ＥＬ薄膜の構造変化（融解あるい
は再結晶化）が低減し、長寿命、高品質、高信頼性が可
能となり、更にこれにより、高精度、高品質のフルカラ
ーの有機ＥＬ層を生産性良く形成できるので、コストダ
ウンが可能となる。
【００７０】また、前記各色用の前記有機又は無機ＥＬ
層間にクロム、二酸化クロム等のブラックマスク層を形
成すると、各色間又は画素間での光漏れを防ぎ、コント
ラストが向上する。
【００７１】本発明をフィールドエミッションディスプ
レイ（ＦＥＤ）装置に適用するときは、そのエミッタ
（電界放出カソード）を、前記多結晶性又は単結晶性半
導体薄膜を介して前記ＭＯＳＴＦＴのドレインに接続す
ると共に前記多結晶性半導体薄膜上に成長されたｎ型多
結晶性半導体膜又は多結晶性ダイヤモンド膜によって形
成するのがよい。
【００７２】この場合、前記ＭＯＳＴＦＴ、ダイオード
等の能動素子上に絶縁膜を介してアース電位の金属遮蔽
膜（これは、前記ＦＥＤのゲート引き出し電極と同一材
料で同一工程により形成すると、工程簡略化等の点で有
利である。）を形成すると、気密容器内にあるガスがエ
ミッタから放出された電子により正イオン化されて絶縁
層上にチャージアップし、この正電荷が絶縁層下にある
能動素子に不要な反転層を形成したり、この反転層を介
して余分な電流が流れるために生じるエミッタ電流の暴
走を防止することができる。また、エミッタから放出さ
れた電子の衝突により蛍光体が発光する際、この光によ
りＭＯＳＴＦＴのゲートチャンネル内に電子、正孔が発
生してリーク電流が生じることも防止できる。
【００７３】次に、本発明を好ましい実施の形態につい
て更に詳細に説明する。
【００７４】第１の実施の形態 図１〜図１６について、本発明の第１の実施の形態を説
明する。
【００７５】本実施の形態は、本発明をトップゲート型
の多結晶性シリコンＣＭＯＳ（Complementary MOS）Ｔ
ＦＴに適用したものである。
【００７６】＜触媒ＣＶＤ法とその装置＞まず、本実施
の形態に用いる触媒ＣＶＤ法について説明する。触媒Ｃ
ＶＤ法においては水素系キャリアガスとシランガス等の
原料ガスとからなる反応ガスを加熱されたタングステン
等の触媒体に接触させ、これによって生成したラジカル
な堆積種又はその前駆体及び活性化水素イオン等の水素
系活性種に高いエネルギーを与え、基板上にアモルファ
スシリコン含有微結晶シリコン等の低級結晶性半導体薄
膜を気相成長させる。
【００７７】この触媒ＣＶＤは、図５〜図６に示す如き
装置を用いて実施される。
【００７８】この装置によれば、水素系キャリアガスと
水素化ケイ素（例えばモノシラン）等の原料ガス４０
（及び必要に応じてＢ2Ｈ6やＰＨ3、ＳｎＨ4などのドー
ピングガスも含む。）からなるガスは、供給導管４１か
らシャワーヘッド４２の供給口（図示せず）を通して成
膜室４４へ導入される。成膜室４４の内部には、ガラス
等の基板１を支持するためのサセプタ４５と、耐熱性の
良い（望ましくは触媒体４６と同じか或いはそれ以上の
融点を有する材質の）シャワーヘッド４２と、例えばコ
イル状のタングステン等の触媒体４６と、更には開閉可
能なシャッター４７とがそれぞれ配されている。なお、
図示はしないが、サセプタ４５と成膜室４４との間には
磁気シールが施され、また、成膜室４４は前工程を行な
う前室に後続され、ターボ分子ポンプ等でバルブを介し
て排気される。
【００７９】そして、基板１はサセプタ４５内のヒータ
ー線等の加熱手段で加熱され、また触媒体４６は例えば
抵抗線として融点以下（特に８００〜２０００℃、タン
グステンの場合は約１６００〜１８００℃）に加熱され
て活性化される。触媒体４６の両端子は直流又は交流の
触媒体電源４８に接続され、この電源からの通電により
所定温度に加熱される。
【００８０】触媒ＣＶＤ法を実施するには、図５の状態
で、成膜室４４内の真空度を１．３３×１０-4〜１．３
３×１０-6Ｐａとし、例えば水素系キャリアガス１００
〜２００ＳＣＣＭを供給して、触媒体を所定温度に加熱
して活性化した後に、水素化ケイ素（例えばモノシラ
ン）ガス１〜２０ＳＣＣＭ（及び必要に応じてＢ2Ｈ
6や、ＰＨ3等のドーピングガスも適量含む。）からなる
反応ガス４０を供給導管４１からシャワーヘッド４２の
供給口４３を通して導入して、ガス圧を０．１３３〜１
３．３Ｐａ、例えば１．３３Ｐａとする。ここで、水素
系キャリアガスは、水素、水素＋アルゴン、水素＋ヘリ
ウム、水素＋ネオン、水素＋キセノン、水素＋クリプト
ン等の、水素に不活性ガスを適量混合させたガスであれ
ば、いずれでもよい（以下、同様）。
【００８１】そして、図６のようにシャッター４７を開
け、原料ガス４０の少なくとも一部を触媒体４６と接触
して触媒的に分解させ、触媒分解反応または熱分解反応
によって、高エネルギーをもつシリコン等のイオン、ラ
ジカル等の反応種の集団（即ち、堆積種又はその前駆体
及びラジカル水素イオン）を形成する。こうして生成し
たイオン、ラジカル等の反応種５０を高いエネルギーで
２００〜８００℃（例えば３００〜４００℃）に保持さ
れた基板１上にアモルファスシリコン含有微結晶シリコ
ン等の所定の膜として気相成長させる。
【００８２】こうして、プラズマを発生することなく、
反応種に対し、触媒体４６の触媒作用とその熱エネルギ
ーによる高いエネルギーを与えるので、反応ガスを効率
良く反応種に変えて、基板１上に均一に熱ＣＶＤで堆積
することができる。
【００８３】また、基板温度を低温化しても堆積種のエ
ネルギーが大きいために、目的とする良質の膜が得られ
ることから、基板温度を更に低温化でき、大型で安価な
絶縁基板（ほうけい酸ガラス、アルミノけい酸ガラス等
のガラス基板、ポリイミド等の耐熱性樹脂基板等）を使
用でき、この点でもコストダウンが可能となる。
【００８４】また、勿論のことであるが、プラズマの発
生がないので、プラズマによるダメージがなく、低スト
レスの生成膜が得られると共に、プラズマＣＶＤ法に比
べ、はるかにシンプルで安価な装置が実現する。
【００８５】この場合、減圧下（例えば０．１３３〜
１．３３Ｐａ）又は常圧下で操作を行なえるが、減圧タ
イプよりも常圧タイプの方がよりシンプルで安価な装置
が実現する。そして、常圧タイプでも従来の常圧ＣＶＤ
と比べて密度、均一性、密着性のよい高品質膜が得られ
る。この場合も、減圧タイプよりも常圧タイプの方がス
ループットが大であり、生産性が高く、コストダウンが
可能である。
【００８６】上記の触媒ＣＶＤにおいて、触媒体４６に
よる副射熱のために、基板温度は上昇するが、上記のよ
うに、必要に応じて基板加熱用ヒーター５１を設置して
よい。また、触媒体４６はコイル状（これ以外にメッシ
ュ、ワイヤー、多孔板状もよい。）としているが、更に
ガス流方向に複数段（例えば２〜３段）として、ガスと
の接触面積を増やすのがよい。なお、このＣＶＤにおい
て、基板１をサセプタ４５の下面においてシャワーヘッ
ド４２の上方に配しているので、成膜室４４内で生じた
パーティクルが落下して基板１又はその上の膜に付着す
ることがない。
【００８７】＜光高調波変調ＵＶ又は／及びＤＵＶレー
ザーアニールとその装置＞図７及び図８には、本発明の
レーザーアニールを行う装置（アニーラー）の要部が例
示されている。これによれば、不活性ガス（窒素等）中
で、Ｎｄ：ＹＡＧ（１０６４ｎｍ）レーザーロッド２０
０からの出射レーザービーム２１０Ａを非線形光学結晶
２０１、２０２によって１／３高調波変調して波長３５
５ｎｍのＵＶレーザービーム２１０を得、これを照射エ
ネルギー密度３００〜５００ｍＪ／ｃｍ2で、基板１上
のアモルファスシリコン又は微結晶シリコン膜７Ａに照
射してこれを溶融又は半溶融状態とする。
【００８８】この場合、例えば、次の２つの方法があ
る。 （１）図７のように、固定した基板１に、レーザー照射
光２１０をレンズ系２０３からガルバノメータスキャナ
２０４に入射させ、適当な速度でガルバノメータスキャ
ニングさせる。スキャナ２０４の回転によって、レーザ
ービーム２１０は実線及び仮想線のように走査される。 （２）図８のように、固定したレーザー照射光２１０に
対して基板１を高精度ステッピングモーターにより適当
な速度で移動させる。即ち、基板１を紙面左右方向及び
／又は垂直方向にＸ−Ｙ移動（ステップ＆リピート）さ
せる。
【００８９】この場合、レーザービーム２１０を線状
｛例えば、（２００〜６００ｍｍ）×（１〜１０ｍ
ｍ）｝、長方形状｛例えば（１０〜１００ｍｍ）×（２
００〜３００ｍｍ）｝又は正方形状（例えば１００×１
００ｍｍ）に集光整形して照射することにより、照射強
度むらを低減し、溶融効率及びスループット向上での生
産性向上を図ってもよい。基板１は、サセプタ（図示せ
ず）内のヒーター（図示せず）によってその歪点以下に
予め加熱されてよい。
【００９０】こうして、薄膜７Ａ中のシリコン溶融帯を
移動させる方法（例えば、ノース領域からゲート領域及
びドレイン領域にシリコン溶融帯を適当な速度で移動さ
せて、ソース領域から自然冷却させて結晶化させる、い
わゆる帯精製法）により、大粒径多結晶性シリコン膜７
を形成する。
【００９１】このとき、図７中に示すように、結晶化助
長の役目が終わった触媒元素やその他の不純物元素が、
スキャニング終端の高温のシリコン溶融帯又は半溶融帯
７Ｂに吸出（偏析）されてゲッタリングされ、例えば触
媒元素及び不純物元素濃度が１×１０15ａｔｏｍｓ／ｃ
ｃ以下まで低減した高純度の大粒径多結晶性シリコン膜
が形成される。
【００９２】また、このときに、複数の光高調波変調Ｕ
Ｖレーザー光の照射により、連続してシリコン溶融又は
半溶融と冷却を繰り返す、いわゆる多重帯精製法によ
り、さらに高結晶化と、触媒元素及びその他の不純物元
素のゲッタリングを促進して、高純度化を図ってもよ
い。そして、このレーザースキャニング方向に多結晶性
シリコンの結晶軸が揃うので、結晶粒界の不整が少な
く、キャリア移動度を高くすることができる。
【００９３】また、上記と同様に、図９のように、支持
台２０２’上に固定した基板１に対しレーザー照射光２
１０を適当な速度で移動させたり、或いは、図１０のよ
うに、固定したレーザー照射光２１０に対して基板１を
適当な速度で移動させてシリコン溶融帯又は半溶融帯を
移動させる、いわゆる帯精製法（図９（１）、図１０
（３））又は複数のレーザー光照射により連続してシリ
コン溶融又は半溶融と冷却を繰り返す、いわゆる多重帯
精製法（図９（２）、図１０（４））において、基板温
度の均一化及び安定化による結晶化膜の均一化、結晶化
膜及び基板ストレス低減化、レーザー照射パワーの削
減、徐冷却促進等のために、常温〜４００℃、好ましく
は２００〜３００℃の空気又は不活性ガス（窒素ガス
等）の熱風２０５’を基板裏面よりノズル２０６’から
吹き付けるか、或いは赤外線ランプ（ハロゲンランプ
等）２０７’で加熱するのがよく、それらを同時に行っ
てもよい。照射光２１０と熱風２０５’とは、上下対称
位置で同期させるのがよい。多重帯精製法の場合、高結
晶化と触媒元素及びその他の不純物元素のゲッタリング
が更に促進して高純度化を図れ、また、結晶化帯７は図
中の（ｃ）→（ｂ）→（ａ）の順に高結晶化、高純度化
される。
【００９４】光高調波変調レーザーには、３００〜４０
０ｎｍの近紫外線（ＵＶ）と、２００〜３００ｎｍの遠
紫外線（ＤＵＶ）がある。近紫外線レーザーには、Ｎ
ｄ：ＹＡＧ（波長１０６４ｎｍ）の１／３高調波の３５
５ｎｍ、Ｈｅ−Ｎｅ（波長６３２．８ｎｍ）の１／２高
調波の３１６．４ｎｍ、Ｈｅ−Ｎｅ（波長１．１５μ
ｍ）の１／３高調波の３８３．３ｎｍ、ルビー（波長６
９４．３ｎｍ）の１／２高調波の３４７．２ｎｍなどが
ある。遠紫外線レーザーには、Ａｒ（波長５１４．５ｎ
ｍ、４８８ｎｍ）の１／２高調波の２５７．８ｎｍ、２
４４ｎｍ、Ｋｒ（波長５２０．８ｎｍ、４７６．２ｎ
ｍ）の１／２高調波の２６０．４ｎｍ、２３８．１ｎ
ｍ、Ｈｅ−Ｃｄ（波長４４１．６ｎｍ）の１／２高調波
の２２０．８ｎｍなどがある。
【００９５】一般に、レーザー光の波長と高調波光の波
長の関係は次の式〔Ｉ〕に従う。つまり、波長λ１のレ
ーザ光と波長λ２のレーザー光が非線形光学結晶に入射
し、非線形光学結晶が波長変換して波長λ３のレーザー
光を得るときのλ１、λ２及びλ３の関係は式〔Ｉ〕に
従う。 １／λ１＋１／λ２＝１／λ３・・・〔Ｉ〕
【００９６】例えば、図１１（Ａ）のように、Ｎｄ：Ｙ
ＡＧ固体パルスレーザー（波長１０６４ｎｍ）２００の
レーザービーム２１０Ａを第一の非線形光学結晶（ＫＴ
Ｐ：チタノリン酸カリウム）２０１で波長変換する場
合、上記式にλ１＝λ２＝１０６４ｎｍを代入するとλ
３＝５３２ｎｍを得る。次に、この波長５３２ｎｍと、
ミラー２０５で導かれた波長１０６４ｎｍを第二の非線
形光学結晶（ＢＢＯ：ホウ酸バリウム）２０２に入力し
て波長変換すると、上記式にλ１＝１０６４ｎｍ、λ２
＝５３２ｎｍを代入して高調波光λ３＝３５５ｎｍが得
られる。このときに、波長変換されず残存するレーザー
光及び高調波光は、図示されていない波長分離ミラーに
より分離され、高調波光λ３＝３５５ｎｍのみが加工形
状決定機構に入射する。
【００９７】この高調波光λ３は、加工形状決定機構で
ある光整形器２０３で帯状、長方形状又は正方形状の任
意の形状及び寸法のレーザービームに整形され、更に偏
向器２０６、例えばガルバノメータスキャナシステム２
０４の光学スキャニングユニットに入射され、走査指令
に基づいてビーム走査する。この場合、高調波光λ３＝
３５５ｎｍはミラー２０５から導かれた基本波λ１＝１
０６４ｎｍと混合器２０７で混合されてよい。
【００９８】その他、図１１（Ｂ）や図１１（Ｃ）に示
すように、高調波光又は基本波の混合の選択によって、
種々の波長成分からなるレーザービームを得ることがで
きる。
【００９９】上記のように光高調波変調して形成された
高出力のＵＶ（又はＤＵＶ）レーザーは、通常の固体パ
ルスレーザーに比べて、ほぼ同じ波長でも強い照射エネ
ルギー強度が得られ、アモルファスシリコン膜等を溶融
するのに適している。
【０１００】いずれの光高調波変調ＵＶ又はＤＵＶレー
ザーアニールでも、レーザー光を線状（例；５００〜６
００ｍｍ×１０μｍ〜１ｍｍ）、長方形状（例；１０〜
１００ｍｍ×２００〜３００ｍｍ）又は正方形状（例；
１００×１００ｍｍ）に集光整形して照射することによ
り、照射強度、つまり溶融効率及びスループット向上が
図れる。
【０１０１】そして、例えば１０００×１０００ｍｍの
大面積ガラス基板では、図７及び図８に示すように例え
ばその面積を４分割してそれぞれの面積を複数の光高調
波変調ＵＶ又はＤＵＶレーザー照射するのもよい。例え
ば、固定した基板面を４分割し、それぞれの面積にレー
ザー光を同期して適当な速度でガルバノメータスキャニ
ングさせる方法（図７）、固定した４個のレーザー光に
対して、基板を同期して高精度ステッピングモーターに
より適当な速度で移動させる方法（図８）がある。
【０１０２】このように、基板又はレーザーを任意の適
当な速度で移動させて、加熱溶融及び冷却速度をコント
ロールすることにより、任意の結晶粒径と任意の純度の
多結晶性シリコン膜を形成してもよい。
【０１０３】この光高調波変調ＵＶ又はＤＵＶアニール
条件（波長、照射強度、照射時間等）は、アモルファス
シリコン膜厚、ガラス耐熱温度、結晶粒径（キャリア移
動度）により、最適化を適宜決定してもよい。ＵＶ又は
ＤＵＶを主体とするレーザービームは勿論、これらの混
合ビーム、基本波との混合ビーム等のように種々の波長
成分を選択してよい。
【０１０４】また、光高調波変調ＵＶ又はＤＵＶレーザ
ーアニールでは、基板温度の均一化及び安定化による結
晶化膜の均一化、結晶化膜及び基板ストレス低減化、レ
ーザーパワー削減、徐冷却促進などのために、基板の歪
み点以下の温度、例えば常温〜５００℃、好ましくは２
００〜４００℃に加熱（赤外線ランプ、セラミックヒー
タ等）するのがよい。
【０１０５】＜触媒ＣＶＤ（又はプラズマＣＶＤなど）
と光高調波変調ＵＶ又は／及びＤＵＶレーザーアニール
の連続処理＞コンタミ防止、生産性向上の面から、低級
結晶性半導体薄膜形成工程又は手段（プラズマＣＶＤ、
触媒ＣＶＤ、スパッタなど）と、本発明のレーザーアニ
ール又はアニーラーとを一体化した装置とし、例えばイ
ンライン（連続チャンバ）方式（リニア型、回転型）、
マルチチャンバ方式、クラスタ方式などによって連続的
に若しくは順次に行うことが好ましい。
【０１０６】次の（１）又は（２）のクラスタ方式がよ
り好ましい。 （１）例えば、図１２に示すように、ＣＶＤ部で低級結
晶性半導体薄膜を形成した後、アニーラー部の本発明の
レーザーアニールで結晶化し、これをＣＶＤ部に戻して
その上に低級結晶性半導体薄膜を形成し、再びアニーラ
ー部の本発明のレーザーアニールで結晶化を行う工程を
繰り返すクラスタ方式一体化装置としてよい。図１３
（Ａ）は、これをインライン方式としたものである。
【０１０７】（２）また、図１４に示すように、ＣＶＤ
−１部で下地保護膜（酸化シリコン／窒化シリコン積層
膜）を形成し、ＣＶＤ−２部で低級結晶性半導体薄膜を
形成した後、必要に応じてイオンドーピング／イオン注
入部でIV族元素を適量添加してから、アニーラー部の本
発明のレーザーアニールで結晶化し、更にＣＶＤ−３部
でゲート絶縁膜（酸化シリコン膜等）形成の作業を連続
するクラスタ方式一体化装置としてもよい。図１３
（Ｂ）は、これをインライン方式としたものである。
【０１０８】なお、ＣＶＤ−１部で形成する酸化シリコ
ン／窒化シリコン積層膜は、トップゲート型ＭＯＳＴＦ
Ｔの下地保護膜、又はボトムゲート型ＭＯＳＴＦＴのボ
トムゲート絶縁膜兼保護膜となるものであってよく、ま
たＣＶＤ−３部で形成する酸化シリコン膜又は酸化シリ
コン／窒化シリコン積層膜は、トップゲート型ＭＯＳＴ
ＦＴのゲート絶縁膜、又はボトムゲート型ＭＯＳＴＦＴ
の保護膜となるものであってよい。
【０１０９】また、上記のＣＶＤは触媒ＣＶＤ、プラズ
マＣＶＤ等であってよく、またこの代りにスパッタでも
よい。ＣＶＤでは、成膜前にプラズマ又は触媒ＡＨＡ処
理するのがよい。例えば、プラズマＣＶＤによる成膜前
に、原料ガスを流さないで水素系キャリアガスのみでプ
ラズマＡＨＡ（Atomic Hydrogen Anneal）処理すること
により、形成された多結晶性シリコン膜表面のコンタミ
（低級酸化膜、水分、酸素、窒素、炭酸ガス等）を除去
して界面をクリーニングし、残存するアモルファスシリ
コン成分をエッチングして高結晶化率の多結晶シリコン
膜化するので、この下地層をシードとして、クリーンな
界面上に積層する低級結晶性シリコン膜は、次のレーザ
ーアニールにより良好な結晶の大粒径多結晶性又は単結
晶性半導体膜として積層形成される。
【０１１０】なお、酸化及び窒化防止のために、前記レ
ーザーアニールを減圧水素又は減圧水素系ガス雰囲気中
又は真空中で行うのがよい。水素、又は水素と不活性ガ
ス（アルゴン、ヘリウム、クリプトン、キセノン、ネオ
ン、ラドン）との混合ガスであり、ガス圧は１．３３Ｐ
ａ以上で大気圧未満、好ましくは１３３Ｐａ〜４×１０
4Ｐａであり、真空度は１．３３Ｐａ以上で大気圧未
満、好ましくは１３．３Ｐａ〜１．３３×１０4Ｐａで
ある。但し、低級結晶性半導体薄膜表面に絶縁性保護膜
（酸化シリコン膜又は窒化シリコン膜又は酸窒化シリコ
ン膜又は酸化シリコン／窒化シリコン積層膜など）があ
る場合、又は連続作業でない場合は、空気中、大気圧窒
素中でもよい。
【０１１１】なお、上記の触媒ＣＶＤ及び本発明のレー
ザーアニールはいずれも、プラズマの発生なしに行える
ので、プラズマによるダメージがなく、低ストレスの生
成膜が得られ、またプラズマＣＶＤ法に比べ、シンプル
で安価な装置を実現できる。
【０１１２】なお、本発明のレーザーアニール時に、図
１５に示すように、低級結晶性シリコン膜７Ａの表面を
酸化シリコン膜又は窒化シリコン膜又は酸窒化シリコン
膜又は酸化シリコン／窒化シリコン積層膜等の絶縁性保
護膜２３５で被覆し、この状態で前記レーザーアニール
を行うと、そのように被覆された場合には、反射低減の
効果により前記レーザービームが効率良く低級結晶性半
導体薄膜に吸収され、加熱溶融されるので、目的とする
多結晶性シリコン薄膜７が確実に形成される。しかし、
被覆されない場合は、溶融したシリコンが飛散したり、
表面張力によりシリコン粒が残存し、多結晶性シリコン
膜が形成されないことがある。
【０１１３】また、本発明のレーザーアニールによる低
級結晶性半導体薄膜の結晶化処理時に、磁場又は電場、
又は磁場及び電場を印加し、この作用下でアニールを行
うと、結晶粒の結晶方位を揃えることができる。
【０１１４】例えば、磁場を印加する場合、図１６に示
すように、ＵＶ又はＤＵＶレーザースキャン装置２０４
と基板１を収容した真空容器２１１の周囲に永久磁石２
３１又は電磁石２３２を設け、これによる磁場の作用下
で本発明のレーザーアニールを行う。
【０１１５】このように、例えば低級結晶性シリコン薄
膜７Ａに磁場の作用下で本発明のレーザーアニールを行
うと、一旦溶けたシリコン薄膜７Ａのシリコン原子の電
子スピンは磁場と相互作用し、一定の方向に向き、この
状態から冷却により固化する際にシリコンの結晶方位が
揃う。こうして結晶化された膜は結晶方位がほぼ揃うた
め、粒界のもつ電子ポテンシャルバリアが低くなり、キ
ャリア移動度が大きくなる。この際、結晶方位を一定方
向に揃えることが重要であり、シリコン原子の外殻軌道
の構造に応じて、得られた多結晶性シリコン薄膜７の垂
直方向に結晶が揃う場合もあり或いは水平方向に結晶方
位が揃う場合もある。結晶粒が揃うことにより、多結晶
性シリコン薄膜の表面の凹凸もなくなり、薄膜の表面が
平坦化されることになり、これに接して形成されるゲー
ト絶縁膜等との間の界面状態が良好となり、キャリア移
動度が改善されることになる。
【０１１６】そして、この磁場の作用下での本発明のレ
ーザーアニールに用いるスキャナ２０４は真空容器２１
１内に収容されていることから、その照射効率が良く、
レーザースキャニング特有の上述した作用を充二分に発
揮することができる。
【０１１７】図１７は、上記の磁場に代えて電源２３３
による電場を印加する例であるが、スキャナ２０４と基
板１を収容した真空容器２１１の周囲に高周波電圧（ま
たは直流電圧、或いはこれらの双方）を印加する電極２
３４を設け、これによる電場の作用下で本発明のレーザ
ーアニールを行う。
【０１１８】この時に、一旦溶けた低級結晶性シリコン
薄膜７Ａ中のシリコン原子の電子スピンが電場と相互作
用して一定の方向に向き、この状態から冷却により固化
する際に、一定の方向性をもって結晶化することにな
る。これは、上記した磁場の場合と同様に、一定の方向
に結晶粒が揃い、キャリア移動度が向上し、また表面の
凹凸も減少する。更には、レーザービーム２１０の照射
効率も良好である。
【０１１９】図１８は、上記の磁場と共に電場も同時に
印加する例であるが、スキャナ２０４と基板１を収容し
た真空容器２１１の周囲の永久磁石２３１（これは電磁
石でもよい。）による磁場と同時に、高周波電圧（又は
直流電圧、或いはこれらの双方）を印加する電極２３４
による電場が同時に作用する条件で本発明のレーザーア
ニールを行う。
【０１２０】この時に、一旦溶けた低級結晶性シリコン
薄膜７Ａのシリコン原子の電子スピンが磁場と電場の相
互作用で一定の方向に向き、この状態から冷却により固
化する際に、磁場と電場の相乗作用により更に十分な方
向性をもって結晶化することになる。従って、一定の方
向に結晶粒が更に揃い易くなり、キャリア移動度が一層
向上し、また表面の凹凸も一層減少する。更には、レー
ザービーム２１０の照射効率も良好である。
【０１２１】＜トップゲート型ＣＭＯＳＴＦＴの製造＞
次に、本実施の形態による光高調波変調ＵＶレーザーア
ニールを用いたトップゲート型ＣＭＯＳＴＦＴの製造例
を示す。
【０１２２】まず、図１の（１）に示すように、ほうけ
い酸ガラス、アルミノけい酸ガラス、石英ガラス、結晶
化ガラスなどの絶縁基板１の少なくともＭＯＳＴＦＴ形
成領域に、プラズマＣＶＤ、触媒ＣＶＤ、減圧ＣＶＤ等
の気相成長法により、保護用の窒化シリコン膜及び酸化
シリコン膜の積層膜からなる下地保護膜１００を下記の
条件で形成する（以下、同様）。
【０１２３】この場合、ＭＯＳＴＦＴ形成のプロセス温
度によってガラス材質を使い分ける。２００〜５００℃
の低温の場合：ほうけい酸、アルミノけい酸ガラス等の
ガラス基板（５００×６００×０．５〜１．１μｍ
厚）、耐熱性樹脂基板を用いてもよい。６００〜１００
０℃の高温の場合：石英ガラス、結晶化ガラス等の耐熱
性ガラス基板（６〜１２インチφ、７００〜８００μｍ
厚）を用いてもよい。保護膜用の窒化シリコン膜はガラ
ス基板からのＮａイオンストップのために形成するが、
合成石英ガラスを用いる場合は不要である。
【０１２４】また、触媒ＣＶＤを用いる場合、図５及び
図６に示したと同様の装置が使用可能であるが、触媒体
の酸化劣化防止のために、水素系キャリアガスを供給し
て触媒体を所定温度（約１６００〜１８００℃、例えば
約１７００℃）に加熱し、成膜後は触媒体を問題ない温
度まで冷却して水素系キャリアガスをカットする必要が
ある。
【０１２５】成膜条件としては、チャンバ内に水素系キ
ャリアガス（水素、アルゴン＋水素、ヘリウム＋水素、
ネオン＋水素等）を常時流し、流量と圧力、サセプタ温
度を下記の所定の値に制御する。 チャンバ内圧力：０．１〜１０Ｐａ程度、例えば１Ｐａ サセプタ温度 ：３５０℃ 水素系キャリアガス流量（混合ガスの場合、水素は８０
〜９０モル％）：１００〜２００ＳＣＣＭ
【０１２６】また、窒化シリコン膜は、次の条件で５０
〜２００ｎｍ厚に形成する。Ｈ2をキャリアガスとし、
原料ガスとしてモノシラン（ＳｉＨ4）にアンモニア
（ＮＨ3）を適量比率で混合して形成。 Ｈ2流量：１００〜２００ＳＣＣＭ、ＳｉＨ4流量：１〜
２ＳＣＣＭ、ＮＨ3流量：３〜５ＳＣＣＭ
【０１２７】また、酸化シリコン膜は、次の条件で５０
〜２００ｎｍ厚に形成する。Ｈ2をキャリアガス、原料
ガスとしてモノシラン（ＳｉＨ4）にＨｅ希釈Ｏ2を適量
比率で混合して形成。 Ｈ2流量：１００〜２００ＳＣＣＭ、ＳｉＨ4流量：１〜
２ＳＣＣＭ、Ｈｅ希釈Ｏ2流量：０．１〜１ＳＣＣＭ
【０１２８】なお、ＲＦプラズマＣＶＤで成膜する場合
の条件は次の通りである。酸化シリコン膜は、ＳｉＨ4
流量：５〜１０ＳＣＣＭ、Ｎ2Ｏ流量：１０００ＳＣＣ
Ｍ、ガス圧：５０〜７０Ｐａ、ＲＦパワー：１０００
Ｗ、基板温度：３５０℃で形成する。
【０１２９】また、窒化シリコン膜は、ＳｉＨ4流量：
５０〜１００ＳＣＣＭ、ＮＨ3流量：２００〜２５０Ｓ
ＣＣＭ、Ｎ2流量：７００〜１０００ＳＣＣＭ、ガス
圧：５０〜７０Ｐａ、ＲＦパワー：１３００Ｗ、基板温
度：２５０℃で形成する。
【０１３０】次いで、図１の（２）に示すように、触媒
ＣＶＤ又はプラズマＣＶＤ又はスパッタリング等によっ
て、触媒元素、例えば錫又はニッケルを１０18〜１０20
ａｔｏｍｓ／ｃｃドープした（これはＣＶＤ時又は成膜
後のイオン注入によってドープしてよい。）低級結晶性
シリコン膜７Ａを５０ｎｍ厚に形成する。但し、この錫
又はニッケルのドーピングは必ずしも必要ではない（以
下、同様）。そして、連続して保護及び反射低減用の酸
化シリコン膜を１０〜３０ｎｍ厚に形成する。
【０１３１】この場合、図５及び図６に示した装置を用
い、上記の触媒ＣＶＤにより下記の条件で低級結晶性半
導体薄膜としての例えば錫又はニッケルドープの低級結
晶性シリコンを気相成長させる。錫をドープする場合
は、下記のガスとして供給でき、ニッケルをドープする
場合は、イオン注入又はイオンドーピング法により薄膜
形成後にドープしてよい。
【０１３２】触媒ＣＶＤによるアモルファスシリコン含
有微結晶シリコンの成膜：Ｈ2をキャリアガス、原料ガ
スとしてモノシラン（ＳｉＨ4）、水素化錫（ＳｎＨ4）
を適量比率で混合して形成。Ｈ2流量：１５０ＳＣＣ
Ｍ、ＳｉＨ4流量：１５ＳＣＣＭ、ＳｎＨ4流量：１５Ｓ
ＣＣＭ。この時、原料ガスのシラン系ガス（シラン又は
ジシラン又はトリシラン等）に、ｎ型のリン又はひ素又
はアンチモン等を適量混入したり、又はｐ型のボロン等
を適量混入することにより、任意のｎ又はｐ型不純物キ
ャリア濃度の錫含有シリコン膜を形成してもよい。 ｎ型化の場合：ホスフィン（ＰＨ3）、アルシン（Ａｓ
Ｈ3）、スチビン（ＳｂＨ3） ｐ型化の場合：ジボラン（Ｂ2Ｈ6）
【０１３３】なお、上記の各膜を同一のチャンバで形成
する場合は、水素系キャリアガスを常時供給し、触媒体
を所定温度に加熱してスタンバイをしておき、次のよう
に処理してよい。
【０１３４】モノシランにアンモニアを適当比率で混合
して所定膜厚の窒化シリコン膜を形成し、前の原料ガス
等を十分に排出した後に、連続してモノシランとＨｅ希
釈Ｏ 2を適当比率で混合して所定膜厚の酸化シリコン膜
を形成し、前の原料ガス等を十分に排出した後に、連続
してモノシランとＳｎＨ4を適量比率で混合して所定膜
厚の錫含有アモルファスシリコン含有微結晶シリコン膜
を形成し、前の原料ガス等を十分に排出した後に、連続
してモノシランとＨｅ希釈Ｏ2を適当比率で混合して所
定膜厚の酸化シリコン膜を形成する。成膜後は原料ガス
をカットし、触媒体を問題ない温度まで冷却して水素系
キャリアガスをカットする。この時、絶縁膜形成時の原
料ガスは傾斜減少又は傾斜増加させて、傾斜接合の複合
又は積層絶縁膜、例えば酸化シリコン／窒化シリコン積
層膜としてもよい。
【０１３５】或いは、それぞれ独立したチャンバで形成
する場合は、各チャンバ内に水素系キャリアガスを常時
供給し、触媒体を所定温度に加熱してスタンバイしてお
き、次のように処理してよい。Ａチャンバに移し、モノ
シランにアンモニアを適量比率で混合して所定膜厚の窒
化シリコン膜を形成する。次にＢチャンバに移し、モノ
シランにＨｅ希釈Ｏ2を適量比率で混合して酸化シリコ
ン膜を形成する。次にＣチャンバに移し、モノシランと
ＳｎＨ4を適量比率で混合して錫含有のアモルファスシ
リコン含有微結晶シリコン膜を形成する。次にＢチャン
バに移し、モノシランにＨｅ希釈Ｏ2を適量比率で混合
して酸化シリコン膜を形成する。成膜後は原料ガスをカ
ットし、触媒体を問題ない温度まで冷却して水素系キャ
リアガスをカットする。この時に、それぞれのチャンバ
内に水素系キャリアガスとそれぞれの原料ガスを常時供
給して、スタンバイの状態にしておいてもよい。
【０１３６】ＲＦプラズマＣＶＤで低級結晶性シリコン
膜を成膜する条件は、ＳｉＨ4：１００ＳＣＣＭ、Ｈ2：
１００ＳＣＣＭ、ガス圧：１．３３×１０4Ｐａ、ＲＦ
パワー：１００Ｗ、基板温度：３５０℃である。
【０１３７】次いで、図１の（３）に示すように、本発
明のレーザーアニールを行なう。例えば、大気圧窒素ガ
ス中で、Ｎｄ：ＹＡＧ（１０６４ｎｍ）を非線形光学結
晶で１／３光高調波変調した波長３５５ｎｍのＵＶレー
ザービーム２１０を図７に示したようにして照射エネル
ギー密度３００〜５００ｍＪ／ｃｍ2で照射し、アモル
ファスシリコン又は微結晶シリコン膜７Ａを溶融又は半
溶融状態とし、徐冷却により、触媒元素の除かれた大粒
径で高結晶化率の多結晶性シリコン膜７を５０ｎｍ厚に
形成する。
【０１３８】このとき、図７中に示すように、結晶化助
長の役目が終わった触媒元素やその他の不純物元素が、
スキャニング終端の高温のシリコン溶融帯又は半溶融帯
７Ｂに吸出（偏析）されてゲッタリングされ、例えば触
媒元素及び不純物元素濃度が１×１０15ａｔｏｍｓ／ｃ
ｃ以下まで低減した高純度の大粒径多結晶性シリコン膜
が形成される。
【０１３９】また、このときに、複数の光高調波変調Ｕ
Ｖレーザー光の照射により、連続してシリコン溶融又は
半溶融と冷却を繰り返す、いわゆる多重帯精製法によ
り、さらに高結晶化と、触媒元素及びその他の不純物元
素のゲッタリングを促進して、高純度化を図ってもよ
い。そして、このレーザースキャニング方向に多結晶性
シリコンの結晶軸が揃うので、結晶粒界の不整が少な
く、キャリア移動度を高くすることができる。
【０１４０】なお、この本発明のレーザーアニール前に
予め、膜７Ａ中にイオン注入又はイオンドーピングによ
り触媒金属（ニッケルなど）をドーピングしておくのが
よい。また本発明のレーザーアニール時に、低級結晶性
シリコン膜の表面に保護用の酸化シリコン膜又は窒化シ
リコン膜又は酸窒化シリコン膜又は酸化シリコン／窒化
シリコン積層膜等が存在していると、アニール時に溶融
したシリコンが飛散したり、表面張力によるシリコン結
晶粒（塊）化がなく、良好に多結晶性シリコン膜を得る
ことができる。
【０１４１】又、基板温度上昇の低減と結晶化促進のた
めに、低級結晶性シリコン膜をアイランド化した後、又
は保護用酸化シリコン膜で被覆された低級結晶性シリコ
ン膜をアイランド化した後に、本発明のレーザーアニー
ルしても、良好な多結晶性シリコン膜を得ることができ
る。
【０１４２】また、適当な条件で前記レーザーアニール
を後述のゲートチャンネル／ソース／ドレイン領域形成
後に行うと、結晶化促進と同時にゲートチャンネル／ソ
ース／ドレイン領域に注入されたｎ型又はｐ型キャリア
不純物（燐、ひ素、ボロン等）が活性化されるので、生
産性が良い場合がある。
【０１４３】そして次に、多結晶性シリコン膜７をソー
ス、チャンネル及びドレイン領域とするＭＯＳＴＦＴの
作製を行なう。
【０１４４】即ち、図２の（４）に示すように、汎用フ
ォトリソグラフィ及びエッチング技術により保護及び反
射低減用酸化シリコン膜を除去し、更に多結晶性シリコ
ン膜７をアイランド化した後、ｎＭＯＳＴＦＴ用のチャ
ンネル領域の不純物濃度制御によるしきい値（Ｖth）の
最適化のために、ｐＭＯＳＴＦＴ部をフォトレジスト９
でマスクし、イオン注入又はイオンドーピングによりｐ
型不純物イオン（例えばボロンイオン）１０を例えば５
×１０11ａｔｏｍｓ／ｃｍ2のドーズ量でドーピング
し、１×１０17ａｔｏｍｓ／ｃｃのアクセプタ濃度に設
定し、多結晶シリコン膜７の導電型をｐ型化した多結晶
性シリコン膜１１とする。
【０１４５】次いで、図２の（５）に示すように、ｐＭ
ＯＳＴＦＴ用のチャンネル領域の不純物濃度制御による
しきい値（Ｖth）の最適化のために、今度はｎＭＯＳＴ
ＦＴ部をフォトレジスト１２でマスクし、イオン注入又
はイオンドーピングによってｎ型不純物イオン（例えば
燐イオン）１３を例えば１×１０12ａｔｏｍｓ／ｃｍ 2
のドーズ量でドーピングし、２×１０17ａｔｏｍｓ／ｃ
ｃのドナー濃度に設定し、多結晶性シリコン膜７の導電
型をｎ型化した多結晶性シリコン膜１４とする。
【０１４６】次いで、図３の（６）に示すように、触媒
ＣＶＤ等によりゲート絶縁膜の酸化シリコン膜８を５０
ｎｍ厚に形成した後、ゲート電極材料としてのリンドー
プド多結晶シリコン膜１５を例えば２〜２０ＳＣＣＭの
ＰＨ3及び２０ＳＣＣＭのＳｉＨ4の供給下での上記と同
様の触媒ＣＶＤ法によって厚さ例えば４００ｎｍ厚に堆
積させる。
【０１４７】次いで、図３の（７）に示すように、フォ
トレジスト１６を所定パターンに形成し、これをマスク
にしてリンドープド多結晶シリコン膜１５をゲート電極
形状にパターニングし、更に、フォトレジスト１６の除
去後に図３の（８）に示すように、例えば触媒ＣＶＤ等
により酸化シリコン膜１７を２０ｎｍ厚に形成する。
【０１４８】次いで、図３の（９）に示すように、ｐＭ
ＯＳＴＦＴ部をフォトレジスト１８でマスクし、イオン
注入又はイオンドーピングによりｎ型不純物である例え
ば燐イオン１９を例えば１×１０15ａｔｏｍｓ／ｃｍ2
のドーズ量でドーピングし、２×１０20ａｔｏｍｓ／ｃ
ｃのドナー濃度に設定し、ｎＭＯＳＴＦＴのｎ+型ソー
ス領域２０及びドレイン領域２１をそれぞれ形成する。
【０１４９】次いで、図４の（１０）に示すように、ｎ
ＭＯＳＴＦＴ部をフォトレジスト２２でマスクし、イオ
ン注入又はイオンドーピングによりｐ型不純物である例
えばボロンイオン２３を例えば１×１０15ａｔｏｍｓ／
ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍ
ｓ／ｃｃのアクセプタ濃度に設定し、ｐＭＯＳＴＦＴの
ｐ+型ソース領域２４及びドレイン領域２５をそれぞれ
形成する。この後に、Ｎ2中、約９００℃で５分間程度
のアニールにより、各領域にドーピングされた不純物イ
オンを活性化させ、各々を設定された不純物キャリア濃
度に設定する。
【０１５０】こうしてゲート、ソース及びドレインを形
成するが、これらは上記したプロセス以外の方法で形成
することが可能である。
【０１５１】即ち、図１の（２）の工程後に、低級結晶
性シリコン膜７ＡをｐＭＯＳＴＦＴとｎＭＯＳＴＦＴ領
域にアイランド化する。これは、汎用フォトリソグラフ
ィ及びエッチング技術により、保護及び反射低減用酸化
シリコン膜はフッ酸系エッチング液で除去し、アモルフ
ァスシリコン含有微結晶シリコン膜はＣＦ4、ＳＦ6等の
プラズマエッチングで選択的に除去し、有機溶剤等でフ
ォトレジストを剥離洗浄する。次の本発明のレーザーア
ニール時のレーザービーム照射による急激な温度上昇で
のシリコン溶融と冷却時のストレスで、形成されるべき
多結晶性シリコン膜にひび割れが発生しやすいので、基
板温度上昇を低減するためにもアイランド化は重要なポ
イントである。この本発明のレーザーアニール前のアイ
ランド化は、熱放散を少なくしてシリコン溶融帯の冷却
を遅らせて結晶成長を促進する狙いと、不要なシリコン
溶融帯での基板温度上昇を低減するものである。
【０１５２】そして、上述と同様にして低級結晶性シリ
コン膜７Ａに対して本発明のレーザーアニールを行った
後、保護及び反射低減用酸化シリコン膜を除去し、上述
と同様にフォトレジストマスクでｐＭＯＳＴＦＴ領域に
イオン注入又はイオンドーピング法によりｎ型不純物、
例えば燐イオンを１×１０12ａｔｏｍｓ／ｃｍ2のドー
ズ量でドーピングし、２×１０17ａｔｏｍｓ／ｃｃのド
ナー濃度に設定し、ｎＭＯＳＴＦＴ領域にｐ型不純物、
例えばボロンイオンを５×１０11ａｔｏｍｓ／ｃｍ2の
ドーズ量でドーピングし、１×１０17ａｔｏｍｓ／ｃｃ
のアクセプタ濃度に設定し、各チャンネル領域の不純物
濃度を制御し、Ｖthを最適化する。
【０１５３】そして、次に、汎用フォトリソグラフィ技
術により、フォトレジストマスクで各ソース／ドレイン
領域を形成する。ｎＭＯＳＴＦＴの場合、イオン注入又
はイオンドーピング法によりｎ型不純物、例えばひ素、
燐イオンを１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量で
ドーピングし、２×１０20ａｔｏｍｓ／ｃｃのドナー濃
度に設定し、ｐＭＯＳＴＦＴの場合、イオン注入又はイ
オンドーピング法によりｐ型不純物、例えばボロンイオ
ンを１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量でドーピ
ングし、２×１０20ａｔｏｍｓ／ｃｃのアクセプタ濃度
に設定する。
【０１５４】しかる後、多結晶性シリコン膜中のｎ型又
はｐ型不純物の活性化のために結晶化処理よりも低い照
射エネルギーの本発明のレーザーアニール又はハロゲン
ランプ等の赤外線ランプのＲＴＡ（Rapid Thermal Anne
al）により、例えば約１０００℃、３０秒程度の熱処理
でゲートチャンネル領域、ソース及びドレイン領域の不
純物イオン活性化を行う。しかる後（或いは不純物活性
化処理前に）、ゲート絶縁膜として酸化シリコン膜を形
成するが、必要に応じて連続して窒化シリコン膜と酸化
シリコン膜を形成する。即ち、触媒ＣＶＤ法により、水
素系キャリアガスとモノシランにＨｅ希釈Ｏ2を適量比
率で混合して酸化シリコン膜８を４０〜５０ｎｍ厚に形
成し、必要に応じて水素系キャリアガスとモノシランに
ＮＨ3を適量比率で混合して窒化シリコン膜を１０〜２
０ｎｍ厚に形成し、更に前記の条件で酸化シリコン膜を
４０〜５０ｎｍ厚に積層形成する。
【０１５５】次いで、図４の（１１）に示すように、全
面に上記したと同様の触媒ＣＶＤ法によって、水素系キ
ャリアガス１５０ＳＣＣＭを共通として、１〜２ＳＣＣ
Ｍのヘリウムガス希釈のＯ2、１５〜２０ＳＣＣＭのモ
ノシラン供給下で酸化シリコン膜２６を例えば５０ｎｍ
厚に、更に、１〜２０ＳＣＣＭのＰＨ3、１〜２ＳＣＣ
Ｍのヘリウム希釈のＯ2、１５〜２０ＳＣＣＭのモノシ
ラン供給下でフォスフィンシリケートガラス（ＰＳＧ）
膜２８を例えば４００ｎｍ厚に形成し、５０〜６０ＳＣ
ＣＭのＮＨ3、１５〜２０ＳＣＣＭのモノシラン供給下
で窒化シリコン膜２７を例えば２００ｎｍ厚に積層す
る。
【０１５６】次いで、図４の（１２）に示すように、上
記の積層絶縁膜の所定位置にコンタクト窓開けを行う。
即ち、汎用フォトリソグラフィ及びエッチング技術によ
りｎＭＯＳＴＦＴ及びｐＭＯＳＴＦＴのゲート、ソー
ス、ドレイン電極窓開けをフォトレジストパターンで形
成し、ＣＦ4、ＳＦ6等でパッシベーション用窒化シリコ
ン膜をプラズマエッチングし、酸化シリコン膜及びＰＳ
Ｇ膜をフッ酸系エッチング液でエッチングし、有機溶剤
等でフォトレジストを洗浄除去して、ｎＭＯＳＴＦＴ及
びｐＭＯＳＴＦＴのゲート、ソース、ドレイン領域を露
出形成する。
【０１５７】次いで、各コンタクトホールを含む全面に
１％Ｓｉ入りアルミニウムなどの電極材料をスパッタ法
等で１５０℃で１μｍの厚みに堆積し、これをパターニ
ングして、ｐＭＯＳＴＦＴ及びｎＭＯＳＴＦＴのそれぞ
れのソース又はドレイン電極２９（Ｓ又はＤ）とゲート
取出し電極又は配線３０（Ｇ）を形成し、トップゲート
型のＣＭＯＳＴＦＴを形成する。この後に、フォーミン
グガス中で４００℃、１時間の水素化処理及びシンター
処理をする。尚、触媒ＣＶＤ法により、アルミニウム化
合物ガス（例えばＡｌＣｌ3）を供給し、アルミニウム
を形成してもよい。
【０１５８】なお、上記のゲート電極の形成に代えて、
全面にＭｏ−Ｔａ合金等の耐熱性金属のスパッタ膜を１
００〜５００ｎｍ厚に形成し、汎用フォトリソグラフィ
及びエッチング技術により、ｎＭＯＳＴＦＴ及びｐＭＯ
ＳＴＦＴのゲート電極を形成してよい。
【０１５９】なお、シリコン合金溶融液の液相成長法と
本発明のレーザーアニールをトップゲート型多結晶シリ
コンＣＭＯＳＴＦＴの製法例について説明すると、ま
ず、上記の下地保護膜の形成後に、例えば下記のいずれ
かの方法で錫含有又は非含有のアモルファスシリコン含
有微結晶シリコン層を（析出）成長させた後、その上の
錫等の低融点金属膜を除去する。シリコンを含む錫等の
低融点金属溶融液を塗布し、冷却させる。シリコンを含
む錫等の低融点金属溶融液に浸漬し、引き上げて冷却さ
せる。シリコンを含む錫等の低融点金属膜を加熱溶融
し、冷却させる。シリコン膜の上に錫等の低融点金属膜
を形成し、加熱溶融及び冷却させる。錫等の低融点金属
膜の上にシリコン膜を形成し、加熱溶融及び冷却させ
る。
【０１６０】次いで、錫含有又は非含有のアモルファス
シリコン含有微結晶シリコン層をアイランド化して、ｐ
ＭＯＳＴＦＴ部とｎＭＯＳＴＦＴ部に分割し、イオン注
入又はイオンドーピング法によりチャンネル領域の不純
物濃度を制御してＶthを最適化する（条件は、上述した
ものに準ずる）。しかる後に、イオン注入又はイオンド
ーピング法によりｐＭＯＳＴＦＴ部とｎＭＯＳＴＦＴ部
のソース、ドレインを形成する（条件は、上述したもの
に準ずる）。
【０１６１】次いで、本発明のレーザーアニールで結晶
化促進とイオン活性化を行なう（条件は、上述したもの
に準ずる）。連続して触媒ＣＶＤによりゲート絶縁膜の
酸化シリコン膜を形成するが、必要に応じて連続して窒
化シリコン膜及び酸化シリコン膜を形成する（成膜条件
は、上述したものに準ずる）。これ以降のプロセスは、
上述したものと同様である。また、この液相成長法を用
いる方法は、後述のボトムゲート型、デュアルゲート型
ＣＭＯＳＴＦＴ等についても、同様に適用されてよい。
【０１６２】スパッタリング法による低級結晶性シリコ
ン膜の本発明のレーザーアニールを用いたトップゲート
型多結晶性シリコンＣＭＯＳＴＦＴの製法例について説
明すると、まず、上記の下地保護膜をスパッタリングで
形成する。即ち、絶縁性基板の全面に、窒化シリコンタ
ーゲットをアルゴンガス圧０．１３３〜１．３３Ｐａの
真空中でスパッタリングして、窒化シリコン膜を５０〜
２００ｎｍ厚に形成し、この窒化シリコン膜の全面に、
酸化シリコンターゲットをアルゴンガス圧０．１３３〜
１．３３Ｐａの真空中でスパッタリングして、酸化シリ
コン膜を１００〜２００ｎｍ厚に積層形成する。
【０１６３】次に、例えば錫を０．１〜１ａｔ％含有す
る或いは非含有のシリコンターゲットを、アルゴンガス
圧０．１３３〜１．３３Ｐａの真空中でスパッタリング
して、絶縁性基板の少なくともＴＦＴ形成領域に５０ｎ
ｍ厚の例えば錫含有又は錫非含有のアモルファスシリコ
ン膜を形成する。
【０１６４】次に、このアモルファスシリコン膜の全面
に、酸化シリコンターゲットを、アルゴンガス圧０．１
３３〜１．３３Ｐａの真空中でスパッタリングして、酸
化シリコン膜を１０〜３０ｎｍ厚に形成する。
【０１６５】なお、共通のシリコンターゲットで、アル
ゴンガス＋窒素ガス（５〜１０モル％）のスパッタリン
グで窒化シリコン膜を、アルゴンガス＋酸素ガス（５〜
１０モル％）のスパッタリングで酸化シリコン膜を、ア
ルゴンガスのスパッタリングでアモルファスシリコン膜
を、さらにアルゴンガス＋酸素ガス（５〜１０モル％）
のスパッタリングで酸化シリコン膜を連続積層形成して
もよい。
【０１６６】次いで、形成した錫含有又は非含有のアモ
ルファスシリコン膜をアイランド化し、ｐＭＯＳＴＦＴ
部とｎＭＯＳＴＦＴ部に分割する（条件は気相成長法の
場合に準ずる）。しかる後に、イオン注入又はイオンド
ーピングによりゲートチャンネル、ソース、ドレイン領
域を形成する（条件は気相成長法の場合に準ずる）。
【０１６７】次いで、錫含有又は非含有のアモルファス
シリコン膜を前記レーザーアニールする。このレーザー
アニールにより、多結晶性シリコン膜化し、同時にイオ
ン注入又はイオンドーピングしたｎ型又はｐ型不純物を
活性化して、ゲートチャンネル、ソース、ドレイン領域
の最適なキャリア不純物濃度を形成する。尚、上記と同
様に、結晶化のレーザーアニールと、イオン活性化のＲ
ＴＡ処理に分けて処理してもよいことは言うまでもな
い。
【０１６８】次いで、保護及び反射低減用の酸化シリコ
ン膜を除去して、ゲート絶縁膜としての酸化シリコン膜
を形成するが、必要に応じて連続して窒化シリコン膜及
び酸化シリコン膜を形成する。即ち、触媒ＣＶＤ法等に
より、酸化シリコン膜を４０〜５０ｎｍ厚、窒化シリコ
ン膜を１０〜２０ｎｍ厚、酸化シリコン膜を４０〜５０
ｎｍ厚に連続形成する（成膜条件は上述したものに準ず
る）。
【０１６９】以降のプロセスは、上述したものと同様で
ある。また、このスパッタリング膜を用いる方法は、後
述のボトムゲート型、デュアルゲート型ＣＭＯＳＴＦＴ
等についても、同様に適用されてよい。
【０１７０】なお、上記の低級結晶性シリコン膜の形成
と本発明のレーザーアニールを必要回数繰り返すことに
より、高結晶性、高純度の単結晶性シリコンに近い大粒
径多結晶性シリコン厚膜を形成できるので、ＣＣＤエリ
ア／リニアセンサ、バイポーラＬＳＩ、太陽電池等の厚
膜に必要なデバイスに好適となる。つまり、１回目の本
発明のレーザーアニールにより、例えば２００〜３００
ｎｍ厚の大粒径多結晶性シリコン薄膜を形成する。そし
て、その上に低級結晶性シリコン膜を２００〜３００ｎ
ｍ厚に積層する。そして、２回目の本発明のレーザーア
ニールにより、下地膜をシードとして例えば２００〜３
００ｎｍ厚の大粒径多結晶性シリコン薄膜を積層形成し
て、約４００〜６００ｎｍ厚の大粒径多結晶性シリコン
膜を形成する。こうした工程を必要回数繰り返すことに
より、μｍ単位膜厚の大粒径多結晶性シリコン厚膜を積
層形成できる。なお、この厚膜も本発明の「多結晶性シ
リコン薄膜」の概念に含まれる。
【０１７１】このような積層の場合、下地の大粒径多結
晶性シリコン薄膜が次の本発明のレーザーアニール時の
結晶核（シード）となり、より大きな粒径の多結晶性シ
リコン薄膜が次々と積層していくので、厚膜の表面に近
くなる程、高結晶性、高純度の単結晶シリコンに近い大
粒径多結晶性シリコン厚膜を形成できる。従って、ＭＯ
ＳＬＳＩのみならず、一般に厚膜の表面を能動及び受動
素子領域とするＣＣＤエリア／リニアセンサ、バイポー
ラＬＳＩ、太陽電池等の厚膜が必要なデバイスに好適と
なる。
【０１７２】〔Ｉ〕なお、上記したようにアイランド化
後に本発明のレーザーアニールを行う場合、次の（１）
〜（４）の処理のいずれかを行うのがよい。 （１）低温プロセス（Ａ）では、酸化シリコン（以下、
ＳｉＯ2）／窒化シリコン（以下、ＳｉＮx）積層膜付き
低級結晶性シリコン膜（以下、例えばアモルファスシリ
コン膜）をパターニングしてアイランド化する。本発明
のレーザーアニールで多結晶性シリコン化した後に、Ｓ
ｉＮx膜のみを剥離し、ＳｉＯ2又はＳｉＯ2／ＳｉＮx膜
を積層し、ゲート絶縁膜のＳｉＯ2又はＳｉＯ2／ＳｉＮ
x／ＳｉＯ2積層膜を形成する。ここで低温プロセスと
は、基板に、ほうけい酸ガラス、アルミノけい酸ガラス
等の低歪点ガラスを使用することを意味する（以下、同
様）。また、窒化シリコン膜は、プラズマＣＶＤ等の低
温成膜で形成されるので、完全なＳｉ3Ｎ4ではなく、Ｓ
ｉＮxと表示する（以下、同様）。
【０１７３】（２）低温プロセス（Ｂ）では、ＳｉＯ2
（又はＳｉＮx）膜付きアモルファスシリコン膜をパタ
ーニングしてアイランド化する。本発明のレーザーアニ
ールで多結晶性シリコン化した後に、ＳｉＯ2（又はＳ
ｉＮx）膜を剥離し、ゲート絶縁膜のＳｉＯ2又はＳｉＯ
2／ＳｉＮx／ＳｉＯ2積層膜を形成する。
【０１７４】（３）低温プロセス（Ｃ）では、アモルフ
ァスシリコン膜をパターニングしてアイランド化した後
に、本発明のレーザーアニールを施し、しかる後にゲー
ト絶縁膜のＳｉＯ2又はＳｉＯ2／ＳｉＮx／ＳｉＯ2積層
膜を形成する。
【０１７５】（４）高温プロセス（Ａ）では、アモルフ
ァスシリコン膜をパターニングしてアイランド化した
後、本発明のレーザーアニールし、しかる後に高温（１
０００℃、３０分）の熱酸化作用で多結晶性シリコン膜
の表面を酸化させてゲート絶縁膜を形成する。ここで高
温プロセスとは、石英ガラスを使用することを意味する
（以下、同様）。
【０１７６】〔II〕また、アイランド化前の本発明のレ
ーザーアニールの場合は、次の（１）〜（４）の処理の
いずれかを行うのがよい。 （１）低温プロセス（Ｄ）では、ＳｉＯ2／ＳｉＮx積層
膜付きアモルファスシリコン膜を本発明のレーザーアニ
ール後にパターニングしてアイランド化する。その後
に、ＳｉＮx膜のみを剥離し、ＳｉＯ2又はＳｉＯ2／Ｓ
ｉＮx膜を積層し、ゲート絶縁膜のＳｉＯ2又はＳｉＯ2
／ＳｉＮx／ＳｉＯ2積層膜を形成する。
【０１７７】（２）低温プロセス（Ｅ）では、ＳｉＯ2
（又はＳｉＮx）膜付きアモルファスシリコン膜を本発
明のレーザーアニールした後に、パターニングしてアイ
ランド化する。その後に、ＳｉＯ2（又はＳｉＮx）膜を
剥離し、ＳｉＯ2又はＳｉＯ2／ＳｉＮx／ＳｉＯ2膜を積
層し、それぞれをゲート絶縁膜とする。
【０１７８】（３）低温プロセス（Ｆ）では、アモルフ
ァスシリコン膜を本発明のレーザーアニールした後に、
パターニングしてアイランド化する。その後に、ＳｉＯ
2又はＳｉＯ2／ＳｉＮx／ＳｉＯ2膜を積層して、それぞ
れをゲート絶縁膜とする。
【０１７９】（４）高温プロセス（Ｂ）では、アモルフ
ァスシリコン膜を本発明のレーザーアニールした後に、
パターニングしてアイランド化し、高温（１０００℃、
３０分）の熱酸化作用で多結晶性シリコン膜を熱酸化さ
せてゲート絶縁膜を形成する（石英ガラス使用）。
【０１８０】上記の〔Ｉ〕、〔II〕ともに、低温プロセ
ス用ＳｉＯ2は触媒ＣＶＤ、プラズマＣＶＤ、ＴＥＯＳ
系プラズマＣＶＤ等で形成し、ＳｉＮxは触媒ＣＶＤ、
プラズマＣＶＤ等で形成する。高温プロセスは、上記の
ように高温熱酸化で多結晶性シリコンを熱酸化させて良
質のＳｉＯ2膜を形成する。従って、多結晶性シリコン
膜厚は厚めに形成しておく必要がある。
【０１８１】上述したように、本実施の形態によれば、
下記（ａ）〜（ｌ）の優れた作用効果を得ることができ
る。
【０１８２】（ａ）非線形光学効果により光高調波発生
された高出力のＵＶ又は／及びＤＵＶレーザービームを
照射して、アモルファスシリコン膜等の低級結晶性半導
体薄膜を溶融又は半溶融状態に加熱し或いは非溶融状態
で加熱し、冷却させて結晶化する、いわゆる光高調波変
調ＵＶ又は／及びＤＵＶレーザーアニールにより、高い
照射エネルギーを低級結晶性半導体薄膜に与え、これを
溶融又は半溶融状態に加熱し或いは非溶融状態で加熱
し、冷却することにより、大粒径の高キャリア移動度、
高品質の多結晶性シリコン膜等の多結晶性又は単結晶性
半導体薄膜が得られ、生産性が大幅に向上し、大幅なコ
ストダウンが可能となる。
【０１８３】（ｂ）本発明のレーザーアニールは、上記
加熱帯を移動させながら行う、いわゆる帯精製法によ
り、結晶化助長のために予め添加され、その役割を終え
たＮｉ等の触媒元素やその他の不純物元素が高温の溶融
帯に偏析するので、容易に除去でき、膜中に残存するこ
とがないため、大粒径での高キャリア移動度、高品質の
多結晶半導体薄膜が得られ易い。さらに、このときに、
複数の本発明のレーザービーム照射により連続して溶融
帯と冷却部を繰り返す、いわゆる多重帯精製法により、
さらなる大粒径、高品質の多結晶性半導体薄膜が得られ
る。この高純度化により、半導体特性が損なわれること
がなくなり、作製する素子の安定性、信頼性が向上す
る。そして、光高調波変調ＵＶ又は／及びＤＵＶレーザ
ーアニールでの帯精製法又は多重帯精製法という簡単な
プロセスにより、結晶化助長の役割が終わった触媒元素
やその他の元素が効率良く除去されるので、工数削減に
よるコストダウンが可能となる。
【０１８４】（ｃ）レーザースキャニング方向に多結晶
性シリコン等の結晶粒が揃うので、この方向にＴＦＴを
形成することにより、結晶粒界の不整及び膜ストレスが
低減し、高キャリア移動度の多結晶性シリコン膜等を形
成できる。
【０１８５】（ｄ）光高調波変調ＵＶ又は／及びＤＵＶ
レーザーアニールの帯精製法又は多重帯精製法により結
晶化させた多結晶性シリコン等の膜上に低級結晶性シリ
コン等の膜を積層し、再度このレーザーアニールで結晶
化する方法を繰り返すことにより、μｍ単位の厚みで大
粒径での高キャリア移動度、高品質の多結晶性シリコン
膜等を積層形成できる。これにより、ＭＯＳＬＳＩのみ
ならず、高性能、高品質のバイポーラＬＳＩ、ＣＭＯＳ
センサ、ＣＣＤエリア／リニアセンサ、太陽電池等も形
成できる。
【０１８６】（ｅ）光高調波変調ＵＶ又は／及びＤＵＶ
レーザーは、その波長、照射強度及び照射時間等の制
御、更には線状、長方形状又は正方形状に集光整形し
て、レーザービーム径及びレーザースキャニングピッチ
などを自由に設定でき、照射強度、つまり溶融効率及び
スループット向上でのコストダウンが図れる。しかも、
固定した基板にレーザー光をガルバノメータスキャニ
ングさせること、固定したレーザー光に対して基板を
高精度ステッピングモータでステップ＆リピート移動さ
せる等の加熱溶融及び冷却方法により、更には複数のレ
ーザーで同期してスキャニングすることにより、大面積
（例えば１ｍ×１ｍ）も短時間でアニールすることがで
き、任意の結晶粒及び純度の多結晶性シリコン膜等が大
面積に得られるので、生産性が高く、コストダウンが可
能となる。
【０１８７】（ｆ）紫外線領域を満足する光源には、Ｈ
ｅ−Ｃｄ（ヘリウム−カドミウム）レーザー、Ａｒ（ア
ルゴン）レーザー、エキシマレーザー（弗化アルゴン
（ＡｒＦ）、弗化クリプトン（ＫｒＦ）、塩化キセノン
（ＸｅＣｌ）、弗化キセノン（ＸｅＦ）等）等がある
が、いずれもガス放電により発振される紫外線領域の短
い波長を持つレーザー装置である。特にエキシマレーザ
ー装置は、原料ガスとして極めて反応性が高い危険なハ
ロゲンガスを使用し、保守整備、ハンドリング等に問題
があり、また原料ガスの交換頻度が高く、ランニングコ
スト、作業効率上の問題もあり、装置が大型で消費電力
が大きく高価であった。これに対して、非線形光学結晶
で光高調波発生させたＵＶ又は／及びＤＵＶレーザー
は、例えば高出力の半導体レーザー励起ＹＡＧ（Ｎｄ：
ＹＡＧ；ネオジウム添加のイットリウム・アルミニウム
・ガーネット）レーザーを基本波としているので、安全
で保守整備が容易であり、安定した高出力を示し、小型
で低消費電力であって安価なレーザー装置が実現する。
例えばＮｄ：ＹＡＧ等の半導体励起固体レーザーを非線
形光学結晶で光高調波変調して発生した３５５ｎｍレー
ザービームを用いたアニール装置は、現行主流の塩化キ
セノン（ＸｅＣｌ：波長３０８ｎｍ）エキシマレーザー
アニール装置のエキシマレーザー発振器に比べて、はる
かに安価であるため、大幅なコストダウンができる。
【０１８８】（ｇ）こうしたＸｅＣｌ、ＫｒＦ等のエキ
シマレーザーアニール処理はｎｓｅｃオーダーのパルス
発振型レーザーを用いるので、その出力の安定性に課題
があり、照射面のエネルギー分布のばらつき、得られた
結晶化半導体膜のばらつき、ＴＦＴごとの素子特性のば
らつきが見られる。そこで、４００℃程度の温度を付与
しつつエキシマレーザーパルスを例えば５回、３０回な
どの多数回照射する方法が採られているが、それでも、
照射ばらつきによる結晶化半導体膜及びＴＦＴ素子特性
のばらつき、スループット低下での生産性低下によるコ
ストアップがある。これに対して光高調波波長ＵＶ又は
／及びＤＵＶレーザーアニールでは、例えばアモルファ
スシリコン膜の光吸収効率の高い２００〜４００ｎｍ波
長を任意に選出し、高出力単一波長のレーザービーム照
射が可能であるので、照射面のエネルギー分布のばらつ
き、得られた結晶化半導体膜のばらつき、ＴＦＴごとの
素子特性のばらつきが少なく、高いスループットでの高
生産性によるコストダウンが可能である。
【０１８９】（ｈ）本発明に用いる光高調波変調ＵＶ又
は／及びＤＵＶレーザーは、基本波と非線形光学結晶の
選択及び組み合わせにより、波長、照射強度等の制御が
容易で、例えばアモルファスシリコン膜の光吸収効率の
高い２００〜４００ｎｍ波長を任意に選出し、高出力単
一波長のレーザービーム照射が可能となる。使用可能な
光高調波変調レーザーには、３００〜４００ｎｍの近紫
外線（ＵＶ）と、２００〜３００ｎｍの遠紫外線（ＤＵ
Ｖ）がある。この時に、半導体固体レーザーのみなら
ず、ガス放電により発振されるレーザーを基本波とし
て、光高調波変調でＵＶ又は／及びＤＵＶレーザーを発
生させてもよい。例えば、近紫外線レーザーには、Ｎ
ｄ：ＹＡＧ（波長１０６４ｎｍ）の１／３高調波の３５
５ｎｍ、Ｈｅ−Ｎｅ（波長６３２．８ｎｍ）の１／２高
調波の３１６．４ｎｍ、Ｈｅ−Ｎｅ（波長１．１５μ
ｍ）の１／３高調波の３８３．３ｎｍ、ルビー（波長６
９４．３ｎｍ）の１／２高調波の３４７．２ｎｍなどが
あり、遠紫外線レーザーには、Ａｒ（波長５１４．５ｎ
ｍ、４８８ｎｍ）の１／２高調波の２５７．８ｎｍ、２
４４ｎｍ、Ｋｒ（波長５２０．８ｎｍ、４７６．２ｎ
ｍ）の１／２高調波の２６０．４ｎｍ、２３８．１ｎ
ｍ、Ｈｅ−Ｃｄ（波長４４１．６ｎｍ）の１／２高調波
の２２０．８ｎｍなどがある。
【０１９０】（ｉ）更に、照射レーザー光を線状、長方
形または正方形状などに自由に集光整形してレーザービ
ーム照射できるので、照射面のエネルギー分布のばらつ
き、得られた結晶化半導体膜のばらつき、ＴＦＴごとの
素子特性のばらつきが少なく、高いスループットでの高
生産性によるコストダウンが実現する。
【０１９１】（ｊ）例えば、第３高調波発生の波長３５
５ｎｍのＵＶレーザービームで低級結晶性半導体薄膜を
溶融及び冷却させて結晶化させるときに、同時に波長１
０６４ｎｍの基本波の赤外光線レーザービーム、又は第
２高調波の波長５３２ｎｍの可視光線レーザービーム、
又はその赤外光線レーザービーム及び可視光線レーザー
ビームの混合レーザーを照射して、低級結晶性半導体薄
膜及びガラス基板を加熱できるので、半導体膜や基板が
十分に加熱されるために、結晶化を確実に行うことが容
易である。又、基本波や第２高調波を捨てずにこれらを
効率良く使用できるので、抵抗加熱又はハロゲンランプ
等による基板加熱電力を低減でき、全体として消費電力
を低減できる。
【０１９２】（ｋ）光高調波変調ＵＶ又は／及びＤＵＶ
レーザーアニールでは低温（２００〜４００℃）で適用
できるので、安価であって大型化が容易な低歪点ガラス
や耐熱性樹脂を採用でき、軽量化とコストダウンを図れ
る。
【０１９３】（ｌ）トップゲート型のみならず、ボトム
ゲート型、デュアルゲート型ＭＯＳＴＦＴでも、高いキ
ャリア移動度の多結晶性半導体膜又は単結晶性半導体膜
等が得られるために、この高性能の半導体膜を使用した
高速、高電流密度の半導体装置、電気光学装置、更には
高効率の太陽電池等の製法が可能となる。例えば、シリ
コン半導体装置、シリコン半導体集積回路装置、フィー
ルドエミッションディスプレイ（ＦＥＤ）装置、シリコ
ン−ゲルマニウム半導体装置、シリコン−ゲルマニウム
半導体集積回路装置、液晶表示装置、エレクトロルミネ
センス（有機／無機）表示装置、発光ポリマー表示装
置、発光ダイオード表示装置、光センサー装置、ＣＣＤ
エリア／リニアセンサ装置、ＣＭＯＳセンサ装置、太陽
電池装置等である。
【０１９４】第２の実施の形態 ＜ＬＣＤの製造例１＞本実施の形態は、高温プロセスに
よる多結晶性シリコンＭＯＳＴＦＴを用いたＬＣＤ（液
晶表示装置）に本発明を適用したものであり、以下その
製造例を示す。
【０１９５】まず、図１９の（１）に示すように、画素
部及び周辺回路部において、石英ガラス、結晶化ガラス
などの耐熱性絶縁基板６１（歪点約８００〜１１００
℃、厚さ５０ミクロン〜数ｍｍ）の一主面に、上述した
触媒ＣＶＤ法等によって、下地保護膜１００（ここでは
図示省略：以下、同様）を形成後に、この上に上記の触
媒ＣＶＤ等により低級結晶性シリコン膜６７Ａを形成す
る。更に、必要に応じて保護及び反射低減用酸化シリコ
ン膜を１０〜３０ｎｍ厚に形成する。
【０１９６】次いで、図１９の（２）に示すように、低
級結晶性シリコン膜６７Ａに上述のレーザーアニールを
施し、５０ｎｍ厚の多結晶性シリコン膜６７を形成す
る。
【０１９７】次いで、図１９の（３）に示すように、保
護及び反射低減用酸化シリコン膜を除去した後に、汎用
フォトリソグラフィ及びエッチング技術により多結晶性
シリコン膜６７をパターニング（アイランド化）し、ト
ランジスタ、ダイオード等の能動素子、抵抗、容量、イ
ンダクタンス等の受動素子の活性層を形成する。尚、以
降のプロセスは、ＴＦＴ作製について述べるが、他の素
子の作製も同様であることは言うまでもない。
【０１９８】次いで、多結晶性シリコン膜６７の各チャ
ンネル領域の不純物濃度制御によるＶthの最適化のため
に前記と同様のボロン又は燐等の所定の不純物のイオン
注入又はイオンドーピングを行なった後、図１９の
（４）に示すように、例えば上記と同様の触媒ＣＶＤ法
等によって多結晶性シリコン膜６７の表面に厚さ例えば
５０ｎｍ厚のゲート絶縁膜用の酸化シリコン膜６８を形
成する。触媒ＣＶＤ法等でゲート絶縁膜用の酸化シリコ
ン膜６８を形成する場合、基板温度及び触媒体温度は上
記したものと同様であるが、Ｈｅ希釈Ｏ2流量は１〜２
ＳＣＣＭ、モノシランガス流量は１５〜２０ＳＣＣＭ、
水素系キャリアガスは１５０ＳＣＣＭとしてよい。
【０１９９】次いで、図２０の（５）に示すように、ゲ
ート電極及びゲートライン材料として、例えばＭｏ−Ｔ
ａ合金をスパッタリングで厚さ例えば４００ｎｍ厚に堆
積させるか、或いは、リンドープド多結晶シリコン膜を
例えば水素系キャリアガス１５０ＳＣＣＭ、２〜２０Ｓ
ＣＣＭのＰＨ3及び２０ＳＣＣＭのモノシランガスの供
給下での上記と同様の触媒ＣＶＤ法等によって厚さ例え
ば４００ｎｍ厚に堆積させる。そして、汎用フォトリソ
グラフィ及びエッチング技術により、ゲート電極材料層
をゲート電極７５及びゲートラインの形状にパターニン
グする。なお、リンドープド多結晶シリコン膜の場合
は、フォトレジストマスクの除去後に、例えば９００℃
で６０分間、Ｏ2中での酸化処理でリンドープド多結晶
シリコン膜７５の表面に酸化シリコン膜を形成する。
【０２００】次いで、図２０の（６）に示すように、ｐ
ＭＯＳＴＦＴ部をフォトレジスト７８でマスクし、イオ
ン注入又はイオンドーピング法によりｎ型不純物である
例えばヒ素（又は燐）イオン７９を例えば１×１０15ａ
ｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０
20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ｎＭＯＳＴ
ＦＴのｎ+型ソース領域８０及びドレイン領域８１をそ
れぞれ形成する。
【０２０１】次いで、図２０の（７）に示すように、ｎ
ＭＯＳＴＦＴ部をフォトレジスト８２でマスクし、イオ
ン注入又はイオンドーピング法によりｐ型不純物である
例えばボロンイオン８３を例えば１×１０15ａｔｏｍｓ
／ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏ
ｍｓ／ｃｃのアクセプタ濃度に設定し、ｐＭＯＳＴＦＴ
のｐ+型ソース領域８４及びドレイン領域８５をそれぞ
れ形成する。その後に、Ｎ2中、約９００℃で５分間程
度のアニールにより、各領域にドーピングされた不純物
イオンを活性化させ、各々設定された不純物キャリア濃
度に設定する。
【０２０２】次いで、図２０の（８）に示すように、全
面に上記したと同様の触媒ＣＶＤ法等によって、水素系
キャリアガス１５０ＳＣＣＭを共通として、１〜２ＳＣ
ＣＭのＨｅ希釈Ｏ2、１５〜２０ＳＣＣＭのモノシラン
供給下で酸化シリコン膜を例えば５０ｎｍ厚に、更に、
１〜２０ＳＣＣＭのＰＨ3、１〜２ＳＣＣＭのＨｅ希釈
Ｏ2、１５〜２０ＳＣＣＭのモノシラン供給下でフォス
フィンシリケートガラス（ＰＳＧ）膜を例えば４００ｎ
ｍ厚に形成し、５０〜６０ＳＣＣＭのＮＨ3、１５〜２
０ＳＣＣＭのモノシラン供給下で窒化シリコン膜を例え
ば２００ｎｍ厚に積層し、これらの絶縁膜の積層によっ
て層間絶縁膜８６を形成する。なお、このような層間絶
縁膜は、上記とは別の通常の方法、例えばプラズマＣＶ
Ｄ等で形成してもよい。
【０２０３】次いで、図２１の（９）に示すように、上
記の絶縁膜８６の所定位置にコンタクト窓開けを行い、
各コンタクトホールを含む全面にアルミニウムなどの電
極材料をスパッタ法等で１μｍの厚みに堆積し、これを
パターニングして、画素部のｎＭＯＳＴＦＴのソース電
極８７及びデータライン、周辺回路部のｐＭＯＳＴＦＴ
及びｎＭＯＳＴＦＴのソース電極８８、９０とドレイン
電極８９、９１及び配線をそれぞれ形成する。尚、この
時に、触媒ＣＶＤ法によりアルミニウムを形成してもよ
い。
【０２０４】次いで、表面上に酸化シリコン膜等の層間
絶縁膜９２をＣＶＤ法等で形成した後、フォーミングガ
ス中で４００℃、３０分の水素化及びシンター処理す
る。そして、図２１の（１０）に示すように、画素部の
ｎＭＯＳＴＦＴのドレイン領域において層間絶縁膜９２
及び８６にコンタクトホールを開け、例えばＩＴＯ（In
dium Tin Oxide：インジウム酸化物にスズをドープした
透明電極材料）を真空蒸着法等で全面に堆積させ、パタ
ーニングして画素部のｎＭＯＳＴＦＴのドレイン領域８
１に接続された透明画素電極９３を形成する。その後
に、熱処理（フォーミングガス中で２００〜２５０℃、
１時間）により、コンタクト抵抗の低減化とＩＴＯ透明
度の向上を図る。
【０２０５】こうしてアクティブマトリクス基板（以
降、ＴＦＴ基板と称する。）を作製し、透過型のＬＣＤ
を作製することができる。この透過型ＬＣＤは、図２１
の（１１）に示すように、画素電極９３上に配向膜９
４、液晶９５、配向膜９６、透明電極９７、対向基板９
８が積層された構造からなっている。
【０２０６】なお、上記した工程は、反射型のＬＣＤの
製造にも同様に適用可能である。図２６（Ａ）には、こ
の反射型のＬＣＤの一例が示されているが、図中の１０
１は粗面化された絶縁膜９２上に被着された反射膜であ
り、ＭＯＳＴＦＴのドレインと接続されている。
【０２０７】このＬＣＤの液晶セルを面面組立で作製す
る場合（２インチサイズ以上の中／大型液晶パネルに適
している。）、まずＴＦＴ基板６１と、全面ベタのＩＴ
Ｏ（Indium Tin Oxide）電極９７を設けた対向基板９８
の素子形成面に、ポリイミド配向膜９４、９６を形成す
る。このポリイミド配向膜はロールコート、スピンコー
ト等により５０〜１００ｎｍ厚に形成し、１８０℃／２
ｈで硬化キュアする。
【０２０８】次いで、ＴＦＴ基板６１と対向基板９８を
ラビング、又は光配向処理する。ラビングバフ材にはコ
ットンやレーヨン等があるが、バフかす（ゴミ）やリタ
デーション等の面からはコットンの方が安定している。
光配向は非接触の線型偏光紫外線照射による液晶分子の
配向技術である。なお、配向には、ラビング以外にも、
偏光又は非偏光を斜め入射させることによって高分子配
向膜を形成することができる（このような高分子化合物
は、例えばアゾベンゼンを有するポリメチルメタクリレ
ート系高分子等がある）。
【０２０９】次いで、洗浄後に、ＴＦＴ基板６１側には
コモン剤塗布、対向基板９８側にはシール剤塗布する。
ラビングバフかす除去のために、水、又はＩＰＡ（イソ
プロピルアルコール）洗浄する。コモン剤は導電性フィ
ラーを含有したアクリル、又はエポキシアクリレート、
又はエポキシ系接着剤であってよく、シール剤はアクリ
ル、又はエポキシアクリレート、又はエポキシ系接着剤
であってよい。加熱硬化、紫外線照射硬化、紫外線照射
硬化＋加熱硬化のいずれも使用できるが、重ね合せの精
度と作業性からは紫外線照射硬化＋加熱硬化タイプが良
い。
【０２１０】次いで、対向基板９８側に所定のギャップ
を得るためのスペーサを散布し、ＴＦＴ基板６１と所定
の位置で重ね合せる。対向基板９８側のアライメントマ
ークとＴＦＴ基板６１側のアライメントマークとを精度
よく合わせた後に、紫外線照射してシール剤を仮硬化さ
せ、その後に一括して加熱硬化する。
【０２１１】次いで、スクライブブレークして、ＴＦＴ
基板６１と対向基板９８を重ね合せた単個の液晶パネル
を作成する。
【０２１２】次いで、液晶９５を両基板６１−９８間の
ギャップ内に注入し、注入口を紫外線接着剤で封止後
に、ＩＰＡ洗浄する。液晶の種類は何れでも良いが、例
えばネマティック液晶を用いる高速応答のＴＮ（ツイス
トネマティック）モードが一般的である。
【０２１３】次いで、加熱急冷処理して、液晶９５を配
向させる。
【０２１４】次いで、ＴＦＴ基板６１のパネル電極取り
出し部にフレキシブル配線を異方性導電膜の熱圧着で接
続し、更に対向基板９８に偏光板を貼合わせる。
【０２１５】また、液晶パネルの面単組立の場合（２イ
ンチサイズ以下の小型液晶パネルに適している。）、上
記と同様、ＴＦＴ基板６１と対向基板９８の素子形成面
に、ポリイミド配向膜９４、９６を形成し、両基板をラ
ビング、又は非接触の線型偏光紫外線光の配向処理す
る。
【０２１６】次いで、ＴＦＴ基板６１と対向基板９８を
ダイシング又はスクライブブレークで単個に分割し、水
又はＩＰＡ洗浄する。ＴＦＴ基板６１にはコモン剤塗
布、対向基板９８にはスペーサ含有のシール剤塗布し、
両基板を重ね合せる。これ以降のプロセスは上記に準ず
る。
【０２１７】上記したＬＣＤにおいて、対向基板９８は
ＣＦ（カラーフィルタ）基板であって、カラーフィルタ
層（図示せず）をＩＴＯ電極９７下に設けたものであ
る。対向基板９８側からの入射光は例えば反射膜９３で
効率良く反射されて対向基板９８側から出射してよい。
【０２１８】他方、ＴＦＴ基板６１として、ＴＦＴ基板
６１にカラーフィルタを設けたオンチップカラーフィル
タ（ＯＣＣＦ）構造のＴＦＴ基板とするときには、対向
基板９８にはＩＴＯ電極がベタ付け（又はブラックマス
ク付きのＩＴＯ電極がベタ付け）される。
【０２１９】透過型ＬＣＤの場合、次のようにしてオン
チップカラーフィルタ（ＯＣＣＦ）構造とオンチップブ
ラック（ＯＣＢ）構造を作製することができる。
【０２２０】即ち、図２１の（１２）に示すように、フ
ォスフィンシリケートガラス／酸化シリコンの絶縁膜８
６のドレイン部も窓開けしてドレイン電極用のアルミニ
ウム埋込み層を形成した後、Ｒ、Ｇ、Ｂの各色を各セグ
メント毎に顔料分散したフォトレジスト９９を所定厚さ
（１〜１．５μｍ）で形成した後、汎用フォトリソグラ
フィ技術で所定位置（各画素部）のみを残すパターニン
グで各カラーフィルタ層９９（Ｒ）、９９（Ｇ）、９９
（Ｂ）を形成する（オンチップカラーフィルタ構造）。
この際、ドレイン部の窓開けも行う。なお、不透明なセ
ラミック基板や低透過率のガラス及び耐熱性樹脂基板は
使用できない。
【０２２１】次いで、表示用ＭＯＳＴＦＴのドレインに
連通するコンタクトホールに、カラーフィルタ層上にか
けてブラックマスク層となる遮光層１００’を金属のパ
ターニングで形成する。例えば、スパッタ法により、モ
リブデンを２００〜２５０ｎｍ厚で成膜し、表示用ＭＯ
ＳＴＦＴを覆って遮光する所定の形状にパターニングす
る（オンチップブラック構造）。
【０２２２】次いで、透明樹脂の平坦化膜９２を形成
し、更にこの平坦化膜に設けたスルーホールにＩＴＯ透
明電極９３を遮光層１００’に接続するように形成す
る。
【０２２３】このように、表示アレイ部上に、カラーフ
ィルタ９９やブラックマスク１００’を作り込むことに
より、液晶表示パネルの開口率を改善し、またバックラ
イトも含めたディスプレイモジュールの低消費電力化が
実現する。
【０２２４】図２２は、上述のトップゲート型ＭＯＳＴ
ＦＴを組み込んで駆動回路一体型に構成したアクティブ
マトリクス液晶表示装置（ＬＣＤ）の全体を概略的に示
すものである。このアクティブマトリクスＬＣＤは、主
基板６１（これはアクティブマトリクス基板を構成す
る。）と対向基板９８とをスペーサ（図示せず）を介し
て貼り合わせたフラットパネル構造からなり、両基板６
１−９８間に液晶（ここでは図示せず）が封入されてい
る。主基板６１の表面には、マトリクス状に配列した画
素電極９３と、この画素電極を駆動するスイッチング素
子とからなる表示部、及びこの表示部に接続される周辺
駆動回路、映像信号処理回路、メモリー等の周辺回路と
が設けられている。
【０２２５】表示部のスイッチング素子は、上記したｎ
ＭＯＳ又はｐＭＯＳ又はＣＭＯＳでＬＤＤ構造のトップ
ゲート型ＭＯＳＴＦＴで構成される。また、周辺駆動回
路部にも、回路要素として、上記したトップゲート型Ｍ
ＯＳＴＦＴのＣＭＯＳ又はｎＭＯＳ又はｐＭＯＳＴＦＴ
又はこれらの混在が形成されている。なお、一方の周辺
駆動回路部はデータ信号を供給して各画素のＭＯＳＴＦ
Ｔを水平ライン毎に駆動する水平駆動回路であり、また
他方の周辺駆動回路部は各画素のＭＯＳＴＦＴのゲート
を走査ライン毎に駆動する垂直駆動回路であり、通常は
表示部の両辺にそれぞれ設けられる。これらの駆動回路
は、点順次アナログ方式、線順次デジタル方式のいずれ
も構成できる。
【０２２６】図２３に示すように、直交するゲートバス
ラインとデータバスラインの交差部に上記のＭＯＳＴＦ
Ｔが配置され、このＭＯＳＴＦＴを介して液晶容量（Ｃ
LC）に画像情報を書き込み、次の情報がくるまで電荷を
保持する。この場合、ＭＯＳＴＦＴのチャンネル抵抗だ
けで保持させるには十分ではないので、それを補うため
液晶容量と並列に蓄積容量（補助容量）（ＣS）を付加
し、リーク電流による液晶電圧の低下を補ってよい。こ
うしたＬＣＤ用ＭＯＳＴＦＴでは、画素部（表示部）に
使用するＭＯＳＴＦＴの特性と周辺駆動回路に使用する
ＭＯＳＴＦＴの特性とでは要求性能が異なり、特に画素
部のＭＯＳＴＦＴではオフ電流の制御、オン電流の確保
が重要な問題となる。このため、表示部には、後述の如
きＬＤＤ構造のＭＯＳＴＦＴを設けることによって、ゲ
ート−ドレイン間に電界がかかりにくい構造としてチャ
ンネル領域にかかる実効的な電界を低減させ、オフ電流
を低減し、特性の変化も小さくできる。しかし、プロセ
ス的には複雑になり、素子サイズも大きくなり、かつオ
ン電流が低下するなどの問題も発生するため、それぞれ
の使用目的に合わせた最適設計が必要である。
【０２２７】なお、使用可能な液晶としては、ＴＮ液晶
（アクティブマトリクス駆動のＴＮモード用に用いられ
るネマチック液晶）をはじめ、ＳＴＮ（スーパーツイス
テッドネマチック）、ＧＨ（ゲスト・ホスト）、ＰＣ
（フェーズ・チェンジ）、ＦＬＣ（強誘電性液晶）、Ａ
ＦＬＣ（反強誘電性液晶）、ＰＤＬＣ（ポリマー分散型
液晶）等の各種モード用の液晶を採用してよい。
【０２２８】＜ＬＣＤの製造例２＞次に、本実施の形態
による低温プロセスの多結晶性シリコンＭＯＳＴＦＴを
用いたＬＣＤ（液晶表示装置）の製造例を示す（この製
造例は後述する有機ＥＬやＦＥＤの表示部等にも同様に
適用可能である）。
【０２２９】この製造例では、上述の製造例１におい
て、基板６１として低歪点ガラスのアルミノケイ酸ガラ
ス、ホウケイ酸ガラス等を使用し、図１９の（１）及び
（２）の工程を同様に行う。即ち、基板６１上に触媒Ｃ
ＶＤと本発明のレーザーアニールにより多結晶性シリコ
ン膜６７を形成してこれをアイランド化し、表示領域の
ｎＭＯＳＴＦＴ部と周辺駆動回路領域のｎＭＯＳＴＦＴ
部及びｐＭＯＳＴＦＴ部を形成する。この場合、同時
に、ダイオード、コンデンサ、インダクタンス、抵抗等
の領域を形成する。上記と同様に、以降のプロセスの説
明はＭＯＳＴＦＴについてのものであるが、他の素子の
プロセスも同様に処理できることは言うまでもない。
【０２３０】次いで、図２４の（１）に示すように、各
ＭＯＳＴＦＴゲートチャンネル領域のキャリア不純物濃
度を制御してＶthを最適化するために、表示領域のｎＭ
ＯＳＴＦＴ部と周辺駆動回路領域のｎＭＯＳＴＦＴ部を
フォトレジスト８２でカバーし、周辺駆動回路領域のｐ
ＭＯＳＴＦＴ部に、イオン注入又はイオンドーピング法
により例えば燐、ひ素等のｎ型不純物７９を１×１０12
ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１
０17ａｔｏｍｓ／ｃｃのドナー濃度に設定し、更に図２
４の（２）に示すように、周辺駆動回路領域のｐＭＯＳ
ＴＦＴ部をフォトレジスト８２でカバーし、表示領域の
ｎＭＯＳＴＦＴ部と周辺駆動回路領域のｎＭＯＳＴＦＴ
部に、イオン注入又はイオンドーピング法により例えば
ボロン等のｐ型不純物８３を５×１０11ａｔｏｍｓ／ｃ
ｍ2のドーズ量でドーピングし、１×１０17ａｔｏｍｓ
／ｃｃのアクセプタ濃度を設定する。
【０２３１】次いで、図２４の（３）に示すように、ス
イッチング特性向上の目的で表示領域のｎＭＯＳＴＦＴ
部にｎ-型のＬＤＤ（Lightly Doped Drain）部を形成す
るために、汎用フォトリソグラフィ技術により、表示領
域のｎＭＯＳＴＦＴのゲート部と周辺駆動領域のｐＭＯ
ＳＴＦＴ及びｎＭＯＳＴＦＴ全部をフォトレジスト８２
で覆い、露出した表示領域のｎＭＯＳＴＦＴのソース／
ドレイン領域に、イオン注入又はイオンドーピング法に
より例えば燐等のｎ型不純物７９を１×１０13ａｔｏｍ
ｓ／ｃｍ2のドーズ量でドーピングし、２×１０18ａｔ
ｏｍｓ／ｃｃのドナー濃度に設定して、ｎ-型のＬＤＤ
部を形成する。
【０２３２】次いで、図２５の（４）に示すように、表
示領域のｎＭＯＳＴＦＴ部及び周辺駆動回路領域のｎＭ
ＯＳＴＦＴ部の全部をフォトレジスト８２でカバーし、
周辺駆動回路領域のｐＭＯＳＴＦＴ部のゲート部をフォ
トレジスト８２でカバーして露出したソース、ドレイン
領域に、イオン注入又はイオンドーピング法により例え
ばボロン等のｐ型不純物８３を１×１０15ａｔｏｍｓ／
ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍ
ｓ／ｃｃのアクセプタ濃度に設定してｐ+型のソース部
８４、ドレイン部８５を形成する。
【０２３３】次いで、図２５の（５）に示すように、周
辺駆動回路領域のｐＭＯＳＴＦＴ部をフォトレジスト８
２でカバーし、表示領域のｎＭＯＳＴＦＴのゲート及び
ＬＤＤ部と周辺駆動回路領域のｎＭＯＳＴＦＴ部のゲー
ト部をフォトレジスト８２でカバーし、露出した表示領
域及び周辺駆動領域のｎＭＯＳＴＦＴのソース、ドレイ
ン領域に、イオン注入又はイオンドーピング法により例
えば燐、ひ素等のｎ型不純物７９を１×１０15ａｔｏｍ
ｓ／ｃｍ2のドーズ量でイオンドーピングし、２×１０
20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ｎ+型のソ
ース部８０、ドレイン部８１を形成する。
【０２３４】次いで、図２５の（６）に示すように、プ
ラズマＣＶＤ、ＴＥＯＳ系プラズマＣＶＤ、触媒ＣＶＤ
法等により、ゲート絶縁膜６８として、酸化シリコン膜
を４０〜５０ｎｍ厚に、窒化シリコン膜を１０〜２０ｎ
ｍ厚に、酸化シリコン膜を４０〜５０ｎｍ厚に形成し、
これらの積層膜を形成する。そして、ハロゲンランプ等
でのＲＴＡ処理を例えば、約１０００℃、１０〜２０秒
行い、添加したｎ又はｐ型不純物を活性化することによ
り、設定した各々のキャリア不純物濃度を得る。
【０２３５】この後に、全面に４００〜５００ｎｍ厚の
１％Ｓｉ入りアルミニウムスパッタ膜を形成し、汎用フ
ォトリソグラフィ及びエッチング技術により、全ＭＯＳ
ＴＦＴのゲート電極７５及びゲートラインを形成する。
更にこの後に、プラズマＣＶＤ、触媒ＣＶＤ法等によ
り、酸化シリコン膜を１００〜２００ｎｍ厚に、フォス
フィンシリケートガラス膜（ＰＳＧ）膜を２００〜３０
０ｎｍ厚に、窒化シリコン膜を５０〜２００ｎｍ厚に積
層し、これらの積層膜からなる絶縁膜８６を形成する。
【０２３６】次いで、汎用フォトリソグラフィ及びエッ
チング技術により、周辺駆動回路の全ＭＯＳＴＦＴ部の
ソース／ドレイン部及び表示用ｎＭＯＳＴＦＴ部のソー
ス部の窓開けを行う。窒化シリコン膜はＣＦ4等のプラ
ズマエッチング、酸化シリコン膜及びフォスフィンシリ
ケートガラス膜はフッ酸系エッチング液等でエッチング
処理する。
【０２３７】次いで、図２５の（７）に示すように、全
面に４００〜５００ｎｍ厚の１％Ｓｉ入りアルミニウム
スパッタ膜を形成し、汎用フォトリソグラフィ及びエッ
チング技術により、周辺駆動回路の全ＭＯＳＴＦＴのソ
ース、ドレイン電極８８、８９、９０、９１を形成する
と同時に、表示用ｎＭＯＳＴＦＴのソース電極８７及び
データラインを形成する。
【０２３８】次いで、図示は省略したが、プラズマＣＶ
Ｄ、触媒ＣＶＤ法等により、酸化シリコン膜を１００〜
２００ｎｍ厚に、フォスフィンシリケートガラス（ＰＳ
Ｇ）膜を２００〜３００ｎｍ厚に、窒化シリコン膜を１
００〜３００ｎｍ厚にそれぞれ全面に形成し、フォーミ
ングガス中で約４００℃、１時間の水素化及びシンター
処理を行う。その後に、表示用ｎＭＯＳＴＦＴのドレイ
ン部コンタクト用窓開けを行う。
【０２３９】上記において、プラズマＣＶＤ法でパッシ
ベーション用水素多含有窒化シリコン膜（５００〜６０
０ｎｍ厚）を積層形成する場合、窒素又はフォーミング
ガス中の４２０℃、約３０分の水素化処理により、パッ
シベーション用窒化シリコン膜中の水素拡散による界面
特性の改善、多結晶性シリコン膜の未結合終端での結晶
性改善などによるキャリア移動度の向上を図ることがで
きる。なお、窒化シリコン膜は水素を閉じ込めるので、
水素化処理の効果を高めるには、本実施の形態のように
多結晶性シリコン膜を窒化シリコン膜で挟む構造、つま
りガラス基板／Ｎａイオン阻止及び保護用窒化シリコン
膜＋酸化シリコン膜／多結晶性シリコン膜／ゲート絶縁
膜（酸化シリコン膜等）／ゲート電極／酸化シリコン膜
及びパッシベーション用窒化シリコン膜とするのが好ま
しい（これは他の例でも同様）。このときに、この水素
化処理により、同時に１％Ｓｉ入りアルミニウム合金膜
とソース／ドレイン領域のシリコンのシンター処理を行
い、オーミックコンタクトを得る。
【０２４０】なお、ＬＣＤが透過型の場合は、画素開口
部の酸化シリコン膜、フォスフィンシリケートガラス
（ＰＳＧ）膜及び窒化シリコン膜は除去し、また反射型
の場合は、画素開口部等の酸化シリコン膜、フォスフィ
ンシリケートガラス（ＰＳＧ）膜及び窒化シリコン膜は
除去する必要はない（これは上述又は後述のＬＣＤにお
いても同様である）。
【０２４１】透過型の場合、図２１の（１０）と同様
に、全面に、スピンコート等で２〜３μｍ厚のアクリル
系透明樹脂平坦化膜を形成し、汎用フォトリソグラフィ
及びエッチング技術により、表示用ＭＯＳＴＦＴのドレ
イン側の透明樹脂窓開けを形成した後、全面に１３０〜
１５０ｎｍ厚のＩＴＯスパッタ膜を形成し、汎用フォト
リソグラフィ及びエッチング技術により、表示用ｎＭＯ
ＳＴＦＴのドレイン部とコンタクトしたＩＴＯ透明電極
を形成する。更に熱処理（フォーミングガス中で２００
〜２５０℃、１時間）により、コンタクト抵抗の低減化
とＩＴＯ透明度向上を図る。
【０２４２】反射型の場合は、全面に、スピンコート等
で２〜３μｍ厚の感光性樹脂膜を形成し、汎用フォトリ
ソグラフィ及びエッチング技術により、少なくとも画素
部に凹凸形状パターンを形成し、リフローさせて凹凸反
射下部を形成する。同時に、表示用ｎＭＯＳＴＦＴのド
レイン部の感光性樹脂窓開けを形成する。しかる後、全
面に、３００〜４００ｎｍ厚の１％Ｓｉ入りアルミニウ
ムスパッタ膜を形成し、汎用フォトリソグラフィ及びエ
ッチング技術により、画素部以外のアルミニウム膜を除
去し、表示用ｎＭＯＳＴＦＴのドレイン電極と接続した
凹凸形状のアルミニウム反射部を形成する。その後に、
フォーミングガス中で３００℃、１時間シンター処理す
る。
【０２４３】なお、上記において、ＭＯＳＴＦＴのゲー
トチャンネル、ソース、ドレイン領域を形成した後に、
本発明のレーザーアニールを行えば、低級結晶性シリコ
ン膜の膜温度を局部的に上昇させ、結晶化が促進され、
高移動度及び高品質の多結晶性シリコン膜が形成され
る。同時に、ゲートチャンネル／ソース／ドレイン領域
に注入された燐、ひ素、ボロンイオン等が活性化される
ので、生産性が良い場合がある。
【０２４４】＜ボトムゲート型又はデュアルゲート型Ｍ
ＯＳＴＦＴ＞ＭＯＳＴＦＴを組み込んだ例えばＬＣＤに
おいて、上述のトップゲート型に代えて、ボトムゲート
型、デュアルゲート型のＭＯＳＴＦＴからなる透過型Ｌ
ＣＤを製造した例を述べる（但し、反射型ＬＣＤも同様
である）。
【０２４５】図２６（Ｂ）に示すように、表示部及び周
辺部にはボトムゲート型のＭＯＳＴＦＴが設けられ、或
いは図２４（Ｃ）に示すように、表示部及び周辺部には
デュアルゲート型のＭＯＳＴＦＴがそれぞれ設けられて
いる。これらのボトムゲート型、デュアルゲート型ＭＯ
ＳＴＦＴのうち、特にデュアルゲート型の場合には上下
のゲート部によって駆動能力が向上し、高速スイッチン
グに適し、また上下のゲート部のいずれかを選択的に用
いて場合に応じてトップゲート型又はボトムゲート型と
して動作させることもできる。
【０２４６】図２６（Ｂ）のボトムゲート型ＭＯＳＴＦ
Ｔにおいて、図中の１０２は耐熱性のＭｏ／Ｔａ等のゲ
ート電極であり、１０３は窒化シリコン膜及び１０４は
酸化シリコン膜であってボトムゲート絶縁膜を形成し、
このゲート絶縁膜上にはトップゲート型ＭＯＳＴＦＴと
同様の多結晶性シリコン膜６７を用いたチャンネル領域
等が形成されている。また、図２６（Ｃ）のデュアルゲ
ート型ＭＯＳＴＦＴにおいて、ボトムゲート部はボトム
ゲート型ＭＯＳＴＦＴと同様であるが、トップゲート部
は、ゲート絶縁膜１０６を酸化シリコン膜と窒化シリコ
ン膜で形成し、この上にトップゲート電極７５を設けて
いる。
【０２４７】＜ボトムゲート型ＭＯＳＴＦＴの製造＞ま
ず、ガラス基板６１上の全面に、耐熱性のＭｏ／Ｔａ合
金のスパッタ膜を３００〜４００ｎｍ厚に形成し、これ
を汎用フォトリソグラフィ及びエッチング技術により２
０〜４５度のテーパーエッチングし、少なくともＴＦＴ
形成領域に、ボトムゲート電極１０２を形成すると同時
に、ゲートラインを形成する。ガラス材質の使い分けは
上述したトップゲート型に準ずる。
【０２４８】次いで、プラズマＣＶＤ、触媒ＣＶＤ等の
気相成長法により、ゲート絶縁膜及び保護膜用の窒化シ
リコン膜１０３及び酸化シリコン膜１０４と、錫含有又
は非含有のアモルファスシリコン含有微結晶シリコン膜
６７Ａとを形成する。この膜は上述したと同様に更に本
発明のレーザーアニールを行って多結晶性シリコン膜６
７を形成する。これらの気相成膜条件は上述したトップ
ゲート型に準ずる。なお、ボトムゲート絶縁膜及び保護
膜用の窒化シリコン膜はガラス基板からのＮａイオンス
トッパ作用を期待して設けるものであるが、合成石英ガ
ラスの場合は不要である。
【０２４９】そして次に、上述したと同様に、汎用フォ
トリソグラフィ及びエッチング技術によりｐＭＯＳＴＦ
Ｔ、ｎＭＯＳＴＦＴ領域をアイランド化し（但し、一方
の領域のみを図示：以下、同様）、各チャンネル領域の
キャリア不純物濃度を制御してＶthを最適化するため
に、イオン注入又はイオンドーピング法によりｎ型又は
ｐ型不純物を適当量混入した後、更に、各ＭＯＳＴＦＴ
のソース、ドレイン領域を形成するためにイオン注入又
はイオンドーピング法によりｎ型又はｐ型不純物を適当
量混入させる。この後に、それぞれの不純物活性化のた
めにＲＴＡ等によりアニールする。
【０２５０】これ以降のプロセスは、上述したものに準
ずる。
【０２５１】＜デュアルゲート型ＭＯＳＴＦＴの製造＞
上記のボトムゲート型と同様に、ボトムゲート電極１０
２、ボトムゲート絶縁膜１０３及び１０４、錫含有又は
非含有の多結晶性シリコン膜６７をそれぞれ形成する。
但し、ボトムゲート絶縁膜及び保護膜用の窒化シリコン
膜１０３はガラス基板からのＮａイオンストッパ作用を
期待して設けるものであるが、合成石英ガラスの場合は
不要である。
【０２５２】そして次に、上述したと同様に、汎用フォ
トリソグラフィ及びエッチング技術によりｐＭＯＳＴＦ
Ｔ、ｎＭＯＳＴＦＴ領域をアイランド化し、各チャンネ
ル領域のキャリア不純物濃度を制御してＶthを最適化す
るために、イオン注入又はイオンドーピング法によりｎ
型又はｐ型不純物を適当量混入した後、更に、各ＭＯＳ
ＴＦＴのソース、ドレイン領域を形成するためにイオン
注入又はイオンドーピング法によりｎ型又はｐ型不純物
を適当量混入させる。
【０２５３】次いで、トップゲート絶縁膜１０６用の酸
化シリコン膜及び窒化シリコン膜を成膜する。気相成長
条件は上述したトップゲート型に準ずる。この後に、そ
れぞれの不純物活性化のためにＲＴＡ等によりアニール
する。
【０２５４】この後に、全面に４００〜５００ｎｍ厚の
１％Ｓｉ入りアルミニウムスパッタ膜を形成し、汎用フ
ォトリグラフィ及びエッチング技術により、全ＭＯＳＴ
ＦＴのトップゲート電極７５及びゲートラインを形成す
る。この後に、プラズマＣＶＤ、触媒ＣＶＤ法等によ
り、酸化シリコン膜を１００〜２００ｎｍ厚に、フォス
フィンシリケートガラス（ＰＳＧ）膜を２００〜３００
ｎｍ厚に、窒化シリコン膜を１００〜２００ｎｍ厚にそ
れぞれ形成し、これらの膜からなる多層絶縁膜８６を形
成する。次に、汎用フォトリソグラフィ及びエッチング
技術により、周辺駆動回路の全ＭＯＳＴＦＴのソース、
ドレイン電極部、さらに表示部ｎＭＯＳＴＦＴのソース
電極部の窓開けを行う。
【０２５５】次いで、全面に４００〜５００ｎｍ厚の１
％Ｓｉ入りアルミニウムスパッタ膜を形成し、汎用フォ
トリソグラフィ及びエッチング技術により、周辺駆動回
路の全ＭＯＳＴＦＴのソース及びドレインの各アルミニ
ウム電極８７、８８及び表示部ｎＭＯＳＴＦＴのアルミ
ニウム電極８９、ソースライン及び配線等を形成する。
その後に、フォーミングガス中で約４００℃、１時間、
水素化及びシンター処理する。
【０２５６】上述したように、本実施の形態によれば、
上述の第１の実施の形態と同様に、触媒ＣＶＤ又はプラ
ズマＣＶＤ等の気相成長法と本発明のレーザーアニール
により、ＬＣＤの表示部及び周辺駆動回路部のＭＯＳＴ
ＦＴのゲートチャンネル、ソース及びドレイン領域とな
る、高キャリア移動度でＶth調整が容易であり、低抵抗
での高速動作が可能な多結晶性シリコン膜を形成するこ
とができる。この多結晶性シリコン膜によるトップゲー
ト、ボトムゲート又はデュアルゲート型ＭＯＳＴＦＴを
用いた液晶表示装置は、高いスイッチング特性と低リー
ク電流のＬＤＤ構造を有する表示部と、高性能の駆動回
路、映像信号処理回路、メモリー等の周辺回路とを一体
化した構成が可能となり、高画質、高精細、狭額縁、高
効率、安価な液晶パネルの実現が可能である。
【０２５７】そして、低温（３００〜４００℃）で形成
できるので、安価で、大型化が容易な低歪点ガラスを採
用でき、コストダウンが可能となる。しかも、アレイ部
上にカラーフィルタやブラックマスクを作り込むことに
より、液晶表示パネルの開口率、輝度等を改善し、カラ
ーフィルタ基板を不要とし、生産性改善等によるコスト
ダウンが実現する。
【０２５８】＜ＬＣＤの製造例３＞図２７〜図２９は、
アクティブマトリクスＬＣＤの他の製造例を示すもので
ある。
【０２５９】まず、図２７の（１）に示すように、ほう
けい酸ガラス、石英ガラス、透明性結晶化ガラスなどの
絶縁基板６１の一主面において、少なくともＴＦＴ形成
領域に、フォトレジストを所定パターンに形成し、これ
をマスクとして例えばＣＦ4プラズマのＦ+イオンを照射
し、リアクティブイオンエッチング（ＲＩＥ）などの汎
用フォトリソグラフィ及びエッチング技術によって絶縁
基板６１に段差２２３付きの凹部を適当な形状及び寸法
で複数個形成する。
【０２６０】段差２２３は、後述の単結晶性シリコンの
グラフォエピタキシャル成長時のシードとなるものであ
って、深さｄ０．０１〜０．０３μｍ、幅ｗ１〜５μ
ｍ、長さ（紙面垂直方向）５〜１０μｍであってよく、
底辺と側面のなす角（底角）は直角とする。なお、絶縁
基板６１の表面には、ガラス基板からのＮａイオンなど
の拡散防止のため、窒化シリコン膜を５０〜２００ｎｍ
厚に、酸化シリコン膜を３００〜４００ｎｍ厚に予め連
続形成しておき、この酸化シリコン膜内に所定形状及び
寸法の段差を複数個形成してもよい。
【０２６１】次いで、図２７の（２）に示すように、フ
ォトレジストの除去後に、絶縁基板６１の一主面におい
て、触媒ＣＶＤ又はプラズマＣＶＤ等によって、段差２
２３を含む全面に錫又はニッケル含有又は非含有の低級
結晶性シリコン膜６７Ａを例えば１００ｎｍ厚に形成さ
せる。
【０２６２】次いで、図２７の（３）に示すように、低
級結晶性シリコン薄膜６７Ａに対し、本発明のレーザー
アニールによるレーザービーム照射２１０を行い、この
アニールでの溶融と徐冷却時に、段差２２３の底辺の角
をシードにグラフォエピタキシャル成長させて単結晶性
シリコン薄膜６７を凹部のみならず、そのラテラル
（横）方向の周辺部上にも形成することができる。な
お、このレーザーアニールと低級結晶性半導体薄膜の成
膜を繰り返すことにより積層して、μｍ単位の単結晶性
半導体厚膜を形成してもよい（以下、同様）。
【０２６３】このようにして単結晶性シリコン薄膜６７
は例えば（１００）面が基板上にグラフォエピタキシャ
ル成長する。この場合、段差２２３は、レーザーアニー
ルの高エネルギーによってグラフォエピタキシャル成長
と称されるエピタキシャル成長のシードとなってこれを
促進し、より結晶性の高い単結晶性シリコン薄膜６７が
約５０ｎｍ厚で得られる。これについては、図２８に示
すように、非晶質基板（ガラス）６１に上記の段差２２
３の如き垂直な壁を作り、この上にエピタキシー層を形
成すると、図２８（ａ）のようなランダムな面方位であ
ったものが図２８（ｂ）のように（１００）面が段差２
２３の面に沿って結晶成長する。また、上記段差の形状
を図２９（ａ）〜（ｆ）のように種々に変えることによ
って、成長層の結晶方位を制御することができる。ＭＯ
Ｓトランジスタを作成する場合は、（１００）面が最も
多く採用されている。要するに、段差２２３の断面形状
は、底辺角部の角度（底角）が直角をはじめ、上端から
下端にかけて内向き又は外向きに傾斜していてもよく、
結晶成長が生じ易い特定方向の面を有していればよい。
段差２２３の底角は通常は直角又は９０°以下が望まし
く、その底面の角部は僅かな曲率を有しているのがよ
い。
【０２６４】こうして、本発明のレーザーアニール時の
グラフォエピタキシャル成長によって絶縁基板６１上に
単結晶性シリコン薄膜６７を形成した後、単結晶性シリ
コン薄膜６７（５０ｎｍ厚）を活性層とする例えばトッ
プゲート型ＭＯＳＴＦＴの作製を上述したと同様に行
う。
【０２６５】なお、絶縁基板６１として、ポリイミド等
の耐熱性樹脂基板を用い、これに対し少なくともＴＦＴ
形成領域に所定形状及び寸法の段差２２３を形成し、上
記と同様に処理してもよい。例えば、１００μｍ厚のポ
リイミド基板に、例えば高さ０．０３〜０．０５μｍ、
幅５μｍ、長さ１０μｍの所定寸法／形状の凸部を有す
る金型をスタンピングして、ほぼ金型と逆の寸法／形状
の凹部を形成する。又は、補強材としてのステンレス等
の金属板に、コーティング、スクリーン印刷等の方法に
よりポリイミド等の耐熱性樹脂膜（５〜１０μｍ厚）を
形成し、この膜に例えば高さ０．０３〜０．０５μｍ、
幅５μｍ、長さ１０μｍの所定寸法／形状の金型をスタ
ンピングして、少なくともＴＦＴ形成領域にほぼ金型と
逆の寸法／形状の凹部を形成する。そしてこれ以降は、
上記したと同様の工程で単結晶性シリコン薄膜の形成、
ＭＯＳＴＦＴの形成等を行う。
【０２６６】以上に説明したように、本例によれば、所
定形状／寸法の段差２２３を有する凹部を絶縁基板６１
に設け、これをシードとして本発明のレーザーアニール
によってグラフォエピタキシャル成長させることによ
り、高いキャリア移動度の単結晶性シリコン薄膜６７が
得られるので、高性能ドライバ内蔵のＬＣＤの製造が可
能となる。
【０２６７】＜ＬＣＤの製造例４＞図３０は、アクティ
ブマトリクスＬＣＤの更に他の製造例を示すものであ
る。
【０２６８】まず、図３０の（１）に示すように、ほう
けい酸ガラス、アルミノけい酸ガラス、石英ガラス、透
明結晶化ガラス等の絶縁基板６１の一主面において、少
なくともＴＦＴ形成領域に、単結晶シリコンと格子整合
の良好な物質層、例えば結晶性サファイア薄膜２２４を
１０〜２００ｎｍの厚さに形成する。この結晶性サファ
イア薄膜２２４は、高密度プラズマＣＶＤ法や、触媒Ｃ
ＶＤ法等により、トリメチルアルミニウムガスなどを酸
化性ガス（酸素・水分）で酸化し、結晶化させて作成す
る。
【０２６９】次いで、図３０の（２）に示すように、触
媒ＣＶＤ法、プラズマＣＶＤ法等によって、結晶性サフ
ァイア薄膜２２４上に低級結晶性シリコン膜６７Ａを例
えば１００ｎｍ厚に形成する。
【０２７０】次いで、図３０の（３）に示すように、低
級結晶性シリコン薄膜６７Ａに対し、本発明のレーザー
アニールのレーザービーム照射２１０を行い、溶融と徐
冷却により、結晶性サファイア薄膜２２４をシードにヘ
テロエピタキシャル成長させて単結晶性シリコン薄膜６
７を形成する。即ち、結晶性サファイア膜２２４は単結
晶シリコンと良好な格子整合を示すために、これがシー
ドとなって、本発明のレーザーアニールにより単結晶性
シリコンは例えば（１００）面が基板上に効果的にヘテ
ロエピタキシャル成長する。この場合、上述した段差２
２３を形成し、これを含む面上に結晶性サファイア薄膜
２２４を形成すれば、段差２２３によるグラフォエピタ
キシャル成長を加味したヘテロエピタキシャル成長によ
り、より結晶性の高い単結晶性シリコン薄膜６７が得ら
れる。尚、本発明のレーザーアニールと低級結晶性半導
体薄膜の成膜を繰り返すことにより積層して、μｍ単位
の単結晶性半導体厚膜を形成してもよい。
【０２７１】こうして、本発明のレーザーアニール時の
ヘテロエピタキシャル成長によって絶縁基板６１上に単
結晶性シリコン薄膜６７を約５０ｎｍ厚に析出させた
後、この単結晶性シリコン薄膜６７を活性層とする例え
ばトップゲート型ＭＯＳＴＦＴの作製を上述したと同様
に行う。
【０２７２】以上に説明したように、本例によれば、絶
縁基板６１上に設けた結晶性サファイア薄膜２２４をシ
ードとして本発明のレーザーアニールによってヘテロエ
ピタキシャル成長させることにより、高いキャリア移動
度の単結晶性シリコン薄膜６７が得られるので、高性能
ドライバ内蔵のＬＣＤの製造が可能となる。
【０２７３】また、結晶性サファイア薄膜２２４などの
上記物質層は、様々な原子の拡散バリアになるため、絶
縁基板６１からの不純物の拡散を制御することができ
る。この結晶性サファイア薄膜はＮａイオンストッパ作
用があるので、この膜厚が十分に厚い場合には、上記保
護膜のうち少なくとも窒化シリコン膜は省略できる。
【０２７４】なお、結晶性サファイア膜に代えて、これ
と同様の作用をなす、例えばスピネル構造体、フッ化カ
ルシウム、フッ化ストロンチウム、フッ化バリウム、リ
ン化ボロン、酸化イットリウム及び酸化ジルコニウムか
らなる群より選ばれた少なくとも１種の物質層が形成さ
れてもよい。
【０２７５】第３の実施の形態 本実施の形態は、本発明を有機又は無機のエレクトロル
ミネセンス（ＥＬ）表示装置、例えば有機ＥＬ表示装置
に適用したものである。以下にその構造例と製造例を示
す。尚、ここではトップゲート型ＭＯＳＴＦＴの例であ
るが、上記のようにボトムゲート型又はデュアルゲート
型ＭＯＳＴＦＴを適用してもよいことは言うまでもな
い。
【０２７６】＜有機ＥＬ素子の構造例Ｉ＞図３１
（Ａ）、（Ｂ）に示すように、この構造例Ｉによれば、
ガラス等の基板１１１上に、本発明に基づいて上述した
方法で形成された高結晶化率、大粒径の多結晶性シリコ
ン膜（又は単結晶性シリコン膜：以下、多結晶性シリコ
ン膜を例に説明するが、単結晶性シリコン膜も同様であ
る。）によって、スイッチング用ＭＯＳＴＦＴ１と電流
駆動用ＭＯＳＴＦＴ２のゲートチャンネル領域１１７、
ソース領域１２０及びドレイン領域１２１が形成されて
いる。そして、ゲート絶縁膜１１８上にゲート電極１１
５、ソース及びドレイン領域上にソース電極１２７及び
ドレイン電極１２８、１３１が形成されている。ＭＯＳ
ＴＦＴ１のドレインとＭＯＳＴＦＴ２のゲートとはドレ
イン電極１２８を介して接続されていると共に、ＭＯＳ
ＴＦＴ２のソース電極１２７との間に絶縁膜１３６を介
してキャパシタＣが形成され、かつ、ＭＯＳＴＦＴ２の
ドレイン電極１３１は有機ＥＬ素子の陰極１３８にまで
延設されている。尚、スイッチング用ＭＯＳＴＦＴ１に
ＬＤＤ部を形成してスイッチング特性向上を図ってもよ
い。
【０２７７】各ＭＯＳＴＦＴは絶縁膜１３０で覆われ、
この絶縁膜上には陰極を覆うように有機ＥＬ素子の例え
ば緑色有機発光層１３２（又は青色有機発光層１３３、
更には図示しない赤色有機発光層）が形成され、この有
機発光層を覆うように陽極（１層目）１３４が形成さ
れ、更に共通の陽極（２層目）１３５が全面に形成され
ている。なお、ＣＭＯＳＴＦＴからなる周辺駆動回路、
映像信号処理回路、メモリー回路等の製法は、上述した
液晶表示装置に準ずる（以下、同様）。
【０２７８】この構造の有機ＥＬ表示部は、有機ＥＬ発
光層が電流駆動用ＭＯＳＴＦＴ２のドレインに接続さ
れ、陰極（Ｌｉ−Ａｌ、Ｍｇ−Ａｇなど）１３８がガラ
ス等の基板１１１の面に被着され、陽極（ＩＴＯ膜な
ど）１３４、１３５がその上部に設けられており、従っ
て、上面発光１３６’となる。また、陰極がＭＯＳＴＦ
Ｔ上を覆っている場合は発光面積が大きくなり、このと
きには陰極が遮光膜となり、発光光等がＭＯＳＴＦＴに
入射しないのでリーク電流発生がなく、ＴＦＴ特性の悪
化がない。
【０２７９】また、各画素部周辺に図３１（Ｃ）のよう
にブラックマスク部（クロム、二酸化クロム等）１４０
を形成すれば、光漏れ（クロストーク等）を防止し、コ
ントラストの向上が図れる。
【０２８０】なお、画素表示部に緑色、青色、赤色の３
色発光層を使用する方法、色変換層を使用する方法、白
色発光層にカラーフィルターを使用する方法のいずれで
も、良好なフルカラーの有機ＥＬ表示装置が実現でき、
また、各色発光材料である高分子化合物のスピンコーテ
ィング法、又は金属錯体の真空加熱蒸着法においても、
長寿命、高精度、高品質、高信頼性のフルカラー有機Ｅ
Ｌ部を生産性良く作成できるので、コストダウンが可能
となる（以下、同様）。
【０２８１】次に、この有機ＥＬ素子の製造プロセスを
説明すると、まず、図３２の（１）に示すように、上述
した工程を経て多結晶性シリコン膜からなるソース領域
１２０、チャンネル領域１１７及びドレイン領域１２１
を形成した後、ゲート絶縁膜１１８を形成し、この上に
ＭＯＳＴＦＴ１、２のゲート電極１１５をＭｏ−Ｔａ合
金等のスパッタリング成膜と汎用フォトリソグラフィ及
びエッチング技術により形成し、またＭＯＳＴＦＴ１の
ゲート電極に接続されるゲートラインをスパッタリング
成膜と汎用フォトリソグラフィ及びエッチング技術によ
り（以下、同様）形成する。そして、オーバーコート膜
（酸化シリコン等）１３７を触媒ＣＶＤ等の気相成長法
により（以下、同様）形成後、ＭＯＳＴＦＴ２のソース
電極１２７及びアースラインを形成し、更にオーバーコ
ート膜（酸化シリコン／窒化シリコン積層膜）１３６を
形成する。ハロゲンランプ等でのＲＴＡ（Rapid Therma
lAnneal）処理（例えば約１０００℃、３０秒）によ
り、イオンドーピングしたｎ又はｐ型不純物を活性化さ
せる。
【０２８２】次いで、図３２の（２）に示すように、Ｍ
ＯＳＴＦＴ１のソース／ドレイン部、ＭＯＳＴＦＴ２の
ゲート部の窓開けを行った後、図３２の（３）に示すよ
うに、１％Ｓｉ入りＡｌのスパッタリング及び汎用フォ
トリソグラフィ及びエッチング技術によりＭＯＳＴＦＴ
１のドレイン電極とＭＯＳＴＦＴ２のゲート電極を１％
Ｓｉ入りＡｌ配線１２８で接続し、同時にＭＯＳＴＦＴ
１のソース電極と、この電極に接続される１％Ｓｉ入り
Ａｌからなるソースラインを形成する。そして、オーバ
ーコート膜（酸化シリコン／フォスフィンシリケートガ
ラス／窒化シリコン積層膜等）１３０を形成し、ＭＯＳ
ＴＦＴ２のドレイン部の窓開けを行い、ＭＯＳＴＦＴ２
のドレイン部と接続した発光部の陰極１３８を形成す
る。
【０２８３】次いで、図３２の（４）に示すように、有
機発光層１３２等及び陽極１３４、１３５を形成する。
【０２８４】従来の周辺駆動回路一体型のアクティブマ
トリックス型有機ＥＬ表示装置では、Ｘ方向信号線とＹ
方向信号線により画素が特定され、その画素においてス
イッチ用ＭＯＳＴＦＴがオンされてその信号保持用コン
デンサに画像データが保持される。これにより電流制御
用ＭＯＳＴＦＴがオンされ、電源線より有機ＥＬ素子に
画像データに応じたバイアス用の電流が流れ、これが発
光する。しかしこのときに、アモルファスシリコンＭＯ
ＳＴＦＴの場合は、Ｖthが変動して電流値が変わり易
く、画質に変動が起きやすい。しかも、キャリア移動度
が小さいため高速応答でドライブできる電流にも限界が
あり、またｐチャンネルの形成が困難で小規模なＣＭＯ
Ｓ回路構成さえも困難である。
【０２８５】これに対し、本発明に基づいて上記したよ
うに、比較的大面積化が容易でかつ高信頼性であってキ
ャリア移動度も高く、ＣＭＯＳ回路構成も可能な多結晶
性シリコンＴＦＴを実現することができる。
【０２８６】なお、上記において、緑色（Ｇ）発光有機
ＥＬ層、青色（Ｂ）発光有機ＥＬ層、赤色（Ｒ）発光有
機ＥＬ層はそれぞれ、１００〜２００ｎｍ厚に形成する
が、これらの有機ＥＬ層は、低分子化合物の場合は真空
加熱蒸着法で形成され、高分子化合物の場合はディッピ
ングコーティング、スピンコーティングなどの塗布法や
インクジェット法によりＲ、Ｇ、Ｂ発光ポリマーを配列
する方法が用いられる。金属錯体の場合は、昇華可能な
材料を真空加熱蒸着法で形成される。
【０２８７】有機ＥＬ層には、単層型、二層型、三層型
等があるが、ここでは低分子化合物の三層型の例を示
す。 単層型；陽極／バイポーラー発光層／陰極、 二層型；陽極／ホール輸送層／電子輸送性発光層／陰
極、又は陽極／ホール輸送性発光層／電子輸送層／陰
極、 三層型；陽極／ホール輸送層／発光層／電子輸送層／陰
極、又は陽極／ホール輸送性発光層／キャリアブロック
層／電子輸送性発光層／陰極
【０２８８】なお、図３１（Ｂ）の素子において、有機
発光層の代わりに公知の発光ポリマーを用いれば、パッ
シブマトリクス又はアクティブマトリクス駆動の発光ポ
リマー表示装置（ＬＥＰＤ）として構成することができ
る（以下、同様）。
【０２８９】＜有機ＥＬ素子の構造例II＞図３３
（Ａ）、（Ｂ）に示すように、この構造例IIによれば、
ガラス等の基板１１１上に、上記の構造例Ｉと同様に、
本発明に基づいて上述した方法で形成された高結晶化
率、大粒径の多結晶性シリコン膜によって、スイッチン
グ用ＭＯＳＴＦＴ１と電流駆動用ＭＯＳＴＦＴ２のゲー
トチャンネル１１７、ソース領域１２０及びドレイン領
域１２１が形成されている。そして、ゲート絶縁膜１１
８上にゲート電極１１５、ソース及びドレイン領域上に
ソース電極１２７及びドレイン電極１２８、１３１が形
成されている。ＭＯＳＴＦＴ１のドレインとＭＯＳＴＦ
Ｔ２のゲートとはドレイン電極１２８を介して接続され
ていると共に、ＭＯＳＴＦＴ２のドレイン電極１３１と
の間に絶縁膜１３６を介してキャパシタＣが形成され、
かつ、ＭＯＳＴＦＴ２のソース電極１２７は有機ＥＬ素
子の陽極１４４にまで延設されている。尚、スイッチン
グ用ＭＯＳＴＦＴ１にＬＤＤ部を形成してスイッチング
特性向上を図ってもよい。
【０２９０】各ＭＯＳＴＦＴは絶縁膜１３０で覆われ、
この絶縁膜上には陽極を覆うように有機ＥＬ素子の例え
ば緑色有機発光層１３２（又は青色有機発光層１３３、
更には図示しない赤色有機発光層）が形成され、この有
機発光層を覆うように陰極（１層目）１４１が形成さ
れ、更に共通の陰極（２層目）１４２が全面に形成され
ている。
【０２９１】この構造の有機ＥＬ表示部は、有機ＥＬ発
光層が電流駆動用ＭＯＳＴＦＴ２のソースに接続され、
ガラス等の基板１１１の面に被着された陽極１４４を覆
うように有機ＥＬ発光層を形成し、その有機ＥＬ発光層
を覆うように陰極１４１を形成し、全面に陰極１４２を
形成しており、従って、下面発光１３６’となる。ま
た、陰極が有機ＥＬ発光層間及びＭＯＳＴＦＴ上を覆っ
ている。即ち、全面に、例えば緑色発光有機ＥＬ層を真
空加熱蒸着法等により形成した後に、緑色発光有機ＥＬ
部をフォトリソグラフィ及びドライエッチングで形成
し、連続して同様に、青色、赤色発光有機ＥＬ部を形成
し、最後に全面に陰極（電子注入層）１４１をマグネシ
ウム：銀合金又はアルミニウム：リチウム合金により形
成する。この全面に更に形成した陰極（電子注入層）１
４２で密封するので、外部から有機ＥＬ層間に湿気が侵
入することを特に全面被着の陰極１４２により防止して
湿気に弱い有機ＥＬ層の劣化や電極の酸化を防止し、長
寿命、高品質、高信頼性が可能となる（これは、図２９
の構造例Ｉでも陽極で全面被覆されているため、同様で
ある）。また、陰極１４１及び１４２により放熱効果が
高まるので、発熱による有機ＥＬ薄膜の構造変化（融解
又は再結晶化）が低減し、長寿命、高品質、高信頼性が
可能となる。しかも、これによって、高精度、高品質の
フルカラーの有機ＥＬ層を生産性良く作成できるので、
コストダウンが可能となる。
【０２９２】また、各画素部周辺に図３３（Ｃ）のよう
にブラックマスク部（クロム、二酸化クロム等）１４０
を形成すれば、光漏れ（クロストーク等）を防止し、コ
ントラストの向上が図れる。なお、このブラックマスク
部１４０は、絶縁用の酸化シリコン膜１４３（これはゲ
ート絶縁膜１１８と同時に同一材料で形成してよい。）
によって覆われている。
【０２９３】次に、この有機ＥＬ素子の製造プロセスを
説明すると、まず、図３４の（１）に示すように、上述
した工程を経て多結晶性シリコン膜からなるソース領域
１２０、チャンネル領域１１７及びドレイン領域１２１
を形成した後、触媒ＣＶＤ等の気相成長法によりゲート
絶縁膜１１８を形成し、Ｍｏ−Ｔａ合金のスパッタリン
グ成膜及び汎用フォトリソグラフィ及びエッチング技術
によりこの上にＭＯＳＴＦＴ１、２のゲート電極１１５
を形成し、同時にＭＯＳＴＦＴ１のゲート電極に接続さ
れるゲートラインを形成する。そして、触媒ＣＶＤ等の
気相成長法によりオーバーコート膜（酸化シリコン等）
１３７を形成後、Ｍｏ−Ｔａ合金のスパッタリング成膜
及び汎用フォトリソグラフィ及びエッチング技術により
ＭＯＳＴＦＴ２のドレイン電極１３１及びＶddラインを
形成し、更に触媒ＣＶＤ等の気相成長法によりオーバー
コート膜（酸化シリコン／窒化シリコン積層膜等）１３
６を形成する。なお、ハロゲンランプ等でのＲＴＡ（Ra
pd Thermal Anneal）処理（例えば、約１０００℃、１
０〜３０秒）により、イオン注入したキャリア不純物を
活性化させる。
【０２９４】次いで、図３４の（２）に示すように、汎
用フォトリソグラフィ及びエッチング技術によりＭＯＳ
ＴＦＴ１のソース／ドレイン部、ＭＯＳＴＦＴ２のゲー
ト部の窓開けを行った後、図３４の（３）に示すよう
に、１％Ｓｉ入りＡｌのスパッタリング成膜及び汎用フ
ォトリソグラフィ及びエッチング技術により、ＭＯＳＴ
ＦＴ１のドレインとＭＯＳＴＦＴ２のゲートを１％Ｓｉ
入りＡｌ配線１２８で接続し、同時にＭＯＳＴＦＴ１の
ソースに接続される１％Ｓｉ入りＡｌからなるソースラ
インを形成する。そして、オーバーコート膜（酸化シリ
コン／フォスフィンシリケートガラス／窒化シリコン積
層膜等）１３０を形成し、汎用フォトリソグラフィ及び
エッチング技術によりＭＯＳＴＦＴ２のソース部の窓開
けを行い、ＩＴＯ等のスパッタリング及び汎用フォトリ
ソグラフィ及びエッチング技術によりＭＯＳＴＦＴ２の
ソース部と接続した発光部の陽極１４４を形成する。
【０２９５】次いで、図３４の（４）に示すように、上
記のように有機発光層１３２等及び陰極１４１、１４２
を形成する。
【０２９６】なお、以下に述べる有機ＥＬの各層の構成
材料や形成方法は図３３の例に適用されるが、図３１の
例にも同様に適用されてよい。
【０２９７】緑色発光有機ＥＬ層に低分子化合物を用い
る場合は、ガラス基板上の陽極（ホール注入層）であ
る、電流駆動用ＭＯＳＴＦＴのソース部とコンタクトし
たＩＴＯ透明電極上に、連続した真空加熱蒸着法により
形成する。 １）ホール輸送層は、アミン系化合物（例えば、トリア
リールアミン誘導体、アリールアミンオリゴマー、芳香
族第三アミン等）等 ２）発光層は、緑色発光材料であるトリス（８−ヒドロ
キシキシリノ）Ａｌ錯体（Ａｌｑ）等 ３）電子輸送層は、１，３，４−オキサジアゾール誘導
体（ＯＸＤ）、１，２，４−トリアゾール誘導体（ＴＡ
Ｚ）等 ４）陰極である電子注入層は、４ｅＶ以下の仕事関数を
有する材料で作られるのが好ましい。 例えば、１０：１（原子比）のマグネシウム：銀合金の
１０〜３０ｎｍ厚 アルミニウム：リチウム（濃度は０．５〜１％）合金の
１０〜３０ｎｍ厚 ここで、銀は有機界面との接着性を増すためにマグネシ
ウム中に１〜１０原子％添加され、リチウムは安定化の
ためにアルミニウム中に濃度は０．５〜１％添加され
る。
【０２９８】緑色画素部を形成するには、緑色画素部を
フォトレジストでマスクし、ＣＣｌ 4ガスのプラズマエ
ッチングにより陰極である電子注入層のアルミニウム：
リチウム合金を除去し、連続して電子輸送層、発光層、
ホール輸送層の低分子系化合物及びフォトレジストを酸
素プラズマエッチングで除去し、緑色画素部を形成す
る。この時に、フォトレジストの下にはアルミニウム：
リチウム合金があるので、フォトレジストがエッチング
されても問題ない。又、この時に、電子輸送層、発光
層、ホール輸送層の低分子系化合物層は、ホール注入層
のＩＴＯ透明電極よりも大きい面積とし、後工程で全面
に形成する陰極の電子注入層（マグネシウム：銀合金）
と電気的ショートしないようにする。
【０２９９】次に、青色発光有機ＥＬ層を低分子化合物
で形成する場合は、ガラス基板上の陽極（ホール注入
層）である電流駆動用ＴＦＴのドレイン部とコンタクト
したＩＴＯ透明電極上に、連続して真空加熱蒸着により
形成する。 １）ホール輸送層は、アミン系化合物（例えば、トリア
リールアミン誘導体、アリールアミンオリゴマー、芳香
族第三アミン等）等 ２）発光層は、青色発光材料であるＤＴＶＢｉのような
ジスチリル誘導体等 ３）電子輸送層は、１，３，４−オキサジアゾール誘導
体（ＴＡＺ）、１，２，４−トリアゾール誘導体（ＴＡ
Ｚ）等 ４）陰極である電子注入層は、４ｅＶ以下の仕事関数を
有する材料で作られるのが好ましい。 例えば、１０：１（原子比）のマグネシウム：銀合金の
１０〜３０ｎｍ厚 アルミニウム：リチウム（濃度は０．５〜１％）合金の
１０〜３０ｎｍ厚 ここで、銀は有機界面との接着性を増すためにマグネシ
ウム中に１〜１０原子％添加され、リチウムは安定化の
ためにアルミニウム中に濃度は０．５〜１％添加され
る。
【０３００】青色画素部を形成するには、青色画素部を
フォトレジストでマスクし、ＣＣｌ 4ガスのプラズマエ
ッチングで陰極である電子注入層のアルミニウム：リチ
ウム合金を除去し、連続して電子輸送層、発光層、ホー
ル輸送層の低分子系化合物及びフォトレジストを酸素プ
ラズマエッチングで除去し、青色画素部を形成する。こ
の時に、フォトレジストの下にはアルミニウム：リチウ
ム合金があるので、フォトレジストがエッチングされて
も問題ない。この時に、電子輸送層、発光層、ホール輸
送層の低分子系化合物層は、ホール注入層のＩＴＯ透明
電極よりも大きい面積とし、後工程で全面に形成する陰
極の電子注入層（マグネシウム：銀合金）と電気的ショ
ートしないようにする。この時に、緑色画素部や赤色画
素部に積層した青色発光有機ＥＬ層は、それぞれのエッ
チング時に同時に除去される。
【０３０１】また、赤色発光有機ＥＬ層を低分子化合物
で形成する場合は、ガラス基板上の陽極（ホール注入
層）である電流駆動用ＴＦＴのドレイン部とコンタクト
したＩＴＯ透明電極上に、連続して真空加熱蒸着により
形成する。 １）ホール輸送層は、アミン系化合物（例えば、トリア
リールアミン誘導体、アリールアミンオリゴマー、芳香
族第三アミン等）等 ２）発光層は、赤色発光材料であるＥｕ（Ｅｕ(ＤＢＭ)
3（Ｐｈｅｎ））等 ３）電子輸送層は、１，３，４−オキサジアゾール誘導
体（ＯＸＤ）、１，２，４−トリアゾール誘導体（ＴＡ
Ｚ）等 ４）陰極である電子注入層は、４ｅＶ以下の仕事関数を
有する材料で作られるのが好ましい。 例えば、１０：１（原子比）のマグネシウム：銀合金の
１０〜３０ｎｍ厚 アルミニウム：リチウム（濃度は０．５〜１％）合金の
１０〜３０ｎｍ厚 銀は有機界面との接着性を増すためにマグネシウム中に
１〜１０原子％添加され、リチウムは安定化のためにア
ルミニウム中に濃度は０．５〜１％添加される。
【０３０２】赤色画素部を形成するには、赤色画素部を
フォトレジストでマスクし、ＣＣｌ 4ガスのプラズマエ
ッチングで陰極である電子注入層のアルミニウム：リチ
ウム合金を除去し、連続して電子輸送層、発光層、ホー
ル輸送層の低分子系化合物及びフォトレジストを酸素プ
ラズマエッチングで除去し、赤色画素部を形成する。こ
の時に、フォトレジストの下にはアルミニウム：リチウ
ム合金があるので、フォトレジストがエッチングされて
も問題ない。又、この時に、電子輸送層、発光層、ホー
ル輸送層の低分子系化合物層は、ホール注入層のＩＴＯ
透明電極よりも大きい面積とし、後工程で全面に形成す
る陰極の電子注入層（マグネシウム：銀合金）と電気的
ショートしないようにする。この時に、緑色画素部や青
色画素部に積層した赤色発光有機ＥＬ層は、それぞれの
エッチング時に同時に除去される。その後に、全面に共
通の陰極１４２を陰極１４１と同じ材料及び方法で形成
する。
【０３０３】第４の実施の形態 本実施の形態は、本発明を電界放出型（フィールドエミ
ッション）ディスプレイ装置（ＦＥＤ：Field Emission
Display）に適用したものである。以下にその構造例と
製造例を示す。尚、ここではトップゲート型ＭＯＳＴＦ
Ｔの例であるが、上記のようにボトムゲート型又はデュ
アルゲート型ＭＯＳＴＦＴを適用してもよいことは言う
までもない。
【０３０４】＜ＦＥＤの構造例Ｉ＞図３５（Ａ）、
（Ｂ）、（Ｃ）に示すように、この構造例Ｉによれば、
ガラス等の基板１１１上に、本発明に基づいて上述した
方法で形成された高結晶化率、大粒径の多結晶性シリコ
ン膜によって、スイッチング用ＭＯＳＴＦＴ１と電流駆
動用ＭＯＳＴＦＴ２のゲートチャンネル領域１１７、ソ
ース領域１２０及びドレイン領域１２１が形成されてい
る。そして、ゲート絶縁膜１１８上にゲート電極１１
５、ソース及びドレイン領域上にソース電極１２７及び
ドレイン電極１２８が形成されている。ＭＯＳＴＦＴ１
のドレインとＭＯＳＴＦＴ２のゲートとはドレイン電極
１２８を介して接続されていると共に、ＭＯＳＴＦＴ２
のソース電極１２７との間に絶縁膜１３６を介してキャ
パシタＣが形成され、かつ、ＭＯＳＴＦＴ２のドレイン
領域１２１はそのままＦＥＤ素子のＦＥＣ（電界放出カ
ソード）にまで延設され、エミッタ領域１５２として機
能している。尚、スイッチング用ＭＯＳＴＦＴにはＬＤ
Ｄ部を形成してスイッチング特性向上を図ってもよい。
【０３０５】各ＭＯＳＴＦＴは絶縁膜１３０で覆われ、
この絶縁膜上には、ＦＥＣのゲート引き出し電極１５０
と同一材料にて同一工程で接地用の金属遮蔽膜１５１が
形成され、各ＭＯＳＴＦＴ上を覆っている。ＦＥＣにお
いては、多結晶性シリコン膜からなるエミッタ領域１５
２上に電界放出エミッタとなるｎ型多結晶性シリコン膜
１５３が形成され、更にｍ×ｎ個の各エミッタに区画す
るための開口を有するように、絶縁膜１１８、１３７、
１３６及び１３０がパターニングされ、この上面にはゲ
ート引き出し電極１５０が被着されている。
【０３０６】また、このＦＥＣに対向して、バックメタ
ル１５５付きの蛍光体１５６をアノードとして形成した
ガラス基板等の基板１５７が設けられており、ＦＥＣと
の間は高真空に保持されている。
【０３０７】この構造のＦＥＣにおいては、ゲート引き
出し電極１５０の開口下には、本発明に基づいて形成さ
れた多結晶性シリコン膜１５２上に成長されたｎ型多結
晶性シリコン膜１５３が露出し、これがそれぞれ電子１
５４を放出する薄膜の面放出型エミッタとして機能す
る。即ち、エミッタの下地となる多結晶性シリコン膜１
５２は、大粒径（グレインサイズ数１００ｎｍ以上）の
グレインからなっているため、これをシードとしてその
上にｎ型多結晶性シリコン膜１５３を触媒ＣＶＤ等によ
って成長させると、この多結晶性シリコン膜１５３はさ
らに大きな粒径で成長し、表面が電子放出にとって有利
な微細な凹凸１５８を生じるように形成されるのであ
る。
【０３０８】従って、エミッタが薄膜からなる面放出型
であるために、その形成が容易であると共に、エミッタ
性能も安定し、長寿命化が可能となる。
【０３０９】また、すべての能動素子（これには周辺駆
動回路及び画素表示部のＭＯＳＴＦＴとダイオードが含
まれる。）の上部にアース電位の金属遮蔽膜１５１（こ
の金属遮蔽膜は、ゲート引き出し電極１５０と同じ材料
（Ｎｂ、Ｔｉ／Ｍｏ等）、同じ工程で形成すると工程上
都合がよい。）が形成されているので、次の（１）、
（２）の利点を得ることができ、高品質、高信頼性のフ
ィールドエミッションディスプレイ（ＦＥＤ）装置を実
現することが可能となる。
【０３１０】（１）気密容器内にあるガスがエミッタ１
５３から放出された電子により正イオン化されて絶縁層
上にチャージアップし、この正電荷が絶縁層下にあるＭ
ＯＳＴＦＴに不要な反転層を形成し、この反転層からな
る不要な電流経路を介して余分な電流が流れるために、
エミッタ電流の暴走が起きる。しかし、ＭＯＳＴＦＴ上
の絶縁層に金属遮蔽膜１５１を形成してアース電位に落
としているので、チャージアップ防止が可能となり、エ
ミッタ電流の暴走を防止できる。
【０３１１】（２）エミッタ１５３から放出された電子
の衝突により蛍光体１５６が発光するが、この光により
ＭＯＳＴＦＴのゲートチャンネル内に電子、正孔が発生
し、リーク電流となる。しかし、ＭＯＳＴＦＴ上の絶縁
層に金属遮蔽膜１５１が形成されているので、ＴＦＴへ
の光入射が防止され、ＴＦＴの動作不良は生じない。
【０３１２】次に、このＦＥＤの製造プロセスを説明す
ると、まず、図３６の（１）に示すように、上述した工
程を経て全面に多結晶性シリコン膜１１７を形成した
後、汎用フォトリソグラフィ及びエッチング技術により
ＭＯＳＴＦＴ１とＭＯＳＴＦＴ２及びエミッタ領域にア
イランド化し、プラズマＣＶＤ、触媒ＣＶＤ法等により
全面に保護用酸化シリコン膜１５９を形成する。
【０３１３】次いで、ＭＯＳＴＦＴ１、２のゲートチャ
ンネル不純物濃度の制御によるＶthの最適化のために、
イオン注入又はイオンドーピング法により全面にボロン
イオン８３を５×１０11ａｔｏｍｓ／ｃｍ2のドーズ量
でドーピングし、１×１０17ａｔｏｍｓ／ｃｃのアクセ
プタ濃度に設定する。
【０３１４】次いで、図３６の（２）に示すように、フ
ォトレジスト８２をマスクにして、イオン注入又はイオ
ンドーピング法によりＭＯＳＴＦＴ１、２のソース／ド
レイン部及びエミッタ領域に燐イオン７９を１×１０15
ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１
０20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ソース領
域１２０、ドレイン領域１２１、エミッタ領域１５２を
それぞれ形成した後、汎用フォトリソグラフィ及びエッ
チング技術によりエミッタ領域の保護用酸化シリコン膜
を除去する。尚、この時に、ＭＯＳＴＦＴ１に（１〜
５）×１０18ａｔｏｍｓ／ｃｃのドナー濃度のＬＤＤ領
域を形成してスイッチング特性を向上させてもよい。
【０３１５】次いで、図３６の（３）に示すように、エ
ミッタ領域を形成する多結晶性シリコン膜１５２をシー
ドに、モノシランとＰＨ3等のドーパントを適量比率
（例えば１０20ａｔｏｍｓ／ｃｃ）混合した触媒ＣＶＤ
又はバイアス触媒ＣＶＤ等により、表面に微細凹凸１５
８を有するｎ型多結晶性シリコン膜１５３を１〜５μｍ
厚にエミッタ領域に形成し、同時に他の酸化シリコン膜
１５９及びガラス基板１１１上にはｎ型アモルファスシ
リコン膜１６０を１〜５μｍ厚に形成する。
【０３１６】次いで、図３６の（４）に示すように、上
述した触媒ＡＨＡ処理時の水素系活性種（活性化水素イ
オンなど）により、アモルファスシリコン膜１６０をエ
ッチング除去し、酸化シリコン膜１５９のエッチング除
去後に触媒ＣＶＤ等によりゲート絶縁膜（酸化シリコン
膜）１１８を形成する。
【０３１７】次いで、図３７の（５）に示すように、ス
パッタリング法によるＭｏ−Ｔａ合金等の耐熱性金属に
よりＭＯＳＴＦＴ１、２のゲート電極１１５、ＭＯＳＴ
ＦＴ１のゲート電極に接続されるゲートラインを形成
し、オーバーコート膜（酸化シリコン膜等）１３７を形
成した後、ハロゲンランプ等によるＲＴＡ（Rapid Ther
mal Anneal）処理でドーピングされたｎ型及びｐ型不純
物を活性化させ、ＭＯＳＴＦＴ２のソース部窓開け後に
スパッタリング法によるＭｏ−Ｔａ合金等の耐熱性金属
でＭＯＳＴＦＴ２のソース電極１２７及びアースライン
を形成する。更に、プラズマＣＶＤ、触媒ＣＶＤ等によ
りオーバーコート膜（酸化シリコン／窒化シリコン積層
膜等）１３６を形成する。
【０３１８】次いで、図３７の（６）に示すように、Ｍ
ＯＳＴＦＴ１のソース／ドレイン部及びＭＯＳＴＦＴ２
のゲート部の窓開けを行い、ＭＯＳＴＦＴ１のドレイン
とＭＯＳＴＦＴ２のゲートを１％Ｓｉ入りＡｌ配線１２
８で接続し、同時にＭＯＳＴＦＴ１のソース電極とその
ソースに接続されるソースライン１２７を形成する。こ
の後に、フォーミングガス中で４００℃、３０分の水素
化及びシンター処理する。
【０３１９】次いで、図３７の（７）に示すように、オ
ーバーコート膜（酸化シリコン／フォスフィンシリケー
トガラス／窒化シリコン積層膜等）１３０を形成した
後、ＧＮＤラインの窓開けし、図３７の（８）に示すよ
うに、ゲート引き出し電極１５０や金属遮蔽膜１５１を
Ｎｂ蒸着後のエッチングで形成し、更に電界放出カソー
ド部を窓開けしてエミッタ１５３を露出させ、上述した
プラズマ又は触媒ＡＨＡ処理の水素系活性種（活性化水
素イオンなど）でクリーニングする。
【０３２０】従来のフィールドエミッションディスプレ
イ（ＦＥＤ）装置は、単純マトリックスとアクティブマ
トリックス駆動に大別され、電界放出電子源（Field Em
itter）には、スピント型モリブデンエミッタ、コーン
型シリコンエミッタ、ＭＩＭトンネルエミッタ、ポーラ
スシリコンエミッタ、ダイヤモンドエミッタ、表面伝導
エミッタなどがあり、いずれも平面基板上にエミッタを
集積することができる。単純マトリックス駆動は、ＸＹ
マトリックスに配列したフィールドエミッタアレイを１
画素として使用し、画素ごとに放出量を制御して画像表
示を行う。又、アクティブマトリックス駆動は、ＭＯＳ
ＴＦＴのドレイン部に形成されたエミッタの放出電流を
制御ゲートによってコントロールする。これは、作製プ
ロセスが通常のシリコンＬＳＩとコンパチブルなので、
フィールドエミッションディスプレイ周辺に複雑な処理
回路を作りつけることが容易である。しかし、シリコン
単結晶基板を用いるために、基板コストが高く、ウエー
ハサイズ以上の大面積化が困難である。そして、カソー
ド電極表面に減圧ＣＶＤ等により導電性の多結晶シリコ
ン膜と、その表面にプラズマＣＶＤ等により結晶性ダイ
ヤモンド膜からなるエミッタの製造が提案されている
が、減圧ＣＶＤ時の成膜温度が６３０℃と高く、ガラス
基板を採用できないので、コストダウンが難しい。そし
て、その減圧ＣＶＤによる多結晶シリコン膜は粒径が小
さく、その上の結晶性ダイヤモンド膜も粒径が小さく、
エミッタの特性が良くない。更に、プラズマＣＶＤで
は、反応エネルギーが不足しているので、良い結晶性ダ
イヤモンド膜は得にくい。又、透明電極又はＡｌ、Ｔ
ｉ、Ｃｒ等の金属のカソード電極と導電性の多結晶シリ
コン膜との接合性が悪いので、良好な電子放出特性は得
られない。
【０３２１】これに対し、本発明に基づいて形成された
大粒径多結晶性シリコン膜は、ガラス等の基板上に形成
可能であって、電流駆動用ＴＦＴのドレインとつながっ
たエミッタ領域の大粒径多結晶性シリコン膜であり、こ
れをシードに触媒ＣＶＤなどにより、ｎ型（又はｎ
+型）の大粒径多結晶性シリコン膜（これは単結晶性シ
リコン膜として成長させることもできる。）（又は後述
の多結晶性ダイヤモンド膜）のエミッタを形成し、その
後に連続して触媒ＡＨＡ処理などによりアモルファス構
造のシリコン膜又はアモルファス構造のダイヤモンド膜
（ＤＬＣ：DiamondLike Carbonとも言う。）を還元エッ
チングして表面に無数の凹凸形状を有する高結晶化率／
大粒径のエミッタを形成するので、電子放出効率の高い
エミッタを形成でき、またドレインとエミッタの接合性
が良好であり、高効率のエミッタ特性が可能となる。こ
うして、上記した従来の問題点を解消することができる
（以下、同様）。
【０３２２】また、１つの画素表示部のエミッタ領域を
複数に分割し、それぞれにスイッチング素子のＭＯＳＴ
ＦＴを接続すれば、たとえ１つのＭＯＳＴＦＴが故障し
ても、他のＭＯＳＴＦＴが動作するので、１つの画素表
示部は必ず電子放出する構成となり、高品質で歩留が高
く、コストダウンできる（以下、同様）。又、これらの
ＭＯＳＴＦＴにおいて電気的オープン不良のＭＯＳＴＦ
Ｔは問題ないが、電気的ショートしたＭＯＳＴＦＴはレ
ーザーリペアで分離するのが一般的な歩留向上対策であ
るが、本発明に基づく上記構成はそれに対応できるの
で、高品質で歩留が高く、コストダウンできる（以下、
同様）。
【０３２３】＜ＦＥＤの構造例II＞図３８（Ａ）、
（Ｂ）、（Ｃ）に示すように、この構造例IIによれば、
ガラス等の基板１１１上に、上記の構造例Ｉと同様に、
本発明に基づいて上述した方法で形成された高結晶化
率、大粒径の多結晶性シリコン膜によって、スイッチン
グ用ＭＯＳＴＦＴ１と電流駆動用ＭＯＳＴＦＴ２のゲー
トチャンネル領域１１７、ソース領域１２０及びドレイ
ン領域１２１が形成されている。そして、ゲート絶縁膜
１１８上にゲート電極１１５、ソース及びドレイン領域
上にソース電極１２７及びドレイン電極１２８が形成さ
れている。ＭＯＳＴＦＴ１のドレインとＭＯＳＴＦＴ２
のゲートとはドレイン電極１２８を介して接続されてい
ると共に、ＭＯＳＴＦＴ２のソース電極１２７との間に
絶縁膜１３６を介してキャパシタＣが形成され、かつ、
ＭＯＳＴＦＴ２のドレイン領域１２１はそのままＦＥＤ
素子のＦＥＣ（電界放出カソード）にまで延設され、エ
ミッタ領域１５２として機能している。尚、スイッチン
グ用ＭＯＳＴＦＴ１にＬＤＤ部を形成することによりス
イッチング特性向上を図ってもよい。
【０３２４】各ＭＯＳＴＦＴは絶縁膜１３０で覆われ、
この絶縁膜上には、ＦＥＣのゲート引き出し電極１５０
と同一材料にて同一工程で接地用の金属遮蔽膜１５１が
形成され、各ＭＯＳＴＦＴ上を覆っている。ＦＥＣにお
いては、多結晶シリコン膜からなるエミッタ領域１５２
上に電界放出エミッタとなるｎ型多結晶性ダイヤモンド
膜１６３が形成され、更にｍ×ｎ個の各エミッタに区画
するための開口を有するように、絶縁膜１１８、１３
７、１３６及び１３０がパターニングされ、この上面に
はゲート引き出し電極１５０が被着されている。
【０３２５】また、このＦＥＣに対向して、バックメタ
ル１５５付きの蛍光体１５６をアノードとして形成した
ガラス基板等の基板１５７が設けられており、ＦＥＣと
の間は高真空に保持されている。
【０３２６】この構造のＦＥＣは、ゲート引き出し電極
１５０の開口下には、本発明に基づいて形成された多結
晶性シリコン膜１５２上に成長されたｎ型多結晶性ダイ
ヤモンド膜１６３が露出し、これがそれぞれ電子１５４
を放出する薄膜の面放出型のエミッタとして機能する。
即ち、エミッタの下地となる多結晶性シリコン膜１５２
は、大粒径（グレインサイズ数１００ｎｍ以上）のグレ
インからなっているため、これをシードとしてその上に
ｎ型多結晶性ダイヤモンド膜１６３を触媒ＣＶＤ等によ
って成長させると、この多結晶性ダイヤモンド膜１６３
はやはり大粒径で成長し、表面が電子放出にとって有利
な微細な凹凸１６８を生じるように形成されるのであ
る。
【０３２７】従って、エミッタが薄膜からなる面放出型
であるために、その形成が容易であると共に、エミッタ
性能も安定し、長寿命化が可能となる。
【０３２８】また、すべての能動素子（これには周辺駆
動回路及び画素表示部のＭＯＳＴＦＴとダイオードが含
まれる。）の上部にアース電位の金属遮蔽膜１５１（こ
の金属遮蔽膜は、ゲート引き出し電極１５０と同じ材料
（Ｎｂ、Ｔｉ／Ｍｏ等）、同じ工程で形成すると工程上
都合がよい。）が形成されているので、上述したと同様
に、ＭＯＳＴＦＴ上の絶縁層に金属遮蔽膜１５１を形成
してアース電位に落とし、チャージアップ防止が可能と
なり、エミッタ電流の暴走を防止でき、また、ＭＯＳＴ
ＦＴ上の絶縁層に金属遮蔽膜１５１が形成されているの
で、ＭＯＳＴＦＴへの光入射が防止され、ＭＯＳＴＦＴ
の動作不良は生じない。このために高品質、高信頼性の
フィールドエミッションディスプレイ（ＦＥＤ）装置を
実現することが可能となる。
【０３２９】次に、このＦＥＤの製造プロセスを説明す
ると、まず、図３９の（１）に示すように、上述した工
程を経て全面に多結晶性シリコン膜１１７を形成した
後、汎用フォトリソグラフィ及びエッチング技術により
ＭＯＳＴＦＴ１とＭＯＳＴＦＴ２及びエミッタ領域にア
イランド化し、プラズマＣＶＤ、触媒ＣＶＤ法等により
全面に保護用酸化シリコン膜１５９を形成する。
【０３３０】次いで、ＭＯＳＴＦＴ１、２のゲートチャ
ンネル不純物濃度の制御によるＶthの最適化のために、
イオン注入又はイオンドーピング法により全面にボロン
イオン８３を５×１０11ａｔｏｍｓ／ｃｍ2のドーズ量
でドーピングし、１×１０17ａｔｏｍｓ／ｃｃのアクセ
プタ濃度に設定する。
【０３３１】次いで、図３９の（２）に示すように、フ
ォトレジスト８２をマスクにして、イオン注入又はイオ
ンドーピング法によりＭＯＳＴＦＴ１、２のソース／ド
レイン部及びエミッタ領域に燐イオン７９を１×１０15
ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１
０20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ソース領
域１２０、ドレイン領域１２１、エミッタ領域１５２を
それぞれ形成した後、汎用フォトリソグラフィ及びエッ
チング技術によりエミッタ領域の保護用酸化シリコン膜
を除去する。
【０３３２】次いで、図３９の（３）に示すように、エ
ミッタ領域を形成する多結晶性シリコン膜１５２をシー
ドに、モノシランとメタン（ＣＨ4）及びｎ型ドーパン
トを適量比率混合し、触媒ＣＶＤ又はバイアス触媒ＣＶ
Ｄ等により、表面に微細凹凸１６８を有するｎ+型多結
晶性ダイヤモンド膜１６３をエミッタ領域に形成し、同
時に他の酸化シリコン膜１５９及びガラス基板１１１上
にはｎ+型アモルファスダイヤモンド膜１７０を形成す
る。例えば、触媒ＣＶＤ等により大粒径多結晶性シリコ
ン膜１５２をシードにｎ+型結晶性ダイヤモンド膜のエ
ミッタ領域１６３を形成するが、この際、メタン（ＣＨ
4）にｎ型不純物ガス（燐はホスフィンＰＨ3、ひ素はア
ルシンＡｓＨ3、アンチモンはスチビンＳｂＨ3など）、
例えばホスフィンＰＨ3を適量添加して５×１０20〜１
×１０21ａｔｏｍｓ／ｃｃ程度のｎ+型多結晶性ダイヤ
モンド膜１６３を厚さ１０００〜５０００ｎｍに形成す
る。このときに、他の保護用酸化シリコン膜上にはｎ+
型アモルファスダイヤモンド膜１７０が形成されるが、
このアモルファスダイヤモンド膜はＤＬＣ膜（Diamond
Like Carbon）ともいわれる。
【０３３３】次いで、図３９の（４）に示すように、上
述した触媒ＡＨＡ処理時の水素系活性種（活性化水素イ
オンなど）により、アモルファスダイヤモンド膜１７０
をエッチング除去し、酸化シリコン膜１５９のエッチン
グ除去後に触媒ＣＶＤ等によりゲート絶縁膜（酸化シリ
コン膜等）１１８を形成する。この場合、触媒ＡＨＡ処
理により、高温の水素分子／水素原子／活性化水素イオ
ン等によりアモルファスダイヤモンド膜を還元エッチン
グし、同時にエミッタ領域に形成されたｎ+型多結晶性
ダイヤモンド膜１６３のアモルファス成分を還元エッチ
ングして、高結晶化率のｎ+型多結晶性ダイヤモンド膜
１６３を形成する。この還元エッチング作用により、表
面に無数の凹凸形状が形成されたｎ+型多結晶性ダイヤ
モンド膜のエミッタ領域１６３が形成される。これによ
り、他の保護用酸化シリコン膜上のｎ+型アモルファス
ダイヤモンド膜も還元エッチングされ、除去される。な
お、上記の触媒ＣＶＤ及びＡＨＡ処理は連続作業で行う
方が、コンタミ防止と生産性の面で望ましい。
【０３３４】次いで、図４０の（５）に示すように、ス
パッタリング法によるＭｏ−Ｔａ合金等の耐熱性金属に
よりＭＯＳＴＦＴ１、２のゲート電極１１５、ＭＯＳＴ
ＦＴ１のゲート電極に接続されるゲートラインを形成
し、オーバーコート膜（酸化シリコン膜等）１３７を形
成した後、ハロゲンランプによるＲＴＡ（Rapid Therma
l Anneal）処理でドーピングされたｎ型及びｐ型不純物
を活性化した後に、ＭＯＳＴＦＴ２のソース部窓開け後
にスパッタリング法によるＭｏ−Ｔａ合金等の耐熱性金
属でＭＯＳＴＦＴ２のソース電極１２７及びアースライ
ンを形成する。更に、プラズマＣＶＤ、触媒ＣＶＤ等に
よりオーバーコート膜（酸化シリコン／窒化シリコン積
層膜等）１３６を形成する。
【０３３５】次いで、図４０の（６）に示すように、Ｍ
ＯＳＴＦＴ１のソース／ドレイン部及びＭＯＳＴＦＴ２
のゲート部の窓開けを行い、ＭＯＳＴＦＴ１のドレイン
とＭＯＳＴＦＴ２のゲートを１％Ｓｉ入りＡｌ配線１２
８で接続し、同時にＭＯＳＴＦＴ１のソース電極とその
ソースに接続されるソースライン１２７を形成する。
【０３３６】次いで、図４０の（７）に示すように、オ
ーバーコート膜（酸化シリコン／フォスフィンシリケー
トガラス／窒化シリコン積層膜等）１３０を形成した
後、ＧＮＤラインの窓開けした後に、フォーミングガス
中で４００℃、３０分の水素化及びシンター処理する。
そして図４０の（８）に示すように、ゲート引き出し電
極１５０や金属遮蔽膜１５１をＮｂ蒸着後のエッチング
で形成し、更に電界放出カソード部を窓開けしてエミッ
タ１６３を露出させ、上述の触媒ＡＨＡ処理の水素系活
性種（活性化水素イオンなど）でクリーニングする。即
ち、汎用フォトリソグラフィ及びエッチング技術によ
り、チタン／モリブデン（Ｔｉ／Ｍｏ）膜又はニオブ
（Ｎｂ）膜を酸系エッチング液でのウエットエッチング
し、酸化シリコン膜及びＰＳＧ膜はフッ酸系エッチング
液でのウエットエッチング、窒化シリコン膜はＣＦ4等
のプラズマエッチングで除去する。また、電界放出カソ
ード（エミッタ）部の多結晶性ダイヤモンド膜１６３を
触媒ＡＨＡ処理してクリーニングし、膜表面の微細な凹
凸部に付着した有機汚れ、水分、酸素／窒素／炭酸ガス
等を触媒ＡＨＡ処理の高温の水素分子／水素原子／活性
化水素イオン等で除去し、電子放出効率を高める。
【０３３７】なお、上記において、多結晶性ダイヤモン
ド膜１６３を成膜する際、使用する原料ガスとしての炭
素含有化合物は、例えば １）メタン、エタン、プロパン、ブタン等のパラフィン
系炭化水素 ２）アセチレン、アリレン系のアセチレン系炭化水素 ３）エチレン、プロピレン、ブチレン等のオレフィン系
炭化水素 ４）ブタジエン等のジオレフィン系炭化水素 ５）シクロプロパン、シクロブタン、シクロペンタン、
シクロヘキサン等の脂環式炭化水素 ６）シクロブタジエン、ベンゼン、トルエン、キシレ
ン、ナフタリン等の芳香族炭化水素 ７）アセトン、ジエチルケトン、ベンゾフェノン等のケ
トン類 ８）メタノール、エタノール等のアルコール類 ９）トリメチルアミン、トリエチルアミン等のアミン類 １０）グラファイト、石炭、コークス等の炭素原子のみ
からなる物質 であってよく、これらは、１種を単独で用いることもで
きるし、２種以上を併用することもできる。
【０３３８】また、使用可能な不活性ガスは、例えばア
ルゴン、ヘリウム、ネオン、クリプトン、キセノン、ラ
ドンである。ドーパントとしては、例えばホウ素、リチ
ウム、窒素、リン、硫黄、塩素、ひ素、セレン、ベリリ
ウム等を含む化合物又は単体が使用可能であり、そのド
ーピング量は１０20ａｔｏｍｓ／ｃｃであってよい。
【０３３９】第５の実施の形態 本実施の形態は、本発明を光電変換装置としての太陽電
池に適用したものである。以下にその製造例を示す。
【０３４０】まず、図４１の（１）に示すように、ステ
ンレス等の金属基板１１１上に、プラズマＣＶＤ、触媒
ＣＶＤ等により、ｎ型の低級結晶性シリコン膜７Ａ（１
００〜２００ｎｍ厚）を形成する。この場合、モノシラ
ンにＰＨ3等のｎ型ドーパントを適量混入して１×１０
19〜１×１０20ａｔｏｍｓ／ｃｃ含有させる。
【０３４１】連続して、プラズマＣＶＤ、触媒ＣＶＤ等
により、ｉ型の低級結晶性シリコン膜１８０Ａ（２〜５
μｍ厚）を積層形成する。連続して、プラズマＣＶＤ、
触媒ＣＶＤ等により、ｐ型の低級結晶性シリコン膜１８
１Ａ（１００〜２００ｎｍ厚）を形成する。この場合、
モノシランにＢ2Ｈ6等のｐ型ドーパントを適量混入して
１×１０19〜１×１０20ａｔｏｍｓ／ｃｃ含有させる。
【０３４２】次いで、図４１の（２）に示すように、プ
ラズマＣＶＤ、触媒ＣＶＤ等により、カバー用絶縁膜２
３５（酸化シリコン膜、窒化シリコン膜、酸窒化シリコ
ン膜、酸化シリコン／窒化シリコン積層膜等）を５０〜
１００ｎｍ厚に形成する。
【０３４３】そして、この状態で、本発明のレーザーア
ニールのレーザービーム照射２１０によるアニールによ
り、低級結晶性シリコン膜７Ａ、１８０Ａ、１８１Ａの
全体を多結晶性シリコン膜７、１８０、１８１に改質さ
せると同時に、各膜中の不純物を活性化させる。
【０３４４】次いで、図４２の（３）に示すように、カ
バー用絶縁膜２３５を除去してフォーミングガス中、４
００℃、１ｈの水素化処理する。そして、全面に透明電
極（ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zin
c Oxide）等）１８２を１００〜１５０ｎｍ厚に形成
し、この上にメタルマスクを用いて、所定領域に銀等の
くし型電極１８３を１００〜１５０ｎｍ厚に形成する。
【０３４５】なお、上記の低級結晶性シリコン膜７Ａ、
１８０Ａ、１８１Ａに、前記したと同様にＮｉ、Ｓｎな
どの触媒元素を適量、例えば１×１０18〜１×１０20ａ
ｔｏｍｓ／ｃｃ含有させて結晶化助長を促進させてもよ
い。尚、帯精製法又は多重帯精製法によるため、これら
の触媒元素は多結晶性シリコン膜中に残存しないのは言
うまでもない。
【０３４６】本実施の形態による太陽電池は、本発明に
基づく大粒径の多結晶性シリコン膜によって、高移動度
で変換効率の大きい光電変換薄膜を形成でき、良好な表
面テクスチャ構造と裏面テクスチャ構造が形成されるの
で、光封じ込め効果が高く、変換効率の大きい光電変換
薄膜を形成できる。これはまた、太陽電池に限らず、電
子写真用の感光体ドラム等の薄膜光電変換装置にも有利
に利用することができる。
【０３４７】以上に述べた本発明の実施の形態は、本発
明の技術的思想に基づいて種々変形が可能である。
【０３４８】例えば、上述した触媒ＣＶＤ、プラズマＣ
ＶＤ等の気相成長法及び本発明のレーザーアニールの繰
り返し回数、レーザービーム照射時間、基板温度などの
各条件は種々変更してよいし、用いる基板等の材質も上
述したものに限定されることはない。
【０３４９】また、本発明は、表示部等の内部回路や周
辺駆動回路及び映像信号処理回路及びメモリー等のＭＯ
ＳＴＦＴに好適なものであるが、それ以外にもダイオー
ドなどの素子の能動領域や、抵抗、キャパシタンス（容
量）、配線、インダクタンスなどの受動領域を本発明に
よる多結晶性半導体膜又は単結晶性半導体膜で形成する
ことも可能である。
【０３５０】
【発明の作用効果】本発明は上述したように、基体上に
低級結晶性半導体薄膜を形成し、この低級結晶性半導体
薄膜に光高調波変調ＵＶ又は／及びＤＵＶレーザーアニ
ールを施して、溶融又は半溶融又は非溶融状態の加熱と
冷却により前記低級結晶性半導体薄膜の結晶化を促進し
て、多結晶性又は単結晶性半導体薄膜を形成しているの
で、次の（１）〜（１２）に示す顕著な作用効果が得ら
れる。
【０３５１】（１）非線形光学効果により光高調波発生
された高出力のＵＶ又は／及びＤＵＶレーザービームを
照射して、アモルファスシリコン膜等の低級結晶性半導
体薄膜を溶融又は半溶融状態に加熱し或いは非溶融状態
で加熱し、冷却させて結晶化する、いわゆる光高調波変
調ＵＶ又は／及びＤＵＶレーザーアニールにより、高い
照射エネルギーを低級結晶性半導体薄膜に与え、これを
溶融又は半溶融状態に加熱し或いは非溶融状態で加熱
し、冷却することにより、大粒径の高キャリア移動度、
高品質の多結晶性シリコン膜等の多結晶性又は単結晶性
半導体薄膜が得られ、生産性が大幅に向上し、大幅なコ
ストダウンが可能となる。
【０３５２】（２）本発明のレーザーアニールは、上記
加熱帯を移動させながら行う、いわゆる帯精製法によ
り、結晶化助長のために予め添加され、その役割を終え
たＮｉ等の触媒元素やその他の不純物元素が高温の溶融
帯に偏析するので、容易に除去でき、膜中に残存するこ
とがないため、大粒径での高キャリア移動度、高品質の
多結晶性半導体薄膜が得られ易い。さらに、このとき
に、複数のレーザービーム照射により連続して溶融帯と
冷却部を繰り返す、いわゆる多重帯精製法により、さら
なる大粒径、高品質の多結晶性半導体薄膜が得られる。
この高純度化により、半導体特性が損なわれることがな
くなり、作製する素子の安定性、信頼性が向上する。そ
して、光高調波変調ＵＶ又は／及びＤＵＶレーザーアニ
ールでの帯精製法又は多重帯精製法という簡単なプロセ
スにより、結晶化助長の役割が終わった触媒元素やその
他の元素が効率良く除去されるので、工数削減によるコ
ストダウンが可能となる。
【０３５３】（３）レーザースキャニング方向に多結晶
性シリコン等の結晶粒が揃うので、この方向にＴＦＴを
形成することにより、結晶粒界の不整及びストレスが低
減し、高移動度の多結晶性シリコン膜等を形成できる。
【０３５４】（４）光高調波変調ＵＶ又は／及びＤＵＶ
レーザーアニールの帯精製法又は多重帯精製法により結
晶化させた多結晶性シリコン等の膜上に低級結晶性シリ
コン等の膜を積層し、再度このレーザーアニールで結晶
化する方法を繰り返すことにより、μｍ単位の厚みで大
粒径での高キャリア移動度、高品質の多結晶性シリコン
膜等を積層形成できる。これにより、ＭＯＳＬＳＩのみ
ならず、高性能、高品質のバイポーラＬＳＩ、ＣＭＯＳ
センサ、ＣＣＤエリア／リニアセンサ、太陽電池等も形
成できる。
【０３５５】（５）光高調波変調ＵＶ又は／及びＤＵＶ
レーザーは、その波長、照射強度及び照射時間等の制
御、更には線状、長方形状又は正方形状に集光整形し
て、レーザービーム径及びレーザースキャニングピッチ
などを自由に設定でき、照射強度、つまり溶融効率及び
スループット向上でのコストダウンが図れる。しかも、
固定した基板にレーザー光をガルバノメータスキャニ
ングさせること、固定したレーザー光に対して基板を
高精度ステッピングモータでステップ＆リピート移動さ
せる等の加熱溶融及び冷却方法により、更には複数のレ
ーザーで同期してスキャニングすることにより、大面積
（例えば１ｍ×１ｍ）も短時間でアニールすることがで
き、任意の結晶粒及び純度の多結晶性シリコン膜等が大
面積に得られるので、生産性が高く、コストダウンが可
能となる。
【０３５６】（６）非線形光学結晶で光高調波発生させ
たＵＶ又は／及びＤＵＶレーザーは、主に高出力の半導
体レーザー励起ＹＡＧ（Ｎｄ：ＹＡＧ；ネオジウム添加
のイットリウム・アルミニウム・ガーネット）レーザー
を基本波としているので、安全で保守整備が容易であ
り、安定した高出力を示し、小型で低消費電力であって
安価なレーザー装置が実現する。
【０３５７】（７）光高調波変調ＵＶ又は／及びＤＵＶ
レーザーアニールでは、例えばアモルファスシリコン膜
の光吸収効率の高い２００〜４００ｎｍ波長を任意に選
出し、高出力単一波長のレーザービーム照射が可能であ
るので、照射面のエネルギー分布のばらつき、得られた
結晶化半導体膜のばらつき、ＴＦＴごとの素子特性のば
らつきが少なく、高いスループットでの高生産性による
コストダウンが可能である。
【０３５８】（８）本発明に用いる光高調波変調ＵＶ又
は／及びＤＵＶレーザーは、基本波と非線形光学結晶の
選択及び組み合わせにより、波長、照射強度の制御が容
易であり、例えばアモルファスシリコン膜の光吸収効率
の高い２００〜４００ｎｍ波長を任意に選出し、高出力
単一波長のレーザービーム照射が可能となる。
【０３５９】（９）更に、照射レーザー光を線状、長方
形または正方形状などに自由に集光整形してレーザービ
ーム照射できるので、照射面のエネルギー分布のばらつ
き、得られた結晶化半導体膜のばらつき、ＴＦＴごとの
素子特性のばらつきが少なく、高いスループットでの高
生産性によるコストダウンが実現する。
【０３６０】（１０）例えば、第３高調波発生の波長３
５５ｎｍのＵＶレーザービームで低級結晶性半導体薄膜
を溶融及び冷却させて結晶化させるときに、同時に波長
１０６４ｎｍの基本波の赤外光線レーザービーム、又は
第２高調波の波長５３２ｎｍの可視光線レーザービー
ム、又はその赤外光線レーザービーム及び可視光線レー
ザービームの混合レーザーを照射して、低級結晶性半導
体薄膜及びガラス基板を加熱できるので、半導体膜や基
板が十分に加熱されるために、結晶化を確実に行うこと
が容易である。又、基本波や第２高調波を捨てずにこれ
らを効率良く使用できるので、全体として消費電力を低
減できる。
【０３６１】（１１）光高調波変調ＵＶ又は／及びＤＵ
Ｖレーザーアニールでは低温（２００〜４００℃）で適
用できるので、安価であって大型化が容易な低歪点ガラ
スや耐熱性樹脂を採用でき、軽量化とコストダウンを図
れる。
【０３６２】（１２）トップゲート型のみならず、ボト
ムゲート型、デュアルゲート型ＭＯＳＴＦＴでも、高い
キャリア移動度の多結晶性半導体膜又は単結晶性半導体
膜等が得られるために、この高性能の半導体膜を使用し
た高速、高電流密度の半導体装置、電気光学装置、更に
は高効率の太陽電池等の製造が可能となる。例えば、シ
リコン半導体装置、シリコン半導体集積回路装置、フィ
ールドエミッションディスプレイ（ＦＥＤ）装置、シリ
コン−ゲルマニウム半導体装置、シリコン−ゲルマニウ
ム半導体集積回路装置、液晶表示装置、エレクトロルミ
ネセンス（有機／無機）表示装置、発光ポリマー表示装
置、発光ダイオード表示装置、光センサー装置、ＣＣＤ
エリア／リニアセンサ装置、ＣＭＯＳセンサ装置、太陽
電池装置等が製造可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるＭＯＳＴＦＴ
の製造プロセスを工程順に示す断面図である。
【図２】同、製造プロセスを工程順に示す断面図であ
る。
【図３】同、製造プロセスを工程順に示す断面図であ
る。
【図４】同、製造プロセスを工程順に示す断面図であ
る。
【図５】同、製造に用いる触媒ＣＶＤ用の装置の一状態
での概略断面図である。
【図６】同、装置の他の状態での概略断面図である。
【図７】同、レーザーアニール用の装置の要部概略断面
図及び平面図である。
【図８】同、レーザーアニール用の装置の要部概略断面
図及び平面図である。
【図９】同、レーザーアニール用の装置の他例の要部概
略断面図である。
【図１０】同、レーザーアニール用の装置の他例の要部
概略断面図である。
【図１１】同、レーザーアニール用の各種レーザービー
ムの発生方法を示す概略図である。
【図１２】同、クラスタ方式のＭＯＳＴＦＴの製造装置
の概略図である。
【図１３】同、インライン方式のＭＯＳＴＦＴの製造装
置の概略図である。
【図１４】同、クラスタ方式のＭＯＳＴＦＴの製造装置
の他例の概略図である。
【図１５】同、レーザーアニール時の他の形態を示す概
略断面図である。
【図１６】同、レーザーアニール用の装置の他例の概略
断面図である。
【図１７】同、レーザーアニール用の装置の他例の概略
断面図である。
【図１８】同、レーザーアニール用の装置の他例の概略
断面図である。
【図１９】本発明の第２の実施の形態によるＬＣＤの製
造プロセスを工程順に示す断面図である。
【図２０】同、製造プロセスを工程順に示す断面図であ
る。
【図２１】同、製造プロセスを工程順に示す断面図であ
る。
【図２２】同、ＬＣＤの全体の概略レイアウトを示す斜
視図である。
【図２３】同、ＬＣＤの等価回路図である。
【図２４】同、ＬＣＤの他の製造プロセスを工程順に示
す断面図である。
【図２５】同、製造プロセスを工程順に示す断面図であ
る。
【図２６】同、ＬＣＤのＭＯＳＴＦＴを各種示す断面図
である。
【図２７】同、ＬＣＤの他の製造プロセスを工程順に示
す断面図である。
【図２８】同、グラフォエピタキシャル成長を説明する
ための概略図である。
【図２９】同、各種段差形状を示す概略断面図である。
【図３０】同、ＬＣＤの他の製造プロセスを工程順に示
す断面図である。
【図３１】本発明の第３の実施の形態による有機ＥＬ表
示装置の要部の等価回路図（Ａ）、同要部の拡大断面図
（Ｂ）及び同画素周辺部の断面図（Ｃ）である。
【図３２】同、有機ＥＬ表示装置の製造プロセスを工程
順に示す断面図である。
【図３３】同、他の有機ＥＬ表示装置の要部の等価回路
図（Ａ）、同要部の拡大断面図（Ｂ）及び同画素周辺部
の断面図（Ｃ）である。
【図３４】同、有機ＥＬ表示装置の製造プロセスを工程
順に示す断面図である。
【図３５】本発明の第４の実施の形態によるＦＥＤの要
部の等価回路図（Ａ）、同要部の拡大断面図（Ｂ）及び
同要部の概略平面図（Ｃ）である。
【図３６】同、ＦＥＤの製造プロセスを工程順に示す断
面図である。
【図３７】同、製造プロセスを工程順に示す断面図であ
る。
【図３８】同、他のＦＥＤの要部の等価回路図（Ａ）、
同要部の拡大断面図（Ｂ）及び同要部の概略平面図
（Ｃ）である。
【図３９】同、ＦＥＤの製造プロセスを工程順に示す断
面図である。
【図４０】同、製造プロセスを工程順に示す断面図であ
る。
【図４１】本発明の第５の実施の形態による太陽電池の
製造プロセスを工程順に示す断面図である。
【符号の説明】
１、６１、９８、１１１、１５７…基板、７、６７…多
結晶性又は単結晶性シリコン膜、７Ａ、６７Ａ…低級結
晶性シリコン膜、７Ｂ…シリコン溶融帯、１４、６７、
１１７…チャンネル、１５、７５、１０２、１０５、１
１５…ゲート電極、８、６８、１０３、１０４、１０
６、１１８…ゲート絶縁膜、２０、２１、８０、８１、
１２０、１２１…ｎ+型ソース又はドレイン領域、２
４、２５、８４、８５…ｐ+型ソース又はドレイン領
域、２７、２８、８６、９２、１３０、１３６、１３７
…絶縁膜、２９、３０、８７、８８、８９、９０、９
１、９３、９７、１２７、１２８、１３１…電極、４０
…原料ガス、４２…シャワーヘッド、４４…成膜室、４
５…サセプタ、４６…触媒体、４７…シャッター、４８
…触媒体電源、９４、９６…配向膜、９５…液晶、９９
…カラーフィルタ層、１００…保護膜、１００’、１４
０…ブラックマスク層、１３２、１３３…有機発光層、
１３４、１３５、１４４…陽極、１３８、１４１、１４
２、１７１…陰極、１５０…ゲート電極（ゲートライ
ン）、１５１…遮蔽膜、１５２…エミッタ、１５３…ｎ
型多結晶性シリコン膜、１５５…バックメタル、１５６
…蛍光体、１５８、１６８…微細凹凸、１６３…ｎ型多
結晶性ダイヤモンド膜、１８０…ｉ型多結晶性シリコン
膜、１８１…ｐ型多結晶性シリコン膜、１８２…透明電
極、１８３…くし型電極、２００…レーザーロッド（光
源）、２０１、２０２…非線形光学結晶、２０３…レー
ザービーム加工形状決定機構、２０４…ガルバノメータ
スキャナシステム、２１０…レーザービーム照射、２２
３…段差、２２４…結晶性サファイア膜、２３１…磁
極、２３２…電磁石、２３３…電源、２３４…電極、２
３５…絶縁膜
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/268 Ｈ０１Ｌ 21/268 Ｇ ５Ｆ０５２ Ｊ ５Ｆ１１０ 27/08 ３３１ 27/08 ３３１Ｅ 29/786 29/78 ６２７Ｇ 21/336 31/04 Ｘ 31/04 Ｆターム(参考） 2H092 GA59 JA25 JA26 KA04 KA05 MA05 MA08 MA30 NA22 NA27 NA29 PA01 PA02 QA07 4E068 AH01 DA09 5C094 AA07 AA08 AA13 AA25 AA42 AA43 AA48 AA53 AA55 BA03 BA27 BA32 BA34 BA43 CA19 CA24 DA09 DA13 DB01 DB04 EA04 EB02 FA01 FB01 FB02 FB12 FB14 FB15 GB10 5F048 AA08 AB10 AC04 BA16 BB09 BE08 BF07 BG05 5F051 AA02 AA03 CB25 CB29 5F052 AA02 AA06 BA07 BB01 BB02 BB05 CA04 CA10 DA01 DA03 DA05 DB01 DB02 DB03 DB07 DB10 FA06 FA19 JA01 JA04 JA05 JA09 5F110 BB02 BB04 CC02 CC08 DD01 DD02 DD03 DD12 DD13 DD14 DD17 DD21 DD25 EE01 EE03 EE06 EE09 EE30 EE44 EE45 FF02 FF03 FF09 FF10 FF23 FF29 GG01 GG02 GG04 GG13 GG17 GG19 GG25 GG32 GG33 GG43 GG44 GG45 GG51 GG52 GG57 HJ01 HJ04 HJ12 HJ13 HJ23 HL03 HL06 HL07 HL23 HL24 HM15 NN04 NN23 NN24 NN25 NN27 NN35 NN36 NN43 NN45 NN72 PP03 PP04 PP05 PP13 PP27 PP29 PP31 PP34 QQ09 QQ21 QQ28

Claims (70)

    【特許請求の範囲】
  1. 【請求項１】 基体上に多結晶性又は単結晶性半導体薄
    膜を形成するに際し、 前記基体上に低級結晶性半導体薄膜を形成する第１工程
    と、 前記低級結晶性半導体薄膜に近紫外線（ＵＶ）又は／及
    び遠紫外線（ＤＵＶ）レーザーアニールを施して、溶融
    又は半溶融又は非溶融状態の加熱と冷却により前記低級
    結晶性半導体薄膜の結晶化を促進する第２工程とを有す
    る、半導体薄膜の形成方法。
  2. 【請求項２】 基体上に多結晶性又は単結晶性半導体薄
    膜を有する半導体装置を製造するに際し、 前記基体上に低級結晶性半導体薄膜を形成する第１工程
    と、 前記低級結晶性半導体薄膜に近紫外線（ＵＶ）又は／及
    び遠紫外線（ＤＵＶ）レーザーアニールを施して、溶融
    又は半溶融又は非溶融状態の加熱と冷却により前記低級
    結晶性半導体薄膜の結晶化を促進する第２工程とを有す
    る、半導体装置の製造方法。
  3. 【請求項３】 前記第１工程と前記第２工程とを繰り返
    す、請求項１又は２に記載した方法。
  4. 【請求項４】 非線形光学効果により光高調波発生され
    た近紫外線（ＵＶ）又は／及び遠紫外線（ＤＵＶ）レー
    ザービームを前記レーザーアニールに使用する、請求項
    １又は２に記載した方法。
  5. 【請求項５】 光高調波発生された前記レーザービーム
    を光高調波発生前の基本波と混合して使用する、請求項
    ４に記載した方法。
  6. 【請求項６】 前記レーザービームを前記基体に対し相
    対的に走査して照射する帯精製法、又は複数の前記レー
    ザービームを相前後して前記基体に対し相対的に走査す
    る多重帯精製法によって前記レーザーアニールを行う、
    請求項４に記載した方法。
  7. 【請求項７】 前記基体又はレーザーを位置固定しなが
    ら前記レーザー又は前記基体を移動させる、請求項６に
    記載した方法。
  8. 【請求項８】 前記レーザービームのうち長波長成分
    を、矩波長成分に先立って或いはその前方位置にて前記
    基体に対し照射する、請求項４又は５に記載した方法。
  9. 【請求項９】 前記レーザーアニール時に前記基体に熱
    風を吹き付ける、請求項１又は２に記載した方法。
  10. 【請求項１０】 前記低級結晶性半導体薄膜に触媒元素
    の少なくとも１種を適量含有させ、この状態で前記第２
    工程を行う、請求項１又は２に記載した方法。
  11. 【請求項１１】 前記レーザーアニールによって前記低
    級結晶性半導体薄膜を大粒径の多結晶性半導体薄膜に変
    化させる、請求項１又は２に記載した方法。
  12. 【請求項１２】 前記基体において所定の素子形成予定
    領域に所定形状及び寸法の段差付き凹部を形成し、この
    凹部を含む前記基体上に、触媒元素の少なくとも１種を
    含有するか或いは含有しない前記低級結晶性半導体薄膜
    を形成した後、前記レーザーアニールによって前記段差
    の底辺角部をシードにグラフォエピタキシャル成長させ
    て前記低級結晶性半導体薄膜を単結晶性半導体薄膜に改
    質させる、請求項１又は２に記載した方法。
  13. 【請求項１３】 前記基体において所定の素子形成予定
    領域に単結晶半導体と格子整合の良い物質層を形成し、
    この物質層上に、触媒元素の少なくとも１種を含有する
    か或いは含有しない前記低級結晶性半導体薄膜を形成し
    た後、前記レーザーアニールによって前記物質層をシー
    ドにヘテロエピタキシャル成長させて前記低級結晶性半
    導体薄膜を単結晶性半導体薄膜に改質させる、請求項１
    又は２に記載した方法。
  14. 【請求項１４】 前記第１工程と前記第２工程とを少な
    くともこれら両工程の一体化装置によって連続的に若し
    くは順次行う、請求項１又は２に記載した方法。
  15. 【請求項１５】 前記レーザーアニールを再び行う前
    に、前記多結晶性半導体薄膜に対し水素又は水素含有ガ
    スのプラズマ放電又は触媒反応で生成した水素系活性種
    を作用させて、前記多結晶性半導体薄膜の表面クリーニ
    ング及び／又は低級酸化被膜の除去を行い、しかる後に
    前記低級結晶性半導体薄膜の形成後に前記レーザーアニ
    ールを行う、請求項３に記載した方法。
  16. 【請求項１６】 前記レーザーアニールを減圧水素中又
    は減圧水素含有ガス中又は真空中で行う、請求項１又は
    ２に記載した方法。
  17. 【請求項１７】 前記レーザーアニール時に前記基体を
    その歪点以下の温度に加熱する、請求項１又は２に記載
    した方法。
  18. 【請求項１８】 前記低級結晶性半導体薄膜上に保護用
    絶縁膜を形成し、この状態で空気中又は大気圧窒素中で
    前記レーザーアニールを行う、請求項１又は２に記載し
    た方法。
  19. 【請求項１９】 前記基体上に形成された前記低級結晶
    性半導体薄膜に対し、又は保護用絶縁膜を被覆して、前
    記低級結晶性半導体薄膜のレーザービーム照射で前記レ
    ーザーアニールを行うに際し、その上面から又は下面か
    ら又は上面と下面から同時に前記レーザービーム照射
    （但し、上面以外の場合は、基体は透明（４００ｎｍ以
    下の波長の光も透過すること。））を行う、請求項１又
    は２に記載した方法。
  20. 【請求項２０】 前記低級結晶性半導体薄膜、又は前記
    保護用絶縁膜を被覆した前記低級結晶性半導体薄膜はア
    イランド化されたものである、請求項１９に記載した方
    法。
  21. 【請求項２１】 大気圧窒素中又は空気中で前記レーザ
    ービーム照射を行う、請求項１９に記載した方法。
  22. 【請求項２２】 減圧水素ガス中又は減圧水素含有ガス
    中又は真空中で前記レーザービーム照射を行う、請求項
    １９に記載した方法。
  23. 【請求項２３】 磁場及び／又は電場の作用下で前記レ
    ーザーアニールを行う、請求項１又は２に記載した方
    法。
  24. 【請求項２４】 前記低級結晶性半導体薄膜がアモルフ
    ァスシリコン膜、微結晶シリコン含有アモルファスシリ
    コン膜、微結晶シリコン（アモルファスシリコン含有微
    結晶シリコン）膜、アモルファスシリコン及び微結晶シ
    リコン含有多結晶シリコン膜、アモルファスゲルマニウ
    ム膜、微結晶ゲルマニウム含有アモルファスゲルマニウ
    ム膜、微結晶ゲルマニウム（アモルファスゲルマニウム
    含有微結晶ゲルマニウム）膜、アモルファスゲルマニウ
    ム及び微結晶ゲルマニウム含有多結晶ゲルマニウム膜、
    ＳｉxＧｅ1-x（０＜ｘ＜１）で示されるアモルファスシ
    リコンゲルマニウム膜、アモルファスカーボン膜、微結
    晶カーボン含有アモルファスカーボン膜、微結晶カーボ
    ン（アモルファスカーボン含有微結晶カーボン）膜、ア
    モルファスカーボン及び微結晶カーボン含有多結晶カー
    ボン膜、ＳｉxＣ1 -x（０＜ｘ＜１）で示されるアモルフ
    ァスシリコンカーボン膜、又はＧａxＡｓ1 -x（０＜ｘ＜
    １）で示されるアモルファスガリウムヒ素膜からなる、
    請求項１又は２に記載した方法。
  25. 【請求項２５】 前記多結晶性又は単結晶性半導体薄膜
    によって、薄膜絶縁ゲート型電界効果トランジスタのチ
    ャンネル、ソース及びドレイン領域、又はダイオード、
    配線、抵抗、容量又は電子放出体等を形成する、請求項
    １又は２に記載した方法。
  26. 【請求項２６】 前記チャンネル、ソース及びドレイン
    領域、ダイオード、抵抗、容量、配線、電子放出体等の
    形成のために前記低級結晶性半導体薄膜をパターニング
    （アイランド化）した後に、前記レーザーアニールを行
    う、請求項２５に記載した方法。
  27. 【請求項２７】 シリコン半導体装置、シリコン半導体
    集積回路装置、シリコン−ゲルマニウム半導体装置、シ
    リコン−ゲルマニウム半導体集積回路装置、化合物半導
    体装置、化合物半導体集積回路装置、炭化ケイ素半導体
    装置、炭化ケイ素半導体集積回路装置、多結晶性ダイヤ
    モンド半導体装置、多結晶性ダイヤモンド半導体集積回
    路装置、液晶表示装置、有機又は無機エレクトロルミネ
    センス（ＥＬ）表示装置、フィールドエミッションディ
    スプレイ（ＦＥＤ）装置、発光ポリマー表示装置、発光
    ダイオード表示装置、ＣＣＤエリア／リニアセンサ装
    置、ＣＭＯＳセンサ装置、太陽電池装置用の薄膜を製造
    する、請求項１又は２に記載した方法。
  28. 【請求項２８】 内部回路及び周辺回路を有する半導体
    装置、電気光学表示装置、固体撮像装置等の製造に際
    し、これらの回路の少なくとも一方を構成する薄膜絶縁
    ゲート型電界効果トランジスタのチャンネル、ソース及
    びドレイン領域を前記多結晶性又は単結晶性半導体薄膜
    によって形成する、請求項２７に記載した方法。
  29. 【請求項２９】 各色用の有機又は無機エレクトロルミ
    ネセンス層の下層にそれぞれ、前記薄膜絶縁ゲート型電
    界効果トランジスタのドレイン又はソースと接続された
    陰極又は陽極を有する、請求項２８に記載した方法。
  30. 【請求項３０】 前記薄膜絶縁ゲート型電界効果トラン
    ジスタ及びダイオードを含む能動素子上も前記陰極が覆
    い、或いは前記各色用の有機又は無機エレクトロルミネ
    センス層の各層上及び各層間の全面に前記陰極又は陽極
    が被着されている装置を製造する、請求項２９に記載し
    た方法。
  31. 【請求項３１】 前記各色用の前記有機又は無機エレク
    トロルミネセンス層間にブラックマスク層を形成する、
    請求項２９に記載した方法。
  32. 【請求項３２】 フィールドエミッションディスプレイ
    装置のエミッタを、前記多結晶性又は単結晶性半導体薄
    膜を介して前記薄膜絶縁ゲート型電界効果トランジスタ
    のドレインに接続すると共に前記多結晶性又は単結晶性
    半導体薄膜上に成長されたｎ型多結晶性半導体膜又は多
    結晶性ダイヤモンド膜によって形成する、請求項２８に
    記載した方法。
  33. 【請求項３３】 前記薄膜絶縁ゲート型電界効果トラン
    ジスタ及びダイオードを含む能動素子上に絶縁膜を介し
    てアース電位の金属遮蔽膜を形成する、請求項３２に記
    載した方法。
  34. 【請求項３４】 前記金属遮蔽膜を前記フィールドエミ
    ッションディスプレイ装置のゲート引き出し電極と同一
    材料で同一工程により形成する、請求項３３に記載した
    方法。
  35. 【請求項３５】 基体上に多結晶性又は単結晶性半導体
    薄膜を形成するための装置であって、 前記基体上に低級結晶性半導体薄膜を形成するための第
    １手段と、 前記低級結晶性半導体薄膜に近紫外線（ＵＶ）又は／及
    び遠紫外線（ＤＵＶ）レーザーアニールを施して、溶融
    又は半溶融又は非溶融状態の加熱と冷却により前記低級
    結晶性半導体薄膜の結晶化を促進する第２手段とを有す
    る、半導体薄膜の形成装置。
  36. 【請求項３６】 基体上に多結晶性又は単結晶性半導体
    薄膜を有する半導体装置を製造するための装置であっ
    て、 前記基体上に低級結晶性半導体薄膜を形成するための第
    １手段と、 前記低級結晶性半導体薄膜に近紫外線（ＵＶ）又は／及
    び遠紫外線（ＤＵＶ）レーザーアニールを施して、溶融
    又は半溶融又は非溶融状態の加熱と冷却により前記低級
    結晶性半導体薄膜の結晶化を促進する第２手段とを有す
    る、半導体装置の製造装置。
  37. 【請求項３７】 前記第１手段と前記第２手段とが繰り
    返し使用される、請求項３５又は３６に記載した装置。
  38. 【請求項３８】 非線形光学効果により光高調波発生さ
    れた近紫外線（ＵＶ）又は／及び遠紫外線（ＤＵＶ）レ
    ーザービームが前記レーザーアニールに使用される、請
    求項３５又は３６に記載した装置。
  39. 【請求項３９】 光高調波発生された前記レーザービー
    ムが光高調波発生前の基本波と混合されて使用される、
    請求項３８に記載した装置。
  40. 【請求項４０】 前記レーザービームを前記基体に対し
    相対的に走査して照射する帯精製法、又は複数の前記レ
    ーザービームを相前後して前記基体に対し相対的に走査
    する多重帯精製法によって前記レーザーアニールが行わ
    れる、請求項３８に記載した装置。
  41. 【請求項４１】 前記基体又は前記レーザーが位置固定
    されながら前記レーザー又は前記基体が移動される、請
    求項４０に記載した装置。
  42. 【請求項４２】 前記レーザービームのうち長波長成分
    が、矩波長成分に先立って或いはその前方位置にて前記
    基体に対し照射される、請求項３８又は３９に記載した
    装置。
  43. 【請求項４３】 前記レーザーアニール時に前記基体に
    熱風が吹き付けられる、請求項３５又は３６に記載した
    装置。
  44. 【請求項４４】 前記低級結晶性半導体薄膜に触媒元素
    の少なくとも１種を適量含有させるための手段を有す
    る、請求項３５又は３６に記載した装置。
  45. 【請求項４５】 前記第１手段と前記第２手段とが少な
    くともこれら両手段の一体化装置に組み込まれ、連続的
    に若しくは順次使用される、請求項３５又は３６に記載
    した装置。
  46. 【請求項４６】 前記レーザーアニールを再び行う前
    に、前記多結晶性半導体薄膜に対し水素又は水素含有ガ
    スのプラズマ放電又は触媒反応で生成した水素系活性種
    を作用させて、前記多結晶性半導体薄膜の表面クリーニ
    ング及び／又は低級酸化被膜の除去を行う手段を有す
    る、請求項３７に記載した装置。
  47. 【請求項４７】 前記レーザーアニールが減圧水素中又
    は減圧水素含有ガス中又は真空中で行われる、請求項３
    ５又は３６に記載した方法。
  48. 【請求項４８】 前記レーザーアニール時に前記基体が
    その歪点以下の温度に加熱される、請求項３５又は３６
    に記載した装置。
  49. 【請求項４９】 前記低級結晶性半導体薄膜上に保護用
    絶縁膜が形成され、この状態で空気中又は大気圧窒素中
    で前記レーザーアニールが行われる、請求項３５又は３
    ６に記載した装置。
  50. 【請求項５０】 前記基体上に形成された前記低級結晶
    性半導体薄膜に対し、又は保護用絶縁膜を被覆して、前
    記低級結晶性半導体薄膜のレーザービーム照射で前記レ
    ーザーアニールを行うに際し、その上面から又は下面か
    ら又は上面と下面から同時に前記レーザービーム照射
    （但し、上面以外の場合は、基体は透明（４００ｎｍ以
    下の波長の光も透過すること。））が行われる、請求項
    ３５又は３６に記載した装置。
  51. 【請求項５１】 前記低級結晶性半導体薄膜、又は前記
    保護用絶縁膜を被覆した前記低級結晶性半導体薄膜はア
    イランド化されたものである、請求項５０に記載した装
    置。
  52. 【請求項５２】 大気圧窒素中又は空気中で前記レーザ
    ービーム照射が行われる、請求項５０に記載した装置。
  53. 【請求項５３】 減圧水素ガス中又は減圧水素含有ガス
    中又は真空中で前記レーザービーム照射が行われる、請
    求項５０に記載した装置。
  54. 【請求項５４】 磁場及び／又は電場の作用下で前記レ
    ーザーアニールが行われる、請求項３５又は３６に記載
    した装置。
  55. 【請求項５５】 前記低級結晶性半導体薄膜がアモルフ
    ァスシリコン膜、微結晶シリコン含有アモルファスシリ
    コン膜、微結晶シリコン（アモルファスシリコン含有微
    結晶シリコン）膜、アモルファスシリコン及び微結晶シ
    リコン含有多結晶シリコン膜、アモルファスゲルマニウ
    ム膜、微結晶ゲルマニウム含有アモルファスゲルマニウ
    ム膜、微結晶ゲルマニウム（アモルファスゲルマニウム
    含有微結晶ゲルマニウム）膜、アモルファスゲルマニウ
    ム及び微結晶ゲルマニウム含有多結晶ゲルマニウム膜、
    ＳｉxＧｅ1-x（０＜ｘ＜１）で示されるアモルファスシ
    リコンゲルマニウム膜、アモルファスカーボン膜、微結
    晶カーボン含有アモルファスカーボン膜、微結晶カーボ
    ン（アモルファスカーボン含有微結晶カーボン）膜、ア
    モルファスカーボン及び微結晶カーボン含有多結晶カー
    ボン膜、ＳｉxＣ1 -x（０＜ｘ＜１）で示されるアモルフ
    ァスシリコンカーボン膜、又はＧａxＡｓ1 -x（０＜ｘ＜
    １）で示されるアモルファスガリウムヒ素膜からなる、
    請求項３５又は３６に記載した装置。
  56. 【請求項５６】 前記多結晶性又は単結晶性半導体薄膜
    によって、薄膜絶縁ゲート型電界効果トランジスタのチ
    ャンネル、ソース及びドレイン領域、又はダイオード、
    配線、抵抗、容量又は電子放出体等が形成される、請求
    項３５又は３６に記載した装置。
  57. 【請求項５７】 前記チャンネル、ソース及びドレイン
    領域、ダイオード、抵抗、容量、配線、電子放出体等の
    形成のために前記低級結晶性半導体薄膜がパターニング
    （アイランド化）された後に、前記レーザーアニールが
    行われる、請求項５６に記載した装置。
  58. 【請求項５８】 シリコン半導体装置、シリコン半導体
    集積回路装置、シリコン−ゲルマニウム半導体装置、シ
    リコン−ゲルマニウム半導体集積回路装置、化合物半導
    体装置、化合物半導体集積回路装置、炭化ケイ素半導体
    装置、炭化ケイ素半導体集積回路装置、多結晶性ダイヤ
    モンド半導体装置、多結晶性ダイヤモンド半導体集積回
    路装置、液晶表示装置、有機又は無機エレクトロルミネ
    センス（ＥＬ）表示装置、フィールドエミッションディ
    スプレイ（ＦＥＤ）装置、発光ポリマー表示装置、発光
    ダイオード表示装置、ＣＣＤエリア／リニアセンサ装
    置、ＣＭＯＳセンサ装置、太陽電池装置用の薄膜を製造
    する、請求項３５又は３６に記載した装置。
  59. 【請求項５９】 内部回路及び周辺回路を有する半導体
    装置、電気光学表示装置、固体撮像装置等の製造に際
    し、これらの回路の少なくとも一方を構成する薄膜絶縁
    ゲート型電界効果トランジスタのチャンネル、ソース及
    びドレイン領域を前記多結晶性又は単結晶性半導体薄膜
    によって形成する、請求項５８に記載した装置。
  60. 【請求項６０】 各色用の有機又は無機エレクトロルミ
    ネセンス層の下層にそれぞれ、前記薄膜絶縁ゲート型電
    界効果トランジスタのドレイン又はソースと接続された
    陰極又は陽極を有する装置を製造する、請求項５９に記
    載した装置。
  61. 【請求項６１】 前記薄膜絶縁ゲート型電界効果トラン
    ジスタ及びダイオードを含む能動素子上も前記陰極が覆
    い、或いは前記各色用の有機又は無機エレクトロルミネ
    センス層の各層上及び各層間の全面に前記陰極又は陽極
    が被着されている装置を製造する、請求項６０に記載し
    た装置。
  62. 【請求項６２】 前記各色用の前記有機又は無機エレク
    トロルミネセンス層間にブラックマスク層を形成する、
    請求項６０に記載した装置。
  63. 【請求項６３】 フィールドエミッションディスプレイ
    装置のエミッタを、前記多結晶性又は単結晶性半導体薄
    膜を介して前記薄膜絶縁ゲート型電界効果トランジスタ
    のドレインに接続すると共に前記多結晶性又は単結晶性
    半導体薄膜上に成長されたｎ型多結晶性半導体膜又は多
    結晶性ダイヤモンド膜によって形成する、請求項５９に
    記載した装置。
  64. 【請求項６４】 前記薄膜絶縁ゲート型電界効果トラン
    ジスタ及びダイオードを含む能動素子上に絶縁膜を介し
    てアース電位の金属遮蔽膜を形成する、請求項６３に記
    載した装置。
  65. 【請求項６５】 前記金属遮蔽膜を前記フィールドエミ
    ッションディスプレイ装置のゲート引き出し電極と同一
    材料で同一工程により形成する、請求項６４に記載した
    装置。
  66. 【請求項６６】 各色用の有機又は無機エレクトロルミ
    ネセンス層の下層にそれぞれ、請求項１又は２に記載し
    た多結晶性又は単結晶性半導体薄膜からなる薄膜絶縁ゲ
    ート型電界効果トランジスタのドレイン又はソースと接
    続された陰極又は陽極を有し、前記薄膜絶縁ゲート型電
    界効果トランジスタ及びダイオードを含む能動素子上も
    前記陰極が覆い、或いは前記各色用の有機又は無機エレ
    クトロルミネセンス層の各層上及び各層間の全面に前記
    陰極又は陽極が被着されている電気光学装置。
  67. 【請求項６７】 前記各色用の前記有機又は無機エレク
    トロルミネセンス層間にブラックマスク層が形成されて
    いる、請求項６６に記載した電気光学装置。
  68. 【請求項６８】 フィールドエミッションディスプレイ
    装置のエミッタが、請求項１又は２に記載した多結晶性
    又は単結晶性半導体薄膜からなる薄膜絶縁ゲート型電界
    効果トランジスタのドレインに前記多結晶性又は単結晶
    性半導体薄膜を介して接続されると共に前記多結晶性又
    は単結晶性半導体薄膜上に成長されたｎ型多結晶性半導
    体膜又は多結晶性ダイヤモンド膜によって形成されてい
    る電気光学装置。
  69. 【請求項６９】 前記薄膜絶縁ゲート型電界効果トラン
    ジスタ及びダイオードを含む能動素子上に絶縁膜を介し
    てアース電位の金属遮蔽膜が形成されている、請求項６
    ８に記載した電気光学装置。
  70. 【請求項７０】 前記遮蔽膜が前記フィールドエミッシ
    ョンディスプレイ装置のゲート引き出し電極と同一材料
    で同一工程により形成される、請求項６９に記載した電
    気光学装置。
JP2001024999A 2001-02-01 2001-02-01 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置 Pending JP2002231628A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001024999A JP2002231628A (ja) 2001-02-01 2001-02-01 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
PCT/JP2002/000799 WO2002061816A1 (en) 2001-02-01 2002-01-31 Method for forming thin semiconductor film, method for fabricating semiconductor device, system for executing these methods and electrooptic device
TW091101650A TW552707B (en) 2001-02-01 2002-01-31 Method for forming thin semiconductor film, method for fabricating semiconductor device, system for executing these methods and electro optic device
US10/240,439 US20030148565A1 (en) 2001-02-01 2002-01-31 Method for forming thin semiconductor film, method for fabricating semiconductor device, system for executing these methods and electrooptic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001024999A JP2002231628A (ja) 2001-02-01 2001-02-01 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置

Publications (2)

Publication Number Publication Date
JP2002231628A true JP2002231628A (ja) 2002-08-16
JP2002231628A5 JP2002231628A5 (ja) 2008-02-21

Family

ID=18890060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001024999A Pending JP2002231628A (ja) 2001-02-01 2001-02-01 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置

Country Status (4)

Country Link
US (1) US20030148565A1 (ja)
JP (1) JP2002231628A (ja)
TW (1) TW552707B (ja)
WO (1) WO2002061816A1 (ja)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004343091A (ja) * 2003-04-21 2004-12-02 Semiconductor Energy Lab Co Ltd ビーム照射装置、ビーム照射方法、及び薄膜トランジスタの作製方法
WO2005031781A1 (ja) * 2003-09-30 2005-04-07 Sumitomo Electric Industries, Ltd. ダイヤモンド電子放出素子の製造方法ならびに電子放出素子
JP2007253156A (ja) * 2004-05-26 2007-10-04 Hokkaido Univ レーザ加工方法および装置
CN100365760C (zh) * 2002-12-18 2008-01-30 株式会社半导体能源研究所 半导体器件的制作方法，半导体器件以及电子产品
JP2008041716A (ja) * 2006-08-01 2008-02-21 Ulvac Japan Ltd 磁気抵抗素子、磁気抵抗素子の製造方法及び磁気抵抗素子の製造装置
JP2009031602A (ja) * 2007-07-27 2009-02-12 Semiconductor Energy Lab Co Ltd 表示装置の生産システム
JP2009518864A (ja) * 2005-12-05 2009-05-07 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 膜を加工するためのシステム及び方法並びに薄膜
WO2009057669A1 (en) * 2007-11-01 2009-05-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
JP2009152569A (ja) * 2007-11-30 2009-07-09 Semiconductor Energy Lab Co Ltd 光電変換装置の製造方法
JP2009283754A (ja) * 2008-05-23 2009-12-03 Denso Corp 半導体装置の製造方法
US7674663B2 (en) 2002-10-07 2010-03-09 Semiconductor Energy Laboratory Co., Ltd. Method of irradiating laser, laser irradiation system, and manufacturing method of semiconductor device
JP2010056543A (ja) * 2008-08-01 2010-03-11 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
US7700462B2 (en) 2003-02-28 2010-04-20 Semiconductor Energy Laboratory Co., Ltd Laser irradiation method, laser irradiation apparatus, and method for manufacturing semiconductor device
JP2010111568A (ja) * 2008-09-29 2010-05-20 Corning Inc ガラスシートのレーザー分割方法
US7746528B2 (en) 2003-04-21 2010-06-29 Semiconductor Energy Laboratory Co., Ltd Beam irradiation apparatus, beam irradiation method, and method for manufacturing thin film transistor
JP2011502948A (ja) * 2007-11-20 2011-01-27 コーニング インコーポレイテッド ガラスシートの高速／低残留応力レーザ罫書き
JP2011504661A (ja) * 2007-11-21 2011-02-10 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク エピタキシャルに配向された厚膜を調製するための調製システムおよび方法
US8570456B2 (en) 2005-08-12 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device equipped with the semiconductor device
JP2016189456A (ja) * 2015-03-27 2016-11-04 エーピー システムズ インコーポレイテッド 半導体素子の製造装置及びこれを用いた半導体素子の製造方法
WO2023276182A1 (ja) * 2021-06-28 2023-01-05 Ｊｓｗアクティナシステム株式会社 熱処理方法、熱処理装置、及び半導体装置の製造方法
US11680311B2 (en) 2018-06-15 2023-06-20 Lg Chem, Ltd. Method for producing amorphous thin film

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
US6830993B1 (en) 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
AU2002211507A1 (en) 2000-10-10 2002-04-22 The Trustees Of Columbia University In The City Of New York Method and apparatus for processing thin metal layers
US6855584B2 (en) * 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4854866B2 (ja) * 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7133737B2 (en) * 2001-11-30 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
US7135389B2 (en) * 2001-12-20 2006-11-14 Semiconductor Energy Laboratory Co., Ltd. Irradiation method of laser beam
KR20050047103A (ko) 2002-08-19 2005-05-19 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 다양한 조사 패턴을 포함하는 원 샷 반도체 가공 시스템 및방법
TWI378307B (en) 2002-08-19 2012-12-01 Univ Columbia Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and structure of such film regions
US20040084679A1 (en) * 2002-10-30 2004-05-06 Sharp Kabushiki Kaisha Semiconductor devices and methods of manufacture thereof
JP4429586B2 (ja) * 2002-11-08 2010-03-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7160762B2 (en) * 2002-11-08 2007-01-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, semiconductor device, and laser irradiation apparatus
US7453129B2 (en) 2002-12-18 2008-11-18 Noble Peak Vision Corp. Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry
US7172792B2 (en) * 2002-12-20 2007-02-06 Applied Materials, Inc. Method for forming a high quality low temperature silicon nitride film
US7972663B2 (en) * 2002-12-20 2011-07-05 Applied Materials, Inc. Method and apparatus for forming a high quality low temperature silicon nitride layer
JP5164378B2 (ja) 2003-02-19 2013-03-21 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 逐次的横方向結晶化技術を用いて結晶化させた複数の半導体薄膜フィルムを処理するシステム及びプロセス
US7063984B2 (en) * 2003-03-13 2006-06-20 Unity Semiconductor Corporation Low temperature deposition of complex metal oxides (CMO) memory materials for non-volatile memory integrated circuits
US6838396B2 (en) * 2003-03-28 2005-01-04 International Business Machines Corporation Bilayer ultra-thin gate dielectric and process for semiconductor metal contamination reduction
JP4373115B2 (ja) * 2003-04-04 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7208395B2 (en) * 2003-06-26 2007-04-24 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, and method for manufacturing semiconductor device
US7318866B2 (en) * 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
TWI366859B (en) 2003-09-16 2012-06-21 Univ Columbia System and method of enhancing the width of polycrystalline grains produced via sequential lateral solidification using a modified mask pattern
WO2005029549A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
TWI359441B (en) 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
US7311778B2 (en) 2003-09-19 2007-12-25 The Trustees Of Columbia University In The City Of New York Single scan irradiation for crystallization of thin films
KR100558284B1 (ko) * 2003-12-24 2006-03-10 한국전자통신연구원 폴리실리콘층의 결정화/활성화 방법 및 이를 이용한폴리실리콘 박막트랜지스터 제조방법
US20050238816A1 (en) * 2004-04-23 2005-10-27 Li Hou Method and apparatus of depositing low temperature inorganic films on plastic substrates
KR101090252B1 (ko) * 2004-09-24 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
US7202124B2 (en) * 2004-10-01 2007-04-10 Massachusetts Institute Of Technology Strained gettering layers for semiconductor processes
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
TWI311213B (en) * 2004-12-24 2009-06-21 Au Optronics Corp Crystallizing method for forming poly-si films and thin film transistors using same
JP2006261611A (ja) * 2005-03-18 2006-09-28 Fuji Photo Film Co Ltd 有機エレクトロルミネッセント素子及び表示装置
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
KR100697693B1 (ko) * 2005-06-24 2007-03-20 삼성전자주식회사 피모스 트랜지스터와 그 제조 방법 및 이를 갖는 스택형반도체 장치 및 그 제조 방법
EP1777690B1 (en) * 2005-10-18 2012-08-01 Semiconductor Energy Laboratory Co., Ltd. Display device
CN101331592B (zh) * 2005-12-16 2010-06-16 株式会社半导体能源研究所 激光照射设备、激光照射方法和半导体装置的制造方法
KR101315282B1 (ko) * 2006-04-27 2013-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 사용한 전자기기
US7848835B2 (en) * 2006-06-02 2010-12-07 Cymer, Inc. High power laser flat panel workpiece treatment system controller
US8441018B2 (en) * 2007-08-16 2013-05-14 The Trustees Of Columbia University In The City Of New York Direct bandgap substrates and methods of making and using
WO2009039482A1 (en) 2007-09-21 2009-03-26 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
TWI418037B (zh) 2007-09-25 2013-12-01 Univ Columbia 藉由改變形狀、大小或雷射光束在製造於橫向結晶化薄膜上之薄膜電晶體元件中產生高一致性的方法
TWI377620B (en) * 2007-09-26 2012-11-21 Chunghwa Picture Tubes Ltd Fabricating method for a polysilicon layer
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US8569155B2 (en) 2008-02-29 2013-10-29 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
WO2010056990A1 (en) 2008-11-14 2010-05-20 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
JP5182900B2 (ja) * 2009-01-30 2013-04-17 独立行政法人産業技術総合研究所 検体検出センサー及び検体検出方法
KR101393611B1 (ko) * 2009-06-02 2014-05-12 가부시키가이샤 사무코 반도체 디바이스용 반도체 기판의 제조방법, 반도체 디바이스용 반도체 기판의 제조장치, 반도체 디바이스의 제조방법 및 반도체 디바이스의 제조장치
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
JP2013519224A (ja) * 2010-02-03 2013-05-23 リモ パテントフェルヴァルトゥング ゲーエムベーハー ウント コー．カーゲー 太陽電池セル、特に結晶または多結晶シリコン太陽電池セルのディスク状基板材料を熱処理するための方法および装置
US9250178B2 (en) * 2011-10-07 2016-02-02 Kla-Tencor Corporation Passivation of nonlinear optical crystals
JP2013149937A (ja) * 2011-12-22 2013-08-01 Panasonic Corp 多結晶型シリコン太陽電池パネルおよびその製造方法
US9214393B2 (en) 2012-04-02 2015-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Surface tension modification using silane with hydrophobic functional group for thin film deposition
CN103227090B (zh) * 2013-02-04 2016-04-06 深圳市劲拓自动化设备股份有限公司 一种线性等离子体源
CN103165422A (zh) * 2013-03-08 2013-06-19 上海和辉光电有限公司 以高能辐射源形成多晶硅的方法
US20140272198A1 (en) * 2013-03-15 2014-09-18 Stuart Bowden Systems, methods, and media for creating metallization for solar cells
US20140329027A1 (en) * 2013-05-02 2014-11-06 Applied Materials, Inc. Low temperature flowable curing for stress accommodation
CN104037269A (zh) * 2014-06-10 2014-09-10 上海大学 一种基于激光诱导晶化的非晶硅薄膜太阳能电池器件的制备方法
WO2015189875A1 (ja) * 2014-06-12 2015-12-17 富士電機株式会社 不純物添加装置、不純物添加方法及び半導体素子の製造方法
JP6393632B2 (ja) * 2015-02-19 2018-09-19 東京エレクトロン株式会社 Ｉｖ族半導体の結晶化方法および成膜装置
US9773921B2 (en) * 2015-10-30 2017-09-26 Applied Materials, Inc. Combo amorphous and LTPS transistors
WO2017081951A1 (ja) * 2015-11-12 2017-05-18 京セラ株式会社 ヒータ
DE102017108949B4 (de) 2016-05-13 2021-08-26 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip
DE102017109812A1 (de) 2016-05-13 2017-11-16 Osram Opto Semiconductors Gmbh Licht emittierender Halbleiterchip und Verfahren zur Herstellung eines Licht emittierenden Halbleiterchips
DE102017109809B4 (de) 2016-05-13 2024-01-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiterchips
US11154903B2 (en) * 2016-05-13 2021-10-26 Jiangsu Favored Nanotechnology Co., Ltd. Apparatus and method for surface coating by means of grid control and plasma-initiated gas-phase polymerization
WO2018063280A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Epitaxial buffer to reduce sub-channel leakage in mos transistors
CN108269732B (zh) * 2017-01-03 2020-08-11 联华电子股份有限公司 形成非晶硅多层结构的方法
CN107393830A (zh) * 2017-07-21 2017-11-24 京东方科技集团股份有限公司 薄膜晶体管的制备方法
KR20190035036A (ko) * 2017-09-25 2019-04-03 삼성전자주식회사 박막 형성 장치 및 이를 이용한 비정질 실리콘 막 형성방법
TWI677109B (zh) * 2018-02-02 2019-11-11 國立臺灣大學 抬頭顯示器、發光薄膜與其製法
JP2019176076A (ja) * 2018-03-29 2019-10-10 豊田合成株式会社 発光装置
TWI783583B (zh) * 2020-07-21 2022-11-11 美商應用材料股份有限公司 用於非晶矽中減少氫併入的離子佈植
CN112269277B (zh) * 2020-10-09 2024-03-22 厦门兴华鼎自动化技术有限公司 一种基于应力硅的电光调制器及其制备方法
CN114784148B (zh) 2022-06-15 2022-09-23 浙江晶科能源有限公司 太阳能电池的制备方法及太阳能电池、光伏组件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH097945A (ja) * 1995-06-23 1997-01-10 Sharp Corp 結晶性半導体膜の形成方法
JPH09156916A (ja) * 1995-11-29 1997-06-17 Semiconductor Energy Lab Co Ltd 多結晶珪素作製装置およびその動作方法
JP2000031056A (ja) * 1998-07-13 2000-01-28 Fujitsu Ltd 多結晶薄膜の形成方法及び形成装置
JP2000077333A (ja) * 1998-09-03 2000-03-14 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法およびレーザアニール装置
JP2000182956A (ja) * 1998-12-15 2000-06-30 Sony Corp 半導体薄膜の結晶化方法及びレーザ結晶化装置
JP2000231122A (ja) * 1999-02-12 2000-08-22 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424244A (en) * 1992-03-26 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
US6326248B1 (en) * 1994-06-02 2001-12-04 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor device
JP2000012484A (ja) * 1998-06-25 2000-01-14 Mitsubishi Electric Corp レーザアニール装置
JP4588153B2 (ja) * 1999-03-08 2010-11-24 株式会社半導体エネルギー研究所 レーザー照射装置
JP4463377B2 (ja) * 1999-04-30 2010-05-19 株式会社半導体エネルギー研究所 半導体装置およびその作製方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH097945A (ja) * 1995-06-23 1997-01-10 Sharp Corp 結晶性半導体膜の形成方法
JPH09156916A (ja) * 1995-11-29 1997-06-17 Semiconductor Energy Lab Co Ltd 多結晶珪素作製装置およびその動作方法
JP2000031056A (ja) * 1998-07-13 2000-01-28 Fujitsu Ltd 多結晶薄膜の形成方法及び形成装置
JP2000077333A (ja) * 1998-09-03 2000-03-14 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法およびレーザアニール装置
JP2000182956A (ja) * 1998-12-15 2000-06-30 Sony Corp 半導体薄膜の結晶化方法及びレーザ結晶化装置
JP2000231122A (ja) * 1999-02-12 2000-08-22 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7674663B2 (en) 2002-10-07 2010-03-09 Semiconductor Energy Laboratory Co., Ltd. Method of irradiating laser, laser irradiation system, and manufacturing method of semiconductor device
CN100365760C (zh) * 2002-12-18 2008-01-30 株式会社半导体能源研究所 半导体器件的制作方法，半导体器件以及电子产品
US7700462B2 (en) 2003-02-28 2010-04-20 Semiconductor Energy Laboratory Co., Ltd Laser irradiation method, laser irradiation apparatus, and method for manufacturing semiconductor device
JP2004343091A (ja) * 2003-04-21 2004-12-02 Semiconductor Energy Lab Co Ltd ビーム照射装置、ビーム照射方法、及び薄膜トランジスタの作製方法
JP4515136B2 (ja) * 2003-04-21 2010-07-28 株式会社半導体エネルギー研究所 レーザビーム照射装置、薄膜トランジスタの作製方法
US7746528B2 (en) 2003-04-21 2010-06-29 Semiconductor Energy Laboratory Co., Ltd Beam irradiation apparatus, beam irradiation method, and method for manufacturing thin film transistor
WO2005031781A1 (ja) * 2003-09-30 2005-04-07 Sumitomo Electric Industries, Ltd. ダイヤモンド電子放出素子の製造方法ならびに電子放出素子
US7323812B2 (en) 2003-09-30 2008-01-29 Sumitomo Electric Industries, Ltd. Process for producing diamond electron emission element and electron emission element
JP2007253156A (ja) * 2004-05-26 2007-10-04 Hokkaido Univ レーザ加工方法および装置
JP4631044B2 (ja) * 2004-05-26 2011-02-16 国立大学法人北海道大学 レーザ加工方法および装置
US8570456B2 (en) 2005-08-12 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device equipped with the semiconductor device
JP2009518864A (ja) * 2005-12-05 2009-05-07 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 膜を加工するためのシステム及び方法並びに薄膜
US8598588B2 (en) 2005-12-05 2013-12-03 The Trustees Of Columbia University In The City Of New York Systems and methods for processing a film, and thin films
JP2008041716A (ja) * 2006-08-01 2008-02-21 Ulvac Japan Ltd 磁気抵抗素子、磁気抵抗素子の製造方法及び磁気抵抗素子の製造装置
JP2009031602A (ja) * 2007-07-27 2009-02-12 Semiconductor Energy Lab Co Ltd 表示装置の生産システム
JP2009135464A (ja) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd 光電変換装置の製造方法
WO2009057669A1 (en) * 2007-11-01 2009-05-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
US7964429B2 (en) 2007-11-01 2011-06-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
JP2011502948A (ja) * 2007-11-20 2011-01-27 コーニング インコーポレイテッド ガラスシートの高速／低残留応力レーザ罫書き
JP2011504661A (ja) * 2007-11-21 2011-02-10 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク エピタキシャルに配向された厚膜を調製するための調製システムおよび方法
JP2009152569A (ja) * 2007-11-30 2009-07-09 Semiconductor Energy Lab Co Ltd 光電変換装置の製造方法
JP2009283754A (ja) * 2008-05-23 2009-12-03 Denso Corp 半導体装置の製造方法
JP2010056543A (ja) * 2008-08-01 2010-03-11 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
US9076839B2 (en) 2008-08-01 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2010111568A (ja) * 2008-09-29 2010-05-20 Corning Inc ガラスシートのレーザー分割方法
JP2016189456A (ja) * 2015-03-27 2016-11-04 エーピー システムズ インコーポレイテッド 半導体素子の製造装置及びこれを用いた半導体素子の製造方法
US11680311B2 (en) 2018-06-15 2023-06-20 Lg Chem, Ltd. Method for producing amorphous thin film
WO2023276182A1 (ja) * 2021-06-28 2023-01-05 Ｊｓｗアクティナシステム株式会社 熱処理方法、熱処理装置、及び半導体装置の製造方法

Also Published As

Publication number Publication date
TW552707B (en) 2003-09-11
WO2002061816A1 (en) 2002-08-08
US20030148565A1 (en) 2003-08-07

Similar Documents

Publication Publication Date Title
JP2002231628A (ja) 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
JP4092541B2 (ja) 半導体薄膜の形成方法及び半導体装置の製造方法
JP2002246310A (ja) 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
US7183229B2 (en) Semiconductor thin film forming method, production methods for semiconductor device and electrooptical device, devices used for these methods, and semiconductor device and electrooptical device
JP6526778B2 (ja) 表示パネル、電子機器
TW579602B (en) Semiconductor device and method for manufacturing same
CN101740499B (zh) 包括薄膜晶体管的阵列基板及其制造方法
US20050236622A1 (en) Electronic device and method of manufacturing the same
JP2000101088A (ja) 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
JP4511092B2 (ja) 半導体素子の製造方法
JP5309387B2 (ja) 半導体層とこの半導体層を用いた半導体装置および表示装置
JP4644964B2 (ja) 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法
JP2002151410A (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
JP2002299238A (ja) 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法
JP2002294451A (ja) 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置
JP4599746B2 (ja) 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法
JP2000208422A (ja) 積層膜形成方法及び薄膜製造装置
JP2002198311A (ja) 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
JP2002293687A (ja) 多結晶性ダイヤモンド薄膜及びその形成方法、半導体装置及びその製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
JP4599734B2 (ja) 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法
JP2002246311A (ja) 多結晶性半導体薄膜及びその形成方法、半導体装置及びその製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
JP2003273120A (ja) 半導体素子の製造方法、電気光学装置及び電子機器
JP2002261006A (ja) 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法
JP2002294450A (ja) 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置
JP2002261010A (ja) 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置

Legal Events

Date Code Title Description
RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20070125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080108

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080108

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120306