JP2002246311A - 多結晶性半導体薄膜及びその形成方法、半導体装置及びその製造方法、これらの方法の実施に使用する装置、並びに電気光学装置 - Google Patents

多結晶性半導体薄膜及びその形成方法、半導体装置及びその製造方法、これらの方法の実施に使用する装置、並びに電気光学装置

Info

Publication number
JP2002246311A
JP2002246311A JP2001041850A JP2001041850A JP2002246311A JP 2002246311 A JP2002246311 A JP 2002246311A JP 2001041850 A JP2001041850 A JP 2001041850A JP 2001041850 A JP2001041850 A JP 2001041850A JP 2002246311 A JP2002246311 A JP 2002246311A
Authority
JP
Japan
Prior art keywords
thin film
film
hydrogen
semiconductor
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001041850A
Other languages
English (en)
Inventor
Hideo Yamanaka
英雄 山中
Hisayoshi Yamoto
久良 矢元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001041850A priority Critical patent/JP2002246311A/ja
Publication of JP2002246311A publication Critical patent/JP2002246311A/ja
Pending legal-status Critical Current

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Liquid Crystal (AREA)
  • Photovoltaic Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

(57)【要約】 【課題】 高結晶化率で高品質の多結晶性シリコン等の
多結晶性半導体薄膜を容易かつ低コストに、しかも大面
積に形成可能な方法と、この方法を実施する装置を提供
すること。 【解決手段】 基体１上に高結晶化率、大粒径の多結晶
性シリコン膜等の多結晶性半導体薄膜７を形成するに際
し、或いは基体１上に多結晶性半導体薄膜７を有する半
導体装置を製造するに際し、基体１上に触媒ＣＶＤ法等
によりアモルファス又は微結晶カーボン薄膜１００Ａを
形成し、水素又は水素含有ガスを加熱された触媒体４６
に接触させ、これによって生成した水素系活性種をカー
ボン薄膜１００Ａに作用させて（触媒ＡＨＡ処理で）そ
のアモルファス成分をエッチングし、ダイヤモンド構造
のカーボン超微粒子層１００Ｂを形成し、これをシード
に触媒ＣＶＤ法等により多結晶性半導体薄膜を成長させ
る気相成長工程（更に触媒ＡＨＡ処理と触媒ＣＶＤ等と
を繰り返すこと）によって多結晶性半導体薄膜７を得
る、多結晶性半導体薄膜の形成方法、又は半導体装置の
製造方法、及びこれらを実施するための装置。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基体上に多結晶性
シリコンなどの多結晶性半導体薄膜と、これを気相成長
させる方法及びその装置、その多結晶性半導体薄膜を基
体上に有する半導体装置と、その製造方法及びその装
置、並びに電気光学装置に関するものである。
【０００２】
【従来の技術】従来、ＭＯＳＦＥＴ（Metal-Oxide-Semi
conductor Field Effect Transistor）である例えばＭ
ＯＳＴＦＴ（Thin Film Transistor＝薄膜絶縁ゲート型
電界効果トランジスタ）のソース、ドレイン及びチャン
ネル領域を多結晶シリコン膜で形成するに際し、プラズ
マＣＶＤ（ＣＶＤ：Chemical Vapor Deposition＝化学
的気相成長法）や減圧ＣＶＤ法等が用いられている。
【０００３】例えば特開平６−１４０３２５号によれ
ば、プラズマＣＶＤ、スパッタリング法等により、ガラ
ス基板上にアモルファスカーボン薄膜を形成し、プラズ
マ水素処理により、そのアモルファスカーボン薄膜の表
面上に存在するカーボンクラスタを安定させ、かつその
付近に存在するアモルファス構造のカーボンをわずかに
エッチングする。その後に、プラズマＣＶＤ法にて水素
含有アモルファスシリコン膜（ａ−Ｓｉ：Ｈ膜）を２〜
２０μｍ堆積させる。最後に、ガラス基板の温度を室温
から８００℃まで８〜２０秒間で昇温し、次いでハロゲ
ンランプによる急速加熱を１５〜５００秒間行い、更に
室温まで降温させる一連の工程を１サイクルとするアニ
−リング処理を所定回数、例えば１００回行い、ａ−Ｓ
ｉ：Ｈ膜から多結晶シリコン薄膜を形成する。これは、
いわゆる高速ランプアニール法であり、カーボン超微粒
子を核として多結晶シリコン膜を形成している。
【０００４】また、プラズマＣＶＤ法、減圧ＣＶＤ法等
により形成したアモルファス又は多結晶シリコンは、特
開平７−１３１０３０号、特開平９−１１６１５６号、
特公平７−１１８４４３号にみられるように、単に高温
アニール又はエキシマレーザーアニール（ＥＬＡ：Exci
mer Laser Anneal）処理することにより、多結晶シリコ
ン膜のキャリア移動度の改善を図ってきたが、この方法
では８０〜１２０ｃｍ 2／Ｖ・ｓｅｃ程度のキャリア移
動度を得るのが限界であった。しかし、プラズマＣＶＤ
法によるアモルファスシリコンのＥＬＡで得られた多結
晶シリコンを用いるＭＯＳＴＦＴの電子移動度は、１０
０ｃｍ2／Ｖ・ｓｅｃ前後であり、高精細化にも対応で
きるので、最近は駆動回路一体型の多結晶シリコンＭＯ
ＳＴＦＴを用いたＬＣＤ（Liquid Crystal Display＝液
晶表示装置）が注目されている（特開平６−２４２４３
３号参照）。
【０００５】
【発明が解決しようとする課題】しかしながら、上記し
た方法はいずれも、次に示す欠点を回避することができ
ない。
【０００６】１）ＲＦプラズマＣＶＤ法、又はＲＦ／Ｄ
Ｃ混合プラズマＣＶＤ法による原料ガスの熱分解反応の
エネルギー不足で、アモルファスカーボン薄膜中のカー
ボン超微粒子（クラスタ）の形成が不安定となる。 ２）ＲＦプラズマ、又はＲＦ／ＤＣ混合プラズマの水素
処理は、その水素分子／原子／イオンのエネルギーが低
く、アモルファス構造のカーボンのエッチング効果が低
く、カーボンクラスタの形成が不安定となる。 ３）高速ランプアニール法は、熱伝導率の高い基板を用
いる場合には効果はあるが、熱伝導率の低いガラス基板
等では室温までの冷却に時間がかかるので、生産性が悪
い。
【０００７】また、エキシマレーザーを用いると、その
出力の安定性や、生産性、大型化による装置価格の上
昇、歩留／品質低下等の問題が山積しており、特に、１
ｍ×１ｍの大型ガラス基板になると、前記の問題が拡大
して性能／品質向上とコストダウンが一層難しくなる。
【０００８】また、固相成長法による多結晶シリコンＭ
ＯＳＴＦＴの製法では、６００℃以上での十数時間のア
ニールと、約１０００℃での熱酸化のゲートＳｉＯ2の
形成が必要なために、半導体製造装置を採用せざるを得
ない。このために、基板サイズは、ウエーハサイズ８〜
１２インチφが限界であり、また高耐熱性で高価な石英
ガラスを採用しなければならず、コストダウンが難し
く、ＥＶＦやデータ／ＡＶプロジェクタに用途が限定さ
れている。
【０００９】近時、ガラス基板のような絶縁性基板上
に、多結晶シリコン膜、窒化シリコン膜等を低温で作製
し得る優れた熱ＣＶＤである触媒ＣＶＤ法が開発され
（特公昭６３−４０３１４号、特公平８−２５０４３８
号参照）、実用化の検討が推進されている。触媒ＣＶＤ
法においては、結晶化アニールなしで、３０ｃｍ2／Ｖ
・ｓｅｃ程度のキャリア移動度を得ているが、良質なＭ
ＯＳＴＦＴデバイスを作製するにはまだ不十分である。
そして、ガラス基板上に多結晶シリコン膜を形成する
と、成膜条件次第では初期のアモルファスシリコンの転
移層（厚さ５〜１０ｎｍ）が形成されやすいので、ボト
ムゲート型ＭＯＳＴＦＴとした場合は所望のキャリア移
動度は得にくい。一般に駆動回路一体型の多結晶シリコ
ンＭＯＳＴＦＴを用いたＬＣＤは、ボトムゲート型ＭＯ
ＳＴＦＴが歩留及び生産性の面で製造しやすいが、この
問題がネックとなってくる。
【００１０】本発明の目的は、高結晶化率で高品質の多
結晶性シリコン等の多結晶性半導体薄膜と、これを容易
かつ低コストに、しかも大面積に形成可能な方法と、こ
の方法を実施する装置を提供することにある。
【００１１】本発明の他の目的は、こうした多結晶性半
導体薄膜を構成部分として有するＭＯＳＴＦＴ等の半導
体装置と、その製造方法と、この方法を実施する装置、
及び電気光学装置を提供することにある。
【００１２】
【課題を解決するための手段】即ち、本発明は、基体上
に多結晶性半導体薄膜を形成するに際し、或いは基体上
に多結晶性半導体薄膜を有する半導体装置を製造するに
際し、前記基体上にアモルファスカーボン又は微結晶カ
ーボン又はこれらの混合物からなるカーボン薄膜を形成
する工程と、水素又は水素含有ガスを加熱された触媒体
に接触させ、これによって生成した水素系活性種を前記
カーボン薄膜に作用させてアニールを行い、ダイヤモン
ド構造のカーボン超微粒子を形成する工程と、このカー
ボン超微粒子上に半導体材料薄膜を気相成長させる工程
とを経て前記多結晶性半導体薄膜を得る、多結晶性半導
体薄膜の形成方法、又は半導体装置の製造方法に係るも
のである。
【００１３】また、本発明は、本発明の方法を実施する
装置として、アモルファスカーボン又は微結晶カーボン
又はこれらの混合物からなるカーボン薄膜の形成手段
と、水素又は水素含有ガス供給手段と、前記多結晶性半
導体薄膜となる半導体材料薄膜の原料ガスの供給手段
と、触媒体と、触媒体加熱手段と、基体加熱手段とを有
する、多結晶性半導体薄膜の形成装置、又は半導体装置
の製造装置を提供するものである。
【００１４】また、本発明は、ダイヤモンド構造のカー
ボン超微粒子をシードにして形成された多結晶性半導体
薄膜、又はこの多結晶性半導体薄膜を有する半導体装置
を提供するものである。
【００１５】また、本発明は、各色用の有機又は無機エ
レクトロルミネセンス層の下層にそれぞれ、前記多結晶
性半導体薄膜からなるＭＯＳＴＦＴのドレイン又はソー
スと接続された陰極又は陽極を有し、前記ＭＯＳＴＦＴ
を含む能動素子上も前記陰極が覆い、或いは前記各色用
の有機又は無機エレクトロルミネセンス層の各層上及び
各層間の全面に前記陰極又は陽極が被着されている電気
光学装置を提供するものである。
【００１６】また、本発明は、フィールドエミッション
ディスプレイ（ＦＥＤ）装置のエミッタが、前記多結晶
性半導体薄膜からなるＭＯＳＴＦＴのドレインに前記多
結晶性半導体薄膜を介して接続されると共に前記多結晶
性半導体薄膜上に成長されたｎ型多結晶性半導体膜又は
多結晶性ダイヤモンド膜によって形成されている電気光
学装置も提供するものである。
【００１７】本発明によれば、基体上に多結晶性半導体
薄膜を形成するに際し、前記基体上にアモルファスカー
ボン又は微結晶カーボン又はこれらの混合物からなるカ
ーボン薄膜を形成し、水素又は水素含有ガスを加熱され
た触媒体に接触させ、これによって生成した水素系活性
種を前記カーボン薄膜に作用させてアニールを行い、ダ
イヤモンド構造のカーボン超微粒子を形成し、このカー
ボン超微粒子上に前記半導体材料薄膜を気相成長させて
いるので、次の（１）〜（４）に示すような顕著な作用
効果が得られる。
【００１８】（１）加熱された触媒体に水素又は水素含
有ガスを接触させて生成した活性種（高温の水素系分
子、水素系原子、活性化水素イオン等の水素系活性種）
による処理（以下、これを触媒ＡＨＡ（Atomic Hydroge
n Anneal）処理と称する。）により、高温の水素系分
子、水素系原子、活性水素イオン等の水素系活性種を前
記カーボン薄膜に対し吹き付け等で作用させているの
で、高温の加熱触媒体の輻射熱による加熱も加わって、
次の顕著な効果を示す。
【００１９】この触媒ＡＨＡ処理は、減圧下（好ましく
は１０〜５０Ｐａの水素系キャリアガス圧）で、水素を
高温の触媒体（融点未満の８００〜２０００℃、例えば
タングステンでは１５００〜２０００℃）に接触させ
て、大量の高温の水素系活性種（水素系分子／水素系原
子／活性化水素イオン等）を生成し、これを基板上に形
成したアモルファスカーボン膜又は微結晶カーボン膜等
に吹き付けると（但し、基板温度は特に２００〜５００
℃）、高温の水素系活性種等が有する大量の熱エネルギ
ーがその膜等に移動して、その膜等の温度を局部的に上
昇させる。これによって、アモルファスカーボン膜や微
結晶カーボン膜等は、水素系活性種の還元作用によりア
モルファス成分がエッチング除去されると共に結晶化し
て、アモルファスカーボン膜又は微結晶カーボン膜等の
表面又は基板（例えばガラス基板）上に、ダイヤモンド
構造を有するカーボン超微粒子（クラスタ）を確実に安
定して点在させることができ、これを次の多結晶性シリ
コン等の成長の核（シード）として有効に働かせること
ができる。この時、特にゲートチャンネル領域等には島
状に点在し、電気抵抗が無視しうる程度に小さいことが
必要である。尚、触媒ＡＨＡ処理の水素系活性種による
還元作用のエッチングは、アモルファス成分のみなら
ず、微結晶、多結晶及び単結晶成分にも起こるが、アモ
ルファス成分のエッチング作用が大きいので、その選択
性を利用する方法であり、カーボン系膜、シリコン系膜
などに適用できる。
【００２０】（２）こうして触媒ＡＨＡ処理されて得ら
れるダイヤモンド構造のカーボン超微粒子をシードとし
て、この上に半導体材料薄膜が多結晶化され易い状態で
（多結晶性半導体薄膜として）成長し易くなり、特に次
の触媒ＡＨＡ処理及び気相成長により、上記多結晶性半
導体薄膜上に気相成長されたシリコン膜等はこの多結晶
性半導体薄膜をシードとして結晶化が促進されるので、
目的とする高結晶化率、高品質の多結晶性半導体薄膜を
得ることができる。即ち、触媒ＡＨＡ処理により、例え
ば触媒ＣＶＤで成膜されたアモルファスカーボン膜、又
は微結晶カーボン膜にアモルファス成分が存在している
と、これが水素系活性種によりエッチング除去されてダ
イヤモンド構造のカーボン超微粒子が形成され、その上
に気相成長するシリコン膜は下地のダイヤモンド構造の
カーボン超微粒子をシード（核）にしてより多結晶性シ
リコン膜化し易く、更には、同様の触媒ＡＨＡ処理と気
相成長とを繰り返すと、高温の水素系活性種が有する熱
エネルギーがその膜等に移動して、その膜等の温度を局
部的に上昇させ、水素系活性種の還元作用によりアモル
ファスシリコンや微結晶シリコンは多結晶化し、多結晶
性シリコンは高結晶化して、高結晶化率、大粒径の多結
晶性シリコン膜を形成することができる。この結果、ト
ップゲート型のみならず、ボトムゲート型、デュアルゲ
ート型ＭＯＳＴＦＴでも、高いキャリア（電子／正孔）
移動度の大粒径の多結晶性シリコン膜等が得られるため
に、この高性能の多結晶性シリコン等の半導体を使用し
た高速、高電流密度の半導体装置、電気光学装置、更に
は高効率の太陽電池等の製造が可能となる。
【００２１】（３）この触媒ＡＨＡ処理は、プラズマの
発生なしに行えるので、プラズマによるダメージがな
く、またプラズマ処理に比べ、シンプルで安価な装置を
実現できる。
【００２２】（４）基体温度を低温化しても上記水素系
活性種のエネルギーが大きいために、目的とするダイヤ
モンド構造のカーボン超微粒子が確実に安定して得られ
ることから、基体温度を特に２００〜４００℃と低温化
しても、多結晶性半導体薄膜がカーボン超微粒子をシー
ドに効率良く成長し、従って大型で安価な低歪点の絶縁
基板（ガラス基板、耐熱性樹脂基板等）を使用でき、こ
の点でもコストダウンが可能となる。
【００２３】なお、本発明において、上記の触媒ＡＨＡ
処理で形成されるダイヤモンド構造のカーボン超微粒子
は、粒径１０ｎｍ以下で１〜１００個／μｍ2の面積比
率で点在していることが望ましい。また、上記の多結晶
性半導体薄膜は、アモルファス成分が除去された或いは
微量存在してよい大粒径（グレインサイズでは通常、数
１００ｎｍ以上）の多結晶をベースとしたものであり、
微結晶も含有する構造からなる。なお、この多結晶性半
導体薄膜となる上記の半導体材料薄膜は、多結晶以外に
も、低級結晶性半導体薄膜であって、アモルファス成分
を含有する微結晶をベースとした構造を例えば微結晶シ
リコン、微結晶カーボンと称し、又は微結晶を含有する
アモルファス（非晶質）をベースとした構造を例えばア
モルファスシリコン、アモルファスカーボンと称する。
これは、上記のカーボン超微粒子がシードとなって多結
晶化されることになる。
【００２４】
【発明の実施の形態】本発明の方法及びその装置におい
ては、前記カーボン薄膜を気相成長法（触媒ＣＶＤ法、
高密度プラズマＣＶＤ法、高密度触媒ＣＶＤ法等：以
下、同様）又は物理的成膜法（スパッタリング法等：以
下、同様）によって、前記半導体材料薄膜を気相成長法
によって形成するのがよい。この場合、望ましくは融点
未満の温度（例えば１６００〜１８００℃）に加熱され
た前記触媒体に、前記原料ガス及び水素又は水素含有ガ
ス（又は水素系キャリアガス）の少なくとも一部を接触
させて触媒的に分解させ、これによって生成したラジカ
ル、イオン等の反応種を加熱された前記基体上に堆積さ
せて前記カーボン薄膜及び／又は前記半導体材料薄膜を
触媒ＣＶＤにより気相成長させるのがよい。また、この
気相成長後に、連続して前記原料ガスの供給を停止し、
望ましくは、融点未満の温度に加熱された触媒体（これ
は前記触媒体と同一物であるのがよいが、別のものであ
ってもよい。）に前記水素又は水素含有ガスの少なくと
も一部を接触させ、これによって生成した高温の水素系
分子、水素系原子、活性化水素イオン等の水素系活性種
を前記カーボン薄膜又は前記半導体材料薄膜に作用させ
て触媒ＡＨＡ処理による前記アニールを行うのがよい。
【００２５】この場合、前記気相成長時の水素又は水素
含有ガス供給量よりも前記アニール時の水素又は水素含
有ガス供給量を多くする。例えば、気相成長時に用いる
水素系キャリアガスは水素又は水素と不活性ガス（熱伝
導性が良好であって反応性向上に寄与するアルゴン、ヘ
リウム、キセノン、クリプトン、ラドン等）との混合ガ
スであり、混合ガスの場合は水素含有比率は５０モル％
以上とすることによって触媒体の酸化劣化を防止でき
る。また、触媒ＡＨＡ処理時に用いる水素又は水素含有
ガスは、気相成長時の水素系キャリアガスと同様であっ
てよいが、例えばガス流量３００〜１０００ＳＣＣＭ
（Standard cc per minute）、ガス圧１０〜５０Ｐａと
大きくし（触媒ＣＶＤのときのガス圧は０．１〜数Ｐ
ａ）、ガスによる熱伝導の増大とラジカル水素イオン発
生量の増大を図るのがよい。
【００２６】また、前記半導体材料薄膜の気相成長後
に、連続して水素又は水素含有ガスを加熱された触媒体
に接触させ、これによって生成した高温の水素系分子、
水素系原子、活性化水素イオン等の水素系活性種を前記
半導体材料薄膜に作用させてアニールを行い、必要あれ
ば、前記半導体材料薄膜と同様の半導体材料薄膜の気相
成長と前記アニールとを繰り返すのが望ましい。このた
めには、前記原料ガス供給手段と前記水素又は水素含有
ガス供給手段とを制御する制御手段を有するのがよい。
【００２７】即ち、触媒ＡＨＡ処理されて得られる多結
晶性半導体薄膜上に更に半導体材料薄膜を気相成長させ
る工程とアニール工程とを目的とする膜厚となるまで繰
り返す、いわば２ステップ又はそれ以上のマルチ触媒Ａ
ＨＡ処理により、この半導体材料薄膜は既に触媒ＡＨＡ
処理で多結晶化された下地膜上に、これをシードとして
多結晶化され易い状態で成長し易くなり、目的とする高
結晶化率、高品質の多結晶性半導体膜を所定の膜厚で得
ることができる。即ち、触媒ＣＶＤと触媒ＡＨＡ処理を
繰り返すマルチ触媒ＡＨＡ処理により、例えば触媒ＣＶ
Ｄでカーボン超微粒子層上に成膜された多結晶性シリコ
ンを触媒ＡＨＡ処理でシード化し、この上に触媒ＣＶＤ
で半導体材料薄膜を気相成長させ、更に触媒ＡＨＡ処理
することにより、高結晶化率、大粒径の多結晶性シリコ
ン膜等を形成することができる。
【００２８】具体的には、シリコン膜においては、高温
の水素分子／原子／ラジカルが有する熱エネルギーが移
動して、その膜の温度を局部的に上昇させ、水素系活性
種の還元作用によりアモルファス成分をエッチングして
アモルファスシリコン等は多結晶化し、多結晶性シリコ
ンは高結晶化して大粒径の多結晶性シリコン膜が形成さ
れ易くなると共に、この上に気相成長させるシリコン膜
はより高結晶化、大粒径化され、キャリア移動度の向上
が図れる。
【００２９】しかも、多結晶性シリコン膜上又は膜内又
は粒界にシリコン酸化物が存在したとき、水素系活性種
がこれと反応してＳｉＯを生成して蒸発させるので、多
結晶性シリコン膜上又は膜内のシリコン酸化物を減少／
除去させることができ、キャリア移動度の向上を図るこ
とができる。
【００３０】また、この触媒ＣＶＤの場合、触媒体の種
類及び温度、基板加熱温度、気相成膜条件、原料ガスの
種類、添加するｎ又はｐ型不純物濃度等により、広範囲
のｎ又はｐ型不純物濃度の多結晶性シリコン膜が容易に
得られ、かつ、触媒ＡＨＡ処理により大きな粒径の多結
晶性シリコン膜を形成できるので、高キャリア移動度で
Ｖth（しきい値）調整が容易であり、低抵抗での高速動
作が可能となる。
【００３１】なお、多結晶性シリコンをプラズマＣＶＤ
で成膜し、これを触媒ＡＨＡ処理する場合、プラズマＣ
ＶＤでの多結晶性シリコン膜中に１０〜２０％含有する
水素を触媒ＡＨＡ処理で減少／除去させ、大きな粒径の
多結晶性シリコン膜を形成できるので、大きなキャリア
移動度の多結晶性シリコン膜の形成が可能となる。更
に、基板加熱温度、気相成膜条件、原料ガスの種類、触
媒ＡＨＡ処理条件、添加するｎ又はｐ型不純物濃度等に
より、広範囲のｎ又はｐ型不純物濃度の多結晶性シリコ
ン膜が容易に得られるので、高移動度でＶth調整が容易
で低抵抗での高速動作が可能となる。
【００３２】また、スパッタリングで成膜後に触媒ＡＨ
Ａ処理する場合、シリコンターゲットの比抵抗（添加す
るｎ又はｐ型不純物濃度）、スパッタリング成膜条件、
基板加熱温度、触媒ＡＨＡ処理条件等により、広範囲の
ｎ又はｐ型不純物濃度の多結晶性シリコン膜が容易に得
られるので、高キャリア移動度でＶth調整が容易であ
り、低抵抗での高速動作が可能となる。
【００３３】前記触媒ＣＶＤによる上記の気相成長は、
具体的には、前記触媒体を８００〜２０００℃の範囲で
あってその融点未満の温度に加熱し（例えば触媒体に通
電してそれ自体の抵抗加熱によって加熱し）、この加熱
された触媒体により前記原料ガス及び前記水素又は水素
含有ガスの少なくとも一部を触媒反応又は熱分解反応さ
せて生成した前記反応種を原料種として、例えば２００
〜４００℃に加熱した基板上に薄膜を堆積させることが
できる。このような触媒体温度や下記の触媒体材質は触
媒ＡＨＡ処理時も同様である。
【００３４】ここで、触媒体の加熱温度が８００℃未満
であると、原料ガスの触媒反応又は熱分解反応が不十分
となって堆積速度が低下し易く、また２０００℃を超え
ると触媒体の構成材料が堆積膜中に混入して膜の電気的
特性を阻害し、膜質低下を生じ、また、触媒体の融点以
上の加熱は、その形態安定性が失われるので、回避する
のがよい。触媒体の加熱温度は、その構成材料の融点未
満であって１１００℃〜１８００℃であるのが好まし
い。
【００３５】触媒体は、タングステン、トリア含有タン
グステン、モリブデン、白金、パラジウム、バナジウ
ム、シリコン、アルミナ、金属を付着したセラミック
ス、及び炭化ケイ素からなる群より選ばれた少なくとも
１種の材料によって形成することができる。
【００３６】そして、この触媒体及びこれを支持する支
持体の純度を９９．９９ｗｔ％（４Ｎ）以上、好ましく
は９９．９９９ｗｔ％（５Ｎ）又はそれ以上とすること
によって、形成される多結晶性半導体薄膜の重金属汚染
を低減することができる。
【００３７】また、基板温度は、２００〜８００℃が好
ましく、より好ましくは３００〜４００℃とすれば、効
率的で高品質の成膜を行なえる。基板温度が高いと、安
価なほうけい酸ガラス、アルミノけい酸ガラスが使用で
きなくなり、また熱の影響によって不純物のドーピング
濃度分布が変化し易くなる。
【００３８】通常の熱ＣＶＤ法で多結晶性シリコン膜を
形成する場合には、基板温度を約６００〜９００℃とす
る必要があるが、本発明に基づく成膜では、プラズマや
光励起を必要とせずに、上記のような低温での熱ＣＶＤ
が可能となることが極めて有利である。本発明に基づく
触媒ＣＶＤ時の基板温度が上記したように低いため、基
板、例えばガラス基板として、歪点が４７０〜６７０℃
と低いほうけい酸ガラスやアルミノけい酸ガラス等のガ
ラスを用いることができる。これは、安価で、薄板化が
容易であり、大型化（１ｍ×１ｍ以上）が可能であり、
また長尺ロール化されたガラス板を作製できる。例え
ば、長尺ロール化ガラス板上に、上記手法を用いて、薄
膜を連続して又は非連続に作製することができる。
【００３９】本発明による触媒ＣＶＤによる気相成長に
使用する原料ガスは、カーボン薄膜の場合は、メタン、
エタン、プロパン等の炭化水素又はその誘導体が挙げら
れる。半導体材料薄膜の場合は、水素化ケイ素又はその
誘導体、水素化ケイ素又はその誘導体と水素、ゲルマニ
ウム、炭素又はスズを含有するガスとの混合物、水素化
ケイ素又はその誘導体と周期表第III族又は第Ｖ族元素
からなる不純物を含有するガスとの混合物、水素化ケイ
素又はその誘導体と水素、ゲルマニウム、炭素又はスズ
を含有するガスと周期表第III族又は第Ｖ族元素からな
る不純物を含有するガスとの混合物等が挙げられる。
【００４０】上記の如き原料ガスを使用することによっ
て、アモルファス又は微結晶カーボン薄膜（例えば粒径
は１０ｎｍ未満）を形成することができる。また、多結
晶性半導体薄膜として、多結晶性シリコン膜、多結晶性
ゲルマニウム膜又は多結晶性シリコンゲルマニウム膜を
形成することができる。
【００４１】そして、半導体材料薄膜の成長時又は成長
後に、錫、ゲルマニウム、鉛等のIV族元素の少なくとも
１種を合計が適量（１０15ａｔｏｍｓ／ｃｃ以上、例え
ば１０18〜１０20ａｔｏｍｓ／ｃｃ）含有させる（更に
この状態で触媒ＡＨＡ処理による前記アニール工程を行
う）と、多結晶性半導体薄膜の結晶粒界（グレインバウ
ンダリ）に存在する不整を低減し、その膜ストレスを低
減して高キャリア移動度、高品質の多結晶性半導体が得
られ易くなる。このIV族元素は、原料ガス中にガス成分
として混合したり、或いはイオン注入又はイオンドーピ
ングにより、半導体材料薄膜中に含有させることができ
る。また、本発明により形成した多結晶性半導体膜中の
酸素、窒素、炭素濃度はそれぞれ１×１０19ａｔｏｍｓ
／ｃｃ以下、好ましくは５×１０18ａｔｏｍｓ／ｃｃ以
下がよく、水素濃度は０．０１原子％以上が好ましい。
又、ナトリウム（Ｎａ）濃度はＳＩＭＳ最低濃度領域で
１×１０18ａｔｏｍｓ／ｃｃ以下が好ましい。
【００４２】なお、前記原料ガスを供給する前に、前記
触媒体を水素系ガス雰囲気中で加熱処理することが望ま
しい。これは、原料ガスの供給前に触媒体を加熱する
と、触媒体の構成材料が放出され、これが成膜された膜
中に混入することがあるが、触媒体を水素系ガス雰囲気
中で加熱することによってそのような混入を解消するこ
とができる。従って、成膜室内を水素系ガスで充たした
状態で触媒体を加熱し、次いで水素系ガスをキャリアガ
スとして原料ガス（いわゆる反応ガス）を供給すること
がよい。
【００４３】前記触媒ＡＨＡ処理は、高温の水素系活性
種により前記多結晶性半導体薄膜中の特にアモルファス
成分を選択的にエッチングする作用があり、高結晶化
率、大粒径（特にグレインサイズが数１００ｎｍ以上）
の多結晶をベースとする薄膜を形成し得、かつ膜中のキ
ャリア不純物を活性化する処理であるが、その際、触媒
体温度は１６００〜１８００℃、基板−触媒体間の距離
は２０〜５０ｍｍとし、処理時間を短縮する等、処理効
果向上のため、任意に変更してもよい。
【００４４】本発明の処理で得られた前記多結晶性半導
体薄膜によって、ＭＯＳＴＦＴのチャンネル、ソース及
びドレイン領域、又は配線、抵抗、容量又は電子放出体
等を形成することができる。この場合、前記チャンネ
ル、ソース及びドレイン領域の形成後に、これらの領域
に対し、この触媒ＡＨＡ処理を施すと、上記のｎ型又は
ｐ型不純物のイオン活性化を行える。
【００４５】また、多結晶性シリコン等の前記多結晶性
半導体薄膜中への外部からの酸素侵入を低減するため
に、多結晶性シリコン膜等内においてゲート絶縁膜側か
ら外部に向って結晶粒径を小さくして高密度化するか、
或いはアモルファスシリコン等のアモルファス半導体膜
又は微粒径層とアモルファスシリコン等のアモルファス
半導体膜で前記多結晶性半導体薄膜を被覆するのがよ
い。この場合、汎用フォトリソグラフィ及びエッチング
技術により、微粒径層又はアモルファス半導体膜を除去
し、大粒径層（前記多結晶性半導体薄膜）とコンタクト
したソース、ドレイン電極を形成することができる。
【００４６】本発明は、シリコン半導体装置、シリコン
半導体集積回路装置、シリコン−ゲルマニウム半導体装
置、シリコン−ゲルマニウム半導体集積回路装置、化合
物半導体装置、化合物半導体集積回路装置、炭化ケイ素
半導体装置、炭化ケイ素半導体集積回路装置、液晶表示
装置、有機又は無機エレクトロルミネセンス（ＥＬ）表
示装置、フィールドエミッションディスプレイ（ＦＥ
Ｄ）装置、発光ポリマー表示装置、発光ダイオード表示
装置、ＣＣＤエリア／リニアセンサ装置、ＭＯＳセンサ
装置、太陽電池装置用の薄膜を形成するのに好適であ
る。
【００４７】この場合、内部回路及び周辺回路を有する
半導体装置、固体撮像装置、電気光学装置等の製造に際
し、これらの少なくとも一部を構成するＭＯＳＴＦＴの
チャンネル、ソース及びドレイン領域を前記多結晶性半
導体薄膜によって形成してよく、また駆動回路、映像信
号処理回路及びメモリー回路等の周辺回路一体型の構成
とすることもできる。
【００４８】また、各色用の有機又は無機エレクトロル
ミネセンス層（ＥＬ層）の下層にそれぞれ、前記ＭＯＳ
ＴＦＴのドレイン又はソースと接続された陰極又は陽極
を有するＥＬ素子構造とするのがよい。
【００４９】この場合、前記ＭＯＳＴＦＴ及びダイオー
ド等の能動素子上も前記陰極が覆うようにすれば、陽極
が上部にある構造では発光面積が増大すると共に、陰極
の遮光作用で発光光が前記能動素子に入射してリーク電
流を発生させることを防止できる。また、前記各色用の
有機又は無機ＥＬ層の各層上及び各層間の全面に前記陰
極又は陽極が被着されるようにすれば、全面が陰極又は
陽極で覆われることにより、湿気に弱い有機ＥＬ層の劣
化や電極の酸化を防止して、長寿命、高品質、高信頼性
が可能となり、また陰極で覆われると放熱効果が高まる
ので、発熱による薄膜の構造変化（融解あるいは再結晶
化）が低減し、長寿命、高品質、高信頼性が可能とな
り、更にこれにより、高精度、高品質のフルカラーの有
機ＥＬ層を生産性良く形成できるので、コストダウンが
可能となる。
【００５０】また、前記各色用の前記有機又は無機ＥＬ
層間にクロム、二酸化クロム等のブラックマスク層を形
成すると、各色間又は画素間での光漏れを防ぎ、コント
ラストが向上する。
【００５１】本発明をフィールドエミッションディスプ
レイ（ＦＥＤ）装置に適用するときは、そのエミッタ
（電界放出カソード）を、前記多結晶性半導体薄膜を介
して前記ＭＯＳＴＦＴのドレインに接続すると共に前記
多結晶性半導体薄膜上に成長されたｎ型多結晶性半導体
膜又は多結晶性ダイヤモンド膜によって形成するのがよ
い。
【００５２】この場合、前記ＭＯＳＴＦＴ、ダイオード
等の能動素子上にアース電位の金属遮蔽膜（これは、前
記ＦＥＤ装置のゲート引き出し電極と同一材料で同一工
程により形成すると、工程簡略化等の点で有利であ
る。）を形成すると、気密容器内にあるガスがエミッタ
から放出された電子により正イオン化されて絶縁層上に
チャージアップし、この正電荷が絶縁層下にある能動素
子に不要な反転層を形成したり、この反転層を介して余
分な電流が流れるために生じるエミッタ電流の暴走を防
止することができる。また、エミッタから放出された電
子の衝突により蛍光体が発光する際、この光によりＴＦ
Ｔのゲートチャンネル内に電子、正孔が発生してリーク
電流が生じることも防止できる。
【００５３】次に、本発明を好ましい実施の形態につい
て更に詳細に説明する。
【００５４】第１の実施の形態 図１〜図１１について、本発明の第１の実施の形態を説
明する。
【００５５】本実施の形態は、本発明をトップゲート型
の多結晶性シリコンＣＭＯＳ（Complementary MOS）Ｔ
ＦＴに適用したものである。
【００５６】＜触媒ＣＶＤ法とその装置＞まず、本実施
の形態に用いる触媒ＣＶＤ法及び触媒ＡＨＡ処理につい
て説明する。触媒ＣＶＤ法においては水素系キャリアガ
スとシランガス等の原料ガスとからなる反応ガスを加熱
されたタングステン等の触媒体に接触させ、これによっ
て生成したラジカルな堆積種又はその前駆体及び活性化
水素イオン等の水素系活性種に高いエネルギーを与え、
基板上にアモルファス又は微結晶カーボン薄膜や、多結
晶性シリコン等の多結晶性半導体薄膜を気相成長させ
る。そして、この成膜後に原料ガスの供給を停止し、水
素系キャリアガスのみを供給することによって、カーボ
ン薄膜又は多結晶性半導体薄膜の触媒ＡＨＡ処理を行い
（つまり、高温の水素系分子、水素系原子、活性化水素
イオン等の水素系活性種によりアモルファス成分のカー
ボン又はシリコン等を選択的に還元エッチングし）、ダ
イヤモンド構造のカーボン超微粒子を形成し、或いはこ
のカーボン超微粒子をシード（核）にして多結晶性シリ
コン等を大粒径に成長させる。これらの触媒ＡＨＡ処理
と触媒ＣＶＤとを繰り返して、より大粒径で所定膜厚の
多結晶性シリコン等の多結晶性半導体薄膜を得る。
【００５７】この触媒ＣＶＤ及び触媒ＡＨＡ処理は、図
５〜図６に示す如き装置を用いて実施される。
【００５８】この装置によれば、水素系キャリアガスと
炭化水素（例えばメタン）又は水素化ケイ素（例えばモ
ノシラン、ジシラン、トリシラン）等の原料ガス４０
（及び必要に応じてＢ2Ｈ6やＰＨ3などのドーピングガ
スも含む。）からなるガスは、供給導管４１からシャワ
ーヘッド４２の供給口（図示せず）を通して成膜室４４
へ導入される。成膜室４４の内部には、ガラス等の基板
１を支持するためのサセプタ４５と、耐熱性の良い（望
ましくは触媒体４６と同じか或いはそれ以上の融点を有
する材質の）シャワーヘッド４２と、例えばコイル状の
タングステン等の触媒体４６と、更には開閉可能なシャ
ッター４７とがそれぞれ配されている。なお、図示はし
ないが、サセプタ４５と成膜室４４との間には磁気シー
ルが施され、また、成膜室４４は前工程を行なう前室に
後続され、ターボ分子ポンプ等でバルブを介して排気さ
れる。
【００５９】そして、基板１はサセプタ４５内のヒータ
ー線等の加熱手段で加熱され、また触媒体４６は例えば
抵抗線として融点以下（特に８００〜２０００℃、タン
グステンの場合は約１６００〜１８００℃）に加熱され
て活性化される。触媒体４６の両端子は直流又は交流の
触媒体電源４８に接続され、この電源からの通電により
所定温度に加熱される。
【００６０】触媒ＣＶＤ法を実施するには、図５の状態
で、成膜室４４内の真空度を１．３３×１０-4〜１．３
３×１０-6Ｐａとし、例えば水素系キャリアガス５０〜
１００ＳＣＣＭ又は１００〜２００ＳＣＣＭを供給し
て、触媒体を所定温度に加熱して活性化した後に、炭化
水素（例えばメタン）ガス１０〜２０ＳＣＣＭ又は水素
化ケイ素（例えばモノシラン）ガス１〜２０ＳＣＣＭ
（及び必要に応じてＢ2Ｈ6や、ＰＨ3等のドーピングガ
スも適量含む。）からなる反応ガス４０を供給導管４１
からシャワーヘッド４２の供給口４３を通して導入し
て、ガス圧を０．１３３〜１３．３Ｐａ、例えば１．３
３Ｐａとする。ここで、水素系キャリアガスは、水素、
水素＋アルゴン、水素＋ヘリウム、水素＋ネオン、水素
＋キセノン、水素＋クリプトン等の、水素に不活性ガス
を適量混合させたガスであれば、いずれでもよい（以
下、同様）。尚、原料ガスの種類又は触媒体の材質によ
っては、必ずしも水素系キャリアガスは必要ではない。
【００６１】そして、図６のようにシャッター４７を開
け、原料ガス４０の少なくとも一部を触媒体４６と接触
して触媒的に分解させ、触媒分解反応または熱分解反応
によって、高エネルギーをもつシリコン等のイオン、ラ
ジカル等の反応種の集団（即ち、堆積種又はその前駆体
及びラジカル水素イオン）を形成する。こうして生成し
たイオン、ラジカル等の反応種５０を高いエネルギーで
２００〜８００℃（例えば３００〜４００℃）に保持さ
れた基板１上にアモルファスカーボン、多結晶性シリコ
ン等の所定の膜として気相成長させる。
【００６２】こうして、プラズマを発生することなく、
反応種に対し、触媒体４６の触媒作用とその熱エネルギ
ーによるエネルギーを与えるので、反応ガスを効率良く
反応種に変えて、基板１上に均一に熱ＣＶＤで堆積する
ことができる。
【００６３】また、基板温度を低温化しても堆積種のエ
ネルギーが大きいために、目的とする良質の膜が得られ
ることから、基板温度を上記のように更に低温化でき、
大型で安価な絶縁基板（ほうけい酸ガラス、アルミノけ
い酸ガラス等のガラス基板、ポリイミド等の耐熱性樹脂
基板等）を使用でき、この点でもコストダウンが可能と
なる。
【００６４】また、勿論のことであるが、プラズマの発
生がないので、プラズマによるダメージがなく、低スト
レスの生成膜が得られると共に、プラズマＣＶＤ法に比
べ、はるかにシンプルで安価な装置が実現する。
【００６５】この場合、減圧下（例えば０．１３３〜
１．３３Ｐａ）又は常圧下で操作を行なえるが、減圧タ
イプよりも常圧タイプの方がよりシンプルで安価な装置
が実現する。そして、常圧タイプでも従来の常圧ＣＶＤ
と比べて密度、均一性、密着性のよい高品質膜が得られ
る。この場合も、減圧タイプよりも常圧タイプの方がス
ループットが大であり、生産性が高く、コストダウンが
可能である。
【００６６】上記の触媒ＣＶＤにおいて、触媒体４６に
よる副射熱のために、基板温度は上昇するが、上記のよ
うに、必要に応じて基板加熱用ヒーター５１を設置して
よい。また、触媒体４６はコイル状（これ以外にメッシ
ュ、ワイヤー、多孔板状もよい。）としているが、更に
ガス流方向に複数段（例えば２〜３段）として、ガスと
の接触面積を増やすのがよい。なお、このＣＶＤにおい
て、基板１をサセプタ４５の下面においてシャワーヘッ
ド４２の上方に配しているので、成膜室４４内で生じた
パーティクルが落下して基板１又はその上の膜に付着す
ることがない。
【００６７】＜触媒ＡＨＡ処理とその装置＞そして、本
実施の形態においては、上記の装置をそのまま用い、触
媒ＣＶＤによる気相成長後に、メタン、モノシラン等の
原料ガスの供給を停止し、触媒ＣＶＤ時よりも多い流量
で水素系キャリアガスのみを成膜室４４内に供給して、
カーボン薄膜又は半導体材料薄膜に対して触媒ＡＨＡ処
理を行い、水素系活性種の選択的な還元作用によりその
アモルファス成分のエッチング、より多結晶化のための
アニールを施し、かつ、この触媒ＣＶＤと触媒ＡＨＡ処
理とを所定回数繰り返して、目的とする膜厚の多結晶性
シリコン等の多結晶性半導体薄膜を形成する。
【００６８】この触媒ＡＨＡ処理は、加熱された触媒に
より分解、生成した水素系活性種により選択的に前記ア
モルファス成分をエッチングしてカーボン超微粒子を生
成すると共に、半導体材料薄膜の場合は下地のカーボン
超微粒子をシードとして多結晶化し易くして、高結晶化
率、大粒径（特にグレインサイズが数１００ｎｍ以上）
の多結晶をベースとする薄膜を形成し得、膜中のキャリ
ア不純物を活性化する処理であるが、その際、触媒体温
度１６００〜１８００℃、基板−触媒体間の距離２０〜
５０ｍｍ、基板温度３００〜４００℃とし、また水素系
キャリアガスは上記したと同様に水素又は水素と不活性
ガス（アルゴン、ヘリウム、キセノン、クリプトン、ラ
ドン等）との混合ガスであり、混合ガスの場合は水素含
有比率は５０モル％以上とすることによって触媒体の酸
化劣化を防止できる。また、触媒ＡＨＡ処理時に用いる
水素又は水素含有ガスは、気相成長時の水素系キャリア
ガスと同様であってよいが、ガス流量３００〜１０００
ＳＣＣＭ、ガス圧１０〜５０Ｐａと大きくし（触媒ＣＶ
Ｄのときは０．１〜数Ｐａ）、ガスによる熱伝導の増大
とラジカル水素イオン発生量の増大を図るのがよい。
【００６９】図７は、上記の触媒ＣＶＤと触媒ＡＨＡ処
理における上記水素系キャリアガス及び原料ガスの導入
時間及びタイミングを多結晶性シリコン薄膜形成の場合
について示し、また図８は、流量計（ＭＦＣ）や調整弁
などを組み込んだガス導入系を示す。
【００７０】まず、成膜を行う前に、ゲートバルブを通
してチャンバ（成膜室）４４内に基板１を搬入し、サセ
プタ４５に載置し、次いで、排気系を作動させてチャン
バ４４内を所定圧力まで排気するとともに、サセプタ４
５に内蔵されたヒーターを作動させて基板１を所定温度
まで加熱する。
【００７１】そして、ガス導入系によって、まず水素系
キャリアガス３００〜１０００ＳＣＣＭ、例えば５００
ＳＣＣＭをチャンバ１内に導入する。導入された水素ガ
スの一部は、加熱触媒体４６による接触分解反応により
活性化水素イオン等の水素系活性種となり、基板表面に
到達して、基板１の表面クリーニングを行う。その後に
水素系キャリアガスを１５０ＳＣＣＭにする。
【００７２】このように、チャンバ４４内に水素系キャ
リアガスが供給されている状態で、ガス導入系を作動さ
せ、原料ガス（メタン又はモノシラン１５ＳＣＣＭ）を
チャンバ４４内に導入する。導入された原料ガスは、加
熱触媒体４６の熱触媒反応及び熱分解反応により堆積種
が生成され、多結晶性シリコン薄膜等として基板表面に
気相成長する。
【００７３】その後、原料ガスの導入を停止して、チャ
ンバ４４内から原料ガスを排出し、更に水素系キャリア
ガスのみを３００〜１０００ＳＣＣＭ、例えば５００Ｓ
ＣＣＭの流量で導入する、これによって、加熱触媒体に
よる接触分解反応で生じた活性水素イオン等の水素系活
性種が上記の多結晶性シリコン薄膜等に作用してそのア
モルファス成分をエッチングし、アモルファス成分が除
去されたシリコン結晶粒を形成し得、またこれをシード
として結晶化が促進された高結晶化率、大粒径の多結晶
性シリコンを得る。
【００７４】こうして得られた多結晶性シリコン膜を更
に触媒ＡＨＡ処理し、この上に、再び上記の触媒ＣＶＤ
を施し、多結晶性シリコンをシードとしてその上に多結
晶性シリコン薄膜を成長させ、更に触媒ＡＨＡ処理、触
媒ＣＶＤを繰り返して行うことにより、多結晶性シリコ
ン薄膜の膜厚をコントロールしつつ最終的には目的とす
る膜厚で高結晶化率、大粒径の多結晶性シリコン薄膜を
形成することができる。
【００７５】このように、水素系活性種のラジカル作用
により、熱エネルギーが膜に移動して局部的に温度上昇
させ、半導体薄膜は、アモルファス成分がエッチングさ
れて結晶化が促進され、大粒径の多結晶性膜化し、高キ
ャリア移動度、高品質の多結晶性半導体薄膜を得ること
ができ、しかも、多結晶性シリコン膜上又は膜内にシリ
コン酸化物が存在したときに、これと還元反応してＳｉ
Ｏ等を生成して蒸発させるので、その膜上又は膜内のシ
リコン酸化物を減少／除去させることができ、高キャリ
ア移動度、高品質の多結晶性シリコン膜等を得ることが
できる。
【００７６】また、微結晶シリコン含有アモルファスシ
リコン、アモルファスシリコン含有微結晶シリコンなど
は、下地のカーボン超微粒子をシードとして結晶化し、
多結晶性シリコンは高結晶率化が促進され、大粒径の多
結晶性シリコン膜化する。しかも、その膜に含有される
アモルファス構造のシリコンが水素系活性種で還元（エ
ッチング）されるので、高結晶化率の多結晶性膜が形成
される。
【００７７】そして、この触媒ＡＨＡ処理時に、半導体
薄膜中に存在するキャリア不純物は高温で活性化され、
各領域において最適なキャリア不純物濃度を得ることが
でき、また、高温の水素分子、水素原子及び活性化水素
イオンによるクリーニング（基板等への吸着ガス及び有
機物残渣等の還元除去）が可能であり、触媒体も酸化劣
化し難しくなり、更に水素化により、半導体膜中の例え
ばシリコンダングリングボンドをなくし、特性が向上す
る。
【００７８】こうした触媒ＡＨＡ処理によるアニールと
半導体薄膜の触媒ＣＶＤによる気相成長とを目的とする
膜厚となるまで繰り返すことにより、この半導体薄膜は
既に触媒ＡＨＡ処理で多結晶化された下地膜上に多結晶
化され易い状態で成長し易くなり、目的とする高結晶化
率、高品質の多結晶性半導体薄膜を所定の膜厚で得るこ
とができる。即ち、触媒ＣＶＤと触媒ＡＨＡ処理を繰り
返すマルチ触媒ＡＨＡ処理により、例えば触媒ＣＶＤで
成膜された微結晶シリコン含有アモルファスシリコン、
アモルファスシリコン及び微結晶シリコン含有多結晶シ
リコン等を触媒ＡＨＡ処理で多結晶性シリコン化し、多
結晶性シリコンは高結晶率化し、更にこの多結晶性シリ
コンをシードとした触媒ＣＶＤで多結晶性シリコン膜の
気相成長、更には触媒ＡＨＡ処理を繰り返すので、高結
晶化率、大粒径の多結晶性シリコン膜を形成することが
できる。
【００７９】なお、上記の触媒ＣＶＤ及び触媒ＡＨＡ処
理はいずれも、プラズマの発生なしに行えるので、プラ
ズマによるダメージがなく、低ストレスの生成膜が得ら
れ、またプラズマＣＶＤ法に比べ、シンプルで安価な装
置を実現できる。
【００８０】図９は、本実施の形態による上記のマルチ
触媒ＡＨＡ処理（触媒ＣＶＤと触媒ＡＨＡ処理の繰り返
し）で得られた多結晶性シリコン薄膜のラマンスペクト
ルをその繰り返し回数等に応じて示すものである。この
結果によれば、触媒ＣＶＤによるアモルファスシリコン
の堆積（ｄｅｐｏ）時のガス流量をＳｉＨ4：Ｈ2＝５：
５００ＳＣＣＭ、触媒温度＝１８００〜２０００℃、基
板温度＝４００℃とし、触媒ＡＨＡ処理の条件を各種と
し、繰り返し回数も変えたところ、この繰り返し回数を
多くし、かつ処理時間を長くし、処理時の水素流量を増
加させると、サンプル＃１→＃２→＃３→＃４の順に、
アモルファス（非晶質）や微結晶が減少し、多結晶層が
増加すること（即ち、大粒径化、高結晶化すること）が
明らかである。尚、ここで、ＡＨＡ１は成膜前の基板表
面のクリーニング処理であり、本来の触媒ＡＨＡ処理は
ＡＨＡ２〜４である。
【００８１】また、図１０は、各サンプルについての結
晶化率を多結晶性シリコン中の微結晶の有無について比
較して示すものである。これによれば、結晶化率はサン
プル＃１→＃２→＃３→＃４の順に高くなり、かつ下地
が微結晶（Ｉｍ）を含む方が高くなることが分かる。
【００８２】これらの結果は、本発明に基づく処理が高
結晶化率、大粒径の多結晶性半導体薄膜の形成にとって
非常に優れた方法であることを示すものである。
【００８３】なお、本実施の形態において、上記の触媒
ＣＶＤでは、例えば０．４ｍｍφタングステンワイヤー
の触媒体及びこれを支持している例えば０．８ｍｍφモ
リブデンワイヤーの支持体（図示せず）の純度が問題と
なるが、従来の純度：３Ｎ（９９．９ｗｔ％）を４Ｎ
（９９．９９ｗｔ％）以上、好ましくは５Ｎ（９９．９
９９ｗｔ％）又はそれ以上に純度を上げることにより、
触媒ＣＶＤによる多結晶性シリコン膜中の鉄、ニッケ
ル、クロム等の重金属汚染を低減できることが実証され
ている。図１１（Ａ）は純度３Ｎでの膜中の鉄、ニッケ
ル、クロム等の重金属濃度を示すが、これを５Ｎに高め
ることによって図１１（Ｂ）に示すように鉄、ニッケ
ル、クロム等の重金属濃度を大幅に減らせることが判明
した。これにより、ＴＦＴ特性の向上が可能となる。
【００８４】＜トップゲート型ＣＭＯＳＴＦＴの製造＞
次に、本実施の形態によるトップゲート型ＣＭＯＳＴＦ
Ｔの製造例を示す。
【００８５】まず、図１の（１）に示す石英ガラス、結
晶化ガラス、ほうけい酸ガラス、アルミノけい酸ガラス
などの絶縁基板１の少なくともＴＦＴ形成領域に、プラ
ズマＣＶＤ、触媒ＣＶＤ、減圧ＣＶＤ等の気相成長法に
より、保護用の窒化シリコン膜及び酸化シリコン膜の積
層膜からなる保護膜（図示せず）を下記の条件で形成す
る（以下、同様）。
【００８６】この場合、ＴＦＴ形成のプロセス温度によ
ってガラス材質を使い分ける。２００〜５００℃の低温
の場合：ほうけい酸、アルミノけい酸ガラス等のガラス
基板（５００×６００×０．５〜１．１μｍ厚）、耐熱
性樹脂基板を用いてもよい。６００〜１０００℃の高温
の場合：石英ガラス、結晶化ガラス等の耐熱性ガラス基
板（６〜１２インチφ、７００〜８００μｍ厚）を用い
てもよい。保護膜用の窒化シリコン膜はガラス基板から
のＮａイオンストップのために形成するが、合成石英ガ
ラスを用いる場合は不要である。
【００８７】また、触媒ＣＶＤを用いる場合、図５及び
図６に示したと同様の装置が使用可能であるが、触媒体
の酸化劣化防止のために、水素系キャリアガスを供給し
て触媒体を所定温度（約１６００〜１８００℃、例えば
約１７００℃）に加熱し、成膜後は触媒体を問題ない温
度まで冷却して水素系キャリアガスをカットする必要が
ある。
【００８８】成膜条件としては、チャンバ内に水素系キ
ャリアガス（水素、アルゴン＋水素、ヘリウム＋水素、
ネオン＋水素等）を常時流し、流量と圧力、サセプタ温
度を下記の所定の値に制御する。 チャンバ内圧力：１〜１５Ｐａ程度、例えば１０Ｐａ サセプタ温度：３００〜４００℃ 水素系キャリアガス流量（混合ガスの場合、水素は７０
〜８０モル％以上）：５０〜１５０ＳＣＣＭ
【００８９】また、窒化シリコン膜は、次の条件で５０
〜２００ｎｍの厚みに形成する。水素（Ｈ2）をキャリ
アガスとし、原料ガスとしてモノシラン（ＳｉＨ4）に
アンモニア（ＮＨ3）を適量比率で混合して形成。 水素（Ｈ2）流量：５０〜１５０ＳＣＣＭ、ＳｉＨ4流
量：１０〜２０ＳＣＣＭ、ＮＨ3流量：５０〜６０ＳＣ
ＣＭ
【００９０】また、酸化シリコン膜は、次の条件で５０
〜１００ｎｍの厚みに形成する。水素（Ｈ2）をキャリ
アガス、原料ガスとしてモノシラン（ＳｉＨ4）にＨｅ
希釈Ｏ2を適量比率で混合して形成。 水素（Ｈ2）流量：５０〜１５０ＳＣＣＭ、ＳｉＨ4流
量：１０〜２０ＳＣＣＭ、Ｈｅ希釈Ｏ2流量：１〜２Ｓ
ＣＣＭ
【００９１】次いで、図１の（１）に示すように、本発
明に基づく触媒ＣＶＤ法等により上記の保護膜上に、次
の条件でアモルファスカーボン又は微結晶カーボン膜１
００Ａを５０〜１００ｎｍの厚みに形成する。水素（Ｈ
2）をキャアガス、原料ガスとしてメタン（ＣＨ4）を適
量比率混合して形成。 水素（Ｈ2）流量；５０〜１００ＳＣＣＭ、ＣＨ4流量；
１０〜２０ＳＣＣＭ
【００９２】次いで、図１の（２）に示すように、連続
して触媒ＡＨＡ処理により、上記のアモルファスカーボ
ン又は微結晶カーボン膜１００Ａからアモルファス成分
をエッチングし、ダイヤモンド構造のカーボン超微粒子
層１００Ｂを形成する。
【００９３】この触媒ＡＨＡ処理は、触媒ＣＶＤ法にお
いて原料ガスを供給しないで処理する方法であり、具体
的には、減圧下で、水素系キャリアガスを供給して触媒
体を所定温度（約１６００〜１８００℃、例えば約１７
００℃設定）に加熱し、例えば３００〜１０００ＳＣＣ
Ｍの水素系キャリアガスを供給して１０〜５０Ｐａのガ
ス圧とし、大量の高温の水素系活性種（活性化水素イオ
ンなど）を発生させて、これらを基板上に形成した、例
えばアモルファスカーボン又は微結晶カーボン膜１００
Ａに吹き付ける。これにより大量の高温の水素系活性種
（活性化水素イオンなど）が有する高い熱エネルギーが
それらの膜に移動して、それらの膜温度を局部的に上昇
させ、アモルファスカーボン又は微結晶カーボン膜１０
０Ａに存在するアモルファス構造のカーボンを選択的に
エッチングして、ダイヤモンド構造のカーボン超微粒子
を形成し、多結晶性シリコン成長の核とする。この時
に、ＴＦＴ形成領域内で、ダイヤモンド構造を有するカ
ーボン超微粒子（クラスタ）が点在し、それらの間の電
気抵抗が無視し得る（電気的ショートしていない）こと
が必要である。
【００９４】次いで、図１の（３）に示すように、連続
して触媒ＣＶＤ法（或いはマルチ触媒ＡＨＡ処理）によ
って、例えば周期表IV族元素、例えば錫を１０18〜１０
20ａｔｏｍｓ／ｃｃドープした（これはＣＶＤ時又は成
膜後のイオン注入によってドープしてよい。）多結晶性
シリコン膜７をダイヤモンド構造のカーボン超微粒子層
１００Ｂをシードに５０〜１００ｎｍ厚、例えば５０ｎ
ｍ厚に気相成長させる。但し、この錫のドーピングは必
ずしも必要ではない（以下、同様）。
【００９５】このとき、必要に応じて、モノシランにｎ
型不純物（燐、ひ素、アンチモン）又はｐ型不純物（ボ
ロン等）を適量添加、例えば１０15〜１０18ａｔｏｍｓ
／ｃｃ含有させて、ｎ型又はｐ型の多結晶性シリコンを
形成してもよい。また、ダイヤモンド構造を有するカー
ボン超微粒子１００Ｂ上に、触媒ＣＶＤによりアモルフ
ァスシリコン又は微結晶シリコン又は多結晶性シリコン
を１０〜３０ｎｍ厚に成長させた後、触媒ＡＨＡ処理
し、更にその上に触媒ＣＶＤによりアモルファスシリコ
ン又は微結晶シリコン又は多結晶性シリコンを１０〜３
０ｎｍ厚に成長させ、更に触媒ＡＨＡ処理し、更にその
上に触媒ＣＶＤによりアモルファスシリコン又は微結晶
シリコン又は多結晶性シリコン膜を１０〜３０ｎｍ厚に
成長させ、更に触媒ＡＨＡ処理してもよい。この方法に
よって、より大きい粒径のより厚い膜の多結晶性シリコ
ン膜を形成できる。
【００９６】この場合、図５及び図６に示した装置を用
い、上記の触媒ＣＶＤにより下記の条件で例えば錫ドー
プの多結晶性シリコンを気相成長させ、しかる後に下記
の条件で触媒ＡＨＡ処理を行ってアニールし、多結晶性
シリコンをより多結晶化し、これらの触媒ＣＶＤと触媒
ＡＨＡ処理とを繰り返して５０ｎｍ厚の多結晶性シリコ
ン膜７を形成してよい。例えば、触媒ＣＶＤで１０〜３
０ｎｍ厚の膜を成長させ、触媒ＡＨＡ処理後、触媒ＣＶ
Ｄで１０〜３０ｎｍ厚の膜を成長させ、更に触媒ＡＨＡ
処理後に、触媒ＣＶＤで１０〜３０ｎｍ厚の膜を成長さ
せて、最終的に目的とする膜厚の多結晶性シリコン膜を
得る。
【００９７】触媒ＣＶＤによる多結晶性シリコンの成
膜：水素（Ｈ2）をキャリアガス、原料ガスとしてモノ
シラン（ＳｉＨ4）、水素化錫（ＳｎＨ4）を適量比率で
混合して形成。Ｈ2流量：１５０ＳＣＣＭ、ＳｉＨ4流
量：１５ＳＣＣＭ、ＳｎＨ4流量：１５ＳＣＣＭ。この
時、原料ガスのシラン系ガス（シラン又はジシラン又は
トリシラン等）に、ｎ型のリン又はひ素又はアンチモン
等を適量混入したり、又はｐ型のボロン等を適量混入す
ることにより、任意のｎ又はｐ型不純物キャリア濃度の
錫含有シリコン膜を形成してもよい。 ｎ型化の場合：ホスフィン（ＰＨ3）、アルシン（Ａｓ
Ｈ3）、スチビン（ＳｂＨ3） ｐ型化の場合：ジボラン（Ｂ2Ｈ6）
【００９８】触媒ＡＨＡ処理：触媒ＡＨＡ処理は、触媒
ＣＶＤにおいて原料ガスを供給しない方法であり、具体
的には、減圧下で、水素系キャリアガスをガス流量３０
０〜１０００ＳＣＣＭ、ガス圧１０〜５０Ｐａで供給し
て触媒体を所定温度（約１６００〜１８００℃、例えば
約１７００℃）に加熱し、大量の高温の水素分子／水素
原子／活性化水素イオンを発生させ、これらを基板上に
形成した例えば多結晶性シリコン膜に吹き付ける。これ
により、大量の高温の水素分子／水素原子／活性化水素
イオンが有する熱エネルギーがそれらの膜に移動して、
それらの膜温度を上昇させ、アモルファスシリコンや微
結晶シリコンを含有するときには水素系活性種の還元作
用によりアモルファス成分が選択的にエッチングされて
これらは多結晶化し、多結晶性シリコンは高結晶化し
て、大粒径の錫含有多結晶性シリコン膜化し、錫等のIV
族元素の効果によりその結晶粒界に存在する不整及びス
トレスを低減し、高キャリア移動度及び高品質の多結晶
性シリコン膜を形成することができる。
【００９９】また、上記の水素系活性種は、多結晶性シ
リコン等の膜上又は膜内にシリコン酸化物が存在したと
きにこれと還元反応してＳｉＯ等を生成し、蒸発させる
ので、それらの膜上又は膜内のシリコン酸化物を減少／
除去させることができ、高キャリア移動度及び高品質の
多結晶性シリコン膜を形成できる。この触媒ＡＨＡ処理
を後述のゲートチャンネル／ソース／ドレイン形成後に
行うと、大量の高温の水素系活性種が有する熱エネルギ
ーがそれらの膜に移動して、それらの膜温度を上昇さ
せ、結晶化促進と同時にゲートチャンネル／ソース／ド
レインに注入されキャリア不純物（燐、ひ素、ボロン
等）がイオン活性化される。
【０１００】なお、上記の各膜を同一のチャンバで形成
する場合は、水素系キャリアガスを常時供給し、触媒体
を所定温度に加熱してスタンバイをしておき、次のよう
に処理してよい。
【０１０１】モノシランにアンモニアを適当比率で混合
して所定膜厚の窒化シリコン膜を形成し、前の原料ガス
を十分に排出した後に、連続してモノシランとＨｅ希釈
Ｏ2を適当比率で混合して所定膜厚の酸化シリコン膜を
形成し、前の原料ガス等を十分に排出した後に、連続し
てメタンを供給し、或いはモノシランとＳｎＨ4を適量
比率で混合して、所定膜厚のアモルファス又は微結晶カ
ーボン薄膜、又は所定膜厚の錫含有多結晶性シリコン膜
を形成し、前の原料ガスを十分に排出した後に、連続し
て原料ガスをカットして触媒ＡＨＡ処理によりカーボン
薄膜をダイヤモンド構造のカーボン超微粒子化し、或い
は多結晶性シリコン膜をより高結晶化させ、必要に応じ
て前の原料ガスを十分に排出した後に、連続してモノシ
ランとＨｅ希釈Ｏ2を適当比率で混合して所定膜厚の酸
化シリコン膜を形成する。成膜後は原料ガスをカット
し、触媒体を問題ない温度まで冷却して水素系キャリア
ガスをカットする。この時、絶縁膜形成時の原料ガスは
傾斜減少又は傾斜増加させて、傾斜接合の絶縁膜として
もよい。
【０１０２】或いは、それぞれ独立したチャンバで形成
する場合は、各チャンバ内に水素系キャリアガスを常時
供給し、触媒体を所定温度に加熱してスタンバイしてお
き、次のように処理してよい。Ａチャンバに移し、モノ
シランにアンモニアを適量比率で混合して所定膜厚の窒
化シリコン膜を形成する。次にＢチャンバに移し、モノ
シランにＨｅ希釈Ｏ2を適量比率で混合して酸化シリコ
ン膜を形成する。次にＣチャンバに移し、メタンを供給
し、或いはモノシランとＳｎＨ4を適量比率で混合し
て、アモルファス又は微結晶カーボン薄膜、又は錫含有
の多結晶性シリコン膜を形成し、連続して（或いは別の
チャンバで）水素系キャリアガスによる触媒ＡＨＡ処理
により、カーボン薄膜をダイヤモンド構造のカーボン超
微粒子化し、或いは多結晶性シリコン膜をより高結晶化
する。必要に応じて次にＢチャンバに移し、モノシラン
にＨｅ希釈Ｏ2を適量比率で混合して酸化シリコン膜を
形成する。成膜後は原料ガスをカットし、触媒体を問題
ない温度まで冷却して水素系キャリアガスをカットす
る。この時に、それぞれのチャンバ内に水素系キャリア
ガスとそれぞれの原料ガスを常時供給して、スタンバイ
の状態にしておいてもよい。
【０１０３】そして次に、多結晶性シリコン膜７をソー
ス、チャンネル及びドレイン領域とするＭＯＳＴＦＴの
作製を行なう。
【０１０４】即ち、図２の（４）に示すように、汎用フ
ォトリソグラフィ及びエッチングにより多結晶性シリコ
ン膜７をアイランド化した後、ｎＭＯＳＴＦＴ用のチャ
ンネル領域の不純物濃度制御によるしきい値（Ｖth）の
最適化のために、ｐＭＯＳＴＦＴ部をフォトレジスト９
でマスクし、イオン注入又はイオンドーピングによりｐ
型不純物イオン（例えばボロンイオン）１０を例えば５
×１０11ａｔｏｍｓ／ｃｍ2のドーズ量でドーピング
し、１×１０17ａｔｏｍｓ／ｃｃのアクセプタ濃度に設
定し、多結晶性シリコン膜７の導電型をｐ型化した多結
晶性シリコン膜１１とする。
【０１０５】次いで、図２の（５）に示すように、ｐＭ
ＯＳＴＦＴ用のチャンネル領域の不純物濃度制御による
Ｖthの最適化のために、今度はｎＭＯＳＴＦＴ部をフォ
トレジスト１２でマスクし、イオン注入又はイオンドー
ピングによりｎ型不純物イオン（例えば燐イオン）１３
を例えば１×１０12ａｔｏｍｓ／ｃｍ2のドーズ量でド
ーピングし、２×１０17ａｔｏｍｓ／ｃｃのドナー濃度
に設定し、多結晶性シリコン膜７の導電型をｎ型化した
多結晶性シリコン膜１４とする。尚、多結晶性シリコン
膜７の上に酸化シリコン膜がある場合は除去して、しき
い値（Ｖth）の最適化のイオン注入又はイオンドーピン
グしてもよい。
【０１０６】次いで、図３の（６）に示すように、必要
あれば結晶化促進と膜中の不純物の活性化のために上記
の触媒ＡＨＡ処理を行なった後、触媒ＣＶＤ等によりゲ
ート絶縁膜の酸化シリコン膜５０ｎｍ厚８を形成した
後、ゲート電極材料としてのリンドープド多結晶シリコ
ン膜１５を例えば２〜２０ＳＣＣＭのＰＨ3及び２０Ｓ
ＣＣＭのモノシランの供給下での上記と同様の触媒ＣＶ
Ｄ法によって厚さ例えば４００ｎｍ厚に堆積させる。
【０１０７】次いで、図３の（７）に示すように、フォ
トレジスト１６を所定パターンに形成し、これをマスク
にしてリンドープド多結晶シリコン膜１５をゲート電極
形状にパターニングし、更に、必要に応じてフォトレジ
スト１６の除去後に図３の（８）に示すように、例えば
触媒ＣＶＤ等によりゲート電極用保護膜の酸化シリコン
膜１７を２０〜３０ｎｍ厚に形成する。
【０１０８】次いで、図３の（９）に示すように、ｐＭ
ＯＳＴＦＴ部をフォトレジスト１８でマスクし、イオン
注入又はイオンドーピングによりｎ型不純物である例え
ば燐イオン１９を例えば１×１０15ａｔｏｍｓ／ｃｍ2
のドーズ量でドーピングし、２×１０20ａｔｏｍｓ／ｃ
ｃのドナー濃度に設定し、ｎＭＯＳＴＦＴのｎ+型ソー
ス領域２０及びドレイン領域２１をそれぞれ形成する。
【０１０９】次いで、図４の（１０）に示すように、ｎ
ＭＯＳＴＦＴ部をフォトレジスト２２でマスクし、イオ
ン注入又はイオンドーピングによりｐ型不純物である例
えばボロンイオン２３を例えば１×１０15ａｔｏｍｓ／
ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍ
ｓ／ｃｃのアクセプタ濃度に設定し、ｐＭＯＳＴＦＴの
ｐ+型ソース領域２４及びドレイン領域２５をそれぞれ
形成する。
【０１１０】こうしてゲート、ソース及びドレインを形
成するが、これらは上記したプロセス以外の方法で形成
することが可能である。
【０１１１】即ち、図１の（３）の工程後に、多結晶性
シリコン膜７をｐＭＯＳＴＦＴとｎＭＯＳＴＦＴ領域に
アイランド化し、ｐＭＯＳＴＦＴ領域にイオン注入又は
イオンドーピングでｎ型不純物、例えば燐イオンを１×
１０12ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、
２×１０17ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ｎ
ＭＯＳＴＦＴ領域にｐ型不純物、例えばボロンイオンを
５×１０11ａｔｏｍｓ／ｃｍ2のドーズ量でドーピング
し、１×１０17ａｔｏｍｓ／ｃｃのアクセプタ濃度に設
定し、各チャンネル領域の不純物濃度を制御し、Ｖthを
最適化する。
【０１１２】そして、次に、汎用フォトリソグラフィ技
術により、フォトレジストマスクで各ソース／ドレイン
領域を形成する。ｎＭＯＳＴＦＴの場合、イオン注入又
はイオンドーピング法によりｎ型不純物、例えばひ素、
燐イオンを１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量で
ドーピングし、２×１０20ａｔｏｍｓ／ｃｃのドナー濃
度に設定し、ｐＭＯＳＴＦＴの場合、イオン注入又はイ
オンドーピング法によりｐ型不純物、例えばボロンイオ
ンを１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量でドーピ
ングし、２×１０20ａｔｏｍｓ／ｃｃのアクセプタ濃度
に設定する。
【０１１３】しかる後、必要あれば膜中の不純物の活性
化のために触媒ＡＨＡ処理を行った後、ゲート絶縁膜と
して酸化シリコン膜を形成するが、必要に応じて連続し
て窒化シリコン膜と酸化シリコン膜を形成する。即ち、
必要に応じて、触媒ＡＨＡ処理後に連続して触媒ＣＶＤ
法により、水素系キャリアガスとモノシランにＨｅ希釈
Ｏ2を適量比率で混合して酸化シリコン膜８を２０〜３
０ｎｍ厚に形成し、必要に応じて水素系キャリアガスと
モノシランにＮＨ3を適量比率で混合して窒化シリコン
膜を１０〜２０ｎｍ厚に形成し、更に前記の条件で酸化
シリコン膜を２０〜３０ｎｍ厚に形成する。この後は、
上記と同様の汎用の触媒ＣＶＤ法、フォトリソグラフィ
技術によりゲート電極を形成する。
【０１１４】ゲート、ソース及びドレイン形成後は、図
４の（１１）に示すように、全面に上記したと同様の触
媒ＣＶＤ法によって、水素系キャリアガス１５０ＳＣＣ
Ｍを共通として、１〜２ＳＣＣＭのヘリウムガス希釈の
Ｏ2、１５〜２０ＳＣＣＭのモノシラン供給下で酸化シ
リコン膜２６を例えば１００〜２００ｎｍ厚に、１〜２
０ＳＣＣＭのＰＨ3、１〜２ＳＣＣＭのヘリウム希釈の
Ｏ2、１５〜２０ＳＣＣＭのモノシラン供給下でフォス
フィンシリケートガラス（ＰＳＧ）膜２７を３００〜４
００ｎｍ厚に形成し、５０〜６０ＳＣＣＭのＮＨ3、１
５〜２０ＳＣＣＭのモノシラン供給下で窒化シリコン膜
２８を例えば１００〜２００ｎｍ厚に形成し、積層絶縁
膜を形成する。その後に、例えば約１０００℃で２０〜
３０秒のＲＴＡ（Rapid Thermal Anneal）処理でイオン
活性化させ、各領域に設定したキャリア不純物濃度とす
る。
【０１１５】次いで、図４の（１２）に示すように、上
記の絶縁膜の所定位置にコンタクト窓開けを行い、各コ
ンタクトホールを含む全面に１％Ｓｉ入りアルミニウム
等の電極材料をスパッタ法等で１５０℃で１μｍの厚み
に堆積し、これをパターニングして、ｐＭＯＳＴＦＴ及
びｎＭＯＳＴＦＴのそれぞれのソース又はドレイン電極
２９（Ｓ又はＤ）とゲート取出し電極又は配線３０
（Ｇ）を形成し、トップゲート型の各ＣＭＯＳＴＦＴを
形成する。この後に、フォーミングガス中で４００℃、
１ｈの水素化及びシンター処理する。尚、触媒ＣＶＤ法
により、アルミニウム化合物ガス（例えばＡｌＣｌ3）
を供給し、アルミニウムを形成してもよい。
【０１１６】なお、上記のゲート電極の形成に代えて、
全面にＭｏ−Ｔａ合金等の耐熱性金属のスパッタ膜４０
０〜５００ｎｍ厚を形成し、汎用フォトリソグラフィ及
びエッチング技術により、ｎＭＯＳＴＦＴ及びｐＭＯＳ
ＴＦＴのゲート電極を形成してよい。
【０１１７】なお、上記のアモルファス又は微結晶カー
ボン薄膜をスパッタリングで形成し、これを触媒ＡＨＡ
処理してトップゲート型多結晶シリコンＣＭＯＳＴＦＴ
を製造する例について説明すると、まず、グラファイト
ターゲットを、アルゴンガス０．１３３〜１．３３Ｐａ
の真空中でスパッタリングして、ガラス基板等の絶縁性
基板の少なくともＴＦＴ形成領域に１０〜２０ｎｍ厚の
アモルファスカーボン膜を形成する。
【０１１８】次いで、このアモルファスカーボン膜を触
媒ＡＨＡ処理して、ダイヤモンド構造を有するカーボン
超微粒子を形成する。触媒ＡＨＡ処理条件は上述したも
のに準ずる。
【０１１９】次いで、ダイヤモンド構造を有するこのカ
ーボン超微粒子上に、シリコンターゲットをアルゴンガ
ス０．１３３〜１．３３Ｐａの真空中でスパッタリング
して、絶縁性基板の少なくともＴＦＴ形成領域に３０〜
１００ｎｍ厚、例えば５０ｎｍ厚のアモルファスシリコ
ン含有微結晶シリコン膜を形成する。
【０１２０】次いで、これを触媒ＡＨＡ処理して多結晶
性シリコン膜化する。この触媒ＡＨＡ処理条件は上述し
たものに準ずる。必要に応じて、例えばダイヤモンド構
造を有するカーボン超微粒子上にアモルファスシリコン
を１０〜３０ｎｍ厚に成膜し、触媒ＡＨＡ処理で多結晶
性シリコン膜化した後にアモルファスシリコンを１０〜
３０ｎｍ厚に積層して成膜し、更に触媒ＡＨＡ処理で多
結晶シリコン膜化する方法を必要回数繰り返す、いわゆ
るマルチ触媒ＡＨＡ処理をしてもよい。この方が、より
大きい粒径、より高結晶化率の多結晶性シリコン膜を形
成できる。
【０１２１】これ以降は、上述したプロセスと同様であ
る。尚、アモルファスシリコン又は微結晶シリコン膜は
上述した触媒ＣＶＤ法で成長させてもよい。
【０１２２】なお、このスパッタリング膜を用いる方法
は、後述のボトムゲート型、デュアルゲート型ＣＭＯＳ
ＴＦＴ等についても、同様に適用されてよい。
【０１２３】上述したように、本実施の形態によれば、
下記（ａ）〜（ｊ）の優れた作用効果を得ることができ
る。
【０１２４】（ａ）上記の触媒ＡＨＡ処理は、１０〜５
０Ｐａの水素系キャリアガス圧で、水素系キャリアガス
を高温触媒体（例えばタングステン、１５００〜２００
０℃）に接触させて、大量の高温の水素系活性種（水素
系分子、水素系原子、活性化水素イオン等）を形成し、
絶縁性基板上に形成したアモルファスカーボン膜又は微
結晶カーボン膜に吹き付けると（基板温度２００〜５０
０℃）、高温の水素系分子／原子／ラジカルが有する熱
エネルギーがその膜等に移動して、その膜等の温度を局
部的に上昇させ、水素系活性種の還元作用により、アモ
ルファス成分を選択的にエッチングし、アモルファスカ
ーボン膜や微結晶カーボン膜は多結晶化して、アモルフ
ァスカーボン膜又は微結晶カーボン膜表面又はガラス基
板上に、ダイヤモンド構造を有するカーボン超微粒子
（クラスタ）が点在し、これが多結晶性シリコン成長の
核として働く。
【０１２５】（ｂ）また、上記の触媒ＡＨＡ処理におい
て大量の高温の水素系活性種等を絶縁性基板上に形成し
たアモルファスシリコン又は多結晶性シリコン又は微結
晶シリコンに吹き付けると（基板温度２００〜５００
℃）、大量の高温の水素系活性種等が有する熱エネルギ
ーがその膜等に移動して、その膜等の温度を局部的に上
昇させ、水素系活性種の還元作用によりアモルファス成
分を選択的にエッチングしてアモルファスシリコンや微
結晶シリコンは多結晶化し、多結晶性シリコンは高結晶
率化して、大粒径で高結晶化率の多結晶性シリコン膜が
形成され、キャリア移動度向上が図れる。
【０１２６】（ｃ）基板上に形成した多結晶性シリコン
又は微結晶シリコンに大量の高温の水素系活性種等を吹
き付けると、その膜上又は膜内又は粒界にシリコン酸化
物が存在したとき、これと反応してＳｉＯを形成し蒸発
するので、多結晶性シリコン又は微結晶シリコン膜上又
は膜内のシリコン酸化物を減少／除去させることがで
き、キャリア移動度の向上を図ることができる。
【０１２７】（ｄ）触媒ＣＶＤによる成膜後に触媒ＡＨ
Ａ処理を行う場合、触媒体の種類及び温度、基板加熱温
度、気相成膜条件、原料ガスの種類、添加するｎ又はｐ
型不純物濃度等により、広範囲のｎ又はｐ型不純物濃度
の多結晶性シリコン膜が容易に得られ、かつ、触媒ＡＨ
Ａ処理により大きな粒径で高結晶化率の多結晶性シリコ
ン膜を形成できるので、高キャリア移動度でＶth調整が
容易で低抵抗での高速動作が可能となる。
【０１２８】（ｅ）なお、プラズマＣＶＤによる成膜後
に触媒ＡＨＡ処理を行う場合、プラズマＣＶＤでのアモ
ルファスシリコン膜中に１０〜２０％含有する水素を触
媒ＡＨＡ処理で減少／除去させ、大きな粒径の多結晶性
シリコン膜を形成するので、大きなキャリア移動度の多
結晶性シリコン膜の形成が可能となる。更に、基板加熱
温度、気相成膜条件、原料ガスの種類、触媒ＡＨＡ処理
条件、添加するｎ又はｐ型不純物濃度により、広範囲の
ｎ又はｐ型不純物濃度の多結晶性シリコン膜が容易に得
られるので、高キャリア移動度でＶth調整が容易で低抵
抗での高速動作が可能となる。
【０１２９】（ｆ）スパッタリングによる成膜後に触媒
ＡＨＡ処理を行う場合、シリコンターゲットの比抵抗
（添加するｎ又はｐ型不純物濃度）、スパッタリング成
膜条件、基板加熱温度、触媒ＡＨＡ処理条件等により、
広範囲のｎ又はｐ型不純物濃度の多結晶性シリコン膜が
容易に得られるので、高キャリア移動度でＶth調整が容
易で低抵抗での高速動作が可能となる。
【０１３０】（ｇ）トップゲート型のみならず、ボトム
ゲート型、デュアルゲート型ＭＯＳＴＦＴでも高いキャ
リア移動度の大粒径で高結晶化率の多結晶性シリコン膜
が得られるために、この高性能の多結晶性シリコン半導
体を使用した高速、高電流密度の半導体装置、電気光学
装置、更に、高効率の太陽電池等の製造が可能となる。
【０１３１】（ｈ）上記触媒ＡＨＡ処理は、プラズマの
発生なしに行えるので、プラズマによるダメージがな
く、またプラズマＡＨＡ処理に比べ、シンプルで安価な
装置を実現できる。
【０１３２】（ｉ）基体温度を低温化しても上記水素系
活性種のエネルギーが大きいために、目的とするダイヤ
モンド構造のカーボン超微粒子が確実に安定して得ら
れ、また多結晶性シリコンの成膜が可能となることか
ら、基体温度を特に２００〜４００℃と低温化でき、従
って大型で安価な低歪点の絶縁基板（ガラス基板、耐熱
性樹脂基板等）を使用でき、この点でもコストダウンが
可能となる。
【０１３３】（ｊ）ゲートチャンネル／ソース／ドレイ
ン領域に添加されたｎ又はｐ型不純物の触媒ＡＨＡ処理
でのイオン活性化に、条件によっては触媒ＣＶＤ装置が
兼用できるので、設備投資の削減、生産性向上でのコス
トダウンが可能となる。
【０１３４】第２の実施の形態 ＜ＬＣＤの製造例１＞本実施の形態は、高温プロセスに
よる多結晶性シリコンＭＯＳＴＦＴを用いたＬＣＤ（液
晶表示装置）に本発明を適用したものであり、以下にそ
の製造例を示す（この製造例は、後述する有機ＥＬやＦ
ＥＤ等の表示装置等にも同様に適用可能である）。
【０１３５】まず、図１２の（１）に示すように、画素
部及び周辺回路部において、石英ガラス、結晶化ガラス
などの耐熱性絶縁基板６１（歪点約８００〜１１００
℃、厚さ５０ミクロン〜数ｍｍ）の一主面に、上述した
触媒ＣＶＤ法等によって、保護膜（図示せず）の形成後
に、この上にアモルファス又は微結晶カーボン薄膜１０
０Ａを形成する。
【０１３６】次いで、図１２の（２）に示すように、上
述の触媒ＡＨＡ処理により、カーボン薄膜１００Ａをダ
イヤモンド構造のカーボン超微粒子層１００Ｂに改質さ
せる。
【０１３７】次いで、図１２の（３）に示すように、上
述した触媒ＣＶＤ法等によって、カーボン超微粒子層１
００Ｂをシードに多結晶性シリコン膜６７を例えば５０
ｎｍ厚に形成する。この多結晶性シリコン膜は、上述の
マルチ触媒ＡＨＡ処理により形成してよい。
【０１３８】次いで、図１３の（４）に示すように、フ
ォトレジストマスクを用いて多結晶性シリコン膜６７を
パターニング（アイランド化）し、例えば、表示領域の
ｎＭＯＳＴＦＴ部と周辺駆動回路領域のｎＭＯＳＴＦＴ
部及びｐＭＯＳＴＦＴ部などのトランジスタ、ダイオー
ド等の能動素子、抵抗、容量、インダクタンス等の受動
素子の活性層を形成する。
【０１３９】次いで、トランジスタ活性層６７のチャン
ネル領域の不純物濃度制御によるＶ thの最適化のために
前記と同様のボロン又は燐等の所定の不純物のイオン注
入を行なった後、図１３の（５）に示すように、例えば
上記と同様の触媒ＣＶＤ法等によって多結晶性シリコン
膜６７の表面に厚さ例えば５０ｎｍ厚のゲート絶縁膜用
の酸化シリコン膜６８を形成する。触媒ＣＶＤ法等でゲ
ート絶縁膜用の酸化シリコン膜６８を形成する場合、基
板温度及び触媒体温度は上記したものと同様であるが、
酸素ガス流量は１〜２ＳＣＣＭ、モノシランガス流量は
１５〜２０ＳＣＣＭ、水素系キャリアガスは１５０ＳＣ
ＣＭとしてよい。尚、チャンネル領域の不純物濃度制御
する前又は後に、例えば、約１０００℃、３０分の高温
熱酸化により、ゲート絶縁膜用の酸化シリコン膜６８を
形成してもよい。
【０１４０】次いで、図１３の（６）に示すように、ゲ
ート電極及びゲートライン用材料として、例えばＭｏ−
Ｔａ合金をスパッタリングで厚さ例えば４００ｎｍ厚に
堆積させるか、或いは、リンドープド多結晶シリコン膜
を例えば水素系キャリアガス１５０ＳＣＣＭ、２〜２０
ＳＣＣＭのフォスフィン（ＰＨ3）及び２０ＳＣＣＭの
モノシランガスの供給下での上記と同様の触媒ＣＶＤ法
等によって厚さ例えば４００ｎｍ厚に堆積させる。そし
て、汎用フォトリソグラフィー及びエッチング技術によ
り、ゲート電極材料層をゲート電極７５及びゲートライ
ンの形状にパターニングする。尚、リンドープド多結晶
性シリコン膜の場合は、触媒ＣＶＤ等により、その表面
に保護用酸化シリコン膜（１０〜２０ｎｍ厚）を形成し
てもよい。
【０１４１】次いで、図１４の（７）に示すように、ｐ
ＭＯＳＴＦＴ部をフォトレジスト７８でマスクし、イオ
ン注入又はイオンドーピング法によりｎ型不純物である
例えばヒ素（又は燐）イオン７９を例えば１×１０15ａ
ｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０
20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ｎＭＯＳＴ
ＦＴのｎ+型ソース領域８０及びドレイン領域８１をそ
れぞれ形成する。
【０１４２】次いで、図１４の（８）に示すように、ｎ
ＭＯＳＴＦＴ部をフォトレジスト８２でマスクし、イオ
ン注入又はイオンドーピング法によりｐ型不純物である
例えばボロンイオン８３を例えば１×１０15ａｔｏｍｓ
／ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏ
ｍｓ／ｃｃのアクセプタ濃度に設定し、ｐＭＯＳＴＦＴ
のｐ+型ソース領域８４及びドレイン領域８５をそれぞ
れ形成する。
【０１４３】次いで、図１４の（９）に示すように、全
面に上記したと同様の触媒ＣＶＤ法等によって、水素系
キャリアガス１５０ＳＣＣＭを共通として、１〜２ＳＣ
ＣＭのＨｅ希釈Ｏ2、１５〜２０ＳＣＣＭのモノシラン
供給下で酸化シリコン膜を例えば１００〜２００ｎｍ厚
に、更に、１〜２０ＳＣＣＭのフォスフィン（Ｐ
Ｈ3）、１〜２ＳＣＣＭのＨｅ希釈Ｏ2、１５〜２０ＳＣ
ＣＭのモノシラン供給下でフォスフィンシリケートガラ
ス（ＰＳＧ）膜を３００〜４００ｎｍ厚に形成し、５０
〜６０ＳＣＣＭのアンモニア（ＮＨ3）、１５〜２０Ｓ
ＣＣＭのモノシラン供給下で窒化シリコン膜を例えば１
００〜２００ｎｍ厚に形成する。これらの絶縁膜の積層
によって層間絶縁膜８６を形成する。なお、このような
層間絶縁膜は、上記とは別の通常の方法で形成してもよ
い。この後に、例えば９００℃、５分間のＮ2中のアニ
ール又は１０００℃、２０〜３０秒のＮ2中のＲＴＡ処
理によりイオン活性化し、各領域に設定したキャリア不
純物濃度とする。
【０１４４】次いで、図１５の（１０）に示すように、
上記の絶縁膜８６の所定位置にコンタクト窓開けを行
い、各コンタクトホールを含む全面にアルミニウムなど
の電極材料をスパッタ法等で１５０℃で１μｍの厚みに
堆積し、これをパターニングして、画素部のｎＭＯＳＴ
ＦＴのソース電極８７及びデータライン、周辺回路部の
ｐＭＯＳＴＦＴ及びｎＭＯＳＴＦＴのソース電極８８、
９０とドレイン電極８９、９１及び配線をそれぞれ形成
する。尚、この時に、触媒ＣＶＤ法によりアルミニウム
を形成してもよい。この後に、例えばフォーミングガス
中、４００℃、１ｈの水素化及びシンター処理する。
【０１４５】次いで、表面上に酸化シリコン膜等の層間
絶縁膜９２をＣＶＤ法等で形成した後、図１５の（１
１）に示すように、画素部のｎＭＯＳＴＦＴドレイン領
域において層間絶縁膜９２及び８６にコンタクトホール
を開け、例えばＩＴＯ（Indiumtin oxide：インジウム
酸化物にスズをドープした透明電極材料）を真空蒸着法
等で全面に堆積させ、パターニングしてｎＭＯＳＴＦＴ
のドレイン領域８１に接続された透明画素電極９３を形
成する。この後に、例えばフォーミングガス中、２５０
℃、１ｈ、アニールして、ＩＴＯとのオーミックコンタ
クトを改善し、ＩＴＯの透明度を向上させる。
【０１４６】こうしてアクティブマトリクス基板（以
後、ＴＦＴ基板と称する）を作製し、透過型のＬＣＤを
作製することができる。この透過型ＬＣＤは、図１５
（１２）に示すように、画素電極９３上に配向膜９４、
液晶９５、配向膜９６、透明電極９７、対向基板９８が
積層された構造からなっている。
【０１４７】なお、上記した工程は、反射型のＬＣＤの
製造にも同様に適用可能である。図２０（Ａ）には、こ
の反射型のＬＣＤの一例が示されているが、図中の１０
１は粗面化された絶縁膜９２上に被着された反射膜であ
り、ＭＯＳＴＦＴのドレインと接続されている。
【０１４８】このＬＣＤの液晶セルを面面組立で作製す
る場合（２インチサイズ以上の中／大型液晶パネルに適
している。）、まずＴＦＴ基板６１と、全面ベタのＩＴ
Ｏ（Indium Tin Oxide）電極９７を設けた対向基板９８
の素子形成面に、ポリイミド配向膜９４、９６を形成す
る。このポリイミド配向膜はロールコート、スピンコー
ト等により５０〜１００ｎｍ厚に形成し、１８０℃／２
ｈで硬化キュアする。
【０１４９】次いで、ＴＦＴ基板６１と対向基板９８を
ラビング、又は光配向処理する。ラビングバフ材にはコ
ットンやレーヨン等があるが、バフかす（ゴミ）やリタ
デーション等の面からはコットンの方が安定している。
光配向は非接触の線型偏光紫外線照射による液晶分子の
配向技術である。なお、配向には、ラビング以外にも、
偏光又は非偏光を斜め入射させることによって高分子配
向膜を形成することができる（このような高分子化合物
は、例えばアゾベンゼンを有するポリメチルメタクリレ
ート系高分子等がある）。
【０１５０】次いで、洗浄後に、ＴＦＴ基板６１側には
コモン剤塗布、対向基板９８側にはシール剤塗布する。
ラビングバフかす除去のために、水、又はＩＰＡ（イソ
プロピルアルコール）洗浄する。コモン剤は導電性フィ
ラーを含有したアクリル、又はエポキシアクリレート、
又はエポキシ系接着剤であってよく、シール剤はアクリ
ル、又はエポキシアクリレート、又はエポキシ系接着剤
であってよい。加熱硬化、紫外線照射硬化、紫外線照射
硬化＋加熱硬化のいずれも使用できるが、重ね合せの精
度と作業性からは紫外線照射硬化＋加熱硬化タイプが良
い。
【０１５１】次いで、対向基板９８側に所定のギャップ
を得るためのスペーサを散布し、ＴＦＴ基板６１と所定
の位置で重ね合せる。対向基板９８側のアライメントマ
ークとＴＦＴ基板６１側のアライメントマークとを精度
よく合わせた後に、紫外線照射してシール剤を仮硬化さ
せ、その後に一括して加熱硬化する。
【０１５２】次いで、スクライブブレークして、ＴＦＴ
基板６１と対向基板９８を重ね合せた単個の液晶パネル
を作成する。
【０１５３】次いで、液晶９５を両基板６１−９８間の
ギャップ内に注入し、注入口を紫外線接着剤で封止後
に、ＩＰＡ洗浄する。液晶の種類は何れでも良いが、例
えばネマティック液晶を用いる高速応答のＴＮ（ツイス
トネマティック）モードが一般的である。
【０１５４】次いで、加熱急冷処理して、液晶９５を配
向させる。
【０１５５】次いで、ＴＦＴ基板６１のパネル電極取り
出し部にフレキシブル配線を異方性導電膜の熱圧着で接
続し、更に対向基板９８に偏光板を貼合わせる。
【０１５６】また、液晶パネルの面単組立の場合（２イ
ンチサイズ以下の小型液晶パネルに適している。）、上
記と同様、ＴＦＴ基板６１と対向基板９８の素子形成面
に、ポリイミド配向膜９４、９６を形成し、両基板をラ
ビング、又は非接触の線型偏光紫外線光の配向処理す
る。
【０１５７】次いで、ＴＦＴ基板６１と対向基板９８を
ダイシング又はスクライブブレークで単個に分割し、水
又はＩＰＡ洗浄する。ＴＦＴ基板６１にはコモン剤塗
布、対向基板９８にはスペーサ含有のシール剤塗布し、
両基板を重ね合せる。これ以降のプロセスは上記に準ず
る。
【０１５８】上記したＬＣＤにおいて、対向基板９８は
ＣＦ（カラーフィルタ）基板であって、カラーフィルタ
層（図示せず）をＩＴＯ電極９７下に設けたものであ
る。対向基板９８側からの入射光は例えば反射膜９３で
効率良く反射されて対向基板９８側から出射してよい。
【０１５９】他方、ＴＦＴ基板６１として、ＴＦＴ基板
６１にカラーフィルタを設けたオンチップカラーフィル
タ（ＯＣＣＦ）構造のＴＦＴ基板とするときには、対向
基板９８にはＩＴＯ電極がベタ付け（又はブラックマス
ク付きのＩＴＯ電極がベタ付け）される。
【０１６０】透過型ＬＣＤの場合、次のようにしてオン
チップカラーフィルタ（ＯＣＣＦ）構造とオンチップブ
ラック（ＯＣＢ）構造を作製することができる。
【０１６１】即ち、図１５の（１３）に示すように、フ
ォスフィンシリケートガラス／酸化シリコンの絶縁膜８
６のドレイン部も窓開けしてドレイン電極用のアルミニ
ウム埋込み層を形成した後、Ｒ、Ｇ、Ｂの各色を各セグ
メント毎に顔料分散したフォトレジスト９９を所定厚さ
（１〜１．５μｍ）で形成した後、汎用フォトリソグラ
フィ技術で所定位置（各画素部）のみを残すパターニン
グで各カラーフィルタ層９９（Ｒ）、９９（Ｇ）、９９
（Ｂ）を形成する（オンチップカラーフィルタ構造）。
この際、ドレイン部の窓開けも行う。なお、不透明なセ
ラミック基板や低透過率のガラス及び耐熱性樹脂基板は
使用できない。
【０１６２】次いで、表示用ＴＦＴのドレインに連通す
るコンタクトホールに、カラーフィルタ層上にかけてブ
ラックマスク層となる遮光層１００’を金属のパターニ
ングで形成する。例えば、スパッタ法により、モリブデ
ンを２００〜２５０ｎｍ厚で成膜し、表示用ＭＯＳＴＦ
Ｔを覆って遮光する所定の形状にパターニングする（オ
ンチップブラック構造）。
【０１６３】次いで、透明樹脂の平坦化膜９２を形成
し、更にこの平坦化膜に設けたスルーホールにＩＴＯ透
明電極９３を遮光層１００’に接続するように形成す
る。
【０１６４】このように、表示アレイ部上に、カラーフ
ィルタ９９やブラックマスク１００’を作り込むことに
より、液晶表示パネルの開口率を改善し、またバックラ
イトも含めたディスプレイモジュールの低消費電力化が
実現する。
【０１６５】図１６は、上述のトップゲート型ＭＯＳＴ
ＦＴを組み込んで駆動回路一体型に構成したアクティブ
マトリクス液晶表示装置（ＬＣＤ）の全体を概略的に示
すものである。このアクティブマトリクスＬＣＤは、主
基板６１（これはアクティブマトリクス基板を構成す
る。）と対向基板９８とをスペーサ（図示せず）を介し
て貼り合わせたフラットパネル構造からなり、両基板６
１−９８間に液晶（ここでは図示せず）が封入されてい
る。主基板６１の表面には、マトリクス状に配列した画
素電極９３と、この画素電極を駆動するスイッチング素
子とからなる表示部、及びこの表示部に接続される周辺
駆動回路部とが設けられている。
【０１６６】表示部のスイッチング素子は、上記したｎ
ＭＯＳ又はｐＭＯＳ又はＣＭＯＳでＬＤＤ構造のトップ
ゲート型ＭＯＳＴＦＴで構成される。また、周辺駆動回
路部にも、回路要素として、上記したトップゲート型Ｍ
ＯＳＴＦＴのＣＭＯＳ又はｎＭＯＳ又はｐＭＯＳＴＦＴ
又はこれらの混在が形成されている。なお、一方の周辺
駆動回路部はデータ信号を供給して各画素のＴＦＴを水
平ライン毎に駆動する水平駆動回路であり、また他方の
周辺駆動回路部は各画素のＴＦＴのゲートを走査ライン
毎に駆動する垂直駆動回路であり、通常は表示部の両辺
にそれぞれ設けられる。これらの駆動回路は、点順次ア
ナログ方式、線順次デジタル方式のいずれも構成でき
る。
【０１６７】図１７に示すように、直交するゲートバス
ラインとデータバスラインの交差部に上記のＭＯＳＴＦ
Ｔが配置され、このＭＯＳＴＦＴを介して液晶容量（Ｃ
LC）に画像情報を書き込み、次の情報がくるまで電荷を
保持する。この場合、ＴＦＴのチャンネル抵抗だけで保
持させるには十分ではないので、それを補うため液晶容
量と並列に蓄積容量（補助容量）（ＣS）を付加し、リ
ーク電流による液晶電圧の低下を補ってよい。こうした
ＬＣＤ用ＭＯＳＴＦＴでは、画素部（表示部）に使用す
るＴＦＴの特性と周辺駆動回路に使用するＴＦＴの特性
とでは要求性能が異なり、特に画素部のＴＦＴではオフ
電流の制御、オン電流の確保が重要な問題となる。この
ため、表示部には、後述の如きＬＤＤ構造のＴＦＴを設
けることによって、ゲート−ドレイン間に電界がかかり
にくい構造としてチャンネル領域にかかる実効的な電界
を低減させ、オフ電流を低減し、特性の変化も小さくで
きる。しかし、プロセス的には複雑になり、素子サイズ
も大きくなり、かつオン電流が低下するなどの問題も発
生するため、それぞれの使用目的に合わせた最適設計が
必要である。
【０１６８】なお、使用可能な液晶としては、ＴＮ液晶
（アクティブマトリクス駆動のＴＮモード用に用いられ
るネマチック液晶）をはじめ、ＳＴＮ（スーパーツイス
テッドネマチック）、ＧＨ（ゲスト・ホスト）、ＰＣ
（フェーズ・チェンジ）、ＦＬＣ（強誘電性液晶）、Ａ
ＦＬＣ（反強誘電性液晶）、ＰＤＬＣ（ポリマー分散型
液晶）等の各種モード用の液晶を採用してよい。
【０１６９】＜ＬＣＤの製造例２＞次に、本実施の形態
による低温プロセスの多結晶性シリコンＭＯＳＴＦＴを
用いたＬＣＤ（液晶表示装置）の製造例を示す（この製
造例は後述する有機ＥＬやＦＥＤの表示装置等にも同様
に適用可能である）。
【０１７０】この製造例では、上述の製造例１におい
て、基板６１としてアルミノけい酸ガラス、ホウケイ酸
ガラス等を使用し、図１２の（１）、（２）及び（３）
の工程を同様に行う。即ち、基板６１上に触媒ＣＶＤと
触媒ＡＨＡ処理により錫含有（又は非含有）の多結晶性
シリコン膜６７を形成してこれをアイランド化し、表示
領域のｎＭＯＳＴＦＴ部と周辺駆動回路領域のｎＭＯＳ
ＴＦＴ部及びｐＭＯＳＴＦＴ部を形成する。この場合、
同時に、ダイオード、コンデンサ、インダクタンス、抵
抗等の領域を形成する。
【０１７１】次いで、図１８の（１）に示すように（但
し、ダイヤモンド構造の超微粒子層１００Ｂは図示省
略：以下、同様）、各ＭＯＳＴＦＴゲートチャンネル領
域のキャリア不純物濃度を制御してＶthを最適化するた
めに、表示領域のｎＭＯＳＴＦＴ部と周辺駆動回路領域
のｎＭＯＳＴＦＴ部をフォトレジスト８２でカバーし、
周辺駆動回路領域のｐＭＯＳＴＦＴ部に、イオン注入又
はイオンドーピング法により例えば燐、ひ素等のｎ型不
純物７９を１×１０12ａｔｏｍｓ／ｃｍ2のドーズ量で
ドーピングし、２×１０17ａｔｏｍｓ／ｃｃのドナー濃
度に設定し、更に図１８の（２）に示すように、周辺駆
動回路領域のｐＭＯＳＴＦＴ部をフォトレジスト８２で
カバーし、表示領域のｎＭＯＳＴＦＴ部と周辺駆動回路
領域のｎＭＯＳＴＦＴ部に、イオン注入又はイオンドー
ピング法により例えばボロン等のｐ型不純物８３を５×
１０11ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、
１×１０17ａｔｏｍｓ／ｃｃのアクセプタ濃度を設定す
る。
【０１７２】次いで、図１８の（３）に示すように、表
示領域のｎＭＯＳＴＦＴ部にｎ-型のＬＤＤ（Lightly D
oped Drain）部を形成するために、汎用フォトリソグラ
フィ技術により、表示領域のｎＭＯＳＴＦＴのゲート部
と周辺駆動領域のｐＭＯＳＴＦＴ及びｎＭＯＳＴＦＴ全
部をフォトレジスト８２で覆い、露出した表示領域のｎ
ＭＯＳＴＦＴのソース／ドレイン領域に、イオン注入又
はイオンドーピング法により例えば燐等のｎ型不純物７
９を１×１０13ａｔｏｍｓ／ｃｍ2のドーズ量でドーピ
ングし、２×１０18ａｔｏｍｓ／ｃｃのドナー濃度に設
定して、ｎ-型のＬＤＤ部を形成する。
【０１７３】次いで、図１９の（４）に示すように、表
示領域のｎＭＯＳＴＦＴ部及び周辺駆動回路領域のｎＭ
ＯＳＴＦＴ部の全部をフォトレジスト８２でカバーし、
周辺駆動回路領域のｐＭＯＳＴＦＴ部のゲート部をフォ
トレジスト８２でカバーして露出したソース、ドレイン
領域に、イオン注入又はイオンドーピング法により例え
ばボロン等のｐ型不純物８３を１×１０15ａｔｏｍｓ／
ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍ
ｓ／ｃｃのアクセプタ濃度に設定してｐ+型のソース部
８４、ドレイン部８５を形成する。
【０１７４】次いで、図１９の（５）に示すように、周
辺駆動回路領域のｐＭＯＳＴＦＴ部をフォトレジスト８
２でカバーし、表示領域のｎＭＯＳＴＦＴのゲート及び
ＬＤＤ部と周辺駆動回路領域のｎＭＯＳＴＦＴ部のゲー
ト部をフォトレジスト８２でカバーし、露出した表示領
域及び周辺駆動領域のｎＭＯＳＴＦＴのソース、ドレイ
ン領域に、イオン注入又はイオンドーピング法により例
えば燐、ひ素等のｎ型不純物７９を１×１０15ａｔｏｍ
ｓ／ｃｍ2のドーズ量でイオンドーピングし、２×１０
20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ｎ+型のソ
ース部８０、ドレイン部８１を形成する。
【０１７５】次いで、図１９の（６）に示すように、プ
ラズマＣＶＤ、ＴＥＯＳ系プラズマＣＶＤ、触媒ＣＶＤ
法等により、ゲート絶縁膜６８として、酸化シリコン膜
４０〜５０ｎｍ厚、窒化シリコン膜１０〜２０ｎｍ厚、
酸化シリコン膜４０〜５０ｎｍ厚の積層膜を形成する。
そして、ハロゲンランプ等でのＲＴＡ処理を例えば、約
１０００℃、１０〜３０秒行い、添加したｎ又はｐ型不
純物をイオン活性化することにより、設定した各々のキ
ャリア不純物濃度を得る。
【０１７６】この後に、全面に４００〜５００ｎｍ厚の
１％Ｓｉ入りアルミニウムスパッタ膜を形成し、汎用フ
ォトリソグラフィ及びエッチングにより、全ＴＦＴのゲ
ート電極７５及びゲートラインを形成する。更にこの後
に、プラズマＣＶＤ、触媒ＣＶＤ法等により、酸化シリ
コン膜１００〜２００ｎｍ厚、フォスフィンシリケート
ガラス（ＰＳＧ）膜２００〜３００ｎｍ厚、窒化シリコ
ン膜１００〜２００ｎｍ厚の積層膜からなる絶縁膜８６
を形成する。
【０１７７】次いで、汎用フォトリソグラフィ及びエッ
チング技術により、周辺駆動回路の全ＴＦＴ部のソース
／ドレイン部及び表示用ｎＭＯＳＴＦＴ部のソース部の
窓開けを行う。窒化シリコン膜はＣＦ4のプラズマエッ
チング、酸化シリコン膜及びリンシリケートガラス膜は
フッ酸系エッチング液でエッチング処理する。
【０１７８】次いで、図１９の（７）に示すように、全
面に４００〜５００ｎｍ厚の１％Ｓｉ入りアルミニウム
スパッタ膜を形成し、汎用フォトリソグラフィ及びエッ
チング技術により、周辺駆動回路の全ＴＦＴのソース、
ドレイン電極８８、８９、９０、９１を形成すると同時
に、表示用ｎＭＯＳＴＦＴのソース電極８７及びデータ
ラインを形成する。
【０１７９】次いで、図示は省略したが、プラズマＣＶ
Ｄ、触媒ＣＶＤ法等により、酸化シリコン膜１００〜２
００ｎｍ厚、フォスフィンシリケートガラス膜（ＰＳＧ
膜）２００〜３００ｎｍ厚、窒化シリコン膜１００〜３
００ｎｍ厚を層間絶縁膜（上述の９２）として全面に形
成し、フォーミングガス中で約４００℃、１時間、水素
化及びシンター処理する。その後に、表示用ｎＭＯＳＴ
ＦＴのドレイン部コンタクト用窓開けを行う。
【０１８０】ここで、ＬＣＤが透過型の場合は、画素開
口部の酸化シリコン膜、フォスフィンシリケートガラス
膜及び窒化シリコン膜は除去し、また反射型の場合は、
画素開口部等の酸化シリコン膜、フォスフィンシリケー
トガラス膜及び窒化シリコン膜は除去する必要はない
（これは上述又は後述のＬＣＤにおいても同様であ
る）。
【０１８１】透過型の場合、図１５の（１０）と同様
に、全面に、スピンコート等で２〜３μｍ厚のアクリル
系透明樹脂平坦化膜を形成し、汎用フォトリソグラフィ
及びエッチング技術により、表示用ＴＦＴのドレイン側
の透明樹脂窓開けを形成した後、全面に１３０〜１５０
ｎｍ厚のＩＴＯスパッタ膜を形成し、汎用フォトリソグ
ラフィ及びエッチング技術により、表示用ｎＭＯＳＴＦ
Ｔのドレイン部とコンタクトしたＩＴＯ透明電極を形成
する。更に熱処理（フォーミングガス中で２００〜２５
０℃、１時間）により、コンタクト抵抗の低減化とＩＴ
Ｏ透明度向上を図る。
【０１８２】反射型の場合は、全面に、スピンコート等
で２〜３μｍ厚の感光性樹脂膜を形成し、汎用フォトリ
ソグラフィ及びエッチング技術により、少なくとも画素
部に凹凸形状パターンを形成し、リフローさせて凹凸反
射下部を形成する。同時に、表示用ｎＭＯＳＴＦＴのド
レイン部の感光性樹脂窓開けを形成する。しかる後、全
面に、３００〜４００ｎｍ厚の１％Ｓｉ入りアルミニウ
ムスパッタ膜を形成し、汎用フォトリソグラフィ及びエ
ッチング技術により、画素部以外のアルミニウム膜を除
去し、表示用ｎＭＯＳＴＦＴのドレイン電極と接続した
凹凸形状のアルミニウム反射部を形成する。その後に、
フォーミングガス中で３００℃、１時間シンター処理す
る。
【０１８３】なお、上記において、ｎＭＯＳＴＦＴのソ
ース、ドレインを形成した後に、触媒ＡＨＡ処理すれ
ば、多結晶性シリコン膜の膜温度を局部的に上昇させ、
結晶化が更に促進され、高移動度及び高品質の多結晶性
シリコン膜を形成する。同時に、高温の水素分子、水素
原子、活性化水素イオンが有する熱エネルギーが膜に移
動して、膜温度を局部的に上昇させるので、ゲートチャ
ンネル／ソース／ドレイン領域に注入された燐、ひ素、
ボロンイオン等が活性化される。
【０１８４】なお、プラズマＣＶＤ法によってアモルフ
ァスシリコン含有微結晶シリコン膜を形成した場合、膜
中に１０〜２０％の水素が含有されるが、触媒ＡＨＡ処
理によって減少／除去することができて多結晶性シリコ
ン膜化し、高移動度及び高品質の多結晶性シリコン膜を
形成する。又、アモルファスシリコン含有微結晶シリコ
ン等の膜上又は膜内にシリコン酸化物が存在するとき
に、これと還元反応してＳｉＯを生成し、蒸発させるの
で、それらの膜上又は膜内のシリコン酸化物を減少／除
去させることができ、高移動度及び高品質の多結晶性シ
リコン膜を形成できる。
【０１８５】＜ボトムゲート型又はデュアルゲート型Ｍ
ＯＳＴＦＴ＞ＭＯＳＴＦＴを組み込んだ例えばＬＣＤに
おいて、上述のトップゲート型に代えて、ボトムゲート
型、デュアルゲート型のＭＯＳＴＦＴからなる透過型Ｌ
ＣＤを製造した例を述べる（但し、反射型ＬＣＤも同様
である）。
【０１８６】図２０（Ｂ）に示すように、表示部及び周
辺部にはボトムゲート型のｎＭＯＳＴＦＴが設けられ、
或いは図２０（Ｃ）に示すように、表示部及び周辺部に
はデュアルゲート型のｎＭＯＳＴＦＴがそれぞれ設けら
れている。これらのボトムゲート型、デュアルゲート型
ＭＯＳＴＦＴのうち、特にデュアルゲート型の場合には
上下のゲート部によって駆動能力が向上し、高速スイッ
チングに適し、また上下のゲート部のいずれかを選択的
に用いて場合に応じてトップゲート型又はボトムゲート
型として動作させることもできる。
【０１８７】図２０（Ｂ）のボトムゲート型ＭＯＳＴＦ
Ｔにおいて、図中の１０２はＭｏ−Ｔａ合金等のゲート
電極であり、１０３は窒化シリコン膜及び１０４は酸化
シリコン膜であってゲート絶縁膜を形成し、このゲート
絶縁膜上にはトップゲート型ＭＯＳＴＦＴと同様の多結
晶性シリコン膜６７を用いたチャンネル領域等が形成さ
れている。また、図２０（Ｃ）のデュアルゲート型ＭＯ
ＳＴＦＴにおいて、下部ゲート部はボトムゲート型ＭＯ
ＳＴＦＴと同様であるが、上部ゲート部は、ゲート絶縁
膜１０６を酸化シリコン膜と窒化シリコン膜、必要に応
じて更に酸化シリコン膜の積層膜で形成し、この上に上
部ゲート電極７５を設けている。
【０１８８】＜ボトムゲート型ＭＯＳＴＦＴの製造＞ま
ず、ガラス基板６１上の全面に、Ｍｏ−Ｔａ合金のスパ
ッタ膜を３００〜４００ｎｍ厚に形成し、これを汎用フ
ォトリソグラフィ及びエッチング技術により２０〜４５
度のテーパーエッチングし、少なくともＴＦＴ形成領域
に、ボトムゲート電極１０２を形成すると同時に、ゲー
トラインを形成する。ガラス材質の使い分けは上述した
トップゲート型に準ずる。
【０１８９】次いで、プラズマＣＶＤ、ＴＥＯＳ系プラ
ズマＣＶＤ、触媒ＣＶＤ、減圧ＣＶＤ等の気相成長法に
より、ゲート絶縁膜及び保護膜用の窒化シリコン膜１０
３及び酸化シリコン膜１０４を、触媒ＣＶＤ等によりア
モルファスカーボン又は微結晶カーボン膜を形成し、触
媒ＡＨＡ処理によりダイヤモンド構造のカーボン超微粒
子を形成する。これをシードに触媒ＣＶＤ等により錫含
有又は非含有の多結晶性シリコン膜を形成し、更に触媒
ＡＨＡ処理を繰り返して高結晶化率の大粒径多結晶性シ
リコン膜６７を形成する。これらの気相成膜条件は上述
したトップゲート型に準ずる。なお、ボトムゲート絶縁
膜及び保護膜用の窒化シリコン膜はガラス基板からのＮ
ａイオンストッパ作用を期待して設けるものであるが、
合成石英ガラスの場合は不要である。尚、ダイヤモンド
構造のカーボン超微粒子層は図２０（Ｂ）では省略して
いる。
【０１９０】これ以降のプロセスは上述したものに準ず
るが、すでに上記の工程でゲート電極を形成しているの
で、ここではゲート電極用多結晶シリコン膜形成、ゲー
ト電極形成、ゲート多結晶シリコン酸化工程は不要であ
る。
【０１９１】そして次に、上述したと同様に、ｐＭＯＳ
ＴＦＴ、ｎＭＯＳＴＦＴ領域をアイランド化し（但し、
一方の領域のみを図示：以下、同様）、各チャンネル領
域のキャリア不純物濃度を制御してＶthを最適化するた
めに、イオン注入又はイオンドーピング法によりｎ型又
はｐ型不純物を適当量混入した後、更に、各ＭＯＳＴＦ
Ｔのソース、ドレイン領域を形成するためにイオン注入
又はイオンドーピング法によりｎ型又はｐ型不純物を適
当量混入させる。この後に、不純物活性化のために触媒
ＡＨＡ処理又はＲＴＡ処理のアニールをする。
【０１９２】これ以降のプロセスは、上述したものに準
ずる。
【０１９３】＜デュアルゲート型ＭＯＳＴＦＴの製造＞
上記のボトムゲート型と同様に、ボトムゲート電極１０
２、ゲート絶縁膜１０３及び１０４、ダイヤモンド構造
のカーボン超微粒子をシードとして形成した高結晶化率
で大粒径の多結晶性シリコン膜６７をそれぞれ形成す
る。但し、ボトムゲート絶縁膜及び保護膜用の窒化シリ
コン膜１０３はガラス基板からのＮａイオンストッパ作
用を期待して設けるものであるが、合成石英ガラスの場
合は不要である。
【０１９４】そして次に、上述したと同様に、ｐＭＯＳ
ＴＦＴ、ｎＭＯＳＴＦＴ領域をアイランド化し、各チャ
ンネル領域のキャリア不純物濃度を制御してＶthを最適
化するために、イオン注入又はイオンドーピング法によ
りｎ型又はｐ型不純物を適当量混入した後、更に、各Ｍ
ＯＳＴＦＴのソース、ドレイン領域を形成するためにイ
オン注入又はイオンドーピング法によりｎ型又はｐ型不
純物を適当量混入させる。この後に、不純物活性化のた
めに触媒ＡＨＡ処理又はＲＴＡ処理のアニールをする。
【０１９５】次いで、トップゲート絶縁膜１０６用の酸
化シリコン膜及び窒化シリコン膜、必要に応じて更に酸
化シリコン膜の積層膜を成膜する。気相成長条件は上述
したトップゲート型に準ずる。尚、この後に不純物活性
化のためにＲＴＡ処理のアニールをしてもよい。
【０１９６】この後に、全面に４００〜５００ｎｍ厚の
１％Ｓｉ入りアルミニウムスパッタ膜を形成し、汎用フ
ォトリグラフィ及びエッチング技術により、全ＴＦＴの
トップゲート電極７５及びゲートラインを形成する。こ
の後に、プラズマＣＶＤ、触媒ＣＶＤ法等により、酸化
シリコン膜１００〜２００ｎｍ厚、フォスフィンシリケ
ートガラス（ＰＳＧ）膜２００〜３００ｎｍ厚等からな
る絶縁膜８６を形成する。次に、汎用フォトリソグラフ
ィ及びエッチング技術により、周辺駆動回路の全ＭＯＳ
ＴＦＴのソース、ドレイン電極部、さらに表示部ｎＭＯ
ＳＴＦＴのソース電極部の窓開けを行う。
【０１９７】次いで、全面に４００〜５００ｎｍ厚の１
％Ｓｉ入りアルミニウムスパッタ膜を形成し、汎用フォ
トリソグラフィ及びエッチング技術により、ソース及び
ドレインの各アルミニウム電極８７、８８及び８９、ソ
ースライン及び配線等を形成する。次いで、プラズマＣ
ＶＤ、触媒ＣＶＤ法等により、酸化シリコン膜１００〜
２００ｎｍ厚、フォスフィンシリケートガラス膜（ＰＳ
Ｇ膜）２００〜３００ｎｍ厚、窒化シリコン膜１００〜
３００ｎｍ厚を層間絶縁膜９２として全面に形成し、フ
ォーミングガス中で約４００℃、１時間、水素化及びシ
ンター処理する。その後に、表示用ｎＭＯＳＴＦＴのド
レイン部コンタクト用窓開けを行い、ＩＴＯ等の画素電
極９３を形成する。
【０１９８】上述したように、本実施の形態によれば、
上述の第１の実施の形態と同様に、触媒ＣＶＤと触媒Ａ
ＨＡ処理により、ＬＣＤの表示部及び周辺駆動回路部の
ＭＯＳＴＦＴのゲートチャンネル、ソース及びドレイン
領域となる、高キャリア移動度でＶth調整が容易であ
り、低抵抗での高速動作が可能な多結晶性シリコン膜を
形成することができる。この多結晶性シリコン膜による
トップゲート、ボトムゲート又はデュアルゲート型ＭＯ
ＳＴＦＴを用いた液晶表示装置は、高いスイッチング特
性と低リーク電流のＬＤＤ構造を有する表示部と、高い
駆動能力のＣＭＯＳ、又はｎＭＯＳ、又はｐＭＯＳ周辺
駆動回路を一体化した構成が可能となり、高画質、高精
細、狭額縁、高効率、安価な液晶パネルの実現が可能で
ある。
【０１９９】そして、低温（３００〜４００℃）で形成
できるので、安価で、大型化が容易な低歪点ガラスを採
用でき、コストダウンが可能となる。しかも、アレイ部
上にカラーフィルタやブラックマスクを作り込むことに
より、液晶表示パネルの開口率、輝度等を改善し、カラ
ーフィルタ基板を不要とし、生産性改善等によるコスト
ダウンが実現する。
【０２００】第３の実施の形態 本実施の形態は、本発明を有機又は無機のエレクトロル
ミネセンス（ＥＬ）表示装置、例えば有機ＥＬ表示装置
に適用したものである。以下にその構造例と製造例を示
す。
【０２０１】＜有機ＥＬ素子の構造例Ｉ＞図２１
（Ａ）、（Ｂ）に示すように、この構造例Ｉによれば、
ガラス等の基板１１１上に、本発明に基づいて上述した
方法で形成された高結晶化率、大粒径の多結晶性シリコ
ン膜によって、スイッチング用ＭＯＳＴＦＴ１と電流駆
動用ＭＯＳＴＦＴ２のゲートチャンネル１１７、ソース
領域１２０及びドレイン領域１２１が形成されている。
そして、ゲート絶縁膜１１８上にゲート電極１１５、ソ
ース及びドレイン領域上にソース電極１２７及びドレイ
ン電極１２８、１３１が形成されている。ＭＯＳＴＦＴ
１のドレインとＭＯＳＴＦＴ２のゲートとはドレイン電
極１２８を介して接続されていると共に、ＭＯＳＴＦＴ
２のソース電極１２７との間に絶縁膜１３６を介してキ
ャパシタＣが形成され、かつ、ＭＯＳＴＦＴ２のドレイ
ン電極１３１は有機ＥＬ素子の陰極１３８にまで延設さ
れている。
【０２０２】各ＭＯＳＴＦＴは絶縁膜１３０で覆われ、
この絶縁膜上には陰極を覆うように有機ＥＬ素子の例え
ば緑色有機発光層１３２（又は青色有機発光層１３３、
更には図示しない赤色有機発光層）が形成され、この有
機発光層を覆うように陽極（１層目）１３４が形成さ
れ、更に共通の陽極（２層目）１３５が全面に形成され
ている。なお、ＣＭＯＳＴＦＴからなる周辺駆動回路、
映像信号処理回路、メモリー回路等の製法は、上述した
液晶表示装置に準ずる（以下、同様）。
【０２０３】この構造の有機ＥＬ表示部は、有機ＥＬ発
光層が電流駆動用ＭＯＳＴＦＴ２のドレインに接続さ
れ、陰極（Ｌｉ−Ａｌ、Ｍｇ−Ａｇなど）１３８がガラ
ス等の基板１１１の面に被着され、陽極（ＩＴＯ膜な
ど）１３４、１３５がその上部に設けられており、従っ
て、上面発光１３６’となる。また、陰極がＭＯＳＴＦ
Ｔ上を覆っている場合は発光面積が大きくなり、このと
きには陰極が遮光膜となり、発光光等がＭＯＳＴＦＴに
入射しないのでリーク電流発生がなく、ＴＦＴ特性の悪
化がない。
【０２０４】また、各画素部周辺に図２１（Ｃ）のよう
にブラックマスク部（クロム、二酸化クロム等）１４０
を形成すれば、光漏れ（クロストーク等）を防止し、コ
ントラストの向上が図れる。
【０２０５】なお、画素表示部に緑色、青色、赤色の３
色発光層を使用する方法、色変換層を使用する方法、白
色発光層にカラーフィルターを使用する方法のいずれで
も、良好なフルカラーのＥＬ表示装置が実現でき、ま
た、各色発光材料である高分子化合物のスピンコーティ
ング法、又は金属錯体の真空加熱蒸着法においても、長
寿命、高精度、高品質、高信頼性のフルカラー有機ＥＬ
部を生産性良く作成できるので、コストダウンが可能と
なる（以下、同様）。
【０２０６】従来のこの種の有機ＥＬは、アモルファス
シリコンＴＦＴを用いているので、Ｖthが変動しても電
流値が変わり易く、画質に変動が起き易い。しかも、移
動度が小さいため、高速応答でドライブできる電流にも
限界があり、またｐチャンネルの形成が困難であり、小
規模なＣＭＯＳ回路構成さえも困難である。そこで、比
較的大面積化が容易であって高信頼性で移動度も高く、
ＣＭＯＳ回路構成も可能な多結晶シリコンＴＦＴを用い
ることが望ましいが、従来の多結晶シリコン膜は、１）
アモルファスシリコン膜を３００〜４００℃のプラズマ
ＣＶＤ法で成膜し、エキシマレーザーアニールして多結
晶シリコン膜化する。２）アモルファスシリコン膜を４
３０〜５００℃のＬＰＣＶＤ法で成膜し、窒素ガス中で
６００℃／５〜２０ｈｒと８５０℃／０．５〜３ｈｒで
固相成長させて多結晶シリコン膜化する。
【０２０７】しかし、１）は、高価なエキシマレーザー
装置の採用、エキシマレーザーの不安定性起因のＴＦＴ
特性むらと品質問題、生産性低下等によるコストアップ
となる。２）は、６００℃以上、１５〜２０ｈｒｓの長
時間の熱処理のために、汎用ガラス基板を使用できず、
石英ガラス採用となるので、コストアップとなる。ま
た、フルカラー有機ＥＬ層では、その微細加工プロセス
において、電極の酸化や有機ＥＬ材料が酸素、水分にさ
らされたり、加熱で構造変化（溶解あるいは再結晶化）
して劣化しやすいので、各色発光領域を高精度に形成す
るのが難しい。
【０２０８】次に、本実施の形態による有機ＥＬ素子の
製造プロセスを説明すると、まず、図２２の（１）に示
すように、上述した工程を経て多結晶性シリコン膜から
なるソース領域１２０、チャンネル領域１１７及びドレ
イン領域１２１を形成した後、ゲート絶縁膜１１８を形
成し、この上にＭＯＳＴＦＴ１、２のゲート電極１１５
をＭｏ−Ｔａ合金等のスパッタリング成膜とフォトリソ
グラフィ及びエッチング技術により形成し、またＭＯＳ
ＴＦＴ１のゲート電極に接続されるゲートラインをスパ
ッタリング成膜とフォトリソグラフィ及びエッチング技
術により（以下、同様）形成する。そして、オーバーコ
ート膜（酸化シリコン等）１３７を触媒ＣＶＤ等の気相
成長法により（以下、同様）形成後、ＭＯＳＴＦＴ２の
ソース電極１２７及びアースラインを形成し、更にオー
バーコート膜（酸化シリコン／窒化シリコン積層膜な
ど）１３６を形成する。
【０２０９】次いで、図２２の（２）に示すように、Ｍ
ＯＳＴＦＴ１のソース／ドレイン部、ＭＯＳＴＦＴ２の
ゲート部の窓開けを行った後、図２２の（３）に示すよ
うに、１％Ｓｉ入りＡｌのスパッタリングと汎用フォト
リソグラフィ及びエッチング技術によりＭＯＳＴＦＴ１
のドレイン電極とＭＯＳＴＦＴ２のゲート電極を１％Ｓ
ｉ入りＡｌ配線１２８で接続し、同時にＭＯＳＴＦＴ１
のソース電極と、この電極に接続される１％Ｓｉ入りＡ
ｌからなるソースラインを形成する。そして、オーバー
コート膜（酸化シリコン／フォスフィンシリケートガラ
ス／窒化シリコン積層膜など）１３０を形成し、ＭＯＳ
ＴＦＴ２のドレイン部の窓開けを行い、ＭＯＳＴＦＴ２
のドレイン部と接続した発光部の陰極１３８を形成す
る。
【０２１０】次いで、図２２の（４）に示すように、有
機発光層１３２等及び陽極１３４、１３５を形成する。
【０２１１】なお、上記において、緑色（Ｇ）発光有機
ＥＬ層、青色（Ｂ）発光有機ＥＬ層、赤色（Ｒ）発光有
機ＥＬ層はそれぞれ、１００〜２００ｎｍ厚に形成する
が、これらの有機ＥＬ層は、低分子化合物の場合は真空
加熱蒸着法で形成され、高分子化合物の場合はディッピ
ングコーティング、スピンコーティングなどの塗布法や
インクジェット法によりＲ、Ｇ、Ｂ発光ポリマーを配列
する方法が用いられる。金属錯体の場合は、昇華可能な
材料を真空加熱蒸着法で形成される。
【０２１２】有機ＥＬ層には、単層型、二層型、三層型
等があるが、ここでは低分子化合物の三層型の例を示
す。 単層型；陽極／バイポーラー発光層／陰極、 二層型；陽極／ホール輸送層／電子輸送性発光層／陰
極、又は陽極／ホール輸送性発光層／電子輸送層／陰
極、 三層型；陽極／ホール輸送層／発光層／電子輸送層／陰
極、又は陽極／ホール輸送性発光層／キャリアブロック
層／電子輸送性発光層／陰極
【０２１３】なお、図２１（Ｂ）の素子において、有機
発光層の代わりに公知の発光ポリマーを用いれば、パッ
シブマトリクス又はアクティブマトリクス駆動の発光ポ
リマー表示装置（ＬＥＰＤ）として構成することができ
る（以下、同様）。
【０２１４】＜有機ＥＬ素子の構造例II＞図２３
（Ａ）、（Ｂ）に示すように、この構造例IIによれば、
ガラス等の基板１１１上に、上記の構造例Ｉと同様に、
本発明に基づいて上述した方法で形成された高結晶化
率、大粒径の多結晶性シリコン膜によって、スイッチン
グ用ＭＯＳＴＦＴ１と電流駆動用ＭＯＳＴＦＴ２のゲー
トチャンネル１１７、ソース領域１２０及びドレイン領
域１２１が形成されている。そして、ゲート絶縁膜１１
８上にゲート電極１１５、ソース及びドレイン領域上に
ソース電極１２７及びドレイン電極１２８、１３１が形
成されている。ＭＯＳＴＦＴ１のドレインとＭＯＳＴＦ
Ｔ２のゲートとはドレイン電極１２８を介して接続され
ていると共に、ＭＯＳＴＦＴ２のドレイン電極１３１と
の間に絶縁膜１３６を介してキャパシタＣが形成され、
かつ、ＭＯＳＴＦＴ２のソース電極１２７は有機ＥＬ素
子の陽極１４４にまで延設されている。
【０２１５】各ＭＯＳＴＦＴは絶縁膜１３０で覆われ、
この絶縁膜上には陽極を覆うように有機ＥＬ素子の例え
ば緑色有機発光層１３２（又は青色有機発光層１３３、
更には図示しない赤色有機発光層）が形成され、この有
機発光層を覆うように陰極（１層目）１４１が形成さ
れ、更に共通の陰極（２層目）１４２が全面に形成され
ている。
【０２１６】この構造の有機ＥＬ表示部は、有機ＥＬ発
光層が電流駆動用ＭＯＳＴＦＴ２のソースに接続され、
ガラス等の基板１１１の面に被着された陽極１４４を覆
うように有機ＥＬ発光層を形成し、その有機ＥＬ発光層
を覆うように陰極１４１を形成し、全面に陰極１４２を
形成しており、従って、下面発光１３６’となる。ま
た、陰極が有機ＥＬ発光層間及びＭＯＳＴＦＴ上を覆っ
ている。即ち、全面に、例えば緑色発光有機ＥＬ層を真
空加熱蒸着法等により形成した後に、緑色発光有機ＥＬ
部をフォトリソグラフィ及びドライエッチングで形成
し、連続して同様に、青色、赤色発光有機ＥＬ部を形成
し、最後に全面に陰極（電子注入層）１４１をマグネシ
ウム：銀合金又はアルミニウム：リチウム合金により形
成する。この全面に更に形成した陰極（電子注入層）で
密封するので、外部から有機ＥＬ層間に湿気が侵入する
ことを特に全面被着の陰極１４２により防止して湿気に
弱い有機ＥＬ層の劣化や電極の酸化を防止し、長寿命、
高品質、高信頼性が可能となる（これは、図２１の構造
例Ｉでも陽極で全面被覆されているため、同様であ
る）。また、陰極１４１及び１４２により放熱効果が高
まるので、発熱による薄膜の構造変化（融解又は再結晶
化）が低減し、長寿命、高品質、高信頼性が可能とな
る。しかも、これによって、高精度、高品質のフルカラ
ーの有機ＥＬ層を生産性良く作成できるので、コストダ
ウンが可能となる。
【０２１７】また、各画素部周辺に図２３（Ｃ）のよう
にブラックマスク部（クロム、二酸化クロム等）１４０
を形成すれば、光漏れ（クロストーク等）を防止し、コ
ントラストの向上が図れる。なお、このブラックマスク
部１４０は、酸化シリコン膜１４３（これはゲート絶縁
膜１１８と同時に同一材料で形成してよい。）によって
覆われている。
【０２１８】次に、この有機ＥＬ素子の製造プロセスを
説明すると、まず、図２４の（１）に示すように、上述
した工程を経て多結晶性シリコン膜からなるソース領域
１２０、チャンネル領域１１７及びドレイン領域１２１
を形成した後、触媒ＣＶＤ等の気相成長法によりゲート
絶縁膜１１８を形成し、１％Ｓｉ入りＡｌのスパッタリ
ング成膜及び汎用フォトリソグラフィ及びエッチング技
術によりこの上にＭＯＳＴＦＴ１、２のゲート電極１１
５を形成し、また１％Ｓｉ入りＡｌのスパッタリング成
膜及び汎用フォトリソグラフィ及びエッチング技術によ
りＭＯＳＴＦＴ１のゲート電極に接続されるゲートライ
ンを形成する。そして、触媒ＣＶＤ等の気相成長法によ
りオーバーコート膜（酸化シリコン等）１３７を形成
後、１％Ｓｉ入りＡｌのスパッタリング成膜及び汎用フ
ォトリソグラフィ及びエッチング技術によりＭＯＳＴＦ
Ｔ２のドレイン電極１３１及びＶddラインを形成し、更
に触媒ＣＶＤ等の気相成長法によりオーバーコート膜
（酸化シリコン／窒化シリコン積層膜等）１３６を形成
する。
【０２１９】次いで、図２４の（２）に示すように、汎
用フォトリソグラフィ及びエッチング技術によりＭＯＳ
ＴＦＴ１のソース／ドレイン部、ＭＯＳＴＦＴ２のゲー
ト部の窓開けを行った後、図２４の（３）に示すよう
に、１％Ｓｉ入りＡｌのスパッタリング成膜及び汎用フ
ォトリソグラフィ及びエッチング技術により、ＭＯＳＴ
ＦＴ１のドレインとＭＯＳＴＦＴ２のゲートを１％Ｓｉ
入りＡｌ配線１２８で接続し、同時にＭＯＳＴＦＴ１の
ソースに接続される１％Ｓｉ入りＡｌからなるソースラ
インを形成する。そして、オーバーコート膜（酸化シリ
コン／フォスフィンシリケートガラス／窒化シリコン積
層膜など）１３０を形成し、汎用フォトリソグラフィ及
びエッチング技術によりＭＯＳＴＦＴ２のソース部の窓
開けを行い、ＩＴＯ等のスパッタリング及び汎用フォト
リソグラフィ及びエッチング技術によりＭＯＳＴＦＴ２
のソース部と接続した発光部の陽極１４４を形成する。
【０２２０】次いで、図２４の（４）に示すように、上
記のように有機発光層１３２等及び陰極１４１、１４２
を形成する。
【０２２１】なお、以下に述べる有機ＥＬの各層の構成
材料や形成方法は図２３の例に適用されるが、図２１の
例にも同様に適用されてよい。
【０２２２】緑色発光有機ＥＬ層に低分子化合物を用い
る場合は、ガラス基板上の陽極（ホール注入層）である
電流駆動用ＭＯＳＴＦＴのソース部とコンタクトしたＩ
ＴＯ透明電極上に、連続した真空加熱蒸着法により形成
する。 １）ホール輸送層は、アミン系化合物（例えば、トリア
リールアミン誘導体、アリールアミンオリゴマー、芳香
族第三アミン等）等 ２）発光層は、緑色発光材料であるトリス（８−ヒドロ
キシキシリノ）Ａｌ錯体（Ａｌｑ）等 ３）電子輸送層は、１，３，４−オキサジアゾール誘導
体（ＯＸＤ）、１，２，４−トリアゾール誘導体（ＴＡ
Ｚ）等 ４）陰極である電子注入層は、４ｅＶ以下の仕事関数を
有する材料で作られるのが好ましい。 例えば、１０：１（原子比）のマグネシウム：銀合金の
１０〜３０ｎｍ厚 アルミニウム：リチウム（濃度は０．５〜１％）合金の
１０〜３０ｎｍ厚 ここで、銀は有機界面との接着性を増すためにマグネシ
ウム中に１〜１０原子％添加され、リチウムは安定化の
ためにアルミニウム中に濃度は０．５〜１％添加され
る。
【０２２３】緑色画素部を形成するには、緑色画素部を
フォトレジストでマスクし、ＣＣｌ 4ガスのプラズマエ
ッチングにより陰極である電子注入層のアルミニウム：
リチウム合金を除去し、連続して電子輸送層、発光層、
ホール輸送層の低分子系化合物及びフォトレジストを酸
素プラズマエッチングで除去し、緑色画素部を形成す
る。この時に、フォトレジストの下にはアルミニウム：
リチウム合金があるので、フォトレジストがエッチング
されても問題ない。又、この時に、電子輸送層、発光
層、ホール輸送層の低分子系化合物層は、ホール注入層
のＩＴＯ透明電極よりも大きい面積とし、後工程で全面
に形成する陰極１４２の電子注入層（マグネシウム：銀
合金等）と電気的ショートしないようにする。
【０２２４】次に、青色発光有機ＥＬ層を低分子化合物
で形成する場合は、ガラス基板上の陽極（ホール注入
層）である電流駆動用ＴＦＴのソース部とコンタクトし
たＩＴＯ透明電極上に、連続して真空加熱蒸着により形
成する。 １）ホール輸送層は、アミン系化合物（例えば、トリア
リールアミン誘導体、アリールアミンオリゴマー、芳香
族第三アミン等）等 ２）発光層は、青色発光材料であるＤＴＶＢｉのような
ジスチリル誘導体等 ３）電子輸送層は、１，３，４−オキサジアゾール誘導
体（ＴＡＺ）、１，２，４−トリアゾール誘導体（ＴＡ
Ｚ）等 ４）陰極である電子注入層は、４ｅＶ以下の仕事関数を
有する材料で作られるのが好ましい。 例えば、１０：１（原子比）のマグネシウム：銀合金の
１０〜３０ｎｍ厚 アルミニウム：リチウム（濃度は０．５〜１％）合金の
１０〜３０ｎｍ厚 ここで、銀は有機界面との接着性を増すためにマグネシ
ウム中に１〜１０原子％添加され、リチウムは安定化の
ためにアルミニウム中に濃度は０．５〜１％添加され
る。
【０２２５】青色画素部を形成するには、青色画素部を
フォトレジストでマスクし、ＣＣｌ 4ガスのプラズマエ
ッチングで陰極である電子注入層のアルミニウム：リチ
ウム合金を除去し、連続して電子輸送層、発光層、ホー
ル輸送層の低分子系化合物及びフォトレジストを酸素プ
ラズマエッチングで除去し、青色画素部を形成する。こ
の時に、フォトレジストの下にはアルミニウム：リチウ
ム合金があるので、フォトレジストがエッチングされて
も問題ない。又、この時に、電子輸送層、発光層、ホー
ル輸送層の低分子系化合物層は、ホール注入層のＩＴＯ
透明電極よりも大きい面積とし、後工程で全面に形成す
る陰極１４２の電子注入層（マグネシウム：銀合金等）
と電気的ショートしないようにする。
【０２２６】また、赤色発光有機ＥＬ層を低分子化合物
で形成する場合は、ガラス基板上の陽極（ホール注入
層）である電流駆動用ＴＦＴのソース部とコンタクトし
たＩＴＯ透明電極上に、連続して真空加熱蒸着により形
成する。 １）ホール輸送層は、アミン系化合物（例えば、トリア
リールアミン誘導体、アリールアミンオリゴマー、芳香
族第三アミン等）等 ２）発光層は、赤色発光材料であるＥｕ（Ｅｕ(ＤＢＭ)
3（Ｐｈｅｎ））等 ３）電子輸送層は、１，３，４−オキサジアゾール誘導
体（ＯＸＤ）、１，２，４−トリアゾール誘導体（ＴＡ
Ｚ）等 ４）陰極である電子注入層は、４ｅＶ以下の仕事関数を
有する材料で作られるのが好ましい。 例えば、１０：１（原子比）のマグネシウム：銀合金の
１０〜３０ｎｍ厚 アルミニウム：リチウム（濃度は０．５〜１％）合金の
１０〜３０ｎｍ厚 銀は有機界面との接着性を増すためにマグネシウム中に
１〜１０原子％添加され、リチウムは安定化のためにア
ルミニウム中に濃度は０．５〜１％添加される。
【０２２７】赤色画素部を形成するには、赤色画素部を
フォトレジストでマスクし、ＣＣｌ 4ガスのプラズマエ
ッチングで陰極である電子注入層のアルミニウム：リチ
ウム合金を除去し、連続して電子輸送層、発光層、ホー
ル輸送層の低分子系化合物及びフォトレジストを酸素プ
ラズマエッチングで除去し、赤色画素部を形成する。こ
の時に、フォトレジストの下にはアルミニウム：リチウ
ム合金があるので、フォトレジストがエッチングされて
も問題ない。又、この時に、電子輸送層、発光層、ホー
ル輸送層の低分子系化合物層は、ホール注入層のＩＴＯ
透明電極よりも大きい面積とし、後工程で全面に形成す
る陰極１４２の電子注入層（マグネシウム：銀合金等）
と電気的ショートしないようにする。この後に、共通の
陰極１４２の電子注入層（マグネシウム：銀合金等）を
全面に形成する。
【０２２８】陰極である電子注入層は、４ｅＶ以下の仕
事関数を有する材料で作られるのが好ましい。例えば、
１０：１（原子比）のマグネシウム：銀合金の１０〜３
０ｎｍ厚、又はアルミニウム：リチウム（濃度は０．５
〜１％）合金の１０〜３０ｎｍ厚とする。ここで、銀は
有機界面との接着性を増すためにマグネシウム中に１〜
１０原子％添加され、リチウムは安定化のためにアルミ
ニウム中に濃度は０．５〜１％添加される。なお、スパ
ッタリングで成膜してもよい。
【０２２９】第４の実施の形態 本実施の形態は、本発明を電界放出型（フィールドエミ
ッション）ディスプレイ装置（ＦＥＤ：Field Emission
Display）に適用したものである。以下にその構造例と
製造例を示す。
【０２３０】＜ＦＥＤの構造例Ｉ＞図２５（Ａ）、
（Ｂ）、（Ｃ）に示すように、この構造例Ｉによれば、
ガラス等の基板１１１上に、本発明に基づいて上述した
方法で形成された高結晶化率、大粒径の多結晶性シリコ
ン膜によって、スイッチング用ＭＯＳＴＦＴ１と電流駆
動用ＭＯＳＴＦＴ２のゲートチャンネル１１７、ソース
領域１２０及びドレイン領域１２１が形成されている。
そして、ゲート絶縁膜１１８上にゲート電極１１５、ソ
ース及びドレイン領域上にソース電極１２７及びドレイ
ン電極１２８が形成されている。ＭＯＳＴＦＴ１のドレ
インとＭＯＳＴＦＴ２のゲートとはドレイン電極１２８
を介して接続されていると共に、ＭＯＳＴＦＴ２のソー
ス電極１２７との間に絶縁膜１３６を介してキャパシタ
Ｃが形成され、かつ、ＭＯＳＴＦＴ２のドレイン領域１
２１はそのままＦＥＤ素子のＦＥＣ（電界放出カソー
ド）にまで延設され、エミッタ領域１５２として機能し
ている。
【０２３１】各ＭＯＳＴＦＴは絶縁膜１３０で覆われ、
この絶縁膜上には、ＦＥＣのゲート引き出し電極１５０
と同一材料にて同一工程で接地用の金属遮蔽膜１５１が
形成され、各ＭＯＳＴＦＴ上を覆っている。ＦＥＣにお
いては、多結晶性シリコン膜からなるエミッタ領域１５
２上に電界放出エミッタとなるｎ型多結晶性シリコン膜
１５３が形成され、更にｍ×ｎ個の各エミッタに区画す
るための開口を有するように、絶縁膜１１８、１３７、
１３６及び１３０がパターニングされ、この上面にはゲ
ート引き出し電極１５０が被着されている。
【０２３２】また、このＦＥＣに対向して、バックメタ
ル１５５付きの蛍光体１５６をアノードとして形成した
ガラス基板等の基板１５７が設けられており、ＦＥＣと
の間は高真空に保持されている。
【０２３３】この構造のＦＥＣにおいては、ゲート引き
出し電極１５０の開口下には、本発明に基づいて形成さ
れた多結晶性シリコン膜１５２上に成長されたｎ型多結
晶性シリコン膜１５３が露出し、これがそれぞれ電子１
５４を放出する薄膜型のエミッタとして機能する。即
ち、エミッタの下地となる多結晶性シリコン膜１５２
は、大粒径（グレインサイズ数１００ｎｍ以上）のグレ
インからなっているため、これをシードとしてその上に
ｎ型多結晶性シリコン膜１５３を触媒ＣＶＤ等によって
成長させると、この多結晶性シリコン膜１５３はさらに
大きな粒径で成長し、表面が電子放出にとって有利な微
細な凹凸１５８を生じるように形成されるのである。
【０２３４】従って、エミッタが薄膜からなる面放出型
であるために、その形成が容易であると共に、エミッタ
性能も安定し、長寿命化が可能となる。
【０２３５】また、すべての能動素子（これには周辺駆
動回路及び画素表示部のＭＯＳＴＦＴとダイオードが含
まれる。）の上部にアース電位の金属遮蔽膜１５１（こ
の金属遮蔽膜は、ゲート引き出し電極１５０と同じ材料
（Ｎｂ、Ｔｉ／Ｍｏ等）、同じ工程で形成すると工程上
都合がよい。）が形成されているので、次の（１）、
（２）の利点を得ることができる。
【０２３６】（１）気密容器内にあるガスがエミッタ１
５３から放出された電子により正イオン化されて絶縁層
上にチャージアップし、この正電荷が絶縁層下にあるＭ
ＯＳＴＦＴに不要な反転層を形成し、この反転層からな
る不要な電流経路を介して余分な電流が流れるために、
エミッタ電流の暴走が起きる。しかし、ＭＯＳＴＦＴ上
の絶縁層に金属遮蔽膜１５１を形成してアース電位に落
としているので、チャージアップ防止が可能となり、エ
ミッタ電流の暴走を防止できる。
【０２３７】（２）エミッタ１５３から放出された電子
の衝突により蛍光体１５６が発光するが、この光により
ＭＯＳＴＦＴのゲートチャンネル内に電子、正孔が発生
し、リーク電流となる。しかし、ＭＯＳＴＦＴ上の絶縁
層に金属遮蔽膜１５１が形成されているので、ＭＯＳＴ
ＦＴへの光入射が防止され、ＭＯＳＴＦＴの動作不良は
生じない。
【０２３８】また、触媒ＣＶＤ等により、少なくとも多
結晶性シリコンＭＯＳＴＦＴのドレイン領域に連続して
ｎ型多結晶性シリコン膜の電子放出体（エミッタ）が形
成されているので、その接合性が良好であり、高効率の
エミッタ特性が可能となる。
【０２３９】また、１つの画素表示部の電子放出体（エ
ミッタ）領域を複数に分割し、それぞれにスイッチング
素子のＭＯＳＴＦＴを接続すれば、たとえ１つのＭＯＳ
ＴＦＴが故障しても、他のＭＯＳＴＦＴが動作するの
で、１つの画素表示部は必ず電子放出する構成となって
おり、高品質で歩留が高く、コストダウンできる。又、
これらのＭＯＳＴＦＴにおいて、電気的オープン不良の
ＭＯＳＴＦＴは問題ないが、電気的ショートしたＭＯＳ
ＴＦＴはレーザーリペアで分離できるので、高品質で歩
留が高く、コストダウンできる。
【０２４０】これに比べて、従来のＦＥＤでは、シリコ
ン単結晶基板を用いるために、基板コストが高く、ウエ
ーハサイズ以上の大面積化が困難である。そして、カソ
ード電極表面に減圧ＣＶＤ等により導電性の多結晶シリ
コン膜を形成し、その表面にプラズマＣＶＤ等により結
晶性ダイヤモンド膜を形成して電子放出体を構成するこ
とが提案されているが、減圧ＣＶＤ時の成膜温度が６３
０℃と高く、ガラス基板を採用できないので、コストダ
ウンが難しい。そして、その減圧ＣＶＤによる多結晶シ
リコン膜は粒径が小さく、その上の結晶性ダイヤモンド
膜も粒径が小さく、電子放出体の特性が良くない。更
に、プラズマＣＶＤのために、反応エネルギーが不足し
ているので、良い結晶性ダイヤモンド膜は得にくい。
又、透明電極又はＡｌ、Ｔｉ、Ｃｒ等の金属のカソード
電極と導電性の多結晶シリコン膜の接合性が悪いので、
良好な電子放出特性は得られない。
【０２４１】次に、本実施の形態によるＦＥＤの製造プ
ロセスを説明すると、まず、図２６の（１）に示すよう
に、上述した工程を経て全面に多結晶性シリコン膜１１
７を形成した後、汎用フォトリソグラフィ及びエッチン
グ技術によりＭＯＳＴＦＴ１とＭＯＳＴＦＴ２及びエミ
ッタ領域にアイランド化し、プラズマＣＶＤ、触媒ＣＶ
Ｄ法等により全面に保護用酸化シリコン膜１５９を形成
する。
【０２４２】次いで、ＭＯＳＴＦＴ１、２のゲートチャ
ンネル不純物濃度の制御によるＶthの最適化のために、
イオン注入又はイオンドーピング法により全面にボロン
イオン８３を５×１０11ａｔｏｍｓ／ｃｍ2のドーズ量
でドーピングし、１×１０17ａｔｏｍｓ／ｃｃのアクセ
プタ濃度に設定する。
【０２４３】次いで、図２６の（２）に示すように、フ
ォトレジスト８２をマスクにして、イオン注入又はイオ
ンドーピング法によりＭＯＳＴＦＴ１、２のソース／ド
レイン部及びエミッタ領域に燐イオン７９を１×１０15
ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１
０20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ソース領
域１２０、ドレイン領域１２１、エミッタ領域１５２を
それぞれ形成した後、汎用フォトリソグラフィ及びエッ
チング技術によりエミッタ領域の保護用酸化シリコン膜
を除去する。
【０２４４】次いで、図２６の（３）に示すように、触
媒ＣＶＤによりエミッタ領域を形成する多結晶性シリコ
ン膜１５２をシードに、モノシランとＰＨ3等のドーパ
ントを適量比率で混合し、表面に微細凹凸１５８を有
し、ドーパントを例えば５×１０20〜１×１０21ａｔｏ
ｍｓ／ｃｃ含有するｎ型多結晶性シリコン膜１５３を１
〜５μｍ厚にエミッタ領域に形成し、同時に他の酸化シ
リコン膜１５９及びガラス基板１１１上にはｎ型アモル
ファスシリコン膜１６０を１〜５μｍ厚に形成する。
【０２４５】次いで、図２６の（４）に示すように、上
述した触媒ＡＨＡ処理時の水素系活性種により、アモル
ファスシリコン膜１６０をエッチング除去し、酸化シリ
コン膜１５９のエッチング除去後に触媒ＣＶＤ等により
ゲート絶縁膜（酸化シリコン膜等）１１８を形成する。
【０２４６】次いで、図２７の（５）に示すように、ス
パッタリング法によるＭｏ−Ｔａ合金等の耐熱性金属に
よりＭＯＳＴＦＴ１、２のゲート電極１１５、ＭＯＳＴ
ＦＴ１のゲート電極に接続されるゲートラインを形成
し、オーバーコート膜（酸化シリコン膜等）１３７を形
成した後、ＭＯＳＴＦＴ２のソース部窓開け後にスパッ
タリング法によるＭｏ−Ｔａ合金等の耐熱性金属でＭＯ
ＳＴＦＴ２のソース電極１２７及びアースラインを形成
する。更に、プラズマＣＶＤ、触媒ＣＶＤ等によりオー
バーコート膜（酸化シリコン／窒化シリコン積層膜な
ど）１３６を形成し、ＲＴＡ処理等の１０００℃、１０
〜２０秒のイオン活性化処理を行う。
【０２４７】次いで、図２７の（６）に示すように、Ｍ
ＯＳＴＦＴ１のソース／ドレイン部及びＭＯＳＴＦＴ２
のゲート部の窓開けを行い、ＭＯＳＴＦＴ１のドレイン
とＭＯＳＴＦＴ２のゲートを１％Ｓｉ入りＡｌ配線１２
８で接続し、同時にＭＯＳＴＦＴ１のソース電極とその
ソースに接続されるソースライン１２７を形成する。
【０２４８】次いで、図２７の（７）に示すように、オ
ーバーコート膜（酸化シリコン／フォスフィンシリケー
トガラス／窒化シリコン積層膜など）１３０を形成した
後、ＧＮＤラインの窓開けし、図２７の（８）に示すよ
うに、ゲート引き出し電極１５０や金属遮蔽膜１５１を
Ｎｂ蒸着後のエッチングで形成し、更に電界放出カソー
ド部を窓開けしてエミッタ１５３を露出させ、上述した
触媒ＡＨＡ処理の水素系活性種でクリーニングする。
【０２４９】＜ＦＥＤの構造例II＞図２８（Ａ）、
（Ｂ）、（Ｃ）に示すように、この構造例IIによれば、
ガラス等の基板１１１上に、上記の構造例Ｉと同様に、
本発明に基づいて上述した方法で形成された高結晶化
率、大粒径の多結晶性シリコン膜によって、スイッチン
グ用ＭＯＳＴＦＴ１と電流駆動用ＭＯＳＴＦＴ２のゲー
トチャンネル１１７、ソース領域１２０及びドレイン領
域１２１が形成されている。そして、ゲート絶縁膜１１
８上にゲート電極１１５、ソース及びドレイン領域上に
ソース電極１２７及びドレイン電極１２８が形成されて
いる。ＭＯＳＴＦＴ１のドレインとＭＯＳＴＦＴ２のゲ
ートとはドレイン電極１２８を介して接続されていると
共に、ＭＯＳＴＦＴ２のソース電極１２７との間に絶縁
膜１３６を介してキャパシタＣが形成され、かつ、ＭＯ
ＳＴＦＴ２のドレイン領域１２１はそのままＦＥＤ素子
のＦＥＣ（電界放出カソード）にまで延設され、エミッ
タ領域１５２として機能している。
【０２５０】各ＭＯＳＴＦＴは絶縁膜１３０で覆われ、
この絶縁膜上には、ＦＥＣのゲート引き出し電極１５０
と同一材料にて同一工程で接地用の金属遮蔽膜１５１が
形成され、各ＭＯＳＴＦＴ上を覆っている。ＦＥＣにお
いては、多結晶シリコン膜からなるエミッタ領域１５２
上に電界放出エミッタとなるｎ型多結晶ダイヤモンド膜
１６３が形成され、更にｍ×ｎ個の各エミッタに区画す
るための開口を有するように、絶縁膜１１８、１３７、
１３６及び１３０がパターニングされ、この上面にはゲ
ート引き出し電極１５０が被着されている。
【０２５１】また、このＦＥＣに対向して、バックメタ
ル１５５付きの蛍光体１５６をアノードとして形成した
ガラス基板等の基板１５７が設けられており、ＦＥＣと
の間は高真空に保持されている。
【０２５２】この構造のＦＥＣは、ゲート引き出し電極
１５０の開口下には、本発明に基づいて形成された多結
晶性シリコン膜１５２上に成長されたｎ型多結晶ダイヤ
モンド膜１６３が露出し、これがそれぞれ電子１５４を
放出する薄膜型のエミッタとして機能する。即ち、エミ
ッタの下地となる多結晶性シリコン膜１５２は、大粒径
（グレインサイズ数１００ｎｍ以上）のグレインからな
っているため、これをシードとしてその上にｎ型多結晶
性ダイヤモンド膜１６３を触媒ＣＶＤ等によって成長さ
せると、この多結晶性ダイヤモンド膜１６３はやはり大
粒径で成長し、表面が電子放出にとって有利な微細な凹
凸１６８を生じるように形成されるのである。
【０２５３】従って、エミッタが薄膜からなる面放出型
であるために、その形成が容易であると共に、エミッタ
性能も安定し、長寿命化が可能となる。
【０２５４】また、すべての能動素子（これには周辺駆
動回路及び画素表示部のＭＯＳＴＦＴとダイオードが含
まれる。）の上部にアース電位の金属遮蔽膜１５１（こ
の金属遮蔽膜は、ゲート引き出し電極１５０と同じ材料
（Ｎｂ、Ｔｉ／Ｍｏ等）、同じ工程で形成すると工程上
都合がよい。）が形成されているので、上述したと同様
に、ＭＯＳＴＦＴ上の絶縁層に金属遮蔽膜１５１を形成
してアース電位に落とし、チャージアップ防止が可能と
なり、エミッタ電流の暴走を防止でき、また、ＭＯＳＴ
ＦＴ上の絶縁層に金属遮蔽膜１５１が形成されているの
で、ＭＯＳＴＦＴへの光入射が防止され、ＭＯＳＴＦＴ
の動作不良は生じない。
【０２５５】次に、このＦＥＤの製造プロセスを説明す
ると、まず、図２９の（１）に示すように、上述した工
程を経て全面に多結晶性シリコン膜１１７を形成した
後、汎用フォトリソグラフィ及びエッチング技術により
ＭＯＳＴＦＴ１とＭＯＳＴＦＴ２及びエミッタ領域にア
イランド化し、プラズマＣＶＤ、触媒ＣＶＤ法等により
全面に保護用酸化シリコン膜１５９を形成する。
【０２５６】次いで、ＭＯＳＴＦＴ１、２のゲートチャ
ンネル不純物濃度の制御によるＶthの最適化のために、
イオン注入又はイオンドーピング法により全面にボロン
イオン８３を５×１０11ａｔｏｍｓ／ｃｍ2のドーズ量
でドーピングし、１×１０17ａｔｏｍｓ／ｃｃのアクセ
プタ濃度に設定する。
【０２５７】次いで、図２９の（２）に示すように、フ
ォトレジスト８２をマスクにして、イオン注入又はイオ
ンドーピング法によりＭＯＳＴＦＴ１、２のソース／ド
レイン部及びエミッタ領域に燐イオン７９を１×１０15
ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１
０20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ソース領
域１２０、ドレイン領域１２１、エミッタ領域１５２を
それぞれ形成した後、汎用フォトリソグラフィ及びエッ
チング技術によりエミッタ領域の保護用酸化シリコン膜
を除去する。
【０２５８】次いで、図２９の（３）に示すように、触
媒ＣＶＤによりエミッタ領域を形成する多結晶性シリコ
ン膜１５２をシードに、モノシランとメタン（ＣＨ4）
及びドーパントを適量比率混合し、表面に微細凹凸１６
８を有するｎ型多結晶性ダイヤモンド膜１６３をエミッ
タ領域に形成し、同時に他の酸化シリコン膜１５９及び
ガラス基板１１１上にはｎ型アモルファスダイヤモンド
膜１７０を形成する。
【０２５９】次いで、図２９の（４）に示すように、上
述した触媒ＡＨＡ処理時の水素系活性種により、アモル
ファスダイヤモンド膜１７０をエッチング除去し、酸化
シリコン膜１５９のエッチング除去後に触媒ＣＶＤ等に
よりゲート絶縁膜（酸化シリコン膜等）１１８を形成す
る。
【０２６０】次いで、図３０の（５）に示すように、ス
パッタリング法によるＭｏ−Ｔａ合金等の耐熱性金属に
よりＭＯＳＴＦＴ１、２のゲート電極１１５、ＭＯＳＴ
ＦＴ１のゲート電極に接続されるゲートラインを形成
し、オーバーコート膜（酸化シリコン膜等）１３７を形
成した後、ＭＯＳＴＦＴ２のソース部窓開け後にスパッ
タリング法によるＭｏ−Ｔａ合金等の耐熱性金属でＭＯ
ＳＴＦＴ２のソース電極１２７及びアースラインを形成
する。更に、プラズマＣＶＤ、触媒ＣＶＤ等によりオー
バーコート膜（酸化シリコン／窒化シリコン積層膜な
ど）１３６を形成し、ＲＴＡ等の１０００℃、１０〜２
０秒のイオン活性化処理を行う。
【０２６１】次いで、図３０の（６）に示すように、Ｍ
ＯＳＴＦＴ１のソース／ドレイン部及びＭＯＳＴＦＴ２
のゲート部の窓開けを行い、ＭＯＳＴＦＴ１のドレイン
とＭＯＳＴＦＴ２のゲートを１％Ｓｉ入りＡｌ配線１２
８で接続し、同時にＭＯＳＴＦＴ１のソース電極とその
ソースに接続されるソースライン１２７を形成する。
【０２６２】次いで、図３０の（７）に示すように、オ
ーバーコート膜（酸化シリコン／フォスフィンシリケー
トガラス／窒化シリコン積層膜など）１３０を形成した
後、ＧＮＤラインの窓開けし、図３０の（８）に示すよ
うに、ゲート引き出し電極１５０や金属遮蔽膜１５１を
Ｎｂ蒸着後のエッチングで形成し、更に電界放出カソー
ド部を窓開けしてエミッタ１６３を露出させ、上述した
触媒ＡＨＡ処理の水素系活性種でクリーニングする。
【０２６３】なお、上記において、多結晶性ダイヤモン
ド膜１６３を成膜する際、使用する原料ガスとしての炭
素含有化合物は、例えば １）メタン、エタン、プロパン、ブタン等のパラフィン
系炭化水素 ２）アセチレン、アリレン系のアセチレン系炭化水素 ３）エチレン、プロピレン、ブチレン等のオレフィン系
炭化水素 ４）ブタジエン等のジオレフィン系炭化水素 ５）シクロプロパン、シクロブタン、シクロペンタン、
シクロヘキサン等の脂環式炭化水素 ６）シクロブタジエン、ベンゼン、トルエン、キシレ
ン、ナフタリン等の芳香族炭化水素 ７）アセトン、ジエチルケトン、ベンゾフェノン等のケ
トン類 ８）メタノール、エタノール等のアルコール類 ９）トリメチルアミン、トリエチルアミン等のアミン類 １０）グラファイト、石炭、コークス等の炭素原子のみ
からなる物質 であってよく、これらは、１種を単独で用いることもで
きるし、２種以上を併用することもできる。
【０２６４】また、使用可能な不活性ガスは、例えばア
ルゴン、ヘリウム、ネオン、クリプトン、キセノン、ラ
ドンである。ドーパントとしては、例えばホウ素、リチ
ウム、窒素、リン、硫黄、塩素、ひ素、セレン、ベリリ
ウム等を含む化合物又は単体が使用可能であり、そのド
ーピング量は１０20ａｔｏｍｓ／ｃｃ以上であってよ
い。
【０２６５】第５の実施の形態 本実施の形態は、本発明を光電変換装置としての太陽電
池に適用したものである。以下にその製造例を示す。
【０２６６】まず、図３１の（１）に示すように、ステ
ンレス等の金属基板１１１上に、上述した触媒ＣＶＤ法
等によって、保護膜（図示せず）の形成後に、この上に
アモルファス又は微結晶カーボン薄膜１００Ａを形成す
る。
【０２６７】次いで、図３１の（２）に示すように、上
述した触媒ＡＨＡ処理によって、カーボン薄膜１００Ａ
をダイヤモンド構造のカーボン超微粒子層１００Ｂに変
化させる。
【０２６８】次いで、図３１の（３）に示すように、上
述した触媒ＣＶＤ法等によって、カーボン超微粒子層１
００Ｂをシードにｎ型多結晶性シリコン膜７を形成す
る。この多結晶性シリコン膜７は、上述のマルチ触媒Ａ
ＨＡ処理により形成してよく、高結晶化率、大粒径の錫
又は他のIV族元素（Ｇｅ、Ｐｂ）の単独又は混合物含有
のｎ型多結晶性シリコン膜として１００〜２００ｎｍ厚
に形成する。この多結晶性シリコン膜７には、リン等の
ｎ型不純物をＰＨ3等としてモノシランと共に供給して
例えば１×１０17〜１×１０18ａｔｏｍｓ／ｃｃ含有さ
せる。
【０２６９】次いで、図３２の（４）に示すように、多
結晶性シリコン膜７上に、これをシードにして触媒ＣＶ
Ｄ等により錫又は他のIV族元素（Ｇｅ、Ｐｂ）の単独又
は混合物含有のｉ型多結晶性シリコン膜１８０、錫又は
他のIV族元素（Ｇｅ、Ｐｂ）の単独又は混合物含有のｐ
型多結晶性シリコン膜１８１等を成長させ、光電変換層
を形成する。
【０２７０】例えば、触媒ＣＶＤにより、モノシランに
水素化錫（ＳｎＨ4）を適量比率で混合してｉ型の大粒
径の錫含有多結晶性シリコン膜１８０を２〜５μｍ厚に
成長させ、この上に、モノシランにｐ型不純物ボロン
（Ｂ2Ｈ6など）と水素化錫（ＳｎＨ4）を適量比率混合
して、例えば１×１０17〜１×１０18ａｔｏｍｓ／ｃｃ
含有させたｐ型の大粒径の錫含有多結晶性シリコン膜１
８１を１００〜２００ｎｍ厚に形成する。この時にそれ
ぞれの膜中に錫又は他のIV族元素（Ｇｅ、Ｐｂ）の単独
又は混合物、例えば錫を１×１０16ａｔｏｍｓ／ｃｃ以
上、好ましくは１×１０18〜１×１０20ａｔｏｍｓ／ｃ
ｃ含有させることにより、結晶粒界に存在する結晶不整
及び応力を低減させるので、キャリア移動度向上を図る
ことができる（これは、ｎ型又はｐ型多結晶性シリコン
膜７、１８１を形成する場合も同様である）。
【０２７１】また、上述したマルチ触媒ＡＨＡ処理を行
ってよい。例えば、触媒ＣＶＤでｎ型又はｐ型の錫含有
多結晶性シリコン膜を２０〜５０ｎｍ厚に成長させた
後、触媒ＡＨＡ処理を行い、触媒ＣＶＤでｎ型又はｐ型
の錫含有多結晶性シリコン膜を２０〜５０ｎｍ厚に成長
させ、触媒ＡＨＡ処理後、更に触媒ＣＶＤでｎ型又はｐ
型の錫含有多結晶性シリコン膜を２０〜５０ｎｍに成長
させた後、触媒ＡＨＡ処理を行うように、各処理を必要
回数繰り返す方法で成膜してもよい（これはｉ型多結晶
性シリコン膜１８０の場合も同様である）。この方法に
よって、より大きい粒径の錫含有多結晶性シリコン膜を
形成できる。また、成膜途中で原料ガス供給量を増加し
て、高速成膜としてもよい。
【０２７２】次いで、図３２の（５）に示すように、上
記の方法で形成したｎ−ｉ−ｐ接合の大粒径の錫含有多
結晶性シリコン膜の全面に、透明電極１８２を形成す
る。例えば、汎用スパッタリング技術により、無反射コ
ート用のＩＴＯ（Indium Tin Oxide）又はＩＺＯ（Indi
um Zinc Oxide）等の透明電極１８２を１００〜１５０
ｎｍ厚に形成する。そして、この上に、汎用スパッタリ
ング技術により、メタルマスクを用いて、所定領域に銀
等のくし型電極１８３を１００〜１５０ｎｍ厚に形成す
る。
【０２７３】なお、上記の膜は錫又は他のIV族元素を必
ずしも含有していなくてもよいが、この場合も上記と同
様に製造することができる。また、上記のｎ−ｉ−ｐ接
合構造以外にも、ｐ−ｉ−ｎ接合、ｐ−ｎ接合、ｎ−ｐ
接合等の構造も同様に作製することができる。
【０２７４】本実施の形態による太陽電池は、本発明に
基づく大粒径の多結晶性シリコン膜によって、高キャリ
ア移動度で変換効率の大きい光電変換薄膜を形成でき、
良好な表面テクスチャ構造と裏面テクスチャ構造が形成
されるので、光封じ込め効果が高く、変換効率の大きい
光電変換薄膜を形成できる。これはまた、太陽電池に限
らず、電子写真用の感光体ドラム等の薄膜光電変換装置
にも有利に利用することができる。
【０２７５】これに比べて、従来のこの種の光電変換装
置では、ＲＦプラズマＣＶＤ、ＶＨＦプラズマＣＶＤ等
によりアモルファスカーボン薄膜を形成し、プラズマ水
素処理でカーボン超微粒子を形成してこれを多結晶シリ
コン結晶成長の核として大粒径多結晶シリコン膜を形成
しており、ｎ型多結晶シリコン層とｉ型多結晶シリコン
活性層及びｐ型多結晶シリコン層を連続成膜し、その全
面にＩＴＯ膜を積層し、最後にくし型電極を形成して、
２μｍ厚程度の薄膜多結晶性シリコン太陽電池を得てい
る。
【０２７６】ところが、この従来法では、次のような欠
点を回避できない。 １）ＲＦプラズマＣＶＤ、ＶＨＦプラズマＣＶＤ法等に
よる低温形成の結晶質シリコン系薄膜は、そのエネルギ
ーが低いので、原料ガスの化学的分解反応やプラズマ水
素処理が不十分になりやすく、結晶粒径が小さいので、
移動度が小さく、しかも粒界の多さやピンホール等のた
めに局部的な電気的ショート又はリークによる過剰電流
が発生しやすく、光電変換層として必要な数μｍの膜厚
に堆積させたときに膜の内部応力や歪が大きくなって、
最悪の場合には膜が剥離してしまうという問題がある。
これによって、光電変換層の製造歩留や信頼性を著しく
低下させ、それを含む光電変換装置の実用化を目指す上
で大きな支障となる。 ２）ＲＦプラズマＣＶＤ、ＶＨＦプラズマＣＶＤ等のプ
ラズマＣＶＤ法はエネルギーが低いので、原料ガスの利
用効率が５〜１０％と低い。このために、生産性が低
く、コストダウンしにくい。
【０２７７】以上に述べた本発明の実施の形態は、本発
明の技術的思想に基づいて種々変形が可能である。
【０２７８】例えば、上述した触媒ＣＶＤ法と触媒ＡＨ
Ａ処理の繰り返し回数や各条件は種々変更してよく、用
いる基板等の材質も上述したものに限定されることはな
い。
【０２７９】また、本発明は、表示部等の内部回路や周
辺駆動回路及び映像信号処理回路及びメモリー等のＭＯ
ＳＴＦＴに好適なものであるが、それ以外にもダイオー
ドなどの素子の能動領域や、抵抗、キャパシタンス（容
量）、配線、インダクタンス等の受動領域を本発明によ
る多結晶性シリコン膜で形成することも可能である。
【０２８０】
【発明の作用効果】本発明は上述したように、基体上に
アモルファスカーボン又は微結晶カーボン又はこれらの
混合物からなるカーボン薄膜を形成し、水素又は水素含
有ガスを加熱された触媒体に接触させ、これによって生
成した水素系活性種を前記カーボン薄膜に作用させてア
ニールを行い、ダイヤモンド構造のカーボン超微粒子を
形成し、このカーボン超微粒子上に半導体材料薄膜を気
相成長させているので、次の（１）〜（４）に示すよう
な顕著な作用効果が得られる。
【０２８１】（１）触媒ＡＨＡ処理により大量の高温の
水素系分子、水素系原子、活性化水素イオン等の水素系
活性種を前記カーボン薄膜に対し吹き付け等で作用させ
ているので、高温の熱触媒体の輻射熱による加熱も加わ
って、次の顕著な効果を示す。
【０２８２】この触媒ＡＨＡ処理は、減圧下で、水素を
高温の触媒体に接触させて、大量の高温の水素系活性種
（水素系分子、水素系原子、活性化水素イオン等）を生
成し、これを基板上に形成したアモルファスカーボン膜
又は微結晶カーボン膜に吹き付けると、大量の高温の水
素系活性種（水素系分子、水素系原子、活性化水素イオ
ン等）が有する熱エネルギーがその膜等に移動して、そ
の膜等の温度を局部的に上昇させ、アモルファスカーボ
ン膜や微結晶カーボン膜中のアモルファス成分が水素系
活性種の還元作用による選択的エッチングにより除去さ
れると共に結晶化して、アモルファスカーボン膜又は微
結晶カーボン膜表面又は基板上に、ダイヤモンド構造を
有するカーボン超微粒子（クラスタ）を確実に安定して
点在させることができ、これを次の多結晶性シリコン等
の成長の核（シード）として有効に働かせることができ
る。
【０２８３】（２）こうして触媒ＡＨＡ処理されて得ら
れるダイヤモンド構造のカーボン超微粒子をシードとし
て、この上に半導体材料薄膜が多結晶化され易い状態で
（多結晶性半導体薄膜として）成長し易くなり、特に次
の触媒ＡＨＡ処理及び気相成長により、上記多結晶性半
導体薄膜上に気相成長されたシリコン膜等はこの多結晶
性半導体薄膜をシードとして結晶化が促進されるので、
目的とする高結晶化率、高品質の多結晶性半導体薄膜を
得ることができる。即ち、触媒ＡＨＡ処理により、例え
ば触媒ＣＶＤで成膜されたシリコン膜にアモルファス成
分が存在していると、これがエッチング除去されて、そ
の上に気相成長するシリコン膜は下地のダイヤモンド構
造のカーボン超微粒子をシード（核）にしてより多結晶
シリコン膜化し易く、更には、同様の触媒ＡＨＡ処理と
気相成長とを繰り返すと、大量の高温の水素系活性種
（水素系分子、水素系原子、活性化水素イオン等）が有
する熱エネルギーがその膜等に移動して、その膜等の温
度を局部的に上昇させ、アモルファスシリコンや微結晶
シリコンは多結晶化し、多結晶性シリコンは高結晶化し
て、高結晶化率、大粒径の多結晶性シリコン膜を形成す
ることができる。この結果、トップゲート型のみなら
ず、ボトムゲート型、デュアルゲート型ＭＯＳＴＦＴで
も、高いキャリア（電子／正孔）移動度の大粒径の多結
晶性シリコン膜等が得られるために、この高性能の多結
晶性シリコン等の半導体を使用した高速、高電流密度の
半導体装置、電気光学装置、更には高効率の太陽電池等
の製造が可能となる。
【０２８４】（３）この触媒ＡＨＡ処理は、プラズマの
発生なしに行えるので、プラズマによるダメージがな
く、またプラズマ処理に比べ、シンプルで安価な装置を
実現できる。
【０２８５】（４）基体温度を低温化しても、上記した
高温の水素系分子等のエネルギーが大きいために、目的
とするダイヤモンド構造のカーボン超微粒子が確実に安
定して得られることから、基体温度を低温化しても、目
的とする多結晶性半導体薄膜がカーボン超微粒子をシー
ドに効率良く成長し、従って大型で安価な低歪点の絶縁
基板（ガラス基板、耐熱性樹脂基板等）を使用でき、こ
の点でもコストダウンが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるＭＯＳＴＦＴ
の製造プロセスを工程順に示す断面図である。
【図２】同、製造プロセスを工程順に示す断面図であ
る。
【図３】同、製造プロセスを工程順に示す断面図であ
る。
【図４】同、製造プロセスを工程順に示す断面図であ
る。
【図５】同、製造に用いる触媒ＣＶＤ及び触媒ＡＨＡ処
理用の装置の一状態での概略断面図である。
【図６】同、装置の他の状態での概略断面図である。
【図７】同、装置を用いた処理時のガス流量のタイミン
グチャートである。
【図８】同、装置のガス供給系の概略図である。
【図９】同、処理により得られた半導体膜のラマンスペ
クトルを比較して示すグラフである。
【図１０】同、半導体薄膜の結晶化率を比較して示すグ
ラフである。
【図１１】同、触媒体及びこの支持体の純度による膜中
の重金属濃度を比較して示すグラフである。
【図１２】本発明の第２の実施の形態によるＬＣＤの製
造プロセスを工程順に示す断面図である。
【図１３】同、製造プロセスを工程順に示す断面図であ
る。
【図１４】同、製造プロセスを工程順に示す断面図であ
る。
【図１５】同、製造プロセスを工程順に示す断面図であ
る。
【図１６】同、ＬＣＤの全体の概略レイアウトを示す斜
視図である。
【図１７】同、ＬＣＤの等価回路図である。
【図１８】同、ＬＣＤの他の製造プロセスを工程順に示
す断面図である。
【図１９】同、製造プロセスを工程順に示す断面図であ
る。
【図２０】同、ＬＣＤのＭＯＳＴＦＴを各種示す断面図
である。
【図２１】本発明の第３の実施の形態による有機ＥＬ表
示装置の要部の等価回路図（Ａ）、同要部の拡大断面図
（Ｂ）及び同画素周辺部の断面図（Ｃ）である。
【図２２】同、有機ＥＬ表示装置の製造プロセスを工程
順に示す断面図である。
【図２３】同、他の有機ＥＬ表示装置の要部の等価回路
図（Ａ）、同要部の拡大断面図（Ｂ）及び同画素周辺部
の断面図（Ｃ）である。
【図２４】同、有機ＥＬ表示装置の製造プロセスを工程
順に示す断面図である。
【図２５】本発明の第４の実施の形態によるＦＥＤの要
部の等価回路図（Ａ）、同要部の拡大断面図（Ｂ）及び
同要部の概略平面図（Ｃ）である。
【図２６】同、ＦＥＤの製造プロセスを工程順に示す断
面図である。
【図２７】同、製造プロセスを工程順に示す断面図であ
る。
【図２８】同、他のＦＥＤの要部の等価回路図（Ａ）、
同要部の拡大断面図（Ｂ）及び同要部の平面図（Ｃ）で
ある。
【図２９】同、ＦＥＤの製造プロセスを工程順に示す断
面図である。
【図３０】同、製造プロセスを工程順に示す断面図であ
る。
【図３１】本発明の第５の実施の形態による太陽電池の
製造プロセスを工程順に示す断面図である。
【図３２】同、製造プロセスを工程順に示す断面図であ
る。
【符号の説明】
１、６１、９８、１１１、１５７…基板、７、６７…多
結晶性シリコン膜、１４、６７、１１７…チャンネル、
１５、７５、１０２、１０５、１１５…ゲート電極、
８、６８、１０３、１０４、１０６、１１８…ゲート絶
縁膜、２０、２１、８０、８１、１２０、１２１…ｎ+
型ソース又はドレイン領域、２４、２５、８４、８５…
ｐ+型ソース又はドレイン領域、２７、２８、８６、９
２、１３０、１３６、１３７…絶縁膜、２９、３０、８
７、８８、８９、９０、９１、９３、９７、１２７、１
２８、１３１…電極、４０…原料ガス、４２…シャワー
ヘッド、４４…成膜室、４５…サセプタ、４６…触媒
体、４７…シャッター、４８…触媒体電源、９４、９６
…配向膜、９５…液晶、９９…カラーフィルタ層、１０
０Ａ…アモルファス又は微結晶カーボン薄膜、１００Ｂ
…ダイヤモンド構造のカーボン超微粒子層、１００’、
１４０…ブラックマスク層、１３２、１３３…有機発光
層、１３４、１３５、１４４…陽極、１３８、１４１、
１４２、１７１…陰極、１５０…ゲート引き出し電極
（ゲートライン）、１５１…遮蔽膜、１５２…エミッ
タ、１５３…ｎ型多結晶性シリコン膜、１５５…バック
メタル、１５６…蛍光体、１５８、１６８…微細凹凸、
１６３…ｎ型多結晶性ダイヤモンド膜、１８０…ｉ型多
結晶性シリコン膜、１８１…ｐ型多結晶性シリコン膜、
１８２…透明電極、１８３…くし型電極
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/205 Ｈ０１Ｌ 21/205 ５Ｆ０５２ 29/786 29/78 ６１８Ａ ５Ｆ１１０ 21/336 ６２６Ｃ 31/04 31/04 Ｘ Ｆターム(参考） 2H092 JA24 KA04 KA12 KB22 KB24 KB25 MA05 MA08 MA19 MA27 NA07 NA26 PA08 PA09 PA13 4K030 AA06 AA09 AA17 BA27 BA30 BB04 CA04 DA08 FA10 KA49 LA15 5C094 AA25 AA43 AA44 AA53 BA03 BA12 BA23 BA27 BA32 BA34 CA19 CA24 DA09 DA13 EA04 EA05 EB02 FA01 FA02 FB01 FB02 FB12 FB14 FB15 GB10 5F045 AA03 AA08 AB03 AB07 AB32 AB33 AB35 AC01 AC07 AC12 AC16 AC17 AC19 AD05 AD06 AD07 AD08 AD09 AD10 AD11 AD12 AE03 AE05 AE07 AE09 CA09 CA15 DP05 EK09 HA06 5F051 AA03 AA04 AA05 CA11 CA14 CA32 CB12 GA02 5F052 AA06 AA11 CA04 DA01 DA10 DB01 DB03 DB07 EA16 FA19 HA08 JA01 JA09 5F110 AA01 AA14 AA16 AA17 BB02 BB04 CC02 CC08 DD01 DD02 DD03 DD12 DD13 DD14 DD17 EE06 EE09 EE30 EE38 EE44 EE45 FF02 FF03 FF09 FF23 FF29 FF30 FF32 GG01 GG02 GG03 GG13 GG16 GG19 GG25 GG32 GG34 GG44 GG51 GG52 HJ01 HJ04 HJ12 HJ13 HJ23 HL03 HL04 HL06 HL07 HL11 HL23 HL24 HM15 NN03 NN04 NN23 NN24 NN25 NN27 NN35 NN36 NN44 NN46 NN54 NN71 NN73 PP02 PP36 PP40 QQ11 QQ24

Claims (61)

    【特許請求の範囲】
  1. 【請求項１】 基体上に多結晶性半導体薄膜を形成する
    に際し、 前記基体上にアモルファスカーボン又は微結晶カーボン
    又はこれらの混合物からなるカーボン薄膜を形成する工
    程と、 水素又は水素含有ガスを加熱された触媒体に接触させ、
    これによって生成した水素系活性種を前記カーボン薄膜
    に作用させてアニールを行い、ダイヤモンド構造のカー
    ボン超微粒子を形成する工程と、 このカーボン超微粒子上に半導体材料薄膜を気相成長さ
    せる工程とを経て前記多結晶性半導体薄膜を得る、多結
    晶性半導体薄膜の形成方法。
  2. 【請求項２】 基体上に多結晶性半導体薄膜を有する半
    導体装置を製造するに際し、 前記基体上にアモルファスカーボン又は微結晶カーボン
    又はこれらの混合物からなるカーボン薄膜を形成する工
    程と、 水素又は水素含有ガスを加熱された触媒体に接触させ、
    これによって生成した水素系活性種を前記カーボン薄膜
    に作用させてアニールを行い、ダイヤモンド構造のカー
    ボン超微粒子を形成する工程と、 このカーボン超微粒子上に半導体材料薄膜を気相成長さ
    せる工程とを経て前記多結晶性半導体薄膜を得る、半導
    体装置の製造方法。
  3. 【請求項３】 前記カーボン薄膜を気相成長法又は物理
    的成膜法によって形成し、前記半導体材料薄膜を気相成
    長法によって形成する、請求項１又は２に記載した方
    法。
  4. 【請求項４】 原料ガス及び水素又は水素含有ガスの少
    なくとも一部を加熱された触媒体に接触させて触媒的に
    分解させ、これによって生成したラジカル、イオン等の
    反応種を基体上に堆積させて、前記カーボン薄膜及び／
    又は前記半導体材料薄膜を気相成長させる、請求項１又
    は２に記載した方法。
  5. 【請求項５】 前記半導体材料薄膜の気相成長後に、水
    素又は水素含有ガスを加熱された触媒体に接触させ、こ
    れによって生成した高温の水素系分子、水素系原子、活
    性化水素イオン等の水素系活性種を前記半導体材料薄膜
    に作用させてアニールを行い、必要あれば、前記半導体
    材料薄膜と同様の半導体材料薄膜の気相成長と前記アニ
    ールとを繰り返す、請求項４に記載した方法。
  6. 【請求項６】 前記加熱触媒体に前記水素又は水素含有
    ガスの少なくとも一部を接触させ、これによって生成し
    た高温の水素系分子、水素系原子、活性化水素イオン等
    の水素系活性種を前記カーボン薄膜又は前記半導体材料
    薄膜に作用させてアニールを行う、請求項１又は２に記
    載した方法。
  7. 【請求項７】 加熱された前記触媒体に、原料ガス及び
    水素系キャリアガスの少なくとも一部を接触させて触媒
    的に分解させ、これによって生成したラジカル、イオン
    等の反応種を加熱された前記基体上に堆積させて前記カ
    ーボン薄膜又は前記半導体材料薄膜を気相成長させた
    後、前記原料ガスの供給を停止し、加熱された触媒体に
    前記水素系キャリアガスの少なくとも一部を接触させ、
    これによって生成した高温の水素系分子、水素系原子、
    活性化水素イオン等の水素系活性種を前記カーボン薄膜
    又は前記半導体材料薄膜に作用させてアニールを行う、
    請求項１、２又は５に記載した方法。
  8. 【請求項８】 前記気相成長時の水素又は水素含有ガス
    供給量よりも前記アニール時の水素又は水素含有ガス供
    給量を多くする、請求項７に記載した方法。
  9. 【請求項９】 タングステン、トリア含有タングステ
    ン、モリブデン、白金、パラジウム、バナジウム、シリ
    コン、アルミナ、金属を付着したセラミックス、及び炭
    化ケイ素からなる群より選ばれた少なくとも１種の材料
    によって、前記触媒体を形成する、請求項１又は２に記
    載した方法。
  10. 【請求項１０】 前記触媒体及びこれを支持する支持体
    の純度を９９．９９ｗｔ％以上、好ましくは９９．９９
    ９ｗｔ％又はそれ以上とする、請求項１又は２に記載し
    た方法。
  11. 【請求項１１】 前記多結晶性半導体薄膜が多結晶性シ
    リコン膜、多結晶性ゲルマニウム膜、多結晶性シリコン
    ゲルマニウム膜、多結晶性炭化ケイ素膜からなり、か
    つ、前記水素又は水素含有ガスが水素又は水素と不活性
    なガスとの混合ガスからなる、請求項１又は２に記載し
    た方法。
  12. 【請求項１２】 前記半導体薄膜に錫等のIV族元素の少
    なくとも１種を適量含有させる、請求項１１に記載した
    方法。
  13. 【請求項１３】 前記多結晶性半導体薄膜によって、薄
    膜絶縁ゲート型電界効果トランジスタのチャンネル、ソ
    ース及びドレイン領域、又は配線、抵抗、容量又は電子
    放出体等を形成する、請求項１又は２に記載した方法。
  14. 【請求項１４】 前記チャンネル、ソース及びドレイン
    領域の形成後に、これらの領域に対し、水素又は水素含
    有ガスを加熱された触媒体に接触させることによって生
    成した水素系活性種を作用させる、請求項１３に記載し
    た方法。
  15. 【請求項１５】 シリコン半導体装置、シリコン半導体
    集積回路装置、シリコン−ゲルマニウム半導体装置、シ
    リコン−ゲルマニウム半導体集積回路装置、化合物半導
    体装置、化合物半導体集積回路装置、炭化ケイ素半導体
    装置、炭化ケイ素半導体集積回路装置、液晶表示装置、
    有機又は無機エレクトロルミネセンス表示装置、フィー
    ルドエミッションディスプレイ（ＦＥＤ）装置、発光ポ
    リマー表示装置、発光ダイオード表示装置、ＣＣＤエリ
    ア／リニアセンサ装置、ＭＯＳセンサ装置、太陽電池装
    置用の薄膜を製造する、請求項１又は２に記載した方
    法。
  16. 【請求項１６】 内部回路及び周辺回路を有する半導体
    装置、固体撮像装置、電気光学装置等の製造に際し、こ
    れらの少なくとも一部を構成する薄膜絶縁ゲート型電界
    効果トランジスタのチャンネル、ソース及びドレイン領
    域を前記多結晶性半導体薄膜によって形成する、請求項
    １５に記載した方法。
  17. 【請求項１７】 各色用の有機又は無機エレクトロルミ
    ネセンス層の下層にそれぞれ、前記薄膜絶縁ゲート型電
    界効果トランジスタのドレイン又はソースと接続された
    陰極又は陽極を有する、請求項１６に記載した方法。
  18. 【請求項１８】 前記薄膜絶縁ゲート型電界効果トラン
    ジスタを含む能動素子上も前記陰極が覆い、或いは前記
    各色用の有機又は無機エレクトロルミネセンス層の各層
    上及び各層間の全面に前記陰極又は陽極が被着されてい
    る装置を製造する、請求項１７に記載した方法。
  19. 【請求項１９】 前記各色用の前記有機又は無機エレク
    トロルミネセンス層間にブラックマスク層を形成する、
    請求項１７に記載した方法。
  20. 【請求項２０】 フィールドエミッションディスプレイ
    装置のエミッタを、前記多結晶性半導体薄膜を介して前
    記薄膜絶縁ゲート型電界効果トランジスタのドレインに
    接続すると共に前記多結晶性半導体薄膜上に成長された
    ｎ型多結晶性半導体膜又は多結晶性ダイヤモンド膜によ
    って形成する、請求項１６に記載した方法。
  21. 【請求項２１】 前記薄膜絶縁ゲート型電界効果トラン
    ジスタを含む能動素子上にアース電位の遮蔽膜を形成す
    る、請求項２０に記載した方法。
  22. 【請求項２２】 前記遮蔽膜を前記フィールドエミッシ
    ョンディスプレイ装置のゲート引き出し電極と同一材料
    で同一工程により形成する、請求項２１に記載した方
    法。
  23. 【請求項２３】 ダイヤモンド構造のカーボン超微粒子
    をシードにして形成された多結晶性半導体薄膜。
  24. 【請求項２４】 ダイヤモンド構造のカーボン超微粒子
    をシードにして形成された多結晶性半導体薄膜を有する
    半導体装置。
  25. 【請求項２５】 前記多結晶性半導体薄膜が多結晶性シ
    リコン膜、多結晶性ゲルマニウム膜、多結晶性シリコン
    ゲルマニウム膜、多結晶性炭化ケイ素膜からなる、請求
    項２３又は２４に記載した多結晶性半導体薄膜又は半導
    体装置。
  26. 【請求項２６】 前記多結晶性半導体薄膜が錫等のIV族
    元素の少なくとも１種を適量含有する、請求項２５に記
    載した多結晶性半導体薄膜又は半導体装置。
  27. 【請求項２７】 前記多結晶性半導体薄膜によって、薄
    膜絶縁ゲート型電界効果トランジスタのチャンネル、ソ
    ース及びドレイン領域、又は配線、抵抗、容量又は電子
    放出体等が形成される、請求項２３又は２４に記載した
    多結晶性半導体薄膜又は半導体装置。
  28. 【請求項２８】 シリコン半導体装置、シリコン半導体
    集積回路装置、シリコン−ゲルマニウム半導体装置、シ
    リコン−ゲルマニウム半導体集積回路装置、化合物半導
    体装置、化合物半導体集積回路装置、炭化ケイ素半導体
    装置、炭化ケイ素半導体集積回路装置、液晶表示装置、
    有機又は無機エレクトロルミネセンス表示装置、フィー
    ルドエミッションディスプレイ（ＦＥＤ）装置、発光ポ
    リマー表示装置、発光ダイオード表示装置、ＣＣＤエリ
    ア／リニアセンサ装置、ＭＯＳセンサ装置、太陽電池装
    置用である、請求項２３又は２４に記載した多結晶性半
    導体薄膜又は半導体装置。
  29. 【請求項２９】 内部回路及び周辺回路を有する半導体
    装置、固体撮像装置、電気光学装置等において、これら
    の少なくとも一部を構成する薄膜絶縁ゲート型電界効果
    トランジスタのチャンネル、ソース及びドレイン領域が
    前記多結晶性半導体薄膜によって形成されている、請求
    項２８に記載した多結晶性半導体薄膜又は半導体装置。
  30. 【請求項３０】 各色用の有機又は無機エレクトロルミ
    ネセンス層の下層にそれぞれ、前記薄膜絶縁ゲート型電
    界効果トランジスタのドレイン又はソースと接続された
    陰極又は陽極を有する、請求項２９に記載した多結晶性
    半導体薄膜又は半導体装置。
  31. 【請求項３１】 前記薄膜絶縁ゲート型電界効果トラン
    ジスタを含む能動素子上も前記陰極が覆い、或いは前記
    各色用の有機又は無機エレクトロルミネセンス層の各層
    上及び各層間の全面に前記陰極又は陽極が被着されてい
    る、請求項３０に記載した多結晶性半導体薄膜又は半導
    体装置。
  32. 【請求項３２】 前記各色用の前記有機又は無機エレク
    トロルミネセンス層間にブラックマスク層が形成されて
    いる、請求項３０に記載した多結晶性半導体薄膜又は半
    導体装置。
  33. 【請求項３３】 フィールドエミッションディスプレイ
    装置のエミッタが、前記多結晶性半導体薄膜を介して前
    記薄膜絶縁ゲート型電界効果トランジスタのドレインに
    接続されると共に前記多結晶性半導体薄膜上に成長され
    たｎ型多結晶性半導体膜又は多結晶性ダイヤモンド膜に
    よって形成されている、請求項２９に記載した多結晶性
    半導体薄膜又は半導体装置。
  34. 【請求項３４】 前記薄膜絶縁ゲート型電界効果トラン
    ジスタを含む能動素子上にアース電位の遮蔽膜が形成さ
    れている、請求項３３に記載した多結晶性半導体薄膜又
    は半導体装置。
  35. 【請求項３５】 前記遮蔽膜が前記フィールドエミッシ
    ョンディスプレイ装置のゲート引き出し電極と同一材料
    で同一工程により形成される、請求項３４に記載した多
    結晶性半導体薄膜又は半導体装置。
  36. 【請求項３６】 基体上に多結晶性半導体薄膜を形成す
    るための装置であって、 アモルファスカーボン又は微結晶カーボン又はこれらの
    混合物からなるカーボン薄膜の形成手段と、 水素又は水素含有ガス供給手段と、 前記多結晶性半導体薄膜となる半導体材料薄膜の原料ガ
    スの供給手段と、 触媒体と、 触媒体加熱手段と、 基体加熱手段と を有する、多結晶性半導体薄膜の形成装置。
  37. 【請求項３７】 基体上に多結晶性半導体薄膜を有する
    半導体装置を製造するための装置であって、 アモルファスカーボン又は微結晶カーボン又はこれらの
    混合物からなるカーボン薄膜の形成手段と、 水素又は水素含有ガス供給手段と、 前記多結晶性半導体薄膜となる半導体材料薄膜の原料ガ
    スの供給手段と、 触媒体と、 触媒体加熱手段と、 基体加熱手段とを有する、半導体装置の製造装置。
  38. 【請求項３８】 前記カーボン薄膜が気相成長法又は物
    理的成膜法によって、前記半導体材料薄膜が気相成長法
    によって形成される、請求項３６又は３７に記載した装
    置。
  39. 【請求項３９】 原料ガス及び水素又は水素含有ガスの
    少なくとも一部を加熱された触媒体に接触させて触媒的
    に分解させ、これによって生成したラジカル、イオン等
    の反応種を基体上に堆積させて、前記カーボン薄膜及び
    ／又は前記半導体材料薄膜を気相成長させる、請求項３
    ６又は３７に記載した装置。
  40. 【請求項４０】 原料ガス及び水素又は水素含有ガスの
    少なくとも一部を加熱された前記触媒体に接触させて触
    媒的に分解させ、これによって生成したラジカル、イオ
    ン等の反応種を前記基体上に堆積させることにより前記
    カーボン薄膜又は前記半導体材料薄膜を気相成長させた
    後、原料ガスの供給を停止し、水素又は水素含有ガスの
    少なくとも一部を加熱された前記触媒体に接触させ、こ
    れによって生成した高温の水素系分子、水素系原子、活
    性化水素イオン等の水素系活性種を前記カーボン薄膜又
    は前記半導体材料薄膜に作用させるアニール工程を行
    い、更に、この半導体材料薄膜のアニール工程と、前記
    半導体材料薄膜と同様の半導体材料薄膜の気相成長工程
    とを繰り返すために、前記原料ガス供給手段と前記水素
    又は水素含有ガス供給手段とを制御する制御手段を有す
    る、請求項３９に記載した装置。
  41. 【請求項４１】 前記加熱触媒体に前記水素又は水素含
    有ガスの少なくとも一部を接触させ、これによって生成
    した高温の水素系分子、水素系原子、活性化水素イオン
    等の水素系活性種を前記カーボン薄膜又は前記半導体材
    料薄膜に作用させてアニールを行う、請求項３６又は３
    ７に記載した装置。
  42. 【請求項４２】 加熱された前記触媒体に、原料ガス及
    び水素系キャリアガスの少なくとも一部を接触させて触
    媒的に分解させ、これによって生成したラジカル、イオ
    ン等の反応種を加熱された前記基体上に堆積させて前記
    カーボン薄膜又は前記半導体材料薄膜を気相成長させた
    後、前記原料ガスの供給を停止し、加熱された触媒体に
    前記水素系キャリアガスの少なくとも一部を接触させ、
    これによって生成した高温の水素系分子、水素系原子、
    活性化水素イオン等の水素系活性種を前記カーボン薄膜
    又は前記半導体材料薄膜に作用させてアニールを行う、
    請求項３６、３７、４０又は４１に記載した装置。
  43. 【請求項４３】 前記カーボン薄膜又は前記半導体材料
    薄膜の気相成長時の水素又は水素含有ガス供給量よりも
    前記アニール時の水素又は水素含有ガス供給量が多くさ
    れる、請求項４２に記載した装置。
  44. 【請求項４４】 タングステン、トリア含有タングステ
    ン、モリブデン、白金、パラジウム、バナジウム、シリ
    コン、アルミナ、金属を付着したセラミックス、及び炭
    化ケイ素からなる群より選ばれた少なくとも１種の材料
    によって、前記触媒体が形成されている、請求項３６又
    は３７に記載した装置。
  45. 【請求項４５】 前記触媒体及びこれを支持する支持体
    の純度を９９．９９ｗｔ％以上、好ましくは９９．９９
    ９ｗｔ％又はそれ以上とする、請求項３６又は３７に記
    載した装置。
  46. 【請求項４６】 前記多結晶性半導体薄膜が多結晶性シ
    リコン膜、多結晶性ゲルマニウム膜、多結晶性シリコン
    ゲルマニウム膜、多結晶性炭化ケイ素膜からなり、か
    つ、前記水素又は水素含有ガスが水素又は水素と不活性
    なガスとの混合ガスからなる、請求項３６又は３７に記
    載した装置。
  47. 【請求項４７】 前記多結晶性半導体薄膜に錫等のIV族
    元素の少なくとも１種を適量含有させる、請求項４６に
    記載した装置。
  48. 【請求項４８】 前記多結晶性半導体薄膜によって、薄
    膜絶縁ゲート型電界効果トランジスタのチャンネル、ソ
    ース及びドレイン領域、又は配線、抵抗、容量又は電子
    放出体等を形成する、請求項３６又は３７に記載した装
    置。
  49. 【請求項４９】 シリコン半導体装置、シリコン半導体
    集積回路装置、シリコン−ゲルマニウム半導体装置、シ
    リコン−ゲルマニウム半導体集積回路装置、化合物半導
    体装置、化合物半導体集積回路装置、炭化ケイ素半導体
    装置、炭化ケイ素半導体集積回路装置、液晶表示装置、
    有機又は無機エレクトロルミネセンス表示装置、フィー
    ルドエミッションディスプレイ（ＦＥＤ）装置、発光ポ
    リマー表示装置、発光ダイオード表示装置、ＣＣＤエリ
    ア／リニアセンサ装置、ＭＯＳセンサ装置、太陽電池装
    置用の薄膜を製造する、請求項３６又は３７に記載した
    装置。
  50. 【請求項５０】 内部回路及び周辺回路を有する半導体
    装置、固体撮像装置、電気光学装置等の製造に際し、こ
    れらの少なくとも一部を構成する薄膜絶縁ゲート型電界
    効果トランジスタのチャンネル、ソース及びドレイン領
    域を前記多結晶性半導体薄膜によって形成する、請求項
    ４９に記載した装置。
  51. 【請求項５１】 各色用の有機又は無機エレクトロルミ
    ネセンス層の下層にそれぞれ、前記薄膜絶縁ゲート型電
    界効果トランジスタのドレイン又はソースと接続された
    陰極又は陽極を有する装置を製造する、請求項５０に記
    載した装置。
  52. 【請求項５２】 前記薄膜絶縁ゲート型電界効果トラン
    ジスタを含む能動素子上も前記陰極が覆い、或いは前記
    各色用の有機又は無機エレクトロルミネセンス層の各層
    上及び各層間の全面に前記陰極又は陽極が被着されてい
    る装置を製造する、請求項５１に記載した装置。
  53. 【請求項５３】 前記各色用の前記有機又は無機エレク
    トロルミネセンス層間にブラックマスク層を形成する、
    請求項５１に記載した装置。
  54. 【請求項５４】 フィールドエミッションディスプレイ
    装置のエミッタを、前記多結晶性半導体薄膜を介して前
    記薄膜絶縁ゲート型電界効果トランジスタのドレインに
    接続すると共に前記多結晶性半導体薄膜上に成長された
    ｎ型多結晶性半導体膜又は多結晶性ダイヤモンド膜によ
    って形成する、請求項５０に記載した装置。
  55. 【請求項５５】 前記薄膜絶縁ゲート型電界効果トラン
    ジスタを含む能動素子上にアース電位の遮蔽膜を形成す
    る、請求項５４に記載した装置。
  56. 【請求項５６】 前記遮蔽膜を前記フィールドエミッシ
    ョンディスプレイ装置のゲート引き出し電極と同一材料
    で同一工程により形成する、請求項５５に記載した装
    置。
  57. 【請求項５７】 各色用の有機又は無機エレクトロルミ
    ネセンス層の下層にそれぞれ、請求項２３又は２４に記
    載した多結晶性半導体薄膜からなる薄膜絶縁ゲート型電
    界効果トランジスタのドレイン又はソースと接続された
    陰極又は陽極を有し、前記薄膜絶縁ゲート型電界効果ト
    ランジスタを含む能動素子上も前記陰極が覆い、或いは
    前記各色用の有機又は無機エレクトロルミネセンス層の
    各層上及び各層間の全面に前記陰極又は陽極が被着され
    ている電気光学装置。
  58. 【請求項５８】 前記各色用の前記有機又は無機エレク
    トロルミネセンス層間にブラックマスク層が形成されて
    いる、請求項５７に記載した電気光学装置。
  59. 【請求項５９】 フィールドエミッションディスプレイ
    のエミッタが、請求項２３又は２４に記載した多結晶性
    半導体薄膜からなる薄膜絶縁ゲート型電界効果トランジ
    スタのドレインに前記多結晶性半導体薄膜を介して接続
    されると共に前記多結晶性半導体薄膜上に成長されたｎ
    型多結晶性半導体膜又は多結晶性ダイヤモンド膜によっ
    て形成されている電気光学装置。
  60. 【請求項６０】 前記薄膜絶縁ゲート型電界効果トラン
    ジスタを含む能動素子上にアース電位の遮蔽膜が形成さ
    れている、請求項５９に記載した電気光学装置。
  61. 【請求項６１】 前記遮蔽膜が前記フィールドエミッシ
    ョンディスプレイ装置のゲート引き出し電極と同一材料
    で同一工程により形成される、請求項６０に記載した電
    気光学装置。
JP2001041850A 2001-02-19 2001-02-19 多結晶性半導体薄膜及びその形成方法、半導体装置及びその製造方法、これらの方法の実施に使用する装置、並びに電気光学装置 Pending JP2002246311A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001041850A JP2002246311A (ja) 2001-02-19 2001-02-19 多結晶性半導体薄膜及びその形成方法、半導体装置及びその製造方法、これらの方法の実施に使用する装置、並びに電気光学装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001041850A JP2002246311A (ja) 2001-02-19 2001-02-19 多結晶性半導体薄膜及びその形成方法、半導体装置及びその製造方法、これらの方法の実施に使用する装置、並びに電気光学装置

Publications (1)

Publication Number Publication Date
JP2002246311A true JP2002246311A (ja) 2002-08-30

Family

ID=18904228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001041850A Pending JP2002246311A (ja) 2001-02-19 2001-02-19 多結晶性半導体薄膜及びその形成方法、半導体装置及びその製造方法、これらの方法の実施に使用する装置、並びに電気光学装置

Country Status (1)

Country Link
JP (1) JP2002246311A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100850495B1 (ko) * 2007-03-02 2008-08-05 성균관대학교산학협력단 유기 박막 트랜지스터 및 그 제조방법
US8570456B2 (en) 2005-08-12 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device equipped with the semiconductor device
CN107314559A (zh) * 2017-06-14 2017-11-03 常州大成绿色镀膜科技有限公司 光热转换涂层及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269139A (ja) * 1999-03-16 2000-09-29 Sony Corp 多結晶シリコン膜の形成方法
JP2000294542A (ja) * 1999-04-08 2000-10-20 Sony Corp 気相加工方法及びその装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269139A (ja) * 1999-03-16 2000-09-29 Sony Corp 多結晶シリコン膜の形成方法
JP2000294542A (ja) * 1999-04-08 2000-10-20 Sony Corp 気相加工方法及びその装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8570456B2 (en) 2005-08-12 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device equipped with the semiconductor device
KR100850495B1 (ko) * 2007-03-02 2008-08-05 성균관대학교산학협력단 유기 박막 트랜지스터 및 그 제조방법
CN107314559A (zh) * 2017-06-14 2017-11-03 常州大成绿色镀膜科技有限公司 光热转换涂层及其制备方法
CN107314559B (zh) * 2017-06-14 2019-05-21 常州大成绿色镀膜科技有限公司 光热转换涂层及其制备方法

Similar Documents

Publication Publication Date Title
US7098085B2 (en) Method and apparatus for forming a thin semiconductor film, method and apparatus for producing a semiconductor device, and electro-optical apparatus
US7183229B2 (en) Semiconductor thin film forming method, production methods for semiconductor device and electrooptical device, devices used for these methods, and semiconductor device and electrooptical device
US6521525B2 (en) Electro-optic device, drive substrate for electro-optic device and method of manufacturing the same
JP4092541B2 (ja) 半導体薄膜の形成方法及び半導体装置の製造方法
JP2002231628A (ja) 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
KR20000028785A (ko) 전기 광학 장치, 전기 광학 장치용 구동 기판 및 이들의제조 방법
JP2000101088A (ja) 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
US20070093004A1 (en) Method of manufacturing thin film transistor including ZnO thin layer
JP4644964B2 (ja) 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法
JP2006518935A (ja) アクティブ・マトリックス・ディスプレー用トランジスタとその製造方法
JP2009088106A (ja) 半導体層とこの半導体層を用いた半導体装置および表示装置
JP2002294451A (ja) 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置
JP4599746B2 (ja) 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法
JP2002299238A (ja) 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法
CN202009000U (zh) 阵列基板及液晶显示器
JP2002198311A (ja) 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
JP2002293687A (ja) 多結晶性ダイヤモンド薄膜及びその形成方法、半導体装置及びその製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
JP2003007719A (ja) 薄膜トランジスタおよびそれを用いた表示装置
JP2002246311A (ja) 多結晶性半導体薄膜及びその形成方法、半導体装置及びその製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
JP4599734B2 (ja) 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法
JP2002261006A (ja) 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法
KR101495348B1 (ko) 투명 박막트랜지스터의 제조방법
JP2010141224A (ja) 半導体装置およびその製造方法
JP2002261010A (ja) 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
JP2002294450A (ja) 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置

Legal Events

Date Code Title Description
RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20070125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080208

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111018