JP2002293687A - 多結晶性ダイヤモンド薄膜及びその形成方法、半導体装置及びその製造方法、これらの方法の実施に使用する装置、並びに電気光学装置 - Google Patents

多結晶性ダイヤモンド薄膜及びその形成方法、半導体装置及びその製造方法、これらの方法の実施に使用する装置、並びに電気光学装置

Info

Publication number
JP2002293687A
JP2002293687A JP2001094708A JP2001094708A JP2002293687A JP 2002293687 A JP2002293687 A JP 2002293687A JP 2001094708 A JP2001094708 A JP 2001094708A JP 2001094708 A JP2001094708 A JP 2001094708A JP 2002293687 A JP2002293687 A JP 2002293687A
Authority
JP
Japan
Prior art keywords
thin film
hydrogen
polycrystalline diamond
film
diamond thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001094708A
Other languages
English (en)
Inventor
Hideo Yamanaka
英雄 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001094708A priority Critical patent/JP2002293687A/ja
Publication of JP2002293687A publication Critical patent/JP2002293687A/ja
Pending legal-status Critical Current

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Liquid Crystal (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Photovoltaic Devices (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 大粒径で高品質の多結晶性ダイヤモンド薄膜
を容易かつ低コストに、しかも大面積に形成可能な方法
と、この方法を実施する装置を提供する。 【解決手段】 基体１上に触媒ＣＶＤ法等によりアモル
ファス又は微結晶カーボン薄膜１００Ａを形成し、水素
又は水素含有ガスを加熱された触媒体に接触させ、これ
によって生成した水素系活性種をカーボン薄膜１００Ａ
に必要あればグロー放電開始電圧以下の電界又は／及び
磁界の作用下で作用させて（バイアス又は非バイアス触
媒ＡＨＡ処理で）そのアモルファス成分のカーボンをエ
ッチング除去し、ダイヤモンド構造のカーボン超微粒子
層１００Ｂを形成し、これをシードにバイアス又は非バ
イアス触媒ＣＶＤ法等により多結晶性ダイヤモンド薄膜
を成長させる方法、又は半導体装置の製造方法、及びこ
れらを実施するための装置。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多結晶性ダイヤモ
ンド薄膜及びその形成方法及びその装置、その多結晶性
ダイヤモンド薄膜を基体上に有する半導体装置及びその
製造方法及びその装置、並びに電気光学装置に関するも
のである。
【０００２】
【従来の技術】従来、例えば特公平５−４０４６１号に
みられるように、不純物元素を含む化合物として五酸化
燐を選択し、これをダイヤモンド原料である液状有機化
合物に溶解して、この溶液を気化し、熱フィラメントＣ
ＶＤ（Chemical Vapor Deposition：化学的気相成長）
法により、基板上に燐元素のドープされたｎ型ダイヤモ
ンド半導体薄膜を形成する。
【０００３】その後、不純物元素を含む化合物としてホ
ウ酸等のｐ型半導体形成用のドーピング剤を選択し、こ
れをダイヤモンド原料である液状有機化合物に溶解して
この溶液を気化し、熱フィラメントＣＶＤ法により、ｎ
型ダイヤモンド半導体薄膜上に、ボロン元素のドープさ
れたｐ型ダイヤモンド半導体薄膜を形成し、ダイヤモン
ドｐ−ｎ接合ダイオードを製造する方法が提案されてい
る。
【０００４】その他、ダイヤモンド薄膜を用いる公知技
術として、特開平１−９６０９４号、特開平１０−３１
０４９３号（ダイヤモンド膜の製造方法）、特許第２７
３４６５９号（気相合成ダイヤモンド膜のパターニング
方法）、特許第２７６３１７２号（ダイヤモンド薄膜の
エッチング方法）、特許第２６４５７１２号（ダイヤモ
ンド薄膜のパターニング方法）などがある。
【０００５】他方、フィールドエミッションディスプレ
イ（ＦＥＤ）装置は、単純マトリックスとアクティブマ
トリックス駆動に大別され、電界放出電子源（Field Em
itter）には、スピント型モリブデンエミッタ、コーン
型シリコンエミッタ、ＭＩＭトンネルエミッタ、ポーラ
スシリコンエミッタ、ダイヤモンドエミッタ、表面伝導
エミッタ等があり、いずれも平面基板上にエミッタを集
積することができる。
【０００６】単純マトリックス駆動は、ＸＹマトリック
スに配列したフィールドエミッタアレイを１画素として
使用し、画素ごとに放出量を制御して画像表示を行う。
又、アクティブマトリックス駆動は、ＭＯＳトランジス
タのドレイン部に形成されたエミッタの放出電流を制御
ゲートによってコントロールする。これは作製プロセス
が通常のシリコンＬＳＩとコンパチブルなので、フィー
ルドエミッションディスプレイ周辺に複雑な処理回路を
作りつけることが容易である。
【０００７】ＦＥＤ装置については他に、特開平１１−
１０２６３７号（ＭＯＳＦＥＴ型電子放出素子）、電気
学会誌平成１１年６月号；最近のディスプレイ技術「フ
ィールドエミッションディスプレイ（ＦＥＤ）」抜刷、
応用物理学会 第６７巻第１２号（１９９８年）抜刷、
International 99 LCD/PDPセミナー「ＦＥＤ開発の現状
と今後の発展」などに示されている。
【０００８】
【発明が解決しようとする課題】しかしながら、上記し
た方法はいずれも、次に示す欠点を回避できない。
【０００９】即ち、上記のダイヤモンドｐ−ｎ接合ダイ
オードを製造するのに用いる熱フィラメントＣＶＤ法
は、タングステンフィラメント温度２０００〜２３００
℃、基板温度６５０〜９００℃、ガス流量５０〜２５０
ＳＣＣＭ（Standard cc per minute）、反応圧力約１×
１０5Ｐａで行うために、下記の問題点がある。
【００１０】１）反応圧力が約１×１０5Ｐａと高いの
で、熱フィラメントでの原料ガスの熱分解と触媒反応が
十分でなく、原料ガスの利用効率が悪く、成膜速度が小
さい。 ２）反応圧力が約１×１０5Ｐａと高いので、活性化水
素イオンの発生量が少なく、ダイヤモンド結晶以外の、
例えばグラファイトやアモルファスカーボンの形成を阻
止する働きが少ない。このために、グラファイトやアモ
ルファスカーボンなどの含有量が多く、結晶性の悪いダ
イヤモンド膜が形成され、ｐ−ｎ接合の電流−電圧特性
が良くない。 ３）基板温度が６５０〜９００℃と高いので、シリコ
ン、石英ガラス等の耐熱性基板しか使用できず、コスト
ダウンできない。 ４）以上の問題点があるので、ダイヤモンドＴＦＴ（Th
in Film Transistor＝薄膜トランジスタ）やフィールド
エミッションディスプレイ（ＦＥＤ）装置のエミッタに
採用するのが困難である。 ５）又、ＤＬＣ（Diamond-like Carbon＝ダイヤモンド
ライクカーボン）及びダイヤモンド膜の低温微細加工エ
ッチング技術が確立していないので、ＴＦＴ等の半導体
及び半導体集積回路装置、ＦＥＤ用エミッタ等の形成が
十分ではない。
【００１１】また、上記のＦＥＤ装置の場合、シリコン
単結晶基板を用いるために、基板コストが高く、ウエー
ハサイズ以上の大面積化が困難である。また、この装置
に用いるＭＯＳトランジスタ（Metal-Oxide-Semiconduc
tor Field Effect Transistor）は電流駆動型であり、
できるだけ大電流が流せるデバイスである必要性がある
が、従来の多結晶シリコン膜のＴＦＴは移動度が十分で
なく、大電流駆動が難しい。また、ＦＥＤは真空管であ
り、その真空度を維持するために、真空排気工程ででき
るだけ高温長時間の排気、例えば３００℃の加熱排気を
する必要があるが、シリコン系薄膜で構成されたアクテ
ィブマトリックス駆動部は、その高温排気プロセスで特
性劣化する可能性があり、ＭＯＳＴＦＴの駆動回路及び
画像処理回路、スイッチング素子一体型ＦＥＤ実現のネ
ックとなっている。
【００１２】本発明の目的は、大粒径で高品質の多結晶
性ダイヤモンド薄膜と、これを容易かつ低コストに、し
かも大面積に形成可能な方法と、この方法を実施する装
置を提供することにある。
【００１３】本発明の他の目的は、こうした多結晶性ダ
イヤモンド薄膜を構成部分として有するＭＯＳＴＦＴ等
の半導体装置と、その製造方法と、この方法を実施する
装置、及び電気光学装置を提供することにある。
【００１４】
【課題を解決するための手段】即ち、本発明は、基体上
に多結晶性ダイヤモンド薄膜を形成するに際し、或いは
基体上に多結晶性半導体薄膜を有する半導体装置を製造
するに際し、前記基体上にアモルファスカーボン又は微
結晶カーボン又はこれらの混合物からなるカーボン薄膜
を形成する工程と、水素又は水素含有ガスを加熱された
触媒体に接触させ、これによって生成した水素系活性種
を必要あればグロー放電開始電圧以下の電界又は／及び
磁界の作用下で前記カーボン薄膜に作用させてアニール
を行い、ダイヤモンド構造のカーボン超微粒子を形成す
る工程と、このカーボン超微粒子をシードに結晶成長さ
せて前記多結晶性ダイヤモンド薄膜を気相成長させる工
程とを経て前記多結晶性ダイヤモンド薄膜を得る、多結
晶性ダイヤモンド薄膜の形成方法、又は半導体装置の製
造方法に係るものである。
【００１５】また、本発明は、本発明の方法を実施する
装置として、アモルファスカーボン又は微結晶カーボン
又はこれらの混合物からなるカーボン薄膜の形成手段
と、水素又は水素含有ガス供給手段と、前記多結晶性ダ
イヤモンド薄膜の原料ガスの供給手段と、触媒体と、触
媒体加熱手段と、基体加熱手段と、必要あればグロー放
電開始電圧以下の電界又は／及び磁界を印加する電界又
は／及び磁界印加手段とを有する、多結晶性ダイヤモン
ド薄膜の形成装置、又は半導体装置の製造装置を提供す
るものである。
【００１６】また、本発明は、ダイヤモンド構造のカー
ボン超微粒子をシードにして形成された多結晶性ダイヤ
モンド薄膜、又はこの多結晶性ダイヤモンド薄膜を有す
る半導体装置を提供するものである。
【００１７】また、本発明は、各色用の有機又は無機エ
レクトロルミネセンス層の下層にそれぞれ、前記多結晶
性ダイヤモンド薄膜からなるＭＯＳＴＦＴのドレイン又
はソースと接続された陰極又は陽極を有し、前記ＭＯＳ
ＴＦＴを含む能動素子上も前記陰極が覆い、或いは前記
各色用の有機又は無機エレクトロルミネセンス層の各層
上及び各層間の全面に前記陰極又は陽極が被着されてい
る電気光学装置を提供するものである。
【００１８】また、本発明は、フィールドエミッション
ディスプレイ（ＦＥＤ）装置のエミッタが、前記多結晶
性ダイヤモンド薄膜からなるＭＯＳＴＦＴのドレインに
前記多結晶性ダイヤモンド薄膜を介して接続されると共
に前記多結晶性ダイヤモンド薄膜上に成長されたｎ型多
結晶性半導体膜又は多結晶性ダイヤモンド膜又は窒素含
有又は非含有の炭素薄膜又は窒素含有又は非含有の炭素
薄膜表面に形成した多数の微細突起構造（例えばカーボ
ンナノチューブ）などによって形成されている電気光学
装置も提供するものである。
【００１９】本発明によれば、基体上に多結晶性ダイヤ
モンド薄膜を形成するに際し、前記基体上にアモルファ
スカーボン又は微結晶カーボン又はこれらの混合物から
なるカーボン薄膜を形成し、水素又は水素含有ガスを加
熱された触媒体に接触させ、これによって生成した水素
系活性種を必要あればグロー放電開始電圧以下の電界又
は／及び磁界の作用下で前記カーボン薄膜に作用させて
アニールを行い、ダイヤモンド構造のカーボン超微粒子
を形成し、このカーボン超微粒子を結晶成長の核として
前記多結晶性ダイヤモンド薄膜を気相成長させているの
で、次の（１）〜（４）に示すような顕著な作用効果が
得られる。
【００２０】（１）加熱された触媒体に水素又は水素含
有ガスを接触させて生成した大量の活性種（高温の水素
系分子、水素系原子、活性化水素イオン等の水素系活性
種）を必要あればグロー放電開始電圧以下（即ち、パッ
シェンの法則によるプラズマ発生電圧以下）の電界又は
／及び磁界の作用下で作用させるアニール処理（以下、
これをバイアス触媒ＡＨＡ（Atomic Hydrogen Anneal）
処理又は非バイアス触媒ＡＨＡ処理と称する。）によ
り、大量の高温の水素系分子、水素系原子、活性水素イ
オン等の水素系活性種を前記カーボン薄膜に対し吹き付
け等で作用させているので、高温の加熱触媒体の輻射熱
による加熱も加わって、次の顕著な効果を示す。
【００２１】このバイアス又は非バイアス触媒ＡＨＡ処
理は、１０〜５０Ｐａの水素又は水素含有ガス圧下で、
水素又は水素含有ガスを高温の触媒体（融点未満の８０
０〜２０００℃、例えばタングステンでは１５００〜２
０００℃）に接触させて、大量の高温の水素系活性種な
どを生成し、これを基板上に形成したアモルファスカー
ボン膜又は微結晶カーボン膜等に吹き付けると（但し、
基板温度は特に２００〜５００℃）、触媒ＡＨＡ処理に
より大量の高温の水素系活性種などが有する熱エネルギ
ーが（バイアス触媒ＡＨＡ処理では更に、上記電界によ
る加速電界又は／及び磁界での十分な指向性運動エネル
ギーが印加されて）その膜等に移動して、その膜等の温
度を局部的に上昇させる。これによって、アモルファス
カーボン膜や微結晶カーボン膜等は、水素系活性種の作
用により選択的にアモルファス成分がエッチングされ、
アモルファスカーボン膜又は微結晶カーボン膜等の表面
又は基板（例えばガラス基板）上に、ダイヤモンド構造
を有するカーボン超微粒子（クラスタも含む）を確実に
安定して点在させることができ、これを次の多結晶性ダ
イヤモンドの結晶成長の核（シード）として有効に働か
せることができる。この時、特にゲートチャンネル領域
等には島状に点在し、電気抵抗が無視しうる程度に小さ
いことが必要である。
【００２２】（２）こうしてバイアス又は非バイアス触
媒ＡＨＡ処理されて得られるダイヤモンド構造のカーボ
ン超微粒子をシードとして、この上にダイヤモンド薄膜
が多結晶化され易い状態で（多結晶性ダイヤモンド薄膜
として）成長し易くなり、特に次のバイアス又は非バイ
アス触媒ＡＨＡ処理及び気相成長により、上記多結晶性
ダイヤモンド薄膜上に気相成長されたダイヤモンドはこ
の多結晶性ダイヤモンド薄膜をシードとして成長するの
で、目的とする大粒径、高品質の多結晶性ダイヤモンド
薄膜を得ることができる。即ち、バイアス又は非バイア
ス触媒ＡＨＡ処理により、例えば触媒ＣＶＤで成膜され
たカーボン膜にアモルファス成分が存在していると、こ
れが水素系活性種の作用により選択的にエッチング除去
されて、その上に気相成長するダイヤモンド膜は下地の
ダイヤモンド構造のカーボン超微粒子をシード（核）に
してより多結晶性ダイヤモンド膜化し易く、更には、同
様のバイアス又は非バイアス触媒ＡＨＡ処理と気相成長
とを繰り返すと、大量の高温の水素系系活性種などが有
する熱エネルギーが（バイアス触媒ＡＨＡ処理では更
に、加速電界又は／及び磁界による十分な指向性運動エ
ネルギーが印加されて）その膜等に移動して、その膜等
の温度を局部的に上昇させ、且つ水素系活性種の作用に
より大粒径の多結晶性ダイヤモンド薄膜を形成すること
ができる。この結果、トップゲート型のみならず、ボト
ムゲート型、デュアルゲート型ＭＯＳＴＦＴでも、高い
キャリア（電子／正孔）移動度の大粒径の多結晶性ダイ
ヤモンド薄膜が得られるために、この高性能で高耐熱性
の多結晶性ダイヤモンド薄膜の半導体を使用した高速、
高電流密度の半導体装置、電気光学装置、更には高効率
の太陽電池等の製造が可能となる。
【００２３】（３）このバイアス又は非バイアス触媒Ａ
ＨＡ処理は、プラズマの発生なしに行えるので、プラズ
マによるダメージがなく、またプラズマ処理に比べ、シ
ンプルで安価な装置を実現できる。
【００２４】（４）このバイアス又は非バイアス触媒Ａ
ＨＡ処理は、基体温度を低温化しても上記活性種のエネ
ルギーが大きいために、目的とするダイヤモンド構造の
カーボン超微粒子が確実に安定して得られることから、
基体温度を特に３００〜４００℃と低温化しても、多結
晶性ダイヤモンド薄膜がダイヤモンド構造のカーボン超
微粒子をシードに効率良く成長し、従って大型で安価な
低歪点の絶縁基板（ガラス基板、耐熱性樹脂基板等）を
使用でき、この点でもコストダウンが可能となる。
【００２５】なお、本発明において、上記のバイアス又
は非バイアス触媒ＡＨＡ処理で形成されるダイヤモンド
構造のカーボン超微粒子は、粒径１０ｎｍ以下で１〜１
００個／μｍ2の面積比率で点在していることが望まし
い。また、上記の多結晶性ダイヤモンド薄膜は、アモル
ファス成分が除去された或いは微量存在してよい大粒径
（グレインサイズでは通常、数１００ｎｍ以上）の多結
晶をベースとしたものであり、微結晶も含有する構造か
らなる。この多結晶性ダイヤモンド薄膜は、多結晶以外
にも、アモルファス成分を含有する微結晶をベースとし
た構造の微結晶カーボン薄膜又は微結晶を含有するアモ
ルファス（非晶質）をベースとした構造のアモルファス
カーボン薄膜の場合でも、バイアスＡＨＡ又は非バイア
スＡＨＡ処理でダイヤモンド構造のカーボン超微粒子が
形成されてシードとなって多結晶性ダイヤモンド薄膜が
形成される。
【００２６】
【発明の実施の形態】本発明の方法及びその装置におい
ては、前記カーボン薄膜を気相成長法｛バイアス又は非
バイアス触媒ＣＶＤ法、ＲＦ／ＶＨＦプラズマＣＶＤ
法、高密度プラズマＣＶＤ法（ＥＣＲプラズマＣＶＤ
等）、高密度バイアス又は非バイアス触媒ＣＶＤ法（高
密度プラズマＣＶＤと触媒ＣＶＤとを組み合せたもの）
等：以下、同様｝又は物理的成膜法（スパッタリング法
等：以下、同様）によって、前記多結晶性ダイヤモンド
薄膜を上記気相成長法によって形成するのがよい。この
場合、望ましくは融点未満の温度（例えば１６００〜１
８００℃）に加熱された前記触媒体に、前記原料ガス及
び水素又は水素含有ガスの少なくとも一部を接触させて
触媒的に分解させ、これによって生成したラジカル、イ
オン等の反応種を必要あればグロー放電開始電圧以下の
電界又は／及び磁界の作用下で加熱された前記基体上に
堆積させて前記カーボン薄膜及び／又は前記多結晶性ダ
イヤモンド薄膜を触媒ＣＶＤ（上記電界又は／及び磁界
の作用下の場合はバイアス触媒ＣＶＤ）により気相成長
させるのがよい。また、この気相成長後に、前記原料ガ
スの供給を停止し、望ましくは、融点未満の温度に加熱
された触媒体（これは前記触媒体と同一物であるのがよ
いが、別のものであってもよい。）に前記水素又は水素
含有ガスの少なくとも一部を接触させ、これによって生
成した大量の高温の水素系分子、水素系原子、活性化水
素イオン等の水素系活性種を前記カーボン薄膜又は前記
多結晶性ダイヤモンド薄膜に作用させてバイアス又は非
バイアス触媒ＡＨＡ処理による前記アニールを行うのが
よい。
【００２７】この場合、前記気相成長時の水素又は水素
含有ガス供給量よりも前記アニール時の水素又は水素含
有ガス供給量を多くする。例えば、気相成長時に用いる
水素系キャリアガスは水素又は水素と不活性ガス（熱伝
導性が良好であって反応性向上に寄与するアルゴン、ヘ
リウム、キセノン、クリプトン、ラドン等）との混合ガ
スであり、混合ガスの場合は水素含有比率は５０モル％
以上とすることによって触媒体の酸化劣化を防止でき
る。また、バイアス又は非バイアス触媒ＡＨＡ処理時に
用いる水素又は水素含有ガスは、気相成長時の水素系キ
ャリアガスと同様であってよいが、例えばガス流量３０
０〜１０００ＳＣＣＭ（Standard cc perminute）、ガ
ス圧１０〜５０Ｐａと大きくし（触媒ＣＶＤのときのガ
ス圧は０．１〜数Ｐａ）、ガスによる熱伝導の増大と水
素系活性種発生量の増大を図るのがよい。
【００２８】また、前記多結晶性ダイヤモンド薄膜の気
相成長後に、水素又は水素含有ガスを加熱された触媒体
に接触させ、これによって生成した高温の水素系分子、
水素系原子、活性化水素イオン等の水素系活性種を必要
あればグロー放電開始電圧以下の電界又は／及び磁界の
作用下で前記多結晶性ダイヤモンド薄膜に作用させてア
ニールを行い、必要あれば、前記多結晶性ダイヤモンド
薄膜と同様の多結晶性ダイヤモンド薄膜の気相成長と前
記アニールとを繰り返すのが望ましい。このためには、
前記原料ガス供給手段と前記水素又は水素含有ガス供給
手段とを制御する制御手段を有するのがよい。
【００２９】即ち、バイアス又は非バイアス触媒ＡＨＡ
処理されて得られる多結晶性ダイヤモンド薄膜上に更に
多結晶性ダイヤモンド薄膜を気相成長させる工程とアニ
ール工程とを目的とする膜厚となるまで繰り返す、いわ
ば２ステップ又はそれ以上のマルチバイアス又は非バイ
アス触媒ＡＨＡ処理により、この多結晶性ダイヤモンド
薄膜は既にバイアス又は非バイアス触媒ＡＨＡ処理で多
結晶化された下地膜上に、これをシードとして多結晶化
され易い状態で成長し易くなり、目的とする高結晶化
率、高品質の多結晶性ダイヤモンド薄膜を所定の膜厚で
得ることができる。即ち、バイアス又は非バイアス触媒
ＣＶＤとバイアス又は非バイアス触媒ＡＨＡ処理を繰り
返すマルチバイアス又は非バイアス触媒ＡＨＡ処理によ
り、例えば触媒ＣＶＤでカーボン超微粒子層上に成膜さ
れた多結晶性ダイヤモンドを触媒ＡＨＡ処理でシード化
し、この上に触媒ＣＶＤで多結晶性ダイヤモンド薄膜を
気相成長させ、更に触媒ＡＨＡ処理することにより、大
粒径の多結晶性ダイヤモンド膜等を形成することができ
る。
【００３０】具体的には、ダイヤモンド膜においては、
大量の高温の水素系活性種などが有する熱エネルギーが
必要あれば上記電界又は／及び磁界による加速電界での
十分な指向性運動エネルギーで移動して、その膜の温度
を局部的に上昇させ、水素系活性種の作用によりアモル
ファス構造のカーボンが選択的にエッチング除去されて
ダイヤモンド構造のカーボン超微粒子を形成し、これを
結晶成長のシードとして大粒径の多結晶性ダイヤモンド
膜が形成され易くなると共に、この上に気相成長させる
ダイヤモンド膜はより大粒径化され、キャリア移動度の
向上が図れる。
【００３１】また、このバイアス又は非バイアス触媒Ａ
ＨＡ処理の場合、触媒体の種類及び温度、基板加熱温
度、気相成膜条件、原料ガスの種類、添加するｎ又はｐ
型不純物濃度等により、広範囲のｎ又はｐ型不純物濃度
の多結晶性ダイヤモンド膜が容易に得られ、かつ、バイ
アス又は非バイアス触媒ＡＨＡ処理により大きな粒径の
多結晶性ダイヤモンド膜を形成できるので、高キャリア
移動度でＶth（しきい値）調整が容易であり、低抵抗で
の高速動作が可能となる。
【００３２】前記気相成長法において、上記バイアス電
界又は／及び磁界の作用下でのバイアス触媒ＣＶＤで行
うと、触媒体により原料ガスが分解されて生成する反応
種（堆積種又はその前駆体及びラジカルイオン）は、上
記バイアス電界又は／及び磁界の作用で基体上での泳動
及び生成過程の膜中での拡散が十分となるので、生成膜
の基体との密着性向上、生成膜密度の向上、生成膜均一
性又は平滑性の向上、ビアホールなどへの埋め込み性と
ステップカバレージの向上、基体温度の更なる低温化、
生成膜のストレスコントロール等が可能となる。その
他、バイアス又は非バイアス触媒ＡＨＡ処理による上記
した効果（３）、（４）を併せて得ることができる。従
って、従来の触媒ＣＶＤ法に比べて、触媒体で生成され
た反応種の運動エネルギーを電界又は／及び磁界で独立
してコントロールできるため、上記した効果を向上させ
ることができ、かつ反応ガスの利用効率が高く、生成速
度を早め、コストダウンを図れる。
【００３３】触媒ＣＶＤ、バイアス触媒ＣＶＤ、触媒Ａ
ＨＡ処理、バイアス触媒ＡＨＡ処理のいずれも、具体的
には、前記触媒体を８００〜２０００℃の範囲であって
その融点未満の温度に加熱し（例えば触媒体に通電して
それ自体の抵抗加熱によって加熱し）、この加熱された
触媒体により前記原料ガス及び／又は前記水素又は水素
含有ガスの少なくとも一部を触媒反応又は熱分解反応さ
せて生成した前記反応種又は水素系活性種などを、２０
０〜８００℃に加熱した基板上に薄膜として堆積させる
か、或いはこの薄膜をアニールすることができる。この
ような触媒体温度や下記の触媒体材質は触媒ＣＶＤ及び
バイアス触媒ＣＶＤ、触媒ＡＨＡ処理、バイアス触媒Ａ
ＨＡ処理のいずれも同様であってよい。
【００３４】ここで、触媒体の加熱温度が８００℃未満
であると、触媒反応又は熱分解反応が不十分となって反
応種の堆積速度や水素系活性種の熱エネルギーが低下し
易く、また２０００℃を超えると触媒体の構成材料が堆
積膜中に混入して膜の電気的特性を阻害し、膜質低下を
生じ、また、触媒体の融点以上の加熱は、その形態安定
性が失われるので、回避するのがよい。触媒体の加熱温
度は、その構成材料の融点未満であって１１００℃〜１
８００℃であるのが好ましい。
【００３５】触媒体は、タングステン、トリア含有タン
グステン、モリブデン、白金、パラジウム、バナジウ
ム、シリコン、アルミナ、金属を付着したセラミック
ス、及び炭化ケイ素からなる群より選ばれた少なくとも
１種の材料によって形成することができる。
【００３６】そして、この触媒体及びこれを支持する支
持体の純度を９９．９９ｗｔ％（４Ｎ）以上、好ましく
は９９．９９９ｗｔ％（５Ｎ）又はそれ以上とすること
によって、形成される多結晶性半導体薄膜の重金属汚染
を低減することができる。
【００３７】また、基板温度は、２００〜８００℃が好
ましく、より好ましくは３００〜４００℃とすれば、効
率的で高品質の成膜を行なえる。基板温度が高いと、安
価なほうけい酸ガラス、アルミノけい酸ガラスが使用で
きなくなり、また熱の影響によって不純物のドーピング
濃度分布が変化し易くなる。
【００３８】前記バイアス触媒ＡＨＡ処理（又はバイア
ス触媒ＣＶＤ）における前記電界として、グロー放電開
始電圧以下の直流電圧又は交流電圧など（即ち、パッシ
ェンの法則により決まるプラズマ発生電圧以下、例えば
１ｋＶ以下、数１０Ｖ以上）を印加し、前記水素系活性
種（又は反応種）などを前記基体の側へ指向させること
が望ましい。
【００３９】そして、前記電界として、グロー放電開始
電圧以下であって直流電圧（ＤＣ）に交流電圧（高周波
電圧及び／又は低周波電圧）を重畳させた電圧（即ち、
パッシェンの法則により決まるプラズマ発生電圧以下、
例えば１ｋＶ以下、数１０Ｖ以上）を印加すると、直流
電圧に重畳させた交流電圧により微妙な電界変化での指
向性運動エネルギーを水素系活性種（又は反応種）など
に与えることができるため、上記した作用効果に加え
て、種々の形状の膜を効果的に十二分にアニールするこ
とができ、或いは複雑な形状を有する基体表面（凹凸段
差や高アスペクト比のビアホール等）にステップカバレ
ージが良く、均一で密着性及び密度の高い膜を形成でき
る。これと同様の作用効果は、前記電界を形成する電圧
（但し、その絶対値はグロー放電開始電圧以下であ
る。）として、交流電圧（高周波電圧及び／又は低周波
電圧）を印加するときにも得られる。なお、上記におい
て交流電圧とは、高周波電圧のみ、又は低周波電圧の
み、又は低周波電圧に高周波電圧を重畳させた電圧を意
味する。
【００４０】上記の場合、前記交流電圧を高周波電圧
（ＲＦ／ＶＨＦ）及び／又は低周波電圧（ＡＣ／ＬＦ）
等としてよいが、高周波電圧の周波数を１〜１００ＭＨ
ｚ、低周波電圧の周波数を１ＭＨｚ未満とするのがよ
い。
【００４１】電界印加は、電極に直流の正電圧又は低周
波（又は高周波）電圧又は直流の正電圧に低周波（又は
高周波）電圧を重畳させた電圧、サセプタ（基板）に直
流の負（又はアース）電圧を印加する方法、又は、電極
にアース電位、サセプタ（基板）に直流の負電圧又は低
周波（又は高周波）電圧又は直流の負電圧に低周波（又
は高周波）電圧を重畳させた電圧を印加する方法等のい
ずれでもよい。これは、装置構造、電源の種類、バイア
ス効果等に応じて決めればよい。
【００４２】そして、前記基体又は前記サセプタと前記
電界印加用の電極との間に前記触媒体を設置することが
できる。この場合、前記原料ガス及び水素又は水素含有
ガスを導出するガス供給口を前記電極に形成するのがよ
い。
【００４３】また、前記基体又は前記サセプタと前記ガ
ス供給手段との間に前記触媒体と前記電界印加用の電極
とを設置してよい。この電極は高耐熱性材料、例えば触
媒体と同じか、またはそれ以上の融点をもつ材料で形成
されるのが望ましい（以下、同様）。
【００４４】前記触媒体又は前記電界印加用の電極はコ
イル状、ワイヤー状、メッシュ状又は多孔板状に形成し
てよく、またガス流に沿って複数個又は複数枚配設して
よい。これによってガス流を効果的に形成しつつ、触媒
体とガスとの接触面積を増大させ、触媒反応を十分に生
ぜしめることができる。ガス流に沿って複数個又は複数
枚配設する場合は、互いに同じ材質又は互いに異なる材
質の触媒体又は電極としてもよい。又、複数個又は複数
枚配設した触媒体のそれぞれに同じ電界を印加してもよ
いし、又は、互いに異なる電界、例えばＤＣとＡＣ／Ｄ
Ｃ、ＤＣとＲＦ／ＤＣ、ＡＣ／ＤＣとＲＦ／ＤＣ等を印
加して、それぞれを独立してコントロールしてもよい。
【００４５】上記のバイアス触媒ＡＨＡ処理は、以下の
（１）〜（３）の方法で行うことができる。 （１）電界印加 グロー放電開始電圧以下の適当な電界の作用下で触媒Ａ
ＨＡ処理、いわゆる電界バイアス触媒ＡＨＡ処理を行う
と、水素ガス又は水素系ガス（水素＋不活性ガス）を触
媒体の触媒反応又は接触分解反応させて発生させた水素
系活性種等が、電界と相互作用して一定の方向に向き、
指向性の運動エネルギーが付与されて基板上のカーボン
薄膜等に作用する。
【００４６】（２）磁界印加 適当な磁界の作用下で触媒ＡＨＡ処理、いわゆる磁界バ
イアス触媒ＡＨＡ処理を行うと、水素ガス又は水素系ガ
ス（水素＋不活性ガス）を触媒体の触媒反応又は接触分
解反応させて発生させた水素系活性種等が磁界と相互作
用して一定の方向に向き、指向性の運動エネルギーが付
与されて基板上のカーボン薄膜等に作用する。
【００４７】（３）電界と磁界印加 グロー放電開始電圧以下の適当な電界と、適当な磁界と
を同時に印加して触媒ＡＨＡ処理、いわゆる電界／磁界
バイアス触媒ＡＨＡ処理を行うと、水素ガス又は水素系
ガス（水素＋不活性ガス）を触媒体の触媒反応又は接触
分解反応させて発生させた水素系活性種等が電界と磁界
の相互作用により更に一定の方向に向き、指向性の運動
エネルギーが付与されて基板上のカーボン薄膜等に作用
する。
【００４８】以上のようなバイアス効果により、大量の
高温の水素系活性種（水素系分子、水素系原子、活性化
水素イオン）等によりカーボン薄膜中のアモルファス成
分が効率良く選択的にエッチングされて、例えばダイヤ
モンド構造のカーボン超微粒子が効率良く形成される。
【００４９】また、上記のバイアス触媒ＣＶＤ法は、以
下の（１）〜（３）の方法で行うことができる。 （１）電界印加 グロー放電開始電圧以下の電界の作用下で触媒ＣＶＤ、
いわゆる電界バイアス触媒ＣＶＤを行うと、触媒体の触
媒反応又は接触分解反応により発生させた堆積種、例え
ばカーボン原子の電子スピンが電界と相互作用して一定
の方向に向き、この状態で基板上に堆積する多結晶性ダ
イヤモンドの結晶方位が揃うことになる。
【００５０】（２）磁界印加 適当な磁界の作用下で触媒ＣＶＤ、いわゆる磁界バイア
ス触媒ＣＶＤを行うと、触媒体の触媒反応又は接触分解
反応により発生させた堆積種、例えばカーボン原子の電
子スピンが磁界と相互作用して一定の方向に向き、この
状態で基板上に堆積する多結晶性ダイヤモンドの結晶方
位が揃うことになる。
【００５１】（３）電界と磁界印加 グロー放電開始電圧以下の適当な電界と、適当な磁界と
を同時に印加して触媒ＣＶＤ、いわゆる電界／磁界バイ
アス触媒ＣＶＤを行うと、触媒体の触媒反応又は接触分
解反応により発生させた堆積種、例えばカーボン原子の
電子スピンが電界と磁界の相互作用により更に一定の方
向に向き、この状態で基板上に堆積する多結晶性ダイヤ
モンドの結晶方位が揃うことになる。
【００５２】以上のようなバイアス効果により、 （１）結晶化された膜の結晶方位がほぼ揃うために、粒
界の持つ電子ポテンシャルバリアが低くなり、キャリア
移動度が大きくなる。 （２）結晶粒が揃うことにより、多結晶性ダイヤモンド
薄膜の表面の凹凸がなくなって薄膜表面が平坦化される
ので、これに接して形成されるゲート絶縁膜等との間の
界面状態が良好となり、キャリア移動度が改善され、耐
圧が向上してＴＦＴ特性が改善される。という効果が得
られる。
【００５３】通常の熱ＣＶＤ法で例えば多結晶性ダイヤ
モンド膜を形成する場合には、基板温度を約６００〜９
００℃とする必要があるが、これを触媒ＣＶＤ（又はバ
イアス触媒ＣＶＤ又は高密度バイアス触媒ＣＶＤ）で成
膜する場合には、プラズマや光励起を必要とせずに、上
記のような低温での熱ＣＶＤが可能となるので有利であ
る。そして、触媒ＣＶＤ（又はバイアス触媒ＣＶＤ）時
の基板温度が上記したように低いため、基板、例えばガ
ラス基板として、歪点が４７０〜６７０℃と低いほうけ
い酸ガラスやアルミノけい酸ガラス等のガラスや耐熱性
樹脂基板等を用いることができる。これは、安価で、薄
板化が容易であり、大型化（１ｍ×１ｍ以上）が可能で
あり、また長尺ロール化されたガラス板を作製できる。
例えば、長尺ロール化ガラス板上に、上記手法を用い
て、薄膜を連続して又は非連続に作製することができ
る。
【００５４】この触媒ＣＶＤ（又はバイアス触媒ＣＶ
Ｄ）による気相成長に使用する原料ガスは、メタン、エ
タン等の炭化水素系ガスを用いるが、これに必要に応じ
て周期表第III族又は第Ｖ族元素からなる不純物を含有
するガスを混合し、これらの不純物を含有するｎ型又は
ｐ型の多結晶性ダイヤモンド薄膜を形成してよい。
【００５５】本発明による触媒ＣＶＤ（又はバイアス触
媒ＣＶＤ）による気相成長に使用する原料ガスは、カー
ボン薄膜の場合は、メタン、エタン、プロパン等の炭化
水素又はその誘導体が挙げられる。
【００５６】多結晶性ダイヤモンド薄膜の場合は、使用
する原料ガスとしての炭素含有化合物は、例えば １）メタン、エタン、プロパン、ブタン等のパラフィン
系炭化水素 ２）アセチレン、アリレン系のアセチレン系炭化水素 ３）エチレン、プロピレン、ブチレン等のオレフィン系
炭化水素 ４）ブタジエン等のジオレフィン系炭化水素 ５）シクロプロパン、シクロブタン、シクロペンタン、
シクロヘキサン等の脂環式炭化水素 ６）シクロブタジエン、ベンゼン、トルエン、キシレ
ン、ナフタリン等の芳香族炭化水素 ７）アセトン、ジエチルケトン、ベンゾフェノン等のケ
トン類 ８）メタノール、エタノール等のアルコール類 ９）トリメチルアミン、トリエチルアミン等のアミン類 １０）グラファイト、石炭、コークス等の炭素原子のみ
からなる物質 であってよく、これらは、１種を単独で用いることもで
きるし、２種以上を併用することもできる。
【００５７】また、使用可能な不活性ガスは、例えばア
ルゴン、ヘリウム、ネオン、クリプトン、キセノン、ラ
ドンである。ドーパントとしては、例えばホウ素、リチ
ウム、窒素、リン、硫黄、塩素、ひ素、セレン、ベリリ
ウム等を含む化合物又は単体が使用可能であり、そのド
ーピング量は１０16ａｔｏｍｓ／ｃｃ以上であってよ
い。
【００５８】上記の如き原料ガスを使用することによっ
て、微結晶カーボン含有アモルファス又はアモルファス
カーボン含有微結晶カーボン薄膜（粒径は１０ｎｍ以
下）を形成することができる。
【００５９】なお、前記触媒ＣＶＤ（又はバイアス触媒
ＣＶＤ）する前に、前記触媒体を水素系ガス雰囲気中で
加熱（空焼き）処理することが望ましい。これは、触媒
体の熱処理が不十分の場合に、触媒体の構成材料が放出
され、これが成膜された膜中に混入することがあるが、
触媒体を水素系ガス雰囲気中で成膜前の空焼き加熱する
ことによってそのような混入を解消することができる。
従って、成膜室内を水素系ガスで充たした状態で触媒体
を成膜時よりも高い温度（例えばタングステンでは２２
００〜２５００℃）で所定時間の空焼きを行った後に、
通常の成膜時の温度（例えばタングステンでは１７００
℃）に戻すように加熱し、次いで水素系ガスをキャリア
ガスとして原料ガス（いわゆる反応ガス）を供給するこ
とがよい。尚、触媒体の純度、材料によっては、この空
焼き処理は最初のみ実施し、必ずしも成膜毎に実施する
必要はない。
【００６０】前記バイアス又は非バイアス触媒ＡＨＡ処
理は、前記多結晶性半導体薄膜中の特にアモルファス成
分を水素系活性種等の作用により選択的にエッチング除
去する作用があり、大粒径（特にグレインサイズが数１
００ｎｍ以上）の多結晶をベースとする薄膜を得、かつ
膜中のキャリア不純物を活性化する処理であるが、その
際、触媒体温度は１６００〜１８００℃、基板−触媒体
間の距離は２０〜５０ｍｍとし、処理時間を短縮する
等、処理効果向上のため、任意に変更してもよい。
【００６１】本発明の処理で得られた前記多結晶性ダイ
ヤモンド薄膜によって、ＭＯＳＴＦＴのチャンネル、ソ
ース及びドレイン領域、又は配線、抵抗、容量又は電子
放出体等を形成することができる。この場合、前記チャ
ンネル、ソース及びドレイン領域の形成後に、これらの
領域に対し、このバイアス触媒ＡＨＡ処理又は触媒ＡＨ
Ａ処理（バイアス電界なし）を施すと、膜中のｎ型又は
ｐ型不純物のイオン活性化を行える。また、この触媒Ａ
ＨＡ処理（又はバイアス触媒ＡＨＡ処理）により、大粒
径の多結晶性ダイヤモンド膜化し、これに連続して触媒
ＣＶＤ（又はバイアス触媒ＣＶＤ）によりゲート絶縁膜
（ＳｉＯ2、ＳｉＯｘＮｙ、ＳｉＯ2／ＳｉＮ等）を形成
することができる。Ｓｎ、Ｇｅ、Ｐｂ等のIV族元素含有
の低級結晶性ダイヤモンド薄膜に、ゲートチャンネル、
ソース及びドレイン領域の形成後に、バイアス又は非バ
イアス触媒ＡＨＡ処理して大粒径の多結晶性ダイヤモン
ド膜化し、これに連続して触媒ＣＶＤ（又はバイアス触
媒ＣＶＤ）によりゲート絶縁膜（ＳｉＯ2、ＳｉＯｘＮ
ｙ、ＳｉＯ2／ＳｉＮ等）を形成することもできる。
【００６２】本発明は、多結晶性ダイヤモンド半導体装
置、多結晶性ダイヤモンド半導体集積回路装置、液晶表
示装置、有機又は無機エレクトロルミネセンス（ＥＬ）
表示装置、フィールドエミッションディスプレイ（ＦＥ
Ｄ）装置、発光ポリマー表示装置、発光ダイオード表示
装置、ＣＣＤエリア／リニアセンサ装置、ＭＯＳセンサ
装置、太陽電池装置用の薄膜を形成するのに好適であ
る。
【００６３】この場合、内部回路及び周辺回路を有する
半導体装置、固体撮像装置、電気光学装置等の製造に際
し、これらの少なくとも一部を構成するＭＯＳＴＦＴの
チャンネル、ソース及びドレイン領域を前記多結晶性ダ
イヤモンド薄膜によって形成してよく、また駆動回路一
体型の構成とすることもできる。
【００６４】また、各色用の有機又は無機エレクトロル
ミネセンス層（ＥＬ層）の下層にそれぞれ、前記ＭＯＳ
ＴＦＴのドレイン又はソースと接続された陰極又は陽極
を有するＥＬ素子構造とするのがよい。
【００６５】この場合、前記ＭＯＳＴＦＴ及びダイオー
ド等の能動素子上も前記陰極が覆うようにすれば、陽極
が上部にある構造では発光面積が増大すると共に、陰極
の遮光作用で発光光が前記能動素子に入射してリーク電
流を発生させることを防止できる。また、前記各色用の
有機又は無機ＥＬ層の各層上及び各層間の全面に前記陰
極又は陽極が被着されるようにすれば、全面が陰極又は
陽極で覆われることにより、湿気に弱い有機ＥＬ層の劣
化や電極の酸化を防止して、長寿命、高品質、高信頼性
が可能となり、また陰極で覆われると放熱効果が高まる
ので、発熱による薄膜の構造変化（融解あるいは再結晶
化）が低減し、長寿命、高品質、高信頼性が可能とな
り、更にこれにより、高精度、高品質のフルカラーの有
機ＥＬ層を生産性良く形成できるので、コストダウンが
可能となる。
【００６６】また、前記各色用の前記有機又は無機ＥＬ
層間にクロム、二酸化クロム等のブラックマスク層を形
成すると、各色間又は画素間での光漏れを防ぎ、コント
ラストが向上する。
【００６７】本発明をフィールドエミッションディスプ
レイ（ＦＥＤ）装置に適用するときは、そのエミッタ
（電界放出カソード）を、前記多結晶性ダイヤモンド薄
膜を介して前記ＭＯＳＴＦＴのドレインに接続すると共
に前記多結晶性ダイヤモンド薄膜上に成長されたｎ型多
結晶性半導体膜又は多結晶性ダイヤモンド膜又は窒素含
有又は非含有の炭素薄膜又は窒素含有又は非含有の炭素
薄膜表面に形成した多数の微細突起構造（例えばカーボ
ンナノチューブ）などによって形成するのがよい。
【００６８】この場合、前記ＭＯＳＴＦＴ、ダイオード
等の能動素子上にアース電位の金属遮蔽膜（これは、前
記ＦＥＤ装置のゲート引き出し電極と同一材料で同一工
程により形成すると、工程簡略化等の点で有利であ
る。）を形成すると、気密容器内にあるガスがエミッタ
から放出された電子により正イオン化されて絶縁層上に
チャージアップし、この正電荷が絶縁層下にある能動素
子に不要な反転層を形成したり、この反転層を介して余
分な電流が流れるために生じるエミッタ電流の暴走を防
止することができる。また、エミッタから放出された電
子の衝突により蛍光体が発光する際、この光によりＴＦ
Ｔのゲートチャンネル内に電子、正孔が発生してリーク
電流が生じることも防止できる。
【００６９】次に、本発明を好ましい実施の形態につい
て更に詳細に説明する。
【００７０】第１の実施の形態 図１〜図１２について、本発明の第１の実施の形態を説
明する。
【００７１】本実施の形態は、本発明をトップゲート型
の多結晶性ダイヤモンドＣＭＯＳ（Complementary MO
S）ＴＦＴに適用したものである。
【００７２】＜触媒ＣＶＤ法、バイアス触媒ＣＶＤ法、
触媒ＡＨＡ処理、バイアス触媒ＡＨＡ処理とその装置＞
まず、本実施の形態に用いるバイアス触媒ＣＶＤ法（又
は非バイアス触媒ＣＶＤ法）及びバイアス触媒ＡＨＡ処
理（又は非バイアス触媒ＡＨＡ処理）について説明す
る。触媒ＣＶＤ法においては、水素系キャリアガスとシ
ランガス等の原料ガスとからなる反応ガスを加熱された
タングステン等の触媒体に接触させ、これによって生成
したラジカルな堆積種又はその前駆体及び活性化水素イ
オン等の水素系活性種に高いエネルギーを与え（バイア
ス触媒ＣＶＤ法では、グロー放電開始電圧以下の電界又
は／及び磁界の作用で指向性の運動エネルギーを与
え）、基板上にアモルファス又は微結晶カーボン薄膜を
気相成長させる。そして、この成膜後に原料ガスの供給
を停止し、水素系キャリアガスのみを供給することによ
って、上記薄膜のバイアス又は非バイアス触媒ＡＨＡ処
理を行う（必要に応じて、バイアス又は非バイアス触媒
ＡＨＡ処理とバイアス又は非バイアス触媒ＣＶＤとを繰
り返す）。つまり、高温の水素分子、水素原子、活性化
水素イオン等の水素系活性種によりアモルファス成分を
還元エッチングし、ダイヤモンド構造のカーボン超微粒
子を形成し、或いはこのカーボン超微粒子をシード
（核）にして大粒径の多結晶性ダイヤモンド膜を成長さ
せる。これらのバイアス又は非バイアス触媒ＡＨＡ処理
とバイアス又は非バイアス触媒ＣＶＤとを繰り返して、
より大粒径で所定膜厚の多結晶性ダイヤモンド薄膜を得
る。
【００７３】このバイアス又は非バイアス触媒ＡＨＡ処
理、バイアス又は非バイアス触媒ＣＶＤにおいては、バ
イアスをかける場合には基板と対向電極との間にグロー
放電開始電圧以下の直流電圧（パッシェンの法則で決ま
る直流電圧、例えば、１ｋＶ以下の電圧）を印加し、前
記水素系活性種、又は前記ラジカルな堆積種又はその前
駆体及びラジカル水素イオンを基板の側へ指向させる。
以下、このようにバイアス電界の作用下でのＡＨＡ処
理、ＣＶＤ法をＤＣバイアス触媒ＡＨＡ処理、ＤＣバイ
アス触媒ＣＶＤ法と称するが、交流バイアス（ＲＦ）又
は交流と直流の重畳バイアス（ＲＦ／ＤＣ）による場合
も同様である。
【００７４】このＤＣバイアス又は非バイアス触媒ＡＨ
Ａ処理及びＣＶＤ法は、図５〜図７に示す如き装置を用
いて実施される。
【００７５】この装置によれば、水素系キャリアガスと
炭化水素系（例えばメタン）等の原料ガス４０（及び必
要に応じてＢ2Ｈ6やＰＨ3などのドーピングガスも含
む。）からなるガスは、供給導管４１からシャワーヘッ
ド４２の供給口（図示せず）を通して成膜又はアニール
用のチャンバ４４へ導入される。チャンバ４４の内部に
は、ガラス等の基板１を支持するためのサセプタ４５
と、耐熱性の良い（望ましくは触媒体４６と同じか或い
はそれ以上の融点を有する材質の）シャワーヘッド４２
と、例えばコイル状のタングステン等の触媒体４６と、
更には開閉可能なシャッター４７とがそれぞれ配されて
いる。なお、サセプタ４５とチャンバ４４との間には磁
気シール５２が施され、また、チャンバ４４は前工程を
行なう前室５３に後続され、ターボ分子ポンプ等でバル
ブ５５を介して排気される。
【００７６】そして、基板１はサセプタ４５内のヒータ
ー線５１等の加熱手段で加熱され、また触媒体４６は例
えば抵抗線として融点以下（特に８００〜２０００℃、
タングステンの場合は約１６００〜１８００℃）に加熱
されて活性化される。触媒体４６の両端子は直流又は交
流の触媒体電源４８に接続され、この電源からの通電に
より所定温度に加熱される。また、バイアス電界をかけ
る場合は、シャワーヘッド４２は加速電極として、導管
４１を介して可変の直流電源（１ｋＶ以下、例えば５０
０Ｖ）４９の正極側に接続され、負極側のサセプタ４５
（従って、基板１）との間に１ｋＶ以下の直流バイアス
電圧が印加されるようになっている。
【００７７】この方法を実施するには、図５の状態で、
チャンバ４４内の真空度を１．３３×１０-4〜１．３３
×１０-6Ｐａとし、例えば水素系キャリアガス１００〜
２００ＳＣＣＭを供給して、触媒体を所定温度に加熱し
て活性化した後に、炭化水素（例えばメタン）ガス１０
〜２０ＳＣＣＭ（必要に応じてＢ2Ｈ6や、ＰＨ3等のド
ーピングガスも適量含む。）からなる原料ガス４０（ガ
ス圧０．１３３〜１３．３Ｐａ、例えば１．３３Ｐ
ａ）、又は水素系キャリアガスのみ（３００〜１０００
ＳＣＣＭ、ガス圧１０〜５０Ｐａ）を供給導管４１から
シャワーヘッド４２の供給口４３を通して導入する。こ
こで、水素系キャリアガスは、水素、水素＋アルゴン、
水素＋ヘリウム、水素＋ネオン、水素＋キセノン、水素
＋クリプトン等の、水素に不活性ガスを適量混合させた
ガスであれば、いずれでもよい（以下、同様）。尚、原
料ガスの種類によっては、必ずしも水素系キャリアガス
は必要ではない。
【００７８】そして、図６のようにシャッター４７を開
ける。原料ガス４０又は水素系キャリアガスの少なくと
も一部は触媒体４６と接触して触媒的に分解し、触媒分
解反応または熱分解反応によって、高エネルギーをもつ
カーボン等のイオン、ラジカル等の反応種の集団（即
ち、堆積種又はその前駆体及びラジカル水素イオン）、
又は高温の水素系分子、水素系原子、活性化水素イオン
等の水素系活性種を形成し、こうして生成したイオン、
ラジカル等の反応種５０にバイアス方式の場合にはグロ
ー放電開始電圧（約１ｋＶ）以下、例えば５００Ｖの直
流電源４９による直流電界を作用させて（非バイアス方
式では直流電界はかけない）指向性運動エネルギーを与
え、基板１の側へ指向させて、室温〜５５０℃（例えば
２００〜３００℃）に保持された基板１上にアモルファ
スカーボン、微結晶カーボン等の所定の膜をＤＣバイア
ス又は非バイアス触媒ＣＶＤで気相成長させる。或い
は、上記水素系活性種に指向性運動エネルギー（非バイ
アスの場合は指向性運動エネルギー付与はなし）を与
え、室温〜５５０℃（例えば２００〜３００℃）に保持
された基板１上の上記膜に作用させてＤＣバイアス触媒
ＡＨＡ処理を行う。なお、上記アモルファスカーボンや
微結晶カーボン膜等は、バイアスを用いない触媒ＣＶＤ
で気相成長させてもよいが、この場合は、上記の直流電
源４９をオフとしておく。
【００７９】こうして、プラズマを発生することなく、
反応種又は水素系活性種に対し、触媒体４６の触媒作用
とその熱エネルギーにより（バイアス方式の場合は、直
流電界による加速エネルギーを与えた指向性の運動エネ
ルギーを付与する）、反応ガスを効率良く反応種に変え
て、基板１上に均一に熱ＣＶＤで堆積することができ
る。この堆積種５６は基板１上で泳動し、薄膜中で拡散
するので、緻密でステップカバレージの良い平坦かつ均
一な薄膜を形成できる。或いは、水素系キャリアガスか
ら生成した水素系活性種等をＣＶＤ膜に対し十分なエネ
ルギーで効率良く作用させることができる。
【００８０】本実施の形態においてＤＣバイアス触媒Ｃ
ＶＤを適用すると、これは、従来の触媒ＣＶＤのコント
ロールファクタである基板温度、触媒体温度、ガス圧
（反応ガス流量）、原料ガス種類等に比べ、独立した任
意の直流電界で薄膜生成をコントロールすることを追加
するのが特長である。このため、生成膜の基板との密着
性をはじめ、生成膜密度、生成膜均一性又は平滑性、ビ
アホールなどへの生め込み性とステップカバレージを向
上させ、基板温度を一層低温化し、生成膜のストレスコ
ントロール等が可能となり、高品質膜が得られる。しか
も、触媒体４６で生成された反応種を直流電界で独立し
てコントロールし、効率良く基板上に堆積できるので、
反応ガスの利用効率が高く、生成速度を早め、生産性向
上と反応ガス削減によるコストダウンを図れる。
【００８１】また、ＤＣバイアス触媒ＡＨＡ処理におい
ても、上記と同様に独立した任意の直流電界でアニール
をコントロールすることができ、基板温度の低温化、膜
ストレスの減少等がガス利用効率の向上、処理速度の向
上、コストダウンを実現しながら可能となる。
【００８２】また、基板温度を低温化しても堆積種又は
活性種のエネルギーが大きいために、目的とする良質の
膜が得られることから、基板温度を上記のように更に低
温化でき、大型で安価な絶縁基板（ほうけい酸ガラス、
アルミノけい酸ガラス等のガラス基板、ポリイミド等の
耐熱性樹脂基板等）を使用でき、この点でもコストダウ
ンが可能となる。しかも、上記した反応種の加速のため
の電極として、ガス供給用のシャワーヘッド４２を兼用
できるので、構造が簡略となる。
【００８３】また、勿論のことであるが、プラズマの発
生がないので、プラズマによるダメージがなく、低スト
レスの生成膜が得られると共に、プラズマＣＶＤ法等に
比べ、はるかにシンプルで安価な装置が実現する。
【００８４】この場合、減圧下（例えば０．１３３〜
１．３３Ｐａ）又は常圧下で操作を行なえるが、減圧タ
イプよりも常圧タイプの方がよりシンプルで安価な装置
が実現する。そして、常圧タイプでも上記の電界又は／
及び磁界を加えるので、密度、均一性、密着性のよい高
品質膜が得られる。この場合も、減圧タイプよりも常圧
タイプの方がスループットが大であり、生産性が高く、
コストダウンが可能である。
【００８５】減圧タイプの場合は、直流電圧はガス圧
（ガス流量）やガス種等によって左右されるが、いずれ
にしても、グロー放電開始電圧以下の任意の電圧に調整
する必要がある。常圧タイプの場合は、放電はしない
が、原料ガス及び反応種又は活性種の流れが膜厚及び膜
質に悪影響を及ぼさないように、基板上に排ガス流が接
しないように排気を調整することが望ましい。
【００８６】上記のＤＣバイアス触媒ＣＶＤ（又は非バ
イアス触媒ＣＶＤ）又はＤＣバイアス触媒ＡＨＡ処理
（又は非バイアス触媒ＡＨＡ処理）において、触媒体４
６による副射熱のために、基板温度は上昇するが、上記
のように、必要に応じて基板加熱用ヒーター５１を設置
してよい。また、触媒体４６はコイル状（これ以外にメ
ッシュ、ワイヤー、多孔板状もよい。）としているが、
更にガス流方向に複数段（例えば２〜３段）として、ガ
スとの接触面積を増やすのがよい。なお、基板１をサセ
プタ４５の下面においてシャワーヘッド４２の上方に配
しているので、チャンバ４４内で生じたパーティクルが
落下して基板１又はその上の膜に付着することがない。
【００８７】本実施の形態においては、ＤＣバイアス又
は非バイアス触媒ＣＶＤに用いた装置をそのまま用い、
ＤＣバイアス又は非バイアス触媒ＣＶＤによるアモルフ
ァスカーボン等のカーボン薄膜、多結晶性ダイヤモンド
薄膜の気相成長後に、モノシラン等の原料ガスの供給を
停止し、ＤＣバイアス又は非バイアス触媒ＣＶＤ時より
も多い流量で水素系キャリアガスのみを成膜室４４内に
供給して、カーボン薄膜、多結晶性ダイヤモンド薄膜に
対してＤＣバイアス又は非バイアス触媒ＡＨＡ処理を行
い、そのアモルファス成分のエッチングにより多結晶化
のためのアニールを施し、かつ、このＤＣバイアス又は
非バイアス触媒ＣＶＤとＤＣバイアス又は非バイアス触
媒ＡＨＡ処理とを所定回数繰り返して、目的とする膜厚
の多結晶性ダイヤモンド薄膜を形成する。これによって
得られた比較的厚膜の多結晶性ダイヤモンド膜も、本発
明の多結晶性ダイヤモンド薄膜の概念に含まれるものと
する。
【００８８】このＤＣバイアス又は非バイアス触媒ＡＨ
Ａ処理は、加熱された触媒体により分解、生成した水素
系活性種等により前記アモルファス成分をエッチング除
去してカーボン超微粒子を生成すると共に、下地のカー
ボン超微粒子をシードとして多結晶化し易くして、大粒
径（特にグレインサイズが数１００ｎｍ以上）の多結晶
をベースとする多結晶性ダイヤモンド薄膜を得、膜中の
キャリア不純物を活性化する処理であるが、その際、触
媒体温度１６００〜１８００℃、基板−触媒体間の距離
２０〜５０ｍｍ、基板温度２００〜８００℃とし、また
水素系キャリアガスは上記したと同様に水素又は水素と
不活性ガス（アルゴン、ヘリウム、キセノン、クリプト
ン、ラドン等）との混合ガスであり、混合ガスの場合は
水素含有比率は５０モル％以上とすることによって触媒
体の酸化劣化を防止できる。また、ＤＣバイアス又は非
バイアス触媒ＡＨＡ処理時に用いる水素又は水素含有ガ
スは、気相成長時の水素系キャリアガスと同様であって
よいが、ガス流量３００〜１０００ＳＣＣＭ、ガス圧１
０〜５０Ｐａと大きくし（ＤＣバイアス又は非バイアス
触媒ＣＶＤのときは０．１〜数Ｐａ）、ガスによる熱伝
導の増大と水素系活性種等の発生量の増大を図るのがよ
い。
【００８９】本発明に基づいて、バイアスの作用下での
処理によれば、電界又は磁界、又はこれらの双方を印加
し、この作用下で水素系活性種等によるアニール（バイ
アス触媒ＡＨＡ処理）又は堆積種の気相成長（バイアス
触媒ＣＶＤ）を行うので、効率良く処理を行うことがで
きる。以下に、上記したＤＣバイアス触媒ＡＨＡ処理及
びＤＣバイアス触媒ＣＶＤも含めてまとめると、次のよ
うになる。
【００９０】まず、図８は、上記した電界の作用下で触
媒ＣＶＤ、いわゆるバイアス触媒ＣＶＤを行う場合を示
すが、基板１を収容した真空容器４４の周囲に高周波電
圧（又は直流電圧、或いはこれらの双方）を印加する電
極２００、２０１を設け、これによる電界を作用させ
る。
【００９１】この時に、バイアス触媒ＣＶＤの場合、触
媒体４６の触媒反応又は接触分解反応で発生させた堆積
種のカーボン原子の電子スピンが電界と相互作用して一
定の方向に向き、基体上に堆積する際に、一定の方向性
をもって結晶化し、カーボンの結晶方位が揃うことにな
る。こうして結晶化された膜は結晶方位がほぼ揃うた
め、粒界のもつ電子ポテンシャルバリアが低くなり、キ
ャリア移動度が大きくなる。この際、結晶方位を一定方
向に揃えることが重要であり、カーボン原子の外殻軌道
の構造に応じて、得られた多結晶性ダイヤモンド薄膜７
の垂直方向に結晶が揃う場合もあり或いは水平方向に結
晶方位が揃う場合もある。結晶粒が一定の方向に揃うこ
とにより、多結晶性ダイヤモンド薄膜の表面の凹凸もな
くなり、薄膜の表面が平坦化されることになり、これに
接して形成されるゲート絶縁膜等との間の界面状態が良
好となり、キャリア移動度が向上する。
【００９２】図９は、電界に代えて、磁界を印加する場
合であり、基板１を収容した真空容器４４の周囲に永久
磁石２０２及び２０３、又は電磁石２０４を設け、これ
による磁界を作用させる。
【００９３】こうして、上記した電界の場合と同様に、
磁界の作用で一定の方向に結晶粒が揃い、キャリア移動
度が向上し、また表面の凹凸も減少する。薄膜の表面が
平坦化されることになり、これに接して形成されるゲー
ト絶縁膜等との間の界面状態が良好となり、キャリア移
動度が向上する。
【００９４】図１０は、上記の電界と共に磁界も同時に
印加する例であるが、基板１を収容した真空容器４４の
周囲の永久磁石２０２、２０３（これは電磁石でもよ
い。）による磁界と同時に、高周波電圧（または直流電
圧、或いはこれらの双方）４９を印加する電極２００、
２０１による電界を同時に作用させる。
【００９５】この時に、カーボン原子の電子スピンが磁
場と電場の相互作用で一定の方向に向き、基体上に堆積
する際に、磁界と電界の相乗作用により更に十分な方向
性をもって結晶化した膜が形成することになる。従っ
て、一定の方向に結晶粒が更に揃い易くなり、キャリア
移動度が一層向上し、また表面の凹凸も一層減少する。
薄膜の表面が平坦化されることになり、これに接して形
成されるゲート絶縁膜等との間の界面状態が良好とな
り、キャリア移動度が向上する。
【００９６】図８〜図１０に示したバイアス方式は、バ
イアス触媒ＡＨＡ処理においても同様に適用され、電界
又は／及び磁界の作用によって、カーボン薄膜１００Ａ
に対して水素系活性種等が効率的に十分なエネルギーで
作用し、ＡＨＡ処理効果が向上し、アモルファス成分の
カーボンを十二分にエッチングしてダイヤモンド構造の
カーボン超微粒子又は高結晶化率、大粒径の多結晶性カ
ーボン薄膜の形成を促進させることができる。
【００９７】図１１は、上記の触媒ＣＶＤ（ＤＣバイア
ス触媒ＣＶＤも同様）とＤＣバイアス（又は非バイア
ス）触媒ＡＨＡ処理における上記水素系キャリアガス及
び原料ガスの導入時間及びタイミングを多結晶性カーボ
ン薄膜形成の場合について示し、また図１２は、流量計
（ＭＦＣ）や調整弁などを組み込んだガス導入系を示
す。
【００９８】まず、成膜を行う前に、ゲートバルブを通
してチャンバ（成膜室）４４内に基板１を搬入し、サセ
プタ４５に載置し、次いで、排気系を作動させてチャン
バ４４内を所定圧力まで排気するとともに、サセプタ４
５に内蔵されたヒーターを作動させて基板１を所定温度
まで加熱する。
【００９９】そして、ガス導入系によって、まず水素系
キャリアガス３００〜１０００ＳＣＣＭ、例えば５００
ＳＣＣＭをチャンバ１内に導入する。導入された水素ガ
スの一部は、加熱触媒体４６による接触分解反応により
活性化水素イオン等の水素系活性種となり、基板表面に
到達して、基板１の表面クリーニングを行う。その後に
水素系キャリアガスを１５０ＳＣＣＭにする。
【０１００】このように、チャンバ４４内に水素系キャ
リアガスが供給されている状態で、ガス導入系を作動さ
せ、原料ガス（例えばメタン１５ＳＣＣＭ）をチャンバ
４４内に導入する。導入された原料ガスは、加熱触媒体
４６の熱触媒反応及び熱分解反応により堆積種が生成さ
れ、必要あれば上記バイアス電界の作用下でアモルファ
スカーボン、又は微結晶カーボン薄膜等として基板表面
に気相成長する。
【０１０１】その後、原料ガスの導入を停止して、チャ
ンバ４４内から原料ガスを排出し、更に水素系キャリア
ガスのみを３００〜１０００ＳＣＣＭ、例えば５００Ｓ
ＣＣＭの流量で導入する、これによって、加熱触媒体に
よる接触分解反応で生じた活性化水素イオン等の水素系
活性種が必要あれば上記したバイアス電界の作用下で上
記の薄膜に作用してそのアモルファス成分をエッチング
し、アモルファス成分が除去された下地のダイヤモンド
構造のカーボン超微粒子を得、またこれをシードとして
結晶化が促進された多結晶性ダイヤモンド薄膜を得る。
【０１０２】こうしてバイアス又は非バイアス触媒ＡＨ
Ａ処理された多結晶性ダイヤモンドの上に、再び上記の
バイアス又は非バイアス触媒ＣＶＤを施し、多結晶性ダ
イヤモンド薄膜をシードとしてその上に多結晶性ダイヤ
モンド薄膜を成長させ、更にバイアス又は非バイアス触
媒ＡＨＡ処理及び触媒ＣＶＤを繰り返して行うことによ
り、多結晶性ダイヤモンド薄膜の膜厚をコントロールし
つつ最終的には目的とする膜厚で大粒径の多結晶性ダイ
ヤモンド薄膜を形成することができる。
【０１０３】このように、必要あれば上記のバイアス電
界又は／及び磁界で指向性の加速された十分なエネルギ
ーの水素系活性種等の作用により、熱エネルギーが膜に
移動して局部的に温度上昇させ、アモルファス成分がエ
ッチングされて大粒径の多結晶性膜化し、高キャリア移
動度、高結晶化率で高品質の多結晶性ダイヤモンド薄膜
を得ることができる。
【０１０４】そして、このバイアス又は非バイアス触媒
ＡＨＡ処理時に、ダイヤモンド薄膜中に存在するキャリ
ア不純物は高温で活性化され、各領域において最適なキ
ャリア不純物濃度を得ることができ、また、高温の水素
分子、水素原子及び活性化水素イオンによるクリーニン
グ（基板等への吸着ガス及び有機物残渣等の還元除去）
が可能であり、触媒体も酸化劣化し難しくなる。
【０１０５】こうしたバイアス又は非バイアス触媒ＣＶ
Ｄによる気相成長とバイアス又は非バイアス触媒ＡＨＡ
処理によるアニールとを目的とする膜厚となるまで繰り
返すことにより、このダイヤモンド薄膜は既にバイアス
又は非バイアス触媒ＡＨＡ処理で多結晶化された下地膜
上に多結晶化され易い状態で成長し易くなり、目的とす
る高品質の多結晶性ダイヤモンド薄膜を所定の膜厚で得
ることができる。即ち、バイアス又は非バイアス触媒Ｃ
ＶＤとバイアス又は非バイアス触媒ＡＨＡ処理を繰り返
すマルチバイアス又はマルチ触媒ＡＨＡ処理により、例
えばバイアス又は非バイアス触媒ＣＶＤで成膜された多
結晶性ダイヤモンド薄膜をバイアス又は非バイアス触媒
ＡＨＡ処理し、更にこの多結晶性ダイヤモンド薄膜をシ
ードとしたバイアス又は非バイアス触媒ＣＶＤで多結晶
性ダイヤモンド薄膜の気相成長、更にはバイアス又は非
バイアス触媒ＡＨＡ処理を繰り返すので、大粒径で高結
晶化率の多結晶性ダイヤモンド膜を形成することができ
る。
【０１０６】なお、上記のバイアス又は非バイアス触媒
ＣＶＤ及びバイアス又は非バイアス触媒ＡＨＡ処理はい
ずれも、プラズマの発生なしに行えるので、プラズマに
よるダメージがなく、低ストレスの生成膜が得られ、ま
たプラズマＣＶＤ法に比べ、シンプルで安価な装置を実
現できる。
【０１０７】なお、本実施の形態において、上記のバイ
アス又は非バイアス触媒ＣＶＤでは、例えば０．４ｍｍ
φタングステンワイヤーの触媒体及びこれを支持してい
る例えば０．８ｍｍφモリブデンワイヤーの支持体（図
示せず）の純度が問題となるが、従来の純度：３Ｎ（９
９．９ｗｔ％）を４Ｎ（９９．９９ｗｔ％）以上、好ま
しくは５Ｎ（９９．９９９ｗｔ％）又はそれ以上に純度
を上げることにより、バイアス又は非バイアス触媒ＣＶ
Ｄによる多結晶性ダイヤモンド膜中の鉄、ニッケル、ク
ロム等の重金属汚染を低減できる。
【０１０８】＜トップゲート型ＣＭＯＳＴＦＴの製造＞
次に、本実施の形態によるバイアス又は非バイアス触媒
ＡＨＡ処理を用いたトップゲート型ＣＭＯＳＴＦＴの製
造例を示す。
【０１０９】まず、図１の（１）に示す石英ガラス、結
晶化ガラスなどの絶縁基板１の少なくともＴＦＴ形成領
域に、プラズマＣＶＤ、バイアス又は非バイアス触媒Ｃ
ＶＤ、高密度プラズマＣＶＤ、高密度触媒ＣＶＤ等の気
相成長法により、保護用の窒化シリコン膜及び酸化シリ
コン膜の積層膜からなる下地保護膜（図示せず）を下記
の条件で形成する（以下、同様）。
【０１１０】この場合、ＴＦＴ形成のプロセス温度によ
ってガラス材質を使い分ける。 ２００〜５００℃の低温の場合：ほうけい酸、アルミノ
けい酸ガラス等のガラス基板（５００×６００×０．５
〜１．１μｍ厚）、耐熱性樹脂基板を用いてもよい。 ６００〜１０００℃の高温の場合：石英ガラス、結晶化
ガラス等の耐熱性ガラス基板（６〜１２インチφ、７０
０〜８００μｍ厚）を用いてもよい。保護膜用の窒化シ
リコン膜はガラス基板からのＮａイオンストップのため
に形成するが、合成石英ガラスを用いる場合は不要であ
る。
【０１１１】また、バイアス又は非バイアス触媒ＣＶＤ
を用いる場合、図５〜図７に示したと同様の装置が使用
可能であるが、触媒体の酸化劣化防止のために、水素系
キャリアガスを供給して触媒体を所定温度（約１６００
〜１８００℃、例えば約１７００℃）に加熱し、成膜後
は触媒体を問題ない温度まで冷却して水素系キャリアガ
スをカットする必要がある。
【０１１２】成膜条件としては、チャンバ内に水素系キ
ャリアガス（水素、アルゴン＋水素、ヘリウム＋水素、
ネオン＋水素等）を常時流し、流量と圧力、サセプタ温
度を下記の所定の値に制御する。 チャンバ内圧力：１〜１５Ｐａ程度、例えば１０Ｐａ サセプタ温度：３００〜４００℃ 水素系キャリアガス流量（混合ガスの場合、水素は７０
〜８０モル％）：５０〜１５０ＳＣＣＭ
【０１１３】また、窒化シリコン膜は、次の条件で５０
〜２００ｎｍの厚みに形成する。水素（Ｈ2）をキャリ
アガスとし、原料ガスとしてモノシラン（ＳｉＨ4）に
アンモニア（ＮＨ3）を適量比率で混合して形成。 Ｈ2流量：５０〜１５０ＳＣＣＭ、ＳｉＨ4流量：１０〜
２０ＳＣＣＭ、ＮＨ3流量：５０〜６０ＳＣＣＭ
【０１１４】また、酸化シリコン膜は、次の条件で５０
〜１００ｎｍの厚みに形成する。水素（Ｈ2）をキャリ
アガス、原料ガスとしてモノシラン（ＳｉＨ4）にＨｅ
希釈Ｏ2を適量比率で混合して形成。 Ｈ2流量：５０〜１５０ＳＣＣＭ、ＳｉＨ4流量：１０〜
２０ＳＣＣＭ、Ｈｅ希釈Ｏ2流量：１〜２ＳＣＣＭ
【０１１５】次いで、図１の（１）に示すように、本発
明に基づくバイアス又は非バイアス触媒ＣＶＤ法等によ
り上記の保護膜上に、次の条件でアモルファスカーボン
又は微結晶カーボン膜１００Ａを５０〜１００ｎｍの厚
みに形成する。水素（Ｈ2）をキャリアガス、原料ガス
としてメタン（ＣＨ4）を適量比率混合して形成。 Ｈ2流量；５０〜１００ＳＣＣＭ、ＣＨ4流量；１０〜２
０ＳＣＣＭ
【０１１６】次いで、図１の（２）に示すように、連続
してバイアス又は非バイアス触媒ＡＨＡ処理により、上
記のアモルファスカーボン又は微結晶カーボン膜１００
Ａからアモルファス成分のカーボンをエッチング除去
し、ダイヤモンド構造のカーボン超微粒子層１００Ｂを
形成する。
【０１１７】このバイアス又は非バイアス触媒ＡＨＡ処
理は、バイアス又は非バイアス触媒ＣＶＤ法において原
料ガスを供給しないで処理する方法であり、具体的に
は、減圧下で、水素系キャリアガスを供給して触媒体を
所定温度（約１６００〜１８００℃、例えば約１７００
℃設定）に加熱し、大量の高温の水素系分子／原子／活
性化水素イオンを発生させて、これらを必要あればグロ
ー放電開始電圧以下の電界の作用による指向性運動エネ
ルギーの付与下で、基板上に形成した例えばアモルファ
スカーボン又は微結晶カーボン膜１００Ａに吹き付け
る。これにより大量の高温の水素系分子／原子／活性化
水素イオンが有する高い熱エネルギーがそれらの膜に移
動して、それらの膜温度を局部的に上昇させる。これに
より、アモルファスカーボン又は微結晶カーボン膜１０
０Ａ上に存在するダイヤモンド構造のカーボン超微粒子
（クラスタ）を安定させ、かつその付近に存在するアモ
ルファス構造のカーボンを水素系活性種の作用により選
択的にエッチングして、ダイヤモンド構造のカーボン超
微粒子１００Ｂを形成し、多結晶性ダイヤモンド成長の
核とする。この時に、ＴＦＴ形成領域内で、ダイヤモン
ド構造を有するカーボン超微粒子（クラスタ）が点在
し、それらの間の電気抵抗が無視し得る（電気的ショー
トしていない）ことが必要である。
【０１１８】次いで、図１の（３）に示すように、連続
してバイアス又は非バイアス触媒ＣＶＤ法（或いはマル
チバイアス又は非マルチ触媒ＡＨＡ処理）によって、多
結晶性ダイヤモンド薄膜７をダイヤモンド構造のカーボ
ン超微粒子層１００Ｂをシードに５０〜１００ｎｍ厚、
例えば５０ｎｍ厚に気相成長させる。
【０１１９】このとき、必要に応じて、メタンにｎ型不
純物（燐、ひ素、アンチモン）又はｐ型不純物（ボロン
等）を適量添加、例えば１０15〜１０18ａｔｏｍｓ／ｃ
ｃ含有させて、ｎ型又はｐ型の多結晶性ダイヤモンド薄
膜を形成してもよい。また、ダイヤモンド構造を有する
カーボン超微粒子１００Ｂ上に、多結晶性ダイヤモンド
薄膜を１０〜３０ｎｍ厚に成長させた後、バイアス又は
非バイアス触媒ＡＨＡ処理し、多結晶性ダイヤモンド薄
膜を１０〜３０ｎｍ厚に成長させ、更にバイアス又は非
バイアス触媒ＡＨＡ処理し、多結晶性ダイヤモンド膜を
１０〜３０ｎｍ厚に成長させ、更にバイアス又は非バイ
アス触媒ＡＨＡ処理してもよい。いわゆるマルチバイア
ス又はマルチＡＨＡ処理のこの方法によって、より大き
い粒径のより厚い膜の多結晶性ダイヤモンド膜を形成で
きる。
【０１２０】この場合、図５〜図７に示した装置を用
い、上記のバイアス又は非バイアス触媒ＣＶＤにより下
記の条件で多結晶性ダイヤモンド薄膜を気相成長させ、
しかる後に下記の条件でバイアス又は非バイアス触媒Ａ
ＨＡ処理を行ってアニールし、多結晶性ダイヤモンド薄
膜をより多結晶化し、これらのバイアス又は非バイアス
触媒ＣＶＤとバイアス又は非バイアス触媒ＡＨＡ処理と
を繰り返して５０ｎｍ厚の多結晶性ダイヤモンド薄膜７
を形成してよい。例えば、バイアス又は非バイアス触媒
ＣＶＤで１０〜３０ｎｍ厚の膜を成長させ、バイアス又
は非バイアス触媒ＡＨＡ処理後、バイアス又は非バイア
ス触媒ＣＶＤで１０〜３０ｎｍ厚の膜を成長させ、更に
バイアス又は非バイアス触媒ＡＨＡ処理後、バイアス又
は非バイアス触媒ＣＶＤで１０〜３０ｎｍ厚の膜を成長
させ、更にバイアス又は非バイアス触媒ＡＨＡ処理後
に、バイアス又は非バイアス触媒ＣＶＤで１０〜３０ｎ
ｍ厚の膜を成長させて、最終的に目的とする膜厚の多結
晶性ダイヤモンド薄膜を得る。
【０１２１】バイアス又は非バイアス触媒ＣＶＤによる
多結晶性ダイヤモンド薄膜の成膜：水素（Ｈ2）をキャ
リアガス、原料ガスとしてメタン（ＣＨ4）を適量比率
で混合して形成。Ｈ2流量：１５０ＳＣＣＭ、ＣＨ4流
量：１５ＳＣＣＭ。この時、原料ガスのメタンガスに、
ｎ型のリン又はひ素又はアンチモン等を適量混入した
り、又はｐ型のボロン等を適量混入することにより、任
意のｎ又はｐ型不純物キャリア濃度の多結晶性ダイヤモ
ンド薄膜を形成してもよい。 ｎ型化の場合：ホスフィン（ＰＨ3）、アルシン（Ａｓ
Ｈ3）、スチビン（ＳｂＨ3） ｐ型化の場合：ジボラン（Ｂ2Ｈ6）
【０１２２】バイアス又は非バイアス触媒ＡＨＡ処理：
バイアス又は非バイアス触媒ＡＨＡ処理は、バイアス又
は非バイアス触媒ＣＶＤにおいて原料ガスを供給しない
方法であり、具体的には、減圧下で、水素系キャリアガ
スをガス流量３００〜１０００ＳＣＣＭ、ガス圧１０〜
５０Ｐａで供給して触媒体を所定温度（約１６００〜１
８００℃、例えば約１７００℃）に加熱し、高温の水素
分子／水素原子／活性化水素イオンを発生させ、これら
を基板上に形成した例えば微結晶カーボン薄膜、又は多
結晶性ダイヤモンド薄膜に吹き付ける。これにより、高
温の水素分子／水素原子／活性化水素イオンが有する熱
エネルギーがそれらの膜に移動して、それらの膜温度を
上昇させ、水素系活性種の作用により選択的にアモルフ
ァス成分がエッチングされ、ダイヤモンド構造のカーボ
ン超微粒子化し、また大粒径の多結晶性ダイヤモンド膜
化し、高キャリア移動度及び高結晶化率、高品質の多結
晶性ダイヤモンド薄膜を形成することができる。
【０１２３】上記のバイアス触媒ＡＨＡ処理（又はバイ
アス触媒ＣＶＤ）時のバイアス電界は、次のいずれかの
電圧印加によって形成できる。 １）直流電圧（例えば５００Ｖ） ２）低周波電圧（例えば５００ＶP-P／２６ｋＨｚ） ３）高周波電圧（例えば５００ＶP-P／１３．５６ＭＨ
ｚ） ４）低周波電圧に高周波電圧を重畳させた電圧（例えば
５００ＶP-P／２６ｋＨｚ＋２００ＶP-P／１３．５６Ｍ
Ｈｚ） ５）直流電圧に低周波電圧を重畳させた電圧（例えば５
００Ｖ＋２００ＶP-P／２６ｋＨｚ） ６）直流電圧に高周波電圧を重畳させた電圧（例えば５
００Ｖ＋２００ＶP-P／１３．５６ＭＨｚ） ７）直流電圧に低周波電圧と高周波電圧を重畳させた電
圧（例えば５００Ｖ＋１００ＶP-P／２６ｋＨｚ＋１０
０ＶP-P／１３．５６ＭＨｚ）
【０１２４】このバイアス触媒ＡＨＡ処理（又は触媒Ａ
ＨＡ処理）を後述のゲートチャンネル／ソース／ドレイ
ン形成後に行うと、高温の水素系分子／水素系原子／活
性化水素イオンが有する熱エネルギーがそれらの膜に移
動して、それらの膜温度を上昇させ、結晶化促進と同時
にゲートチャンネル／ソース／ドレインに注入されたキ
ャリア不純物（燐、ひ素、ボロン等）がイオン活性化さ
れる。
【０１２５】なお、上記の各膜を同一のチャンバで形成
する場合は、水素系キャリアガスを常時供給し、触媒体
を所定温度に加熱してスタンバイをしておき、次のよう
に処理してよい。
【０１２６】モノシランにアンモニアを適当比率で混合
して所定膜厚の窒化シリコン膜を形成し、前の原料ガス
を十分に排出した後に、連続してモノシランとＨｅ希釈
Ｏ2を適当比率で混合して所定膜厚の酸化シリコン膜を
形成し、前の原料ガス等を十分に排出した後に、連続し
てメタンを供給して、所定膜厚のアモルファス又は微結
晶カーボン薄膜、又は所定膜厚の多結晶性ダイヤモンド
薄膜を形成し、前の原料ガスを十分に排出した後に、連
続して原料ガスをカットしてバイアス又は非バイアス触
媒ＡＨＡ処理により上記カーボン薄膜をダイヤモンド構
造のカーボン超微粒子化し、或いは上記多結晶性ダイヤ
モンド薄膜をより大粒径化させ、必要に応じて前の原料
ガスを十分に排出した後に、連続してモノシランとＨｅ
希釈Ｏ2を適当比率で混合して所定膜厚の酸化シリコン
膜を形成する。成膜後は原料ガスをカットし、触媒体を
問題ない温度まで冷却して水素系キャリアガスをカット
する。この時、絶縁膜形成時の原料ガスは傾斜減少又は
傾斜増加させて、傾斜接合の絶縁膜としてもよい。
【０１２７】或いは、それぞれ独立したチャンバで形成
する場合は、各チャンバ内に水素系キャリアガスを常時
供給し、触媒体を所定温度に加熱してスタンバイしてお
き、次のように処理してよい。Ａチャンバに移し、モノ
シランにアンモニアを適量比率で混合して所定膜厚の窒
化シリコン膜を形成する。次にＢチャンバに移し、モノ
シランにＨｅ希釈Ｏ2を適量比率で混合して酸化シリコ
ン膜を形成する。次にＣチャンバに移し、メタンを供給
して、アモルファス又は微結晶カーボン薄膜、又は多結
晶性ダイヤモンド薄膜を形成し、連続して（或いは別の
チャンバで）水素系キャリアガスによるバイアス又は非
バイアス触媒ＡＨＡ処理により、カーボン薄膜をダイヤ
モンド構造のカーボン超微粒子化し、或いは多結晶性ダ
イヤモンド薄膜をより大粒径化する。必要に応じて次に
Ｂチャンバに移し、モノシランにＨｅ希釈Ｏ2を適量比
率で混合して酸化シリコン膜を形成する。成膜後は原料
ガスをカットし、触媒体を問題ない温度まで冷却して水
素系キャリアガスをカットする。この時に、それぞれの
チャンバ内に水素系キャリアガスとそれぞれの原料ガス
を常時供給して、スタンバイの状態にしておいてもよ
い。
【０１２８】そして次に、多結晶性ダイヤモンド薄膜７
をソース、チャンネル及びドレイン領域とするＭＯＳＴ
ＦＴの作製を行なう。
【０１２９】即ち、図２の（４）に示すように、汎用フ
ォトリソグラフィ及びエッチングにより多結晶性ダイヤ
モンド薄膜７をアイランド化する。この場合、ＣＣｌ4
ガス等でのプラズマエッチングで酸化シリコン膜をエッ
チングし、酸素ガス又は水素ガスのプラズマエッチング
又はバイアス又は非バイアス触媒エッチング等でフォト
レジスト及び酸化シリコン膜をマスクに多結晶性ダイヤ
モンド薄膜をエッチングしてアイランド化する。これ
は、酸素含有ガスの場合にはＣ＋Ｏ2→ＣＯ2等の酸化反
応、又、水素含有ガスの場合にはＣ＋２Ｈ2→ＣＨ4等の
還元反応等のガス化反応によって、多結晶性ダイヤモン
ド薄膜がエッチングされる。そして、ｎＭＯＳＴＦＴ用
のチャンネル領域の不純物濃度制御によるしきい値（Ｖ
th）の最適化のために、ｐＭＯＳＴＦＴ部をフォトレジ
スト９でマスクし、イオン注入又はイオンドーピングに
よりｐ型不純物イオン（例えばボロンイオン）１０を例
えば５×１０11ａｔｏｍｓ／ｃｍ2のドーズ量でドーピ
ングし、１×１０17ａｔｏｍｓ／ｃｃのアクセプタ濃度
に設定し、多結晶性ダイヤモンド薄膜７の導電型をｐ型
化した多結晶性ダイヤモンド薄膜１１とする。
【０１３０】次いで、図２の（５）に示すように、ｐＭ
ＯＳＴＦＴ用のチャンネル領域の不純物濃度制御による
Ｖthの最適化のために、今度はｎＭＯＳＴＦＴ部をフォ
トレジスト１２でマスクし、イオン注入又はイオンドー
ピングによりｎ型不純物イオン（例えば燐イオン）１３
を例えば１×１０12ａｔｏｍｓ／ｃｍ2のドーズ量でド
ーピングし、２×１０17ａｔｏｍｓ／ｃｃのドナー濃度
に設定し、多結晶性ダイヤモンド薄膜７の導電型をｎ型
化した多結晶性ダイヤモンド薄膜１４とする。
【０１３１】次いで、図３の（６）に示すように、必要
あれば大粒径又は結晶化促進と膜中の不純物の活性化の
ために上記のバイアス又は非バイアス触媒ＡＨＡ処理を
行なった後、バイアス又は非バイアス触媒ＣＶＤ等によ
りゲート絶縁膜の酸化シリコン膜５０ｎｍ厚８を形成し
た後、ゲート電極材料としてのリンドープド多結晶シリ
コン膜１５を例えば２〜２０ＳＣＣＭのＰＨ3及び２０
ＳＣＣＭのモノシランの供給下での上記と同様のバイア
ス又は非バイアス触媒ＣＶＤ法等によって厚さ例えば４
００ｎｍ厚に堆積させる。
【０１３２】次いで、図３の（７）に示すように、フォ
トレジスト１６を所定パターンに形成し、これをマスク
にしてリンドープド多結晶シリコン膜１５をゲート電極
形状にパターニングし、更に、必要に応じてフォトレジ
スト１６の除去後に図３の（８）に示すように、例えば
バイアス又は非バイアス触媒ＣＶＤ等によりゲート電極
用保護膜の酸化シリコン膜１７を２０〜３０ｎｍ厚に形
成する。
【０１３３】次いで、図３の（９）に示すように、ｐＭ
ＯＳＴＦＴ部をフォトレジスト１８でマスクし、イオン
注入又はイオンドーピングによりｎ型不純物である例え
ば燐イオン１９を例えば１×１０15ａｔｏｍｓ／ｃｍ2
のドーズ量でドーピングし、２×１０20ａｔｏｍｓ／ｃ
ｃのドナー濃度に設定し、ｎＭＯＳＴＦＴのｎ+型ソー
ス領域２０及びドレイン領域２１をそれぞれ形成する。
【０１３４】次いで、図４の（１０）に示すように、ｎ
ＭＯＳＴＦＴ部をフォトレジスト２２でマスクし、イオ
ン注入又はイオンドーピングによりｐ型不純物である例
えばボロンイオン２３を例えば１×１０15ａｔｏｍｓ／
ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍ
ｓ／ｃｃのアクセプタ濃度に設定し、ｐＭＯＳＴＦＴの
ｐ+型ソース領域２４及びドレイン領域２５をそれぞれ
形成する。
【０１３５】こうしてゲート、ソース及びドレインを形
成するが、これらは上記したプロセス以外の方法で形成
することが可能である。
【０１３６】即ち、図１の（３）の工程後に、多結晶性
ダイヤモンド薄膜７をｐＭＯＳＴＦＴとｎＭＯＳＴＦＴ
領域にアイランド化し、ｐＭＯＳＴＦＴ領域にイオン注
入又はイオンドーピングでｎ型不純物、例えば燐イオン
を１×１０12ａｔｏｍｓ／ｃｍ2のドーズ量でドーピン
グし、２×１０17ａｔｏｍｓ／ｃｃのドナー濃度に設定
し、ｎＭＯＳＴＦＴ領域にｐ型不純物、例えばボロンイ
オンを５×１０11ａｔｏｍｓ／ｃｍ2のドーズ量でドー
ピングし、１×１０17ａｔｏｍｓ／ｃｃのアクセプタ濃
度に設定し、各チャンネル領域の不純物濃度を制御し、
Ｖthを最適化する。
【０１３７】そして、次に、汎用フォトリソグラフィ技
術により、フォトレジストマスクで各ソース／ドレイン
領域を形成する。ｎＭＯＳＴＦＴの場合、イオン注入又
はイオンドーピング法によりｎ型不純物、例えばひ素、
燐イオンを１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量で
ドーピングし、２×１０20ａｔｏｍｓ／ｃｃのドナー濃
度に設定し、ｐＭＯＳＴＦＴの場合、イオン注入又はイ
オンドーピング法によりｐ型不純物、例えばボロンイオ
ンを１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量でドーピ
ングし、２×１０20ａｔｏｍｓ／ｃｃのアクセプタ濃度
に設定する。
【０１３８】しかる後、必要あれば膜中の不純物の活性
化のためにバイアス又は非バイアス触媒ＡＨＡ処理を行
った後、ゲート絶縁膜として酸化シリコン膜を形成する
が、必要に応じて連続して窒化シリコン膜と酸化シリコ
ン膜を形成する。即ち、必要に応じて、バイアス又は非
バイアス触媒ＡＨＡ処理後に連続してバイアス又は非バ
イアス触媒ＣＶＤ法により、水素系キャリアガスとモノ
シランにＨｅ希釈Ｏ2を適量比率で混合して酸化シリコ
ン膜８を２０〜３０ｎｍ厚に形成し、必要に応じて水素
系キャリアガスとモノシランにＮＨ3を適量比率で混合
して窒化シリコン膜を１０〜２０ｎｍ厚に形成し、更に
前記の条件で酸化シリコン膜を２０〜３０ｎｍ厚に形成
する。この後は、上記と同様の汎用の触媒ＣＶＤ法、フ
ォトリソグラフィ技術によりゲート電極を形成する。
【０１３９】ゲート、ソース及びドレイン形成後は、図
４の（１１）に示すように、全面に上記したと同様のバ
イアス又は非バイアス触媒ＣＶＤ法によって、水素系キ
ャリアガス１５０ＳＣＣＭを共通として、１〜２ＳＣＣ
Ｍのヘリウムガス希釈のＯ2、１５〜２０ＳＣＣＭのモ
ノシラン供給下で酸化シリコン膜２６を例えば１００〜
２００ｎｍ厚に、１〜２０ＳＣＣＭのＰＨ3、１〜２Ｓ
ＣＣＭのヘリウム希釈のＯ2、１５〜２０ＳＣＣＭのモ
ノシラン供給下でフォスフィンシリケートガラス（ＰＳ
Ｇ）膜２７を３００〜４００ｎｍ厚に形成し、５０〜６
０ＳＣＣＭのＮＨ3、１５〜２０ＳＣＣＭのモノシラン
供給下で窒化シリコン膜２８を例えば１００〜２００ｎ
ｍ厚に形成し、積層絶縁膜を形成する。その後に、例え
ば約１０００℃で２０〜３０秒のＲＴＡ（Rapid Therma
l Anneal）処理でイオン活性化させ、各領域に設定した
キャリア不純物濃度とする。
【０１４０】次いで、図４の（１２）に示すように、上
記の絶縁膜の所定位置にコンタクト窓開けを行い、各コ
ンタクトホールを含む全面にスパッタリングでチタン膜
１００〜２００ｎｍ厚、モリブデン３００〜４００ｎｍ
厚の積層膜を形成し、これをパターニングして、ｐＭＯ
ＳＴＦＴ及びｎＭＯＳＴＦＴのそれぞれのソース又はド
レイン電極２９（Ｓ又はＤ）とゲート取出し電極又は配
線３０（Ｇ）を形成し、トップゲート型の各ＣＭＯＳＴ
ＦＴを形成する。この後に、フォーミングガス中で４０
０℃、１ｈの水素化及びシンター処理して界面準位の改
善とオーミックコンタクトの改善を図る。
【０１４１】なお、上記のゲート電極の形成に代えて、
全面にＭｏ−Ｔａ合金等の耐熱性金属のスパッタ膜４０
０〜５００ｎｍ厚を形成し、汎用フォトリソグラフィ及
びエッチング技術により、ｎＭＯＳＴＦＴ及びｐＭＯＳ
ＴＦＴのゲート電極を形成してよい。
【０１４２】上述したように、本実施の形態によれば、
下記（ａ）〜（ｍ）の優れた作用効果を得ることができ
る。
【０１４３】（ａ）バイアス又は非バイアス触媒ＡＨＡ
処理は、減圧下で、水素を高温の触媒体（融点未満の８
００〜２０００℃、例えばタングステンでは１５００〜
２０００℃）に接触させて、大量の高温の水素系活性種
などを生成し、これを基板上に形成したアモルファスカ
ーボン膜又は微結晶カーボン膜等に吹き付けると（但
し、基板温度は特に２００〜５００℃）、触媒ＡＨＡ処
理により大量の高温の水素系活性種などが有する熱エネ
ルギーが（バイアス触媒ＡＨＡ処理では更に、上記電界
又は／及び磁界による加速電界又は／及び磁界での十分
な指向性運動エネルギーによりその膜等に効率良く移動
して）、その膜等の温度を局部的に上昇させる。これに
よって、アモルファスカーボン膜や微結晶カーボン膜等
内のアモルファス成分が水素系活性種の作用により選択
的にエッチングされ、アモルファスカーボン膜又は微結
晶カーボン膜等の表面又は基板（例えばガラス基板）上
に、ダイヤモンド構造を有するカーボン超微粒子（クラ
スタ）を確実に安定して点在させることができ、これを
次の多結晶性ダイヤモンド薄膜の結晶成長の核（シー
ド）として有効に働かせることができる。この時、特に
ゲートチャンネル領域等には島状に点在し、電気抵抗が
無視しうる程度に小さいことが必要である。
【０１４４】（ｂ）バイアス又は非バイアス触媒ＡＨＡ
処理されて得られるダイヤモンド構造のカーボン超微粒
子をシードとして、この上にダイヤモンド薄膜が多結晶
化され易い状態で（多結晶性ダイヤモンド薄膜として）
成長し易くなり、特に次のバイアス又は非バイアス触媒
ＡＨＡ処理及び気相成長により、上記多結晶性ダイヤモ
ンド薄膜上に気相成長されたダイヤモンドはこの多結晶
性ダイヤモンド薄膜をシードとして成長するので、目的
とする大粒径、高品質の多結晶性ダイヤモンド薄膜を得
ることができる。即ち、バイアス又は非バイアス触媒Ａ
ＨＡ処理により、例えばバイアス又は非バイアス触媒Ｃ
ＶＤで成膜されたカーボン薄膜にアモルファス成分が存
在していると、これがエッチング除去されて、その上に
気相成長するダイヤモンド薄膜は下地のダイヤモンド構
造のカーボン超微粒子をシード（核）にしてより多結晶
性ダイヤモンド薄膜化し易く、更には、同様のバイアス
又は非バイアス触媒ＡＨＡ処理と気相成長とを繰り返す
と、大量の高温の水素系活性種などが有する熱エネルギ
ーがバイアス触媒ＡＨＡ処理では更に、加速電界又は／
及び磁界による十分な指向性運動エネルギーが加わって
その膜等に移動して、その膜等の温度を局部的に上昇さ
せ、アモルファス成分が水素系活性種の作用により選択
的に効率良くエッチング除去されて高結晶化率で大粒径
の多結晶性ダイヤモンド薄膜を形成することができる。
この結果、トップゲート型のみならず、ボトムゲート
型、デュアルゲート型ＭＯＳＴＦＴでも、高いキャリア
（電子／正孔）移動度の高結晶化率で大粒径の多結晶性
ダイヤモンド薄膜が得られるために、この高性能の多結
晶性ダイヤモンド半導体膜を使用した高速、高電流密度
の半導体装置、電気光学装置、更には高効率の太陽電池
等の製造が可能となる。
【０１４５】（ｃ）この時に、バイアス触媒ＡＨＡ処理
により、大量の高温の水素系活性種などを触媒体温度等
のみならず、電界又は／及び磁界で独立してコントロー
ルするので、効率良く処理でき、ダイヤモンド構造のカ
ーボン超微粒子を十分に形成し、高結晶化率で大粒径多
結晶性ダイヤモンド薄膜化が可能であり、高キャリア移
動度、高品質の多結晶性ダイヤモンド薄膜を得ることが
できる。
【０１４６】（ｄ）このバイアス又は非バイアス触媒Ａ
ＨＡ処理時に、多結晶性ダイヤモンド薄膜中に存在する
キャリア不純物は高温により効率良く活性化され、各領
域において最適なキャリア不純物濃度を得る。
【０１４７】（ｅ）バイアス又は非バイアス触媒ＡＨＡ
処理では、活性化水素イオン等の水素系活性種によるク
リーニング（基板等への吸着ガス及び有機物残渣等の還
元除去）が可能であり、触媒体も酸化劣化し難くなる
（なお、このような効果は、上記の多結晶性ダイヤモン
ド薄膜をバイアス又は非バイアス触媒ＣＶＤで形成する
時も水素系キャリアガスを用いることから、同様に生じ
る）。
【０１４８】（ｆ）バイアス又は非バイアス触媒ＡＨＡ
処理された多結晶性ダイヤモンド薄膜上に更に多結晶性
ダイヤモンド薄膜を気相成長させる工程を目的とする膜
厚となるまで繰り返すと、このダイヤモンド薄膜は既に
バイアス又は非バイアス触媒ＡＨＡ処理で多結晶化され
た下地薄膜上に多結晶化され易い状態で成長し易くな
り、目的とする大粒径、高品質の多結晶性ダイヤモンド
薄膜を所定の膜厚で得ることができ、また上記したと同
様のクリーニング作用により酸素、金属等によるコンタ
ミを低減させて更なる高性能化、高品質化が可能とな
る。即ち、バイアス又は非バイアス触媒ＣＶＤとバイア
ス又は非バイアス触媒ＡＨＡ処理を繰り返すマルチバイ
アス又は非バイアス触媒ＡＨＡ処理により、例えばアモ
ルファスカーボン膜をバイアス又は非バイアス触媒ＡＨ
Ａ処理でダイヤモンド構造のカーボン超微粒子化した
後、更にこれをシードとしたバイアス又は非バイアス触
媒ＣＶＤで多結晶性ダイヤモンド薄膜の気相成長、更に
はバイアス又は非バイアス触媒ＡＨＡ処理を繰り返す
（繰り返し回数が１回で２ステップバイアス又は非バイ
アス触媒ＡＨＡ処理、２回又はそれ以上ではマルチバイ
アス又は非バイアス触媒ＡＨＡ処理と称する。）ので、
大粒径の多結晶性ダイヤモンド薄膜を形成することがで
きる。この場合、上記の電界又は／及び磁界（バイア
ス）の作用下で処理するため、効率が向上し、バイアス
を作用させない場合に比べて繰り返し処理の回数を減少
させ、スループットを向上させることもできる。
【０１４９】（ｇ）触媒ＣＶＤによる成膜後にバイアス
又は非バイアス触媒ＡＨＡ処理を行う場合、電界又は／
及び磁界のバイアス条件、触媒体の種類及び温度、基板
加熱温度、気相成膜条件、原料ガスの種類、添加するｎ
又はｐ型不純物濃度等により、広範囲のｎ又はｐ型不純
物濃度の多結晶性ダイヤモンド薄膜が容易に得られ、ま
たバイアス又は非バイアス触媒ＡＨＡ処理により多結晶
性ダイヤモンド薄膜を大粒化し、同時に各領域に添加し
たｎ又はｐ型不純物を活性化させるので、高いキャリア
移動度でしきい値（Ｖth）調整が容易となり、低抵抗で
の高速動作が可能となる。
【０１５０】（ｈ）触媒ＣＶＤは、減圧下で、水素及び
原料ガス（ＣＨ4、Ｃ2Ｈ6等）を高温触媒体（例；タン
グステン １５００〜２０００℃）に接触させて、その
熱分解反応及び熱触媒反応により、３００〜４００℃の
ガラス等の絶縁性基板上にアモルファス又は微結晶カー
ボン膜を形成するが、バイアス触媒ＣＶＤは、任意の電
界又は／及び磁界印加により効率よく高品質の堆積膜を
形成できるので、原料利用効率が高く、成膜速度も大き
いので、生産性が高く、コストダウンが可能である。
【０１５１】（ｉ）バイアス触媒ＣＶＤによる成膜後に
バイアス触媒ＡＨＡ処理を行う場合、電界又は／及び磁
界の種類とパワー、触媒体の種類及び温度、基板加熱温
度、気相成膜条件、原料ガスの種類、添加するｎ又はｐ
型不純物濃度等により、広範囲のｎ又はｐ型不純物濃度
の多結晶ダイヤモンド薄膜が容易に得られ、かつ、バイ
アス触媒ＡＨＡ処理により大きな粒径の多結晶ダイヤモ
ンド薄膜を形成できるので、高移動℃でＶth調整が容易
で低抵抗での高速動作が可能なＴＦＴや、高効率のエミ
ッタ（電子放出体）形成が可能となる。
【０１５２】（ｊ）トップゲート型のみならず、ボトム
ゲート型、デュアルゲート型ＭＯＳＴＦＴでも高い電子
／正孔移動度の高結晶化率で大粒径多結晶性ダイヤモン
ド薄膜が得られるために、この高性能の多結晶性ダイヤ
モンド半導体薄膜を使用した高速、高電流密度、高耐熱
性のｎ型多結晶性ダイヤモンド薄膜による半導体装置、
電気光学装置、更に、高効率の太陽電池、高い電子放出
効率の駆動回路及び画像処理回路一体型のＦＥＤ等の製
造が可能となる。
【０１５３】（ｋ）上記バイアス又は非バイアス触媒Ａ
ＨＡ処理及び触媒ＣＶＤは、プラズマの発生なしに行え
るので、プラズマによるダメージがなく、またプラズマ
処理に比べ、シンプルで安価な装置を実現できる。
【０１５４】（ｌ）上記バイアス又は非バイアス触媒Ａ
ＨＡ処理では、基体温度を低温化しても上記活性種のエ
ネルギーが大きいために、目的とするダイヤモンド構造
のカーボン超微粒子が確実に安定して得られ、またこれ
をシードとして多結晶性ダイヤモンドの成膜が可能とな
ることから、基体温度を特に３００〜４００℃と低温化
でき、従って大型で安価な低歪点の絶縁基板（ガラス基
板、耐熱性樹脂基板等）を使用でき、この点でもコスト
ダウンが可能となる。
【０１５５】（ｍ）ゲートチャンネル／ソース／ドレイ
ン領域に添加されたｎ又はｐ型不純物の活性化に、バイ
アス又は非バイアス触媒ＣＶＤ装置が兼用できるので、
設備投資の削減、生産性向上でのコストダウンが可能と
なる。
【０１５６】第２の実施の形態 ＜ＬＣＤの製造例１＞本実施の形態は、高温プロセスに
よる多結晶性ダイヤモンドＭＯＳＴＦＴを用いたＬＣＤ
（液晶表示装置）に本発明を適用したものであり、以下
にその製造例を示す（この製造例は、後述する有機ＥＬ
やＦＥＤ等の表示装置等にも同様に適用可能である）。
【０１５７】まず、図１３の（１）に示すように、画素
部及び周辺回路部において、石英ガラス、結晶化ガラス
などの耐熱性絶縁基板６１（歪点約８００〜１１００
℃、厚さ５０ミクロン〜数ｍｍ）の一主面に、上述した
バイアス又は非バイアス触媒ＣＶＤ法等によって、下地
保護膜（図示せず）の形成後に、この上にアモルファス
又は微結晶カーボン薄膜１００Ａを形成する。
【０１５８】次いで、図１３の（２）に示すように、上
述のバイアス又は非バイアス触媒ＡＨＡ処理により、上
記カーボン薄膜１００Ａをダイヤモンド構造のカーボン
超微粒子層１００Ｂに改質させる。
【０１５９】次いで、図１３の（３）に示すように、上
述したバイアス又は非バイアス触媒ＣＶＤ法等によっ
て、カーボン超微粒子層１００Ｂをシードに多結晶性ダ
イヤモンド薄膜６７を例えば５０ｎｍ厚に形成する。こ
の多結晶性ダイヤモンド薄膜は、上述のマルチバイアス
又はマルチ触媒ＡＨＡ処理により形成してよい。
【０１６０】次いで、図１４の（４）に示すように、フ
ォトレジストマスクを用いて多結晶性ダイヤモンド薄膜
６７をパターニング（アイランド化）し、トランジス
タ、ダイオード等の能動素子、抵抗、容量、インダクタ
ンス等の受動素子の活性層を形成する。
【０１６１】次いで、トランジスタ活性層６７のチャン
ネル領域の不純物濃度制御によるＶ thの最適化のために
前記と同様のボロン又は燐等の所定の不純物のイオン注
入を行なった後、図１４の（５）に示すように、例えば
上記と同様の触媒ＣＶＤ法等によって多結晶性ダイヤモ
ンド薄膜６７の表面に厚さ例えば５０ｎｍ厚のゲート絶
縁膜用の酸化シリコン膜６８を形成する。触媒ＣＶＤ法
等でゲート絶縁膜用の酸化シリコン膜６８を形成する場
合、基板温度及び触媒体温度は上記したものと同様であ
るが、Ｈｅ希釈Ｏ2流量は１〜２ＳＣＣＭ、モノシラン
ガス流量は１５〜２０ＳＣＣＭ、水素系キャリアガスは
１５０ＳＣＣＭとしてよい。
【０１６２】次いで、図１４の（６）に示すように、ゲ
ート電極及びゲートライン用材料として、例えばＭｏ−
Ｔａ合金をスパッタリングで厚さ例えば４００ｎｍ厚に
堆積させるか、或いは、リンドープド多結晶性シリコン
膜を例えば水素系キャリアガス１５０ＳＣＣＭ、２〜２
０ＳＣＣＭのＰＨ3及び２０ＳＣＣＭのモノシランガス
の供給下での上記と同様の触媒ＣＶＤ法等によって厚さ
例えば４００ｎｍ厚に堆積させる。そして、汎用フォト
リソグラフィー及びエッチング技術により、ゲート電極
材料層をゲート電極７５及びゲートラインの形状にパタ
ーニングする。尚、リンドープド多結晶性シリコン膜の
場合は、触媒ＣＶＤ等により、その表面に保護用酸化シ
リコン膜１０〜２０ｎｍ厚を形成してもよい。
【０１６３】次いで、図１４の（７）に示すように、ｐ
ＭＯＳＴＦＴ部をフォトレジスト７８でマスクし、イオ
ン注入又はイオンドーピング法によりｎ型不純物である
例えばヒ素（又は燐）イオン７９を例えば１×１０15ａ
ｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０
20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ｎＭＯＳＴ
ＦＴのｎ+型ソース領域８０及びドレイン領域８１をそ
れぞれ形成する。
【０１６４】次いで、図１５の（８）に示すように、ｎ
ＭＯＳＴＦＴ部をフォトレジスト８２でマスクし、イオ
ン注入又はイオンドーピング法によりｐ型不純物である
例えばボロンイオン８３を例えば１×１０15ａｔｏｍｓ
／ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏ
ｍｓ／ｃｃのアクセプタ濃度に設定し、ｐＭＯＳＴＦＴ
のｐ+型ソース領域８４及びドレイン領域８５をそれぞ
れ形成する。
【０１６５】次いで、図１５の（９）に示すように、全
面に上記したと同様の触媒ＣＶＤ法等によって、水素系
キャリアガス１５０〜２００ＳＣＣＭを共通として、１
〜２ＳＣＣＭのＨｅ希釈Ｏ2、１５〜２０ＳＣＣＭのモ
ノシラン供給下で酸化シリコン膜を例えば１００〜２０
０ｎｍ厚に、更に、１〜２０ＳＣＣＭのＰＨ3、１〜２
ＳＣＣＭのＨｅ希釈Ｏ2、１５〜２０ＳＣＣＭのモノシ
ラン供給下でフォスフィンシリケートガラス（ＰＳＧ）
膜を３００〜４００ｎｍ厚に形成し、５０〜６０ＳＣＣ
ＭのＮＨ3、１５〜２０ＳＣＣＭのＳｉＨ4供給下で窒化
シリコン膜を例えば１００〜２００ｎｍ厚に形成する。
これらの絶縁膜の積層によって層間絶縁膜８６を形成す
る。なお、このような層間絶縁膜は、上記とは別の通常
の方法で形成してもよい。この後に、例えば９００℃、
５分間のＮ2中のアニール又は１０００℃、２０〜３０
秒のＮ2中のＲＴＡ処理によりイオン活性化し、各領域
に設定したキャリア不純物濃度とする。
【０１６６】次いで、図１６の（１０）に示すように、
上記の絶縁膜８６の所定位置にコンタクト窓開けを行
い、各コンタクトホールを含む全面にスパッタリングで
チタン膜１００〜２００ｎｍ厚、モリブデン膜３００〜
４００ｎｍ厚の積層膜を形成し、これをパターニングし
て、画素部のｎＭＯＳＴＦＴのソース電極８７及びデー
タライン、周辺回路部のｐＭＯＳＴＦＴ及びｎＭＯＳＴ
ＦＴのソース電極８８、９０とドレイン電極８９、９１
及び配線をそれぞれ形成する。この後に、例えばフォー
ミングガス中、４００℃、１ｈの水素化及びシンター処
理して、界面準位の改善とオーミックコンタクトの改善
を図る。
【０１６７】次いで、表面上に酸化シリコン膜等の層間
絶縁膜９２をＣＶＤ法で形成した後、図１６の（１１）
に示すように、画素部のｎＭＯＳＴＦＴドレイン領域に
おいて層間絶縁膜９２及び８６にコンタクトホールを開
け、例えば１３０〜１５０ｎｍ厚のＩＴＯ（Indium tin
oxide：インジウム酸化物にスズをドープした透明電極
材料）膜を真空蒸着法等で全面に堆積させ、パターニン
グしてｎＭＯＳＴＦＴのドレイン領域８１に接続された
透明画素電極９３を形成する。この後に、例えばフォー
ミングガス中、２５０℃、１ｈ、アニールして、ＩＴＯ
膜とのオーミックコンタクトを改善し、ＩＴＯ膜の透明
度を向上させる。
【０１６８】こうしてアクティブマトリクス基板（以
後、ＴＦＴ基板と称する）を作製し、透過型のＬＣＤを
作製することができる。この透過型ＬＣＤは、図１６の
（１２）に示すように、透明画素電極９３上に配向膜９
４、液晶９５、配向膜９６、透明電極９７、対向基板９
８が積層された構造からなっている。
【０１６９】なお、上記した工程は、反射型のＬＣＤの
製造にも同様に適用可能である。図２１（Ａ）には、こ
の反射型のＬＣＤの一例が示されているが、図中の１０
１は粗面化された絶縁膜９２上に被着された反射膜であ
り、ＭＯＳＴＦＴのドレインと接続されている。
【０１７０】このＬＣＤの液晶セルを面面組立で作製す
る場合（２インチサイズ以上の中／大型液晶パネルに適
している。）、まずＴＦＴ基板６１と、全面ベタのＩＴ
Ｏ（Indium Tin Oxide）電極９７を設けた対向基板９８
の素子形成面に、ポリイミド配向膜９４、９６を形成す
る。このポリイミド配向膜はロールコート、スピンコー
ト等により５０〜１００ｎｍ厚に形成し、１８０℃／２
ｈで硬化キュアする。
【０１７１】次いで、ＴＦＴ基板６１と対向基板９８を
ラビング、又は光配向処理する。ラビングバフ材にはコ
ットンやレーヨン等があるが、バフかす（ゴミ）やリタ
デーション等の面からはコットンの方が安定している。
光配向は非接触の線型偏光紫外線照射による液晶分子の
配向技術である。なお、配向には、ラビング以外にも、
偏光又は非偏光を斜め入射させることによって高分子配
向膜を形成することができる（このような高分子化合物
は、例えばアゾベンゼンを有するポリメチルメタクリレ
ート系高分子等がある）。
【０１７２】次いで、洗浄後に、ＴＦＴ基板６１側には
コモン剤塗布、対向基板９８側にはシール剤塗布する。
ラビングバフかす除去のために、水、又はＩＰＡ（イソ
プロピルアルコール）洗浄する。コモン剤は導電性フィ
ラーを含有したアクリル、又はエポキシアクリレート、
又はエポキシ系接着剤であってよく、シール剤はアクリ
ル、又はエポキシアクリレート、又はエポキシ系接着剤
であってよい。加熱硬化、紫外線照射硬化、紫外線照射
硬化＋加熱硬化のいずれも使用できるが、重ね合せの精
度と作業性からは紫外線照射硬化＋加熱硬化タイプが良
い。
【０１７３】次いで、対向基板９８側に所定のギャップ
を得るためのスペーサを散布し、ＴＦＴ基板６１と所定
の位置で重ね合せる。対向基板９８側のアライメントマ
ークとＴＦＴ基板６１側のアライメントマークとを精度
よく合わせた後に、紫外線照射してシール剤を仮硬化さ
せ、その後に一括して加熱硬化する。
【０１７４】次いで、スクライブブレークして、ＴＦＴ
基板６１と対向基板９８を重ね合せた単個の液晶パネル
を作成する。
【０１７５】次いで、液晶９５を両基板６１−９８間の
ギャップ内に注入し、注入口を紫外線接着剤で封止後
に、ＩＰＡ洗浄する。液晶の種類は何れでも良いが、例
えばネマティック液晶を用いる高速応答のＴＮ（ツイス
トネマティック）モードが一般的である。
【０１７６】次いで、加熱急冷処理して、液晶９５を配
向させる。
【０１７７】次いで、ＴＦＴ基板６１のパネル電極取り
出し部にフレキシブル配線を異方性導電膜の熱圧着で接
続し、更に対向基板９８に偏光板を貼合わせる。
【０１７８】また、液晶パネルの面単組立の場合（２イ
ンチサイズ以下の小型液晶パネルに適している。）、上
記と同様、ＴＦＴ基板６１と対向基板９８の素子形成面
に、ポリイミド配向膜９４、９６を形成し、両基板をラ
ビング、又は非接触の線型偏光紫外線光の配向処理す
る。
【０１７９】次いで、ＴＦＴ基板６１と対向基板９８を
ダイシング又はスクライブブレークで単個に分割し、水
又はＩＰＡ洗浄する。ＴＦＴ基板６１にはコモン剤塗
布、対向基板９８にはスペーサ含有のシール剤を塗布
し、両基板を重ね合せる。これ以降のプロセスは上記に
準ずる。
【０１８０】上記したＬＣＤにおいて、対向基板９８は
ＣＦ（カラーフィルタ）基板であって、カラーフィルタ
層（図示せず）をＩＴＯ電極９７下に設けたものであ
る。対向基板９８側からの入射光は例えば反射膜９３で
効率良く反射されて対向基板９８側から出射してよい。
【０１８１】他方、ＴＦＴ基板６１として、ＴＦＴ基板
６１にカラーフィルタを設けたオンチップカラーフィル
タ（ＯＣＣＦ）構造のＴＦＴ基板とするときには、対向
基板９８にはＩＴＯ電極がベタ付け（又はブラックマス
ク付きのＩＴＯ電極がベタ付け）される。
【０１８２】透過型ＬＣＤの場合、次のようにしてオン
チップカラーフィルタ（ＯＣＣＦ）構造とオンチップブ
ラック（ＯＣＢ）構造を作製することができる。
【０１８３】即ち、図１６の（１３）に示すように、フ
ォスフィンシリケートガラス／酸化シリコンの絶縁膜８
６のドレイン部も窓開けしてドレイン電極用のアルミニ
ウム埋込み層を形成した後、Ｒ、Ｇ、Ｂの各色を各セグ
メント毎に顔料分散したフォトレジスト９９を所定厚さ
（１〜１．５μｍ）で形成した後、汎用フォトリソグラ
フィ技術で所定位置（各画素部）のみを残すパターニン
グで各カラーフィルタ層９９（Ｒ）、９９（Ｇ）、９９
（Ｂ）を形成する（オンチップカラーフィルタ構造）。
この際、ドレイン部の窓開けも行う。なお、不透明なセ
ラミック基板や低透過率のガラス及び耐熱性樹脂基板は
使用できない。
【０１８４】次いで、表示用ＴＦＴのドレインに連通す
るコンタクトホールに、カラーフィルタ層上にかけてブ
ラックマスク層となる遮光層１００’を金属のパターニ
ングで形成する。例えば、スパッタ法により、モリブデ
ンを２００〜２５０ｎｍ厚で成膜し、表示用ＭＯＳＴＦ
Ｔを覆って遮光する所定の形状にパターニングする（オ
ンチップブラック構造）。
【０１８５】次いで、透明樹脂の平坦化膜９２を形成
し、更にこの平坦化膜に設けたスルーホールにＩＴＯ透
明電極９３を遮光層１００’に接続するように形成す
る。
【０１８６】このように、表示アレイ部上に、カラーフ
ィルタ９９やブラックマスク１００’を作り込むことに
より、液晶表示パネルの開口率を改善し、またバックラ
イトも含めたディスプレイモジュールの低消費電力化が
実現する。
【０１８７】図１７は、上述のトップゲート型ＭＯＳＴ
ＦＴを組み込んで駆動回路一体型に構成したアクティブ
マトリクス液晶表示装置（ＬＣＤ）の全体を概略的に示
すものである。このアクティブマトリクスＬＣＤは、主
基板６１（これはアクティブマトリクス基板を構成す
る。）と対向基板９８とをスペーサ（図示せず）を介し
て貼り合わせたフラットパネル構造からなり、両基板６
１−９８間に液晶（ここでは図示せず）が封入されてい
る。主基板６１の表面には、マトリクス状に配列した画
素電極９３と、この画素電極を駆動するスイッチング素
子とからなる表示部、及びこの表示部に接続される周辺
駆動回路部とが設けられている。
【０１８８】表示部のスイッチング素子は、上記したｎ
ＭＯＳ又はｐＭＯＳ又はＣＭＯＳでＬＤＤ構造のトップ
ゲート型ＭＯＳＴＦＴで構成される。また、周辺駆動回
路部にも、回路要素として、上記したトップゲート型Ｍ
ＯＳＴＦＴのＣＭＯＳ又はｎＭＯＳ又はｐＭＯＳＴＦＴ
又はこれらの混在が形成されている。なお、一方の周辺
駆動回路部はデータ信号を供給して各画素のＴＦＴを水
平ライン毎に駆動する水平駆動回路であり、また他方の
周辺駆動回路部は各画素のＴＦＴのゲートを走査ライン
毎に駆動する垂直駆動回路であり、通常は表示部の両辺
にそれぞれ設けられる。これらの駆動回路は、点順次ア
ナログ方式、線順次デジタル方式のいずれも構成でき
る。
【０１８９】図１８に示すように、直交するゲートバス
ラインとデータバスラインの交差部に上記のＭＯＳＴＦ
Ｔが配置され、このＭＯＳＴＦＴを介して液晶容量（Ｃ
LC）に画像情報を書き込み、次の情報がくるまで電荷を
保持する。この場合、ＴＦＴのチャンネル抵抗だけで保
持させるには十分ではないので、それを補うため液晶容
量と並列に蓄積容量（補助容量）（ＣS）を付加し、リ
ーク電流による液晶電圧の低下を補ってよい。こうした
ＬＣＤ用ＭＯＳＴＦＴでは、画素部（表示部）に使用す
るＴＦＴの特性と周辺駆動回路に使用するＴＦＴの特性
とでは要求性能が異なり、特に画素部のＴＦＴではオフ
電流の制御、オン電流の確保が重要な問題となる。この
ため、表示部には、後述の如きＬＤＤ構造のＴＦＴを設
けることによって、ゲート−ドレイン間に電界がかかり
にくい構造としてチャンネル領域にかかる実効的な電界
を低減させ、オフ電流を低減し、特性の変化も小さくで
きる。しかし、プロセス的には複雑になり、素子サイズ
も大きくなり、かつオン電流が低下するなどの問題も発
生するため、それぞれの使用目的に合わせた最適設計が
必要である。
【０１９０】なお、使用可能な液晶としては、ＴＮ液晶
（アクティブマトリクス駆動のＴＮモード用に用いられ
るネマチック液晶）をはじめ、ＳＴＮ（スーパーツイス
テッドネマチック）、ＧＨ（ゲスト・ホスト）、ＰＣ
（フェーズ・チェンジ）、ＦＬＣ（強誘電性液晶）、Ａ
ＦＬＣ（反強誘電性液晶）、ＰＤＬＣ（ポリマー分散型
液晶）等の各種モード用の液晶を採用してよい。
【０１９１】＜ＬＣＤの製造例２＞次に、本実施の形態
による低温プロセスの多結晶性ダイヤモンドＭＯＳＴＦ
Ｔを用いたＬＣＤ（液晶表示装置）の製造例を示す（こ
の製造例は後述する有機ＥＬやＦＥＤの表示装置等にも
同様に適用可能である）。
【０１９２】この製造例では、上述の製造例１におい
て、基板６１としてアルミノけい酸ガラス、ホウケイ酸
ガラス等を使用し、図１３の（１）、（２）及び（３）
の工程を同様に行う。即ち、基板６１上にバイアス又は
非バイアス触媒ＣＶＤとバイアス又は非バイアス触媒Ａ
ＨＡ処理により多結晶性ダイヤモンド薄膜６７を形成し
てこれをアイランド化し、表示領域のｎＭＯＳＴＦＴ部
と周辺駆動回路領域のｎＭＯＳＴＦＴ部及びｐＭＯＳＴ
ＦＴ部を形成する。この場合、同時に、ダイオード、コ
ンデンサ、インダクタンス、抵抗等の領域を形成する。
【０１９３】次いで、図１９の（１）に示すように（但
し、ダイヤモンド構造のカーボン超微粒子層１００Ｂは
図示省略：以下、同様）、各ＭＯＳＴＦＴゲートチャン
ネル領域のキャリア不純物濃度を制御してＶthを最適化
するために、表示領域のｎＭＯＳＴＦＴ部と周辺駆動回
路領域のｎＭＯＳＴＦＴ部をフォトレジスト８２でカバ
ーし、周辺駆動回路領域のｐＭＯＳＴＦＴ部に、イオン
注入又はイオンドーピング法により例えば燐、ひ素等の
ｎ型不純物７９を１×１０12ａｔｏｍｓ／ｃｍ 2のドー
ズ量でドーピングし、２×１０17ａｔｏｍｓ／ｃｃのド
ナー濃度に設定し、更に図１９の（２）に示すように、
周辺駆動回路領域のｐＭＯＳＴＦＴ部をフォトレジスト
８２でカバーし、表示領域のｎＭＯＳＴＦＴ部と周辺駆
動回路領域のｎＭＯＳＴＦＴ部に、イオン注入又はイオ
ンドーピング法により例えばボロン等のｐ型不純物８３
を５×１０11ａｔｏｍｓ／ｃｍ2のドーズ量でドーピン
グし、１×１０17ａｔｏｍｓ／ｃｃのアクセプタ濃度を
設定する。
【０１９４】次いで、図１９の（３）に示すように、表
示領域のｎＭＯＳＴＦＴ部にｎ-型のＬＤＤ（Lightly D
oped Drain）部を形成するために、汎用フォトリソグラ
フィ技術により、表示領域のｎＭＯＳＴＦＴのゲート部
と周辺駆動領域のｐＭＯＳＴＦＴ及びｎＭＯＳＴＦＴ全
部をフォトレジスト８２で覆い、露出した表示領域のｎ
ＭＯＳＴＦＴのソース／ドレイン領域に、イオン注入又
はイオンドーピング法により例えば燐等のｎ型不純物７
９を１×１０13ａｔｏｍｓ／ｃｍ2のドーズ量でドーピ
ングし、２×１０18ａｔｏｍｓ／ｃｃのドナー濃度に設
定して、ｎ-型のＬＤＤ部を形成する。
【０１９５】次いで、図２０の（４）に示すように、表
示領域のｎＭＯＳＴＦＴ部及び周辺駆動回路領域のｎＭ
ＯＳＴＦＴ部の全部をフォトレジスト８２でカバーし、
周辺駆動回路領域のｐＭＯＳＴＦＴ部のゲート部をフォ
トレジスト８２でカバーして露出したソース、ドレイン
領域に、イオン注入又はイオンドーピング法により例え
ばボロン等のｐ型不純物８３を１×１０15ａｔｏｍｓ／
ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍ
ｓ／ｃｃのアクセプタ濃度に設定してｐ+型のソース部
８４、ドレイン部８５を形成する。
【０１９６】次いで、図２０の（５）に示すように、周
辺駆動回路領域のｐＭＯＳＴＦＴ部をフォトレジスト８
２でカバーし、表示領域のｎＭＯＳＴＦＴのゲート及び
ＬＤＤ部と周辺駆動回路領域のｎＭＯＳＴＦＴ部のゲー
ト部をフォトレジスト８２でカバーし、露出した表示領
域及び周辺駆動領域のｎＭＯＳＴＦＴのソース、ドレイ
ン領域に、イオン注入又はイオンドーピング法により例
えば燐、ひ素等のｎ型不純物７９を１×１０15ａｔｏｍ
ｓ／ｃｍ2のドーズ量でイオンドーピングし、２×１０
20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ｎ+型のソ
ース部８０、ドレイン部８１を形成する。
【０１９７】次いで、図２０の（６）に示すように、プ
ラズマＣＶＤ、ＴＥＯＳ系プラズマＣＶＤ、触媒ＣＶＤ
法等により、ゲート絶縁膜６８として、酸化シリコン膜
４０〜５０ｎｍ厚、窒化シリコン膜１０〜２０ｎｍ厚、
酸化シリコン膜４０〜５０ｎｍ厚の積層膜を形成する。
そして、ハロゲンランプ等でのＲＴＡ処理を例えば、約
１０００℃、１０〜３０秒行い、添加したｎ又はｐ型不
純物を活性化することにより、設定した各々のキャリア
不純物濃度を得る。
【０１９８】この後に、全面に４００〜５００ｎｍ厚の
１％Ｓｉ入りアルミニウム又はチタン膜１００〜２００
ｎｍ厚、モリブデン膜３００〜４００ｎｍ厚の積層膜を
スパッタリングで形成し、汎用フォトリソグラフィ及び
エッチングにより、全ＴＦＴのゲート電極７５及びゲー
トラインを形成する。更にこの後に、プラズマＣＶＤ、
触媒ＣＶＤ法等により、酸化シリコン膜１００〜２００
ｎｍ厚、フォスフィンシリケートガラス（ＰＳＧ）膜２
００〜３００ｎｍ厚、窒化シリコン膜１００〜２００ｎ
ｍ厚の積層膜からなる絶縁膜８６を形成する。
【０１９９】次いで、汎用フォトリソグラフィ及びエッ
チング技術により、周辺駆動回路の全ＴＦＴ部のソース
／ドレイン部及び表示用ｎＭＯＳＴＦＴ部のソース部の
窓開けを行う。窒化シリコン膜はＣＦ4のプラズマエッ
チング、酸化シリコン膜及びリンシリケートガラス膜は
フッ酸系エッチング液でエッチング処理する。
【０２００】次いで、図２０の（７）に示すように、全
面にスパッタリングでチタン膜１００〜２００ｎｍ厚、
モリブデン膜３００〜４００ｎｍ厚の積層膜を形成し、
汎用フォトリソグラフィ及びエッチング技術により、周
辺駆動回路の全ＴＦＴのソース、ドレイン電極８８、８
９、９０、９１を形成すると同時に、表示用ｎＭＯＳＴ
ＦＴのソース電極８７及びデータラインを形成する。
【０２０１】次いで、図示は省略したが、プラズマＣＶ
Ｄ、触媒ＣＶＤ法等により、酸化シリコン膜１００〜２
００ｎｍ厚、フォスフィンシリケートガラス膜（ＰＳＧ
膜；）２００〜３００ｎｍ厚、窒化シリコン膜１００〜
３００ｎｍ厚を層間絶縁膜（上述の９２）として全面に
形成し、フォーミングガス中で約４００℃、１時間、水
素化及びシンター処理する。その後に、表示用ｎＭＯＳ
ＴＦＴのドレイン部コンタクト用窓開けを行う。
【０２０２】ここで、ＬＣＤが透過型の場合は、画素開
口部の酸化シリコン膜、フォスフィンシリケートガラス
膜及び窒化シリコン膜は除去し、また反射型の場合は、
画素開口部等の酸化シリコン膜、フォスフィンシリケー
トガラス膜及び窒化シリコン膜は除去する必要はない
（これは上述又は後述のＬＣＤにおいても同様であ
る）。
【０２０３】透過型の場合、図１６の（１０）と同様
に、全面に、スピンコート等で２〜３μｍ厚のアクリル
系透明樹脂平坦化膜を形成し、汎用フォトリソグラフィ
及びエッチング技術により、表示用ＴＦＴのドレイン側
の透明樹脂窓開けを形成した後、全面に１３０〜１５０
ｎｍ厚のＩＴＯスパッタ膜を形成し、汎用フォトリソグ
ラフィ及びエッチング技術により、表示用ｎＭＯＳＴＦ
Ｔのドレイン部とコンタクトしたＩＴＯ透明電極を形成
する。更に熱処理（フォーミングガス中で２００〜２５
０℃、１時間）により、コンタクト抵抗の低減化とＩＴ
Ｏ透明度向上を図る。
【０２０４】反射型の場合は、全面に、スピンコート等
で２〜３μｍ厚の感光性樹脂膜を形成し、汎用フォトリ
ソグラフィ及びエッチング技術により、少なくとも画素
部に凹凸形状パターンを形成し、リフローさせて凹凸反
射下部を形成する。同時に、表示用ｎＭＯＳＴＦＴのド
レイン部の感光性樹脂窓開けを形成する。しかる後、全
面に、スパッタリングで１００〜２００ｎｍ厚のチタン
膜と３００〜４００ｎｍ厚の１％Ｓｉ入りアルミニウム
膜の積層層を形成し、汎用フォトリソグラフィ及びエッ
チング技術により、画素部以外の上記チタン／アルミニ
ウム積層膜を除去し、表示用ｎＭＯＳＴＦＴのドレイン
電極と接続した凹凸形状のアルミニウム／チタン反射部
を形成する。その後に、フォーミングガス中で３００
℃、１時間シンター処理する。
【０２０５】なお、上記において、ｎＭＯＳＴＦＴのソ
ース、ドレインを形成した後に、バイアス又は非バイア
ス触媒ＡＨＡ処理すれば、多結晶性ダイヤモンド薄膜の
膜温度を局部的に上昇させ、高移動度及び高品質の多結
晶性ダイヤモンド薄膜を形成する。同時に、大量の高温
の水素系活性種などが有する熱エネルギーが膜に移動し
て、膜温度を局部的に上昇させるので、ゲートチャンネ
ル／ソース／ドレイン領域に注入された燐、ひ素、ボロ
ンイオン等が活性化される。
【０２０６】＜ボトムゲート型又はデュアルゲート型Ｍ
ＯＳＴＦＴ＞ＭＯＳＴＦＴを組み込んだ例えばＬＣＤに
おいて、上述のトップゲート型に代えて、ボトムゲート
型、デュアルゲート型のＭＯＳＴＦＴからなる透過型Ｌ
ＣＤを製造した例を述べる（但し、反射型ＬＣＤも同様
である）。
【０２０７】図２１（Ｂ）に示すように、表示部及び周
辺部にはボトムゲート型のｎＭＯＳＴＦＴが設けられ、
或いは図２１（Ｃ）に示すように、表示部及び周辺部に
はデュアルゲート型のｎＭＯＳＴＦＴがそれぞれ設けら
れている。これらのボトムゲート型、デュアルゲート型
ＭＯＳＴＦＴのうち、特にデュアルゲート型の場合には
上下のゲート部によって駆動能力が向上し、高速スイッ
チングに適し、また上下のゲート部のいずれかを選択的
に用いて場合に応じてトップゲート型又はボトムゲート
型として動作させることもできる。
【０２０８】図２１（Ｂ）のボトムゲート型ＭＯＳＴＦ
Ｔにおいて、図中の１０２はＭｏ・Ｔａ等のゲート電極
であり、１０３は窒化シリコン膜及び１０４は酸化シリ
コン膜であってゲート絶縁膜を形成し、このゲート絶縁
膜上にはトップゲート型ＭＯＳＴＦＴと同様の多結晶性
ダイヤモンド薄膜６７を用いたチャンネル領域等が形成
されている。また、図２１（Ｃ）のデュアルゲート型Ｍ
ＯＳＴＦＴにおいて、下部ゲート部はボトムゲート型Ｍ
ＯＳＴＦＴと同様であるが、上部ゲート部は、ゲート絶
縁膜１０６を酸化シリコン膜と窒化シリコン膜、必要に
応じて更に酸化シリコン膜の積層膜で形成し、この上に
上部ゲート電極７５を設けている。
【０２０９】＜ボトムゲート型ＭＯＳＴＦＴの製造＞ま
ず、ガラス基板６１上の全面に、モリブデン−タンタル
（Ｍｏ−Ｔａ）合金のスパッタ膜を３００〜４００ｎｍ
厚に形成し、これを汎用フォトリソグラフィ及びエッチ
ング技術により２０〜４５度のテーパーエッチングし、
少なくともＴＦＴ形成領域に、ボトムゲート電極１０２
を形成すると同時に、ゲートラインを形成する。ガラス
材質の使い分けは上述したトップゲート型に準ずる。
【０２１０】次いで、プラズマＣＶＤ、ＴＥＯＳ系プラ
ズマＣＶＤ、バイアス又は非バイアス触媒ＣＶＤ、減圧
ＣＶＤ等の気相成長法により、ゲート絶縁膜及び保護膜
用の窒化シリコン膜１０３及び酸化シリコン膜１０４と
アモルファスカーボン膜とを形成する。この膜は上述し
たと同様に更にバイアス又は非バイアス触媒ＡＨＡ処理
を繰り返して多結晶性ダイヤモンド薄膜６７を形成す
る。これらの気相成膜条件は上述したトップゲート型に
準ずる。なお、ボトムゲート絶縁膜及び保護膜用の窒化
シリコン膜はガラス基板からのＮａイオンストッパ作用
を期待して設けるものであるが、合成石英ガラスの場合
は不要である。
【０２１１】これ以降のプロセスは上述したものに準ず
るが、すでに上記の工程でゲート電極を形成しているの
で、ここではゲート電極用多結晶シリコン膜形成、ゲー
ト電極形成、ゲート多結晶シリコン酸化工程は不要であ
る。
【０２１２】そして次に、上述したと同様に、ｐＭＯＳ
ＴＦＴ、ｎＭＯＳＴＦＴ領域をアイランド化し（但し、
一方の領域のみを図示：以下、同様）、各チャンネル領
域のキャリア不純物濃度を制御してＶthを最適化するた
めに、イオン注入又はイオンドーピング法によりｎ型又
はｐ型不純物を適当量混入した後、更に、各ＭＯＳＴＦ
Ｔのソース、ドレイン領域を形成するためにイオン注入
又はイオンドーピング法によりｎ型又はｐ型不純物を適
当量混入させる。この後に、不純物活性化のためにバイ
アス又は非バイアス触媒ＡＨＡ処理又はＲＴＡ処理のア
ニールをする。
【０２１３】これ以降のプロセスは、上述したものに準
ずる。
【０２１４】＜デュアルゲート型ＭＯＳＴＦＴの製造＞
上記のボトムゲート型と同様に、ボトムゲート電極１０
２、ゲート絶縁膜１０３及び１０４、多結晶性ダイヤモ
ンド薄膜６７をそれぞれ形成する。但し、ボトムゲート
絶縁膜及び保護膜用の窒化シリコン膜１０３はガラス基
板からのＮａイオンストッパ作用を期待して設けるもの
であるが、合成石英ガラスの場合は不要である。
【０２１５】次いで、上述したと同様に、ｐＭＯＳＴＦ
Ｔ、ｎＭＯＳＴＦＴ領域をアイランド化し、各チャンネ
ル領域のキャリア不純物濃度を制御してＶthを最適化す
るためにイオン注入又はイオンドーピング法によりｎ型
又はｐ型不純物を適当量混入した後、更に、各ＭＯＳＴ
ＦＴのソース、ドレイン領域を形成するためにイオン注
入又はイオンドーピング法によりｎ型又はｐ型不純物を
適当量混入させる。
【０２１６】次いで、トップゲート絶縁膜１０６用の酸
化シリコン膜及び窒化シリコン膜、必要に応じて更に酸
化シリコン膜の積層膜を成膜する。気相成長条件は上述
したトップゲート型に準ずる。この後に、不純物活性化
のためにＲＴＡ処理する。
【０２１７】この後に、全面に４００〜５００ｎｍ厚の
１％Ｓｉ入りアルミニウムスパッタ膜を形成し、汎用フ
ォトリグラフィ及びエッチング技術により、全ＴＦＴの
トップゲート電極７５及びゲートラインを形成する。こ
の後に、プラズマＣＶＤ、触媒ＣＶＤ法等により、酸化
シリコン膜）１００〜２００ｎｍ厚、フォスフィンシリ
ケートガラス（ＰＳＧ）膜２００〜３００ｎｍ厚からな
る絶縁膜８６を形成する。次に、汎用フォトリソグラフ
ィ及びエッチング技術により、周辺駆動回路の全ＭＯＳ
ＴＦＴのソース、ドレイン電極部、さらに表示部ｎＭＯ
ＳＴＦＴのソース電極部の窓開けを行う。
【０２１８】次いで、全面にスパッタリングにより１０
０〜２００ｎｍ厚のチタンと２００〜３００ｎｍ厚の１
％Ｓｉ入りアルミニウムの積層膜を形成し、汎用フォト
リソグラフィ及びエッチング技術により、ソース及びド
レインの各電極８７、８８及び８９、ソースライン及び
配線等を形成する。次いで、プラズマＣＶＤ、触媒ＣＶ
Ｄ法等により、酸化シリコン膜１００〜２００ｎｍ厚、
フォスフィンシリケートガラス（ＰＳＧ）膜；２００〜
３００ｎｍ厚、窒化シリコン膜１００〜３００ｎｍ厚を
層間絶縁膜９２として全面に形成し、フォーミングガス
中で約４００℃、１時間、水素化及びシンター処理す
る。その後に、表示用ｎＭＯＳＴＦＴのドレイン部コン
タクト用窓開けを行い、ＩＴＯ等の画素電極９３を形成
する。
【０２１９】上述したように、本実施の形態によれば、
上述の第１の実施の形態と同様に、バイアス又は非バイ
アス触媒ＣＶＤとバイアス又は非バイアス触媒ＡＨＡ処
理により、ＬＣＤの表示部及び周辺駆動回路部のＭＯＳ
ＴＦＴのゲートチャンネル、ソース及びドレイン領域と
なる、高キャリア移動度でＶth調整が容易であり、低抵
抗での高速動作が可能な高結晶化率で大粒径の多結晶性
ダイヤモンド薄膜を形成することができる。この多結晶
性ダイヤモンド薄膜によるトップゲート、ボトムゲート
又はデュアルゲート型ＭＯＳＴＦＴを用いた液晶表示装
置は、高いスイッチング特性と低リーク電流のＬＤＤ構
造を有する表示部と、高い駆動能力のＣＭＯＳ、又はｎ
ＭＯＳ、又はｐＭＯＳ周辺駆動回路、映像信号処理回
路、メモリー回路等を一体化した構成が可能となり、高
画質、高精細、狭額縁、高効率、安価な液晶パネルの実
現が可能である。
【０２２０】そして、低温（３００〜４００℃）で形成
できるので、安価で、大型化が容易な低歪点ガラスを採
用でき、コストダウンが可能となる。しかも、アレイ部
上にカラーフィルタやブラックマスクを作り込むことに
より、液晶表示パネルの開口率、輝度等を改善し、カラ
ーフィルタ基板を不要とし、生産性改善等によるコスト
ダウンが実現する。
【０２２１】第３の実施の形態 本実施の形態は、本発明を有機又は無機のエレクトロル
ミネセンス（ＥＬ）表示装置、例えば有機ＥＬ表示装置
に適用したものである。以下にその構造例と製造例を示
す。
【０２２２】＜有機ＥＬ素子の構造例Ｉ＞図２２
（Ａ）、（Ｂ）に示すように、この構造例Ｉによれば、
ガラス等の基板１１１上に、本発明に基づいて上述した
方法で形成された高結晶化率で大粒径の多結晶性ダイヤ
モンド薄膜によって、スイッチング用ＭＯＳＴＦＴ１と
電流駆動用ＭＯＳＴＦＴ２のゲートチャンネル１１７、
ソース領域１２０及びドレイン領域１２１が形成されて
いる。そして、ゲート絶縁膜１１８上にゲート電極１１
５、ソース及びドレイン領域上にソース電極１２７及び
ドレイン電極１２８、１３１が形成されている。ＭＯＳ
ＴＦＴ１のドレインとＭＯＳＴＦＴ２のゲートとはドレ
イン電極１２８を介して接続されていると共に、ＭＯＳ
ＴＦＴ２のソース電極１２７との間に絶縁膜１３６を介
してキャパシタＣが形成され、かつ、ＭＯＳＴＦＴ２の
ドレイン電極１３１は有機ＥＬ素子の陰極１３８にまで
延設されている。
【０２２３】各ＭＯＳＴＦＴは絶縁膜１３０で覆われ、
この絶縁膜上には陰極を覆うように有機ＥＬ素子の例え
ば緑色有機発光層１３２（又は青色有機発光層１３３、
更には図示しない赤色有機発光層）が形成され、この有
機発光層を覆うように陽極（１層目）１３４が形成さ
れ、更に共通の陽極（２層目）１３５が全面に形成され
ている。なお、ＣＭＯＳＴＦＴからなる周辺駆動回路、
映像信号処理回路、メモリー回路等の製法は、上述した
液晶表示装置に準ずる（以下、同様）。
【０２２４】この構造の有機ＥＬ表示部は、有機ＥＬ発
光層が電流駆動用ＭＯＳＴＦＴ２のドレインに接続さ
れ、陰極（Ｌｉ−Ａｌ、Ｍｇ−Ａｇなど）１３８がガラ
ス等の基板１１１の面に被着され、陽極（ＩＴＯ膜な
ど）１３４、１３５がその上部に設けられており、従っ
て、上面発光１３６’となる。また、陰極がＭＯＳＴＦ
Ｔ上を覆っている場合は発光面積が大きくなり、このと
きには陰極が遮光膜となり、発光光等がＭＯＳＴＦＴに
入射しないのでリーク電流発生がなく、ＴＦＴ特性の悪
化がない。
【０２２５】また、各画素部周辺に図２２（Ｃ）のよう
にブラックマスク部（クロム、二酸化クロム等）１４０
を形成すれば、光漏れ（クロストーク等）を防止し、コ
ントラストの向上が図れる。
【０２２６】なお、画素表示部に緑色、青色、赤色の３
色発光層を使用する方法、色変換層を使用する方法、白
色発光層にカラーフィルターを使用する方法のいずれで
も、良好なフルカラーのＥＬ表示装置が実現でき、ま
た、各色発光材料である高分子化合物のスピンコーティ
ング法、又は金属錯体の真空加熱蒸着法においても、長
寿命、高精度、高品質、高信頼性のフルカラー有機ＥＬ
部を生産性良く作成できるので、コストダウンが可能と
なる（以下、同様）。
【０２２７】従来のこの種の有機ＥＬは、アモルファス
又は微結晶シリコンＭＯＳＴＦＴを用いているので、Ｖ
thが変動しても電流値が変わり易く、画質に変動が起き
易い。しかも、移動度が小さいため、高速応答でドライ
ブできる電流にも限界があり、またｐチャンネルの形成
が困難であり、小規模なＣＭＯＳ回路構成さえも困難で
ある。そこで、比較的大面積化が容易であって高信頼性
でキャリア移動度も高く、ＣＭＯＳ回路構成も可能な多
結晶性シリコンＭＯＳＴＦＴを用いることが望ましい
が、従来の多結晶シリコンＭＯＳＴＦＴに用いる膜は、
１）アモルファスシリコン膜を３００〜４００℃のプラ
ズマＣＶＤ法で成膜し、エキシマレーザーアニールして
多結晶シリコン膜化する。２）アモルファスシリコン膜
を４３０〜５００℃のＬＰＣＶＤ法で成膜し、窒素ガス
中で６００℃／５〜２０ｈｒと８５０℃／０．５〜３ｈ
ｒで固相成長させて多結晶性シリコン膜化する。
【０２２８】しかし、１）は、高価なエキシマレーザー
装置の採用、エキシマレーザーの不安定性起因のＴＦＴ
特性むらと品質問題、生産性低下等によるコストアップ
となる。２）は、６００℃以上、１５〜２０ｈｒｓの長
時間の熱処理のために、汎用ガラス基板を使用できず、
石英ガラス採用となるので、コストアップとなる。ま
た、フルカラー有機ＥＬ層では、その微細加工プロセス
において、電極の酸化や有機ＥＬ材料が酸素、水分にさ
らされたり、加熱で構造変化（溶解あるいは再結晶化）
して劣化しやすいので、各色発光領域を高精度に形成す
るのが難しい。
【０２２９】次に、本実施の形態による有機ＥＬ素子の
製造プロセスを説明すると、まず、図２３の（１）に示
すように、上述した工程を経て多結晶性ダイヤモンド薄
膜からなるソース領域１２０、チャンネル領域１１７及
びドレイン領域１２１を形成した後、ゲート絶縁膜１１
８を形成し、この上にＭＯＳＴＦＴ１、２のゲート電極
１１５をＭｏ−Ｔａ合金等のスパッタリング成膜とフォ
トリソグラフィ及びエッチング技術により形成し、また
ＭＯＳＴＦＴ１のゲート電極に接続されるゲートライン
をＭｏ−Ｔａ合金等のスパッタリング成膜とフォトリソ
グラフィ及びエッチング技術により（以下、同様）形成
する。そして、オーバーコート膜（酸化シリコン等）１
３７を触媒ＣＶＤ等の気相成長法により（以下、同様）
形成後、フォトリソグラフィ及びエッチング技術とＭｏ
−Ｔａ合金等のスパッタリング成膜により、ＭＯＳＴＦ
Ｔ２のソース電極１２７及びアースラインを形成し、更
にオーバーコート膜（酸化シリコン／窒化シリコン積層
膜など）１３６を形成する。この後に、１０００℃、１
０〜３０秒のＲＴＡ処理によりイオン活性化する。
【０２３０】次いで、図２３の（２）に示すように、Ｍ
ＯＳＴＦＴ１のソース／ドレイン部、ＭＯＳＴＦＴ２の
ゲート部の窓開けを行った後、図２６の（３）に示すよ
うに、チタン及び１％Ｓｉ入りＡｌのスパッタリング成
膜と汎用フォトリソグラフィ及びエッチング技術により
ＭＯＳＴＦＴ１のドレイン電極とＭＯＳＴＦＴ２のゲー
ト電極をチタン及び１％Ｓｉ入りＡｌ積層膜配線１２８
で接続し、同時にＭＯＳＴＦＴ１のソース電極と、この
電極に接続されるチタン及び１％Ｓｉ入りＡｌ積層膜か
らなるソースラインを形成する。そして、オーバーコー
ト膜（酸化シリコン／フォスフィンシリケートガラス／
窒化シリコン積層膜など）１３０を形成し、ＭＯＳＴＦ
Ｔ２のドレイン部の窓開けを行い、ＭＯＳＴＦＴ２のド
レイン部と接続した発光部の陰極１３８を形成する。
【０２３１】次いで、図２３の（４）に示すように、有
機発光層１３２等及び陽極１３４、１３５を形成する。
【０２３２】なお、上記において、緑色（Ｇ）発光有機
ＥＬ層、青色（Ｂ）発光有機ＥＬ層、赤色（Ｒ）発光有
機ＥＬ層はそれぞれ、１００〜２００ｎｍ厚に形成する
が、これらの有機ＥＬ層は、低分子化合物の場合は真空
加熱蒸着法で形成され、高分子化合物の場合はディッピ
ングコーティング、スピンコーティングなどの塗布法や
インクジェット法によりＲ、Ｇ、Ｂ発光ポリマーを配列
する方法が用いられる。金属錯体の場合は、昇華可能な
材料を真空加熱蒸着法で形成される。
【０２３３】有機ＥＬ層には、単層型、二層型、三層型
等があるが、ここでは低分子化合物の三層型の例を示
す。 単層型；陽極／バイポーラー発光層／陰極、 二層型；陽極／ホール輸送層／電子輸送性発光層／陰
極、又は陽極／ホール輸送性発光層／電子輸送層／陰
極、 三層型；陽極／ホール輸送層／発光層／電子輸送層／陰
極、又は陽極／ホール輸送性発光層／キャリアブロック
層／電子輸送性発光層／陰極
【０２３４】なお、図２１（Ｂ）の素子において、有機
発光層の代わりに公知の発光ポリマーを用いれば、パッ
シブマトリクス又はアクティブマトリクス駆動の発光ポ
リマー表示装置（ＬＥＰＤ）として構成することができ
る（以下、同様）。
【０２３５】＜有機ＥＬ素子の構造例II＞図２４
（Ａ）、（Ｂ）に示すように、この構造例IIによれば、
ガラス等の基板１１１上に、上記の構造例Ｉと同様に、
本発明に基づいて上述した方法で形成された高結晶化率
で大粒径の多結晶性ダイヤモンド薄膜によって、スイッ
チング用ＭＯＳＴＦＴ１と電流駆動用ＭＯＳＴＦＴ２の
ゲートチャンネル１１７、ソース領域１２０及びドレイ
ン領域１２１が形成されている。そして、ゲート絶縁膜
１１８上にゲート電極１１５、ソース及びドレイン領域
上にソース電極１２７及びドレイン電極１２８、１３１
が形成されている。ＭＯＳＴＦＴ１のドレインとＭＯＳ
ＴＦＴ２のゲートとはドレイン電極１２８を介して接続
されていると共に、ＭＯＳＴＦＴ２のドレイン電極１３
１との間に絶縁膜１３６を介してキャパシタＣが形成さ
れ、かつ、ＭＯＳＴＦＴ２のソース電極１２７は有機Ｅ
Ｌ素子の陽極１４４にまで延設されている。
【０２３６】各ＭＯＳＴＦＴは絶縁膜１３０で覆われ、
この絶縁膜上には陽極を覆うように有機ＥＬ素子の例え
ば緑色有機発光層１３２（又は青色有機発光層１３３、
更には図示しない赤色有機発光層）が形成され、この有
機発光層を覆うように陰極（１層目）１４１が形成さ
れ、更に共通の陰極（２層目）１４２が全面に形成され
ている。
【０２３７】この構造の有機ＥＬ表示部は、有機ＥＬ発
光層が電流駆動用ＭＯＳＴＦＴ２のソースに接続され、
ガラス等の基板１１１の面に被着された陽極１４４を覆
うように有機ＥＬ発光層を形成し、その有機ＥＬ発光層
を覆うように陰極１４１を形成し、全面に陰極１４２を
形成しており、従って、下面発光１３６’となる。ま
た、陰極が有機ＥＬ発光層間及びＭＯＳＴＦＴ上を覆っ
ている。即ち、全面に、例えば緑色発光有機ＥＬ層を真
空加熱蒸着法等により形成した後に、緑色発光有機ＥＬ
部をフォトリソグラフィ及びドライエッチングで形成
し、連続して同様に、青色、赤色発光有機ＥＬ部を形成
し、最後に全面に陰極（電子注入層）１４１をマグネシ
ウム：銀合金又はアルミニウム：リチウム合金により形
成する。この全面に更に形成した陰極（電子注入層）で
密封するので、外部から有機ＥＬ層間に湿気が侵入する
ことを特に全面被着の陰極１４２により防止して湿気に
弱い有機ＥＬ層の劣化や電極の酸化を防止し、長寿命、
高品質、高信頼性が可能となる（これは、図２２の構造
例Ｉでも陽極で全面被覆されているため、同様であ
る）。また、陰極１４１及び１４２により放熱効果が高
まるので、発熱による薄膜の構造変化（融解又は再結晶
化）が低減し、長寿命、高品質、高信頼性が可能とな
る。しかも、これによって、高精度、高品質のフルカラ
ーの有機ＥＬ層を生産性良く作成できるので、コストダ
ウンが可能となる。
【０２３８】また、各画素部周辺に図２４（Ｃ）のよう
にブラックマスク部（クロム、二酸化クロム等）１４０
を形成すれば、光漏れ（クロストーク等）を防止し、コ
ントラストの向上が図れる。なお、このブラックマスク
部１４０は、酸化シリコン膜１４３（これはゲート絶縁
膜１１８と同時に同一材料で形成してよい。）によって
覆われている。
【０２３９】次に、この有機ＥＬ素子の製造プロセスを
説明すると、まず、図２５の（１）に示すように、上述
した工程を経て高結晶化率で大粒径の多結晶性ダイヤモ
ンド薄膜からなるソース領域１２０、チャンネル領域１
１７及びドレイン領域１２１を形成した後、触媒ＣＶＤ
等の気相成長法によりゲート絶縁膜１１８を形成し、Ｍ
ｏ−Ｔａ合金等のスパッタリング成膜及び汎用フォトリ
ソグラフィ及びエッチング技術によりこの上にＭＯＳＴ
ＦＴ１、２のゲート電極１１５を形成し、またＭｏ−Ｔ
ａ合金等のスパッタリング成膜及び汎用フォトリソグラ
フィ及びエッチング技術によりＭＯＳＴＦＴ１のゲート
電極に接続されるゲートラインを形成する。そして、触
媒ＣＶＤ等の気相成長法によりオーバーコート膜（酸化
シリコン等）１３７を形成後、１０００℃、１０〜３０
秒のＲＴＡ処理によりイオン活性化する。そして、チタ
ン及び１％Ｓｉ入りＡｌのスパッタリング積層成膜及び
汎用フォトリソグラフィ及びエッチング技術によりＭＯ
ＳＴＦＴ２のドレイン電極１３１及びＶddラインを形成
し、更に触媒ＣＶＤ等の気相成長法によりオーバーコー
ト膜（酸化シリコン／窒化シリコン積層膜等）１３６を
形成する。
【０２４０】次いで、図２５の（２）に示すように、汎
用フォトリソグラフィ及びエッチング技術によりＭＯＳ
ＴＦＴ１のソース／ドレイン部、ＭＯＳＴＦＴ２のゲー
ト部の窓開けを行った後、図２５の（３）に示すよう
に、チタン及び１％Ｓｉ入りＡｌのスパッタリング積層
成膜及び汎用フォトリソグラフィ及びエッチング技術に
より、ＭＯＳＴＦＴ１のドレインとＭＯＳＴＦＴ２のゲ
ートをチタン及び１％Ｓｉ入りＡｌ積層膜配線１２８で
接続し、同時にＭＯＳＴＦＴ１のソースに接続されるチ
タン及び１％Ｓｉ入りＡｌ積層膜からなるソースライン
を形成する。そして、オーバーコート膜（酸化シリコン
／フォスフィンシリケートガラス／窒化シリコン積層膜
など）１３０を形成し、汎用フォトリソグラフィ及びエ
ッチング技術によりＭＯＳＴＦＴ２のソース部の窓開け
を行い、ＩＴＯ等のスパッタリング及び汎用フォトリソ
グラフィ及びエッチング技術によりＭＯＳＴＦＴ２のソ
ース部と接続した発光部の陽極１４４を形成する。
【０２４１】次いで、図２５の（４）に示すように、上
記のように有機発光層１３２等及び陰極１４１、１４２
を形成する。
【０２４２】なお、以下に述べる有機ＥＬの各層の構成
材料や形成方法は図２４の例に適用されるが、図２２の
例にも同様に適用されてよい。
【０２４３】緑色発光有機ＥＬ層に低分子化合物を用い
る場合は、ガラス基板上の陽極（ホール注入層）である
電流駆動用ＭＯＳＴＦＴのソース部とコンタクトしたＩ
ＴＯ透明電極上に、連続した真空加熱蒸着法により形成
する。 １）ホール輸送層は、アミン系化合物（例えば、トリア
リールアミン誘導体、アリールアミンオリゴマー、芳香
族第三アミン等）等 ２）発光層は、緑色発光材料であるトリス（８−ヒドロ
キシキシリノ）Ａｌ錯体（Ａｌｑ）等 ３）電子輸送層は、１，３，４−オキサジアゾール誘導
体（ＯＸＤ）、１，２，４−トリアゾール誘導体（ＴＡ
Ｚ）等 ４）陰極である電子注入層は、４ｅＶ以下の仕事関数を
有する材料で作られるのが好ましい。 例えば、１０：１（原子比）のマグネシウム：銀合金の
１０〜３０ｎｍ厚 アルミニウム：リチウム（濃度は０．５〜１％）合金の
１０〜３０ｎｍ厚 ここで、銀は有機界面との接着性を増すためにマグネシ
ウム中に１〜１０原子％添加され、リチウムは安定化の
ためにアルミニウム中に濃度は０．５〜１％添加され
る。
【０２４４】緑色画素部を形成するには、緑色画素部を
フォトレジストでマスクし、ＣＣｌ 4ガスのプラズマエ
ッチングにより陰極である電子注入層のアルミニウム：
リチウム合金を除去し、連続して電子輸送層、発光層、
ホール輸送層の低分子系化合物及びフォトレジストを酸
素プラズマエッチングで除去し、緑色画素部を形成す
る。この時に、フォトレジストの下にはアルミニウム：
リチウム合金があるので、フォトレジストがエッチング
されても問題ない。又、この時に、電子輸送層、発光
層、ホール輸送層の低分子系化合物層は、ホール注入層
のＩＴＯ透明電極よりも大きい面積とし、後工程で全面
に形成する陰極の電子注入層（マグネシウム：銀合金
等）と電気的ショートしないようにする。
【０２４５】次に、青色発光有機ＥＬ層を低分子化合物
で形成する場合は、ガラス基板上の陽極（ホール注入
層）である電流駆動用ＴＦＴのソース部とコンタクトし
たＩＴＯ透明電極上に、連続して真空加熱蒸着により形
成する。 １）ホール輸送層は、アミン系化合物（例えば、トリア
リールアミン誘導体、アリールアミンオリゴマー、芳香
族第三アミン等）等 ２）発光層は、青色発光材料であるＤＴＶＢｉのような
ジスチリル誘導体等 ３）電子輸送層は、１，３，４−オキサジアゾール誘導
体（ＴＡＺ）、１，２，４−トリアゾール誘導体（ＴＡ
Ｚ）等 ４）陰極である電子注入層は、４ｅＶ以下の仕事関数を
有する材料で作られるのが好ましい。 例えば、１０：１（原子比）のマグネシウム：銀合金の
１０〜３０ｎｍ厚 アルミニウム：リチウム（濃度は０．５〜１％）合金の
１０〜３０ｎｍ厚 ここで、銀は有機界面との接着性を増すためにマグネシ
ウム中に１〜１０原子％添加され、リチウムは安定化の
ためにアルミニウム中に濃度は０．５〜１％添加され
る。
【０２４６】青色画素部を形成するには、青色画素部を
フォトレジストでマスクし、ＣＣｌ 4ガスのプラズマエ
ッチングで陰極である電子注入層のアルミニウム：リチ
ウム合金を除去し、連続して電子輸送層、発光層、ホー
ル輸送層の低分子系化合物及びフォトレジストを酸素プ
ラズマエッチングで除去し、青色画素部を形成する。こ
の時に、フォトレジストの下にはアルミニウム：リチウ
ム合金があるので、フォトレジストがエッチングされて
も問題ない。又、この時に、電子輸送層、発光層、ホー
ル輸送層の低分子系化合物層は、ホール注入層のＩＴＯ
透明電極よりも大きい面積とし、後工程で全面に形成す
る陰極の電子注入層（マグネシウム：銀合金等）と電気
的ショートしないようにする。
【０２４７】また、赤色発光有機ＥＬ層を低分子化合物
で形成する場合は、ガラス基板上の陽極（ホール注入
層）である電流駆動用ＴＦＴのソース部とコンタクトし
たＩＴＯ透明電極上に、連続して真空加熱蒸着により形
成する。 １）ホール輸送層は、アミン系化合物（例えば、トリア
リールアミン誘導体、アリールアミンオリゴマー、芳香
族第三アミン等）等 ２）発光層は、赤色発光材料であるＥｕ（Ｅｕ(ＤＢＭ)
3（Ｐｈｅｎ））等 ３）電子輸送層は、１，３，４−オキサジアゾール誘導
体（ＯＸＤ）、１，２，４−トリアゾール誘導体（ＴＡ
Ｚ）等 ４）陰極である電子注入層は、４ｅＶ以下の仕事関数を
有する材料で作られるのが好ましい。 例えば、１０：１（原子比）のマグネシウム：銀合金の
１０〜３０ｎｍ厚 アルミニウム：リチウム（濃度は０．５〜１％）合金の
１０〜３０ｎｍ厚 銀は有機界面との接着性を増すためにマグネシウム中に
１〜１０原子％添加され、リチウムは安定化のためにア
ルミニウム中に濃度は０．５〜１％添加される。
【０２４８】赤色画素部を形成するには、赤色画素部を
フォトレジストでマスクし、ＣＣｌ 4ガスのプラズマエ
ッチングで陰極である電子注入層のアルミニウム：リチ
ウム合金を除去し、連続して電子輸送層、発光層、ホー
ル輸送層の低分子系化合物及びフォトレジストを酸素プ
ラズマエッチングで除去し、赤色画素部を形成する。こ
の時に、フォトレジストの下にはアルミニウム：リチウ
ム合金があるので、フォトレジストがエッチングされて
も問題ない。又、この時に、電子輸送層、発光層、ホー
ル輸送層の低分子系化合物層は、ホール注入層のＩＴＯ
透明電極よりも大きい面積とし、後工程で全面に形成す
る陰極の電子注入層（マグネシウム：銀合金等）と電気
的ショートしないようにする。
【０２４９】陰極である電子注入層は、４ｅＶ以下の仕
事関数を有する材料で作られるのが好ましい。例えば、
１０：１（原子比）のマグネシウム：銀合金の１０〜３
０ｎｍ厚、又はアルミニウム：リチウム（濃度は０．５
〜１％）合金の１０〜３０ｎｍ厚とする。ここで、銀は
有機界面との接着性を増すためにマグネシウム中に１〜
１０原子％添加され、リチウムは安定化のためにアルミ
ニウム中に濃度は０．５〜１％添加される。なお、スパ
ッタリングで成膜してもよい。
【０２５０】第４の実施の形態 本実施の形態は、本発明を電界放出型（フィールドエミ
ッション）ディスプレイ装置（ＦＥＤ：Field Emission
Display）に適用したものである。以下にその構造例と
製造例を示す。
【０２５１】図２６（Ａ）、（Ｂ）、（Ｃ）に示すよう
に、この構造例によれば、ガラス等の基板１１１上に、
本発明に基づいて上述した方法で形成された高結晶化率
で大粒径の多結晶性ダイヤモンド薄膜によって、スイッ
チング用ＭＯＳＴＦＴ１と電流駆動用ＭＯＳＴＦＴ２の
ゲートチャンネル１１７、ソース領域１２０及びドレイ
ン領域１２１が形成されている。そして、ゲート絶縁膜
１１８上にゲート電極１１５、ソース及びドレイン領域
上にソース電極１２７及びドレイン電極１２８が形成さ
れている。ＭＯＳＴＦＴ１のドレインとＭＯＳＴＦＴ２
のゲートとはドレイン電極１２８を介して接続されてい
ると共に、ＭＯＳＴＦＴ２のソース電極１２７との間に
絶縁膜１３６を介してキャパシタＣが形成され、かつ、
ＭＯＳＴＦＴ２のドレイン領域１２１はそのままＦＥＤ
素子のＦＥＣ（電界放出カソード）にまで延設され、エ
ミッタ領域１５２として機能している。
【０２５２】各ＭＯＳＴＦＴは絶縁膜１３０で覆われ、
この絶縁膜上には、ＦＥＣのゲート引き出し電極１５０
と同一材料にて同一工程で接地用の金属遮蔽膜１５１が
形成され、各ＭＯＳＴＦＴ上を覆っている。ＦＥＣにお
いては、多結晶性ダイヤモンド薄膜からなるエミッタ領
域１５２上に電界放出エミッタとなるｎ型多結晶性ダイ
ヤモンド膜１６３が形成され、更にｍ×ｎ個の各エミッ
タに区画するための開口を有するように、絶縁膜１１
８、１３７、１３６及び１３０がパターニングされ、こ
の上面にはゲート引き出し電極１５０が被着されてい
る。
【０２５３】また、このＦＥＣに対向して、バックメタ
ル１５５付きの蛍光体１５６をアノードとして形成した
ガラス基板等の基板１５７が設けられており、ＦＥＣと
の間は高真空に保持されている。
【０２５４】この構造のＦＥＣにおいては、ゲート引き
出し電極１５０の開口下には、本発明に基づいて形成さ
れた多結晶性ダイヤモンド薄膜１５２上に成長されたｎ
型多結晶性ダイヤモンド膜１６３が露出し、これがそれ
ぞれ電子１５４を放出する薄膜型のエミッタとして機能
する。即ち、エミッタの下地となる多結晶性ダイヤモン
ド薄膜１５２は、大粒径（グレインサイズ数１００ｎｍ
以上）のグレインからなっているため、これをシードと
してその上にｎ型多結晶性ダイヤモンド膜１６３をバイ
アス又は非バイアス触媒ＣＶＤ等によって成長させる
と、このｎ型多結晶性ダイヤモンド膜１６３はさらに大
きな粒径で成長し、表面が電子放出にとって有利な微細
な凹凸１６８を生じるように形成されるのである。尚、
この時に、窒素含有又は非含有の炭素薄膜、更に窒素含
有又は非含有の炭素薄膜表面に形成した多数の微細突起
構造（例えばカーボンナノチューブ）を有する電子放出
体（エミッタ）としてもよい。
【０２５５】従って、エミッタが薄膜からなる面放出型
であるために、その形成が容易であると共に、エミッタ
性能も安定し、長寿命化が可能となる。
【０２５６】また、すべての能動素子（これには周辺駆
動回路及び画素表示部のＭＯＳＴＦＴとダイオードが含
まれる。）の上部にアース電位の金属遮蔽膜１５１（こ
の金属遮蔽膜は、ゲート引き出し電極１５０と同じ材料
（Ｎｂ、Ｔｉ／Ｍｏ等）、同じ工程で形成すると工程上
都合がよい。）が形成されているので、次の（１）、
（２）の利点を得ることができる。
【０２５７】（１）気密容器内にあるガスがエミッタ１
６３から放出された電子により正イオン化されて絶縁層
上にチャージアップし、この正電荷が絶縁層下にあるＭ
ＯＳＴＦＴに不要な反転層を形成し、この反転層からな
る不要な電流経路を介して余分な電流が流れるために、
エミッタ電流の暴走が起きる。しかし、ＭＯＳＴＦＴ上
の絶縁層に金属遮蔽膜１５１を形成してアース電位に落
としているので、チャージアップ防止が可能となり、エ
ミッタ電流の暴走を防止できる。
【０２５８】（２）エミッタ１６３から放出された電子
の衝突により蛍光体１５６が発光するが、この光により
ＭＯＳＴＦＴのゲートチャンネル内に電子、正孔が発生
し、リーク電流となる。しかし、ＭＯＳＴＦＴ上の絶縁
層に金属遮蔽膜１５１が形成されているので、ＭＯＳＴ
ＦＴへの光入射が防止され、ＭＯＳＴＦＴの動作不良は
生じない。
【０２５９】また、バイアス又は非バイアス触媒ＣＶＤ
等により、少なくとも多結晶性ダイヤモンド薄膜のＭＯ
ＳＴＦＴのドレイン領域に連続してｎ型多結晶性ダイヤ
モンド膜等の電子放出体（エミッタ）が形成されている
ので、その接合性が良好であり、高効率のエミッタ特性
が可能となる。即ち、ｎ型多結晶性ダイヤモンド膜の電
子放出体（エミッタ）とスイッチング素子のＭＯＳＴＦ
Ｔのドレイン領域とが積層しているので、電気的接合性
に問題がなく、かつナノレベルの凸形状の電子放出体を
形成できるので、高い電子放出体（エミッタ）を容易に
形成できる。また、耐熱性が高いので、高温排気工程で
も特性劣化しにくく、高い真空度維持が可能な高品質の
駆動回路、画像処理回路及びメモリー回路一体型のＦＥ
Ｄの製造が可能となる。
【０２６０】また、１つの画素表示部の電子放出体（エ
ミッタ）領域を複数に分割し、それぞれにスイッチング
及び電流駆動用素子のＭＯＳＴＦＴを接続すれば、たと
え１つのＭＯＳＴＦＴが故障しても、他のＭＯＳＴＦＴ
が動作するので、１つの画素表示部は必ず電子放出する
構成となっており、高品質で歩留が高く、コストダウン
できる。又、これらのＭＯＳＴＦＴにおいて、電気的オ
ープン不良のＭＯＳＴＦＴは問題ないが、電気的ショー
トしたＭＯＳＴＦＴはレーザーリペアで分離できるの
で、高品質で歩留が高く、コストダウンできる。
【０２６１】これに比べて、従来のＦＥＤでは、シリコ
ン単結晶基板を用いるために、基板コストが高く、ウエ
ーハサイズ以上の大面積化が困難である。そして、カソ
ード電極表面に減圧ＣＶＤ等により導電性の多結晶シリ
コン膜を形成し、その表面にプラズマＣＶＤ等により結
晶性ダイヤモンド膜を形成して電子放出体を構成するこ
とが提案されているが、減圧ＣＶＤ時の成膜温度が６３
０℃と高く、ガラス基板を採用できないので、コストダ
ウンが難しい。そして、その減圧ＣＶＤによる多結晶シ
リコン膜は粒径が小さく、その上の結晶性ダイヤモンド
膜も粒径が小さく、電子放出体の特性が良くない。更
に、プラズマＣＶＤのために、反応エネルギーが不足し
ているので、良い結晶性ダイヤモンド膜は得にくい。
又、透明電極又はＡｌ、Ｔｉ、Ｃｒ等の金属のカソード
電極と導電性の多結晶シリコン膜の接合性が悪いので、
良好な電子放出特性は得られない。
【０２６２】次に、本実施の形態によるＦＥＤの製造プ
ロセスを説明すると、まず、図２７の（１）に示すよう
に、上述した工程を経て全面に多結晶性ダイヤモンド薄
膜１１７を形成した後、汎用フォトリソグラフィ及びエ
ッチング技術によりＭＯＳＴＦＴ１とＭＯＳＴＦＴ２及
びエミッタ領域にアイランド化し、プラズマＣＶＤ、触
媒ＣＶＤ法等により全面に保護用酸化シリコン膜１５９
を形成する。
【０２６３】次いで、ＭＯＳＴＦＴ１、２のゲートチャ
ンネル不純物濃度の制御によるＶthの最適化のために、
イオン注入又はイオンドーピング法により全面にボロン
イオン８３を５×１０11ａｔｏｍｓ／ｃｍ2のドーズ量
でドーピングし、１×１０17ａｔｏｍｓ／ｃｃのアクセ
プタ濃度に設定する。
【０２６４】次いで、図２７の（２）に示すように、フ
ォトレジスト８２をマスクにして、イオン注入又はイオ
ンドーピング法によりＭＯＳＴＦＴ１、２のソース／ド
レイン部及びエミッタ領域に燐イオン７９を１×１０15
ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１
０20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ソース領
域１２０、ドレイン領域１２１、エミッタ領域１５２を
それぞれ形成した後、汎用フォトリソグラフィ及びエッ
チング技術によりエミッタ領域の保護用酸化シリコン膜
を除去する。
【０２６５】次いで、図２７の（３）に示すように、バ
イアス又は非バイアス触媒ＣＶＤによりエミッタ領域を
形成する多結晶性ダイヤモンド薄膜１５２をシードに、
モノシランとＰＨ3等のドーパントを適量比率で混合
し、表面に微細凹凸１６８を有し、ドーパントを例えば
５×１０20〜１×１０21ａｔｏｍｓ／ｃｃ含有するｎ型
多結晶性ダイヤモンド膜１６３を１〜５μｍ厚にエミッ
タ領域に形成し、同時に他の酸化シリコン膜１５９及び
ガラス基板１１１上にはｎ型アモルファスダイヤモンド
膜１７０を１〜５μｍ厚に形成する。
【０２６６】次いで、図２７の（４）に示すように、上
述したバイアス又は非バイアス触媒ＡＨＡ処理時の水素
系活性種などの作用により、アモルファスダイヤモンド
膜１７０を選択的にエッチング除去し、酸化シリコン膜
１５９のエッチング除去後に触媒ＣＶＤ等によりゲート
絶縁膜（酸化シリコン膜等）１１８を形成する。
【０２６７】次いで、図２７の（５）に示すように、ス
パッタリング法によるＭｏ−Ｔａ合金等の耐熱性金属に
よりＭＯＳＴＦＴ１、２のゲート電極１１５、ＭＯＳＴ
ＦＴ１のゲート電極に接続されるゲートラインを形成
し、オーバーコート膜（酸化シリコン膜等）１３７を形
成した後、ＲＴＡ処理等の１０００℃、１０〜２０秒の
イオン活性化処理を行う。その後に、ＭＯＳＴＦＴ２の
ソース部窓開け後にスパッタリング法によるチタン及び
１％Ｓｉ入りＡｌ積層膜でＭＯＳＴＦＴ２のソース電極
１２７及びアースラインを形成する。更に、プラズマＣ
ＶＤ、触媒ＣＶＤ等によりオーバーコート膜（酸化シリ
コン／窒化シリコン積層膜など）１３６を形成する。
【０２６８】次いで、図２８の（６）に示すように、Ｍ
ＯＳＴＦＴ１のソース／ドレイン部及びＭＯＳＴＦＴ２
のゲート部の窓開けを行い、ＭＯＳＴＦＴ１のドレイン
とＭＯＳＴＦＴ２のゲートをチタン及び１％Ｓｉ入りＡ
ｌ積層膜配線１２８で接続し、同時にＭＯＳＴＦＴ１の
ソース電極とそのソースに接続されるソースライン１２
７を形成する。
【０２６９】次いで、図２８の（７）に示すように、オ
ーバーコート膜（酸化シリコン／フォスフィンシリケー
トガラス／窒化シリコン積層膜など）１３０を形成した
後、ＧＮＤラインの窓開けし、図２８の（８）に示すよ
うに、ゲート引き出し電極１５０や金属遮蔽膜１５１を
Ｎｂ蒸着後のエッチングで形成し、更に電界放出カソー
ド部を窓開けしてエミッタ１５３を露出させ、上述した
バイアス又は非バイアス触媒ＡＨＡ処理の水素系活性種
などでクリーニングすると同時に、水素系活性種の選択
的エッチング作用により微細な凹凸を顕著化させる。
【０２７０】なお、上記において、多結晶性ダイヤモン
ド膜１５２、１６３を成膜する際、使用する原料ガスと
しての炭素含有化合物は、例えば １）メタン、エタン、プロパン、ブタン等のパラフィン
系炭化水素 ２）アセチレン、アリレン系のアセチレン系炭化水素 ３）エチレン、プロピレン、ブチレン等のオレフィン系
炭化水素 ４）ブタジエン等のジオレフィン系炭化水素 ５）シクロプロパン、シクロブタン、シクロペンタン、
シクロヘキサン等の脂環式炭化水素 ６）シクロブタジエン、ベンゼン、トルエン、キシレ
ン、ナフタリン等の芳香族炭化水素 ７）アセトン、ジエチルケトン、ベンゾフェノン等のケ
トン類 ８）メタノール、エタノール等のアルコール類 ９）トリメチルアミン、トリエチルアミン等のアミン類 １０）グラファイト、石炭、コークス等の炭素原子のみ
からなる物質 であってよく、これらは、１種を単独で用いることもで
きるし、２種以上を併用することもできる。
【０２７１】また、使用可能な不活性ガスは、例えばア
ルゴン、ヘリウム、ネオン、クリプトン、キセノン、ラ
ドンである。ドーパントとしては、例えばホウ素、リチ
ウム、窒素、リン、硫黄、塩素、ひ素、セレン、ベリリ
ウム等を含む化合物又は単体が使用可能であり、そのド
ーピング量は１０16ａｔｏｍｓ／ｃｃ以上であってよ
い。
【０２７２】なお、上記のゲート絶縁膜１１８として絶
縁性多結晶性ダイヤモンド膜を用いる場合を説明する。
即ち、バイアス又は非バイアス触媒ＣＶＤ法により、チ
ャンネル領域にｎ型又はｐ型不純物をドープした多結晶
性ダイヤモンド薄膜１１７をシードに、ゲート絶縁膜及
びＦＥＤのエミッタ用の絶縁性多結晶性ダイヤモンド膜
を形成する。
【０２７３】例えば、トップゲート型多結晶性ダイヤモ
ンドＣＭＯＳＴＦＴのＦＥＤの場合、図２７の（１）〜
（３）の工程を同様に行った後、バイアス又は非バイア
ス触媒ＡＨＡ処理で多結晶性ダイヤモンド薄膜１１７の
表面クリーニングと水素化処理を行い、連続してバイア
ス又は非バイアス触媒ＣＶＤにより、チャンネルドープ
したｐＭＯＳＴＦＴ部のｎ型（又はｎＭＯＳＴＦＴ部の
ｐ型）多結晶性ダイヤモンド薄膜１１７をシードとし
て、その上に、上記のゲート絶縁膜１１８に対応するゲ
ート絶縁膜及びエミッタ用の絶縁性多結晶性ダイヤモン
ド膜を５０〜１００ｎｍ厚に形成する。
【０２７４】そして次に、表示部ｎＭＯＳＴＦＴにＬＤ
Ｄ領域を形成した（但し、かならずしも形成しなくても
よい）後、周辺駆動回路ｐＭＯＳＴＦＴ部のソース、ド
レイン領域を形成し、更に周辺駆動回路及び表示部ｎＭ
ＯＳＴＦＴ部のソース及びドレイン領域、表示部のエミ
ッタ領域を形成する（但し、これらのソース、ドレイン
領域は上記したように前工程で形成することもでき
る）。
【０２７５】この後の工程は、図２８の（５）〜（８）
と同様に行い、エミッタ部のｎ型多結晶性ダイヤモンド
膜１６３を露出させる。なお、必要に応じて、バイアス
又は非バイアス触媒ＡＨＡ処理の水素系活性種などによ
り、エミッタ部のｎ型多結晶性ダイヤモンド膜の表面を
クリーニングすると同時に、水素系活性種オ選択的エッ
チング作用により微細な凹凸を顕著化させる。
【０２７６】このように、ゲート絶縁膜として絶縁性の
多結晶性ダイヤモンド薄膜を用いると、高温でも絶縁性
が高くて特性が安定した高電流密度、高耐熱性の高い電
子放出効率の駆動回路及び画像処理回路、メモリー回路
一体型のＦＥＤの製造が可能となり、またソース及びド
レイン窓開け工程が不要となるので、歩留及び品質が向
上し、コストダウンが可能となる。
【０２７７】こうした絶縁性多結晶性ダイヤモンド薄膜
からなるゲート絶縁膜は、記述した第１〜第３の実施の
形態におけるＭＯＳＴＦＴに採用することができる。
【０２７８】第５の実施の形態 本実施の形態は、本発明を光電変換装置としての太陽電
池に適用したものである。以下にその製造例を示す。
【０２７９】まず、図２９の（１）に示すように、ステ
ンレス等の金属基板１１１上に、上述したバイアス又は
非バイアス触媒ＣＶＤ法等によって、保護膜（図示せ
ず）の形成後に、この上にアモルファス又は微結晶カー
ボン薄膜１００Ａを形成する。
【０２８０】次いで、図２９の（２）に示すように、上
述したバイアス又は非バイアス触媒ＡＨＡ処理によっ
て、カーボン薄膜１００Ａをダイヤモンド構造のカーボ
ン超微粒子層１００Ｂに変化させる。
【０２８１】次いで、図２９の（３）に示すように、上
述したバイアス又は非バイアス触媒ＣＶＤ法等によっ
て、ダイヤモンド構造のカーボン超微粒子層１００Ｂを
シードにｎ型多結晶性ダイヤモンド膜７を形成する。こ
の多結晶性ダイヤモンド膜７は、上述のマルチバイアス
又は非バイアス触媒ＡＨＡ処理により形成してよく、大
粒径のｎ型多結晶性ダイヤモンド膜として１００〜２０
０ｎｍ厚に形成する。この多結晶性ダイヤモンド膜７に
は、リン等のｎ型不純物をＰＨ3等としてメタンと共に
供給して例えば１×１０18〜１×１０20ａｔｏｍｓ／ｃ
ｃ含有させる。
【０２８２】次いで、図３０の（４）に示すように、多
結晶性ダイヤモンド膜７上に、これをシードにしてバイ
アス又は非バイアス触媒ＣＶＤ等によりｉ型多結晶性ダ
イヤモンド膜１８０、ｐ型多結晶性ダイヤモンド膜１８
１等を成長させ、光電変換層を形成する。
【０２８３】例えば、バイアス又は非バイアス触媒ＣＶ
Ｄにより、水素系キャリアガスにメタンを適量比率で混
合してｉ型の大粒径の多結晶性ダイヤモンド膜１８０を
２〜５μｍ厚に成長させ、この上に、メタンにボロン等
のｐ型不純物をＢ２Ｈ６等として適量比率混合して、例
えば１×１０18〜１×１０20ａｔｏｍｓ／ｃｃ含有させ
たｐ型の大粒径の多結晶性ダイヤモンド膜１８１を１０
０〜２００ｎｍ厚に形成する。
【０２８４】また、上述したマルチバイアス又はマルチ
触媒ＡＨＡ処理を行ってよい。例えば、バイアス又は非
バイアス触媒ＣＶＤでｎ型又はｐ型の多結晶性ダイヤモ
ンド膜を２０〜５０ｎｍ厚に成長させた後、バイアス又
は非バイアス触媒ＡＨＡ処理を行い、バイアス又は非バ
イアス触媒ＣＶＤでｎ型又はｐ型の多結晶性ダイヤモン
ド膜を２０〜５０ｎｍ厚に成長させ、バイアス又は非バ
イアス触媒ＡＨＡ処理後、更にバイアス又は非バイアス
触媒ＣＶＤでｎ型又はｐ型の多結晶性ダイヤモンド膜を
２０〜５０ｎｍに成長させた後、バイアス又は非バイア
ス触媒ＡＨＡ処理を行うように、各処理を必要回数繰り
返す方法で成膜してもよい（これはｉ型多結晶性ダイヤ
モンド膜１８０の場合も同様である）。この方法によっ
て、より大きい粒径の多結晶性ダイヤモンド膜を形成で
きる。また、成膜途中で原料ガス供給量を増加して、高
速成膜としてもよい。
【０２８５】次いで、図３０の（５）に示すように、上
記の方法で形成したｎ−ｉ−ｐ接合の高結晶化率で大粒
径の多結晶性ダイヤモンド膜の全面に、透明電極１８２
を形成する。例えば、汎用スパッタリング技術により、
無反射コート用のＩＴＯ（Indium Tin Oxide）又はＩＺ
Ｏ（Indium Zinc Oxide）等の透明電極１８２を１００
〜１５０ｎｍ厚に形成する。そして、この上に、汎用ス
パッタリング技術により、メタルマスクを用いて、所定
領域に銀等のくし型電極１８３を１００〜１５０ｎｍ厚
に形成する。
【０２８６】なお、上記のｎ−ｉ−ｐ接合構造以外に
も、ｐ−ｉ−ｎ、ｐ−ｎ、ｎ−ｐ接合構造も同様に作製
することができる。
【０２８７】本実施の形態による太陽電池は、本発明に
基づく高結晶化率で大粒径の多結晶性ダイヤモンド膜に
よって、高キャリア移動度で変換効率の大きい光電変換
薄膜を形成でき、良好な表面テクスチャ構造と裏面テク
スチャ構造が形成されるので、光封じ込め効果が高く、
変換効率の大きい光電変換薄膜を形成できる。これはま
た、太陽電池に限らず、電子写真用の感光体ドラム等の
薄膜光電変換装置にも有利に利用することができる。
【０２８８】これに比べて、従来のこの種の光電変換装
置では、ＲＦプラズマＣＶＤ、ＶＨＦプラズマＣＶＤ等
によりアモルファスカーボン薄膜を形成し、プラズマ水
素処理でカーボン超微粒子を形成してこれを多結晶シリ
コン結晶成長の核として大粒径多結晶シリコン膜を形成
しており、ｎ型多結晶シリコン層とｉ型多結晶シリコン
活性層及びｐ型多結晶シリコン層を連続成膜し、その全
面にＩＴＯ膜を積層し、最後にくし型電極を形成して、
２μｍ厚程度の薄膜多結晶性シリコン太陽電池を得てい
る。
【０２８９】ところが、この従来法では、次のような欠
点を回避できない。 １）ＲＦプラズマＣＶＤ、ＶＨＦプラズマＣＶＤ法等に
よる低温形成の結晶質シリコン系薄膜は、そのエネルギ
ーが低いので、原料ガスの化学的分解反応やプラズマ水
素処理が不十分になりやすく、結晶粒径が小さいので、
移動度が小さく、しかも粒界の多さやピンホール等のた
めに局部的な電気的ショート又はリークによる過剰電流
が発生しやすく、光電変換層として必要な数μｍの膜厚
に堆積させたときに膜の内部応力や歪が大きくなって、
最悪の場合には膜が剥離してしまうという問題がある。
これによって、光電変換層の製造歩留や信頼性を著しく
低下させ、それを含む光電変換装置の実用化を目指す上
で大きな支障となる。 ２）ＲＦプラズマＣＶＤ、ＶＨＦプラズマＣＶＤはエネ
ルギーが低いので、原料ガスの利用効率が５〜１０％と
低い。このために、生産性が低く、コストダウンしにく
い。
【０２９０】以上に述べた本発明の実施の形態は、本発
明の技術的思想に基づいて種々変形が可能である。
【０２９１】例えば、上述したバイアス又は非バイアス
触媒ＣＶＤ法とバイアス又は非バイアス触媒ＡＨＡ処理
の繰り返し回数や各条件は種々変更してよく、用いる基
板等の材質も上述したものに限定されることはない。
【０２９２】また、本発明は、表示部等の内部回路や周
辺駆動回路及び映像信号処理回路及びメモリー回路等の
ＭＯＳＴＦＴに好適なものであるが、それ以外にもダイ
オードなどの素子の能動領域や、抵抗、キャパシタンス
（容量）、配線、インダクタンス等の受動領域を本発明
による多結晶性ダイヤモンド薄膜で形成することも可能
である。
【０２９３】
【発明の作用効果】本発明は上述したように、基体上に
多結晶性ダイヤモンド薄膜を形成するに際し、前記基体
上にアモルファスカーボン又は微結晶カーボン又はこれ
らの混合物からなるカーボン薄膜を形成し、水素又は水
素含有ガスを加熱された触媒体に接触させ、これによっ
て生成した水素系活性種等を必要あればグロー放電開始
電圧以下の電界又は／及び磁界の作用下で前記カーボン
薄膜に作用させてアニールを行い、ダイヤモンド構造の
カーボン超微粒子を形成し、このカーボン超微粒子をシ
ードに前記多結晶性ダイヤモンド薄膜を気相成長させて
いるので、次の（１）〜（４）に示すような顕著な作用
効果が得られる。
【０２９４】（１）バイアス触媒ＡＨＡ又は非バイアス
触媒ＡＨＡ処理により、高温の水素系分子、水素系原
子、活性化水素イオン等の水素系活性種を前記カーボン
薄膜に対し吹き付け等で作用させているので、高温の加
熱触媒体の輻射熱による加熱も加わって、次の顕著な効
果を示す。
【０２９５】このバイアス又は非バイアス触媒ＡＨＡ処
理は、１０〜５０Ｐａの水素又は水素含有ガス圧下で、
水素を高温の触媒体（融点未満の８００〜２０００℃、
例えばタングステンでは１５００〜２０００℃）に接触
させて、大量の高温の水素系活性種などを生成し、これ
を基板上に形成したアモルファスカーボン膜又は微結晶
カーボン膜等に吹き付けると（但し、基板温度は特に２
００〜５００℃）、バイアス又は非バイアス触媒ＡＨＡ
処理により大量の高温の水素系活性種などが有する熱エ
ネルギーが（バイアス触媒ＡＨＡ処理では更に、上記電
界による加速電界又は／及び磁界での十分な指向性運動
エネルギーにより）その膜等に移動して、その膜等の温
度を局部的に上昇させる。これによって、アモルファス
カーボン膜や微結晶カーボン膜等は水素系活性種の作用
により、アモルファス成分のカーボンが選択的にエッチ
ングされ、アモルファスカーボン膜又は微結晶カーボン
膜等の表面又は基板（例えばガラス基板）上に、ダイヤ
モンド構造を有するカーボン超微粒子（クラスタ）を確
実に安定して点在させることができ、これを次の多結晶
性ダイヤモンド薄膜の結晶成長の核（シード）として有
効に働かせることができる。この時、特にゲートチャン
ネル領域等には島状に点在し、電気抵抗が無視しうる程
度に小さいことが必要である。
【０２９６】（２）こうしてバイアス又は非バイアス触
媒ＡＨＡ処理されて得られるダイヤモンド構造のカーボ
ン超微粒子をシードとして、この上にダイヤモンド薄膜
が多結晶化され易い状態で（多結晶性ダイヤモンド薄膜
として）成長し易くなり、特に次のバイアス又は非バイ
アス触媒ＡＨＡ処理及び気相成長により、上記多結晶性
ダイヤモンド薄膜上に気相成長されたダイヤモンドはこ
の多結晶性ダイヤモンド薄膜をシードとして成長するの
で、目的とする高結晶化率で大粒径、高品質の多結晶性
ダイヤモンド薄膜を得ることができる。即ち、バイアス
又は非バイアス触媒ＡＨＡ処理により、例えばバイアス
又は非バイアス触媒ＣＶＤで成膜されたカーボン薄膜に
アモルファス成分が存在していると、これが水素系活性
種の作用で選択的にエッチング除去されてダイヤモンド
構造のカーボン超微粒子が形成され、その上に気相成長
するダイヤモンド薄膜は下地のダイヤモンド構造のカー
ボン超微粒子をシード（核）にしてより多結晶性ダイヤ
モンド膜化し易く、更には、同様のバイアス又は非バイ
アス触媒ＡＨＡ処理と気相成長とを繰り返すと、大量の
高温の水素系活性種などが有する熱エネルギーが（バイ
アス触媒ＡＨＡ処理では更に、加速電界又は／及び磁界
による十分な指向性運動エネルギーが印加される）その
膜等に移動して、その膜等の温度を局部的に上昇させ、
且つ水素系活性種の選択的エッチング作用により高結晶
化率で大粒径の多結晶性ダイヤモンド薄膜を形成するこ
とができる。この結果、トップゲート型のみならず、ボ
トムゲート型、デュアルゲート型ＭＯＳＴＦＴでも、高
いキャリア（電子／正孔）移動度の高結晶化率で大粒径
の多結晶性ダイヤモンド薄膜が得られるために、この高
性能の多結晶性ダイヤモンド半導体を使用した高速、高
電流密度の半導体装置、電気光学装置、更には高効率の
太陽電池等の製造が可能となる。
【０２９７】（３）このバイアス又は非バイアス触媒Ｃ
ＶＤ及びバイアス又は非バイアス触媒ＡＨＡ処理は、プ
ラズマの発生なしに行えるので、プラズマによるダメー
ジがなく、またプラズマ処理に比べ、シンプルで安価な
装置を実現できる。
【０２９８】（４）基体温度を低温化しても上記活性種
のエネルギーが大きいために、目的とするダイヤモンド
構造のカーボン超微粒子が確実に安定して得られること
から、基体温度を特に３００〜４００℃と低温化して
も、多結晶性ダイヤモンド薄膜がダイヤモンド構造のカ
ーボン超微粒子をシードに効率良く成長し、従って大型
で安価な低歪点の絶縁基板（ガラス基板、耐熱性樹脂基
板等）を使用でき、この点でもコストダウンが可能とな
る。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるＭＯＳＴＦＴ
の製造プロセスを工程順に示す断面図である。
【図２】同、製造プロセスを工程順に示す断面図であ
る。
【図３】同、製造プロセスを工程順に示す断面図であ
る。
【図４】同、製造プロセスを工程順に示す断面図であ
る。
【図５】同、製造に用いるバイアス触媒ＣＶＤ及びバイ
アス触媒ＡＨＡ処理用の装置の一状態での概略断面図で
ある。
【図６】同、この装置の他の状態での概略断面図であ
る。
【図７】同、この装置をより詳細に示す概略断面図であ
る。
【図８】同、バイアス方式による装置の概略断面図であ
る。
【図９】同、バイアス方式による他の装置の概略断面図
である。
【図１０】同、バイアス方式による他の装置の概略断面
図である。
【図１１】同、この装置を用いた処理時のガス流量のタ
イミングチャートである。
【図１２】同、この装置のガス供給系の概略図である。
【図１３】本発明の第２の実施の形態によるＬＣＤの製
造プロセスを工程順に示す断面図である。
【図１４】同、製造プロセスを工程順に示す断面図であ
る。
【図１５】同、製造プロセスを工程順に示す断面図であ
る。
【図１６】同、製造プロセスを工程順に示す断面図であ
る。
【図１７】同、ＬＣＤの全体の概略レイアウトを示す斜
視図である。
【図１８】同、ＬＣＤの等価回路図である。
【図１９】同、ＬＣＤの他の製造プロセスを工程順に示
す断面図である。
【図２０】同、製造プロセスを工程順に示す断面図であ
る。
【図２１】同、ＬＣＤのＭＯＳＴＦＴを各種示す断面図
である。
【図２２】本発明の第３の実施の形態による有機ＥＬ表
示装置の要部の等価回路図（Ａ）、同要部の拡大断面図
（Ｂ）及び同画素周辺部の断面図（Ｃ）である。
【図２３】同、有機ＥＬ表示装置の製造プロセスを工程
順に示す断面図である。
【図２４】同、他のＥＬ表示装置の要部の等価回路図
（Ａ）、同要部の拡大断面図（Ｂ）及び同画素周辺部の
断面図（Ｃ）である。
【図２５】同、有機ＥＬ表示装置の製造プロセスを工程
順に示す断面図である。
【図２６】本発明の第４の実施の形態によるＦＥＤの要
部の等価回路図（Ａ）、同要部の拡大断面図（Ｂ）及び
同要部の概略平面図（Ｃ）である。
【図２７】同、ＦＥＤの製造プロセスを工程順に示す断
面図である。
【図２８】同、製造プロセスを工程順に示す断面図であ
る。
【図２９】本発明の第５の実施の形態による太陽電池の
製造プロセスを工程順に示す断面図である。
【図３０】同、製造プロセスを工程順に示す断面図であ
る。
【符号の説明】
１、６１、９８、１１１、１５７…基板、７、６７…多
結晶性ダイヤモンド薄膜、１４、６７、１１７…チャン
ネル、１５、７５、１０２、１０５、１１５…ゲート電
極、８、６８、１０３、１０４、１０６、１１８…ゲー
ト絶縁膜、２０、２１、８０、８１、１２０、１２１…
ｎ+型ソース又はドレイン領域、２４、２５、８４、８
５…ｐ+型ソース又はドレイン領域、２７、２８、８
６、９２、１３０、１３６、１３７…絶縁膜、２９、３
０、８７、８８、８９、９０、９１、９３、９７、１２
７、１２８、１３１…電極、４０…原料ガス、４２…シ
ャワーヘッド、４４…成膜室、４５…サセプタ、４６…
触媒体、４７…シャッター、４８…触媒体電源、４９…
バイアス電源、９４、９６…配向膜、９５…液晶、９９
…カラーフィルタ層、１００Ａ…アモルファス又は微結
晶カーボン薄膜、１００Ｂ…ダイヤモンド構造のカーボ
ン超微粒子層、１００’、１４０…ブラックマスク層、
１３２、１３３…有機発光層、１３４、１３５、１４４
…陽極、１３８、１４１、１４２、１７１…陰極、１５
０…ゲート引き出し電極（ゲートライン）、１５１…金
属遮蔽膜、１５２…エミッタ、１５５…バックメタル、
１５６…蛍光体、１６３…ｎ型多結晶性ダイヤモンド
膜、１６８…微細凹凸、１８０…ｉ型多結晶性ダイヤモ
ンド膜、１８１…ｐ型多結晶性ダイヤモンド膜、１８２
…透明電極、１８３…くし型電極、２００、２０１…電
極、２０２、２０３…磁極（永久磁石）、２０４…電磁
石
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/20 Ｈ０１Ｌ 21/20 ５Ｆ０４５ 21/205 21/205 ５Ｆ０５１ 29/786 Ｈ０５Ｂ 33/14 Ａ ５Ｆ０５２ 31/04 Ｈ０１Ｌ 29/78 ６１８Ｂ ５Ｆ１１０ // Ｈ０５Ｂ 33/14 31/04 Ｘ Ｆターム(参考） 2H092 JA24 KA04 MA02 MA28 MA35 MA37 NA21 NA25 PA06 3K007 AB00 AB04 AB05 AB17 AB18 BA06 CA01 CB01 DA00 DB03 EB00 FA01 FA03 4G077 AA03 BA03 DB21 EF02 HA06 HA20 4K030 AA09 AA17 BA27 BA28 BB03 CA06 DA08 FA17 HA01 HA07 JA18 KA32 KA46 KA49 LA15 LA16 LA18 5C094 AA06 AA08 AA09 AA16 AA42 AA43 AA44 BA03 BA27 BA43 CA19 DA13 EA04 EA05 EB02 EB05 ED02 HA08 5F045 AA03 AB07 AC07 AC18 AC19 AD04 AD05 AD06 AD07 AD08 AD09 AE15 AE17 AF07 BB04 BB08 BB16 DP05 DQ10 HA06 HA22 5F051 AA03 CB04 DA04 FA02 FA04 5F052 AA17 AA22 CA10 DA10 DB01 DB03 DB07 FA19 JA01 JA09 5F110 AA07 AA16 AA17 AA30 BB02 BB04 BB10 CC02 CC04 DD01 DD02 DD03 DD13 DD14 DD17 EE03 EE04 EE06 EE09 EE23 EE30 EE45 FF02 FF03 FF09 FF10 FF29 FF36 GG01 GG13 GG25 GG32 GG34 GG44 GG51 GG52 GG60 HJ01 HJ04 HJ12 HJ13 HJ23 HL03 HL04 HL11 HM15 NN03 NN23 NN24 NN25 NN35 NN72

Claims (63)

    【特許請求の範囲】
  1. 【請求項１】 基体上に多結晶性ダイヤモンド薄膜を形
    成するに際し、 前記基体上にアモルファスカーボン又は微結晶カーボン
    又はこれらの混合物からなるカーボン薄膜を形成する工
    程と、 水素又は水素含有ガスを加熱された触媒体に接触させ、
    これによって生成した水素系活性種を必要あればグロー
    放電開始電圧以下の電界又は／及び磁界の作用下で前記
    カーボン薄膜に作用させてアニールを行い、ダイヤモン
    ド構造のカーボン超微粒子を形成する工程と、 このカーボン超微粒子をシードに結晶成長させて前記多
    結晶性ダイヤモンド薄膜を気相成長させる工程とを経て
    前記多結晶性ダイヤモンド薄膜を得る、多結晶性ダイヤ
    モンド薄膜の形成方法。
  2. 【請求項２】 基体上に多結晶性ダイヤモンド薄膜を有
    する半導体装置を製造するに際し、 前記基体上にアモルファスカーボン又は微結晶カーボン
    又はこれらの混合物からなるカーボン薄膜を形成する工
    程と、 水素又は水素含有ガスを加熱された触媒体に接触させ、
    これによって生成した水素系活性種を必要あればグロー
    放電開始電圧以下の電界又は／及び磁界の作用下で前記
    カーボン薄膜に作用させてアニールを行い、ダイヤモン
    ド構造のカーボン超微粒子を形成する工程と、 このカーボン超微粒子をシードに結晶成長させて前記多
    結晶性ダイヤモンド薄膜を気相成長させる工程とを経て
    前記多結晶性ダイヤモンド薄膜を得る、半導体装置の製
    造方法。
  3. 【請求項３】 前記カーボン薄膜を気相成長法又は物理
    的成膜法によって、前記多結晶性ダイヤモンド薄膜を気
    相成長法によって形成する、請求項１又は２に記載した
    方法。
  4. 【請求項４】 原料ガス及び水素又は水素含有ガスの少
    なくとも一部を加熱された触媒体に接触させて触媒的に
    分解させ、これによって生成したラジカル、イオン等の
    反応種を必要あればグロー放電開始電圧以下の電界又は
    ／及び磁界の作用下で基体上に堆積させて、前記カーボ
    ン薄膜及び／又は前記多結晶性ダイヤモンド薄膜を気相
    成長させる、請求項１又は２に記載した方法。
  5. 【請求項５】 前記多結晶性ダイヤモンド薄膜の気相成
    長後に、水素又は水素含有ガスを加熱された触媒体に接
    触させ、これによって生成した高温の水素系分子、水素
    系原子、活性化水素イオン等の水素系活性種を必要あれ
    ばグロー放電開始電圧以下の電界又は／及び磁界の作用
    下で前記多結晶性ダイヤモンド薄膜に作用させてアニー
    ルを行い、必要あれば前記多結晶性ダイヤモンド薄膜と
    同様の多結晶性ダイヤモンド薄膜の気相成長と前記アニ
    ールとを繰り返す、請求項４に記載した方法。
  6. 【請求項６】 前記加熱触媒体に前記水素又は水素含有
    ガスの少なくとも一部を接触させ、これによって生成し
    た高温の水素系分子、水素系原子、活性化水素イオン等
    の水素系活性種を必要あればグロー放電開始電圧以下の
    電界の作用下で前記カーボン薄膜又は前記多結晶ダイヤ
    モンド薄膜に作用させてアニールを行う、請求項１又は
    ２に記載した方法。
  7. 【請求項７】 加熱された前記触媒体に、原料ガス及び
    水素系キャリアガスの少なくとも一部を接触させて触媒
    的に分解させ、これによって生成したラジカル、イオン
    等の反応種を必要あればグロー放電開始電圧以下の電界
    又は／及び磁界の作用下で加熱された前記基体上に堆積
    させて前記カーボン薄膜又は前記多結晶性ダイヤモンド
    薄膜を気相成長させた後、前記原料ガスの供給を停止
    し、加熱された触媒体に前記水素系キャリアガスの少な
    くとも一部を接触させ、これによって生成した高温の水
    素系分子、水素系原子、活性化水素イオン等の水素系活
    性種を必要あればグロー放電開始電圧以下の電界又は／
    及び磁界の作用下で前記カーボン薄膜又は前記多結晶性
    ダイヤモンド薄膜に作用させてアニールを行う、請求項
    １、２又は５に記載した方法。
  8. 【請求項８】 前記気相成長時の水素又は水素含有ガス
    供給量よりも前記アニール時の水素又は水素含有ガス供
    給量を多くする、請求項７に記載した方法。
  9. 【請求項９】 タングステン、トリア含有タングステ
    ン、モリブデン、白金、パラジウム、バナジウム、シリ
    コン、アルミナ、金属を付着したセラミックス、及び炭
    化ケイ素からなる群より選ばれた少なくとも１種の材料
    によって、前記触媒体を形成する、請求項１又は２に記
    載した方法。
  10. 【請求項１０】 前記触媒体及びこれを支持する支持体
    の純度を９９．９９ｗｔ％以上、好ましくは９９．９９
    ９ｗｔ％又はそれ以上とする、請求項１又は２に記載し
    た方法。
  11. 【請求項１１】 前記水素又は水素含有ガスが水素又は
    水素と不活性なガスとの混合ガスからなる、請求項１又
    は２に記載した方法。
  12. 【請求項１２】 前記グロー放電開始電圧以下の電圧と
    して、直流電圧、交流電圧（高周波電圧及び／又は低周
    波電圧）、又は直流電圧に交流電圧（高周波電圧及び／
    又は低周波電圧）を重畳させた電圧を印加する、請求項
    １又は２に記載した方法。
  13. 【請求項１３】 前記高周波電圧の周波数を１〜１００
    ＭＨｚ、前記低周波電圧の周波数を１ＭＨｚ未満とす
    る、請求項１２に記載した方法。
  14. 【請求項１４】 前記多結晶性ダイヤモンド薄膜によっ
    て、薄膜絶縁ゲート型電界効果トランジスタのチャンネ
    ル、ソース及びドレイン領域、又は配線、抵抗、容量又
    は電子放出体等を形成する、請求項１又は２に記載した
    方法。
  15. 【請求項１５】 前記チャンネル、ソース及びドレイン
    領域の形成後に、これらの領域に対し、水素又は水素含
    有ガスを加熱された触媒体に接触させることによって生
    成した水素系活性種を、又はこの水素系活性種を必要あ
    ればグロー放電開始電圧以下の電界又は／及び磁界の作
    用下で作用させる、請求項１４に記載した方法。
  16. 【請求項１６】 多結晶性ダイヤモンド半導体装置、多
    結晶性ダイヤモンド半導体集積回路、液晶表示装置、有
    機又は無機エレクトロルミネセンス表示装置、フィール
    ドエミッションディスプレイ（ＦＥＤ）装置、発光ポリ
    マー表示装置、発光ダイオード表示装置、ＣＣＤエリア
    ／リニアセンサ装置、ＭＯＳセンサ装置、太陽電池装置
    用の薄膜を製造する、請求項１又は２に記載した方法。
  17. 【請求項１７】 内部回路及び周辺回路を有する半導体
    装置、固体撮像装置、電気光学装置等の製造に際し、こ
    れらの少なくとも一部を構成する薄膜絶縁ゲート型電界
    効果トランジスタのチャンネル、ソース及びドレイン領
    域を前記多結晶性ダイヤモンド薄膜によって形成する、
    請求項１６に記載した方法。
  18. 【請求項１８】 各色用の有機又は無機エレクトロルミ
    ネセンス層の下層にそれぞれ、前記薄膜絶縁ゲート型電
    界効果トランジスタのドレイン又はソースと接続された
    陰極又は陽極を有する、請求項１７に記載した方法。
  19. 【請求項１９】 前記薄膜絶縁ゲート型電界効果トラン
    ジスタを含む能動素子上も前記陰極が覆い、或いは前記
    各色用の有機又は無機エレクトロルミネセンス層の各層
    上及び各層間の全面に前記陰極又は陽極が被着されてい
    る装置を製造する、請求項１８に記載した方法。
  20. 【請求項２０】 前記各色用の前記有機又は無機エレク
    トロルミネセンス層間にブラックマスク層を形成する、
    請求項１８に記載した方法。
  21. 【請求項２１】 フィールドエミッションディスプレイ
    装置のエミッタを、前記多結晶性ダイヤモンド薄膜を介
    して前記薄膜絶縁ゲート型電界効果トランジスタのドレ
    インに接続すると共に前記多結晶性ダイヤモンド薄膜上
    に成長されたｎ型多結晶性半導体膜又は多結晶性ダイヤ
    モンド膜又は窒素含有又は非含有の炭素薄膜又は窒素含
    有又は非含有の炭素薄膜表面に形成した多数の微細突起
    構造（例えばカーボンナノチューブ）などによって形成
    する、請求項１７に記載した方法。
  22. 【請求項２２】 前記薄膜絶縁ゲート型電界効果トラン
    ジスタを含む能動素子上にアース電位の金属遮蔽膜を形
    成する、請求項２１に記載した方法。
  23. 【請求項２３】 前記金属遮蔽膜を前記フィールドエミ
    ッションディスプレイ装置のゲート引き出し電極と同一
    材料で同一工程により形成する、請求項２２に記載した
    方法。
  24. 【請求項２４】 ダイヤモンド構造のカーボン超微粒子
    をシードにして形成された多結晶性ダイヤモンド薄膜。
  25. 【請求項２５】 ダイヤモンド構造のカーボン超微粒子
    をシードにして形成された多結晶性ダイヤモンド薄膜を
    有する半導体装置。
  26. 【請求項２６】 前記多結晶性ダイヤモンド薄膜によっ
    て、薄膜絶縁ゲート型電界効果トランジスタのチャンネ
    ル、ソース及びドレイン領域、又は配線、抵抗、容量又
    は電子放出体等が形成される、請求項２４又は２５に記
    載した多結晶性ダイヤモンド薄膜又は半導体装置。
  27. 【請求項２７】 多結晶性ダイヤモンド半導体装置、多
    結晶性ダイヤモンド半導体集積回路装置、液晶表示装
    置、有機又は無機エレクトロルミネセンス表示装置、フ
    ィールドエミッションディスプレイ（ＦＥＤ）装置、発
    光ポリマー表示装置、発光ダイオード表示装置、ＣＣＤ
    エリア／リニアセンサ装置、ＭＯＳセンサ装置、太陽電
    池装置用である、請求項２４又は２５に記載した多結晶
    性ダイヤモンド薄膜又は半導体装置。
  28. 【請求項２８】 内部回路及び周辺回路を有する半導体
    装置、固体撮像装置、電気光学装置等において、これら
    の少なくとも一部を構成する薄膜絶縁ゲート型電界効果
    トランジスタのチャンネル、ソース及びドレイン領域が
    前記多結晶性ダイヤモンド薄膜によって形成されてい
    る、請求項２７に記載した多結晶性ダイヤモンド薄膜又
    は半導体装置。
  29. 【請求項２９】 各色用の有機又は無機エレクトロルミ
    ネセンス層の下層にそれぞれ、前記薄膜絶縁ゲート型電
    界効果トランジスタのドレイン又はソースと接続された
    陰極又は陽極を有する、請求項２８に記載した多結晶性
    ダイヤモンド薄膜又は半導体装置。
  30. 【請求項３０】 前記薄膜絶縁ゲート型電界効果トラン
    ジスタを含む能動素子上も前記陰極が覆い、或いは前記
    各色用の有機又は無機エレクトロルミネセンス層の各層
    上及び各層間の全面に前記陰極又は陽極が被着されてい
    る、請求項２９に記載した多結晶性ダイヤモンド薄膜又
    は半導体装置。
  31. 【請求項３１】 前記各色用の前記有機又は無機エレク
    トロルミネセンス層間にブラックマスク層が形成されて
    いる、請求項２９に記載した多結晶性ダイヤモンド薄膜
    又は半導体装置。
  32. 【請求項３２】 フィールドエミッションディスプレイ
    装置のエミッタが、前記多結晶性ダイヤモンド薄膜を介
    して前記薄膜絶縁ゲート型電界効果トランジスタのドレ
    インに接続されると共に前記多結晶性ダイヤモンド薄膜
    上に成長されたｎ型多結晶性半導体膜又は多結晶性ダイ
    ヤモンド膜又は窒素含有又は非含有の炭素薄膜又は窒素
    含有又は非含有の炭素薄膜表面に形成された多数の微細
    突起構造（例えばカーボンナノチューブ）などによって
    形成されている、請求項２８に記載した多結晶性ダイヤ
    モンド薄膜又は半導体装置。
  33. 【請求項３３】 前記薄膜絶縁ゲート型電界効果トラン
    ジスタを含む能動素子上にアース電位の金属遮蔽膜が形
    成されている、請求項３２に記載した多結晶性ダイヤモ
    ンド薄膜又は半導体装置。
  34. 【請求項３４】 前記金属遮蔽膜が前記フィールドエミ
    ッションディスプレイ装置のゲート引き出し電極と同一
    材料で同一工程により形成される、請求項３３に記載し
    た多結晶性ダイヤモンド薄膜又は半導体装置。
  35. 【請求項３５】 基体上に多結晶性ダイヤモンド薄膜を
    形成するための装置であって、 アモルファスカーボン又は微結晶カーボン又はこれらの
    混合物からなるカーボン薄膜の形成手段と、 水素又は水素含有ガス供給手段と、 前記多結晶性ダイヤモンド薄膜の原料ガスの供給手段
    と、 触媒体と、 触媒体加熱手段と、 基体加熱手段と、 必要あればグロー放電開始電圧以下の電界又は／及び磁
    界を印加する電界又は／及び磁界印加手段とを有する、
    多結晶性ダイヤモンド薄膜の形成装置。
  36. 【請求項３６】 基体上に多結晶性ダイヤモンド薄膜を
    有する半導体装置を製造するための装置であって、 アモルファスカーボン又は微結晶カーボン又はこれらの
    混合物からなるカーボン薄膜の形成手段と、 水素又は水素含有ガス供給手段と、 前記多結晶性ダイヤモンド薄膜の原料ガスの供給手段
    と、 触媒体と、 触媒体加熱手段と、 基体加熱手段と、 必要あればグロー放電開始電圧以下の電界又は／及び磁
    界を印加する電界又は／及び磁界印加手段とを有する、
    多結晶性ダイヤモンド半導体装置の製造装置。
  37. 【請求項３７】 前記カーボン薄膜が気相成長法又は物
    理的成膜法によって、前記多結晶性ダイヤモンド薄膜が
    気相成長法によって形成される、請求項３５又は３６に
    記載した装置。
  38. 【請求項３８】 原料ガス及び水素又は水素含有ガスの
    少なくとも一部を加熱された触媒体に接触させて触媒的
    に分解させ、これによって生成したラジカル、イオン等
    の反応種を必要あればグロー放電開始電圧以下の電界又
    は／及び磁界の作用下で基体上に堆積させて、前記カー
    ボン薄膜及び／又は前記多結晶性ダイヤモンド薄膜を気
    相成長させる、請求項３５又は３６に記載した装置。
  39. 【請求項３９】 原料ガス及び水素又は水素含有ガスの
    少なくとも一部を加熱された前記触媒体に接触させて触
    媒的に分解させ、これによって生成したラジカル、イオ
    ン等の反応種を前記基体上に堆積させることにより前記
    カーボン薄膜又は前記多結晶性ダイヤモンド薄膜を気相
    成長させた後、原料ガスの供給を停止し、水素又は水素
    含有ガスの少なくとも一部を加熱された前記触媒体に接
    触させ、これによって生成した高温の水素系分子、水素
    系原子、活性化水素イオン等の水素系活性種を必要あれ
    ばグロー放電開始電圧以下の電界又は／及び磁界の作用
    下で前記カーボン薄膜又は前記多結晶性ダイヤモンド薄
    膜に作用させるアニール工程を行い、更に、この多結晶
    性ダイヤモンド薄膜のアニール工程と、前記多結晶性ダ
    イヤモンド薄膜と同様の多結晶性ダイヤモンド薄膜の気
    相成長工程とを繰り返すために、前記原料ガス供給手段
    と前記水素又は水素含有ガス供給手段とを制御する制御
    手段を有する、請求項３８に記載した装置。
  40. 【請求項４０】 前記加熱触媒体に前記水素又は水素含
    有ガスの少なくとも一部を接触させ、これによって生成
    した高温の水素系分子、水素系原子、活性化水素イオン
    等の水素系活性種を必要あればグロー放電開始電圧以下
    の電界又は／及び磁界の作用下で前記カーボン薄膜又は
    前記多結晶性ダイヤモンド薄膜に作用させてアニールを
    行う、請求項３５又は３６に記載した装置。
  41. 【請求項４１】 加熱された前記触媒体に、原料ガス及
    び水素系キャリアガスの少なくとも一部を接触させて触
    媒的に分解させ、これによって生成したラジカル、イオ
    ン等の反応種を必要あればグロー放電開始電圧以下の電
    界又は／及び磁界の作用下で加熱された前記基体上に堆
    積させて前記カーボン薄膜又は前記多結晶性ダイヤモン
    ド薄膜を気相成長させた後、前記原料ガスの供給を停止
    し、加熱された触媒体に前記水素系キャリアガスの少な
    くとも一部を接触させ、これによって生成した高温の水
    素系分子、水素系原子、活性化水素イオン等の水素系活
    性種を必要あればグロー放電開始電圧以下の電界又は／
    及び磁界の作用下で前記カーボン薄膜又は前記多結晶性
    ダイヤモンド薄膜に作用させてアニールを行う、請求項
    ３５、３６、３９又は４０に記載した装置。
  42. 【請求項４２】 前記カーボン薄膜又は前記多結晶性ダ
    イヤモンド薄膜の気相成長時の水素又は水素含有ガス供
    給量よりも前記アニール時の水素又は水素含有ガス供給
    量が多くされる、請求項４１に記載した装置。
  43. 【請求項４３】 タングステン、トリア含有タングステ
    ン、モリブデン、白金、パラジウム、バナジウム、シリ
    コン、アルミナ、金属を付着したセラミックス、及び炭
    化ケイ素からなる群より選ばれた少なくとも１種の材料
    によって、前記触媒体が形成されている、請求項３５又
    は３６に記載した装置。
  44. 【請求項４４】 前記触媒体及びこれを支持する支持体
    の純度を９９．９９ｗｔ％以上、好ましくは９９．９９
    ９ｗｔ％又はそれ以上とする、請求項３５又は３６に記
    載した装置。
  45. 【請求項４５】 前記水素又は水素含有ガスが水素又は
    水素と不活性なガスとの混合ガスからなる、請求項３５
    又は３６に記載した装置。
  46. 【請求項４６】 前記電界印加手段が、グロー放電開始
    電圧以下の直流電圧、交流電圧（高周波電圧及び／又は
    低周波電圧）、又は直流電圧に交流電圧（高周波電圧及
    び／又は低周波電圧）を重畳させた電圧を印加する電源
    を有している、請求項３５又は３６に記載した装置。
  47. 【請求項４７】 前記高周波電圧の周波数が１〜１００
    ＭＨｚ、前記低周波電圧の周波数が１ＭＨｚ未満であ
    る、請求項４６に記載した装置。
  48. 【請求項４８】 前記基体を支持するサセプタと前記電
    界又は／及び磁界印加用の電極又は／及び磁界との間に
    前記触媒体が設置される、請求項３５又は３６に記載し
    た装置。
  49. 【請求項４９】 前記水素又は水素含有ガスを導出する
    ガス供給口が前記電極又は／及び磁界に形成されてい
    る、請求項４８に記載した装置。
  50. 【請求項５０】 前記多結晶性ダイヤモンド薄膜によっ
    て、薄膜絶縁ゲート型電界効果トランジスタのチャンネ
    ル、ソース及びドレイン領域、又は配線、抵抗、容量又
    は電子放出体等を形成する、請求項３５又は３６に記載
    した装置。
  51. 【請求項５１】 多結晶性ダイヤモンド半導体装置、多
    結晶性ダイヤモンド半導体集積回路装置、液晶表示装
    置、有機又は無機エレクトロルミネセンス表示装置、フ
    ィールドエミッションディスプレイ（ＦＥＤ）装置、発
    光ポリマー表示装置、発光ダイオード表示装置、ＣＣＤ
    エリア／リニアセンサ装置、ＭＯＳセンサ装置、太陽電
    池装置用の薄膜を製造する、請求項３５又は３６に記載
    した装置。
  52. 【請求項５２】 内部回路及び周辺回路を有する半導体
    装置、固体撮像装置、電気光学装置等の製造に際し、こ
    れらの少なくとも一部を構成する薄膜絶縁ゲート型電界
    効果トランジスタのチャンネル、ソース及びドレイン領
    域を前記多結晶性ダイヤモンド薄膜によって形成する、
    請求項５１に記載した装置。
  53. 【請求項５３】 各色用の有機又は無機エレクトロルミ
    ネセンス層の下層にそれぞれ、前記薄膜絶縁ゲート型電
    界効果トランジスタのドレイン又はソースと接続された
    陰極又は陽極を有する装置を製造する、請求項５２に記
    載した装置。
  54. 【請求項５４】 前記薄膜絶縁ゲート型電界効果トラン
    ジスタを含む能動素子上も前記陰極が覆い、或いは前記
    各色用の有機又は無機エレクトロルミネセンス層の各層
    上及び各層間の全面に前記陰極又は陽極が被着されてい
    る装置を製造する、請求項５３に記載した装置。
  55. 【請求項５５】 前記各色用の前記有機又は無機エレク
    トロルミネセンス層間にブラックマスク層を形成する、
    請求項５３に記載した装置。
  56. 【請求項５６】 フィールドエミッションディスプレイ
    装置のエミッタを、前記多結晶性ダイヤモンド薄膜を介
    して前記薄膜絶縁ゲート型電界効果トランジスタのドレ
    インに接続すると共に前記多結晶性ダイヤモンド薄膜上
    に成長されたｎ型多結晶性半導体膜又は多結晶性ダイヤ
    モンド膜又は窒素含有又は非含有の炭素薄膜又は窒素含
    有又は非含有の炭素薄膜表面に形成した多数の微細突起
    構造（例えばカーボンナノチューブ）などによって形成
    する、請求項５５に記載した装置。
  57. 【請求項５７】 前記薄膜絶縁ゲート型電界効果トラン
    ジスタを含む能動素子上にアース電位の金属遮蔽膜を形
    成する、請求項５６に記載した装置。
  58. 【請求項５８】 前記金属遮蔽膜を前記フィールドエミ
    ッションディスプレイ装置のゲート引き出し電極と同一
    材料で同一工程により形成する、請求項５７に記載した
    装置。
  59. 【請求項５９】 各色用の有機又は無機エレクトロルミ
    ネセンス層の下層にそれぞれ、請求項１又は２に記載し
    た多結晶性ダイヤモンド薄膜からなる薄膜絶縁ゲート型
    電界効果トランジスタのドレイン又はソースと接続され
    た陰極又は陽極を有し、前記薄膜絶縁ゲート型電界効果
    トランジスタを含む能動素子上も前記陰極が覆い、或い
    は前記各色用の有機又は無機エレクトロルミネセンス層
    の各層上及び各層間の全面に前記陰極又は陽極が被着さ
    れている電気光学装置。
  60. 【請求項６０】 前記各色用の前記有機又は無機エレク
    トロルミネセンス層間にブラックマスク層が形成されて
    いる、請求項５９に記載した電気光学装置。
  61. 【請求項６１】 フィールドエミッションディスプレイ
    装置のエミッタが、請求項１又は２に記載した多結晶性
    ダイヤモンド薄膜からなる薄膜絶縁ゲート型電界効果ト
    ランジスタのドレインに前記多結晶性ダイヤモンド薄膜
    を介して接続されると共に前記多結晶性ダイヤモンド薄
    膜上に成長されたｎ型多結晶性半導体膜又は多結晶性ダ
    イヤモンド膜によって形成されている電気光学装置。
  62. 【請求項６２】 前記薄膜絶縁ゲート型電界効果トラン
    ジスタを含む能動素子上にアース電位の金属遮蔽膜が形
    成されている、請求項６１に記載した電気光学装置。
  63. 【請求項６３】 前記金属遮蔽膜が前記フィールドエミ
    ッションディスプレイ装置のゲート引き出し電極と同一
    材料で同一工程により形成される、請求項６２に記載し
    た電気光学装置。
JP2001094708A 2001-03-29 2001-03-29 多結晶性ダイヤモンド薄膜及びその形成方法、半導体装置及びその製造方法、これらの方法の実施に使用する装置、並びに電気光学装置 Pending JP2002293687A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001094708A JP2002293687A (ja) 2001-03-29 2001-03-29 多結晶性ダイヤモンド薄膜及びその形成方法、半導体装置及びその製造方法、これらの方法の実施に使用する装置、並びに電気光学装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001094708A JP2002293687A (ja) 2001-03-29 2001-03-29 多結晶性ダイヤモンド薄膜及びその形成方法、半導体装置及びその製造方法、これらの方法の実施に使用する装置、並びに電気光学装置

Publications (1)

Publication Number Publication Date
JP2002293687A true JP2002293687A (ja) 2002-10-09

Family

ID=18948863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001094708A Pending JP2002293687A (ja) 2001-03-29 2001-03-29 多結晶性ダイヤモンド薄膜及びその形成方法、半導体装置及びその製造方法、これらの方法の実施に使用する装置、並びに電気光学装置

Country Status (1)

Country Link
JP (1) JP2002293687A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005285395A (ja) * 2004-03-29 2005-10-13 Fujitsu Display Technologies Corp 配線構造並びにそれを備えた表示装置用基板及び表示装置
JP2006111908A (ja) * 2004-10-13 2006-04-27 Japan Science & Technology Agency ダイヤモンド層の形成方法と、それを利用する多層硬質炭素膜の形成方法
KR100850495B1 (ko) * 2007-03-02 2008-08-05 성균관대학교산학협력단 유기 박막 트랜지스터 및 그 제조방법
CN100432287C (zh) * 2006-07-21 2008-11-12 上海大学 强磁场下金刚石薄膜的制备方法
JP2011014870A (ja) * 2009-07-03 2011-01-20 Samsung Mobile Display Co Ltd 有機電界発光表示装置及びその製造方法
JP2012230928A (ja) * 2006-06-19 2012-11-22 Sony Corp 発光表示装置およびその製造方法
KR20220087970A (ko) * 2020-12-18 2022-06-27 주식회사 케이디티다이아몬드 플라즈마 cvd에 의한 다이아몬드 합성 방법
RU2780375C1 (ru) * 2021-11-15 2022-09-22 Федеральное государственное бюджетное учреждение науки Институт физики твердого тела имени Ю.А. Осипьяна Российской академии наук (ИФТТ РАН) Способ выращивания легированных бором полупроводниковых пленок алмаза

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005285395A (ja) * 2004-03-29 2005-10-13 Fujitsu Display Technologies Corp 配線構造並びにそれを備えた表示装置用基板及び表示装置
JP2006111908A (ja) * 2004-10-13 2006-04-27 Japan Science & Technology Agency ダイヤモンド層の形成方法と、それを利用する多層硬質炭素膜の形成方法
JP2012230928A (ja) * 2006-06-19 2012-11-22 Sony Corp 発光表示装置およびその製造方法
CN100432287C (zh) * 2006-07-21 2008-11-12 上海大学 强磁场下金刚石薄膜的制备方法
KR100850495B1 (ko) * 2007-03-02 2008-08-05 성균관대학교산학협력단 유기 박막 트랜지스터 및 그 제조방법
JP2011014870A (ja) * 2009-07-03 2011-01-20 Samsung Mobile Display Co Ltd 有機電界発光表示装置及びその製造方法
US8415659B2 (en) 2009-07-03 2013-04-09 Samsung Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
KR20220087970A (ko) * 2020-12-18 2022-06-27 주식회사 케이디티다이아몬드 플라즈마 cvd에 의한 다이아몬드 합성 방법
KR102545659B1 (ko) * 2020-12-18 2023-06-20 주식회사 케이디티다이아몬드 플라즈마 cvd에 의한 다이아몬드 합성 방법
RU2780375C1 (ru) * 2021-11-15 2022-09-22 Федеральное государственное бюджетное учреждение науки Институт физики твердого тела имени Ю.А. Осипьяна Российской академии наук (ИФТТ РАН) Способ выращивания легированных бором полупроводниковых пленок алмаза

Similar Documents

Publication Publication Date Title
US7098085B2 (en) Method and apparatus for forming a thin semiconductor film, method and apparatus for producing a semiconductor device, and electro-optical apparatus
US7183229B2 (en) Semiconductor thin film forming method, production methods for semiconductor device and electrooptical device, devices used for these methods, and semiconductor device and electrooptical device
US7777231B2 (en) Thin film transistor and method for fabricating same
US20030148565A1 (en) Method for forming thin semiconductor film, method for fabricating semiconductor device, system for executing these methods and electrooptic device
JP2002252174A (ja) 半導体薄膜の形成方法、半導体装置及び電気光学装置の製造方法、これらの方法の実施に使用する装置、並びに半導体装置及び電気光学装置
KR20000028785A (ko) 전기 광학 장치, 전기 광학 장치용 구동 기판 및 이들의제조 방법
US20070093004A1 (en) Method of manufacturing thin film transistor including ZnO thin layer
JP4644964B2 (ja) 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法
JP4599746B2 (ja) 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法
JP2002294451A (ja) 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置
JP2002293687A (ja) 多結晶性ダイヤモンド薄膜及びその形成方法、半導体装置及びその製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
JP2002299238A (ja) 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法
CN109728003A (zh) 显示基板、显示装置和显示基板的制造方法
JP2000208422A (ja) 積層膜形成方法及び薄膜製造装置
KR20080000299A (ko) 폴리실리콘 박막트랜지스터 액정표시장치 및 그 제조방법
KR101255303B1 (ko) 폴리실리콘 박막 트랜지스터 및 그 제조 방법과 그를이용한 표시장치와 그 제조 방법
JP2002198311A (ja) 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
JP4599734B2 (ja) 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法
JP2002294450A (ja) 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置
US20100173448A1 (en) High frequency plasma enhanced chemical vapor deposition
JP2002246311A (ja) 多結晶性半導体薄膜及びその形成方法、半導体装置及びその製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
JPH05160152A (ja) 薄膜トランジスタの製造方法
JP2002261010A (ja) 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
KR100529298B1 (ko) Ｄｃ 바이어스를 이용한 리모트 플라즈마 원자층 증착 장치
JP2002261006A (ja) 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20070125