JP2002261010A - 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置 - Google Patents
多結晶性半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置Info
- Publication number
- JP2002261010A JP2002261010A JP2001056207A JP2001056207A JP2002261010A JP 2002261010 A JP2002261010 A JP 2002261010A JP 2001056207 A JP2001056207 A JP 2001056207A JP 2001056207 A JP2001056207 A JP 2001056207A JP 2002261010 A JP2002261010 A JP 2002261010A
- Authority
- JP
- Japan
- Prior art keywords
- hydrogen
- film
- thin film
- semiconductor thin
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Abstract
(57)【要約】 （修正有）
【課題】 高結晶化率で高品質の多結晶性シリコン等の
多結晶性半導体薄膜を容易かつ低コストに、しかも大面
積に形成可能な方法を提供する。 【解決手段】 基体１上に高結晶化率、大粒径の多結晶
性シリコン膜等の多結晶性半導体薄膜７を形成するに際
し、水素又は水素含有ガスと原料ガスを加熱された触媒
体に接触させ、これによって生成した反応種を基体上に
堆積させて、微結晶シリコン等の低級結晶性半導体薄膜
を形成する気相成長工程（触媒ＣＶＤ）と、水素又は水
素含有ガスを加熱された触媒体に接触させ、これによっ
て生成した水素系活性種をグロー放電開始電圧以下の電
界又は／及び磁界の作用下で前記低級結晶性半導体薄膜
に作用させて、前記低級結晶性半導体薄膜の結晶化を促
進するアニール工程（バイアス触媒ＡＨＡ処理）とを行
うことによって多結晶性半導体薄膜７を得る、多結晶性
半導体薄膜の形成方法。
多結晶性半導体薄膜を容易かつ低コストに、しかも大面
積に形成可能な方法を提供する。 【解決手段】 基体１上に高結晶化率、大粒径の多結晶
性シリコン膜等の多結晶性半導体薄膜７を形成するに際
し、水素又は水素含有ガスと原料ガスを加熱された触媒
体に接触させ、これによって生成した反応種を基体上に
堆積させて、微結晶シリコン等の低級結晶性半導体薄膜
を形成する気相成長工程（触媒ＣＶＤ）と、水素又は水
素含有ガスを加熱された触媒体に接触させ、これによっ
て生成した水素系活性種をグロー放電開始電圧以下の電
界又は／及び磁界の作用下で前記低級結晶性半導体薄膜
に作用させて、前記低級結晶性半導体薄膜の結晶化を促
進するアニール工程（バイアス触媒ＡＨＡ処理）とを行
うことによって多結晶性半導体薄膜７を得る、多結晶性
半導体薄膜の形成方法。
Description
【０００１】
【発明の属する技術分野】本発明は、基体上に多結晶性
シリコンなどの多結晶性半導体薄膜を気相成長させる方
法及びその装置、その多結晶性半導体薄膜を基体上に有
する半導体装置の製造方法及びその装置、並びに電気光
学装置に関するものである。
シリコンなどの多結晶性半導体薄膜を気相成長させる方
法及びその装置、その多結晶性半導体薄膜を基体上に有
する半導体装置の製造方法及びその装置、並びに電気光
学装置に関するものである。
【０００２】
【従来の技術】従来、ＭＯＳＦＥＴ（Metal-Oxide-Semi
conductor Field Effect Transistor）である例えばＭ
ＯＳＴＦＴ（Thin Film Transistor＝薄膜絶縁ゲート型
電界効果トランジスタ）のソース、ドレイン及びチャン
ネル領域を多結晶シリコン膜で形成するに際し、プラズ
マＣＶＤ（ＣＶＤ：Chemical Vapor Deposition＝化学
的気相成長法）や減圧ＣＶＤ法等が用いられている。
conductor Field Effect Transistor）である例えばＭ
ＯＳＴＦＴ（Thin Film Transistor＝薄膜絶縁ゲート型
電界効果トランジスタ）のソース、ドレイン及びチャン
ネル領域を多結晶シリコン膜で形成するに際し、プラズ
マＣＶＤ（ＣＶＤ：Chemical Vapor Deposition＝化学
的気相成長法）や減圧ＣＶＤ法等が用いられている。
【０００３】こうしたプラズマＣＶＤ法、減圧ＣＶＤ法
等により形成したアモルファス又は多結晶シリコンは、
特開平７−１３１０３０号、特開平９−１１６１５６
号、特公平７−１１８４４３号にみられるように、単に
高温アニール又はエキシマレーザーアニール（ＥＬＡ：
Excimer Laser Anneal）処理することにより、多結晶シ
リコン膜のキャリア移動度の改善を図ってきたが、この
方法では８０〜１２０ｃｍ2／Ｖ・ｓｅｃ程度のキャリ
ア移動度を得るのが限界であった。しかし、プラズマＣ
ＶＤ法によるアモルファスシリコンのＥＬＡで得られた
多結晶シリコンを用いるＭＯＳＴＦＴの電子移動度は、
１００ｃｍ2／Ｖ・ｓｅｃ前後であり、高精細化にも対
応できるので、最近は駆動回路一体型の多結晶シリコン
ＭＯＳＴＦＴを用いたＬＣＤ（Liquid Crystal Display
＝液晶表示装置）が注目されている（特開平６−２４２
４３３号参照）。
等により形成したアモルファス又は多結晶シリコンは、
特開平７−１３１０３０号、特開平９−１１６１５６
号、特公平７−１１８４４３号にみられるように、単に
高温アニール又はエキシマレーザーアニール（ＥＬＡ：
Excimer Laser Anneal）処理することにより、多結晶シ
リコン膜のキャリア移動度の改善を図ってきたが、この
方法では８０〜１２０ｃｍ2／Ｖ・ｓｅｃ程度のキャリ
ア移動度を得るのが限界であった。しかし、プラズマＣ
ＶＤ法によるアモルファスシリコンのＥＬＡで得られた
多結晶シリコンを用いるＭＯＳＴＦＴの電子移動度は、
１００ｃｍ2／Ｖ・ｓｅｃ前後であり、高精細化にも対
応できるので、最近は駆動回路一体型の多結晶シリコン
ＭＯＳＴＦＴを用いたＬＣＤ（Liquid Crystal Display
＝液晶表示装置）が注目されている（特開平６−２４２
４３３号参照）。
【０００４】
【発明が解決しようとする課題】しかし、上記したＥＬ
Ａによる多結晶シリコンＭＯＳＴＦＴの製法では、エキ
シマレーザー出力の安定性や、生産性、大型化による装
置価格の上昇、歩留／品質低下等の問題が山積してお
り、特に、１ｍ×１ｍの大型ガラス基板になると、前記
の問題が拡大して性能／品質向上とコストダウンが一層
難しくなる。
Ａによる多結晶シリコンＭＯＳＴＦＴの製法では、エキ
シマレーザー出力の安定性や、生産性、大型化による装
置価格の上昇、歩留／品質低下等の問題が山積してお
り、特に、１ｍ×１ｍの大型ガラス基板になると、前記
の問題が拡大して性能／品質向上とコストダウンが一層
難しくなる。
【０００５】また、固相成長法による多結晶シリコンＭ
ＯＳＴＦＴの製法では、６００℃以上での十数時間のア
ニールと、約１０００℃での熱酸化のゲートＳｉＯ2の
形成が必要なために、半導体製造装置を採用せざるを得
ない。このために、基板サイズは、ウエーハサイズ８〜
１２インチφが限界であり、また高耐熱性で高価な石英
ガラスを採用しなければならず、コストダウンが難し
く、ＥＶＦやデータ／ＡＶプロジェクタに用途が限定さ
れている。
ＯＳＴＦＴの製法では、６００℃以上での十数時間のア
ニールと、約１０００℃での熱酸化のゲートＳｉＯ2の
形成が必要なために、半導体製造装置を採用せざるを得
ない。このために、基板サイズは、ウエーハサイズ８〜
１２インチφが限界であり、また高耐熱性で高価な石英
ガラスを採用しなければならず、コストダウンが難し
く、ＥＶＦやデータ／ＡＶプロジェクタに用途が限定さ
れている。
【０００６】近時、ガラス基板のような絶縁性基板上
に、多結晶シリコン膜、窒化シリコン膜等を低温で作製
し得る優れた熱ＣＶＤである触媒ＣＶＤ法が開発され
（特公昭６３−４０３１４号、特公平８−２５０４３８
号参照）、実用化の検討が推進されている。触媒ＣＶＤ
法においては、結晶化アニールなしで、３０ｃｍ2／Ｖ
・ｓｅｃ程度のキャリア移動度を得ているが、良質なＭ
ＯＳＴＦＴデバイスを作製するにはまだ不十分である。
そして、ガラス基板上に多結晶シリコン膜を形成する
と、成膜条件次第では初期のアモルファスシリコンの遷
移層（厚さ５〜１０ｎｍ）が形成されやすいので、ボト
ムゲート型ＭＯＳＴＦＴとした場合は所望のキャリア移
動度は得にくい。一般に駆動回路一体型の多結晶シリコ
ンＭＯＳＴＦＴを用いたＬＣＤは、ボトムゲート型ＭＯ
ＳＴＦＴが歩留及び生産性の面で製造しやすいが、この
問題がネックとなってくる。
に、多結晶シリコン膜、窒化シリコン膜等を低温で作製
し得る優れた熱ＣＶＤである触媒ＣＶＤ法が開発され
（特公昭６３−４０３１４号、特公平８−２５０４３８
号参照）、実用化の検討が推進されている。触媒ＣＶＤ
法においては、結晶化アニールなしで、３０ｃｍ2／Ｖ
・ｓｅｃ程度のキャリア移動度を得ているが、良質なＭ
ＯＳＴＦＴデバイスを作製するにはまだ不十分である。
そして、ガラス基板上に多結晶シリコン膜を形成する
と、成膜条件次第では初期のアモルファスシリコンの遷
移層（厚さ５〜１０ｎｍ）が形成されやすいので、ボト
ムゲート型ＭＯＳＴＦＴとした場合は所望のキャリア移
動度は得にくい。一般に駆動回路一体型の多結晶シリコ
ンＭＯＳＴＦＴを用いたＬＣＤは、ボトムゲート型ＭＯ
ＳＴＦＴが歩留及び生産性の面で製造しやすいが、この
問題がネックとなってくる。
【０００７】本発明の目的は、高結晶化率で高品質の多
結晶シリコン等の多結晶性半導体薄膜を容易かつ低コス
トに、しかも大面積に形成可能な方法と、この方法を実
施する装置を提供することにある。
結晶シリコン等の多結晶性半導体薄膜を容易かつ低コス
トに、しかも大面積に形成可能な方法と、この方法を実
施する装置を提供することにある。
【０００８】本発明の他の目的は、こうした多結晶性半
導体薄膜を構成部分として有するＭＯＳＴＦＴ等の半導
体装置の製造方法と、この方法を実施する装置、及び電
気光学装置を提供することにある。
導体薄膜を構成部分として有するＭＯＳＴＦＴ等の半導
体装置の製造方法と、この方法を実施する装置、及び電
気光学装置を提供することにある。
【０００９】
【課題を解決するための手段】即ち、本発明は、基体上
に多結晶性半導体薄膜を形成するに際し、或いは基体上
に多結晶性半導体薄膜を有する半導体装置を製造するに
際し、前記基体上に低級結晶性半導体薄膜を形成する工
程と、水素又は水素含有ガスを加熱された触媒体に接触
させ、これによって生成した活性種をグロー放電開始電
圧以下の電界又は／及び磁界の作用下で前記低級結晶性
半導体薄膜に作用させて、前記低級結晶性半導体薄膜の
結晶化を促進するアニール工程とを行うことによって前
記多結晶性半導体薄膜を得る、多結晶性半導体薄膜の形
成方法、又は半導体装置の製造方法に係るものである。
に多結晶性半導体薄膜を形成するに際し、或いは基体上
に多結晶性半導体薄膜を有する半導体装置を製造するに
際し、前記基体上に低級結晶性半導体薄膜を形成する工
程と、水素又は水素含有ガスを加熱された触媒体に接触
させ、これによって生成した活性種をグロー放電開始電
圧以下の電界又は／及び磁界の作用下で前記低級結晶性
半導体薄膜に作用させて、前記低級結晶性半導体薄膜の
結晶化を促進するアニール工程とを行うことによって前
記多結晶性半導体薄膜を得る、多結晶性半導体薄膜の形
成方法、又は半導体装置の製造方法に係るものである。
【００１０】また、本発明は、本発明の方法を実施する
装置として、低級結晶性半導体薄膜の形成手段と、水素
又は水素含有ガス供給手段と、触媒体と、触媒体加熱手
段と、基体加熱手段と、グロー放電開始電圧以下の電界
又は／及び磁界を印加する電界又は／及び磁界印加手段
とを有する、多結晶性半導体薄膜の形成装置、又は半導
体装置の製造装置を提供するものである。
装置として、低級結晶性半導体薄膜の形成手段と、水素
又は水素含有ガス供給手段と、触媒体と、触媒体加熱手
段と、基体加熱手段と、グロー放電開始電圧以下の電界
又は／及び磁界を印加する電界又は／及び磁界印加手段
とを有する、多結晶性半導体薄膜の形成装置、又は半導
体装置の製造装置を提供するものである。
【００１１】また、本発明は、各色用の有機又は無機エ
レクトロルミネセンス層の下層にそれぞれ、前記多結晶
性半導体薄膜からなるＭＯＳＴＦＴのドレイン又はソー
スと接続された陰極又は陽極を有し、前記ＭＯＳＴＦＴ
を含む能動素子上も前記陰極が覆い、或いは前記各色用
の有機又は無機エレクトロルミネセンス層の各層上及び
各層間の全面に前記陰極又は陽極が被着されている電気
光学装置を提供するものである。
レクトロルミネセンス層の下層にそれぞれ、前記多結晶
性半導体薄膜からなるＭＯＳＴＦＴのドレイン又はソー
スと接続された陰極又は陽極を有し、前記ＭＯＳＴＦＴ
を含む能動素子上も前記陰極が覆い、或いは前記各色用
の有機又は無機エレクトロルミネセンス層の各層上及び
各層間の全面に前記陰極又は陽極が被着されている電気
光学装置を提供するものである。
【００１２】また、本発明は、フィールドエミッション
ディスプレイ（ＦＥＤ）装置のエミッタが、前記多結晶
性半導体薄膜からなるＭＯＳＴＦＴのドレインに前記多
結晶性半導体薄膜を介して接続されると共に前記多結晶
性半導体薄膜上に成長されたｎ型多結晶性半導体膜又は
多結晶性ダイヤモンド膜によって形成されている電気光
学装置も提供するものである。
ディスプレイ（ＦＥＤ）装置のエミッタが、前記多結晶
性半導体薄膜からなるＭＯＳＴＦＴのドレインに前記多
結晶性半導体薄膜を介して接続されると共に前記多結晶
性半導体薄膜上に成長されたｎ型多結晶性半導体膜又は
多結晶性ダイヤモンド膜によって形成されている電気光
学装置も提供するものである。
【００１３】本発明によれば、基体上に多結晶性半導体
薄膜を形成するに際し、前記基体上に低級結晶性半導体
薄膜を形成し、水素又は水素含有ガスを加熱された触媒
体に接触させ、これによって生成した活性種をグロー放
電開始電圧以下の電界又は／及び磁界の作用下で前記低
級結晶性半導体薄膜に作用させて、前記低級結晶性半導
体薄膜の結晶化を促進するアニールを行うので、次の
（１）〜（４）に示すような顕著な作用効果が得られ
る。
薄膜を形成するに際し、前記基体上に低級結晶性半導体
薄膜を形成し、水素又は水素含有ガスを加熱された触媒
体に接触させ、これによって生成した活性種をグロー放
電開始電圧以下の電界又は／及び磁界の作用下で前記低
級結晶性半導体薄膜に作用させて、前記低級結晶性半導
体薄膜の結晶化を促進するアニールを行うので、次の
（１）〜（４）に示すような顕著な作用効果が得られ
る。
【００１４】（１）基体上に形成した低級結晶性半導体
薄膜に対して、加熱された触媒体による高真空度下での
熱分解反応及び接触分解反応で多量に発生した高温の水
素系分子、水素系原子、活性化水素イオン等の水素系活
性種にグロー放電開始電圧以下（即ち、パッシェンの法
則によるプラズマ発生電圧以下）の電界又は／及び磁界
の作用下で指向性運動エネルギーを与えた状態で吹き付
け等で作用させているので、高温の熱触媒体の輻射熱に
よる加熱も加わって、次の顕著な効果を示す。
薄膜に対して、加熱された触媒体による高真空度下での
熱分解反応及び接触分解反応で多量に発生した高温の水
素系分子、水素系原子、活性化水素イオン等の水素系活
性種にグロー放電開始電圧以下（即ち、パッシェンの法
則によるプラズマ発生電圧以下）の電界又は／及び磁界
の作用下で指向性運動エネルギーを与えた状態で吹き付
け等で作用させているので、高温の熱触媒体の輻射熱に
よる加熱も加わって、次の顕著な効果を示す。
【００１５】１．触媒体の触媒作用で十二分に生成した
上記の水素系活性種が、その熱エネルギーに加えて上記
電圧による加速電界又は／及び磁界での十分な運動エネ
ルギーにより、低級結晶性半導体薄膜に効率良く移動し
てこの半導体薄膜を局部的かつ均一に温度上昇させ、水
素系活性種の作用によりアモルファス成分が選択的にエ
ッチングされて微結晶シリコン含有アモルファスシリコ
ンやアモルファスシリコン含有微結晶シリコンは多結晶
化し、又、アモルファスシリコン及び微結晶シリコン含
有多結晶シリコンの場合は高結晶化し、適量のIV族元素
の添加によりその結晶粒界に存在する結晶不整及び内部
応力を低減させてキャリア移動度の向上を図ることがで
きる。微結晶シリコン含有アモルファスシリコン、アモ
ルファスシリコン含有微結晶シリコンなどは、その微結
晶シリコンをシードに効率よく再結晶化を促進して、大
粒径多結晶シリコン化する。そして、その膜に含有され
るアモルファス構造のシリコンが水素系活性種の作用に
より選択的にエッチングされるので、効率良く高結晶化
率の多結晶性シリコン膜が形成される。
上記の水素系活性種が、その熱エネルギーに加えて上記
電圧による加速電界又は／及び磁界での十分な運動エネ
ルギーにより、低級結晶性半導体薄膜に効率良く移動し
てこの半導体薄膜を局部的かつ均一に温度上昇させ、水
素系活性種の作用によりアモルファス成分が選択的にエ
ッチングされて微結晶シリコン含有アモルファスシリコ
ンやアモルファスシリコン含有微結晶シリコンは多結晶
化し、又、アモルファスシリコン及び微結晶シリコン含
有多結晶シリコンの場合は高結晶化し、適量のIV族元素
の添加によりその結晶粒界に存在する結晶不整及び内部
応力を低減させてキャリア移動度の向上を図ることがで
きる。微結晶シリコン含有アモルファスシリコン、アモ
ルファスシリコン含有微結晶シリコンなどは、その微結
晶シリコンをシードに効率よく再結晶化を促進して、大
粒径多結晶シリコン化する。そして、その膜に含有され
るアモルファス構造のシリコンが水素系活性種の作用に
より選択的にエッチングされるので、効率良く高結晶化
率の多結晶性シリコン膜が形成される。
【００１６】２．この時に、大量の高温の水素系活性種
等を触媒体温度等のみならず、電界又は／及び磁界で独
立してコントロールするので、効率良く再結晶化及び高
結晶化でき、高結晶化率の大粒径多結晶性シリコン膜化
が可能である。しかも、適量のIV族元素の添加によりそ
の結晶粒界に存在する結晶不整及び内部応力を低減さ
せ、高キャリア移動度、高品質の多結晶性半導体薄膜を
得ることができる。
等を触媒体温度等のみならず、電界又は／及び磁界で独
立してコントロールするので、効率良く再結晶化及び高
結晶化でき、高結晶化率の大粒径多結晶性シリコン膜化
が可能である。しかも、適量のIV族元素の添加によりそ
の結晶粒界に存在する結晶不整及び内部応力を低減さ
せ、高キャリア移動度、高品質の多結晶性半導体薄膜を
得ることができる。
【００１７】３．しかも、多結晶性シリコン等の膜上又
は膜内にシリコン酸化物が存在したときに、電界又は／
及び磁界の作用によりそれと効率良く反応してＳｉＯを
生成して蒸発させるので、その膜上又は膜内のシリコン
酸化物を減少／除去することができ、高キャリア移動
度、高品質の多結晶性シリコン膜等を得ることができ
る。
は膜内にシリコン酸化物が存在したときに、電界又は／
及び磁界の作用によりそれと効率良く反応してＳｉＯを
生成して蒸発させるので、その膜上又は膜内のシリコン
酸化物を減少／除去することができ、高キャリア移動
度、高品質の多結晶性シリコン膜等を得ることができ
る。
【００１８】４．そして、微結晶シリコン含有アモルフ
ァスシリコン膜、アモルファスシリコン含有微結晶シリ
コン膜などの低級結晶性シリコンは、その微結晶シリコ
ンをシードとして再結晶化が促進され、大粒径の多結晶
性シリコン膜化する。しかも、その膜に含有されるアモ
ルファス構造のシリコンが水素系活性種等で選択的にエ
ッチングされるので、高結晶化率の多結晶性膜が形成さ
れる。尚、水素系活性種の作用によるエッチングは、ア
モルファス成分のみならず、微結晶、多結晶及び単結晶
成分でも起こるが、アモルファス成分にエッチングレー
トが大きいので、その選択性を利用している。こうした
活性水素イオン等の水素系活性種による前記電界又は／
及び磁界の作用下での処理を以下にバイアス触媒ＡＨＡ
(Atomic Hydrogen Anneal)処理と称する。
ァスシリコン膜、アモルファスシリコン含有微結晶シリ
コン膜などの低級結晶性シリコンは、その微結晶シリコ
ンをシードとして再結晶化が促進され、大粒径の多結晶
性シリコン膜化する。しかも、その膜に含有されるアモ
ルファス構造のシリコンが水素系活性種等で選択的にエ
ッチングされるので、高結晶化率の多結晶性膜が形成さ
れる。尚、水素系活性種の作用によるエッチングは、ア
モルファス成分のみならず、微結晶、多結晶及び単結晶
成分でも起こるが、アモルファス成分にエッチングレー
トが大きいので、その選択性を利用している。こうした
活性水素イオン等の水素系活性種による前記電界又は／
及び磁界の作用下での処理を以下にバイアス触媒ＡＨＡ
(Atomic Hydrogen Anneal)処理と称する。
【００１９】５．このバイアス触媒ＡＨＡ処理時に、多
結晶性半導体薄膜中に存在するキャリア不純物は高温に
より効率良く活性化され、各領域において最適なキャリ
ア不純物濃度を得ることも可能である。
結晶性半導体薄膜中に存在するキャリア不純物は高温に
より効率良く活性化され、各領域において最適なキャリ
ア不純物濃度を得ることも可能である。
【００２０】６．また、活性化水素イオン等の水素系活
性種によるクリーニング（基板等への吸着ガス及び有機
物残渣等の還元除去）が可能であり、触媒体も酸化劣化
し難くなる（なお、このような効果は、上記の低級結晶
性半導体薄膜を触媒ＣＶＤで形成する時も水素系キャリ
アガスを用いることから、同様に生じる）。
性種によるクリーニング（基板等への吸着ガス及び有機
物残渣等の還元除去）が可能であり、触媒体も酸化劣化
し難くなる（なお、このような効果は、上記の低級結晶
性半導体薄膜を触媒ＣＶＤで形成する時も水素系キャリ
アガスを用いることから、同様に生じる）。
【００２１】７．活性化水素イオン等の水素系活性種の
水素化作用により、半導体膜中の例えばシリコンダング
リングボンドをなくし、特性が向上する。
水素化作用により、半導体膜中の例えばシリコンダング
リングボンドをなくし、特性が向上する。
【００２２】（２）こうしてバイアス触媒ＡＨＡ処理さ
れた多結晶性膜上に更に低級結晶性半導体薄膜を気相成
長させる工程を目的の膜厚となるまで繰返すと、この半
導体薄膜は既にバイアス触媒ＡＨＡ処理で多結晶化され
た下地膜上に多結晶化され易い状態で成長し易くなり、
目的の高結晶化率、高品質の多結晶性半導体薄膜を所定
の膜厚で得ることができる。即ち、触媒ＣＶＤとバイア
ス触媒ＡＨＡ処理を繰返すマルチバイアス触媒ＡＨＡ処
理により、例えば触媒ＣＶＤで成膜された微結晶シリコ
ン含有アモルファスシリコン膜、アモルファスシリコン
及び微結晶シリコン含有多結晶シリコン膜をバイアス触
媒ＡＨＡ処理で多結晶性シリコン膜化し、更にこの多結
晶性シリコンをシードとした触媒ＣＶＤで多結晶性シリ
コン膜の気相成長、更にはバイアス触媒ＡＨＡ処理を繰
返すと、高結晶化率、大粒径の多結晶性シリコン膜を形
成することができる。この場合、上記の電界又は／及び
磁界の作用下で処理するため、効率が向上し、これらの
バイアスを作用させない場合に比べ繰返し処理の回数を
減少させ、スループットを向上させることもできる。
れた多結晶性膜上に更に低級結晶性半導体薄膜を気相成
長させる工程を目的の膜厚となるまで繰返すと、この半
導体薄膜は既にバイアス触媒ＡＨＡ処理で多結晶化され
た下地膜上に多結晶化され易い状態で成長し易くなり、
目的の高結晶化率、高品質の多結晶性半導体薄膜を所定
の膜厚で得ることができる。即ち、触媒ＣＶＤとバイア
ス触媒ＡＨＡ処理を繰返すマルチバイアス触媒ＡＨＡ処
理により、例えば触媒ＣＶＤで成膜された微結晶シリコ
ン含有アモルファスシリコン膜、アモルファスシリコン
及び微結晶シリコン含有多結晶シリコン膜をバイアス触
媒ＡＨＡ処理で多結晶性シリコン膜化し、更にこの多結
晶性シリコンをシードとした触媒ＣＶＤで多結晶性シリ
コン膜の気相成長、更にはバイアス触媒ＡＨＡ処理を繰
返すと、高結晶化率、大粒径の多結晶性シリコン膜を形
成することができる。この場合、上記の電界又は／及び
磁界の作用下で処理するため、効率が向上し、これらの
バイアスを作用させない場合に比べ繰返し処理の回数を
減少させ、スループットを向上させることもできる。
【００２３】（３）この触媒ＣＶＤ及びバイアス触媒Ａ
ＨＡ処理はいずれも、プラズマの発生なしに行えるの
で、プラズマによるダメージがなく、低ストレスの生成
膜が得られ、またプラズマＣＶＤ法に比べ、シンプルで
安価な装置を実現できる。
ＨＡ処理はいずれも、プラズマの発生なしに行えるの
で、プラズマによるダメージがなく、低ストレスの生成
膜が得られ、またプラズマＣＶＤ法に比べ、シンプルで
安価な装置を実現できる。
【００２４】（４）基体温度を低温化しても反応種又は
水素系活性種のエネルギーが大きいために、目的とする
良質の膜が得られることから、基体温度を低温化でき、
従って大型で安価な絶縁基板（ガラス基板、耐熱性樹脂
基板等）を使用でき、この点でもコストダウンが可能と
なる。
水素系活性種のエネルギーが大きいために、目的とする
良質の膜が得られることから、基体温度を低温化でき、
従って大型で安価な絶縁基板（ガラス基板、耐熱性樹脂
基板等）を使用でき、この点でもコストダウンが可能と
なる。
【００２５】なお、本発明において、上記の低級結晶性
半導体薄膜とは、後述の定義のように、アモルファス成
分のみは対象外とし（なぜならば、バイアス触媒ＡＨＡ
処理でエッチングされてなくなるからである。）、アモ
ルファス成分を含有する微結晶をベースとした構造を例
えば微結晶シリコン薄膜と称し、微結晶を含有するアモ
ルファス（非晶質）をベースとした構造を例えばアモル
ファスシリコン薄膜と称し、上記の多結晶性半導体薄膜
は、そうしたアモルファス成分が除去された大粒径（グ
レインサイズでは通常、数１００ｎｍ以上）の多結晶を
ベースとした微結晶も含有する構造を例えば多結晶性シ
リコン薄膜と称する。
半導体薄膜とは、後述の定義のように、アモルファス成
分のみは対象外とし（なぜならば、バイアス触媒ＡＨＡ
処理でエッチングされてなくなるからである。）、アモ
ルファス成分を含有する微結晶をベースとした構造を例
えば微結晶シリコン薄膜と称し、微結晶を含有するアモ
ルファス（非晶質）をベースとした構造を例えばアモル
ファスシリコン薄膜と称し、上記の多結晶性半導体薄膜
は、そうしたアモルファス成分が除去された大粒径（グ
レインサイズでは通常、数１００ｎｍ以上）の多結晶を
ベースとした微結晶も含有する構造を例えば多結晶性シ
リコン薄膜と称する。
【００２６】
【発明の実施の形態】本発明の方法及びその装置におい
ては、前記低級結晶性半導体薄膜を触媒ＣＶＤ法、プラ
ズマＣＶＤ法、減圧ＣＶＤ法、常圧ＣＶＤ法、光励起Ｃ
ＶＤ法、高密度プラズマＣＶＤ法（ＥＣＲプラズマＣＶ
Ｄ等）、高密度触媒ＣＶＤ法（高密度プラズマＣＶＤと
触媒ＣＶＤとを組み合わせたもの）等の気相成長法、シ
リコン合金溶融液式等の液相成長法又はスパッタリング
法、蒸着法等の物理的成膜法によって形成することがで
きる。
ては、前記低級結晶性半導体薄膜を触媒ＣＶＤ法、プラ
ズマＣＶＤ法、減圧ＣＶＤ法、常圧ＣＶＤ法、光励起Ｃ
ＶＤ法、高密度プラズマＣＶＤ法（ＥＣＲプラズマＣＶ
Ｄ等）、高密度触媒ＣＶＤ法（高密度プラズマＣＶＤと
触媒ＣＶＤとを組み合わせたもの）等の気相成長法、シ
リコン合金溶融液式等の液相成長法又はスパッタリング
法、蒸着法等の物理的成膜法によって形成することがで
きる。
【００２７】前記水素又は水素含有ガスの少なくとも一
部を加熱された触媒体に接触させ、これによって生成し
た高温の水素系分子、水素系原子、活性化水素イオン等
の水素系活性種にグロー放電開始電圧以下の電界又は／
及び磁界を作用させて指向性運動エネルギーを与え、こ
の水素系活性種を前記低級結晶性半導体薄膜に作用させ
る、バイアス触媒ＡＨＡ処理を行うのがよい。
部を加熱された触媒体に接触させ、これによって生成し
た高温の水素系分子、水素系原子、活性化水素イオン等
の水素系活性種にグロー放電開始電圧以下の電界又は／
及び磁界を作用させて指向性運動エネルギーを与え、こ
の水素系活性種を前記低級結晶性半導体薄膜に作用させ
る、バイアス触媒ＡＨＡ処理を行うのがよい。
【００２８】特に、前記低級結晶性半導体薄膜の気相成
長と前記アニールとを繰り返す、マルチバイアス触媒Ａ
ＨＡ処理を行えば、既にバイアス触媒ＡＨＡ処理で多結
晶化された下地の半導体薄膜上に多結晶化され易い状態
で（即ち、下地が結晶核として）次の半導体薄膜を成長
させ易くなり、これを更にバイアス触媒ＡＨＡ処理すれ
ば、目的とする高結晶化率、大粒径、高品質の多結晶性
半導体薄膜を所定の膜厚で得ることができる。
長と前記アニールとを繰り返す、マルチバイアス触媒Ａ
ＨＡ処理を行えば、既にバイアス触媒ＡＨＡ処理で多結
晶化された下地の半導体薄膜上に多結晶化され易い状態
で（即ち、下地が結晶核として）次の半導体薄膜を成長
させ易くなり、これを更にバイアス触媒ＡＨＡ処理すれ
ば、目的とする高結晶化率、大粒径、高品質の多結晶性
半導体薄膜を所定の膜厚で得ることができる。
【００２９】また、望ましくは融点未満の温度（例えば
１６００〜１８００℃）に加熱された前記触媒体に、前
記原料ガス及び水素系キャリアガスの少なくとも一部を
接触させて触媒的に分解させ、これにより生成したラジ
カル、イオン等の反応種を必要あればグロー放電開始電
圧以下の電界又は／及び磁界の作用による指向性運動エ
ネルギーの付与下で前記基体上に堆積させて前記低級結
晶性半導体薄膜を触媒ＣＶＤ又はバイアス触媒ＣＶＤ法
により気相成長させた後、前記原料ガスの供給を停止
し、加熱触媒体（これは前記触媒体と同一物であるのが
よいが、別のものであってもよい。）に前記水素系キャ
リアガスの少なくとも一部を接触させ、これによって生
成した大量の高温の水素系分子、水素系原子、活性化水
素イオン等の水素系活性種に必要あればグロー放電開始
電圧以下の電界又は／及び磁界の作用下で指向性運動エ
ネルギーを与え、この水素系活性種を前記低級結晶性半
導体薄膜に作用させてバイアス触媒ＡＨＡ処理による前
記アニールを行うのがよい。
１６００〜１８００℃）に加熱された前記触媒体に、前
記原料ガス及び水素系キャリアガスの少なくとも一部を
接触させて触媒的に分解させ、これにより生成したラジ
カル、イオン等の反応種を必要あればグロー放電開始電
圧以下の電界又は／及び磁界の作用による指向性運動エ
ネルギーの付与下で前記基体上に堆積させて前記低級結
晶性半導体薄膜を触媒ＣＶＤ又はバイアス触媒ＣＶＤ法
により気相成長させた後、前記原料ガスの供給を停止
し、加熱触媒体（これは前記触媒体と同一物であるのが
よいが、別のものであってもよい。）に前記水素系キャ
リアガスの少なくとも一部を接触させ、これによって生
成した大量の高温の水素系分子、水素系原子、活性化水
素イオン等の水素系活性種に必要あればグロー放電開始
電圧以下の電界又は／及び磁界の作用下で指向性運動エ
ネルギーを与え、この水素系活性種を前記低級結晶性半
導体薄膜に作用させてバイアス触媒ＡＨＡ処理による前
記アニールを行うのがよい。
【００３０】この場合、前記気相成長時の水素又は水素
含有ガス供給量よりも前記アニール時の水素又は水素含
有ガス供給量を多くする。例えば、気相成長時に用いる
水素系キャリアガスは水素又は水素と不活性ガス（熱伝
導性が良好であって反応性向上に寄与するアルゴン、ヘ
リウム、キセノン、クリプトン、ラドン等）との混合ガ
スであり、混合ガスの場合は水素含有比率は７０〜８０
モル％以上とすることによって触媒体の酸化劣化を防止
できる。また、バイアス触媒ＡＨＡ処理時に用いる水素
又は水素含有ガスは、気相成長時の水素系キャリアガス
と同様であってよいが、例えばガス流量３００〜１００
０ＳＣＣＭ（Standard cc per minute）、ガス圧１０〜
５０Ｐａと大きくし（触媒ＣＶＤのときのガス圧は０．
１〜数Ｐａ）、ガスによる熱伝導の増大と水素系活性種
の発生量の増大を図るのがよい。
含有ガス供給量よりも前記アニール時の水素又は水素含
有ガス供給量を多くする。例えば、気相成長時に用いる
水素系キャリアガスは水素又は水素と不活性ガス（熱伝
導性が良好であって反応性向上に寄与するアルゴン、ヘ
リウム、キセノン、クリプトン、ラドン等）との混合ガ
スであり、混合ガスの場合は水素含有比率は７０〜８０
モル％以上とすることによって触媒体の酸化劣化を防止
できる。また、バイアス触媒ＡＨＡ処理時に用いる水素
又は水素含有ガスは、気相成長時の水素系キャリアガス
と同様であってよいが、例えばガス流量３００〜１００
０ＳＣＣＭ（Standard cc per minute）、ガス圧１０〜
５０Ｐａと大きくし（触媒ＣＶＤのときのガス圧は０．
１〜数Ｐａ）、ガスによる熱伝導の増大と水素系活性種
の発生量の増大を図るのがよい。
【００３１】前記触媒ＣＶＤにより気相成長を行うと、
触媒体により原料ガスが分解されて生成する反応種（堆
積種又はその前駆体及びラジカルイオン）は、例えば、
シリコン原子の電子スピンが電界又は／及び磁界の相互
作用により一定の方向に向き、この状態で基板上に堆積
するシリコンの結晶性が揃うので、キャリア移動度が大
きくなる。更に、バイアス触媒ＡＨＡ処理による上記し
た効果（３）、（４）を併せて得ることができる。ま
た、このＣＶＤを上記バイアス電界又は／及び磁界の作
用下でのバイアス触媒ＣＶＤで行うと（更には、バイア
ス触媒ＡＨＡ処理とバイアス触媒ＣＶＤとを繰り返す
と）、触媒体の触媒作用とその熱エネルギーに加えて上
記電圧による加速電界又は／及び集束の磁界を与えるた
め、運動エネルギーが大きくなって基体上に効率良く導
けると共に、基体上での泳動及び生成過程の膜中での拡
散が十分となる。従って、従来の触媒ＣＶＤ法に比べ
て、触媒体で生成された反応種の運動エネルギーを電界
又は／及び磁界で独立してコントロールできるため、基
体上での泳動及び生成過程の膜中での拡散が十分となる
ので、生成膜の基体との密着性向上、生成膜密度の向
上、生成膜均一性又は平滑性の向上、ビアホールなどへ
の埋め込み性とステップカバレージの向上、基体温度の
更なる低温化、生成膜のストレスコントロール等が可能
となり、上記した効果を向上させることができ、かつ反
応ガスの利用効率が高く、生成速度を早め、コストダウ
ンを図れる。
触媒体により原料ガスが分解されて生成する反応種（堆
積種又はその前駆体及びラジカルイオン）は、例えば、
シリコン原子の電子スピンが電界又は／及び磁界の相互
作用により一定の方向に向き、この状態で基板上に堆積
するシリコンの結晶性が揃うので、キャリア移動度が大
きくなる。更に、バイアス触媒ＡＨＡ処理による上記し
た効果（３）、（４）を併せて得ることができる。ま
た、このＣＶＤを上記バイアス電界又は／及び磁界の作
用下でのバイアス触媒ＣＶＤで行うと（更には、バイア
ス触媒ＡＨＡ処理とバイアス触媒ＣＶＤとを繰り返す
と）、触媒体の触媒作用とその熱エネルギーに加えて上
記電圧による加速電界又は／及び集束の磁界を与えるた
め、運動エネルギーが大きくなって基体上に効率良く導
けると共に、基体上での泳動及び生成過程の膜中での拡
散が十分となる。従って、従来の触媒ＣＶＤ法に比べ
て、触媒体で生成された反応種の運動エネルギーを電界
又は／及び磁界で独立してコントロールできるため、基
体上での泳動及び生成過程の膜中での拡散が十分となる
ので、生成膜の基体との密着性向上、生成膜密度の向
上、生成膜均一性又は平滑性の向上、ビアホールなどへ
の埋め込み性とステップカバレージの向上、基体温度の
更なる低温化、生成膜のストレスコントロール等が可能
となり、上記した効果を向上させることができ、かつ反
応ガスの利用効率が高く、生成速度を早め、コストダウ
ンを図れる。
【００３２】触媒ＣＶＤ、バイアス触媒ＣＶＤ、バイア
ス触媒ＡＨＡ処理のいずれも、具体的には、前記触媒体
を８００〜２０００℃の範囲であってその融点未満の温
度に加熱し（例えば触媒体に通電してそれ自体の抵抗加
熱によって加熱し）、この加熱された触媒体により前記
原料ガス及び／又は前記水素又は水素含有ガス（キャリ
アガス）の少なくとも一部を触媒反応又は熱分解反応さ
せて生成した前記反応種又は水素系活性種を、２００〜
８００℃、好ましくは３００〜４００℃に加熱した基板
上に薄膜として堆積させるか、或いはこの薄膜をアニー
ルすることができる。このような触媒体温度や下記の触
媒体材質は触媒ＣＶＤ及びバイアス触媒ＣＶＤ、バイア
ス触媒ＡＨＡ処理のいずれも同様であってよい。
ス触媒ＡＨＡ処理のいずれも、具体的には、前記触媒体
を８００〜２０００℃の範囲であってその融点未満の温
度に加熱し（例えば触媒体に通電してそれ自体の抵抗加
熱によって加熱し）、この加熱された触媒体により前記
原料ガス及び／又は前記水素又は水素含有ガス（キャリ
アガス）の少なくとも一部を触媒反応又は熱分解反応さ
せて生成した前記反応種又は水素系活性種を、２００〜
８００℃、好ましくは３００〜４００℃に加熱した基板
上に薄膜として堆積させるか、或いはこの薄膜をアニー
ルすることができる。このような触媒体温度や下記の触
媒体材質は触媒ＣＶＤ及びバイアス触媒ＣＶＤ、バイア
ス触媒ＡＨＡ処理のいずれも同様であってよい。
【００３３】ここで、触媒体の加熱温度が８００℃未満
であると、触媒反応又は熱分解反応が不十分となって反
応種の堆積速度や水素系活性種の熱エネルギーが低下し
易く、また２０００℃を超えると触媒体の構成材料が堆
積膜中に混入して膜の電気的特性を阻害し、膜質低下を
生じ易くなり、また、触媒体の融点以上の加熱は、その
形態安定性が失われるので、回避するのがよい。触媒体
の加熱温度は、その構成材料の融点未満であって１１０
０℃〜１８００℃であるのが好ましい。
であると、触媒反応又は熱分解反応が不十分となって反
応種の堆積速度や水素系活性種の熱エネルギーが低下し
易く、また２０００℃を超えると触媒体の構成材料が堆
積膜中に混入して膜の電気的特性を阻害し、膜質低下を
生じ易くなり、また、触媒体の融点以上の加熱は、その
形態安定性が失われるので、回避するのがよい。触媒体
の加熱温度は、その構成材料の融点未満であって１１０
０℃〜１８００℃であるのが好ましい。
【００３４】触媒体は、タングステン、トリア含有タン
グステン、モリブデン、白金、パラジウム、バナジウ
ム、シリコン、アルミナ、金属を付着したセラミック
ス、及び炭化ケイ素からなる群より選ばれた少なくとも
１種の材料によって形成できる。
グステン、モリブデン、白金、パラジウム、バナジウ
ム、シリコン、アルミナ、金属を付着したセラミック
ス、及び炭化ケイ素からなる群より選ばれた少なくとも
１種の材料によって形成できる。
【００３５】そして、この触媒体及びこれを支持する支
持体の純度を９９．９９ｗｔ％（４Ｎ）以上、好ましく
は９９．９９９ｗｔ％（５Ｎ）又はそれ以上とすること
によって、形成される多結晶性半導体薄膜の重金属汚染
を低減することができる。
持体の純度を９９．９９ｗｔ％（４Ｎ）以上、好ましく
は９９．９９９ｗｔ％（５Ｎ）又はそれ以上とすること
によって、形成される多結晶性半導体薄膜の重金属汚染
を低減することができる。
【００３６】また、基板温度は、２００〜８００℃が好
ましく、より好ましくは３００〜４００℃とすれば、効
率的で高品質の成膜を行なえる。基板温度が高いと、安
価なほうけい酸ガラス、アルミノけい酸ガラス等が使用
できなくなり、また熱の影響によって不純物のドーピン
グ濃度分布が変化し易くなる。
ましく、より好ましくは３００〜４００℃とすれば、効
率的で高品質の成膜を行なえる。基板温度が高いと、安
価なほうけい酸ガラス、アルミノけい酸ガラス等が使用
できなくなり、また熱の影響によって不純物のドーピン
グ濃度分布が変化し易くなる。
【００３７】前記バイアス触媒ＡＨＡ処理（又はバイア
ス触媒ＣＶＤ）における前記電界として、グロー放電開
始電圧以下の直流電圧（即ち、パッシェンの法則により
決まるプラズマ発生電圧以下、例えば１ｋＶ以下、数１
０Ｖ以上）を印加し、前記反応種又は水素系活性種を前
記基体の側へ指向させることが望ましい。
ス触媒ＣＶＤ）における前記電界として、グロー放電開
始電圧以下の直流電圧（即ち、パッシェンの法則により
決まるプラズマ発生電圧以下、例えば１ｋＶ以下、数１
０Ｖ以上）を印加し、前記反応種又は水素系活性種を前
記基体の側へ指向させることが望ましい。
【００３８】そして、前記電界として、グロー放電開始
電圧以下であって直流電圧（ＤＣ）に交流電圧（高周波
電圧及び／又は低周波電圧）を重畳させた電圧（即ち、
パッシェンの法則により決まるプラズマ発生電圧以下、
例えば１ｋＶ以下、数１０Ｖ以上）を印加すると、直流
電圧に重畳させた交流電圧により微妙な電界変化での運
動エネルギーを水素系活性種（又は反応種）に与えるこ
とができるため、上記した作用効果に加えて、種々の形
状の膜を効果的に十二分にアニールすることができ、或
いは複雑な形状を有する基体表面（凹凸段差や高アスペ
クト比のビアホール等）にステップカバレージが良く、
均一で密着性及び密度の高い膜を形成できる。これと同
様の作用効果は、前記電界を形成する電圧（但し、その
絶対値はグロー放電開始電圧以下である。）として、交
流電圧（高周波電圧及び／又は低周波電圧）を印加する
ときにも得られる。なお、上記において交流電圧とは、
高周波電圧のみ、又は低周波電圧のみ、又は低周波電圧
に高周波電圧を重畳させた電圧を意味する。
電圧以下であって直流電圧（ＤＣ）に交流電圧（高周波
電圧及び／又は低周波電圧）を重畳させた電圧（即ち、
パッシェンの法則により決まるプラズマ発生電圧以下、
例えば１ｋＶ以下、数１０Ｖ以上）を印加すると、直流
電圧に重畳させた交流電圧により微妙な電界変化での運
動エネルギーを水素系活性種（又は反応種）に与えるこ
とができるため、上記した作用効果に加えて、種々の形
状の膜を効果的に十二分にアニールすることができ、或
いは複雑な形状を有する基体表面（凹凸段差や高アスペ
クト比のビアホール等）にステップカバレージが良く、
均一で密着性及び密度の高い膜を形成できる。これと同
様の作用効果は、前記電界を形成する電圧（但し、その
絶対値はグロー放電開始電圧以下である。）として、交
流電圧（高周波電圧及び／又は低周波電圧）を印加する
ときにも得られる。なお、上記において交流電圧とは、
高周波電圧のみ、又は低周波電圧のみ、又は低周波電圧
に高周波電圧を重畳させた電圧を意味する。
【００３９】上記の場合、前記交流電圧を高周波電圧
（ＲＦ）及び／又は低周波電圧（ＡＣ）としてよいが、
高周波電圧の周波数を１〜１００ＭＨｚ、低周波電圧の
周波数を１ＭＨｚ未満とするのがよい。
（ＲＦ）及び／又は低周波電圧（ＡＣ）としてよいが、
高周波電圧の周波数を１〜１００ＭＨｚ、低周波電圧の
周波数を１ＭＨｚ未満とするのがよい。
【００４０】電界印加は、電極に直流の正電圧、サセプ
タ（基板）に直流の負（又はアース）電圧を印加する方
法、又は、電極にアース電位、サセプタ（基板）に負電
圧又は低周波（又は高周波）電圧を印加する方法のいず
れでもよい。これは、装置構造、電源の種類、バイアス
効果等に応じて決めればよい。
タ（基板）に直流の負（又はアース）電圧を印加する方
法、又は、電極にアース電位、サセプタ（基板）に負電
圧又は低周波（又は高周波）電圧を印加する方法のいず
れでもよい。これは、装置構造、電源の種類、バイアス
効果等に応じて決めればよい。
【００４１】そして、前記基体又は前記サセプタと前記
電界印加用の電極との間に前記触媒体を設置することが
できる。この場合、前記水素又は水素含有ガスを導出す
るガス供給口を前記電極に形成するのがよい。
電界印加用の電極との間に前記触媒体を設置することが
できる。この場合、前記水素又は水素含有ガスを導出す
るガス供給口を前記電極に形成するのがよい。
【００４２】また、前記基体又は前記サセプタと前記ガ
ス供給手段との間に前記触媒体と前記電界印加用の電極
とを設置してよい。この電極は高耐熱性材料、例えば触
媒体と同じか、またはそれ以上の融点をもつ材料で形成
されるのが望ましい（以下、同様）。
ス供給手段との間に前記触媒体と前記電界印加用の電極
とを設置してよい。この電極は高耐熱性材料、例えば触
媒体と同じか、またはそれ以上の融点をもつ材料で形成
されるのが望ましい（以下、同様）。
【００４３】前記触媒体又は前記電界印加用の電極はコ
イル状、ワイヤー状、メッシュ状又は多孔板状に形成し
てよく、またガス流に沿って複数個又は複数枚配設して
よい。これによってガス流を効果的に形成しつつ、触媒
体とガスとの接触面積を増大させ、触媒反応を十分に生
ぜしめることができる。ガス流に沿って複数個又は複数
枚配設する場合は、互いに同じ材質又は互いに異なる材
質の触媒体又は電極としてもよい。又、複数個又は複数
枚配設した触媒体のそれぞれに互いに異なる電界、例え
ばＤＣとＡＣ／ＤＣ、ＤＣとＲＦ／ＤＣ、ＡＣ／ＤＣと
ＲＦ／ＤＣを印加して、独立してコントロールしてもよ
い。
イル状、ワイヤー状、メッシュ状又は多孔板状に形成し
てよく、またガス流に沿って複数個又は複数枚配設して
よい。これによってガス流を効果的に形成しつつ、触媒
体とガスとの接触面積を増大させ、触媒反応を十分に生
ぜしめることができる。ガス流に沿って複数個又は複数
枚配設する場合は、互いに同じ材質又は互いに異なる材
質の触媒体又は電極としてもよい。又、複数個又は複数
枚配設した触媒体のそれぞれに互いに異なる電界、例え
ばＤＣとＡＣ／ＤＣ、ＤＣとＲＦ／ＤＣ、ＡＣ／ＤＣと
ＲＦ／ＤＣを印加して、独立してコントロールしてもよ
い。
【００４４】上記バイアス触媒ＡＨＡ処理は、以下の
（１）〜（３）の方法で行うことができる。 （１）電界印加 グロー放電開始電圧以下の適当な電界の作用下で触媒Ａ
ＨＡ処理、いわゆる電界バイアス触媒ＡＨＡ処理を行う
と、水素ガス又は水素系ガス（水素＋不活性ガス）を触
媒体の触媒反応又は接触分解反応で発生させた水素系活
性種が、電界と相互作用して一定の方向に向き、指向性
の運動エネルギーが付与されて基板上の低級結晶性半導
体薄膜等に作用する。
（１）〜（３）の方法で行うことができる。 （１）電界印加 グロー放電開始電圧以下の適当な電界の作用下で触媒Ａ
ＨＡ処理、いわゆる電界バイアス触媒ＡＨＡ処理を行う
と、水素ガス又は水素系ガス（水素＋不活性ガス）を触
媒体の触媒反応又は接触分解反応で発生させた水素系活
性種が、電界と相互作用して一定の方向に向き、指向性
の運動エネルギーが付与されて基板上の低級結晶性半導
体薄膜等に作用する。
【００４５】（２）磁界印加 適当な磁界の作用下で触媒ＡＨＡ処理、いわゆる磁界バ
イアス触媒ＡＨＡ処理を行うと、水素ガス又は水素系ガ
ス（水素＋不活性ガス）を触媒体の触媒反応又は接触分
解反応で発生させた水素系活性種が磁界と相互作用して
一定の方向に向き、指向性の運動エネルギーが付与され
て基板上の低級結晶性半導体薄膜等に作用する。
イアス触媒ＡＨＡ処理を行うと、水素ガス又は水素系ガ
ス（水素＋不活性ガス）を触媒体の触媒反応又は接触分
解反応で発生させた水素系活性種が磁界と相互作用して
一定の方向に向き、指向性の運動エネルギーが付与され
て基板上の低級結晶性半導体薄膜等に作用する。
【００４６】（３）電界と磁界印加 グロー放電開始電圧以下の適当な電界と、適当な磁界と
を同時に印加して触媒ＡＨＡ処理、いわゆる電界／磁界
バイアス触媒ＡＨＡ処理を行うと、水素ガス又は水素系
ガス（水素＋不活性ガス）を触媒体の触媒反応又は接触
分解反応で発生させた水素系活性種が電界と磁界の相互
作用により更に一定の方向に向き、指向性の運動エネル
ギーが付与されて基板上の低級結晶性半導体薄膜等に作
用する。
を同時に印加して触媒ＡＨＡ処理、いわゆる電界／磁界
バイアス触媒ＡＨＡ処理を行うと、水素ガス又は水素系
ガス（水素＋不活性ガス）を触媒体の触媒反応又は接触
分解反応で発生させた水素系活性種が電界と磁界の相互
作用により更に一定の方向に向き、指向性の運動エネル
ギーが付与されて基板上の低級結晶性半導体薄膜等に作
用する。
【００４７】以上のようなバイアス効果により、大量の
高温の水素系活性種（水素系分子、水素系原子、活性化
水素イオン）等により低級結晶性半導体薄膜中のアモル
ファス成分が効率良く選択的にエッチングされて、例え
ばアモルファスシリコン含有微結晶シリコンや微結晶シ
リコン含有アモルファスシリコンはアモルファス成分が
エッチングされて多結晶化し、アモルファスシリコン及
び微結晶シリコン含有多結晶シリコンは高結晶化して、
多結晶性シリコン膜が効率良く形成される。
高温の水素系活性種（水素系分子、水素系原子、活性化
水素イオン）等により低級結晶性半導体薄膜中のアモル
ファス成分が効率良く選択的にエッチングされて、例え
ばアモルファスシリコン含有微結晶シリコンや微結晶シ
リコン含有アモルファスシリコンはアモルファス成分が
エッチングされて多結晶化し、アモルファスシリコン及
び微結晶シリコン含有多結晶シリコンは高結晶化して、
多結晶性シリコン膜が効率良く形成される。
【００４８】また、上記のバイアス触媒ＣＶＤ法は、以
下の（１）〜（３）の方法で行うことができる。 （１）電界印加 グロー放電開始電圧以下の電界の作用下で触媒ＣＶＤ、
いわゆる電界バイアス触媒ＣＶＤを行うと、触媒体の触
媒反応又は接触分解反応で発生させた堆積種、例えばシ
リコン原子の電子スピンが電界と相互作用して一定の方
向に向き、この状態で基板上に堆積するシリコンの結晶
方位が揃うことになる。
下の（１）〜（３）の方法で行うことができる。 （１）電界印加 グロー放電開始電圧以下の電界の作用下で触媒ＣＶＤ、
いわゆる電界バイアス触媒ＣＶＤを行うと、触媒体の触
媒反応又は接触分解反応で発生させた堆積種、例えばシ
リコン原子の電子スピンが電界と相互作用して一定の方
向に向き、この状態で基板上に堆積するシリコンの結晶
方位が揃うことになる。
【００４９】（２）磁界印加 適当な磁界の作用下で触媒ＣＶＤ、いわゆる磁界バイア
ス触媒ＣＶＤを行うと、触媒体の触媒反応又は接触分解
反応で発生させた堆積種、例えばシリコン原子の電子ス
ピンが磁界と相互作用して一定の方向に向き、この状態
で基板上に堆積するシリコンの結晶方位が揃うことにな
る。
ス触媒ＣＶＤを行うと、触媒体の触媒反応又は接触分解
反応で発生させた堆積種、例えばシリコン原子の電子ス
ピンが磁界と相互作用して一定の方向に向き、この状態
で基板上に堆積するシリコンの結晶方位が揃うことにな
る。
【００５０】（３）電界と磁界印加 グロー放電開始電圧以下の適当な電界と、適当な磁界と
を同時に印加して触媒ＣＶＤ、いわゆる電界／磁界バイ
アス触媒ＣＶＤを行うと、触媒体の触媒反応又は接触分
解反応で発生させた堆積種、例えばシリコン原子の電子
スピンが電界と磁界の相互作用により更に一定の方向に
向き、この状態で基板上に堆積するシリコンの結晶方位
が揃うことになる。
を同時に印加して触媒ＣＶＤ、いわゆる電界／磁界バイ
アス触媒ＣＶＤを行うと、触媒体の触媒反応又は接触分
解反応で発生させた堆積種、例えばシリコン原子の電子
スピンが電界と磁界の相互作用により更に一定の方向に
向き、この状態で基板上に堆積するシリコンの結晶方位
が揃うことになる。
【００５１】以上のようなバイアス効果により、 （１）結晶化された膜の結晶方位がほぼ揃うために、粒
界の持つ電子ポテンシャルバリアが低くなり、キャリア
移動度が大きくなる。 （２）結晶粒が揃うことにより、多結晶性シリコン薄膜
の表面の凹凸がなくなって薄膜表面が平坦化されるの
で、これに接して形成されるゲート絶縁膜等との間の界
面状態が良好となり、キャリア移動度が改善され、耐圧
が向上してＴＦＴ特性が改善される。という効果が得ら
れる。
界の持つ電子ポテンシャルバリアが低くなり、キャリア
移動度が大きくなる。 （２）結晶粒が揃うことにより、多結晶性シリコン薄膜
の表面の凹凸がなくなって薄膜表面が平坦化されるの
で、これに接して形成されるゲート絶縁膜等との間の界
面状態が良好となり、キャリア移動度が改善され、耐圧
が向上してＴＦＴ特性が改善される。という効果が得ら
れる。
【００５２】通常の熱ＣＶＤ法で例えば多結晶性シリコ
ン膜を形成する場合には、基板温度を約６００〜９００
℃とする必要があるが、これを触媒ＣＶＤ（又はバイア
ス触媒ＣＶＤ）で成膜する場合には、プラズマや光励起
を必要とせずに、上記のような低温での熱ＣＶＤが可能
となるので有利である。そして、触媒ＣＶＤ（又はバイ
アス触媒ＣＶＤ）時の基板温度が上記したように低いた
め、基板、例えばガラス基板として、歪点が４７０〜６
７０℃と低いほうけい酸ガラスやアルミノけい酸ガラス
等のガラスを用いることができる。これは、安価で、薄
板化が容易であり、大型化（１ｍ×１ｍ以上）が可能で
あり、また長尺ロール化されたガラス板を作製できる。
例えば、長尺ロール化ガラス板上に、上記手法を用い
て、薄膜を連続して又は非連続に作製することができ
る。
ン膜を形成する場合には、基板温度を約６００〜９００
℃とする必要があるが、これを触媒ＣＶＤ（又はバイア
ス触媒ＣＶＤ）で成膜する場合には、プラズマや光励起
を必要とせずに、上記のような低温での熱ＣＶＤが可能
となるので有利である。そして、触媒ＣＶＤ（又はバイ
アス触媒ＣＶＤ）時の基板温度が上記したように低いた
め、基板、例えばガラス基板として、歪点が４７０〜６
７０℃と低いほうけい酸ガラスやアルミノけい酸ガラス
等のガラスを用いることができる。これは、安価で、薄
板化が容易であり、大型化（１ｍ×１ｍ以上）が可能で
あり、また長尺ロール化されたガラス板を作製できる。
例えば、長尺ロール化ガラス板上に、上記手法を用い
て、薄膜を連続して又は非連続に作製することができ
る。
【００５３】この触媒ＣＶＤ（又はバイアス触媒ＣＶ
Ｄ）による気相成長に使用する原料ガスは、水素化ケイ
素又はその誘導体、水素化ケイ素又はその誘導体と水
素、酸素、窒素、ゲルマニウム、炭素又はスズを含有す
るガスとの混合物、水素化ケイ素又はその誘導体と周期
表第III族又は第Ｖ族元素からなる不純物を含有するガ
スとの混合物、水素化ケイ素又はその誘導体と水素、酸
素、窒素、ゲルマニウム、炭素又はスズを含有するガス
と周期表第III族又は第Ｖ族元素からなる不純物を含有
するガスとの混合物等が挙げられる。
Ｄ）による気相成長に使用する原料ガスは、水素化ケイ
素又はその誘導体、水素化ケイ素又はその誘導体と水
素、酸素、窒素、ゲルマニウム、炭素又はスズを含有す
るガスとの混合物、水素化ケイ素又はその誘導体と周期
表第III族又は第Ｖ族元素からなる不純物を含有するガ
スとの混合物、水素化ケイ素又はその誘導体と水素、酸
素、窒素、ゲルマニウム、炭素又はスズを含有するガス
と周期表第III族又は第Ｖ族元素からなる不純物を含有
するガスとの混合物等が挙げられる。
【００５４】上記の如き原料ガスを使用することによっ
て、微結晶シリコン含有アモルファスシリコン膜、微結
晶シリコン（アモルファスシリコン含有微結晶シリコ
ン）膜、アモルファスシリコン及び微結晶シリコン含有
多結晶シリコン膜、微結晶ゲルマニウム含有アモルファ
スゲルマニウム膜、微結晶ゲルマニウム（アモルファス
ゲルマニウム含有微結晶ゲルマニウム）膜、アモルファ
スゲルマニウム及び微結晶ゲルマニウム含有多結晶ゲル
マニウム膜、又はＳｉxＧｅ1-x（０＜ｘ＜１）で示され
るアモルファスシリコンゲルマニウム膜からなる前記低
級結晶性半導体薄膜を形成することができる。この低級
結晶性半導体薄膜は、アモルファス成分をベースとし
て、微結晶を含む場合には粒径が１０ｎｍ以下の微結晶
が点在するのがよい。本発明では、上記の触媒ＣＶＤ
（又はバイアス触媒ＣＶＤ）以外にも、高密度触媒ＣＶ
Ｄを適用してよい。また、減圧ＣＶＤ、常圧ＣＶＤ、光
励起ＣＶＤ、プラズマＣＶＤ、高密度プラズマＣＶＤ等
の気相成長法、シリコン合金等の溶融液式等の液相成長
法、又はスパッタリング法、蒸着法等の物理的成膜法も
適用してよい。
て、微結晶シリコン含有アモルファスシリコン膜、微結
晶シリコン（アモルファスシリコン含有微結晶シリコ
ン）膜、アモルファスシリコン及び微結晶シリコン含有
多結晶シリコン膜、微結晶ゲルマニウム含有アモルファ
スゲルマニウム膜、微結晶ゲルマニウム（アモルファス
ゲルマニウム含有微結晶ゲルマニウム）膜、アモルファ
スゲルマニウム及び微結晶ゲルマニウム含有多結晶ゲル
マニウム膜、又はＳｉxＧｅ1-x（０＜ｘ＜１）で示され
るアモルファスシリコンゲルマニウム膜からなる前記低
級結晶性半導体薄膜を形成することができる。この低級
結晶性半導体薄膜は、アモルファス成分をベースとし
て、微結晶を含む場合には粒径が１０ｎｍ以下の微結晶
が点在するのがよい。本発明では、上記の触媒ＣＶＤ
（又はバイアス触媒ＣＶＤ）以外にも、高密度触媒ＣＶ
Ｄを適用してよい。また、減圧ＣＶＤ、常圧ＣＶＤ、光
励起ＣＶＤ、プラズマＣＶＤ、高密度プラズマＣＶＤ等
の気相成長法、シリコン合金等の溶融液式等の液相成長
法、又はスパッタリング法、蒸着法等の物理的成膜法も
適用してよい。
【００５５】シリコン合金溶融液の液相成長法の場合、
例えばアモルファスシリコン膜に、低融点金属、例えば
錫又はその合金（錫／鉛系半田等）を蒸着、スパッタリ
ング法で被着させ、熱処理でシリコン合金溶融液を形成
し、冷却で析出させることにより低級結晶性シリコン膜
を形成し、これをバイアス触媒ＡＨＡ処理する。また、
スパッタリング法の場合、任意の不純物がドープされた
例えばシリコンターゲットをスパッタリングして微結晶
シリコン含有アモルファスシリコン又はアモルファスシ
リコン含有微結晶シリコン膜等を形成し、これをバイア
ス触媒ＡＨＡ処理する。
例えばアモルファスシリコン膜に、低融点金属、例えば
錫又はその合金（錫／鉛系半田等）を蒸着、スパッタリ
ング法で被着させ、熱処理でシリコン合金溶融液を形成
し、冷却で析出させることにより低級結晶性シリコン膜
を形成し、これをバイアス触媒ＡＨＡ処理する。また、
スパッタリング法の場合、任意の不純物がドープされた
例えばシリコンターゲットをスパッタリングして微結晶
シリコン含有アモルファスシリコン又はアモルファスシ
リコン含有微結晶シリコン膜等を形成し、これをバイア
ス触媒ＡＨＡ処理する。
【００５６】本発明において、上記低級結晶性半導体薄
膜の成長又は成長後に、錫、ゲルマニウム、鉛等のIV族
元素の少なくとも１種を合計が適量（例えば１０18〜１
０20ａｔｏｍｓ／ｃｃ）含有させ、この状態でバイアス
触媒ＡＨＡ処理による前記アニール工程を行うと、この
低級結晶性半導体薄膜が多結晶化されるときに、結晶化
を助長すると同時に、多結晶化後の多結晶性半導体の結
晶粒界（グレインバウンダリ）に存在する不整を低減
し、その膜ストレスを低減して高キャリア移動度、高品
質の多結晶半導体が得られ易くなる。これらのIV族元素
は、シリコン膜中で電子又は正孔を発生させないので、
ＴＦＴ特性を損わず、ゲッタリングする必要がない。ま
た、結晶核成長の促進による大粒径多結晶性シリコン膜
化のために、例えば３０ｋｅＶ、１０15ａｔｏｍｓ／ｃ
ｍ2（原料はＳｉＦ4）でシリコンイオンを低級結晶性シ
リコン膜に注入した後に、バイアス触媒ＡＨＡ処理して
もよい。
膜の成長又は成長後に、錫、ゲルマニウム、鉛等のIV族
元素の少なくとも１種を合計が適量（例えば１０18〜１
０20ａｔｏｍｓ／ｃｃ）含有させ、この状態でバイアス
触媒ＡＨＡ処理による前記アニール工程を行うと、この
低級結晶性半導体薄膜が多結晶化されるときに、結晶化
を助長すると同時に、多結晶化後の多結晶性半導体の結
晶粒界（グレインバウンダリ）に存在する不整を低減
し、その膜ストレスを低減して高キャリア移動度、高品
質の多結晶半導体が得られ易くなる。これらのIV族元素
は、シリコン膜中で電子又は正孔を発生させないので、
ＴＦＴ特性を損わず、ゲッタリングする必要がない。ま
た、結晶核成長の促進による大粒径多結晶性シリコン膜
化のために、例えば３０ｋｅＶ、１０15ａｔｏｍｓ／ｃ
ｍ2（原料はＳｉＦ4）でシリコンイオンを低級結晶性シ
リコン膜に注入した後に、バイアス触媒ＡＨＡ処理して
もよい。
【００５７】このIV族元素は、原料ガス中にガス成分と
して混合したり、或いはイオン注入又はイオンドーピン
グにより、低級結晶性半導体薄膜中に含有させることが
できる。また、本発明により形成した多結晶性半導体膜
中の酸素、窒素、炭素濃度はそれぞれ１×１０19ａｔｏ
ｍｓ／ｃｃ以下、好ましくは５×１０18ａｔｏｍｓ／ｃ
ｃ以下がよく、水素濃度は０．０１原子％以上が好まし
い。又、ナトリウム（Ｎａ）濃度は、ＳＩＭＳ最低濃度
領域で１×１０18ａｔｏｍｓ／ｃｃ以下が好ましい。
して混合したり、或いはイオン注入又はイオンドーピン
グにより、低級結晶性半導体薄膜中に含有させることが
できる。また、本発明により形成した多結晶性半導体膜
中の酸素、窒素、炭素濃度はそれぞれ１×１０19ａｔｏ
ｍｓ／ｃｃ以下、好ましくは５×１０18ａｔｏｍｓ／ｃ
ｃ以下がよく、水素濃度は０．０１原子％以上が好まし
い。又、ナトリウム（Ｎａ）濃度は、ＳＩＭＳ最低濃度
領域で１×１０18ａｔｏｍｓ／ｃｃ以下が好ましい。
【００５８】なお、前記原料ガス及び／又は水素又は水
素含有ガスを供給する前に、前記触媒体を水素系ガス雰
囲気中で加熱処理することが望ましい。これは、ガスの
供給前に触媒体を加熱すると、触媒体の構成材料が放出
され、これが成膜された膜中に混入することがあるが、
触媒体を水素系ガス雰囲気中で加熱することによってそ
のような混入を解消することができる。従って、成膜室
内を水素系ガスで充たした状態で触媒体を例えば、成膜
時以上で触媒体の融点以下の温度に加熱（空焼き）し、
次いで水素系ガスをキャリアガスとして原料ガス（いわ
ゆる反応ガス）を、或いはキャリアガスのみを供給する
ことがよい。
素含有ガスを供給する前に、前記触媒体を水素系ガス雰
囲気中で加熱処理することが望ましい。これは、ガスの
供給前に触媒体を加熱すると、触媒体の構成材料が放出
され、これが成膜された膜中に混入することがあるが、
触媒体を水素系ガス雰囲気中で加熱することによってそ
のような混入を解消することができる。従って、成膜室
内を水素系ガスで充たした状態で触媒体を例えば、成膜
時以上で触媒体の融点以下の温度に加熱（空焼き）し、
次いで水素系ガスをキャリアガスとして原料ガス（いわ
ゆる反応ガス）を、或いはキャリアガスのみを供給する
ことがよい。
【００５９】前記バイアス触媒ＡＨＡ処理は、水素系活
性種の作用を強めるために電界又は／及び磁界を印加し
て前記低級結晶性半導体薄膜中のアモルファス成分をエ
ッチング除去して高結晶化率、大粒径（特にグレインサ
イズが数１００ｎｍ以上）の多結晶をベースとする薄膜
を得、かつ膜中のキャリア不純物を活性化する処理であ
るが、その際、触媒体温度は１６００〜１８００℃、基
板−触媒体間の距離は２０〜５０ｍｍとし、処理時間を
短縮する等、処理効果向上のため、任意に変更してもよ
い。
性種の作用を強めるために電界又は／及び磁界を印加し
て前記低級結晶性半導体薄膜中のアモルファス成分をエ
ッチング除去して高結晶化率、大粒径（特にグレインサ
イズが数１００ｎｍ以上）の多結晶をベースとする薄膜
を得、かつ膜中のキャリア不純物を活性化する処理であ
るが、その際、触媒体温度は１６００〜１８００℃、基
板−触媒体間の距離は２０〜５０ｍｍとし、処理時間を
短縮する等、処理効果向上のため、任意に変更してもよ
い。
【００６０】このバイアス触媒ＡＨＡ処理で得られた前
記多結晶性半導体薄膜によって、ＭＯＳＴＦＴのチャン
ネル、ソース及びドレイン領域、又は配線、抵抗、容量
又は電子放出体等を形成することができる。この場合、
前記チャンネル、ソース及びドレイン領域の形成後に、
これらの領域に対し、このバイアス触媒ＡＨＡ処理又は
触媒ＡＨＡ処理（バイアス電界なし）を施すと、膜中の
ｎ型又はｐ型不純物の活性化を行える。また、この触媒
ＡＨＡ処理（又はバイアス触媒ＡＨＡ処理）により高結
晶化率／、大粒径の多結晶性シリコン膜化し、これに連
続して触媒ＣＶＤ又はバイアス触媒ＣＶＤによりゲート
絶縁膜（ＳｉＯ2、ＳｉＯｘＮｙ、ＳｉＯ2／ＳｉＮ等）
を形成することができる。Ｓｎ、Ｇｅ、Ｐｂ等のIV族元
素含有の低級結晶性半導体薄膜に、ゲートチャンネル、
ソース及びドレイン領域の形成後に、バイアス触媒ＡＨ
Ａ処理して高結晶化率、大粒径の多結晶性シリコン膜化
し、これに連続して触媒ＣＶＤ又はバイアス触媒ＣＶＤ
によりゲート絶縁膜（ＳｉＯ2、ＳｉＯｘＮｙ、ＳｉＯ2
／ＳｉＮ等）を形成することもできる。
記多結晶性半導体薄膜によって、ＭＯＳＴＦＴのチャン
ネル、ソース及びドレイン領域、又は配線、抵抗、容量
又は電子放出体等を形成することができる。この場合、
前記チャンネル、ソース及びドレイン領域の形成後に、
これらの領域に対し、このバイアス触媒ＡＨＡ処理又は
触媒ＡＨＡ処理（バイアス電界なし）を施すと、膜中の
ｎ型又はｐ型不純物の活性化を行える。また、この触媒
ＡＨＡ処理（又はバイアス触媒ＡＨＡ処理）により高結
晶化率／、大粒径の多結晶性シリコン膜化し、これに連
続して触媒ＣＶＤ又はバイアス触媒ＣＶＤによりゲート
絶縁膜（ＳｉＯ2、ＳｉＯｘＮｙ、ＳｉＯ2／ＳｉＮ等）
を形成することができる。Ｓｎ、Ｇｅ、Ｐｂ等のIV族元
素含有の低級結晶性半導体薄膜に、ゲートチャンネル、
ソース及びドレイン領域の形成後に、バイアス触媒ＡＨ
Ａ処理して高結晶化率、大粒径の多結晶性シリコン膜化
し、これに連続して触媒ＣＶＤ又はバイアス触媒ＣＶＤ
によりゲート絶縁膜（ＳｉＯ2、ＳｉＯｘＮｙ、ＳｉＯ2
／ＳｉＮ等）を形成することもできる。
【００６１】また、多結晶性シリコン等の前記多結晶性
半導体薄膜中への外部からの酸素侵入を低減するため
に、例えば多結晶性シリコン膜等内においてゲート絶縁
膜側から外部に向って結晶粒径を小さくして高密度化す
るか、或いはアモルファスシリコン含有微結晶シリコン
膜又は微粒子含有アモルファスシリコン膜で前記多結晶
性シリコン膜を被覆するのがよい。この場合、汎用フォ
トリソグラフィ及びエッチング技術により、微粒子含有
アモルファスシリコンを除去し、大粒径多結晶性シリコ
ン膜とコンタクトしたソース、ドレイン電極を形成する
ことができる。
半導体薄膜中への外部からの酸素侵入を低減するため
に、例えば多結晶性シリコン膜等内においてゲート絶縁
膜側から外部に向って結晶粒径を小さくして高密度化す
るか、或いはアモルファスシリコン含有微結晶シリコン
膜又は微粒子含有アモルファスシリコン膜で前記多結晶
性シリコン膜を被覆するのがよい。この場合、汎用フォ
トリソグラフィ及びエッチング技術により、微粒子含有
アモルファスシリコンを除去し、大粒径多結晶性シリコ
ン膜とコンタクトしたソース、ドレイン電極を形成する
ことができる。
【００６２】本発明は、シリコン半導体装置、シリコン
半導体集積回路装置、シリコン−ゲルマニウム半導体装
置、シリコン−ゲルマニウム半導体集積回路装置、化合
物半導体装置、化合物半導体集積回路装置、炭化ケイ素
半導体装置、炭化ケイ素半導体集積回路装置、液晶表示
装置、有機又は無機エレクトロルミネセンス（ＥＬ）表
示装置、フィールドエミッションディスプレイ（ＦＥ
Ｄ）装置、発光ポリマー表示装置、発光ダイオード表示
装置、ＣＣＤエリア／リニアセンサ装置、ＭＯＳセンサ
装置、太陽電池装置用の薄膜を形成するのに好適であ
る。
半導体集積回路装置、シリコン−ゲルマニウム半導体装
置、シリコン−ゲルマニウム半導体集積回路装置、化合
物半導体装置、化合物半導体集積回路装置、炭化ケイ素
半導体装置、炭化ケイ素半導体集積回路装置、液晶表示
装置、有機又は無機エレクトロルミネセンス（ＥＬ）表
示装置、フィールドエミッションディスプレイ（ＦＥ
Ｄ）装置、発光ポリマー表示装置、発光ダイオード表示
装置、ＣＣＤエリア／リニアセンサ装置、ＭＯＳセンサ
装置、太陽電池装置用の薄膜を形成するのに好適であ
る。
【００６３】この場合、内部回路及び周辺回路を有する
半導体装置、固体撮像装置、電気光学装置等の製造に際
し、これらの少なくとも一部を構成するＭＯＳＴＦＴの
チャンネル、ソース及びドレイン領域を前記多結晶性半
導体薄膜によって形成してよく、また周辺駆動回路一体
型の構成とすることもできる。
半導体装置、固体撮像装置、電気光学装置等の製造に際
し、これらの少なくとも一部を構成するＭＯＳＴＦＴの
チャンネル、ソース及びドレイン領域を前記多結晶性半
導体薄膜によって形成してよく、また周辺駆動回路一体
型の構成とすることもできる。
【００６４】また、各色用の有機又は無機エレクトロル
ミネセンス層（ＥＬ層）の下層にそれぞれ、前記ＭＯＳ
ＴＦＴのドレイン又はソースと接続された陰極又は陽極
を有するＥＬ素子構造とするのがよい。
ミネセンス層（ＥＬ層）の下層にそれぞれ、前記ＭＯＳ
ＴＦＴのドレイン又はソースと接続された陰極又は陽極
を有するＥＬ素子構造とするのがよい。
【００６５】この場合、前記ＭＯＳＴＦＴ及びダイオー
ド等の能動素子上も前記陰極が覆うようにすれば、陽極
が上部にある構造では発光面積が増大すると共に、陰極
の遮光作用で発光光が前記能動素子に入射してリーク電
流を発生させることを防止できる。また、前記各色用の
有機又は無機ＥＬ層の各層上及び各層間の全面に前記陰
極又は陽極が被着されるようにすれば、全面が陰極又は
陽極で覆われることにより、湿気に弱い有機ＥＬ層の劣
化や電極の酸化を防止して、長寿命、高品質、高信頼性
が可能となり、また陰極で覆われると放熱効果が高まる
ので、発熱による薄膜の構造変化（融解あるいは再結晶
化）が低減し、長寿命、高品質、高信頼性が可能とな
り、更にこれにより、高精度、高品質のフルカラーの有
機ＥＬ層を生産性良く形成できるので、コストダウンが
可能となる。
ド等の能動素子上も前記陰極が覆うようにすれば、陽極
が上部にある構造では発光面積が増大すると共に、陰極
の遮光作用で発光光が前記能動素子に入射してリーク電
流を発生させることを防止できる。また、前記各色用の
有機又は無機ＥＬ層の各層上及び各層間の全面に前記陰
極又は陽極が被着されるようにすれば、全面が陰極又は
陽極で覆われることにより、湿気に弱い有機ＥＬ層の劣
化や電極の酸化を防止して、長寿命、高品質、高信頼性
が可能となり、また陰極で覆われると放熱効果が高まる
ので、発熱による薄膜の構造変化（融解あるいは再結晶
化）が低減し、長寿命、高品質、高信頼性が可能とな
り、更にこれにより、高精度、高品質のフルカラーの有
機ＥＬ層を生産性良く形成できるので、コストダウンが
可能となる。
【００６６】また、前記各色用の前記有機又は無機ＥＬ
層間にクロム、二酸化クロム等のブラックマスク層を形
成すると、各色間又は画素間での光漏れを防ぎ、コント
ラストが向上する。
層間にクロム、二酸化クロム等のブラックマスク層を形
成すると、各色間又は画素間での光漏れを防ぎ、コント
ラストが向上する。
【００６７】本発明をフィールドエミッションディスプ
レイ（ＦＥＤ）装置に適用するときは、そのエミッタ
（電界放出カソード）を、前記多結晶性半導体薄膜を介
して前記ＭＯＳＴＦＴのドレインに接続すると共に前記
多結晶性半導体薄膜上に成長されたｎ型多結晶性半導体
膜又は多結晶性ダイヤモンド膜によって形成するのがよ
い。
レイ（ＦＥＤ）装置に適用するときは、そのエミッタ
（電界放出カソード）を、前記多結晶性半導体薄膜を介
して前記ＭＯＳＴＦＴのドレインに接続すると共に前記
多結晶性半導体薄膜上に成長されたｎ型多結晶性半導体
膜又は多結晶性ダイヤモンド膜によって形成するのがよ
い。
【００６８】この場合、前記ＭＯＳＴＦＴ、ダイオード
等の能動素子上にアース電位の金属遮蔽膜（これは、前
記ＦＥＤ装置のゲート引き出し電極と同一材料で同一工
程により形成すると、工程簡略化等の点で有利であ
る。）を形成すると、気密容器内にあるガスがエミッタ
から放出された電子により正イオン化されて絶縁層上に
チャージアップし、この正電荷が絶縁層下にある能動素
子に不要な反転層を形成したり、この反転層を介して余
分な電流が流れるために生じるエミッタ電流の暴走を防
止することができる。また、エミッタから放出された電
子の衝突により蛍光体が発光する際、この光によりＴＦ
Ｔのゲートチャンネル内に電子、正孔が発生してリーク
電流が生じることも防止できる。
等の能動素子上にアース電位の金属遮蔽膜（これは、前
記ＦＥＤ装置のゲート引き出し電極と同一材料で同一工
程により形成すると、工程簡略化等の点で有利であ
る。）を形成すると、気密容器内にあるガスがエミッタ
から放出された電子により正イオン化されて絶縁層上に
チャージアップし、この正電荷が絶縁層下にある能動素
子に不要な反転層を形成したり、この反転層を介して余
分な電流が流れるために生じるエミッタ電流の暴走を防
止することができる。また、エミッタから放出された電
子の衝突により蛍光体が発光する際、この光によりＴＦ
Ｔのゲートチャンネル内に電子、正孔が発生してリーク
電流が生じることも防止できる。
【００６９】次に、本発明を好ましい実施の形態につい
て更に詳細に説明する。
て更に詳細に説明する。
【００７０】第１の実施の形態 図１〜図１１について、本発明の第１の実施の形態を説
明する。
明する。
【００７１】本実施の形態は、本発明をトップゲート型
の多結晶性シリコンＣＭＯＳ（Complementary MOS）Ｔ
ＦＴに適用したものである。
の多結晶性シリコンＣＭＯＳ（Complementary MOS）Ｔ
ＦＴに適用したものである。
【００７２】＜触媒ＣＶＤ法、バイアス触媒ＡＨＡ処理
とその装置＞まず、本実施の形態に用いるバイアス触媒
ＣＶＤ法（又は触媒ＣＶＤ法）及びバイアス触媒ＡＨＡ
処理について説明する。触媒ＣＶＤ法においては、水素
系キャリアガスとシランガス等の原料ガスとからなる反
応ガスを加熱されたタングステン等の触媒体に接触さ
せ、これによって生成したラジカルな堆積種又はその前
駆体及び活性化水素イオン等の水素系活性種に高いエネ
ルギーを与え（バイアス触媒ＣＶＤ法では、グロー放電
開始電圧以下の電界又は／及び磁界の作用で指向性の運
動エネルギーを与え）、基板上にアモルファスシリコン
含有微結晶シリコン等の低級結晶性半導体薄膜を気相成
長させる。そして、この成膜後に原料ガスの供給を停止
し、水素系キャリアガスのみを供給することによって、
低級結晶性半導体薄膜のバイアス触媒ＡＨＡ処理を行う
（必要に応じて、バイアス触媒ＡＨＡ処理と触媒ＣＶＤ
とを繰り返す）。つまり、高温の水素分子、水素原子、
活性化水素イオン等の水素系活性種によりアモルファス
成分のシリコンを選択的にエッチングし、所定膜厚の高
結晶化率、大粒径の多結晶性シリコン等の多結晶性半導
体薄膜を得る。
とその装置＞まず、本実施の形態に用いるバイアス触媒
ＣＶＤ法（又は触媒ＣＶＤ法）及びバイアス触媒ＡＨＡ
処理について説明する。触媒ＣＶＤ法においては、水素
系キャリアガスとシランガス等の原料ガスとからなる反
応ガスを加熱されたタングステン等の触媒体に接触さ
せ、これによって生成したラジカルな堆積種又はその前
駆体及び活性化水素イオン等の水素系活性種に高いエネ
ルギーを与え（バイアス触媒ＣＶＤ法では、グロー放電
開始電圧以下の電界又は／及び磁界の作用で指向性の運
動エネルギーを与え）、基板上にアモルファスシリコン
含有微結晶シリコン等の低級結晶性半導体薄膜を気相成
長させる。そして、この成膜後に原料ガスの供給を停止
し、水素系キャリアガスのみを供給することによって、
低級結晶性半導体薄膜のバイアス触媒ＡＨＡ処理を行う
（必要に応じて、バイアス触媒ＡＨＡ処理と触媒ＣＶＤ
とを繰り返す）。つまり、高温の水素分子、水素原子、
活性化水素イオン等の水素系活性種によりアモルファス
成分のシリコンを選択的にエッチングし、所定膜厚の高
結晶化率、大粒径の多結晶性シリコン等の多結晶性半導
体薄膜を得る。
【００７３】この電界印加のバイアス触媒ＡＨＡ処理、
バイアス触媒ＣＶＤにおいては、基板と対向電極との間
にグロー放電開始電圧以下の直流電圧（パッシェンの法
則で決まる直流電圧、例えば、１ｋＶ以下の電圧）を印
加し、前記水素系活性種、又は前記ラジカルな堆積種又
はその前駆体及びラジカル水素イオン等を基板の側へ指
向させる。以下、本実施の形態によるＡＨＡ処理、ＣＶ
Ｄ法をＤＣバイアス触媒ＡＨＡ処理、ＤＣバイアス触媒
ＣＶＤ法と称するが、交流バイアス（例えばＲＦ）又は
交流と直流の重畳バイアス（例えばＲＦ／ＤＣ）による
場合も同様である。
バイアス触媒ＣＶＤにおいては、基板と対向電極との間
にグロー放電開始電圧以下の直流電圧（パッシェンの法
則で決まる直流電圧、例えば、１ｋＶ以下の電圧）を印
加し、前記水素系活性種、又は前記ラジカルな堆積種又
はその前駆体及びラジカル水素イオン等を基板の側へ指
向させる。以下、本実施の形態によるＡＨＡ処理、ＣＶ
Ｄ法をＤＣバイアス触媒ＡＨＡ処理、ＤＣバイアス触媒
ＣＶＤ法と称するが、交流バイアス（例えばＲＦ）又は
交流と直流の重畳バイアス（例えばＲＦ／ＤＣ）による
場合も同様である。
【００７４】このＤＣバイアス触媒ＡＨＡ処理又はＣＶ
Ｄ法は、図５〜図７に示す如き装置を用いて実施され
る。
Ｄ法は、図５〜図７に示す如き装置を用いて実施され
る。
【００７５】この装置によれば、水素系キャリアガスと
水素化ケイ素（例えばモノシラン）等の原料ガス４０
（及び必要に応じてＢ2Ｈ6やＰＨ3などのドーピングガ
スも含む。）からなるガスは、供給導管４１からシャワ
ーヘッド４２の供給口（図示せず）を通して成膜又はア
ニール用のチャンバ４４へ導入される。チャンバ４４の
内部には、ガラス等の基板１を支持するためのサセプタ
４５と、耐熱性の良い（望ましくは触媒体４６と同じか
或いはそれ以上の融点を有する材質の）シャワーヘッド
４２と、例えばコイル状のタングステン等の触媒体４６
と、更には開閉可能なシャッター４７とがそれぞれ配さ
れている。なお、サセプタ４５とチャンバ４４との間に
は磁気シール５２が施され、また、チャンバ４４は前工
程を行なう前室５３に後続され、ターボ分子ポンプ等で
バルブ５５を介して排気される。
水素化ケイ素（例えばモノシラン）等の原料ガス４０
（及び必要に応じてＢ2Ｈ6やＰＨ3などのドーピングガ
スも含む。）からなるガスは、供給導管４１からシャワ
ーヘッド４２の供給口（図示せず）を通して成膜又はア
ニール用のチャンバ４４へ導入される。チャンバ４４の
内部には、ガラス等の基板１を支持するためのサセプタ
４５と、耐熱性の良い（望ましくは触媒体４６と同じか
或いはそれ以上の融点を有する材質の）シャワーヘッド
４２と、例えばコイル状のタングステン等の触媒体４６
と、更には開閉可能なシャッター４７とがそれぞれ配さ
れている。なお、サセプタ４５とチャンバ４４との間に
は磁気シール５２が施され、また、チャンバ４４は前工
程を行なう前室５３に後続され、ターボ分子ポンプ等で
バルブ５５を介して排気される。
【００７６】そして、基板１はサセプタ４５内のヒータ
ー線５１等の加熱手段で加熱され、また触媒体４６は例
えば抵抗線として融点以下（特に８００〜２０００℃、
タングステンの場合は約１６００〜１８００℃）に加熱
されて活性化される。触媒体４６の両端子は直流又は交
流の触媒体電源４８に接続され、この電源からの通電に
より所定温度に加熱される。また、シャワーヘッド４２
は加速電極として、導管４１を介して可変の直流電源
（１ｋＶ以下、例えば５００Ｖ）４９の正極側に接続さ
れ、負極側のサセプタ４５（従って、基板１）との間に
１ｋＶ以下の直流バイアス電圧が印加されるようになっ
ている。
ー線５１等の加熱手段で加熱され、また触媒体４６は例
えば抵抗線として融点以下（特に８００〜２０００℃、
タングステンの場合は約１６００〜１８００℃）に加熱
されて活性化される。触媒体４６の両端子は直流又は交
流の触媒体電源４８に接続され、この電源からの通電に
より所定温度に加熱される。また、シャワーヘッド４２
は加速電極として、導管４１を介して可変の直流電源
（１ｋＶ以下、例えば５００Ｖ）４９の正極側に接続さ
れ、負極側のサセプタ４５（従って、基板１）との間に
１ｋＶ以下の直流バイアス電圧が印加されるようになっ
ている。
【００７７】この方法を実施するには、図５の状態で、
チャンバ４４内の真空度を１．３３×１０-4〜１．３３
×１０-6Ｐａとし、例えば水素系キャリアガス１００〜
２００ＳＣＣＭを供給して、触媒体を所定温度に加熱し
て活性化した後に、水素化ケイ素（例えばモノシラン）
ガス１〜２０ＳＣＣＭ（及び必要に応じてＢ2Ｈ6や、Ｐ
Ｈ3等のドーピングガスも適量含む。）からなる原料ガ
ス４０（ガス圧０．１３３〜１３．３Ｐａ、例えば１．
３３Ｐａ）、又は水素系キャリアガスのみ（３００〜１
０００ＳＣＣＭ、ガス圧１０〜５０Ｐａ）を供給導管４
１からシャワーヘッド４２の供給口４３を通して導入す
る。ここで、水素系キャリアガスは、水素、水素＋アル
ゴン、水素＋ヘリウム、水素＋ネオン、水素＋キセノ
ン、水素＋クリプトン等の、水素に不活性ガスを適量混
合させたガスであれば、いずれでもよい（以下、同
様）。尚、原料ガスの種類によっては、必ずしも水素系
キャリアガスは必要ではない。
チャンバ４４内の真空度を１．３３×１０-4〜１．３３
×１０-6Ｐａとし、例えば水素系キャリアガス１００〜
２００ＳＣＣＭを供給して、触媒体を所定温度に加熱し
て活性化した後に、水素化ケイ素（例えばモノシラン）
ガス１〜２０ＳＣＣＭ（及び必要に応じてＢ2Ｈ6や、Ｐ
Ｈ3等のドーピングガスも適量含む。）からなる原料ガ
ス４０（ガス圧０．１３３〜１３．３Ｐａ、例えば１．
３３Ｐａ）、又は水素系キャリアガスのみ（３００〜１
０００ＳＣＣＭ、ガス圧１０〜５０Ｐａ）を供給導管４
１からシャワーヘッド４２の供給口４３を通して導入す
る。ここで、水素系キャリアガスは、水素、水素＋アル
ゴン、水素＋ヘリウム、水素＋ネオン、水素＋キセノ
ン、水素＋クリプトン等の、水素に不活性ガスを適量混
合させたガスであれば、いずれでもよい（以下、同
様）。尚、原料ガスの種類によっては、必ずしも水素系
キャリアガスは必要ではない。
【００７８】そして、図６のようにシャッター４７を開
ける。原料ガス４０又は水素系キャリアガスの少なくと
も一部は触媒体４６と接触して触媒的に分解し、触媒分
解反応または熱分解反応によって、高エネルギーをもつ
シリコン等のイオン、ラジカル等の反応種の集団（即
ち、堆積種又はその前駆体及びラジカル水素イオン
等）、又は高温の水素系分子、水素系原子、活性化水素
イオン等の水素系活性種を形成し、こうして生成したイ
オン、ラジカル等の反応種５０にグロー放電開始電圧
（約１ｋＶ）以下、例えば５００Ｖの直流電源４９によ
る直流電界を作用させて指向性運動エネルギーを与え、
基板１の側へ指向させて、室温〜５５０℃（例えば２０
０〜３００℃）に保持された基板１上に低級結晶性シリ
コン等の所定の膜をＤＣバイアス触媒ＣＶＤで気相成長
させる。或いは上記水素系活性種に指向性運動エネルギ
ーを与え、室温〜５５０℃（例えば２００〜３００℃）
に保持された基板１上の上記低級結晶性シリコン膜等に
作用させてＤＣバイアス触媒ＡＨＡ処理を行う。なお、
上記低級結晶性シリコン膜等は、バイアスを用いない触
媒ＣＶＤで気相成長させてもよいが、この場合は、上記
の直流電源４９をオフとしておく。
ける。原料ガス４０又は水素系キャリアガスの少なくと
も一部は触媒体４６と接触して触媒的に分解し、触媒分
解反応または熱分解反応によって、高エネルギーをもつ
シリコン等のイオン、ラジカル等の反応種の集団（即
ち、堆積種又はその前駆体及びラジカル水素イオン
等）、又は高温の水素系分子、水素系原子、活性化水素
イオン等の水素系活性種を形成し、こうして生成したイ
オン、ラジカル等の反応種５０にグロー放電開始電圧
（約１ｋＶ）以下、例えば５００Ｖの直流電源４９によ
る直流電界を作用させて指向性運動エネルギーを与え、
基板１の側へ指向させて、室温〜５５０℃（例えば２０
０〜３００℃）に保持された基板１上に低級結晶性シリ
コン等の所定の膜をＤＣバイアス触媒ＣＶＤで気相成長
させる。或いは上記水素系活性種に指向性運動エネルギ
ーを与え、室温〜５５０℃（例えば２００〜３００℃）
に保持された基板１上の上記低級結晶性シリコン膜等に
作用させてＤＣバイアス触媒ＡＨＡ処理を行う。なお、
上記低級結晶性シリコン膜等は、バイアスを用いない触
媒ＣＶＤで気相成長させてもよいが、この場合は、上記
の直流電源４９をオフとしておく。
【００７９】こうして、プラズマを発生することなく、
反応種又は水素系活性種に対し、触媒体４６の触媒作用
とその熱エネルギーに直流電界による加速エネルギーを
与えた指向性の運動エネルギーを与えるので、反応ガス
を効率良く反応種に変えて、基板１上に均一に熱ＣＶＤ
で堆積することができる。この堆積種５６は基板１上で
泳動し、薄膜中で拡散するので、緻密でステップカバレ
ージの良い平坦かつ均一な薄膜を形成できる。或いは、
水素系キャリアガスから生成した水素系活性種をＣＶＤ
膜に対し十分なエネルギーで効率良く作用させることが
できる。
反応種又は水素系活性種に対し、触媒体４６の触媒作用
とその熱エネルギーに直流電界による加速エネルギーを
与えた指向性の運動エネルギーを与えるので、反応ガス
を効率良く反応種に変えて、基板１上に均一に熱ＣＶＤ
で堆積することができる。この堆積種５６は基板１上で
泳動し、薄膜中で拡散するので、緻密でステップカバレ
ージの良い平坦かつ均一な薄膜を形成できる。或いは、
水素系キャリアガスから生成した水素系活性種をＣＶＤ
膜に対し十分なエネルギーで効率良く作用させることが
できる。
【００８０】本実施の形態においてＤＣバイアス触媒Ｃ
ＶＤを適用すると、これは、従来の触媒ＣＶＤのコント
ロールファクタである基板温度、触媒体温度、ガス圧
（反応ガス流量）、原料ガス種類等に比べ、独立した任
意の直流電界で薄膜生成をコントロールすることを追加
するのが特長である。このため、生成膜の基板との密着
性をはじめ、生成膜密度、生成膜均一性又は平滑性、ビ
アホールなどへの生め込み性とステップカバレージを向
上させ、基板温度を一層低温化し、生成膜のストレスコ
ントロール等が可能となり、高品質膜（例えばバルクに
近い物性のシリコン膜や金属膜）が得られる。しかも、
触媒体４６で生成された反応種を直流電界で独立してコ
ントロールし、効率良く基板上に堆積できるので、反応
ガスの利用効率が高く、生成速度を早め、生産性向上と
反応ガス削減によるコストダウンを図れる。
ＶＤを適用すると、これは、従来の触媒ＣＶＤのコント
ロールファクタである基板温度、触媒体温度、ガス圧
（反応ガス流量）、原料ガス種類等に比べ、独立した任
意の直流電界で薄膜生成をコントロールすることを追加
するのが特長である。このため、生成膜の基板との密着
性をはじめ、生成膜密度、生成膜均一性又は平滑性、ビ
アホールなどへの生め込み性とステップカバレージを向
上させ、基板温度を一層低温化し、生成膜のストレスコ
ントロール等が可能となり、高品質膜（例えばバルクに
近い物性のシリコン膜や金属膜）が得られる。しかも、
触媒体４６で生成された反応種を直流電界で独立してコ
ントロールし、効率良く基板上に堆積できるので、反応
ガスの利用効率が高く、生成速度を早め、生産性向上と
反応ガス削減によるコストダウンを図れる。
【００８１】また、ＤＣバイアス触媒ＡＨＡ処理におい
ても、上記と同様に独立した任意の直流電界でアニール
をコントロールすることができ、基板温度の低温化、膜
ストレスの減少等がガス利用効率の向上、処理速度の向
上、コストダウンを実現しながら可能となる。
ても、上記と同様に独立した任意の直流電界でアニール
をコントロールすることができ、基板温度の低温化、膜
ストレスの減少等がガス利用効率の向上、処理速度の向
上、コストダウンを実現しながら可能となる。
【００８２】また、基板温度を低温化しても堆積種又は
活性種のエネルギーが大きいために、目的とする良質の
膜が得られることから、基板温度を上記のように更に低
温化でき、大型で安価な絶縁基板（ほうけい酸ガラス、
アルミノけい酸ガラス等のガラス基板、ポリイミド等の
耐熱性樹脂基板等）を使用でき、この点でもコストダウ
ンが可能となる。しかも、上記した反応種の加速のため
の電極として、ガス供給用のシャワーヘッド４２を兼用
できるので、構造が簡略となる。
活性種のエネルギーが大きいために、目的とする良質の
膜が得られることから、基板温度を上記のように更に低
温化でき、大型で安価な絶縁基板（ほうけい酸ガラス、
アルミノけい酸ガラス等のガラス基板、ポリイミド等の
耐熱性樹脂基板等）を使用でき、この点でもコストダウ
ンが可能となる。しかも、上記した反応種の加速のため
の電極として、ガス供給用のシャワーヘッド４２を兼用
できるので、構造が簡略となる。
【００８３】また、勿論のことであるが、プラズマの発
生がないので、プラズマによるダメージがなく、低スト
レスの生成膜が得られると共に、プラズマＣＶＤ法等に
比べ、はるかにシンプルで安価な装置が実現する。
生がないので、プラズマによるダメージがなく、低スト
レスの生成膜が得られると共に、プラズマＣＶＤ法等に
比べ、はるかにシンプルで安価な装置が実現する。
【００８４】この場合、減圧下（例えば０．１３３〜
１．３３Ｐａ）又は常圧下で操作を行なえるが、減圧タ
イプよりも常圧タイプの方がよりシンプルで安価な装置
が実現する。そして、常圧タイプでも上記の電界を加え
るので、密度、均一性、密着性のよい高品質膜が得られ
る。この場合も、減圧タイプよりも常圧タイプの方がス
ループットが大であり、生産性が高く、コストダウンが
可能である。
１．３３Ｐａ）又は常圧下で操作を行なえるが、減圧タ
イプよりも常圧タイプの方がよりシンプルで安価な装置
が実現する。そして、常圧タイプでも上記の電界を加え
るので、密度、均一性、密着性のよい高品質膜が得られ
る。この場合も、減圧タイプよりも常圧タイプの方がス
ループットが大であり、生産性が高く、コストダウンが
可能である。
【００８５】減圧タイプの場合は、直流電圧はガス圧
（ガス流量）やガス種等によって左右されるが、いずれ
にしても、グロー放電開始電圧以下の任意の電圧に調整
する必要がある。常圧タイプの場合は、放電はしにくい
が、原料ガス及び反応種又は活性種の流れが膜厚及び膜
質に悪影響を及ぼさないように、基板上に排ガス流が接
しないように排気を調整することが望ましい。
（ガス流量）やガス種等によって左右されるが、いずれ
にしても、グロー放電開始電圧以下の任意の電圧に調整
する必要がある。常圧タイプの場合は、放電はしにくい
が、原料ガス及び反応種又は活性種の流れが膜厚及び膜
質に悪影響を及ぼさないように、基板上に排ガス流が接
しないように排気を調整することが望ましい。
【００８６】上記のＤＣバイアス触媒ＣＶＤ（又は触媒
ＣＶＤ）又はＤＣバイアス触媒ＡＨＡ処理において、触
媒体４６による副射熱のために、基板温度は上昇する
が、上記のように、必要に応じて基板加熱用ヒーター５
１を設置してよい。また、触媒体４６はコイル状（これ
以外にメッシュ、ワイヤー、多孔板状もよい。）として
いるが、更にガス流方向に複数段（例えば２〜３段）と
して、ガスとの接触面積を増やすのがよい。なお、基板
１をサセプタ４５の下面においてシャワーヘッド４２の
上方に配しているので、チャンバ４４内で生じたパーテ
ィクルが落下して基板１又はその上の膜に付着すること
がない。
ＣＶＤ）又はＤＣバイアス触媒ＡＨＡ処理において、触
媒体４６による副射熱のために、基板温度は上昇する
が、上記のように、必要に応じて基板加熱用ヒーター５
１を設置してよい。また、触媒体４６はコイル状（これ
以外にメッシュ、ワイヤー、多孔板状もよい。）として
いるが、更にガス流方向に複数段（例えば２〜３段）と
して、ガスとの接触面積を増やすのがよい。なお、基板
１をサセプタ４５の下面においてシャワーヘッド４２の
上方に配しているので、チャンバ４４内で生じたパーテ
ィクルが落下して基板１又はその上の膜に付着すること
がない。
【００８７】本実施の形態においては、触媒ＣＶＤに用
いた装置をそのまま用い、触媒ＣＶＤによるアモルファ
スシリコン含有微結晶シリコン等の低級結晶性半導体薄
膜の気相成長後に、モノシラン等の原料ガスの供給を停
止し、触媒ＣＶＤ時よりも多い流量で水素系キャリアガ
スのみを成膜室４４内に供給して、低級結晶性半導体薄
膜に対してＤＣバイアス触媒ＡＨＡ処理を行い、その多
結晶化のためのアニールを施し、かつ、この触媒ＣＶＤ
とＤＣバイアス触媒ＡＨＡ処理とを所定回数繰り返し
て、目的とする膜厚の多結晶シリコン等の多結晶性半導
体薄膜を形成する。
いた装置をそのまま用い、触媒ＣＶＤによるアモルファ
スシリコン含有微結晶シリコン等の低級結晶性半導体薄
膜の気相成長後に、モノシラン等の原料ガスの供給を停
止し、触媒ＣＶＤ時よりも多い流量で水素系キャリアガ
スのみを成膜室４４内に供給して、低級結晶性半導体薄
膜に対してＤＣバイアス触媒ＡＨＡ処理を行い、その多
結晶化のためのアニールを施し、かつ、この触媒ＣＶＤ
とＤＣバイアス触媒ＡＨＡ処理とを所定回数繰り返し
て、目的とする膜厚の多結晶シリコン等の多結晶性半導
体薄膜を形成する。
【００８８】このＤＣバイアス触媒ＡＨＡ処理は、加熱
された触媒体により分解、生成した水素系活性種により
前記低級結晶性半導体薄膜中のアモルファス成分をエッ
チングして高結晶化率、大粒径（特にグレインサイズが
数１００ｎｍ以上）の多結晶ベースとする薄膜を得、か
つ膜中のキャリア不純物を活性化する処理であるが、そ
の際、触媒体温度は１６００〜１８００℃、基板−触媒
体間の距離は２０〜５０ｍｍ、基板温度２００〜８００
℃とし、また水素系キャリアガスは上記したと同様に水
素又は水素と不活性ガス（アルゴン、ヘリウム、キセノ
ン、クリプトン、ラドン等）との混合ガスであり、混合
ガスの場合は水素含有比率は７０〜８０モル％以上とす
ることによって触媒体の酸化劣化を防止できる。また、
ＤＣバイアス触媒ＡＨＡ処理時に用いる水素又は水素含
有ガスは、気相成長時の水素系キャリアガスと同様であ
ってよいが、ガス流量３００〜１０００ＳＣＣＭ、ガス
圧１０〜５０Ｐａと大きくし（触媒ＣＶＤのときは０．
１〜数Ｐａ）、ガスによる熱伝導の増大と水素系活性種
の発生量の増大を図るのがよい。
された触媒体により分解、生成した水素系活性種により
前記低級結晶性半導体薄膜中のアモルファス成分をエッ
チングして高結晶化率、大粒径（特にグレインサイズが
数１００ｎｍ以上）の多結晶ベースとする薄膜を得、か
つ膜中のキャリア不純物を活性化する処理であるが、そ
の際、触媒体温度は１６００〜１８００℃、基板−触媒
体間の距離は２０〜５０ｍｍ、基板温度２００〜８００
℃とし、また水素系キャリアガスは上記したと同様に水
素又は水素と不活性ガス（アルゴン、ヘリウム、キセノ
ン、クリプトン、ラドン等）との混合ガスであり、混合
ガスの場合は水素含有比率は７０〜８０モル％以上とす
ることによって触媒体の酸化劣化を防止できる。また、
ＤＣバイアス触媒ＡＨＡ処理時に用いる水素又は水素含
有ガスは、気相成長時の水素系キャリアガスと同様であ
ってよいが、ガス流量３００〜１０００ＳＣＣＭ、ガス
圧１０〜５０Ｐａと大きくし（触媒ＣＶＤのときは０．
１〜数Ｐａ）、ガスによる熱伝導の増大と水素系活性種
の発生量の増大を図るのがよい。
【００８９】本発明に基づいて、バイアスの作用下での
低級結晶性半導体薄膜の結晶化処理によれば、電界又は
磁界、又はこれらの双方を印加し、この作用下で水素系
活性種によるアニール（バイアス触媒ＡＨＡ処理）又は
堆積種の気相成長（バイアス触媒ＣＶＤ）を行うので、
結晶粒の結晶方位を揃えることができる。以下に、上記
したＤＣバイアス触媒ＡＨＡ処理及びＤＣバイアス触媒
ＣＶＤも含めてまとめると、次のようになる。
低級結晶性半導体薄膜の結晶化処理によれば、電界又は
磁界、又はこれらの双方を印加し、この作用下で水素系
活性種によるアニール（バイアス触媒ＡＨＡ処理）又は
堆積種の気相成長（バイアス触媒ＣＶＤ）を行うので、
結晶粒の結晶方位を揃えることができる。以下に、上記
したＤＣバイアス触媒ＡＨＡ処理及びＤＣバイアス触媒
ＣＶＤも含めてまとめると、次のようになる。
【００９０】まず、図８は、上記した電界の作用下で触
媒ＣＶＤ、いわゆるバイアス触媒ＣＶＤを行う場合を示
すが、基板１を収容した真空容器４４の周囲に高周波電
圧（又は直流電圧、或いはこれらの双方）を印加する電
極２００、２０１を設け、これによる電界を作用させ
る。
媒ＣＶＤ、いわゆるバイアス触媒ＣＶＤを行う場合を示
すが、基板１を収容した真空容器４４の周囲に高周波電
圧（又は直流電圧、或いはこれらの双方）を印加する電
極２００、２０１を設け、これによる電界を作用させ
る。
【００９１】この時に、バイアス触媒ＣＶＤの場合、触
媒体４６の触媒反応又は接触分解反応で発生させた堆積
種のシリコン原子の電子スピンが電界と相互作用して一
定の方向に向き、この状態から冷却により固化する際
に、一定の方向性をもって結晶化し、シリコンの結晶方
位が揃うことになる。こうして結晶化された膜は結晶方
位がほぼ揃うため、粒界のもつ電子ポテンシャルバリア
が低くなり、キャリア移動度が大きくなる。この際、結
晶方位を一定方向に揃えることが重要であり、シリコン
原子の外殻軌道の構造に応じて、得られた多結晶性シリ
コン薄膜７の垂直方向に結晶が揃う場合もあり或いは水
平方向に結晶方位が揃う場合もある。結晶粒が一定の方
向に揃うことにより、多結晶性シリコン薄膜の表面の凹
凸もなくなり、薄膜の表面が平坦化されることになり、
これに接して形成されるゲート絶縁膜等との間の界面状
態が良好となり、キャリア移動度が向上する。
媒体４６の触媒反応又は接触分解反応で発生させた堆積
種のシリコン原子の電子スピンが電界と相互作用して一
定の方向に向き、この状態から冷却により固化する際
に、一定の方向性をもって結晶化し、シリコンの結晶方
位が揃うことになる。こうして結晶化された膜は結晶方
位がほぼ揃うため、粒界のもつ電子ポテンシャルバリア
が低くなり、キャリア移動度が大きくなる。この際、結
晶方位を一定方向に揃えることが重要であり、シリコン
原子の外殻軌道の構造に応じて、得られた多結晶性シリ
コン薄膜７の垂直方向に結晶が揃う場合もあり或いは水
平方向に結晶方位が揃う場合もある。結晶粒が一定の方
向に揃うことにより、多結晶性シリコン薄膜の表面の凹
凸もなくなり、薄膜の表面が平坦化されることになり、
これに接して形成されるゲート絶縁膜等との間の界面状
態が良好となり、キャリア移動度が向上する。
【００９２】図９は、電界に代えて、磁界を印加する場
合であり、基板１を収容した真空容器４４の周囲に永久
磁石２０２及び２０３、又は電磁石２０４を設け、これ
による磁界を作用させる。
合であり、基板１を収容した真空容器４４の周囲に永久
磁石２０２及び２０３、又は電磁石２０４を設け、これ
による磁界を作用させる。
【００９３】こうして、上記した電界の場合と同様に、
磁界の作用で一定の方向に結晶粒が揃い、キャリア移動
度が向上し、また表面の凹凸も減少する。
磁界の作用で一定の方向に結晶粒が揃い、キャリア移動
度が向上し、また表面の凹凸も減少する。
【００９４】図１０は、上記の電界と共に磁界も同時に
印加する例であるが、基板１を収容した真空容器４４の
周囲の永久磁石２０２、２０３（これは電磁石でもよ
い。）による磁界と同時に、高周波電圧（または直流電
圧、或いはこれらの双方）４９を印加する電極２００、
２０１による電界を同時に作用させる。
印加する例であるが、基板１を収容した真空容器４４の
周囲の永久磁石２０２、２０３（これは電磁石でもよ
い。）による磁界と同時に、高周波電圧（または直流電
圧、或いはこれらの双方）４９を印加する電極２００、
２０１による電界を同時に作用させる。
【００９５】この時に、シリコン原子の電子スピンが磁
場と電場の相互作用で一定の方向に向き、この状態から
冷却により固化する際に、磁界と電界の相乗作用により
更に十分な方向性をもって結晶化することになる。従っ
て、一定の方向に結晶粒が更に揃い易くなり、キャリア
移動度が一層向上し、また表面の凹凸も一層減少する。
場と電場の相互作用で一定の方向に向き、この状態から
冷却により固化する際に、磁界と電界の相乗作用により
更に十分な方向性をもって結晶化することになる。従っ
て、一定の方向に結晶粒が更に揃い易くなり、キャリア
移動度が一層向上し、また表面の凹凸も一層減少する。
【００９６】図８〜図１０に示したバイアス方式は、バ
イアス触媒ＡＨＡ処理においても同様に適用され、電界
又は／及び磁界の作用によって、低級結晶性シリコン薄
膜７Ａに対して水素系活性種が効率的に十分なエネルギ
ーで作用し、ＡＨＡ処理効果が向上し、アモルファス成
分を十二分にエッチングしてシリコンの結晶化を促進さ
せることができる。
イアス触媒ＡＨＡ処理においても同様に適用され、電界
又は／及び磁界の作用によって、低級結晶性シリコン薄
膜７Ａに対して水素系活性種が効率的に十分なエネルギ
ーで作用し、ＡＨＡ処理効果が向上し、アモルファス成
分を十二分にエッチングしてシリコンの結晶化を促進さ
せることができる。
【００９７】図１１は、上記の触媒ＣＶＤ（ＤＣバイア
ス触媒ＣＶＤも同様）とＤＣバイアス触媒ＡＨＡ処理に
おける上記水素系キャリアガス及び原料ガスの導入時間
及びタイミングを多結晶性シリコン薄膜形成の場合につ
いて示し、また図１２は、流量計（ＭＦＣ）や調整弁な
どを組み込んだガス導入系を示す。
ス触媒ＣＶＤも同様）とＤＣバイアス触媒ＡＨＡ処理に
おける上記水素系キャリアガス及び原料ガスの導入時間
及びタイミングを多結晶性シリコン薄膜形成の場合につ
いて示し、また図１２は、流量計（ＭＦＣ）や調整弁な
どを組み込んだガス導入系を示す。
【００９８】まず、成膜を行う前に、ゲートバルブを通
してチャンバ４４内に基板１を搬入し、サセプタ４５に
載置し、次いで、排気系を作動させてチャンバ４４内を
所定圧力まで排気するとともに、サセプタ４５に内蔵さ
れたヒーターを作動させて基板１を所定温度まで加熱す
る。
してチャンバ４４内に基板１を搬入し、サセプタ４５に
載置し、次いで、排気系を作動させてチャンバ４４内を
所定圧力まで排気するとともに、サセプタ４５に内蔵さ
れたヒーターを作動させて基板１を所定温度まで加熱す
る。
【００９９】そして、ガス導入系によって、まず水素系
キャリアガス３００〜１０００ＳＣＣＭ、例えば５００
ＳＣＣＭをチャンバ１内に導入する。導入された水素ガ
スの一部は、加熱触媒体４６による接触分解反応により
活性化水素イオン等の水素系活性種となり、この水素系
活性種は必要あれば上記したバイアス電界の作用下で基
板表面に到達して、基板１の表面クリーニングを行う。
その後に水素系キャリアガスを１５０ＳＣＣＭにする。
キャリアガス３００〜１０００ＳＣＣＭ、例えば５００
ＳＣＣＭをチャンバ１内に導入する。導入された水素ガ
スの一部は、加熱触媒体４６による接触分解反応により
活性化水素イオン等の水素系活性種となり、この水素系
活性種は必要あれば上記したバイアス電界の作用下で基
板表面に到達して、基板１の表面クリーニングを行う。
その後に水素系キャリアガスを１５０ＳＣＣＭにする。
【０１００】このように、チャンバ４４内に水素系キャ
リアガスが供給されている状態で、ガス導入系を作動さ
せ、原料ガス（モノシラン１５ＳＣＣＭ）をチャンバ４
４内に導入する。導入された原料ガスは、加熱触媒体４
６の熱触媒反応及び熱分解反応により堆積種が生成さ
れ、必要あれば上記バイアス電界の作用下でアモルファ
スシリコン含有微結晶シリコン薄膜等として基板表面に
気相成長する。
リアガスが供給されている状態で、ガス導入系を作動さ
せ、原料ガス（モノシラン１５ＳＣＣＭ）をチャンバ４
４内に導入する。導入された原料ガスは、加熱触媒体４
６の熱触媒反応及び熱分解反応により堆積種が生成さ
れ、必要あれば上記バイアス電界の作用下でアモルファ
スシリコン含有微結晶シリコン薄膜等として基板表面に
気相成長する。
【０１０１】その後、原料ガスの導入を停止して、チャ
ンバ４４内から原料ガスを排出し、更に水素系キャリア
ガスのみを３００〜１０００ＳＣＣＭ、例えば５００Ｓ
ＣＣＭの流量で導入する、これによって、加熱触媒体に
よる接触分解反応で生じた活性水素イオン等の水素系活
性種が、上記したバイアス電界の作用下で上記のアモル
ファスシリコン含有微結晶シリコン薄膜等の低級結晶性
シリコン薄膜に作用してアモルファス成分を選択的にエ
ッチングし、その結晶化を促進し、アモルファス成分の
除去された（多結晶化された）シリコンに改質させる。
ンバ４４内から原料ガスを排出し、更に水素系キャリア
ガスのみを３００〜１０００ＳＣＣＭ、例えば５００Ｓ
ＣＣＭの流量で導入する、これによって、加熱触媒体に
よる接触分解反応で生じた活性水素イオン等の水素系活
性種が、上記したバイアス電界の作用下で上記のアモル
ファスシリコン含有微結晶シリコン薄膜等の低級結晶性
シリコン薄膜に作用してアモルファス成分を選択的にエ
ッチングし、その結晶化を促進し、アモルファス成分の
除去された（多結晶化された）シリコンに改質させる。
【０１０２】こうしてバイアス触媒ＡＨＡ処理されたシ
リコン膜上に、再び上記の触媒ＣＶＤを施し、多結晶性
シリコンをシードとしてその上に多結晶性シリコン薄膜
を成長させ、更にバイアス触媒ＡＨＡ処理、触媒ＣＶＤ
を繰り返して行うことにより、多結晶性シリコン薄膜の
膜厚をコントロールしつつ最終的には目的とする膜厚で
高結晶化率、大粒径の多結晶性シリコン薄膜を形成する
ことができる。
リコン膜上に、再び上記の触媒ＣＶＤを施し、多結晶性
シリコンをシードとしてその上に多結晶性シリコン薄膜
を成長させ、更にバイアス触媒ＡＨＡ処理、触媒ＣＶＤ
を繰り返して行うことにより、多結晶性シリコン薄膜の
膜厚をコントロールしつつ最終的には目的とする膜厚で
高結晶化率、大粒径の多結晶性シリコン薄膜を形成する
ことができる。
【０１０３】このように、上記のバイアス電界で加速さ
れた十分なエネルギーの水素系活性種のラジカル作用に
より、熱エネルギーが膜に移動して局部的に温度上昇さ
せ、低級結晶性半導体薄膜は、アモルファス成分が選択
的にエッチングされて結晶化が促進され、大粒径の多結
晶膜化し、かつIV族元素添加の効果によりその結晶粒界
に存在する結晶不整及び内部応力を低減させ、高移動
度、高品質の多結晶性半導体薄膜を得ることができ、し
かも、多結晶性シリコン膜上又は膜内にシリコン酸化物
が存在したときに、これと還元反応してＳｉＯ等を生成
して蒸発させるので、その膜上又は膜内のシリコン酸化
物を減少／除去させることができ、高キャリア移動度、
高品質の多結晶性シリコン膜等を得ることができる。
れた十分なエネルギーの水素系活性種のラジカル作用に
より、熱エネルギーが膜に移動して局部的に温度上昇さ
せ、低級結晶性半導体薄膜は、アモルファス成分が選択
的にエッチングされて結晶化が促進され、大粒径の多結
晶膜化し、かつIV族元素添加の効果によりその結晶粒界
に存在する結晶不整及び内部応力を低減させ、高移動
度、高品質の多結晶性半導体薄膜を得ることができ、し
かも、多結晶性シリコン膜上又は膜内にシリコン酸化物
が存在したときに、これと還元反応してＳｉＯ等を生成
して蒸発させるので、その膜上又は膜内のシリコン酸化
物を減少／除去させることができ、高キャリア移動度、
高品質の多結晶性シリコン膜等を得ることができる。
【０１０４】また、微結晶シリコン含有アモルファスシ
リコン膜、アモルファスシリコン含有微結晶シリコン膜
などは、その微結晶シリコンをシードとして再結晶化が
促進され、大粒径の多結晶性シリコン膜化する。しか
も、その膜に含有されるアモルファス構造のシリコンが
水素系活性種で選択的エッチングされるので、高結晶化
率の多結晶性膜が形成される。
リコン膜、アモルファスシリコン含有微結晶シリコン膜
などは、その微結晶シリコンをシードとして再結晶化が
促進され、大粒径の多結晶性シリコン膜化する。しか
も、その膜に含有されるアモルファス構造のシリコンが
水素系活性種で選択的エッチングされるので、高結晶化
率の多結晶性膜が形成される。
【０１０５】そして、このバイアス触媒ＡＨＡ処理時
に、低級結晶性半導体薄膜中に存在するキャリア不純物
は高温で活性化され、各領域において最適なキャリア不
純物濃度を得ることができ、また、大量の高温の水素系
活性種によるクリーニング（基板等への吸着ガス及び有
機物残渣等の還元除去）が可能であり、触媒体も酸化劣
化し難しくなり、更に水素化により、半導体膜中の例え
ばシリコンダングリングボンドをなくし、特性が向上す
る。
に、低級結晶性半導体薄膜中に存在するキャリア不純物
は高温で活性化され、各領域において最適なキャリア不
純物濃度を得ることができ、また、大量の高温の水素系
活性種によるクリーニング（基板等への吸着ガス及び有
機物残渣等の還元除去）が可能であり、触媒体も酸化劣
化し難しくなり、更に水素化により、半導体膜中の例え
ばシリコンダングリングボンドをなくし、特性が向上す
る。
【０１０６】こうしたバイアス触媒ＡＨＡ処理によるア
ニールと低級結晶性半導体薄膜の触媒ＣＶＤによる気相
成長とを目的とする膜厚となるまで繰り返すことによ
り、この半導体薄膜は既にバイアス触媒ＡＨＡ処理で多
結晶化された下地膜上に多結晶化され易い状態で成長し
易くなり、目的とする高結晶化率、高品質の多結晶性半
導体薄膜を所定の膜厚で得ることができる。即ち、触媒
ＣＶＤとバイアス触媒ＡＨＡ処理を繰り返すマルチ触媒
ＡＨＡ処理により、例えば触媒ＣＶＤで成膜された微結
晶シリコン含有アモルファスシリコン膜、アモルファス
シリコン及び微結晶シリコン含有多結晶シリコン等をバ
イアス触媒ＡＨＡ処理で多結晶性シリコン膜化し、更に
この多結晶性シリコンをシードとした触媒ＣＶＤで多結
晶性シリコン膜の気相成長、更にはバイアス触媒ＡＨＡ
処理を繰り返すので、高結晶化率、大粒径の多結晶性シ
リコン膜を形成することができる。
ニールと低級結晶性半導体薄膜の触媒ＣＶＤによる気相
成長とを目的とする膜厚となるまで繰り返すことによ
り、この半導体薄膜は既にバイアス触媒ＡＨＡ処理で多
結晶化された下地膜上に多結晶化され易い状態で成長し
易くなり、目的とする高結晶化率、高品質の多結晶性半
導体薄膜を所定の膜厚で得ることができる。即ち、触媒
ＣＶＤとバイアス触媒ＡＨＡ処理を繰り返すマルチ触媒
ＡＨＡ処理により、例えば触媒ＣＶＤで成膜された微結
晶シリコン含有アモルファスシリコン膜、アモルファス
シリコン及び微結晶シリコン含有多結晶シリコン等をバ
イアス触媒ＡＨＡ処理で多結晶性シリコン膜化し、更に
この多結晶性シリコンをシードとした触媒ＣＶＤで多結
晶性シリコン膜の気相成長、更にはバイアス触媒ＡＨＡ
処理を繰り返すので、高結晶化率、大粒径の多結晶性シ
リコン膜を形成することができる。
【０１０７】なお、上記の触媒ＣＶＤ又はバイアス触媒
ＣＶＤ及びバイアス触媒ＡＨＡ処理はいずれも、プラズ
マの発生なしに行えるので、プラズマによるダメージが
なく、低ストレスの生成膜が得られ、またプラズマＣＶ
Ｄ法に比べ、シンプルで安価な装置を実現できる。
ＣＶＤ及びバイアス触媒ＡＨＡ処理はいずれも、プラズ
マの発生なしに行えるので、プラズマによるダメージが
なく、低ストレスの生成膜が得られ、またプラズマＣＶ
Ｄ法に比べ、シンプルで安価な装置を実現できる。
【０１０８】図１３は、本実施の形態による上記のマル
チバイアス触媒ＡＨＡ処理（触媒ＣＶＤとバイアス触媒
ＡＨＡ処理の繰り返し）で得られた多結晶シリコン薄膜
のラマンスペクトルをその繰り返し回数等に応じて示す
ものである。この結果によれば、触媒ＣＶＤによるアモ
ルファス及び微結晶シリコン含有多結晶シリコンの堆積
（ｄｅｐｏ）時のガス流量をＳｉＨ4：Ｈ2＝５：５００
ＳＣＣＭ、触媒温度＝１８００℃、基板温度＝４００℃
とし、バイアス触媒ＡＨＡ処理の条件を各種とし、繰り
返し回数も変えたところ、この繰り返し回数を多くし、
かつ処理時間を長くし、処理時のＨ2流量を増加させる
と、サンプル＃１→＃２→＃３→＃４の順に、アモルフ
ァス（非晶質）や微結晶が減少し、多結晶層が増加する
こと（即ち、大粒径化、高結晶化すること）が明らかで
ある。尚、ここで、ＡＨＡ１は成膜前の基板表面のクリ
ーニング処理であり、本来のバイアス触媒ＡＨＡ処理は
ＡＨＡ２〜４である。
チバイアス触媒ＡＨＡ処理（触媒ＣＶＤとバイアス触媒
ＡＨＡ処理の繰り返し）で得られた多結晶シリコン薄膜
のラマンスペクトルをその繰り返し回数等に応じて示す
ものである。この結果によれば、触媒ＣＶＤによるアモ
ルファス及び微結晶シリコン含有多結晶シリコンの堆積
（ｄｅｐｏ）時のガス流量をＳｉＨ4：Ｈ2＝５：５００
ＳＣＣＭ、触媒温度＝１８００℃、基板温度＝４００℃
とし、バイアス触媒ＡＨＡ処理の条件を各種とし、繰り
返し回数も変えたところ、この繰り返し回数を多くし、
かつ処理時間を長くし、処理時のＨ2流量を増加させる
と、サンプル＃１→＃２→＃３→＃４の順に、アモルフ
ァス（非晶質）や微結晶が減少し、多結晶層が増加する
こと（即ち、大粒径化、高結晶化すること）が明らかで
ある。尚、ここで、ＡＨＡ１は成膜前の基板表面のクリ
ーニング処理であり、本来のバイアス触媒ＡＨＡ処理は
ＡＨＡ２〜４である。
【０１０９】また、図１４は、各サンプルについての結
晶化率を多結晶性シリコン中の微結晶の有無について比
較して示すものである。これによれば、結晶化率はサン
プル＃１→＃２→＃３→＃４の順に高くなり、かつ下地
が微結晶（Ｉｍ）を含む方が高くなることが分かる。
晶化率を多結晶性シリコン中の微結晶の有無について比
較して示すものである。これによれば、結晶化率はサン
プル＃１→＃２→＃３→＃４の順に高くなり、かつ下地
が微結晶（Ｉｍ）を含む方が高くなることが分かる。
【０１１０】これらの結果は、本発明に基づく処理が高
結晶化率、大粒径の多結晶性半導体薄膜の形成にとって
非常に優れた方法であることを示すものである。
結晶化率、大粒径の多結晶性半導体薄膜の形成にとって
非常に優れた方法であることを示すものである。
【０１１１】なお、本実施の形態において、上記の触媒
ＣＶＤでは、例えば０．４ｍｍφタングステンワイヤー
の触媒体及びこれを支持している例えば０．８ｍｍφモ
リブデンワイヤーの支持体（図示せず）の純度が問題と
なるが、従来の純度：３Ｎ（９９．９ｗｔ％）を４Ｎ
（９９．９９ｗｔ％）以上、好ましくは５Ｎ（９９．９
９９ｗｔ％）又はそれ以上に純度を上げることにより、
触媒ＣＶＤによる多結晶性シリコン膜中の鉄、ニッケ
ル、クロム等の重金属汚染を低減できることが実証され
ている。図１５（Ａ）は純度３Ｎでの膜中の鉄、ニッケ
ル、クロム等の重金属濃度を示すが、これを５Ｎに高め
ることによって図１５（Ｂ）に示すように鉄、ニッケ
ル、クロム等の重金属濃度を大幅に減らせることが判明
した。これにより、ＴＦＴ特性の向上が可能となる。
ＣＶＤでは、例えば０．４ｍｍφタングステンワイヤー
の触媒体及びこれを支持している例えば０．８ｍｍφモ
リブデンワイヤーの支持体（図示せず）の純度が問題と
なるが、従来の純度：３Ｎ（９９．９ｗｔ％）を４Ｎ
（９９．９９ｗｔ％）以上、好ましくは５Ｎ（９９．９
９９ｗｔ％）又はそれ以上に純度を上げることにより、
触媒ＣＶＤによる多結晶性シリコン膜中の鉄、ニッケ
ル、クロム等の重金属汚染を低減できることが実証され
ている。図１５（Ａ）は純度３Ｎでの膜中の鉄、ニッケ
ル、クロム等の重金属濃度を示すが、これを５Ｎに高め
ることによって図１５（Ｂ）に示すように鉄、ニッケ
ル、クロム等の重金属濃度を大幅に減らせることが判明
した。これにより、ＴＦＴ特性の向上が可能となる。
【０１１２】＜トップゲート型ＣＭＯＳＴＦＴの製造＞
次に、本実施の形態によるマルチバイアス触媒ＡＨＡ処
理を用いたトップゲート型多結晶性シリコンＣＭＯＳＴ
ＦＴの製造例を示す。
次に、本実施の形態によるマルチバイアス触媒ＡＨＡ処
理を用いたトップゲート型多結晶性シリコンＣＭＯＳＴ
ＦＴの製造例を示す。
【０１１３】まず、図１の（１）に示すように、ほうけ
い酸ガラス、アルミノけい酸ガラス、耐熱性樹脂、石英
ガラス、結晶化ガラスなどの絶縁基板１の少なくともＴ
ＦＴ形成領域に、プラズマＣＶＤ、減圧ＣＶＤ、常圧Ｃ
ＶＤ、触媒ＣＶＤ、高密度プラズマＣＶＤ、高密度触媒
ＣＶＤ等の気相成長法により、保護用の窒化シリコン膜
及び酸化シリコン膜の積層膜からなる保護膜１００を下
記の条件で形成する（以下、同様）。
い酸ガラス、アルミノけい酸ガラス、耐熱性樹脂、石英
ガラス、結晶化ガラスなどの絶縁基板１の少なくともＴ
ＦＴ形成領域に、プラズマＣＶＤ、減圧ＣＶＤ、常圧Ｃ
ＶＤ、触媒ＣＶＤ、高密度プラズマＣＶＤ、高密度触媒
ＣＶＤ等の気相成長法により、保護用の窒化シリコン膜
及び酸化シリコン膜の積層膜からなる保護膜１００を下
記の条件で形成する（以下、同様）。
【０１１４】この場合、ＴＦＴ形成のプロセス温度によ
ってガラス材質を使い分ける。 ２００〜５００℃の低温の場合：ほうけい酸、アルミノ
けい酸ガラス等のガラス基板（５００×６００×０．５
〜１．１μｍ厚）、耐熱性樹脂基板を用いてもよい。 ６００〜１０００℃の高温の場合：石英ガラス、結晶化
ガラス等の耐熱性ガラス基板（６〜１２インチφ、７０
０〜８００μｍ厚）を用いてもよい。保護膜用の窒化シ
リコン膜はガラス基板からのＮａイオンストップのため
に形成するが、合成石英ガラスを用いる場合は不要であ
る。
ってガラス材質を使い分ける。 ２００〜５００℃の低温の場合：ほうけい酸、アルミノ
けい酸ガラス等のガラス基板（５００×６００×０．５
〜１．１μｍ厚）、耐熱性樹脂基板を用いてもよい。 ６００〜１０００℃の高温の場合：石英ガラス、結晶化
ガラス等の耐熱性ガラス基板（６〜１２インチφ、７０
０〜８００μｍ厚）を用いてもよい。保護膜用の窒化シ
リコン膜はガラス基板からのＮａイオンストップのため
に形成するが、合成石英ガラスを用いる場合は不要であ
る。
【０１１５】また、触媒ＣＶＤを用いる場合、図５〜図
７、図８〜図１０に示したと同様の装置が使用可能であ
るが、触媒体の酸化劣化防止のために、水素系キャリア
ガスを供給して触媒体を所定温度（約１６００〜１８０
０℃、例えば約１７００℃）に加熱し、成膜後は触媒体
を問題ない温度まで冷却して水素系キャリアガスをカッ
トする必要がある。
７、図８〜図１０に示したと同様の装置が使用可能であ
るが、触媒体の酸化劣化防止のために、水素系キャリア
ガスを供給して触媒体を所定温度（約１６００〜１８０
０℃、例えば約１７００℃）に加熱し、成膜後は触媒体
を問題ない温度まで冷却して水素系キャリアガスをカッ
トする必要がある。
【０１１６】成膜条件としては、チャンバ内に水素系キ
ャリアガス（水素、アルゴン＋水素、ヘリウム＋水素、
ネオン＋水素等）を常時流し、流量と圧力、サセプタ温
度を下記の所定の値に制御する。 チャンバ内圧力：１〜１５Ｐａ程度、例えば１０Ｐａ サセプタ温度 ：３００℃ 水素系キャリアガス流量（混合ガスの場合、水素は７０
〜８０モル％）：１００〜１５０ＳＣＣＭ
ャリアガス（水素、アルゴン＋水素、ヘリウム＋水素、
ネオン＋水素等）を常時流し、流量と圧力、サセプタ温
度を下記の所定の値に制御する。 チャンバ内圧力：１〜１５Ｐａ程度、例えば１０Ｐａ サセプタ温度 ：３００℃ 水素系キャリアガス流量（混合ガスの場合、水素は７０
〜８０モル％）：１００〜１５０ＳＣＣＭ
【０１１７】また、窒化シリコン膜は、次の条件で５０
〜２００ｎｍの厚みに形成する。水素（Ｈ2）をキャリ
アガスとし、原料ガスとしてモノシラン（ＳｉＨ4）に
アンモニア（ＮＨ3）を適量比率で混合して形成。 Ｈ2流量：１００〜１５０ＳＣＣＭ、ＳｉＨ4流量：１０
〜２０ＳＣＣＭ、ＮＨ3流量：５０〜６０ＳＣＣＭ
〜２００ｎｍの厚みに形成する。水素（Ｈ2）をキャリ
アガスとし、原料ガスとしてモノシラン（ＳｉＨ4）に
アンモニア（ＮＨ3）を適量比率で混合して形成。 Ｈ2流量：１００〜１５０ＳＣＣＭ、ＳｉＨ4流量：１０
〜２０ＳＣＣＭ、ＮＨ3流量：５０〜６０ＳＣＣＭ
【０１１８】また、酸化シリコン膜は、次の条件で５０
〜１００ｎｍの厚みに形成する。水素（Ｈ2）をキャリ
アガス、原料ガスとしてモノシラン（ＳｉＨ4）にＨｅ
希釈Ｏ2を適量比率で混合して形成。 Ｈ2流量：１００〜１５０ＳＣＣＭ、ＳｉＨ4流量：１０
〜２０ＳＣＣＭ、Ｈｅ希釈Ｏ2流量：１〜２ＳＣＣＭ
〜１００ｎｍの厚みに形成する。水素（Ｈ2）をキャリ
アガス、原料ガスとしてモノシラン（ＳｉＨ4）にＨｅ
希釈Ｏ2を適量比率で混合して形成。 Ｈ2流量：１００〜１５０ＳＣＣＭ、ＳｉＨ4流量：１０
〜２０ＳＣＣＭ、Ｈｅ希釈Ｏ2流量：１〜２ＳＣＣＭ
【０１１９】次いで、図１の（２）、（３）に示すよう
に、触媒ＣＶＤ（又はバイアス触媒ＣＶＤ）及びバイア
ス触媒ＡＨＡ処理によって、室温〜５５０℃、例えば３
００℃の基板１上に、例えば周期表IV族元素、例えば錫
を１０18〜１０20ａｔｏｍｓ／ｃｃドープした（これは
ＣＶＤ時又は成膜後のイオン注入又はイオンドーピング
法によってドープしてよい。）低級結晶性シリコン膜７
Ａ、更には多結晶性シリコン膜７を５０ｎｍ厚に形成す
る。但し、この錫のドーピングは必ずしも必要ではない
（以下、同様）。
に、触媒ＣＶＤ（又はバイアス触媒ＣＶＤ）及びバイア
ス触媒ＡＨＡ処理によって、室温〜５５０℃、例えば３
００℃の基板１上に、例えば周期表IV族元素、例えば錫
を１０18〜１０20ａｔｏｍｓ／ｃｃドープした（これは
ＣＶＤ時又は成膜後のイオン注入又はイオンドーピング
法によってドープしてよい。）低級結晶性シリコン膜７
Ａ、更には多結晶性シリコン膜７を５０ｎｍ厚に形成す
る。但し、この錫のドーピングは必ずしも必要ではない
（以下、同様）。
【０１２０】この場合、図５〜図７に示した装置を用
い、まず図１の（２）のように、上記の触媒ＣＶＤによ
り下記の条件で低級結晶性半導体薄膜としての例えば錫
ドープの低級結晶性シリコン膜７Ａを気相成長させ、し
かる後に図１の（３）のように下記の条件でバイアス触
媒ＡＨＡ処理を行ってアニールし、低級結晶性シリコン
を多結晶化し、必要あればこれらの触媒ＣＶＤとバイア
ス触媒ＡＨＡ処理とを繰り返して５０ｎｍ厚の多結晶性
シリコン膜７を形成する。例えば、触媒ＣＶＤで１０〜
３０ｎｍ厚の膜を成長させ、バイアス触媒ＡＨＡ処理
後、触媒ＣＶＤで１０〜３０ｎｍ厚の膜を成長させ、更
にバイアス触媒ＡＨＡ処理後に、触媒ＣＶＤで１０〜３
０ｎｍ厚の膜を成長させて、最終的に目的とする膜厚の
多結晶性シリコン膜を得る。
い、まず図１の（２）のように、上記の触媒ＣＶＤによ
り下記の条件で低級結晶性半導体薄膜としての例えば錫
ドープの低級結晶性シリコン膜７Ａを気相成長させ、し
かる後に図１の（３）のように下記の条件でバイアス触
媒ＡＨＡ処理を行ってアニールし、低級結晶性シリコン
を多結晶化し、必要あればこれらの触媒ＣＶＤとバイア
ス触媒ＡＨＡ処理とを繰り返して５０ｎｍ厚の多結晶性
シリコン膜７を形成する。例えば、触媒ＣＶＤで１０〜
３０ｎｍ厚の膜を成長させ、バイアス触媒ＡＨＡ処理
後、触媒ＣＶＤで１０〜３０ｎｍ厚の膜を成長させ、更
にバイアス触媒ＡＨＡ処理後に、触媒ＣＶＤで１０〜３
０ｎｍ厚の膜を成長させて、最終的に目的とする膜厚の
多結晶性シリコン膜を得る。
【０１２１】触媒ＣＶＤによる錫及びアモルファスシリ
コン含有微結晶シリコンの成膜：水素（Ｈ2）をキャリ
アガス、原料ガスとしてモノシラン（ＳｉＨ4）、水素
化錫（ＳｎＨ4）を適量比率で混合して形成。Ｈ2流量：
１００〜１５０ＳＣ ＣＭ、ＳｉＨ4流量：１０〜２０
ＳＣＣＭ、ＳｎＨ4流量：１０〜２０ＳＣＣＭ 。この
時、原料ガスのシラン系ガス（シラン又はジシラン又は
トリシラン等） に、ｎ型のリン又はひ素又はアンチモ
ン等を適量混入したり、又はｐ型のボロ ン等を適量混
入することにより、任意のｎ又はｐ型不純物キャリア濃
度の錫含 有又は非含有のシリコン膜を形成してもよ
い。 ｎ型化の場合：ホスフィン（ＰＨ3）、アルシン（Ａｓ
Ｈ3）、スチビン（ＳｂＨ3） ｐ型化の場合：ジボラン（Ｂ2Ｈ6）
コン含有微結晶シリコンの成膜：水素（Ｈ2）をキャリ
アガス、原料ガスとしてモノシラン（ＳｉＨ4）、水素
化錫（ＳｎＨ4）を適量比率で混合して形成。Ｈ2流量：
１００〜１５０ＳＣ ＣＭ、ＳｉＨ4流量：１０〜２０
ＳＣＣＭ、ＳｎＨ4流量：１０〜２０ＳＣＣＭ 。この
時、原料ガスのシラン系ガス（シラン又はジシラン又は
トリシラン等） に、ｎ型のリン又はひ素又はアンチモ
ン等を適量混入したり、又はｐ型のボロ ン等を適量混
入することにより、任意のｎ又はｐ型不純物キャリア濃
度の錫含 有又は非含有のシリコン膜を形成してもよ
い。 ｎ型化の場合：ホスフィン（ＰＨ3）、アルシン（Ａｓ
Ｈ3）、スチビン（ＳｂＨ3） ｐ型化の場合：ジボラン（Ｂ2Ｈ6）
【０１２２】バイアス触媒ＣＶＤは、バイアス電界又は
／及び磁界の作用下で触媒ＣＶＤを行うが、例えばこの
バイアス電界は、次のいずれかの電圧印加によって形成
できる。 １）直流電圧（例えば５００Ｖ） ２）低周波電圧（例えば５００ＶP-P／２６ｋＨｚ） ３）高周波電圧（例えば５００ＶP-P／１３．５６ＭＨ
ｚ） ４）低周波電圧に高周波電圧を重複させた電圧（例えば
５００ＶP-P／２６ｋＨｚ＋２００ＶP-P／１３．５６Ｍ
Ｈｚ） ５）直流電圧に低周波電圧を重複させた電圧（例えば５
００Ｖ＋２００ＶP-P／２６ｋＨｚ） ６）直流電圧に高周波電圧を重複させた電圧（例えば５
００Ｖ＋２００ＶP-P／１３．５６ＭＨｚ） ７）直流電圧に低周波電圧と高周波電圧を重複させた電
圧（例えば５００Ｖ＋１００ＶP-P／２６ｋＨｚ＋１０
０ＶP-P／１３．５６ＭＨｚ）
／及び磁界の作用下で触媒ＣＶＤを行うが、例えばこの
バイアス電界は、次のいずれかの電圧印加によって形成
できる。 １）直流電圧（例えば５００Ｖ） ２）低周波電圧（例えば５００ＶP-P／２６ｋＨｚ） ３）高周波電圧（例えば５００ＶP-P／１３．５６ＭＨ
ｚ） ４）低周波電圧に高周波電圧を重複させた電圧（例えば
５００ＶP-P／２６ｋＨｚ＋２００ＶP-P／１３．５６Ｍ
Ｈｚ） ５）直流電圧に低周波電圧を重複させた電圧（例えば５
００Ｖ＋２００ＶP-P／２６ｋＨｚ） ６）直流電圧に高周波電圧を重複させた電圧（例えば５
００Ｖ＋２００ＶP-P／１３．５６ＭＨｚ） ７）直流電圧に低周波電圧と高周波電圧を重複させた電
圧（例えば５００Ｖ＋１００ＶP-P／２６ｋＨｚ＋１０
０ＶP-P／１３．５６ＭＨｚ）
【０１２３】バイアス触媒ＡＨＡ処理：バイアス触媒Ａ
ＨＡ処理は、バイアス触媒ＣＶＤにおいて原料ガスを供
給しない方法であり、具体的には、減圧下で、水素系キ
ャリアガスをガス流量３００〜１０００ＳＣＣＭ、ガス
圧１０〜５０Ｐａで供給して触媒体を所定温度（約１６
００〜１８００℃、例えば約１７００℃）に加熱し、大
量の高温の水素分子／水素原子／活性化水素イオン等の
水素系活性種を発生させ、これらをグロー放電開始電圧
以下の電界又は／及び磁界の作用による指向性運動エネ
ルギーの付与下で、基板上に形成した例えば錫含有のア
モルファスシリコン含有微結晶シリコン膜に吹き付け
る。これにより、大量の高温の水素系分子／水素系原子
／活性化水素イオン等の水素系活性種が有する熱エネル
ギーがそれらの膜に移動して、それらの膜温度を分布性
良く上昇させ、水素系活性種の作用によるアモルファス
成分の選択的エッチングによりアモルファスシリコン含
有微結晶シリコン膜は多結晶化し、多結晶性シリコン膜
は高結晶化して、大粒径の多結晶性シリコン膜化し、更
にIV族元素の錫含有の効果によりその結晶粒界に存在す
る不整及びストレスを低減し、高キャリア移動度及び高
品質の多結晶性シリコン膜を形成することができる。
ＨＡ処理は、バイアス触媒ＣＶＤにおいて原料ガスを供
給しない方法であり、具体的には、減圧下で、水素系キ
ャリアガスをガス流量３００〜１０００ＳＣＣＭ、ガス
圧１０〜５０Ｐａで供給して触媒体を所定温度（約１６
００〜１８００℃、例えば約１７００℃）に加熱し、大
量の高温の水素分子／水素原子／活性化水素イオン等の
水素系活性種を発生させ、これらをグロー放電開始電圧
以下の電界又は／及び磁界の作用による指向性運動エネ
ルギーの付与下で、基板上に形成した例えば錫含有のア
モルファスシリコン含有微結晶シリコン膜に吹き付け
る。これにより、大量の高温の水素系分子／水素系原子
／活性化水素イオン等の水素系活性種が有する熱エネル
ギーがそれらの膜に移動して、それらの膜温度を分布性
良く上昇させ、水素系活性種の作用によるアモルファス
成分の選択的エッチングによりアモルファスシリコン含
有微結晶シリコン膜は多結晶化し、多結晶性シリコン膜
は高結晶化して、大粒径の多結晶性シリコン膜化し、更
にIV族元素の錫含有の効果によりその結晶粒界に存在す
る不整及びストレスを低減し、高キャリア移動度及び高
品質の多結晶性シリコン膜を形成することができる。
【０１２４】上記のバイアス電界又は／及び磁界は、例
えばバイアス電界の場合は次のいずれかの電圧印加によ
って形成できる。 １）直流電圧（例えば５００Ｖ） ２）低周波電圧（例えば５００ＶP-P／２６ｋＨｚ） ３）高周波電圧（例えば５００ＶP-P／１３．５６ＭＨ
ｚ） ４）低周波電圧に高周波電圧を重複させた電圧（例えば
５００ＶP-P／２６ｋＨｚ＋２００ＶP-P／１３．５６Ｍ
Ｈｚ） ５）直流電圧に低周波電圧を重複させた電圧（例えば５
００Ｖ＋２００ＶP-P／２６ｋＨｚ） ６）直流電圧に高周波電圧を重複させた電圧（例えば５
００Ｖ＋２００ＶP-P／１３．５６ＭＨｚ） ７）直流電圧に低周波電圧と高周波電圧を重複させた電
圧（例えば５００Ｖ＋１００ＶP-P／２６ｋＨｚ＋１０
０ＶP-P／１３．５６ＭＨｚ）
えばバイアス電界の場合は次のいずれかの電圧印加によ
って形成できる。 １）直流電圧（例えば５００Ｖ） ２）低周波電圧（例えば５００ＶP-P／２６ｋＨｚ） ３）高周波電圧（例えば５００ＶP-P／１３．５６ＭＨ
ｚ） ４）低周波電圧に高周波電圧を重複させた電圧（例えば
５００ＶP-P／２６ｋＨｚ＋２００ＶP-P／１３．５６Ｍ
Ｈｚ） ５）直流電圧に低周波電圧を重複させた電圧（例えば５
００Ｖ＋２００ＶP-P／２６ｋＨｚ） ６）直流電圧に高周波電圧を重複させた電圧（例えば５
００Ｖ＋２００ＶP-P／１３．５６ＭＨｚ） ７）直流電圧に低周波電圧と高周波電圧を重複させた電
圧（例えば５００Ｖ＋１００ＶP-P／２６ｋＨｚ＋１０
０ＶP-P／１３．５６ＭＨｚ）
【０１２５】また、上記の水素系活性種は、多結晶性シ
リコン等の膜上又は膜内にシリコン酸化物が存在したと
きにこれと還元反応してＳｉＯ等を生成し、蒸発させる
ので、それらの膜上又は膜内のシリコン酸化物を減少／
除去させることができ、高移動度及び高品質の多結晶性
シリコン膜を形成できる。このバイアス触媒ＡＨＡ処理
（又は触媒ＡＨＡ処理）を後述のゲートチャンネル／ソ
ース／ドレイン形成後に行うと、大量の高温の水素系活
性種が有する熱エネルギーがそれらの膜に移動して、そ
れらの膜温度を上昇させ、結晶化促進と同時にゲートチ
ャンネル／ソース／ドレインに注入されキャリア不純物
（燐、ひ素、ボロンイオン等）が活性化される。
リコン等の膜上又は膜内にシリコン酸化物が存在したと
きにこれと還元反応してＳｉＯ等を生成し、蒸発させる
ので、それらの膜上又は膜内のシリコン酸化物を減少／
除去させることができ、高移動度及び高品質の多結晶性
シリコン膜を形成できる。このバイアス触媒ＡＨＡ処理
（又は触媒ＡＨＡ処理）を後述のゲートチャンネル／ソ
ース／ドレイン形成後に行うと、大量の高温の水素系活
性種が有する熱エネルギーがそれらの膜に移動して、そ
れらの膜温度を上昇させ、結晶化促進と同時にゲートチ
ャンネル／ソース／ドレインに注入されキャリア不純物
（燐、ひ素、ボロンイオン等）が活性化される。
【０１２６】なお、プラズマＣＶＤ法によってアモルフ
ァスシリコン含有微結晶シリコン膜等を形成した場合、
膜中に１０〜２０％の水素が含有されるが、上記のバイ
アス触媒ＡＨＡ処理によって減少／除去することがで
き、多結晶性シリコン膜化し、高移動度及び高品質の多
結晶性シリコン膜を形成する。また、水素系活性種が微
結晶シリコン又は多結晶性シリコン等の膜上、又は膜内
にシリコン酸化物が存在したときに、これと反応してＳ
ｉＯを生成して蒸発させるので、それらの膜上又は膜内
のシリコン酸化物を減少／除去させることができ、高キ
ャリア移動度及び高品質の多結晶性シリコン膜を形成で
きる。
ァスシリコン含有微結晶シリコン膜等を形成した場合、
膜中に１０〜２０％の水素が含有されるが、上記のバイ
アス触媒ＡＨＡ処理によって減少／除去することがで
き、多結晶性シリコン膜化し、高移動度及び高品質の多
結晶性シリコン膜を形成する。また、水素系活性種が微
結晶シリコン又は多結晶性シリコン等の膜上、又は膜内
にシリコン酸化物が存在したときに、これと反応してＳ
ｉＯを生成して蒸発させるので、それらの膜上又は膜内
のシリコン酸化物を減少／除去させることができ、高キ
ャリア移動度及び高品質の多結晶性シリコン膜を形成で
きる。
【０１２７】なお、上記の各膜を同一のチャンバで形成
する場合は、水素系キャリアガスを常時供給し、触媒体
を所定温度に加熱してスタンバイをしておき、次のよう
に処理してよい。
する場合は、水素系キャリアガスを常時供給し、触媒体
を所定温度に加熱してスタンバイをしておき、次のよう
に処理してよい。
【０１２８】モノシランにアンモニアを適当比率で混合
して所定膜厚の窒化シリコン膜を形成し、前の原料ガス
を十分に排出した後に、連続してモノシランとＨｅ希釈
Ｏ2を適当比率で混合して所定膜厚の酸化シリコン膜を
形成し、前の原料ガス等を十分に排出した後に、連続し
てモノシランとＳｎＨ4を適量比率で混合して所定膜厚
の錫含有アモルファスシリコン含有微結晶シリコン膜を
形成し、前の原料ガスを十分に排出した後に、連続して
原料ガスをカットしてバイアス触媒ＡＨＡ処理により多
結晶性シリコン膜を形成し、必要に応じて前の原料ガス
を十分に排出した後に、連続してモノシランとＨｅ希釈
Ｏ2を適当比率で混合して所定膜厚の酸化シリコン膜を
形成する。成膜後は原料ガスをカットし、触媒体を問題
ない温度まで冷却して水素系キャリアガスをカットす
る。この時、絶縁性薄膜形成時の原料ガスは傾斜減少又
は傾斜増加させて、傾斜接合の膜としてもよい。
して所定膜厚の窒化シリコン膜を形成し、前の原料ガス
を十分に排出した後に、連続してモノシランとＨｅ希釈
Ｏ2を適当比率で混合して所定膜厚の酸化シリコン膜を
形成し、前の原料ガス等を十分に排出した後に、連続し
てモノシランとＳｎＨ4を適量比率で混合して所定膜厚
の錫含有アモルファスシリコン含有微結晶シリコン膜を
形成し、前の原料ガスを十分に排出した後に、連続して
原料ガスをカットしてバイアス触媒ＡＨＡ処理により多
結晶性シリコン膜を形成し、必要に応じて前の原料ガス
を十分に排出した後に、連続してモノシランとＨｅ希釈
Ｏ2を適当比率で混合して所定膜厚の酸化シリコン膜を
形成する。成膜後は原料ガスをカットし、触媒体を問題
ない温度まで冷却して水素系キャリアガスをカットす
る。この時、絶縁性薄膜形成時の原料ガスは傾斜減少又
は傾斜増加させて、傾斜接合の膜としてもよい。
【０１２９】或いは、それぞれ独立したチャンバで形成
する場合は、各チャンバ内に水素系キャリアガスを常時
供給し、触媒体を所定温度に加熱してスタンバイしてお
き、次のように処理してよい。Ａチャンバに移し、モノ
シランにアンモニアを適量比率で混合して所定膜厚の窒
化シリコン膜を形成する。次にＢチャンバに移し、モノ
シランにＨｅ希釈Ｏ2を適量比率で混合して酸化シリコ
ン膜を形成する。次にＣチャンバに移し、モノシランと
ＳｎＨ4を適量比率で混合して錫含有のアモルファスシ
リコン含有微結晶シリコン膜を形成し、連続して（或い
は別のチャンバで）水素系キャリアガスのみによるバイ
アス触媒ＡＨＡ処理により多結晶性シリコン膜を形成す
る。必要に応じて次にＢチャンバに移し、モノシランに
Ｈｅ希釈Ｏ2を適量比率で混合して酸化シリコン膜を形
成する。成膜後は原料ガスをカットし、触媒体を問題な
い温度まで冷却して水素系キャリアガスをカットする。
この時に、それぞれのチャンバ内に水素系キャリアガス
とそれぞれの原料ガスを常時供給して、スタンバイの状
態にしておいてもよい。
する場合は、各チャンバ内に水素系キャリアガスを常時
供給し、触媒体を所定温度に加熱してスタンバイしてお
き、次のように処理してよい。Ａチャンバに移し、モノ
シランにアンモニアを適量比率で混合して所定膜厚の窒
化シリコン膜を形成する。次にＢチャンバに移し、モノ
シランにＨｅ希釈Ｏ2を適量比率で混合して酸化シリコ
ン膜を形成する。次にＣチャンバに移し、モノシランと
ＳｎＨ4を適量比率で混合して錫含有のアモルファスシ
リコン含有微結晶シリコン膜を形成し、連続して（或い
は別のチャンバで）水素系キャリアガスのみによるバイ
アス触媒ＡＨＡ処理により多結晶性シリコン膜を形成す
る。必要に応じて次にＢチャンバに移し、モノシランに
Ｈｅ希釈Ｏ2を適量比率で混合して酸化シリコン膜を形
成する。成膜後は原料ガスをカットし、触媒体を問題な
い温度まで冷却して水素系キャリアガスをカットする。
この時に、それぞれのチャンバ内に水素系キャリアガス
とそれぞれの原料ガスを常時供給して、スタンバイの状
態にしておいてもよい。
【０１３０】そして次に、多結晶性シリコン膜７をソー
ス、チャンネル及びドレイン領域とするＭＯＳＴＦＴの
作製を行なう。
ス、チャンネル及びドレイン領域とするＭＯＳＴＦＴの
作製を行なう。
【０１３１】即ち、図２の（４）に示すように、汎用フ
ォトリソグラフィ及びエッチングにより多結晶性シリコ
ン膜７をアイランド化した後、ｎＭＯＳＴＦＴ用のチャ
ンネル領域の不純物濃度制御によるしきい値（Ｖth）の
最適化のために、ｐＭＯＳＴＦＴ部をフォトレジスト９
でマスクし、イオン注入又はイオンドーピングによりｐ
型不純物イオン（例えばボロンイオン）１０を例えば５
×１０11ａｔｏｍｓ／ｃｍ2のドーズ量でドーピング
し、１×１０17ａｔｏｍｓ／ｃｃのアクセプタ濃度に設
定し、多結晶性シリコン膜７の導電型をｐ型化した多結
晶性シリコン膜１１とする。なお、このとき、必要に応
じて、ダイオード、コンデンサ、インダクタンス、抵抗
等の領域を形成してもよく、このためには、汎用フォト
リソグラフィ及びエッチング技術により、表示領域のｎ
ＭＯＳＴＦＴ部と、周辺駆動回路領域のｎＭＯＳＴＦＴ
部とｐＭＯＳＴＦＴ部を所定パターンのフォトレジスト
でマスクし、ＣＦ4等でドライエッチングし、フォトレ
ジストを剥離除去する。
ォトリソグラフィ及びエッチングにより多結晶性シリコ
ン膜７をアイランド化した後、ｎＭＯＳＴＦＴ用のチャ
ンネル領域の不純物濃度制御によるしきい値（Ｖth）の
最適化のために、ｐＭＯＳＴＦＴ部をフォトレジスト９
でマスクし、イオン注入又はイオンドーピングによりｐ
型不純物イオン（例えばボロンイオン）１０を例えば５
×１０11ａｔｏｍｓ／ｃｍ2のドーズ量でドーピング
し、１×１０17ａｔｏｍｓ／ｃｃのアクセプタ濃度に設
定し、多結晶性シリコン膜７の導電型をｐ型化した多結
晶性シリコン膜１１とする。なお、このとき、必要に応
じて、ダイオード、コンデンサ、インダクタンス、抵抗
等の領域を形成してもよく、このためには、汎用フォト
リソグラフィ及びエッチング技術により、表示領域のｎ
ＭＯＳＴＦＴ部と、周辺駆動回路領域のｎＭＯＳＴＦＴ
部とｐＭＯＳＴＦＴ部を所定パターンのフォトレジスト
でマスクし、ＣＦ4等でドライエッチングし、フォトレ
ジストを剥離除去する。
【０１３２】次いで、図２の（５）に示すように、ｐＭ
ＯＳＴＦＴ用のチャンネル領域の不純物濃度制御による
Ｖthの最適化のために、今度はｎＭＯＳＴＦＴ部をフォ
トレジスト１２でマスクし、イオン注入又はイオンドー
ピングによりｎ型不純物イオン（例えば燐イオン）１３
を例えば１×１０12ａｔｏｍｓ／ｃｍ2のドーズ量でド
ーピングし、２×１０17ａｔｏｍｓ／ｃｃのドナー濃度
に設定し、多結晶性シリコン膜７の導電型をｎ型化した
多結晶性シリコン膜１４とする。
ＯＳＴＦＴ用のチャンネル領域の不純物濃度制御による
Ｖthの最適化のために、今度はｎＭＯＳＴＦＴ部をフォ
トレジスト１２でマスクし、イオン注入又はイオンドー
ピングによりｎ型不純物イオン（例えば燐イオン）１３
を例えば１×１０12ａｔｏｍｓ／ｃｍ2のドーズ量でド
ーピングし、２×１０17ａｔｏｍｓ／ｃｃのドナー濃度
に設定し、多結晶性シリコン膜７の導電型をｎ型化した
多結晶性シリコン膜１４とする。
【０１３３】次いで、図３の（６）に示すように、必要
あれば結晶化促進と膜中の不純物の活性化のために上記
の触媒ＡＨＡ処理又はバイアス触媒ＡＨＡ処理を行なっ
た後、触媒ＣＶＤ又はバイアス触媒ＣＶＤ等によりゲー
ト絶縁膜の酸化シリコン膜５０ｎｍ厚８を形成した後、
ゲート電極材料としてのリンドープド多結晶シリコン膜
１５を例えば２〜２０ＳＣＣＭのＰＨ3及び２０ＳＣＣ
Ｍのモノシランの供給下での上記と同様の触媒ＣＶＤ法
によって厚さ例えば４００ｎｍ厚に堆積させる。
あれば結晶化促進と膜中の不純物の活性化のために上記
の触媒ＡＨＡ処理又はバイアス触媒ＡＨＡ処理を行なっ
た後、触媒ＣＶＤ又はバイアス触媒ＣＶＤ等によりゲー
ト絶縁膜の酸化シリコン膜５０ｎｍ厚８を形成した後、
ゲート電極材料としてのリンドープド多結晶シリコン膜
１５を例えば２〜２０ＳＣＣＭのＰＨ3及び２０ＳＣＣ
Ｍのモノシランの供給下での上記と同様の触媒ＣＶＤ法
によって厚さ例えば４００ｎｍ厚に堆積させる。
【０１３４】次いで、図３の（７）に示すように、フォ
トレジスト１６を所定パターンに形成し、これをマスク
にしてリンドープド多結晶シリコン膜１５をゲート電極
形状にパターニングし、更に、必要に応じてフォトレジ
スト１６の除去後に図３の（８）に示すように、例えば
触媒ＣＶＤ等によりゲート電極用保護膜の酸化シリコン
膜１７を２０〜３０ｎｍ厚に形成する。
トレジスト１６を所定パターンに形成し、これをマスク
にしてリンドープド多結晶シリコン膜１５をゲート電極
形状にパターニングし、更に、必要に応じてフォトレジ
スト１６の除去後に図３の（８）に示すように、例えば
触媒ＣＶＤ等によりゲート電極用保護膜の酸化シリコン
膜１７を２０〜３０ｎｍ厚に形成する。
【０１３５】次いで、図３の（９）に示すように、ｐＭ
ＯＳＴＦＴ部をフォトレジスト１８でマスクし、イオン
注入又はイオンドーピングによりｎ型不純物である例え
ば燐イオン１９を例えば１×１０15ａｔｏｍｓ／ｃｍ2
のドーズ量でドーピングし、２×１０20ａｔｏｍｓ／ｃ
ｃのドナー濃度に設定し、ｎＭＯＳＴＦＴのｎ+型ソー
ス領域２０及びドレイン領域２１をそれぞれ形成する。
ＯＳＴＦＴ部をフォトレジスト１８でマスクし、イオン
注入又はイオンドーピングによりｎ型不純物である例え
ば燐イオン１９を例えば１×１０15ａｔｏｍｓ／ｃｍ2
のドーズ量でドーピングし、２×１０20ａｔｏｍｓ／ｃ
ｃのドナー濃度に設定し、ｎＭＯＳＴＦＴのｎ+型ソー
ス領域２０及びドレイン領域２１をそれぞれ形成する。
【０１３６】次いで、図４の（１０）に示すように、ｎ
ＭＯＳＴＦＴ部をフォトレジスト２２でマスクし、イオ
ン注入又はイオンドーピングによりｐ型不純物である例
えばボロンイオン２３を例えば１×１０15ａｔｏｍｓ／
ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍ
ｓ／ｃｃのアクセプタ濃度に設定し、ｐＭＯＳＴＦＴの
ｐ+型ソース領域２４及びドレイン領域２５をそれぞれ
形成する。
ＭＯＳＴＦＴ部をフォトレジスト２２でマスクし、イオ
ン注入又はイオンドーピングによりｐ型不純物である例
えばボロンイオン２３を例えば１×１０15ａｔｏｍｓ／
ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍ
ｓ／ｃｃのアクセプタ濃度に設定し、ｐＭＯＳＴＦＴの
ｐ+型ソース領域２４及びドレイン領域２５をそれぞれ
形成する。
【０１３７】こうしてゲート、ソース及びドレインを形
成するが、これらは上記したプロセス以外の方法で形成
することが可能である。
成するが、これらは上記したプロセス以外の方法で形成
することが可能である。
【０１３８】即ち、図１の（３）の工程後に、多結晶性
シリコン膜７をｐＭＯＳＴＦＴとｎＭＯＳＴＦＴ領域に
アイランド化し、ｐＭＯＳＴＦＴ領域にイオン注入又は
イオンドーピングでｎ型不純物、例えば燐イオンを１×
１０12ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、
２×１０17ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ｎ
ＭＯＳＴＦＴ領域にｐ型不純物、例えばボロンイオンを
５×１０11ａｔｏｍｓ／ｃｍ2のドーズ量でドーピング
し、１×１０17ａｔｏｍｓ／ｃｃのアクセプタ濃度に設
定し、各チャンネル領域の不純物濃度を制御し、Ｖthを
最適化する。
シリコン膜７をｐＭＯＳＴＦＴとｎＭＯＳＴＦＴ領域に
アイランド化し、ｐＭＯＳＴＦＴ領域にイオン注入又は
イオンドーピングでｎ型不純物、例えば燐イオンを１×
１０12ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、
２×１０17ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ｎ
ＭＯＳＴＦＴ領域にｐ型不純物、例えばボロンイオンを
５×１０11ａｔｏｍｓ／ｃｍ2のドーズ量でドーピング
し、１×１０17ａｔｏｍｓ／ｃｃのアクセプタ濃度に設
定し、各チャンネル領域の不純物濃度を制御し、Ｖthを
最適化する。
【０１３９】しかる後、必要あれば膜中の不純物のイオ
ン活性化のために触媒ＡＨＡ処理又はバイアス触媒ＡＨ
Ａ処理を行った後、ゲート絶縁膜として酸化シリコン膜
を形成するが、必要に応じて連続して窒化シリコン膜と
酸化シリコン膜を形成する。即ち、必要に応じて、触媒
ＡＨＡ処理又はバイアス触媒ＡＨＡ処理後に連続して触
媒ＣＶＤ又はバイアス触媒ＣＶＤ法により、水素系キャ
リアガスとモノシランにＨｅ希釈Ｏ2を適量比率で混合
して酸化シリコン膜８を２０〜３０ｎｍ厚に形成し、必
要に応じて水素系キャリアガスとモノシランにＮＨ3を
適量比率で混合して窒化シリコン膜を１０〜２０ｎｍ厚
に形成し、更に前記の条件で酸化シリコン膜を２０〜３
０ｎｍ厚に形成する。
ン活性化のために触媒ＡＨＡ処理又はバイアス触媒ＡＨ
Ａ処理を行った後、ゲート絶縁膜として酸化シリコン膜
を形成するが、必要に応じて連続して窒化シリコン膜と
酸化シリコン膜を形成する。即ち、必要に応じて、触媒
ＡＨＡ処理又はバイアス触媒ＡＨＡ処理後に連続して触
媒ＣＶＤ又はバイアス触媒ＣＶＤ法により、水素系キャ
リアガスとモノシランにＨｅ希釈Ｏ2を適量比率で混合
して酸化シリコン膜８を２０〜３０ｎｍ厚に形成し、必
要に応じて水素系キャリアガスとモノシランにＮＨ3を
適量比率で混合して窒化シリコン膜を１０〜２０ｎｍ厚
に形成し、更に前記の条件で酸化シリコン膜を２０〜３
０ｎｍ厚に形成する。
【０１４０】なお、上記のゲート電極の形成に代えて、
全面にＭｏ−Ｔａ合金等の耐熱性金属のスパッタ膜４０
０〜５００ｎｍ厚を形成し、汎用フォトリソグラフィ及
びエッチング技術により、ｎＭＯＳＴＦＴ及びｐＭＯＳ
ＴＦＴのゲート電極を形成する。
全面にＭｏ−Ｔａ合金等の耐熱性金属のスパッタ膜４０
０〜５００ｎｍ厚を形成し、汎用フォトリソグラフィ及
びエッチング技術により、ｎＭＯＳＴＦＴ及びｐＭＯＳ
ＴＦＴのゲート電極を形成する。
【０１４１】そして、次に、汎用フォトリソグラフィ技
術により、フォトレジストマスクで各ソース／ドレイン
領域を形成する。ｎＭＯＳＴＦＴの場合、イオン注入又
はイオンドーピング法によりｎ型不純物、例えばひ素、
燐イオンを１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量で
ドーピングし、２×１０20ａｔｏｍｓ／ｃｃのドナー濃
度に設定し、ｐＭＯＳＴＦＴの場合、イオン注入又はイ
オンドーピング法によりｐ型不純物、例えばボロンイオ
ンを１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量でドーピ
ングし、２×１０20ａｔｏｍｓ／ｃｃのアクセプタ濃度
に設定する。
術により、フォトレジストマスクで各ソース／ドレイン
領域を形成する。ｎＭＯＳＴＦＴの場合、イオン注入又
はイオンドーピング法によりｎ型不純物、例えばひ素、
燐イオンを１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量で
ドーピングし、２×１０20ａｔｏｍｓ／ｃｃのドナー濃
度に設定し、ｐＭＯＳＴＦＴの場合、イオン注入又はイ
オンドーピング法によりｐ型不純物、例えばボロンイオ
ンを１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量でドーピ
ングし、２×１０20ａｔｏｍｓ／ｃｃのアクセプタ濃度
に設定する。
【０１４２】次いで、図４の（１１）に示すように、全
面に上記したと同様の触媒ＣＶＤ又はバイアス触媒ＣＶ
Ｄ法によって、水素系キャリアガス１５０ＳＣＣＭを共
通として、１〜２ＳＣＣＭのヘリウムガス希釈のＯ2、
１５〜２０ＳＣＣＭのモノシラン供給下で酸化シリコン
膜２６を例えば１００〜２００ｎｍ厚に、１〜２０ＳＣ
ＣＭのＰＨ3、１〜２ＳＣＣＭのヘリウム希釈のＯ2、１
５〜２０ＳＣＣＭのモノシラン供給下でフォスフィンシ
リケートガラス（ＰＳＧ）膜２７を３００〜４００ｎｍ
厚に形成し、５０〜６０ＳＣＣＭのＮＨ3、１５〜２０
ＳＣＣＭのモノシラン供給下で窒化シリコン膜２８を例
えば１００〜２００ｎｍ厚に形成し、積層絶縁膜を形成
する。その後に、例えば約１０００℃で２０〜３０秒の
ＲＴＡ（Rapid Thermal Anneal）処理でイオン活性化さ
せ、各領域に設定したキャリア不純物濃度とする。
面に上記したと同様の触媒ＣＶＤ又はバイアス触媒ＣＶ
Ｄ法によって、水素系キャリアガス１５０ＳＣＣＭを共
通として、１〜２ＳＣＣＭのヘリウムガス希釈のＯ2、
１５〜２０ＳＣＣＭのモノシラン供給下で酸化シリコン
膜２６を例えば１００〜２００ｎｍ厚に、１〜２０ＳＣ
ＣＭのＰＨ3、１〜２ＳＣＣＭのヘリウム希釈のＯ2、１
５〜２０ＳＣＣＭのモノシラン供給下でフォスフィンシ
リケートガラス（ＰＳＧ）膜２７を３００〜４００ｎｍ
厚に形成し、５０〜６０ＳＣＣＭのＮＨ3、１５〜２０
ＳＣＣＭのモノシラン供給下で窒化シリコン膜２８を例
えば１００〜２００ｎｍ厚に形成し、積層絶縁膜を形成
する。その後に、例えば約１０００℃で２０〜３０秒の
ＲＴＡ（Rapid Thermal Anneal）処理でイオン活性化さ
せ、各領域に設定したキャリア不純物濃度とする。
【０１４３】次いで、図４の（１２）に示すように、上
記の絶縁膜の所定位置にコンタクト窓開けを行い、各コ
ンタクトホールを含む全面に１％Ｓｉ入りアルミニウム
等の電極材料をスパッタ法等で１５０℃で１μｍの厚み
に堆積し、これをパターニングして、ｐＭＯＳＴＦＴ及
びｎＭＯＳＴＦＴのそれぞれのソース又はドレイン電極
２９（Ｓ又はＤ）とゲート取出し電極又は配線３０
（Ｇ）を形成し、トップゲート型の各ＣＭＯＳＴＦＴを
形成する。この後に、フォーミングガス中で４００℃、
１ｈの水素化及びシンター処理する。尚、触媒ＣＶＤ法
により、アルミニウム化合物ガス（例えばＡｌＣｌ3）
を供給し、アルミニウムを形成してもよい。
記の絶縁膜の所定位置にコンタクト窓開けを行い、各コ
ンタクトホールを含む全面に１％Ｓｉ入りアルミニウム
等の電極材料をスパッタ法等で１５０℃で１μｍの厚み
に堆積し、これをパターニングして、ｐＭＯＳＴＦＴ及
びｎＭＯＳＴＦＴのそれぞれのソース又はドレイン電極
２９（Ｓ又はＤ）とゲート取出し電極又は配線３０
（Ｇ）を形成し、トップゲート型の各ＣＭＯＳＴＦＴを
形成する。この後に、フォーミングガス中で４００℃、
１ｈの水素化及びシンター処理する。尚、触媒ＣＶＤ法
により、アルミニウム化合物ガス（例えばＡｌＣｌ3）
を供給し、アルミニウムを形成してもよい。
【０１４４】なお、シリコン合金溶融液の液相成長法と
バイアス触媒ＡＨＡ処理を適用したトップゲート型多結
晶シリコンＣＭＯＳＴＦＴの製法例について説明する
と、まず、下記のいずれかの方法で錫含有又は非含有の
アモルファスシリコン含有微結晶シリコン層を（析出）
成長させた後、その上の錫等の低融点金属膜を除去す
る。必要に応じてｎ型又はｐ型キャリア不純物を適量混
入させてもよい。シリコンを含む錫等の低融点金属溶融
液を塗布し、冷却させる。シリコンを含む錫等の低融点
金属溶融液に浸漬し、引き上げて冷却させる。シリコン
を含む錫等の低融点金属膜を加熱溶融し、冷却させる。
アモルファスシリコン膜の上に錫等の低融点金属膜を形
成し、加熱溶融及び冷却させる。錫等の低融点金属膜の
上にアモルファスシリコン膜を形成し、加熱溶融及び冷
却させる。
バイアス触媒ＡＨＡ処理を適用したトップゲート型多結
晶シリコンＣＭＯＳＴＦＴの製法例について説明する
と、まず、下記のいずれかの方法で錫含有又は非含有の
アモルファスシリコン含有微結晶シリコン層を（析出）
成長させた後、その上の錫等の低融点金属膜を除去す
る。必要に応じてｎ型又はｐ型キャリア不純物を適量混
入させてもよい。シリコンを含む錫等の低融点金属溶融
液を塗布し、冷却させる。シリコンを含む錫等の低融点
金属溶融液に浸漬し、引き上げて冷却させる。シリコン
を含む錫等の低融点金属膜を加熱溶融し、冷却させる。
アモルファスシリコン膜の上に錫等の低融点金属膜を形
成し、加熱溶融及び冷却させる。錫等の低融点金属膜の
上にアモルファスシリコン膜を形成し、加熱溶融及び冷
却させる。
【０１４５】次いで、錫含有又は非含有のアモルファス
シリコン含有微結晶シリコン層をアイランド化して、ｐ
ＭＯＳＴＦＴ部とｎＭＯＳＴＦＴ部に分割し、イオン注
入又はイオンドーピング法によりチャンネル領域の不純
物濃度を制御してＶthを最適化する（条件は、上述した
ものに準ずる）。しかる後に、イオン注入又はイオンド
ーピング法によりｐＭＯＳＴＦＴ部とｎＭＯＳＴＦＴ部
のソース、ドレインを形成する（条件は、上述したもの
に準ずる）。
シリコン含有微結晶シリコン層をアイランド化して、ｐ
ＭＯＳＴＦＴ部とｎＭＯＳＴＦＴ部に分割し、イオン注
入又はイオンドーピング法によりチャンネル領域の不純
物濃度を制御してＶthを最適化する（条件は、上述した
ものに準ずる）。しかる後に、イオン注入又はイオンド
ーピング法によりｐＭＯＳＴＦＴ部とｎＭＯＳＴＦＴ部
のソース、ドレインを形成する（条件は、上述したもの
に準ずる）。
【０１４６】次いで、バイアス触媒ＡＨＡ処理で結晶化
促進とイオン活性化を行なう（条件は、上述したものに
準ずる）。連続して触媒ＣＶＤによりゲート絶縁膜の酸
化シリコン膜を形成するが、必要に応じて連続して窒化
シリコン膜及び酸化シリコン膜を形成する（成膜条件
は、上述したものに準ずる）。これ以降のプロセスは、
上述したものと同様である。また、この液相成長法を用
いる方法は、後述のボトムゲート型、デュアルゲート型
ＣＭＯＳＴＦＴ等にも、同様に適用されてよい。
促進とイオン活性化を行なう（条件は、上述したものに
準ずる）。連続して触媒ＣＶＤによりゲート絶縁膜の酸
化シリコン膜を形成するが、必要に応じて連続して窒化
シリコン膜及び酸化シリコン膜を形成する（成膜条件
は、上述したものに準ずる）。これ以降のプロセスは、
上述したものと同様である。また、この液相成長法を用
いる方法は、後述のボトムゲート型、デュアルゲート型
ＣＭＯＳＴＦＴ等にも、同様に適用されてよい。
【０１４７】スパッタリング膜のバイアス触媒ＡＨＡ処
理を適用したトップゲート型多結晶シリコンＣＭＯＳＴ
ＦＴの製法例について説明すると、まず、錫を０．１〜
１ａｔ％含有する或いは非含有でキャリア不純物濃度の
制御されたシリコンターゲットを、アルゴンガス圧０．
１３３〜１．３３Ｐａの真空中でスパッタリングして、
絶縁性基板の少なくともＴＦＴ形成領域に５０〜１００
ｎｍ厚の例えば錫含有又は非含有のアモルファスシリコ
ン含有微結晶シリコン膜を形成する。
理を適用したトップゲート型多結晶シリコンＣＭＯＳＴ
ＦＴの製法例について説明すると、まず、錫を０．１〜
１ａｔ％含有する或いは非含有でキャリア不純物濃度の
制御されたシリコンターゲットを、アルゴンガス圧０．
１３３〜１．３３Ｐａの真空中でスパッタリングして、
絶縁性基板の少なくともＴＦＴ形成領域に５０〜１００
ｎｍ厚の例えば錫含有又は非含有のアモルファスシリコ
ン含有微結晶シリコン膜を形成する。
【０１４８】次いで、形成した錫含有又は非含有のアモ
ルファスシリコン含有微結晶シリコン膜をアイランド化
し、ｐＭＯＳＴＦＴ部とｎＭＯＳＴＦＴ部に分割する
（条件は気相成長法の場合に準ずる）。しかる後に、ゲ
ートチャンネル、ソース、ドレインを形成する（条件は
気相成長法の場合に準ずる）。
ルファスシリコン含有微結晶シリコン膜をアイランド化
し、ｐＭＯＳＴＦＴ部とｎＭＯＳＴＦＴ部に分割する
（条件は気相成長法の場合に準ずる）。しかる後に、ゲ
ートチャンネル、ソース、ドレインを形成する（条件は
気相成長法の場合に準ずる）。
【０１４９】次いで、錫含有又は非含有のアモルファス
シリコン含有微結晶シリコン膜をバイアス触媒ＡＨＡ処
理する。このバイアス触媒ＡＨＡ処理により、多結晶性
シリコン膜化し、イオン注入又はイオンドーピングした
ｎ型又はｐ型不純物を活性化して、ゲートチャンネル、
ソース、ドレイン領域の最適なキャリア不純物濃度を形
成する（触媒ＡＨＡ処理条件は上述したものに準ず
る）。
シリコン含有微結晶シリコン膜をバイアス触媒ＡＨＡ処
理する。このバイアス触媒ＡＨＡ処理により、多結晶性
シリコン膜化し、イオン注入又はイオンドーピングした
ｎ型又はｐ型不純物を活性化して、ゲートチャンネル、
ソース、ドレイン領域の最適なキャリア不純物濃度を形
成する（触媒ＡＨＡ処理条件は上述したものに準ず
る）。
【０１５０】次いで、ゲート絶縁膜として酸化シリコン
膜を形成するが、必要に応じて連続して窒化シリコン膜
及び酸化シリコン膜を形成する。即ち、触媒ＣＶＤ又は
バイアス触媒ＣＶＤ法等により、酸化シリコン膜を４０
〜５０ｎｍ厚、窒化シリコン膜を１０〜２０ｎｍ厚、酸
化シリコン膜を４０〜５０ｎｍ厚に連続形成する（成膜
条件は上述したものに準ずる）。
膜を形成するが、必要に応じて連続して窒化シリコン膜
及び酸化シリコン膜を形成する。即ち、触媒ＣＶＤ又は
バイアス触媒ＣＶＤ法等により、酸化シリコン膜を４０
〜５０ｎｍ厚、窒化シリコン膜を１０〜２０ｎｍ厚、酸
化シリコン膜を４０〜５０ｎｍ厚に連続形成する（成膜
条件は上述したものに準ずる）。
【０１５１】以降のプロセスは、上述したものと同様で
ある。また、このスパッタリング膜を用いる方法は、後
述のボトムゲート型、デュアルゲート型ＣＭＯＳＴＦＴ
等についても、同様に適用されてよい。
ある。また、このスパッタリング膜を用いる方法は、後
述のボトムゲート型、デュアルゲート型ＣＭＯＳＴＦＴ
等についても、同様に適用されてよい。
【０１５２】上述したように、本実施の形態によれば、
下記（ａ）〜（ｏ）の優れた作用効果を得ることができ
る。
下記（ａ）〜（ｏ）の優れた作用効果を得ることができ
る。
【０１５３】（ａ）減圧下（特に１０〜５０Ｐａの水素
系ガス圧）で、水素又は水素含有ガスを高温触媒体（例
えばタングステン、１６００〜１８００℃）に接触させ
て、大量の高温の水素系活性種（水素系分子、水素系原
子、活性化水素イオン等）等を生成し、基板上に形成し
た錫含有又は非含有、特に錫含有のアモルファスシリコ
ン含有微結晶シリコン膜等の低級結晶性シリコン膜にグ
ロー放電開始電圧以下の電界又は／及び磁界の作用によ
る指向性運動エネルギーの付与下で吹き付けて（基板温
度例えば３００〜４００℃）、バイアス触媒ＡＨＡ処理
することにより、大量の高温の水素系活性種等が有する
高い熱エネルギーが低級結晶性シリコン膜に効率良く移
動して、その膜温度を局部的かつ均一に効率良く上昇さ
せ、アモルファス構造のシリコンが水素系活性種の作用
により選択的にエッチングされ、アモルファスシリコン
や微結晶シリコンは多結晶化し、又、多結晶シリコンの
場合は高結晶化し、IV族元素添加の効果によりその結晶
粒界に存在する結晶不整及び内部応力を低減させてキャ
リア移動度の向上を図ることができる。微結晶シリコン
含有アモルファスシリコン、アモルファスシリコン含有
微結晶シリコンなどは、その微結晶シリコンをシードに
効率よく再結晶化を促進して、大粒径多結晶性シリコン
化する。そして、その膜に含有されるアモルファス構造
のシリコンが水素系活性種の作用により選択的にエッチ
ングされるので、効率良く高結晶化率の多結晶性シリコ
ン膜が形成される。
系ガス圧）で、水素又は水素含有ガスを高温触媒体（例
えばタングステン、１６００〜１８００℃）に接触させ
て、大量の高温の水素系活性種（水素系分子、水素系原
子、活性化水素イオン等）等を生成し、基板上に形成し
た錫含有又は非含有、特に錫含有のアモルファスシリコ
ン含有微結晶シリコン膜等の低級結晶性シリコン膜にグ
ロー放電開始電圧以下の電界又は／及び磁界の作用によ
る指向性運動エネルギーの付与下で吹き付けて（基板温
度例えば３００〜４００℃）、バイアス触媒ＡＨＡ処理
することにより、大量の高温の水素系活性種等が有する
高い熱エネルギーが低級結晶性シリコン膜に効率良く移
動して、その膜温度を局部的かつ均一に効率良く上昇さ
せ、アモルファス構造のシリコンが水素系活性種の作用
により選択的にエッチングされ、アモルファスシリコン
や微結晶シリコンは多結晶化し、又、多結晶シリコンの
場合は高結晶化し、IV族元素添加の効果によりその結晶
粒界に存在する結晶不整及び内部応力を低減させてキャ
リア移動度の向上を図ることができる。微結晶シリコン
含有アモルファスシリコン、アモルファスシリコン含有
微結晶シリコンなどは、その微結晶シリコンをシードに
効率よく再結晶化を促進して、大粒径多結晶性シリコン
化する。そして、その膜に含有されるアモルファス構造
のシリコンが水素系活性種の作用により選択的にエッチ
ングされるので、効率良く高結晶化率の多結晶性シリコ
ン膜が形成される。
【０１５４】（ｂ）この時に、大量の高温の水素系活性
種などを触媒体温度等のみならず、電界又は／及び磁界
で独立してコントロールするので、効率良く結晶化及び
再結晶化でき、大粒径多結晶性シリコン膜化が可能であ
り、高キャリア移動度、高品質の多結晶性シリコン薄膜
を得ることができる。又、例えば３０ｋｅＶ、１０15ａ
ｔｏｍｓ／ｃｍ2（ＳｉＦ4使用）のシリコンイオンの注
入後にバイアス触媒ＡＨＡ処理すると、結晶核成長の促
進により更に大粒径の多結晶性シリコン膜化が可能であ
り、さらなる高キャリア移動度化が可能となる。
種などを触媒体温度等のみならず、電界又は／及び磁界
で独立してコントロールするので、効率良く結晶化及び
再結晶化でき、大粒径多結晶性シリコン膜化が可能であ
り、高キャリア移動度、高品質の多結晶性シリコン薄膜
を得ることができる。又、例えば３０ｋｅＶ、１０15ａ
ｔｏｍｓ／ｃｍ2（ＳｉＦ4使用）のシリコンイオンの注
入後にバイアス触媒ＡＨＡ処理すると、結晶核成長の促
進により更に大粒径の多結晶性シリコン膜化が可能であ
り、さらなる高キャリア移動度化が可能となる。
【０１５５】（ｃ）しかも、多結晶性シリコン等の膜上
又は膜内にシリコン酸化物が存在したときに、電界又は
／及び磁界の作用によりそれと効率良く反応してＳｉＯ
を生成して蒸発させるので、その膜上又は膜内のシリコ
ン酸化物を減少／除去させることができ、高キャリア移
動度、高品質の多結晶性シリコン膜等を得ることができ
る。
又は膜内にシリコン酸化物が存在したときに、電界又は
／及び磁界の作用によりそれと効率良く反応してＳｉＯ
を生成して蒸発させるので、その膜上又は膜内のシリコ
ン酸化物を減少／除去させることができ、高キャリア移
動度、高品質の多結晶性シリコン膜等を得ることができ
る。
【０１５６】（ｄ）このバイアス触媒ＡＨＡ処理時に、
多結晶性半導体薄膜中に存在するキャリア不純物は高温
により効率良く活性化され、各領域において最適なキャ
リア不純物濃度を得る。
多結晶性半導体薄膜中に存在するキャリア不純物は高温
により効率良く活性化され、各領域において最適なキャ
リア不純物濃度を得る。
【０１５７】（ｅ）また、活性化水素イオン等の水素系
活性種によるクリーニング（基板等への吸着ガス及び有
機物残渣等の還元除去）が可能であり、触媒体も酸化劣
化し難くなる（なお、このような効果は、上記の低級結
晶性シリコン薄膜を触媒ＣＶＤで形成する時も水素系キ
ャリアガスを用いることから、同様に生じる）。
活性種によるクリーニング（基板等への吸着ガス及び有
機物残渣等の還元除去）が可能であり、触媒体も酸化劣
化し難くなる（なお、このような効果は、上記の低級結
晶性シリコン薄膜を触媒ＣＶＤで形成する時も水素系キ
ャリアガスを用いることから、同様に生じる）。
【０１５８】（ｆ）活性化水素イオン等の水素系活性種
の水素化作用により、半導体膜中の例えばシリコンダン
グリングボンドをなくし、特性が向上する。
の水素化作用により、半導体膜中の例えばシリコンダン
グリングボンドをなくし、特性が向上する。
【０１５９】（ｇ）こうしてバイアス触媒ＡＨＡ処理さ
れた多結晶性膜上に更に低級結晶性半導体薄膜を気相成
長させる工程を目的とする膜厚となるまで繰り返すと、
この半導体薄膜は既にバイアス触媒ＡＨＡ処理で多結晶
化された下地膜上に多結晶化され易い状態で成長し易く
なり、目的とする高結晶化率、高品質の多結晶性半導体
薄膜を所定の膜厚で得ることができ、また上記したと同
様のクリーニング作用により酸素、金属等によるコンタ
ミを低減させて更なる高性能化、高品質化が可能とな
る。即ち、触媒ＣＶＤ又はバイアス触媒ＣＶＤとバイア
ス触媒ＡＨＡ処理を繰り返すマルチバイアス触媒ＡＨＡ
処理により、例えば触媒ＣＶＤ又はバイアス触媒ＣＶＤ
で成膜された微結晶シリコン含有アモルファスシリコン
膜、アモルファスシリコン及び微結晶シリコン含有多結
晶シリコン膜をバイアス触媒ＡＨＡ処理で多結晶性シリ
コン膜化した後、更にこの多結晶シリコンをシードとし
た触媒ＣＶＤ又はバイアス触媒ＣＶＤで多結晶性シリコ
ン膜の気相成長、更にはバイアス触媒ＡＨＡ処理を繰り
返す（繰り返し回数が１回で２ステップバイアス触媒Ａ
ＨＡ処理、２回又はそれ以上ではマルチバイアス触媒Ａ
ＨＡ処理と称する。）ので、高結晶化率、大粒径の多結
晶性シリコン膜を形成することができる。この場合、上
記の電界又は／及び磁界印加（バイアス）の作用下で処
理するため、効率が向上し、バイアスを作用させない場
合に比べて繰り返し処理の回数を減少させ、スループッ
トを向上させることもできる。
れた多結晶性膜上に更に低級結晶性半導体薄膜を気相成
長させる工程を目的とする膜厚となるまで繰り返すと、
この半導体薄膜は既にバイアス触媒ＡＨＡ処理で多結晶
化された下地膜上に多結晶化され易い状態で成長し易く
なり、目的とする高結晶化率、高品質の多結晶性半導体
薄膜を所定の膜厚で得ることができ、また上記したと同
様のクリーニング作用により酸素、金属等によるコンタ
ミを低減させて更なる高性能化、高品質化が可能とな
る。即ち、触媒ＣＶＤ又はバイアス触媒ＣＶＤとバイア
ス触媒ＡＨＡ処理を繰り返すマルチバイアス触媒ＡＨＡ
処理により、例えば触媒ＣＶＤ又はバイアス触媒ＣＶＤ
で成膜された微結晶シリコン含有アモルファスシリコン
膜、アモルファスシリコン及び微結晶シリコン含有多結
晶シリコン膜をバイアス触媒ＡＨＡ処理で多結晶性シリ
コン膜化した後、更にこの多結晶シリコンをシードとし
た触媒ＣＶＤ又はバイアス触媒ＣＶＤで多結晶性シリコ
ン膜の気相成長、更にはバイアス触媒ＡＨＡ処理を繰り
返す（繰り返し回数が１回で２ステップバイアス触媒Ａ
ＨＡ処理、２回又はそれ以上ではマルチバイアス触媒Ａ
ＨＡ処理と称する。）ので、高結晶化率、大粒径の多結
晶性シリコン膜を形成することができる。この場合、上
記の電界又は／及び磁界印加（バイアス）の作用下で処
理するため、効率が向上し、バイアスを作用させない場
合に比べて繰り返し処理の回数を減少させ、スループッ
トを向上させることもできる。
【０１６０】（ｈ）この触媒ＣＶＤ又はバイアス触媒Ｃ
ＶＤ及びバイアス触媒ＡＨＡ処理はいずれも、プラズマ
の発生なしに行えるので、プラズマによるダメージがな
く、低ストレスの生成膜が得られ、またプラズマＣＶＤ
法に比べ、シンプルで安価な装置を実現できる。
ＶＤ及びバイアス触媒ＡＨＡ処理はいずれも、プラズマ
の発生なしに行えるので、プラズマによるダメージがな
く、低ストレスの生成膜が得られ、またプラズマＣＶＤ
法に比べ、シンプルで安価な装置を実現できる。
【０１６１】（ｉ）基体温度を低温化しても反応種又は
水素系活性種のエネルギーが大きいために、目的とする
良質の膜が得られることから、基体温度を低温化でき
（例えば３００〜４００℃）、従って大型で安価な絶縁
基板（ガラス基板、耐熱性樹脂基板等）を使用でき、こ
の点でもコストダウンが可能となる。
水素系活性種のエネルギーが大きいために、目的とする
良質の膜が得られることから、基体温度を低温化でき
（例えば３００〜４００℃）、従って大型で安価な絶縁
基板（ガラス基板、耐熱性樹脂基板等）を使用でき、こ
の点でもコストダウンが可能となる。
【０１６２】（ｊ）触媒ＣＶＤ又はバイアス触媒ＣＶＤ
による成膜（或いは、この後にゲートチャンネル／ソー
ス／ドレインの形成）後にバイアス触媒ＡＨＡ処理を行
う場合、触媒体の種類及び温度、基板加熱温度、気相成
膜条件、原料ガスの種類、添加するｎ又はｐ型不純物濃
度等により、広範囲のｎ又はｐ型不純物濃度の錫又は他
のIV族元素（鉛、ゲルマニウム）含有多結晶性シリコン
膜が容易に得られ、またバイアス触媒ＡＨＡ処理により
多結晶性シリコン膜の大粒径化、多結晶性シリコン粒界
に存在する結晶不整を減少させて内部応力を減少させ、
同時に各領域に添加したｎ又はｐ型不純物を活性化させ
るので、高いキャリア移動度でしきい値（Ｖth）調整が
容易となり、低抵抗での高速動作が可能となる。
による成膜（或いは、この後にゲートチャンネル／ソー
ス／ドレインの形成）後にバイアス触媒ＡＨＡ処理を行
う場合、触媒体の種類及び温度、基板加熱温度、気相成
膜条件、原料ガスの種類、添加するｎ又はｐ型不純物濃
度等により、広範囲のｎ又はｐ型不純物濃度の錫又は他
のIV族元素（鉛、ゲルマニウム）含有多結晶性シリコン
膜が容易に得られ、またバイアス触媒ＡＨＡ処理により
多結晶性シリコン膜の大粒径化、多結晶性シリコン粒界
に存在する結晶不整を減少させて内部応力を減少させ、
同時に各領域に添加したｎ又はｐ型不純物を活性化させ
るので、高いキャリア移動度でしきい値（Ｖth）調整が
容易となり、低抵抗での高速動作が可能となる。
【０１６３】（ｋ）シリコン合金溶融液式液相成長法の
成膜後のバイアス触媒ＡＨＡ処理の場合、シリコン合金
組成比、溶融液温度、冷却方法／速度、添加するｎ又は
ｐ型不純物濃度等により、広範囲のｎ型又はｐ型不純物
濃度の錫又は他のIV族元素（鉛、ゲルマニウム）含有の
アモルファスシリコン及び微結晶シリコン含有多結晶シ
リコン膜等が得られ、かつ、バイアス触媒ＡＨＡ処理に
より多結晶性シリコン膜の大粒径化、多結晶性シリコン
粒界に存在する結晶不整を減少させて内部応力を減少さ
せ、同時に各領域に添加したｎ又はｐ型不純物を活性化
させるので、高いキャリア移動度で、Ｖth調整が容易と
なり、低抵抗での高速動作が可能となる。
成膜後のバイアス触媒ＡＨＡ処理の場合、シリコン合金
組成比、溶融液温度、冷却方法／速度、添加するｎ又は
ｐ型不純物濃度等により、広範囲のｎ型又はｐ型不純物
濃度の錫又は他のIV族元素（鉛、ゲルマニウム）含有の
アモルファスシリコン及び微結晶シリコン含有多結晶シ
リコン膜等が得られ、かつ、バイアス触媒ＡＨＡ処理に
より多結晶性シリコン膜の大粒径化、多結晶性シリコン
粒界に存在する結晶不整を減少させて内部応力を減少さ
せ、同時に各領域に添加したｎ又はｐ型不純物を活性化
させるので、高いキャリア移動度で、Ｖth調整が容易と
なり、低抵抗での高速動作が可能となる。
【０１６４】（ｌ）プラズマＣＶＤによる成膜後のバイ
アス触媒ＡＨＡ処理の場合、プラズマＣＶＤでの低級結
晶性シリコン膜中に１０〜２０％含有する水素をバイア
ス触媒ＡＨＡ処理で減少させて多結晶性シリコン膜を形
成し、多結晶性シリコン粒界に存在する結晶不整を減少
させて内部応力を減少させ、同時に各領域に添加したｎ
又はｐ型不純物を活性化させるので、高いキャリア移動
度の多結晶性シリコン膜の形成が可能となる。更に、基
板加熱温度、気相成膜条件、原料ガスの種類、バイアス
触媒ＡＨＡ処理条件、添加するｎ又はｐ型不純物濃度等
により、広範囲のｎ又はｐ型キャリア不純物濃度の錫又
は他のIV族元素（鉛、ゲルマニウム）含有多結晶性シリ
コン膜が得られるので、Ｖth調整が容易で、低抵抗での
高速動作が可能となる。
アス触媒ＡＨＡ処理の場合、プラズマＣＶＤでの低級結
晶性シリコン膜中に１０〜２０％含有する水素をバイア
ス触媒ＡＨＡ処理で減少させて多結晶性シリコン膜を形
成し、多結晶性シリコン粒界に存在する結晶不整を減少
させて内部応力を減少させ、同時に各領域に添加したｎ
又はｐ型不純物を活性化させるので、高いキャリア移動
度の多結晶性シリコン膜の形成が可能となる。更に、基
板加熱温度、気相成膜条件、原料ガスの種類、バイアス
触媒ＡＨＡ処理条件、添加するｎ又はｐ型不純物濃度等
により、広範囲のｎ又はｐ型キャリア不純物濃度の錫又
は他のIV族元素（鉛、ゲルマニウム）含有多結晶性シリ
コン膜が得られるので、Ｖth調整が容易で、低抵抗での
高速動作が可能となる。
【０１６５】（ｍ）スパッタリングによる成膜後のバイ
アス触媒ＡＨＡ処理の場合、シリコンターゲットの比抵
抗（添加するｎ又はｐ型不純物濃度、錫又は他のIV族元
素）、スパッタリング成膜条件、基板加熱温度、バイア
ス触媒ＡＨＡ処理条件等により、広範囲のｎ又はｐ型キ
ャリア不純物濃度の錫又は他のIV族元素（鉛、ゲルマニ
ウム）含有多結晶性シリコン膜を形成し、多結晶性シリ
コン粒界に存在する結晶不整を減少させて内部応力を減
少させ、同時に各領域に添加したｎ又はｐ型不純物を活
性化させるので、高いキャリア移動度で、Ｖth調整が容
易となり、低抵抗での高速動作が可能となる。
アス触媒ＡＨＡ処理の場合、シリコンターゲットの比抵
抗（添加するｎ又はｐ型不純物濃度、錫又は他のIV族元
素）、スパッタリング成膜条件、基板加熱温度、バイア
ス触媒ＡＨＡ処理条件等により、広範囲のｎ又はｐ型キ
ャリア不純物濃度の錫又は他のIV族元素（鉛、ゲルマニ
ウム）含有多結晶性シリコン膜を形成し、多結晶性シリ
コン粒界に存在する結晶不整を減少させて内部応力を減
少させ、同時に各領域に添加したｎ又はｐ型不純物を活
性化させるので、高いキャリア移動度で、Ｖth調整が容
易となり、低抵抗での高速動作が可能となる。
【０１６６】（ｎ）トップゲート型のみならず、後述す
るボトムゲート型、デュアルゲート型ＭＯＳＴＦＴでも
高いキャリア移動度の多結晶性シリコン膜が得られるた
めに、この高性能の多結晶性シリコン半導体膜を使用し
た高速、高電流密度の半導体装置、電気光学装置、更に
は、高効率の太陽電池等の製造が可能となる。例えば液
晶表示装置は、高いスイッチング特性と低リーク電流の
ＬＤＤ構造を有する表示部と、高い駆動能力のＣＭＯＳ
又はｎＭＯＳ、又はｐＭＯＳ周辺駆動回路、映像信号処
理回路、メモリー回路等の周辺回路を一体化した構成が
可能となり、高画質、高精細、狭額縁、高効率、安価な
液晶パネルが実現可能である。
るボトムゲート型、デュアルゲート型ＭＯＳＴＦＴでも
高いキャリア移動度の多結晶性シリコン膜が得られるた
めに、この高性能の多結晶性シリコン半導体膜を使用し
た高速、高電流密度の半導体装置、電気光学装置、更に
は、高効率の太陽電池等の製造が可能となる。例えば液
晶表示装置は、高いスイッチング特性と低リーク電流の
ＬＤＤ構造を有する表示部と、高い駆動能力のＣＭＯＳ
又はｎＭＯＳ、又はｐＭＯＳ周辺駆動回路、映像信号処
理回路、メモリー回路等の周辺回路を一体化した構成が
可能となり、高画質、高精細、狭額縁、高効率、安価な
液晶パネルが実現可能である。
【０１６７】（ｏ）ゲートチャンネル／ソース／ドレイ
ン領域に添加されたｎ又はｐ型不純物の活性化に、条件
によっては触媒ＣＶＤ又はバイアス触媒ＣＶＤ装置が兼
用できるので、設備投資の削減、生産性向上でのコスト
ダウンが可能となる。
ン領域に添加されたｎ又はｐ型不純物の活性化に、条件
によっては触媒ＣＶＤ又はバイアス触媒ＣＶＤ装置が兼
用できるので、設備投資の削減、生産性向上でのコスト
ダウンが可能となる。
【０１６８】第２の実施の形態 ＜ＬＣＤの製造例１＞本実施の形態は、高温プロセスに
よる多結晶性シリコンＭＯＳＴＦＴを用いたＬＣＤ（液
晶表示装置）に本発明を適用したものであり、以下にそ
の製造例を示す。尚、この製造例は、後述する有機ＥＬ
やＦＥＤ等の表示装置等にも同様に適用可能である。
よる多結晶性シリコンＭＯＳＴＦＴを用いたＬＣＤ（液
晶表示装置）に本発明を適用したものであり、以下にそ
の製造例を示す。尚、この製造例は、後述する有機ＥＬ
やＦＥＤ等の表示装置等にも同様に適用可能である。
【０１６９】まず、図１６の（１）、（２）に示すよう
に、画素部及び周辺回路部において、石英ガラス、結晶
化ガラスなどの耐熱性絶縁基板６１（歪点約８００〜１
１００℃、厚さ５０ミクロン〜数ｍｍ）の一主面に、上
述した触媒ＣＶＤ法（又はバイアス触媒ＣＶＤ法）、更
にはバイアス触媒ＡＨＡ処理によって、保護膜１００
（ここでは図示省略：以下、同様）を形成後に、この上
に低級結晶性シリコン膜６７Ａ、更には多結晶性シリコ
ン膜６７を５０ｎｍ厚に形成する。
に、画素部及び周辺回路部において、石英ガラス、結晶
化ガラスなどの耐熱性絶縁基板６１（歪点約８００〜１
１００℃、厚さ５０ミクロン〜数ｍｍ）の一主面に、上
述した触媒ＣＶＤ法（又はバイアス触媒ＣＶＤ法）、更
にはバイアス触媒ＡＨＡ処理によって、保護膜１００
（ここでは図示省略：以下、同様）を形成後に、この上
に低級結晶性シリコン膜６７Ａ、更には多結晶性シリコ
ン膜６７を５０ｎｍ厚に形成する。
【０１７０】次いで、図１６の（３）に示すように、フ
ォトレジストマスクを用いて多結晶性シリコン膜６７を
パターニング（アイランド化）し、トランジスタ、ダイ
オード等の能動素子、抵抗、容量、インダクタンス等の
受動素子の活性層を形成する。
ォトレジストマスクを用いて多結晶性シリコン膜６７を
パターニング（アイランド化）し、トランジスタ、ダイ
オード等の能動素子、抵抗、容量、インダクタンス等の
受動素子の活性層を形成する。
【０１７１】次いで、トランジスタ活性層６７のチャン
ネル領域の不純物濃度制御によるＶ thの最適化のために
前記と同様のボロン又は燐等の所定の不純物のイオン注
入を行なった後、図１６の（４）に示すように、例えば
上記と同様の触媒ＣＶＤ法等によって多結晶性シリコン
膜６７の表面に厚さ例えば５０ｎｍ厚のゲート絶縁膜用
の酸化シリコン膜６８を形成する。触媒ＣＶＤ法等でゲ
ート絶縁膜用の酸化シリコン膜６８を形成する場合、基
板温度及び触媒体温度は上記したものと同様であるが、
酸素ガス流量は１〜２ＳＣＣＭ、モノシランガス流量は
１５〜２０ＳＣＣＭ、水素系キャリアガスは１５０ＳＣ
ＣＭとしてよい。尚、チャンネル領域の不純物濃度制御
する前又は後に、例えば、約１０００℃、３０分の高温
熱酸化により、ゲート絶縁膜用の酸化シリコン膜６８を
形成してもよい。
ネル領域の不純物濃度制御によるＶ thの最適化のために
前記と同様のボロン又は燐等の所定の不純物のイオン注
入を行なった後、図１６の（４）に示すように、例えば
上記と同様の触媒ＣＶＤ法等によって多結晶性シリコン
膜６７の表面に厚さ例えば５０ｎｍ厚のゲート絶縁膜用
の酸化シリコン膜６８を形成する。触媒ＣＶＤ法等でゲ
ート絶縁膜用の酸化シリコン膜６８を形成する場合、基
板温度及び触媒体温度は上記したものと同様であるが、
酸素ガス流量は１〜２ＳＣＣＭ、モノシランガス流量は
１５〜２０ＳＣＣＭ、水素系キャリアガスは１５０ＳＣ
ＣＭとしてよい。尚、チャンネル領域の不純物濃度制御
する前又は後に、例えば、約１０００℃、３０分の高温
熱酸化により、ゲート絶縁膜用の酸化シリコン膜６８を
形成してもよい。
【０１７２】次いで、図１６の（５）に示すように、ゲ
ート電極及びゲートライン用材料として、例えばＭｏ−
Ｔａ合金をスパッタリングで厚さ例えば４００ｎｍ厚に
堆積させるか、或いは、リンドープド多結晶シリコン膜
を例えば水素系キャリアガス１５０ＳＣＣＭ、２〜２０
ＳＣＣＭのＰＨ3及び２０ＳＣＣＭのモノシランガスの
供給下での上記と同様の触媒ＣＶＤ法等によって厚さ例
えば４００ｎｍ厚に堆積させる。そして、汎用フォトリ
ソグラフィー及びエッチング技術により、ゲート電極材
料層をゲート電極７５及びゲートラインの形状にパター
ニングする。尚、リンドープド多結晶性シリコン膜の場
合は、触媒ＣＶＤ等により、その表面に保護用酸化シリ
コン膜（１０〜２０ｎｍ厚）を形成してもよい。
ート電極及びゲートライン用材料として、例えばＭｏ−
Ｔａ合金をスパッタリングで厚さ例えば４００ｎｍ厚に
堆積させるか、或いは、リンドープド多結晶シリコン膜
を例えば水素系キャリアガス１５０ＳＣＣＭ、２〜２０
ＳＣＣＭのＰＨ3及び２０ＳＣＣＭのモノシランガスの
供給下での上記と同様の触媒ＣＶＤ法等によって厚さ例
えば４００ｎｍ厚に堆積させる。そして、汎用フォトリ
ソグラフィー及びエッチング技術により、ゲート電極材
料層をゲート電極７５及びゲートラインの形状にパター
ニングする。尚、リンドープド多結晶性シリコン膜の場
合は、触媒ＣＶＤ等により、その表面に保護用酸化シリ
コン膜（１０〜２０ｎｍ厚）を形成してもよい。
【０１７３】次いで、図１７の（６）に示すように、ｐ
ＭＯＳＴＦＴ部をフォトレジスト７８でマスクし、イオ
ン注入又はイオンドーピング法によりｎ型不純物である
例えばヒ素（又は燐）イオン７９を例えば１×１０15ａ
ｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０
20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ｎＭＯＳＴ
ＦＴのｎ+型ソース領域８０及びドレイン領域８１をそ
れぞれ形成する。
ＭＯＳＴＦＴ部をフォトレジスト７８でマスクし、イオ
ン注入又はイオンドーピング法によりｎ型不純物である
例えばヒ素（又は燐）イオン７９を例えば１×１０15ａ
ｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０
20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ｎＭＯＳＴ
ＦＴのｎ+型ソース領域８０及びドレイン領域８１をそ
れぞれ形成する。
【０１７４】次いで、図１７の（７）に示すように、ｎ
ＭＯＳＴＦＴ部をフォトレジスト８２でマスクし、イオ
ン注入又はイオンドーピング法によりｐ型不純物である
例えばボロンイオン８３を例えば１×１０15ａｔｏｍｓ
／ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏ
ｍｓ／ｃｃのアクセプタ濃度に設定し、ｐＭＯＳＴＦＴ
のｐ+型ソース領域８４及びドレイン領域８５をそれぞ
れ形成する。
ＭＯＳＴＦＴ部をフォトレジスト８２でマスクし、イオ
ン注入又はイオンドーピング法によりｐ型不純物である
例えばボロンイオン８３を例えば１×１０15ａｔｏｍｓ
／ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏ
ｍｓ／ｃｃのアクセプタ濃度に設定し、ｐＭＯＳＴＦＴ
のｐ+型ソース領域８４及びドレイン領域８５をそれぞ
れ形成する。
【０１７５】次いで、図１７の（８）に示すように、全
面に上記したと同様の触媒ＣＶＤ法（又はバイアス触媒
ＣＶＤ法）等によって、水素系キャリアガス１５０ＳＣ
ＣＭを共通として、１〜２ＳＣＣＭのＨｅ希釈Ｏ2、１
５〜２０ＳＣＣＭのモノシラン供給下で酸化シリコン膜
を例えば１００〜２００ｎｍ厚に、更に、１〜２０ＳＣ
ＣＭのＰＨ3、１〜２ＳＣＣＭのＨｅ希釈Ｏ2、１５〜２
０ＳＣＣＭのモノシラン供給下でフォスフィンシリケー
トガラス（ＰＳＧ）膜を３００〜４００ｎｍ厚に形成
し、５０〜６０ＳＣＣＭのＮＨ3、１５〜２０ＳＣＣＭ
のＳｉＨ4供給下で窒化シリコン膜を例えば１００〜２
００ｎｍ厚に形成する。これらの絶縁膜の積層によって
層間絶縁膜８６を形成する。なお、このような層間絶縁
膜は、上記とは別の通常の方法で形成してもよい。この
後に、例えば９００℃、５分間のＮ2中のアニール又は
１０００℃、２０〜３０秒のＮ2中のＲＴＡ処理により
イオン活性化し、各領域に設定したキャリア不純物濃度
とする。
面に上記したと同様の触媒ＣＶＤ法（又はバイアス触媒
ＣＶＤ法）等によって、水素系キャリアガス１５０ＳＣ
ＣＭを共通として、１〜２ＳＣＣＭのＨｅ希釈Ｏ2、１
５〜２０ＳＣＣＭのモノシラン供給下で酸化シリコン膜
を例えば１００〜２００ｎｍ厚に、更に、１〜２０ＳＣ
ＣＭのＰＨ3、１〜２ＳＣＣＭのＨｅ希釈Ｏ2、１５〜２
０ＳＣＣＭのモノシラン供給下でフォスフィンシリケー
トガラス（ＰＳＧ）膜を３００〜４００ｎｍ厚に形成
し、５０〜６０ＳＣＣＭのＮＨ3、１５〜２０ＳＣＣＭ
のＳｉＨ4供給下で窒化シリコン膜を例えば１００〜２
００ｎｍ厚に形成する。これらの絶縁膜の積層によって
層間絶縁膜８６を形成する。なお、このような層間絶縁
膜は、上記とは別の通常の方法で形成してもよい。この
後に、例えば９００℃、５分間のＮ2中のアニール又は
１０００℃、２０〜３０秒のＮ2中のＲＴＡ処理により
イオン活性化し、各領域に設定したキャリア不純物濃度
とする。
【０１７６】次いで、図１８の（９）に示すように、上
記の絶縁膜８６の所定位置にコンタクト窓開けを行い、
各コンタクトホールを含む全面にアルミニウムなどの電
極材料をスパッタ法等で約１μｍの厚みに堆積し、これ
をパターニングして、画素部のｎＭＯＳＴＦＴのソース
電極８７及びデータライン、周辺回路部のｐＭＯＳＴＦ
Ｔ及びｎＭＯＳＴＦＴのソース電極８８、９０とドレイ
ン電極８９、９１及び配線をそれぞれ形成する。尚、こ
の時に、触媒ＣＶＤ法によりアルミニウムを形成しても
よい。この後に、例えばフォーミングガス中、４００
℃、１ｈの水素化及びシンター処理する。
記の絶縁膜８６の所定位置にコンタクト窓開けを行い、
各コンタクトホールを含む全面にアルミニウムなどの電
極材料をスパッタ法等で約１μｍの厚みに堆積し、これ
をパターニングして、画素部のｎＭＯＳＴＦＴのソース
電極８７及びデータライン、周辺回路部のｐＭＯＳＴＦ
Ｔ及びｎＭＯＳＴＦＴのソース電極８８、９０とドレイ
ン電極８９、９１及び配線をそれぞれ形成する。尚、こ
の時に、触媒ＣＶＤ法によりアルミニウムを形成しても
よい。この後に、例えばフォーミングガス中、４００
℃、１ｈの水素化及びシンター処理する。
【０１７７】次いで、表面上に酸化シリコン膜等の層間
絶縁膜９２を触媒ＣＶＤ法等で形成した後、図１８の
（１０）に示すように、画素部のｎＭＯＳＴＦＴドレイ
ン領域において層間絶縁膜９２及び８６にコンタクトホ
ールを開け、例えばＩＴＯ（Indium tin oxide：インジ
ウム酸化物にスズをドープした透明電極材料）を真空蒸
着法等で全面に堆積させ、パターニングしてｎＭＯＳＴ
ＦＴのドレイン領域８１に接続された透明画素電極９３
を形成する。この後に、例えばフォーミングガス中、２
５０℃、１ｈ、アニールして、ＩＴＯとのオーミックコ
ンタクトを改善し、ＩＴＯの透明度を向上させる。
絶縁膜９２を触媒ＣＶＤ法等で形成した後、図１８の
（１０）に示すように、画素部のｎＭＯＳＴＦＴドレイ
ン領域において層間絶縁膜９２及び８６にコンタクトホ
ールを開け、例えばＩＴＯ（Indium tin oxide：インジ
ウム酸化物にスズをドープした透明電極材料）を真空蒸
着法等で全面に堆積させ、パターニングしてｎＭＯＳＴ
ＦＴのドレイン領域８１に接続された透明画素電極９３
を形成する。この後に、例えばフォーミングガス中、２
５０℃、１ｈ、アニールして、ＩＴＯとのオーミックコ
ンタクトを改善し、ＩＴＯの透明度を向上させる。
【０１７８】こうしてアクティブマトリクス基板（以降
ＴＦＴ基板と称す）を作製し、透過型のＬＣＤを作製す
ることができる。この透過型ＬＣＤは、図１８の（１
１）に示すように、画素電極９３上に配向膜９４、液晶
９５、配向膜９６、透明電極９７、対向基板９８が積層
された構造からなっている。
ＴＦＴ基板と称す）を作製し、透過型のＬＣＤを作製す
ることができる。この透過型ＬＣＤは、図１８の（１
１）に示すように、画素電極９３上に配向膜９４、液晶
９５、配向膜９６、透明電極９７、対向基板９８が積層
された構造からなっている。
【０１７９】なお、上記した工程は、反射型のＬＣＤの
製造にも同様に適用可能である。図２３（Ａ）には、こ
の反射型のＬＣＤの一例が示されているが、図中の１０
１は粗面化された絶縁膜９２上に被着された反射膜であ
り、ＭＯＳＴＦＴのドレインと接続されている。
製造にも同様に適用可能である。図２３（Ａ）には、こ
の反射型のＬＣＤの一例が示されているが、図中の１０
１は粗面化された絶縁膜９２上に被着された反射膜であ
り、ＭＯＳＴＦＴのドレインと接続されている。
【０１８０】このＬＣＤの液晶セルを面面組立で作製す
る場合（２インチサイズ以上の中／大型液晶パネルに適
している。）、まずＴＦＴ基板６１と、全面ベタのＩＴ
Ｏ（Indium Tin Oxide）電極９７を設けた対向基板９８
の素子形成面に、ポリイミド配向膜９４、９６を形成す
る。このポリイミド配向膜はロールコート、スピンコー
ト等により５０〜１００ｎｍ厚に形成し、１８０℃／２
ｈで硬化キュアする。
る場合（２インチサイズ以上の中／大型液晶パネルに適
している。）、まずＴＦＴ基板６１と、全面ベタのＩＴ
Ｏ（Indium Tin Oxide）電極９７を設けた対向基板９８
の素子形成面に、ポリイミド配向膜９４、９６を形成す
る。このポリイミド配向膜はロールコート、スピンコー
ト等により５０〜１００ｎｍ厚に形成し、１８０℃／２
ｈで硬化キュアする。
【０１８１】次いで、ＴＦＴ基板６１と対向基板９８を
ラビング、又は光配向処理する。ラビングバフ材にはコ
ットンやレーヨン等があるが、バフかす（ゴミ）やリタ
デーション等の面からはコットンの方が安定している。
光配向は非接触の線型偏光紫外線照射による液晶分子の
配向技術である。なお、配向には、ラビング以外にも、
偏光又は非偏光を斜め入射させることによって高分子配
向膜を形成することができる（このような高分子化合物
は、例えばアゾベンゼンを有するポリメチルメタクリレ
ート系高分子等がある）。
ラビング、又は光配向処理する。ラビングバフ材にはコ
ットンやレーヨン等があるが、バフかす（ゴミ）やリタ
デーション等の面からはコットンの方が安定している。
光配向は非接触の線型偏光紫外線照射による液晶分子の
配向技術である。なお、配向には、ラビング以外にも、
偏光又は非偏光を斜め入射させることによって高分子配
向膜を形成することができる（このような高分子化合物
は、例えばアゾベンゼンを有するポリメチルメタクリレ
ート系高分子等がある）。
【０１８２】次いで、洗浄後に、ＴＦＴ基板６１側には
コモン剤塗布、対向基板９８側にはシール剤塗布する。
ラビングバフかす除去のために、水、又はＩＰＡ（イソ
プロピルアルコール）洗浄する。コモン剤は導電性フィ
ラーを含有したアクリル、又はエポキシアクリレート、
又はエポキシ系接着剤であってよく、シール剤はアクリ
ル、又はエポキシアクリレート、又はエポキシ系接着剤
であってよい。加熱硬化、紫外線照射硬化、紫外線照射
硬化＋加熱硬化のいずれも使用できるが、重ね合せの精
度と作業性からは紫外線照射硬化＋加熱硬化タイプが良
い。
コモン剤塗布、対向基板９８側にはシール剤塗布する。
ラビングバフかす除去のために、水、又はＩＰＡ（イソ
プロピルアルコール）洗浄する。コモン剤は導電性フィ
ラーを含有したアクリル、又はエポキシアクリレート、
又はエポキシ系接着剤であってよく、シール剤はアクリ
ル、又はエポキシアクリレート、又はエポキシ系接着剤
であってよい。加熱硬化、紫外線照射硬化、紫外線照射
硬化＋加熱硬化のいずれも使用できるが、重ね合せの精
度と作業性からは紫外線照射硬化＋加熱硬化タイプが良
い。
【０１８３】次いで、対向基板９８側に所定のギャップ
を得るためのスペーサを散布し、ＴＦＴ基板６１と所定
の位置で重ね合せる。対向基板９８側のアライメントマ
ークとＴＦＴ基板６１側のアライメントマークとを精度
よく合わせた後に、紫外線照射してシール剤を仮硬化さ
せ、その後に一括して加熱硬化する。
を得るためのスペーサを散布し、ＴＦＴ基板６１と所定
の位置で重ね合せる。対向基板９８側のアライメントマ
ークとＴＦＴ基板６１側のアライメントマークとを精度
よく合わせた後に、紫外線照射してシール剤を仮硬化さ
せ、その後に一括して加熱硬化する。
【０１８４】次いで、スクライブブレークして、ＴＦＴ
基板６１と対向基板９８を重ね合せた単個の液晶パネル
を作成する。
基板６１と対向基板９８を重ね合せた単個の液晶パネル
を作成する。
【０１８５】次いで、液晶９５を両基板６１−９８間の
ギャップ内に注入し、注入口を紫外線接着剤で封止後
に、ＩＰＡ洗浄する。液晶の種類は何れでも良いが、例
えばネマティック液晶を用いる高速応答のＴＮ（ツイス
トネマティック）モードが一般的である。
ギャップ内に注入し、注入口を紫外線接着剤で封止後
に、ＩＰＡ洗浄する。液晶の種類は何れでも良いが、例
えばネマティック液晶を用いる高速応答のＴＮ（ツイス
トネマティック）モードが一般的である。
【０１８６】次いで、加熱急冷処理して、液晶９５を配
向させる。
向させる。
【０１８７】次いで、ＴＦＴ基板６１のパネル電極取り
出し部にフレキシブル配線を異方性導電膜の熱圧着で接
続し、更に対向基板９８に偏光板を貼合わせる。
出し部にフレキシブル配線を異方性導電膜の熱圧着で接
続し、更に対向基板９８に偏光板を貼合わせる。
【０１８８】また、液晶パネルの面単組立の場合（２イ
ンチサイズ以下の小型液晶パネルに適している。）、上
記と同様、ＴＦＴ基板６１と対向基板９８の素子形成面
に、ポリイミド配向膜９４、９６を形成し、両基板をラ
ビング、又は非接触の線型偏光紫外線光の配向処理す
る。
ンチサイズ以下の小型液晶パネルに適している。）、上
記と同様、ＴＦＴ基板６１と対向基板９８の素子形成面
に、ポリイミド配向膜９４、９６を形成し、両基板をラ
ビング、又は非接触の線型偏光紫外線光の配向処理す
る。
【０１８９】次いで、ＴＦＴ基板６１と対向基板９８を
ダイシング又はスクライブブレークで単個に分割し、水
又はＩＰＡ洗浄する。ＴＦＴ基板６１にはコモン剤塗
布、対向基板９８にはスペーサ含有のシール剤塗布し、
両基板を重ね合せる。これ以降のプロセスは上記に準ず
る。
ダイシング又はスクライブブレークで単個に分割し、水
又はＩＰＡ洗浄する。ＴＦＴ基板６１にはコモン剤塗
布、対向基板９８にはスペーサ含有のシール剤塗布し、
両基板を重ね合せる。これ以降のプロセスは上記に準ず
る。
【０１９０】上記したＬＣＤにおいて、対向基板９８は
ＣＦ（カラーフィルタ）基板であって、カラーフィルタ
層（図示せず）をＩＴＯ電極９７下に設けたものであ
る。対向基板９８側からの入射光は例えば反射膜９３で
効率良く反射されて対向基板９８側から出射してよい。
ＣＦ（カラーフィルタ）基板であって、カラーフィルタ
層（図示せず）をＩＴＯ電極９７下に設けたものであ
る。対向基板９８側からの入射光は例えば反射膜９３で
効率良く反射されて対向基板９８側から出射してよい。
【０１９１】他方、ＴＦＴ基板６１として、ＴＦＴ基板
６１にカラーフィルタを設けたオンチップカラーフィル
タ（ＯＣＣＦ）構造のＴＦＴ基板とするときには、対向
基板９８にはＩＴＯ電極がベタ付け（又はブラックマス
ク付きのＩＴＯ電極がベタ付け）される。
６１にカラーフィルタを設けたオンチップカラーフィル
タ（ＯＣＣＦ）構造のＴＦＴ基板とするときには、対向
基板９８にはＩＴＯ電極がベタ付け（又はブラックマス
ク付きのＩＴＯ電極がベタ付け）される。
【０１９２】透過型ＬＣＤの場合、次のようにしてオン
チップカラーフィルタ（ＯＣＣＦ）構造とオンチップブ
ラック（ＯＣＢ）構造を作製することができる。
チップカラーフィルタ（ＯＣＣＦ）構造とオンチップブ
ラック（ＯＣＢ）構造を作製することができる。
【０１９３】即ち、図１８の（１２）に示すように、フ
ォスフィンシリケートガラス／酸化シリコンの絶縁膜８
６のドレイン部も窓開けしてドレイン電極用のアルミニ
ウム埋込み層を形成した後、Ｒ、Ｇ、Ｂの各色を各セグ
メント毎に顔料分散したフォトレジスト９９を所定厚さ
（１〜１．５μｍ）で形成した後、汎用フォトリソグラ
フィ技術で所定位置（各画素部）のみを残すパターニン
グで各カラーフィルタ層９９（Ｒ）、９９（Ｇ）、９９
（Ｂ）を形成する（オンチップカラーフィルタ構造）。
この際、ドレイン部の窓開けも行う。なお、不透明なセ
ラミック基板や低透過率のガラス及び耐熱性樹脂基板は
使用できない。
ォスフィンシリケートガラス／酸化シリコンの絶縁膜８
６のドレイン部も窓開けしてドレイン電極用のアルミニ
ウム埋込み層を形成した後、Ｒ、Ｇ、Ｂの各色を各セグ
メント毎に顔料分散したフォトレジスト９９を所定厚さ
（１〜１．５μｍ）で形成した後、汎用フォトリソグラ
フィ技術で所定位置（各画素部）のみを残すパターニン
グで各カラーフィルタ層９９（Ｒ）、９９（Ｇ）、９９
（Ｂ）を形成する（オンチップカラーフィルタ構造）。
この際、ドレイン部の窓開けも行う。なお、不透明なセ
ラミック基板や低透過率のガラス及び耐熱性樹脂基板は
使用できない。
【０１９４】次いで、表示用ＴＦＴのドレインに連通す
るコンタクトホールに、カラーフィルタ層上にかけてブ
ラックマスク層となる遮光層１００’を金属のパターニ
ングで形成する。例えば、スパッタ法により、モリブデ
ンを２００〜２５０ｎｍ厚で成膜し、表示用ＭＯＳＴＦ
Ｔを覆って遮光する所定の形状にパターニングする（オ
ンチップブラック構造）。
るコンタクトホールに、カラーフィルタ層上にかけてブ
ラックマスク層となる遮光層１００’を金属のパターニ
ングで形成する。例えば、スパッタ法により、モリブデ
ンを２００〜２５０ｎｍ厚で成膜し、表示用ＭＯＳＴＦ
Ｔを覆って遮光する所定の形状にパターニングする（オ
ンチップブラック構造）。
【０１９５】次いで、透明樹脂の平坦化膜９２を形成
し、更にこの平坦化膜に設けたスルーホールにＩＴＯ透
明電極９３を遮光層１００’に接続するように形成す
る。
し、更にこの平坦化膜に設けたスルーホールにＩＴＯ透
明電極９３を遮光層１００’に接続するように形成す
る。
【０１９６】このように、表示アレイ部上に、カラーフ
ィルタ９９やブラックマスク１００’を作り込むことに
より、液晶表示パネルの開口率、輝度等の改善、カラー
フィルタ基板の不要化、生産性改善等によるコストダウ
ン、またバックライトも含めたディスプレイモジュール
の低消費電力化が実現する。
ィルタ９９やブラックマスク１００’を作り込むことに
より、液晶表示パネルの開口率、輝度等の改善、カラー
フィルタ基板の不要化、生産性改善等によるコストダウ
ン、またバックライトも含めたディスプレイモジュール
の低消費電力化が実現する。
【０１９７】図１９は、上述のトップゲート型ＭＯＳＴ
ＦＴを組み込んで駆動回路一体型に構成したアクティブ
マトリクス液晶表示装置（ＬＣＤ）の全体を概略的に示
すものである。このアクティブマトリクスＬＣＤは、主
基板６１（これはアクティブマトリクス基板を構成す
る。）と対向基板９８とをスペーサ（図示せず）を介し
て貼り合わせたフラットパネル構造からなり、両基板６
１−９８間に液晶（ここでは図示せず）が封入されてい
る。主基板６１の表面には、マトリクス状に配列した画
素電極９３と、この画素電極を駆動するスイッチング素
子とからなる表示部、及びこの表示部に接続される周辺
駆動回路部とが設けられている。
ＦＴを組み込んで駆動回路一体型に構成したアクティブ
マトリクス液晶表示装置（ＬＣＤ）の全体を概略的に示
すものである。このアクティブマトリクスＬＣＤは、主
基板６１（これはアクティブマトリクス基板を構成す
る。）と対向基板９８とをスペーサ（図示せず）を介し
て貼り合わせたフラットパネル構造からなり、両基板６
１−９８間に液晶（ここでは図示せず）が封入されてい
る。主基板６１の表面には、マトリクス状に配列した画
素電極９３と、この画素電極を駆動するスイッチング素
子とからなる表示部、及びこの表示部に接続される周辺
駆動回路部とが設けられている。
【０１９８】表示部のスイッチング素子は、上記したｎ
ＭＯＳ又はｐＭＯＳ又はＣＭＯＳでＬＤＤ構造のトップ
ゲート型ＭＯＳＴＦＴで構成される。また、周辺駆動回
路部にも、回路要素として、上記したトップゲート型Ｍ
ＯＳＴＦＴのＣＭＯＳ又はｎＭＯＳ又はｐＭＯＳＴＦＴ
又はこれらの混在が形成されている。なお、一方の周辺
駆動回路部はデータ信号を供給して各画素のＴＦＴを水
平ライン毎に駆動する水平駆動回路であり、また他方の
周辺駆動回路部は各画素のＴＦＴのゲートを走査ライン
毎に駆動する垂直駆動回路であり、通常は表示部の両辺
にそれぞれ設けられる。これらの駆動回路は、点順次ア
ナログ方式、線順次デジタル方式のいずれも構成でき
る。
ＭＯＳ又はｐＭＯＳ又はＣＭＯＳでＬＤＤ構造のトップ
ゲート型ＭＯＳＴＦＴで構成される。また、周辺駆動回
路部にも、回路要素として、上記したトップゲート型Ｍ
ＯＳＴＦＴのＣＭＯＳ又はｎＭＯＳ又はｐＭＯＳＴＦＴ
又はこれらの混在が形成されている。なお、一方の周辺
駆動回路部はデータ信号を供給して各画素のＴＦＴを水
平ライン毎に駆動する水平駆動回路であり、また他方の
周辺駆動回路部は各画素のＴＦＴのゲートを走査ライン
毎に駆動する垂直駆動回路であり、通常は表示部の両辺
にそれぞれ設けられる。これらの駆動回路は、点順次ア
ナログ方式、線順次デジタル方式のいずれも構成でき
る。
【０１９９】図２０に示すように、直交するゲートバス
ラインとデータバスラインの交差部に上記のＭＯＳＴＦ
Ｔが配置され、このＭＯＳＴＦＴを介して液晶容量（Ｃ
LC）に画像情報を書き込み、次の情報がくるまで電荷を
保持する。この場合、ＴＦＴのチャンネル抵抗だけで保
持させるには十分ではないので、それを補うため液晶容
量と並列に蓄積容量（補助容量）（ＣS）を付加し、リ
ーク電流による液晶電圧の低下を補ってよい。こうした
ＬＣＤ用ＭＯＳＴＦＴでは、画素部（表示部）に使用す
るＴＦＴの特性と周辺駆動回路に使用するＴＦＴの特性
とでは要求性能が異なり、特に画素部のＴＦＴではオフ
電流の制御、オン電流の確保が重要な問題となる。この
ため、表示部には、後述の如きＬＤＤ構造のＴＦＴを設
けることによって、ゲート−ドレイン間に電界がかかり
にくい構造としてチャンネル領域にかかる実効的な電界
を低減させ、オフ電流を低減し、特性の変化も小さくで
きる。しかし、プロセス的には複雑になり、素子サイズ
も大きくなり、かつオン電流が低下するなどの問題も発
生するため、それぞれの使用目的に合わせた最適設計が
必要である。
ラインとデータバスラインの交差部に上記のＭＯＳＴＦ
Ｔが配置され、このＭＯＳＴＦＴを介して液晶容量（Ｃ
LC）に画像情報を書き込み、次の情報がくるまで電荷を
保持する。この場合、ＴＦＴのチャンネル抵抗だけで保
持させるには十分ではないので、それを補うため液晶容
量と並列に蓄積容量（補助容量）（ＣS）を付加し、リ
ーク電流による液晶電圧の低下を補ってよい。こうした
ＬＣＤ用ＭＯＳＴＦＴでは、画素部（表示部）に使用す
るＴＦＴの特性と周辺駆動回路に使用するＴＦＴの特性
とでは要求性能が異なり、特に画素部のＴＦＴではオフ
電流の制御、オン電流の確保が重要な問題となる。この
ため、表示部には、後述の如きＬＤＤ構造のＴＦＴを設
けることによって、ゲート−ドレイン間に電界がかかり
にくい構造としてチャンネル領域にかかる実効的な電界
を低減させ、オフ電流を低減し、特性の変化も小さくで
きる。しかし、プロセス的には複雑になり、素子サイズ
も大きくなり、かつオン電流が低下するなどの問題も発
生するため、それぞれの使用目的に合わせた最適設計が
必要である。
【０２００】なお、使用可能な液晶としては、ＴＮ液晶
（アクティブマトリクス駆動のＴＮモード用に用いられ
るネマチック液晶）をはじめ、ＳＴＮ（スーパーツイス
テッドネマチック）、ＧＨ（ゲスト・ホスト）、ＰＣ
（フェーズ・チェンジ）、ＦＬＣ（強誘電性液晶）、Ａ
ＦＬＣ（反強誘電性液晶）、ＰＤＬＣ（ポリマー分散型
液晶）等の各種モード用の液晶を採用してよい。
（アクティブマトリクス駆動のＴＮモード用に用いられ
るネマチック液晶）をはじめ、ＳＴＮ（スーパーツイス
テッドネマチック）、ＧＨ（ゲスト・ホスト）、ＰＣ
（フェーズ・チェンジ）、ＦＬＣ（強誘電性液晶）、Ａ
ＦＬＣ（反強誘電性液晶）、ＰＤＬＣ（ポリマー分散型
液晶）等の各種モード用の液晶を採用してよい。
【０２０１】＜ＬＣＤの製造例２＞次に、本実施の形態
による低温プロセスの多結晶性シリコンＭＯＳＴＦＴを
用いたＬＣＤ（液晶表示装置）の製造例を示す（この製
造例は後述する有機ＥＬやＦＥＤの表示装置等にも同様
に適用可能である）。
による低温プロセスの多結晶性シリコンＭＯＳＴＦＴを
用いたＬＣＤ（液晶表示装置）の製造例を示す（この製
造例は後述する有機ＥＬやＦＥＤの表示装置等にも同様
に適用可能である）。
【０２０２】この製造例では、上述の製造例１におい
て、基板６１としてアルミノけい酸ガラス、ホウケイ酸
ガラス等の低歪点ガラスを使用し、図１６の（１）及び
（２）の工程を同様に行う。即ち、基板６１上に触媒Ｃ
ＶＤ又はバイアス触媒ＣＶＤ等とバイアス触媒ＡＨＡ処
理により錫含有（又は非含有）の多結晶性シリコン膜６
７を形成してこれをアイランド化し、表示領域のｎＭＯ
ＳＴＦＴ部と周辺駆動回路領域のｎＭＯＳＴＦＴ部及び
ｐＭＯＳＴＦＴ部を形成する。この場合、同時に、ダイ
オード、コンデンサ、インダクタンス、抵抗等の領域を
形成する。
て、基板６１としてアルミノけい酸ガラス、ホウケイ酸
ガラス等の低歪点ガラスを使用し、図１６の（１）及び
（２）の工程を同様に行う。即ち、基板６１上に触媒Ｃ
ＶＤ又はバイアス触媒ＣＶＤ等とバイアス触媒ＡＨＡ処
理により錫含有（又は非含有）の多結晶性シリコン膜６
７を形成してこれをアイランド化し、表示領域のｎＭＯ
ＳＴＦＴ部と周辺駆動回路領域のｎＭＯＳＴＦＴ部及び
ｐＭＯＳＴＦＴ部を形成する。この場合、同時に、ダイ
オード、コンデンサ、インダクタンス、抵抗等の領域を
形成する。
【０２０３】次いで、図２１の（１）に示すように、各
ＭＯＳＴＦＴゲートチャンネル領域のキャリア不純物濃
度を制御してＶthを最適化するために、表示領域のｎＭ
ＯＳＴＦＴ部と周辺駆動回路領域のｎＭＯＳＴＦＴ部を
フォトレジスト８２でカバーし、周辺駆動回路領域のｐ
ＭＯＳＴＦＴ部に、イオン注入又はイオンドーピング法
により例えば燐、ひ素等のｎ型不純物７９を１×１０12
ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１
０17ａｔｏｍｓ／ｃｃのドナー濃度に設定し、更に図２
１の（２）に示すように、周辺駆動回路領域のｐＭＯＳ
ＴＦＴ部をフォトレジスト８２でカバーし、表示領域の
ｎＭＯＳＴＦＴ部と周辺駆動回路領域のｎＭＯＳＴＦＴ
部に、イオン注入又はイオンドーピング法により例えば
ボロン等のｐ型不純物８３を５×１０11ａｔｏｍｓ／ｃ
ｍ2のドーズ量でドーピングし、１×１０17ａｔｏｍｓ
／ｃｃのアクセプタ濃度を設定する。
ＭＯＳＴＦＴゲートチャンネル領域のキャリア不純物濃
度を制御してＶthを最適化するために、表示領域のｎＭ
ＯＳＴＦＴ部と周辺駆動回路領域のｎＭＯＳＴＦＴ部を
フォトレジスト８２でカバーし、周辺駆動回路領域のｐ
ＭＯＳＴＦＴ部に、イオン注入又はイオンドーピング法
により例えば燐、ひ素等のｎ型不純物７９を１×１０12
ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１
０17ａｔｏｍｓ／ｃｃのドナー濃度に設定し、更に図２
１の（２）に示すように、周辺駆動回路領域のｐＭＯＳ
ＴＦＴ部をフォトレジスト８２でカバーし、表示領域の
ｎＭＯＳＴＦＴ部と周辺駆動回路領域のｎＭＯＳＴＦＴ
部に、イオン注入又はイオンドーピング法により例えば
ボロン等のｐ型不純物８３を５×１０11ａｔｏｍｓ／ｃ
ｍ2のドーズ量でドーピングし、１×１０17ａｔｏｍｓ
／ｃｃのアクセプタ濃度を設定する。
【０２０４】次いで、図２１の（３）に示すように、表
示領域のｎＭＯＳＴＦＴ部にｎ-型のＬＤＤ（Lightly D
oped Drain）部を形成するために、汎用フォトリソグラ
フィ技術により、表示領域のｎＭＯＳＴＦＴのゲート部
と周辺駆動領域のｐＭＯＳＴＦＴ及びｎＭＯＳＴＦＴ全
部をフォトレジスト８２で覆い、露出した表示領域のｎ
ＭＯＳＴＦＴのソース／ドレイン領域に、イオン注入又
はイオンドーピング法により例えば燐等のｎ型不純物７
９を１×１０13ａｔｏｍｓ／ｃｍ2のドーズ量でドーピ
ングし、２×１０18ａｔｏｍｓ／ｃｃのドナー濃度に設
定して、ｎ-型のＬＤＤ部を形成する。
示領域のｎＭＯＳＴＦＴ部にｎ-型のＬＤＤ（Lightly D
oped Drain）部を形成するために、汎用フォトリソグラ
フィ技術により、表示領域のｎＭＯＳＴＦＴのゲート部
と周辺駆動領域のｐＭＯＳＴＦＴ及びｎＭＯＳＴＦＴ全
部をフォトレジスト８２で覆い、露出した表示領域のｎ
ＭＯＳＴＦＴのソース／ドレイン領域に、イオン注入又
はイオンドーピング法により例えば燐等のｎ型不純物７
９を１×１０13ａｔｏｍｓ／ｃｍ2のドーズ量でドーピ
ングし、２×１０18ａｔｏｍｓ／ｃｃのドナー濃度に設
定して、ｎ-型のＬＤＤ部を形成する。
【０２０５】次いで、図２２の（４）に示すように、表
示領域のｎＭＯＳＴＦＴ部及び周辺駆動回路領域のｎＭ
ＯＳＴＦＴ部の全部をフォトレジスト８２でカバーし、
周辺駆動回路領域のｐＭＯＳＴＦＴ部のゲート部をフォ
トレジスト８２でカバーして露出したソース、ドレイン
領域に、イオン注入又はイオンドーピング法により例え
ばボロン等のｐ型不純物８３を１×１０15ａｔｏｍｓ／
ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍ
ｓ／ｃｃのアクセプタ濃度に設定してｐ+型のソース部
８４、ドレイン部８５を形成する。
示領域のｎＭＯＳＴＦＴ部及び周辺駆動回路領域のｎＭ
ＯＳＴＦＴ部の全部をフォトレジスト８２でカバーし、
周辺駆動回路領域のｐＭＯＳＴＦＴ部のゲート部をフォ
トレジスト８２でカバーして露出したソース、ドレイン
領域に、イオン注入又はイオンドーピング法により例え
ばボロン等のｐ型不純物８３を１×１０15ａｔｏｍｓ／
ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍ
ｓ／ｃｃのアクセプタ濃度に設定してｐ+型のソース部
８４、ドレイン部８５を形成する。
【０２０６】次いで、図２２の（５）に示すように、周
辺駆動回路領域のｐＭＯＳＴＦＴ部をフォトレジスト８
２でカバーし、表示領域のｎＭＯＳＴＦＴのゲート及び
ＬＤＤ部と周辺駆動回路領域のｎＭＯＳＴＦＴ部のゲー
ト部をフォトレジスト８２でカバーし、露出した表示領
域及び周辺駆動領域のｎＭＯＳＴＦＴのソース、ドレイ
ン領域に、イオン注入又はイオンドーピング法により例
えば燐、ひ素等のｎ型不純物７９を１×１０15ａｔｏｍ
ｓ／ｃｍ2のドーズ量でイオンドーピングし、２×１０
20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ｎ+型のソ
ース部８０、ドレイン部８１を形成する。
辺駆動回路領域のｐＭＯＳＴＦＴ部をフォトレジスト８
２でカバーし、表示領域のｎＭＯＳＴＦＴのゲート及び
ＬＤＤ部と周辺駆動回路領域のｎＭＯＳＴＦＴ部のゲー
ト部をフォトレジスト８２でカバーし、露出した表示領
域及び周辺駆動領域のｎＭＯＳＴＦＴのソース、ドレイ
ン領域に、イオン注入又はイオンドーピング法により例
えば燐、ひ素等のｎ型不純物７９を１×１０15ａｔｏｍ
ｓ／ｃｍ2のドーズ量でイオンドーピングし、２×１０
20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ｎ+型のソ
ース部８０、ドレイン部８１を形成する。
【０２０７】次いで、図２２の（６）に示すように、プ
ラズマＣＶＤ、ＴＥＯＳ系プラズマＣＶＤ、触媒ＣＶＤ
法等により、ゲート絶縁膜６８として、酸化シリコン膜
４０〜５０ｎｍ厚、窒化シリコン膜１０〜２０ｎｍ厚、
酸化シリコン膜４０〜５０ｎｍ厚の積層膜を形成する。
そして、ハロゲンランプ等でのＲＴＡ処理を例えば、約
１０００℃、１０〜３０秒行い、添加したｎ又はｐ型不
純物を活性化することにより、設定した各々のキャリア
不純物濃度を得る。
ラズマＣＶＤ、ＴＥＯＳ系プラズマＣＶＤ、触媒ＣＶＤ
法等により、ゲート絶縁膜６８として、酸化シリコン膜
４０〜５０ｎｍ厚、窒化シリコン膜１０〜２０ｎｍ厚、
酸化シリコン膜４０〜５０ｎｍ厚の積層膜を形成する。
そして、ハロゲンランプ等でのＲＴＡ処理を例えば、約
１０００℃、１０〜３０秒行い、添加したｎ又はｐ型不
純物を活性化することにより、設定した各々のキャリア
不純物濃度を得る。
【０２０８】この後に、全面に４００〜５００ｎｍ厚の
１％Ｓｉ入りアルミニウムスパッタ膜を形成し、汎用フ
ォトリソグラフィ及びエッチングにより、全ＴＦＴのゲ
ート電極７５及びゲートラインを形成する。更にこの後
に、プラズマＣＶＤ、触媒ＣＶＤ法等により、酸化シリ
コン膜１００〜２００ｎｍ厚、フォスフィンシリケート
ガラス（ＰＳＧ）膜２００〜３００ｎｍ厚、窒化シリコ
ン膜１００〜２００ｎｍ厚の積層膜からなる絶縁膜８６
を形成する。
１％Ｓｉ入りアルミニウムスパッタ膜を形成し、汎用フ
ォトリソグラフィ及びエッチングにより、全ＴＦＴのゲ
ート電極７５及びゲートラインを形成する。更にこの後
に、プラズマＣＶＤ、触媒ＣＶＤ法等により、酸化シリ
コン膜１００〜２００ｎｍ厚、フォスフィンシリケート
ガラス（ＰＳＧ）膜２００〜３００ｎｍ厚、窒化シリコ
ン膜１００〜２００ｎｍ厚の積層膜からなる絶縁膜８６
を形成する。
【０２０９】次いで、汎用フォトリソグラフィ及びエッ
チング技術により、周辺駆動回路の全ＴＦＴ部のソース
／ドレイン部及び表示用ｎＭＯＳＴＦＴ部のソース部の
窓開けを行う。窒化シリコン膜はＣＦ4のプラズマエッ
チング、酸化シリコン膜及びフォスフィンシリケートガ
ラス膜はフッ酸系エッチング液でエッチング処理する。
チング技術により、周辺駆動回路の全ＴＦＴ部のソース
／ドレイン部及び表示用ｎＭＯＳＴＦＴ部のソース部の
窓開けを行う。窒化シリコン膜はＣＦ4のプラズマエッ
チング、酸化シリコン膜及びフォスフィンシリケートガ
ラス膜はフッ酸系エッチング液でエッチング処理する。
【０２１０】次いで、図２２の（７）に示すように、全
面に４００〜５００ｎｍ厚の１％Ｓｉ入りアルミニウム
スパッタ膜を形成し、汎用フォトリソグラフィ及びエッ
チング技術により、周辺駆動回路の全ＴＦＴのソース、
ドレイン電極８８、８９、９０、９１を形成すると同時
に、表示用ｎＭＯＳＴＦＴのソース電極８７及びデータ
ラインを形成する。
面に４００〜５００ｎｍ厚の１％Ｓｉ入りアルミニウム
スパッタ膜を形成し、汎用フォトリソグラフィ及びエッ
チング技術により、周辺駆動回路の全ＴＦＴのソース、
ドレイン電極８８、８９、９０、９１を形成すると同時
に、表示用ｎＭＯＳＴＦＴのソース電極８７及びデータ
ラインを形成する。
【０２１１】次いで、図示は省略したが、プラズマＣＶ
Ｄ、触媒ＣＶＤ法等により、酸化シリコン膜１００〜２
００ｎｍ厚、フォスフィンシリケートガラス膜（ＰＳＧ
膜）２００〜３００ｎｍ厚、窒化シリコン膜１００〜３
００ｎｍ厚を全面に形成し、フォーミングガス中で約４
００℃、１時間、水素化及びシンター処理する。その後
に、表示用ｎＭＯＳＴＦＴのドレイン部コンタクト用窓
開けを行う。
Ｄ、触媒ＣＶＤ法等により、酸化シリコン膜１００〜２
００ｎｍ厚、フォスフィンシリケートガラス膜（ＰＳＧ
膜）２００〜３００ｎｍ厚、窒化シリコン膜１００〜３
００ｎｍ厚を全面に形成し、フォーミングガス中で約４
００℃、１時間、水素化及びシンター処理する。その後
に、表示用ｎＭＯＳＴＦＴのドレイン部コンタクト用窓
開けを行う。
【０２１２】ここで、ＬＣＤが透過型の場合は、画素開
口部の酸化シリコン膜、フォスフィンシリケートガラス
膜及び窒化シリコン膜は除去し、また反射型の場合は、
画素開口部等の酸化シリコン膜、フォスフィンシリケー
トガラス膜及び窒化シリコン膜は除去する必要はない
（これは上述又は後述のＬＣＤにおいても同様であ
る）。
口部の酸化シリコン膜、フォスフィンシリケートガラス
膜及び窒化シリコン膜は除去し、また反射型の場合は、
画素開口部等の酸化シリコン膜、フォスフィンシリケー
トガラス膜及び窒化シリコン膜は除去する必要はない
（これは上述又は後述のＬＣＤにおいても同様であ
る）。
【０２１３】透過型の場合、図１８の（１０）と同様
に、全面に、スピンコート等で２〜３μｍ厚のアクリル
系透明樹脂平坦化膜を形成し、汎用フォトリソグラフィ
及びエッチング技術により、表示用ＴＦＴのドレイン側
の透明樹脂窓開けを形成した後、全面に１３０〜１５０
ｎｍ厚のＩＴＯスパッタ膜を形成し、汎用フォトリソグ
ラフィ及びエッチング技術により、表示用ｎＭＯＳＴＦ
Ｔのドレイン部とコンタクトしたＩＴＯ透明電極を形成
する。更に熱処理（フォーミングガス中で２００〜２５
０℃、１時間）により、コンタクト抵抗の低減化とＩＴ
Ｏ透明度向上を図る。
に、全面に、スピンコート等で２〜３μｍ厚のアクリル
系透明樹脂平坦化膜を形成し、汎用フォトリソグラフィ
及びエッチング技術により、表示用ＴＦＴのドレイン側
の透明樹脂窓開けを形成した後、全面に１３０〜１５０
ｎｍ厚のＩＴＯスパッタ膜を形成し、汎用フォトリソグ
ラフィ及びエッチング技術により、表示用ｎＭＯＳＴＦ
Ｔのドレイン部とコンタクトしたＩＴＯ透明電極を形成
する。更に熱処理（フォーミングガス中で２００〜２５
０℃、１時間）により、コンタクト抵抗の低減化とＩＴ
Ｏ透明度向上を図る。
【０２１４】反射型の場合は、全面に、スピンコート等
で２〜３μｍ厚の感光性樹脂膜を形成し、汎用フォトリ
ソグラフィ及びエッチング技術により、少なくとも画素
部に凹凸形状パターンを形成し、リフローさせて凹凸反
射下部を形成する。同時に、表示用ｎＭＯＳＴＦＴのド
レイン部の感光性樹脂窓開けを形成する。しかる後、全
面に、３００〜４００ｎｍ厚の１％Ｓｉ入りアルミニウ
ムスパッタ膜を形成し、汎用フォトリソグラフィ及びエ
ッチング技術により、画素部以外のアルミニウム膜を除
去し、表示用ｎＭＯＳＴＦＴのドレイン電極と接続した
凹凸形状のアルミニウム反射部を形成する。その後に、
フォーミングガス中で３００℃、１時間シンター処理す
る。
で２〜３μｍ厚の感光性樹脂膜を形成し、汎用フォトリ
ソグラフィ及びエッチング技術により、少なくとも画素
部に凹凸形状パターンを形成し、リフローさせて凹凸反
射下部を形成する。同時に、表示用ｎＭＯＳＴＦＴのド
レイン部の感光性樹脂窓開けを形成する。しかる後、全
面に、３００〜４００ｎｍ厚の１％Ｓｉ入りアルミニウ
ムスパッタ膜を形成し、汎用フォトリソグラフィ及びエ
ッチング技術により、画素部以外のアルミニウム膜を除
去し、表示用ｎＭＯＳＴＦＴのドレイン電極と接続した
凹凸形状のアルミニウム反射部を形成する。その後に、
フォーミングガス中で３００℃、１時間シンター処理す
る。
【０２１５】なお、上記において、ゲート絶縁膜６８を
形成する前に、触媒ＡＨＡ処理すれば、多結晶性シリコ
ン膜の膜温度を局部的に上昇させ、結晶化が更に促進さ
れ、高移動度及び高品質の多結晶性シリコン膜を形成す
る。同時に、大量の高温の水素系活性種等が有する熱エ
ネルギーが膜に移動して、膜温度を局部的に上昇させる
ので、ゲートチャンネル／ソース／ドレイン領域に注入
された燐、ひ素、ボロンイオン等が活性化される。
形成する前に、触媒ＡＨＡ処理すれば、多結晶性シリコ
ン膜の膜温度を局部的に上昇させ、結晶化が更に促進さ
れ、高移動度及び高品質の多結晶性シリコン膜を形成す
る。同時に、大量の高温の水素系活性種等が有する熱エ
ネルギーが膜に移動して、膜温度を局部的に上昇させる
ので、ゲートチャンネル／ソース／ドレイン領域に注入
された燐、ひ素、ボロンイオン等が活性化される。
【０２１６】＜ボトムゲート型又はデュアルゲート型Ｍ
ＯＳＴＦＴ＞ＭＯＳＴＦＴを組み込んだ例えばＬＣＤに
おいて、上述のトップゲート型に代えて、ボトムゲート
型、デュアルゲート型のＭＯＳＴＦＴからなる透過型Ｌ
ＣＤを製造した例を述べる（但し、反射型ＬＣＤも同様
である）。
ＯＳＴＦＴ＞ＭＯＳＴＦＴを組み込んだ例えばＬＣＤに
おいて、上述のトップゲート型に代えて、ボトムゲート
型、デュアルゲート型のＭＯＳＴＦＴからなる透過型Ｌ
ＣＤを製造した例を述べる（但し、反射型ＬＣＤも同様
である）。
【０２１７】図２３（Ｂ）に示すように、表示部及び周
辺部にはボトムゲート型のｎＭＯＳＴＦＴが設けられ、
或いは図２３（Ｃ）に示すように、表示部及び周辺部に
はデュアルゲート型のｎＭＯＳＴＦＴがそれぞれ設けら
れている。これらのボトムゲート型、デュアルゲート型
ＭＯＳＴＦＴのうち、特にデュアルゲート型の場合には
上下のゲート部によって駆動能力が向上し、高速スイッ
チングに適し、また上下のゲート部のいずれかを選択的
に用いて場合に応じてトップゲート型又はボトムゲート
型として動作させることもできる。
辺部にはボトムゲート型のｎＭＯＳＴＦＴが設けられ、
或いは図２３（Ｃ）に示すように、表示部及び周辺部に
はデュアルゲート型のｎＭＯＳＴＦＴがそれぞれ設けら
れている。これらのボトムゲート型、デュアルゲート型
ＭＯＳＴＦＴのうち、特にデュアルゲート型の場合には
上下のゲート部によって駆動能力が向上し、高速スイッ
チングに適し、また上下のゲート部のいずれかを選択的
に用いて場合に応じてトップゲート型又はボトムゲート
型として動作させることもできる。
【０２１８】図２３（Ｂ）のボトムゲート型ＭＯＳＴＦ
Ｔにおいて、図中の１０２はＭｏ−Ｔａ合金等のゲート
電極であり、１０３は窒化シリコン膜及び１０４は酸化
シリコン膜であってゲート絶縁膜を形成し、このゲート
絶縁膜上にはトップゲート型ＭＯＳＴＦＴと同様の多結
晶性シリコン膜６７を用いたチャンネル領域等が形成さ
れている。また、図２３（Ｃ）のデュアルゲート型ＭＯ
ＳＴＦＴにおいて、下部ゲート部はボトムゲート型ＭＯ
ＳＴＦＴと同様であるが、上部ゲート部は、ゲート絶縁
膜１０６を酸化シリコン膜と窒化シリコン膜、必要に応
じて更に酸化シリコン膜の積層膜で形成し、この上に上
部ゲート電極７５を設けている。
Ｔにおいて、図中の１０２はＭｏ−Ｔａ合金等のゲート
電極であり、１０３は窒化シリコン膜及び１０４は酸化
シリコン膜であってゲート絶縁膜を形成し、このゲート
絶縁膜上にはトップゲート型ＭＯＳＴＦＴと同様の多結
晶性シリコン膜６７を用いたチャンネル領域等が形成さ
れている。また、図２３（Ｃ）のデュアルゲート型ＭＯ
ＳＴＦＴにおいて、下部ゲート部はボトムゲート型ＭＯ
ＳＴＦＴと同様であるが、上部ゲート部は、ゲート絶縁
膜１０６を酸化シリコン膜と窒化シリコン膜、必要に応
じて更に酸化シリコン膜の積層膜で形成し、この上に上
部ゲート電極７５を設けている。
【０２１９】＜ボトムゲート型ＭＯＳＴＦＴの製造＞ま
ず、ガラス基板６１上の全面に、Ｍｏ−Ｔａ合金のスパ
ッタ膜を３００〜４００ｎｍ厚に形成し、これを汎用フ
ォトリソグラフィ及びエッチング技術により２０〜４５
度のテーパーエッチングし、少なくともＴＦＴ形成領域
に、ボトムゲート電極１０２を形成すると同時に、ゲー
トラインを形成する。ガラス材質の使い分けは上述した
トップゲート型に準ずる。
ず、ガラス基板６１上の全面に、Ｍｏ−Ｔａ合金のスパ
ッタ膜を３００〜４００ｎｍ厚に形成し、これを汎用フ
ォトリソグラフィ及びエッチング技術により２０〜４５
度のテーパーエッチングし、少なくともＴＦＴ形成領域
に、ボトムゲート電極１０２を形成すると同時に、ゲー
トラインを形成する。ガラス材質の使い分けは上述した
トップゲート型に準ずる。
【０２２０】次いで、プラズマＣＶＤ、ＴＥＯＳ系プラ
ズマＣＶＤ、触媒ＣＶＤ、減圧ＣＶＤ等の気相成長法に
より、ゲート絶縁膜及び保護膜用の窒化シリコン膜１０
３及び酸化シリコン膜１０４と、錫含有又は非含有のア
モルファスシリコン含有微結晶シリコン膜とを形成す
る。この膜は上述したと同様に更にバイアス触媒ＡＨＡ
処理を施して錫含有又は非含有の多結晶性シリコン膜６
７を形成する。これらの気相成膜条件は上述したトップ
ゲート型に準ずる。なお、ボトムゲート絶縁膜及び保護
膜用の窒化シリコン膜はガラス基板からのＮａイオンス
トッパ作用を期待して設けるものであるが、合成石英ガ
ラスの場合は不要である。
ズマＣＶＤ、触媒ＣＶＤ、減圧ＣＶＤ等の気相成長法に
より、ゲート絶縁膜及び保護膜用の窒化シリコン膜１０
３及び酸化シリコン膜１０４と、錫含有又は非含有のア
モルファスシリコン含有微結晶シリコン膜とを形成す
る。この膜は上述したと同様に更にバイアス触媒ＡＨＡ
処理を施して錫含有又は非含有の多結晶性シリコン膜６
７を形成する。これらの気相成膜条件は上述したトップ
ゲート型に準ずる。なお、ボトムゲート絶縁膜及び保護
膜用の窒化シリコン膜はガラス基板からのＮａイオンス
トッパ作用を期待して設けるものであるが、合成石英ガ
ラスの場合は不要である。
【０２２１】そして次に、上述したと同様に、ｐＭＯＳ
ＴＦＴ、ｎＭＯＳＴＦＴ領域をアイランド化し（但し、
一方の領域のみを図示：以下、同様）、各チャンネル領
域のキャリア不純物濃度を制御してＶthを最適化するた
めに、イオン注入又はイオンドーピング法によりｎ型又
はｐ型不純物を適当量混入した後、更に、各ＭＯＳＴＦ
Ｔのソース、ドレイン領域を形成するためにイオン注入
又はイオンドーピング法によりｎ型又はｐ型不純物を適
当量混入させる。この後に、不純物活性化のためにバイ
アス触媒ＡＨＡ処理又はＲＴＡ処理する。
ＴＦＴ、ｎＭＯＳＴＦＴ領域をアイランド化し（但し、
一方の領域のみを図示：以下、同様）、各チャンネル領
域のキャリア不純物濃度を制御してＶthを最適化するた
めに、イオン注入又はイオンドーピング法によりｎ型又
はｐ型不純物を適当量混入した後、更に、各ＭＯＳＴＦ
Ｔのソース、ドレイン領域を形成するためにイオン注入
又はイオンドーピング法によりｎ型又はｐ型不純物を適
当量混入させる。この後に、不純物活性化のためにバイ
アス触媒ＡＨＡ処理又はＲＴＡ処理する。
【０２２２】これ以降のプロセスは、上述したものに準
ずる。
ずる。
【０２２３】＜デュアルゲート型ＭＯＳＴＦＴの製造＞
上記のボトムゲート型と同様に、ボトムゲート電極１０
２、ボトムゲート絶縁膜１０３及び１０４、多結晶性シ
リコン膜６７をそれぞれ形成する。但し、ボトムゲート
絶縁膜及び保護膜用の窒化シリコン膜１０３はガラス基
板からのＮａイオンストッパ作用を期待して設けるもの
であるが、合成石英ガラスの場合は不要である。
上記のボトムゲート型と同様に、ボトムゲート電極１０
２、ボトムゲート絶縁膜１０３及び１０４、多結晶性シ
リコン膜６７をそれぞれ形成する。但し、ボトムゲート
絶縁膜及び保護膜用の窒化シリコン膜１０３はガラス基
板からのＮａイオンストッパ作用を期待して設けるもの
であるが、合成石英ガラスの場合は不要である。
【０２２４】そして次に、上述したと同様に、ｐＭＯＳ
ＴＦＴ、ｎＭＯＳＴＦＴ領域をアイランド化し、各チャ
ンネル領域のキャリア不純物濃度を制御してＶthを最適
化するために、イオン注入又はイオンドーピング法によ
りｎ型又はｐ型不純物を適当量混入した後、更に、各Ｍ
ＯＳＴＦＴのソース、ドレイン領域を形成するためにイ
オン注入又はイオンドーピング法によりｎ型又はｐ型不
純物を適当量混入させる。この後に、不純物活性化のた
めにバイアス触媒ＡＨＡ処理又はＲＴＡ処理する。
ＴＦＴ、ｎＭＯＳＴＦＴ領域をアイランド化し、各チャ
ンネル領域のキャリア不純物濃度を制御してＶthを最適
化するために、イオン注入又はイオンドーピング法によ
りｎ型又はｐ型不純物を適当量混入した後、更に、各Ｍ
ＯＳＴＦＴのソース、ドレイン領域を形成するためにイ
オン注入又はイオンドーピング法によりｎ型又はｐ型不
純物を適当量混入させる。この後に、不純物活性化のた
めにバイアス触媒ＡＨＡ処理又はＲＴＡ処理する。
【０２２５】次いで、トップゲート絶縁膜１０６用の酸
化シリコン膜及び窒化シリコン膜、必要に応じて更に酸
化シリコン膜の積層膜を成膜する。気相成長条件は上述
したトップゲート型に準ずる。
化シリコン膜及び窒化シリコン膜、必要に応じて更に酸
化シリコン膜の積層膜を成膜する。気相成長条件は上述
したトップゲート型に準ずる。
【０２２６】この後に、全面に４００〜５００ｎｍ厚の
１％Ｓｉ入りアルミニウムスパッタ膜を形成し、汎用フ
ォトリグラフィ及びエッチング技術により、全ＴＦＴの
トップゲート電極７５及びゲートラインを形成する。こ
の後に、プラズマＣＶＤ、触媒ＣＶＤ法等により、酸化
シリコン膜１００〜２００ｎｍ厚、フォスフィンシリケ
ートガラス（ＰＳＧ）膜２００〜３００ｎｍ厚からなる
絶縁膜８６を形成する。次に、汎用フォトリソグラフィ
及びエッチング技術により、周辺駆動回路の全ＭＯＳＴ
ＦＴのソース、ドレイン電極部、さらに表示部ｎＭＯＳ
ＴＦＴのソース電極部の窓開けを行う。
１％Ｓｉ入りアルミニウムスパッタ膜を形成し、汎用フ
ォトリグラフィ及びエッチング技術により、全ＴＦＴの
トップゲート電極７５及びゲートラインを形成する。こ
の後に、プラズマＣＶＤ、触媒ＣＶＤ法等により、酸化
シリコン膜１００〜２００ｎｍ厚、フォスフィンシリケ
ートガラス（ＰＳＧ）膜２００〜３００ｎｍ厚からなる
絶縁膜８６を形成する。次に、汎用フォトリソグラフィ
及びエッチング技術により、周辺駆動回路の全ＭＯＳＴ
ＦＴのソース、ドレイン電極部、さらに表示部ｎＭＯＳ
ＴＦＴのソース電極部の窓開けを行う。
【０２２７】次いで、全面に４００〜５００ｎｍ厚の１
％Ｓｉ入りアルミニウムスパッタ膜を形成し、汎用フォ
トリソグラフィ及びエッチング技術により、ソース及び
ドレインの各アルミニウム電極８７、８８及び８９、ソ
ースライン及び配線等を形成する。次いで、図示は省略
したが、プラズマＣＶＤ、触媒ＣＶＤ法等により、酸化
シリコン膜１００〜２００ｎｍ厚、フォスフィンシリケ
ートガラス膜（ＰＳＧ膜）２００〜３００ｎｍ厚、窒化
シリコン膜１００〜３００ｎｍ厚を全面に形成し、フォ
ーミングガス中で約４００℃、１時間、水素化及びシン
ター処理する。その後に、表示用ｎＭＯＳＴＦＴのドレ
イン部コンタクト用窓開けを行う。その後に、表示用の
ＭＯＳＴＦＴのドレイン部とコンタクトしたＩＴＯ透明
電極を形成し、熱処理（フォーミングガス中で２００〜
２５０℃、１ｈ）により、コンタクト抵抗の低減化とＩ
ＴＯ透明度向上を図る。
％Ｓｉ入りアルミニウムスパッタ膜を形成し、汎用フォ
トリソグラフィ及びエッチング技術により、ソース及び
ドレインの各アルミニウム電極８７、８８及び８９、ソ
ースライン及び配線等を形成する。次いで、図示は省略
したが、プラズマＣＶＤ、触媒ＣＶＤ法等により、酸化
シリコン膜１００〜２００ｎｍ厚、フォスフィンシリケ
ートガラス膜（ＰＳＧ膜）２００〜３００ｎｍ厚、窒化
シリコン膜１００〜３００ｎｍ厚を全面に形成し、フォ
ーミングガス中で約４００℃、１時間、水素化及びシン
ター処理する。その後に、表示用ｎＭＯＳＴＦＴのドレ
イン部コンタクト用窓開けを行う。その後に、表示用の
ＭＯＳＴＦＴのドレイン部とコンタクトしたＩＴＯ透明
電極を形成し、熱処理（フォーミングガス中で２００〜
２５０℃、１ｈ）により、コンタクト抵抗の低減化とＩ
ＴＯ透明度向上を図る。
【０２２８】上述したように、本実施の形態によれば、
上述の第１の実施の形態と同様に、触媒ＣＶＤ又はバイ
アス触媒ＣＶＤ等とバイアス触媒ＡＨＡ処理により、Ｌ
ＣＤの表示部及び周辺駆動回路部のＭＯＳＴＦＴのゲー
トチャンネル、ソース及びドレイン領域となる、高キャ
リア移動度でＶth調整が容易であり、低抵抗での高速動
作が可能な多結晶性シリコン膜を形成することができ
る。この多結晶性シリコン膜によるトップゲート、ボト
ムゲート又はデュアルゲート型ＭＯＳＴＦＴを用いた液
晶表示装置は、高いスイッチング特性と低リーク電流の
ＬＤＤ構造を有する表示部と、高い駆動能力のＣＭＯ
Ｓ、又はｎＭＯＳ、又はｐＭＯＳ周辺駆動回路、映像信
号処理回路、メモリー回路等の周辺回路を一体化した構
成が可能となり、高画質、高精細、狭額縁、高効率、安
価な液晶パネルの実現が可能である。
上述の第１の実施の形態と同様に、触媒ＣＶＤ又はバイ
アス触媒ＣＶＤ等とバイアス触媒ＡＨＡ処理により、Ｌ
ＣＤの表示部及び周辺駆動回路部のＭＯＳＴＦＴのゲー
トチャンネル、ソース及びドレイン領域となる、高キャ
リア移動度でＶth調整が容易であり、低抵抗での高速動
作が可能な多結晶性シリコン膜を形成することができ
る。この多結晶性シリコン膜によるトップゲート、ボト
ムゲート又はデュアルゲート型ＭＯＳＴＦＴを用いた液
晶表示装置は、高いスイッチング特性と低リーク電流の
ＬＤＤ構造を有する表示部と、高い駆動能力のＣＭＯ
Ｓ、又はｎＭＯＳ、又はｐＭＯＳ周辺駆動回路、映像信
号処理回路、メモリー回路等の周辺回路を一体化した構
成が可能となり、高画質、高精細、狭額縁、高効率、安
価な液晶パネルの実現が可能である。
【０２２９】そして、低温（３００〜４００℃）で形成
できるので、安価で、大型化が容易な低歪点ガラスを採
用でき、コストダウンが可能となる。しかも、アレイ部
上にカラーフィルタやブラックマスクを作り込むことに
より、液晶表示パネルの開口率、輝度等を改善し、カラ
ーフィルタ基板を不要とし、生産性改善等によるコスト
ダウンが実現する。
できるので、安価で、大型化が容易な低歪点ガラスを採
用でき、コストダウンが可能となる。しかも、アレイ部
上にカラーフィルタやブラックマスクを作り込むことに
より、液晶表示パネルの開口率、輝度等を改善し、カラ
ーフィルタ基板を不要とし、生産性改善等によるコスト
ダウンが実現する。
【０２３０】第３の実施の形態 本実施の形態は、本発明を有機又は無機のエレクトロル
ミネセンス（ＥＬ）表示装置、例えば有機ＥＬ表示装置
に適用したものである。以下にその構造例と製造例を示
す。
ミネセンス（ＥＬ）表示装置、例えば有機ＥＬ表示装置
に適用したものである。以下にその構造例と製造例を示
す。
【０２３１】＜有機ＥＬ素子の構造例Ｉ＞図２４
（Ａ）、（Ｂ）に示すように、この構造例Ｉによれば、
ガラス等の基板１１１上に、本発明に基づいて上述した
方法で形成された高結晶化率、大粒径の多結晶性シリコ
ン膜によって、スイッチング用ＭＯＳＴＦＴ１と電流駆
動用ＭＯＳＴＦＴ２のゲートチャンネル１１７、ソース
領域１２０及びドレイン領域１２１が形成されている。
そして、ゲート絶縁膜１１８上にゲート電極１１５、ソ
ース及びドレイン領域上にソース電極１２７及びドレイ
ン電極１２８、１３１が形成されている。ＭＯＳＴＦＴ
１のドレインとＭＯＳＴＦＴ２のゲートとはドレイン電
極１２８を介して接続されていると共に、ＭＯＳＴＦＴ
２のソース電極１２７との間に絶縁膜１３６を介してキ
ャパシタＣが形成され、かつ、ＭＯＳＴＦＴ２のドレイ
ン電極１３１は有機ＥＬ素子の陰極１３８にまで延設さ
れている。
（Ａ）、（Ｂ）に示すように、この構造例Ｉによれば、
ガラス等の基板１１１上に、本発明に基づいて上述した
方法で形成された高結晶化率、大粒径の多結晶性シリコ
ン膜によって、スイッチング用ＭＯＳＴＦＴ１と電流駆
動用ＭＯＳＴＦＴ２のゲートチャンネル１１７、ソース
領域１２０及びドレイン領域１２１が形成されている。
そして、ゲート絶縁膜１１８上にゲート電極１１５、ソ
ース及びドレイン領域上にソース電極１２７及びドレイ
ン電極１２８、１３１が形成されている。ＭＯＳＴＦＴ
１のドレインとＭＯＳＴＦＴ２のゲートとはドレイン電
極１２８を介して接続されていると共に、ＭＯＳＴＦＴ
２のソース電極１２７との間に絶縁膜１３６を介してキ
ャパシタＣが形成され、かつ、ＭＯＳＴＦＴ２のドレイ
ン電極１３１は有機ＥＬ素子の陰極１３８にまで延設さ
れている。
【０２３２】各ＭＯＳＴＦＴは絶縁膜１３０で覆われ、
この絶縁膜上には陰極を覆うように有機ＥＬ素子の例え
ば緑色有機発光層１３２（又は青色有機発光層１３３、
更には図示しない赤色有機発光層）が形成され、この有
機発光層を覆うように陽極（１層目）１３４が形成さ
れ、更に共通の陽極（２層目）１３５が全面に形成され
ている。なお、ＣＭＯＳＴＦＴからなる周辺駆動回路、
映像信号処理回路、メモリー回路等の製法は、上述した
液晶表示装置に準ずる（以下、同様）。
この絶縁膜上には陰極を覆うように有機ＥＬ素子の例え
ば緑色有機発光層１３２（又は青色有機発光層１３３、
更には図示しない赤色有機発光層）が形成され、この有
機発光層を覆うように陽極（１層目）１３４が形成さ
れ、更に共通の陽極（２層目）１３５が全面に形成され
ている。なお、ＣＭＯＳＴＦＴからなる周辺駆動回路、
映像信号処理回路、メモリー回路等の製法は、上述した
液晶表示装置に準ずる（以下、同様）。
【０２３３】この構造の有機ＥＬ表示部は、有機ＥＬ発
光層が電流駆動用ＭＯＳＴＦＴ２のドレインに接続さ
れ、陰極（Ｌｉ−Ａｌ、Ｍｇ−Ａｇなど）１３８がガラ
ス等の基板１１１の面に被着され、陽極（ＩＴＯ膜な
ど）１３４、１３５がその上部に設けられており、従っ
て、上面発光１３６’となる。また、陰極がＭＯＳＴＦ
Ｔ上を覆っている場合は発光面積が大きくなり、このと
きには陰極が遮光膜となり、発光光等がＭＯＳＴＦＴに
入射しないのでリーク電流発生がなく、ＴＦＴ特性の悪
化がない。
光層が電流駆動用ＭＯＳＴＦＴ２のドレインに接続さ
れ、陰極（Ｌｉ−Ａｌ、Ｍｇ−Ａｇなど）１３８がガラ
ス等の基板１１１の面に被着され、陽極（ＩＴＯ膜な
ど）１３４、１３５がその上部に設けられており、従っ
て、上面発光１３６’となる。また、陰極がＭＯＳＴＦ
Ｔ上を覆っている場合は発光面積が大きくなり、このと
きには陰極が遮光膜となり、発光光等がＭＯＳＴＦＴに
入射しないのでリーク電流発生がなく、ＴＦＴ特性の悪
化がない。
【０２３４】また、各画素部周辺に図２４（Ｃ）のよう
にブラックマスク部（クロム、二酸化クロム等）１４０
を形成すれば、光漏れ（クロストーク等）を防止し、コ
ントラストの向上が図れる。
にブラックマスク部（クロム、二酸化クロム等）１４０
を形成すれば、光漏れ（クロストーク等）を防止し、コ
ントラストの向上が図れる。
【０２３５】なお、画素表示部に緑色、青色、赤色の３
色発光層を使用する方法、色変換層を使用する方法、白
色発光層にカラーフィルターを使用する方法のいずれで
も、良好なフルカラーのＥＬ表示装置が実現でき、ま
た、各色発光材料である高分子化合物のスピンコーティ
ング法、又は金属錯体の真空加熱蒸着法においても、長
寿命、高精度、高品質、高信頼性のフルカラー有機ＥＬ
部を生産性良く作成できるので、コストダウンが可能と
なる（以下、同様）。
色発光層を使用する方法、色変換層を使用する方法、白
色発光層にカラーフィルターを使用する方法のいずれで
も、良好なフルカラーのＥＬ表示装置が実現でき、ま
た、各色発光材料である高分子化合物のスピンコーティ
ング法、又は金属錯体の真空加熱蒸着法においても、長
寿命、高精度、高品質、高信頼性のフルカラー有機ＥＬ
部を生産性良く作成できるので、コストダウンが可能と
なる（以下、同様）。
【０２３６】次に、この有機ＥＬ素子の製造プロセスを
説明すると、まず、図２５の（１）に示すように、上述
した工程を経て多結晶性シリコン膜からなるソース領域
１２０、チャンネル領域１１７及びドレイン領域１２１
を形成した後、ゲート絶縁膜１１８を形成し、この上に
ＭＯＳＴＦＴ１、２のゲート電極１１５をＭｏ−Ｔａ合
金等のスパッタリング成膜とフォトリソグラフィ及びエ
ッチング技術により形成し、またＭＯＳＴＦＴ１のゲー
ト電極に接続されるゲートラインをスパッタリング成膜
とフォトリソグラフィ及びエッチング技術により（以
下、同様）形成する。そして、オーバーコート膜（酸化
シリコン等）１３７を触媒ＣＶＤ等の気相成長法により
（以下、同様）形成後、ＭＯＳＴＦＴ２のソース電極１
２７及びアースラインを形成し、更にオーバーコート膜
（酸化シリコン／窒化シリコン積層膜など）１３６を形
成する。
説明すると、まず、図２５の（１）に示すように、上述
した工程を経て多結晶性シリコン膜からなるソース領域
１２０、チャンネル領域１１７及びドレイン領域１２１
を形成した後、ゲート絶縁膜１１８を形成し、この上に
ＭＯＳＴＦＴ１、２のゲート電極１１５をＭｏ−Ｔａ合
金等のスパッタリング成膜とフォトリソグラフィ及びエ
ッチング技術により形成し、またＭＯＳＴＦＴ１のゲー
ト電極に接続されるゲートラインをスパッタリング成膜
とフォトリソグラフィ及びエッチング技術により（以
下、同様）形成する。そして、オーバーコート膜（酸化
シリコン等）１３７を触媒ＣＶＤ等の気相成長法により
（以下、同様）形成後、ＭＯＳＴＦＴ２のソース電極１
２７及びアースラインを形成し、更にオーバーコート膜
（酸化シリコン／窒化シリコン積層膜など）１３６を形
成する。
【０２３７】次いで、図２５の（２）に示すように、Ｍ
ＯＳＴＦＴ１のソース／ドレイン部、ＭＯＳＴＦＴ２の
ゲート部の窓開けを行った後、図２５の（３）に示すよ
うに、１％Ｓｉ入りＡｌのスパッタリングと汎用フォト
リソグラフィ及びエッチング技術によりＭＯＳＴＦＴ１
のドレイン電極とＭＯＳＴＦＴ２のゲート電極を１％Ｓ
ｉ入りＡｌ配線１２８で接続し、同時にＭＯＳＴＦＴ１
のソース電極と、この電極に接続される１％Ｓｉ入りＡ
ｌからなるソースラインを形成する。そして、オーバー
コート膜（酸化シリコン／フォスフィンシリケートガラ
ス／窒化シリコン積層膜など）１２２を形成し、ＭＯＳ
ＴＦＴ２のドレイン部の窓開けを行い、ＭＯＳＴＦＴ２
のドレイン部と接続した発光部の陰極１３８を形成す
る。
ＯＳＴＦＴ１のソース／ドレイン部、ＭＯＳＴＦＴ２の
ゲート部の窓開けを行った後、図２５の（３）に示すよ
うに、１％Ｓｉ入りＡｌのスパッタリングと汎用フォト
リソグラフィ及びエッチング技術によりＭＯＳＴＦＴ１
のドレイン電極とＭＯＳＴＦＴ２のゲート電極を１％Ｓ
ｉ入りＡｌ配線１２８で接続し、同時にＭＯＳＴＦＴ１
のソース電極と、この電極に接続される１％Ｓｉ入りＡ
ｌからなるソースラインを形成する。そして、オーバー
コート膜（酸化シリコン／フォスフィンシリケートガラ
ス／窒化シリコン積層膜など）１２２を形成し、ＭＯＳ
ＴＦＴ２のドレイン部の窓開けを行い、ＭＯＳＴＦＴ２
のドレイン部と接続した発光部の陰極１３８を形成す
る。
【０２３８】次いで、図２５の（４）に示すように、有
機発光層１３２等及び陽極１３４、１３５を形成する。
機発光層１３２等及び陽極１３４、１３５を形成する。
【０２３９】なお、上記において、緑色（Ｇ）発光有機
ＥＬ層、青色（Ｂ）発光有機ＥＬ層、赤色（Ｒ）発光有
機ＥＬ層はそれぞれ、１００〜２００ｎｍ厚に形成する
が、これらの有機ＥＬ層は、低分子化合物の場合は真空
加熱蒸着法で形成され、高分子化合物の場合はディッピ
ングコーティング、スピンコーティングなどの塗布法や
インクジェット法によりＲ、Ｇ、Ｂ発光ポリマーを配列
する方法が用いられる。金属錯体の場合は、昇華可能な
材料を真空加熱蒸着法で形成される。
ＥＬ層、青色（Ｂ）発光有機ＥＬ層、赤色（Ｒ）発光有
機ＥＬ層はそれぞれ、１００〜２００ｎｍ厚に形成する
が、これらの有機ＥＬ層は、低分子化合物の場合は真空
加熱蒸着法で形成され、高分子化合物の場合はディッピ
ングコーティング、スピンコーティングなどの塗布法や
インクジェット法によりＲ、Ｇ、Ｂ発光ポリマーを配列
する方法が用いられる。金属錯体の場合は、昇華可能な
材料を真空加熱蒸着法で形成される。
【０２４０】有機ＥＬ層には、単層型、二層型、三層型
等があるが、ここでは低分子化合物の三層型の例を示
す。 単層型；陽極／バイポーラー発光層／陰極、 二層型；陽極／ホール輸送層／電子輸送性発光層／陰
極、又は陽極／ホール輸送性発光層／電子輸送層／陰
極、 三層型；陽極／ホール輸送層／発光層／電子輸送層／陰
極、又は陽極／ホール輸送性発光層／キャリアブロック
層／電子輸送性発光層／陰極
等があるが、ここでは低分子化合物の三層型の例を示
す。 単層型；陽極／バイポーラー発光層／陰極、 二層型；陽極／ホール輸送層／電子輸送性発光層／陰
極、又は陽極／ホール輸送性発光層／電子輸送層／陰
極、 三層型；陽極／ホール輸送層／発光層／電子輸送層／陰
極、又は陽極／ホール輸送性発光層／キャリアブロック
層／電子輸送性発光層／陰極
【０２４１】なお、図２４（Ｂ）の素子において、有機
発光層の代わりに公知の発光ポリマーを用いれば、パッ
シブマトリクス又はアクティブマトリクス駆動の発光ポ
リマー表示装置（ＬＥＰＤ）として構成することができ
る（以下、同様）。
発光層の代わりに公知の発光ポリマーを用いれば、パッ
シブマトリクス又はアクティブマトリクス駆動の発光ポ
リマー表示装置（ＬＥＰＤ）として構成することができ
る（以下、同様）。
【０２４２】＜有機ＥＬ素子の構造例II＞図２６
（Ａ）、（Ｂ）に示すように、この構造例IIによれば、
ガラス等の基板１１１上に、上記の構造例Ｉと同様に、
本発明に基づいて上述した方法で形成された高結晶化
率、大粒径の多結晶性シリコン膜によって、スイッチン
グ用ＭＯＳＴＦＴ１と電流駆動用ＭＯＳＴＦＴ２のゲー
トチャンネル１１７、ソース領域１２０及びドレイン領
域１２１が形成されている。そして、ゲート絶縁膜１１
８上にゲート電極１１５、ソース及びドレイン領域上に
ソース電極１２７及びドレイン電極１２８、１３１が形
成されている。ＭＯＳＴＦＴ１のドレインとＭＯＳＴＦ
Ｔ２のゲートとはドレイン電極１２８を介して接続され
ていると共に、ＭＯＳＴＦＴ２のドレイン電極１３１と
の間に絶縁膜１３６を介してキャパシタＣが形成され、
かつ、ＭＯＳＴＦＴ２のソース電極１２７は有機ＥＬ素
子の陽極１４４にまで延設されている。
（Ａ）、（Ｂ）に示すように、この構造例IIによれば、
ガラス等の基板１１１上に、上記の構造例Ｉと同様に、
本発明に基づいて上述した方法で形成された高結晶化
率、大粒径の多結晶性シリコン膜によって、スイッチン
グ用ＭＯＳＴＦＴ１と電流駆動用ＭＯＳＴＦＴ２のゲー
トチャンネル１１７、ソース領域１２０及びドレイン領
域１２１が形成されている。そして、ゲート絶縁膜１１
８上にゲート電極１１５、ソース及びドレイン領域上に
ソース電極１２７及びドレイン電極１２８、１３１が形
成されている。ＭＯＳＴＦＴ１のドレインとＭＯＳＴＦ
Ｔ２のゲートとはドレイン電極１２８を介して接続され
ていると共に、ＭＯＳＴＦＴ２のドレイン電極１３１と
の間に絶縁膜１３６を介してキャパシタＣが形成され、
かつ、ＭＯＳＴＦＴ２のソース電極１２７は有機ＥＬ素
子の陽極１４４にまで延設されている。
【０２４３】各ＭＯＳＴＦＴは絶縁膜１３０で覆われ、
この絶縁膜上には陽極を覆うように有機ＥＬ素子の例え
ば緑色有機発光層１３２（又は青色有機発光層１３３、
更には図示しない赤色有機発光層）が形成され、この有
機発光層を覆うように陰極（１層目）１４１が形成さ
れ、更に共通の陰極（２層目）１４２が全面に形成され
ている。
この絶縁膜上には陽極を覆うように有機ＥＬ素子の例え
ば緑色有機発光層１３２（又は青色有機発光層１３３、
更には図示しない赤色有機発光層）が形成され、この有
機発光層を覆うように陰極（１層目）１４１が形成さ
れ、更に共通の陰極（２層目）１４２が全面に形成され
ている。
【０２４４】この構造の有機ＥＬ表示部は、有機ＥＬ発
光層が電流駆動用ＭＯＳＴＦＴ２のソースに接続され、
ガラス等の基板１１１の面に被着された陽極１４４を覆
うように有機ＥＬ発光層を形成し、その有機ＥＬ発光層
を覆うように陰極１４１を形成し、全面に陰極１４２を
形成しており、従って、下面発光１３６’となる。ま
た、陰極が有機ＥＬ発光層間及びＭＯＳＴＦＴ上を覆っ
ている。即ち、全面に、例えば緑色発光有機ＥＬ層を真
空加熱蒸着法等により形成した後に、緑色発光有機ＥＬ
部をフォトリソグラフィ及びドライエッチングで形成
し、連続して同様に、青色、赤色発光有機ＥＬ部を形成
し、最後に全面に陰極（電子注入層）１４１をマグネシ
ウム：銀合金又はアルミニウム：リチウム合金により形
成する。この全面に更に形成した陰極（電子注入層）で
密封するので、外部から有機ＥＬ層間に湿気が侵入する
ことを特に全面被着の陰極１４２により防止して湿気に
弱い有機ＥＬ層の劣化や電極の酸化を防止し、長寿命、
高品質、高信頼性が可能となる（これは、図２１の構造
例Ｉでも陽極で全面被覆されているため、同様であ
る）。また、陰極１４１及び１４２により放熱効果が高
まるので、発熱による薄膜の構造変化（融解又は再結晶
化）が低減し、長寿命、高品質、高信頼性が可能とな
る。しかも、これによって、高精度、高品質のフルカラ
ーの有機ＥＬ層を生産性良く作成できるので、コストダ
ウンが可能となる。
光層が電流駆動用ＭＯＳＴＦＴ２のソースに接続され、
ガラス等の基板１１１の面に被着された陽極１４４を覆
うように有機ＥＬ発光層を形成し、その有機ＥＬ発光層
を覆うように陰極１４１を形成し、全面に陰極１４２を
形成しており、従って、下面発光１３６’となる。ま
た、陰極が有機ＥＬ発光層間及びＭＯＳＴＦＴ上を覆っ
ている。即ち、全面に、例えば緑色発光有機ＥＬ層を真
空加熱蒸着法等により形成した後に、緑色発光有機ＥＬ
部をフォトリソグラフィ及びドライエッチングで形成
し、連続して同様に、青色、赤色発光有機ＥＬ部を形成
し、最後に全面に陰極（電子注入層）１４１をマグネシ
ウム：銀合金又はアルミニウム：リチウム合金により形
成する。この全面に更に形成した陰極（電子注入層）で
密封するので、外部から有機ＥＬ層間に湿気が侵入する
ことを特に全面被着の陰極１４２により防止して湿気に
弱い有機ＥＬ層の劣化や電極の酸化を防止し、長寿命、
高品質、高信頼性が可能となる（これは、図２１の構造
例Ｉでも陽極で全面被覆されているため、同様であ
る）。また、陰極１４１及び１４２により放熱効果が高
まるので、発熱による薄膜の構造変化（融解又は再結晶
化）が低減し、長寿命、高品質、高信頼性が可能とな
る。しかも、これによって、高精度、高品質のフルカラ
ーの有機ＥＬ層を生産性良く作成できるので、コストダ
ウンが可能となる。
【０２４５】また、各画素部周辺に図２６（Ｃ）のよう
にブラックマスク部（クロム、二酸化クロム等）１４０
を形成すれば、光漏れ（クロストーク等）を防止し、コ
ントラストの向上が図れる。なお、このブラックマスク
部１４０は、酸化シリコン膜１４３（これはゲート絶縁
膜１１８と同時に同一材料で形成してよい。）によって
覆われている。
にブラックマスク部（クロム、二酸化クロム等）１４０
を形成すれば、光漏れ（クロストーク等）を防止し、コ
ントラストの向上が図れる。なお、このブラックマスク
部１４０は、酸化シリコン膜１４３（これはゲート絶縁
膜１１８と同時に同一材料で形成してよい。）によって
覆われている。
【０２４６】次に、この有機ＥＬ素子の製造プロセスを
説明すると、まず、図２７の（１）に示すように、上述
した工程を経て多結晶性シリコン膜からなるソース領域
１２０、チャンネル領域１１７及びドレイン領域１２１
を形成した後、触媒ＣＶＤ等の気相成長法によりゲート
絶縁膜１１８を形成し、１％Ｓｉ入りＡｌのスパッタリ
ング成膜及び汎用フォトリソグラフィ及びエッチング技
術によりこの上にＭＯＳＴＦＴ１、２のゲート電極１１
５を形成し、また１％Ｓｉ入りＡｌのスパッタリング成
膜及び汎用フォトリソグラフィ及びエッチング技術によ
りＭＯＳＴＦＴ１のゲート電極に接続されるゲートライ
ンを形成する。そして、触媒ＣＶＤ等の気相成長法によ
りオーバーコート膜（酸化シリコン等）１３７を形成
後、１％Ｓｉ入りＡｌのスパッタリング成膜及び汎用フ
ォトリソグラフィ及びエッチング技術によりＭＯＳＴＦ
Ｔ２のドレイン電極１３１及びＶddラインを形成し、更
に触媒ＣＶＤ等の気相成長法によりオーバーコート膜
（酸化シリコン／窒化シリコン積層膜等）１３６を形成
する。
説明すると、まず、図２７の（１）に示すように、上述
した工程を経て多結晶性シリコン膜からなるソース領域
１２０、チャンネル領域１１７及びドレイン領域１２１
を形成した後、触媒ＣＶＤ等の気相成長法によりゲート
絶縁膜１１８を形成し、１％Ｓｉ入りＡｌのスパッタリ
ング成膜及び汎用フォトリソグラフィ及びエッチング技
術によりこの上にＭＯＳＴＦＴ１、２のゲート電極１１
５を形成し、また１％Ｓｉ入りＡｌのスパッタリング成
膜及び汎用フォトリソグラフィ及びエッチング技術によ
りＭＯＳＴＦＴ１のゲート電極に接続されるゲートライ
ンを形成する。そして、触媒ＣＶＤ等の気相成長法によ
りオーバーコート膜（酸化シリコン等）１３７を形成
後、１％Ｓｉ入りＡｌのスパッタリング成膜及び汎用フ
ォトリソグラフィ及びエッチング技術によりＭＯＳＴＦ
Ｔ２のドレイン電極１３１及びＶddラインを形成し、更
に触媒ＣＶＤ等の気相成長法によりオーバーコート膜
（酸化シリコン／窒化シリコン積層膜等）１３６を形成
する。
【０２４７】次いで、図２７の（２）に示すように、汎
用フォトリソグラフィ及びエッチング技術によりＭＯＳ
ＴＦＴ１のソース／ドレイン部、ＭＯＳＴＦＴ２のゲー
ト部の窓開けを行った後、図２７の（３）に示すよう
に、１％Ｓｉ入りＡｌのスパッタリング成膜及び汎用フ
ォトリソグラフィ及びエッチング技術により、ＭＯＳＴ
ＦＴ１のドレインとＭＯＳＴＦＴ２のゲートを１％Ｓｉ
入りＡｌ配線１２８で接続し、同時にＭＯＳＴＦＴ１の
ソースに接続される１％Ｓｉ入りＡｌからなるソースラ
インを形成する。そして、オーバーコート膜（酸化シリ
コン／フォスフィンシリケートガラス／窒化シリコン積
層膜など）１２２を形成し、汎用フォトリソグラフィ及
びエッチング技術によりＭＯＳＴＦＴ２のソース部の窓
開けを行い、ＩＴＯ等のスパッタリング及び汎用フォト
リソグラフィ及びエッチング技術によりＭＯＳＴＦＴ２
のソース部と接続した発光部の陽極１４４を形成する。
用フォトリソグラフィ及びエッチング技術によりＭＯＳ
ＴＦＴ１のソース／ドレイン部、ＭＯＳＴＦＴ２のゲー
ト部の窓開けを行った後、図２７の（３）に示すよう
に、１％Ｓｉ入りＡｌのスパッタリング成膜及び汎用フ
ォトリソグラフィ及びエッチング技術により、ＭＯＳＴ
ＦＴ１のドレインとＭＯＳＴＦＴ２のゲートを１％Ｓｉ
入りＡｌ配線１２８で接続し、同時にＭＯＳＴＦＴ１の
ソースに接続される１％Ｓｉ入りＡｌからなるソースラ
インを形成する。そして、オーバーコート膜（酸化シリ
コン／フォスフィンシリケートガラス／窒化シリコン積
層膜など）１２２を形成し、汎用フォトリソグラフィ及
びエッチング技術によりＭＯＳＴＦＴ２のソース部の窓
開けを行い、ＩＴＯ等のスパッタリング及び汎用フォト
リソグラフィ及びエッチング技術によりＭＯＳＴＦＴ２
のソース部と接続した発光部の陽極１４４を形成する。
【０２４８】次いで、図２７の（４）に示すように、上
記のように有機発光層１３２等及び陰極１４１、１４２
を形成する。
記のように有機発光層１３２等及び陰極１４１、１４２
を形成する。
【０２４９】なお、以下に述べる有機ＥＬの各層の構成
材料や形成方法は図２６の例に適用されるが、図２４の
例にも同様に適用されてよい。
材料や形成方法は図２６の例に適用されるが、図２４の
例にも同様に適用されてよい。
【０２５０】緑色発光有機ＥＬ層に低分子化合物を用い
る場合は、ガラス基板上の陽極（ホール注入層）である
電流駆動用ＭＯＳＴＦＴのソース部とコンタクトしたＩ
ＴＯ透明電極上に、連続した真空加熱蒸着法により形成
する。 １）ホール輸送層は、アミン系化合物（例えば、トリア
リールアミン誘導体、アリールアミンオリゴマー、芳香
族第三アミン等）等 ２）発光層は、緑色発光材料であるトリス（８−ヒドロ
キシキシリノ）Ａｌ錯体（Ａｌｑ）等 ３）電子輸送層は、１，３，４−オキサジアゾール誘導
体（ＯＸＤ）、１，２，４−トリアゾール誘導体（ＴＡ
Ｚ）等 ４）陰極である電子注入層は、４ｅＶ以下の仕事関数を
有する材料で作られるのが好ましい。 例えば、１０：１（原子比）のマグネシウム：銀合金の
１０〜３０ｎｍ厚 アルミニウム：リチウム（濃度は０．５〜１％）合金の
１０〜３０ｎｍ厚 ここで、銀は有機界面との接着性を増すためにマグネシ
ウム中に１〜１０原子％添加され、リチウムは安定化の
ためにアルミニウム中に濃度は０．５〜１％添加され
る。
る場合は、ガラス基板上の陽極（ホール注入層）である
電流駆動用ＭＯＳＴＦＴのソース部とコンタクトしたＩ
ＴＯ透明電極上に、連続した真空加熱蒸着法により形成
する。 １）ホール輸送層は、アミン系化合物（例えば、トリア
リールアミン誘導体、アリールアミンオリゴマー、芳香
族第三アミン等）等 ２）発光層は、緑色発光材料であるトリス（８−ヒドロ
キシキシリノ）Ａｌ錯体（Ａｌｑ）等 ３）電子輸送層は、１，３，４−オキサジアゾール誘導
体（ＯＸＤ）、１，２，４−トリアゾール誘導体（ＴＡ
Ｚ）等 ４）陰極である電子注入層は、４ｅＶ以下の仕事関数を
有する材料で作られるのが好ましい。 例えば、１０：１（原子比）のマグネシウム：銀合金の
１０〜３０ｎｍ厚 アルミニウム：リチウム（濃度は０．５〜１％）合金の
１０〜３０ｎｍ厚 ここで、銀は有機界面との接着性を増すためにマグネシ
ウム中に１〜１０原子％添加され、リチウムは安定化の
ためにアルミニウム中に濃度は０．５〜１％添加され
る。
【０２５１】緑色画素部を形成するには、緑色画素部を
フォトレジストでマスクし、ＣＣｌ 4ガスのプラズマエ
ッチングにより陰極である電子注入層のアルミニウム：
リチウム合金を除去し、連続して電子輸送層、発光層、
ホール輸送層の低分子系化合物及びフォトレジストを酸
素プラズマエッチングで除去し、緑色画素部を形成す
る。この時に、フォトレジストの下にはアルミニウム：
リチウム合金があるので、フォトレジストがエッチング
されても問題ない。又、この時に、電子輸送層、発光
層、ホール輸送層の低分子系化合物層は、ホール注入層
のＩＴＯ透明電極よりも大きい面積とし、後工程で全面
に形成する陰極の電子注入層（マグネシウム：銀合金）
と電気的ショートしないようにする。
フォトレジストでマスクし、ＣＣｌ 4ガスのプラズマエ
ッチングにより陰極である電子注入層のアルミニウム：
リチウム合金を除去し、連続して電子輸送層、発光層、
ホール輸送層の低分子系化合物及びフォトレジストを酸
素プラズマエッチングで除去し、緑色画素部を形成す
る。この時に、フォトレジストの下にはアルミニウム：
リチウム合金があるので、フォトレジストがエッチング
されても問題ない。又、この時に、電子輸送層、発光
層、ホール輸送層の低分子系化合物層は、ホール注入層
のＩＴＯ透明電極よりも大きい面積とし、後工程で全面
に形成する陰極の電子注入層（マグネシウム：銀合金）
と電気的ショートしないようにする。
【０２５２】次に、青色発光有機ＥＬ層を低分子化合物
で形成する場合は、ガラス基板上の陽極（ホール注入
層）である電流駆動用ＴＦＴのソース部とコンタクトし
たＩＴＯ透明電極上に、連続して真空加熱蒸着により形
成する。 １）ホール輸送層は、アミン系化合物（例えば、トリア
リールアミン誘導体、アリールアミンオリゴマー、芳香
族第三アミン等）等 ２）発光層は、青色発光材料であるＤＴＶＢｉのような
ジスチリル誘導体等 ３）電子輸送層は、１，３，４−オキサジアゾール誘導
体（ＴＡＺ）、１，２，４−トリアゾール誘導体（ＴＡ
Ｚ）等 ４）陰極である電子注入層は、４ｅＶ以下の仕事関数を
有する材料で作られるのが好ましい。 例えば、１０：１（原子比）のマグネシウム：銀合金の
１０〜３０ｎｍ厚 アルミニウム：リチウム（濃度は０．５〜１％）合金の
１０〜３０ｎｍ厚 ここで、銀は有機界面との接着性を増すためにマグネシ
ウム中に１〜１０原子％添加され、リチウムは安定化の
ためにアルミニウム中に濃度は０．５〜１％添加され
る。
で形成する場合は、ガラス基板上の陽極（ホール注入
層）である電流駆動用ＴＦＴのソース部とコンタクトし
たＩＴＯ透明電極上に、連続して真空加熱蒸着により形
成する。 １）ホール輸送層は、アミン系化合物（例えば、トリア
リールアミン誘導体、アリールアミンオリゴマー、芳香
族第三アミン等）等 ２）発光層は、青色発光材料であるＤＴＶＢｉのような
ジスチリル誘導体等 ３）電子輸送層は、１，３，４−オキサジアゾール誘導
体（ＴＡＺ）、１，２，４−トリアゾール誘導体（ＴＡ
Ｚ）等 ４）陰極である電子注入層は、４ｅＶ以下の仕事関数を
有する材料で作られるのが好ましい。 例えば、１０：１（原子比）のマグネシウム：銀合金の
１０〜３０ｎｍ厚 アルミニウム：リチウム（濃度は０．５〜１％）合金の
１０〜３０ｎｍ厚 ここで、銀は有機界面との接着性を増すためにマグネシ
ウム中に１〜１０原子％添加され、リチウムは安定化の
ためにアルミニウム中に濃度は０．５〜１％添加され
る。
【０２５３】青色画素部を形成するには、青色画素部を
フォトレジストでマスクし、ＣＣｌ 4ガスのプラズマエ
ッチングで陰極である電子注入層のアルミニウム：リチ
ウム合金を除去し、連続して電子輸送層、発光層、ホー
ル輸送層の低分子系化合物及びフォトレジストを酸素プ
ラズマエッチングで除去し、青色画素部を形成する。こ
の時に、フォトレジストの下にはアルミニウム：リチウ
ム合金があるので、フォトレジストがエッチングされて
も問題ない。又、この時に、電子輸送層、発光層、ホー
ル輸送層の低分子系化合物層は、ホール注入層のＩＴＯ
透明電極よりも大きい面積とし、後工程で全面に形成す
る陰極の電子注入層（マグネシウム：銀合金）と電気的
ショートしないようにする。
フォトレジストでマスクし、ＣＣｌ 4ガスのプラズマエ
ッチングで陰極である電子注入層のアルミニウム：リチ
ウム合金を除去し、連続して電子輸送層、発光層、ホー
ル輸送層の低分子系化合物及びフォトレジストを酸素プ
ラズマエッチングで除去し、青色画素部を形成する。こ
の時に、フォトレジストの下にはアルミニウム：リチウ
ム合金があるので、フォトレジストがエッチングされて
も問題ない。又、この時に、電子輸送層、発光層、ホー
ル輸送層の低分子系化合物層は、ホール注入層のＩＴＯ
透明電極よりも大きい面積とし、後工程で全面に形成す
る陰極の電子注入層（マグネシウム：銀合金）と電気的
ショートしないようにする。
【０２５４】また、赤色発光有機ＥＬ層を低分子化合物
で形成する場合は、ガラス基板上の陽極（ホール注入
層）である電流駆動用ＴＦＴのソース部とコンタクトし
たＩＴＯ透明電極上に、連続して真空加熱蒸着により形
成する。 １）ホール輸送層は、アミン系化合物（例えば、トリア
リールアミン誘導体、アリールアミンオリゴマー、芳香
族第三アミン等）等 ２）発光層は、赤色発光材料であるＥｕ（Ｅｕ(ＤＢＭ)
3（Ｐｈｅｎ））等 ３）電子輸送層は、１，３，４−オキサジアゾール誘導
体（ＯＸＤ）、１，２，４−トリアゾール誘導体（ＴＡ
Ｚ）等 ４）陰極である電子注入層は、４ｅＶ以下の仕事関数を
有する材料で作られるのが好ましい。 例えば、１０：１（原子比）のマグネシウム：銀合金の
１０〜３０ｎｍ厚 アルミニウム：リチウム（濃度は０．５〜１％）合金の
１０〜３０ｎｍ厚 銀は有機界面との接着性を増すためにマグネシウム中に
１〜１０原子％添加され、リチウムは安定化のためにア
ルミニウム中に濃度は０．５〜１％添加される。
で形成する場合は、ガラス基板上の陽極（ホール注入
層）である電流駆動用ＴＦＴのソース部とコンタクトし
たＩＴＯ透明電極上に、連続して真空加熱蒸着により形
成する。 １）ホール輸送層は、アミン系化合物（例えば、トリア
リールアミン誘導体、アリールアミンオリゴマー、芳香
族第三アミン等）等 ２）発光層は、赤色発光材料であるＥｕ（Ｅｕ(ＤＢＭ)
3（Ｐｈｅｎ））等 ３）電子輸送層は、１，３，４−オキサジアゾール誘導
体（ＯＸＤ）、１，２，４−トリアゾール誘導体（ＴＡ
Ｚ）等 ４）陰極である電子注入層は、４ｅＶ以下の仕事関数を
有する材料で作られるのが好ましい。 例えば、１０：１（原子比）のマグネシウム：銀合金の
１０〜３０ｎｍ厚 アルミニウム：リチウム（濃度は０．５〜１％）合金の
１０〜３０ｎｍ厚 銀は有機界面との接着性を増すためにマグネシウム中に
１〜１０原子％添加され、リチウムは安定化のためにア
ルミニウム中に濃度は０．５〜１％添加される。
【０２５５】赤色画素部を形成するには、赤色画素部を
フォトレジストでマスクし、ＣＣｌ 4ガスのプラズマエ
ッチングで陰極である電子注入層のアルミニウム：リチ
ウム合金を除去し、連続して電子輸送層、発光層、ホー
ル輸送層の低分子系化合物及びフォトレジストを酸素プ
ラズマエッチングで除去し、赤色画素部を形成する。こ
の時に、フォトレジストの下にはアルミニウム：リチウ
ム合金があるので、フォトレジストがエッチングされて
も問題ない。又、この時に、電子輸送層、発光層、ホー
ル輸送層の低分子系化合物層は、ホール注入層のＩＴＯ
透明電極よりも大きい面積とし、後工程で全面に形成す
る陰極の電子注入層（マグネシウム：銀合金）と電気的
ショートしないようにする。
フォトレジストでマスクし、ＣＣｌ 4ガスのプラズマエ
ッチングで陰極である電子注入層のアルミニウム：リチ
ウム合金を除去し、連続して電子輸送層、発光層、ホー
ル輸送層の低分子系化合物及びフォトレジストを酸素プ
ラズマエッチングで除去し、赤色画素部を形成する。こ
の時に、フォトレジストの下にはアルミニウム：リチウ
ム合金があるので、フォトレジストがエッチングされて
も問題ない。又、この時に、電子輸送層、発光層、ホー
ル輸送層の低分子系化合物層は、ホール注入層のＩＴＯ
透明電極よりも大きい面積とし、後工程で全面に形成す
る陰極の電子注入層（マグネシウム：銀合金）と電気的
ショートしないようにする。
【０２５６】陰極である電子注入層は、４ｅＶ以下の仕
事関数を有する材料で作られるのが好ましい。例えば、
１０：１（原子比）のマグネシウム：銀合金の１０〜３
０ｎｍ厚、又はアルミニウム：リチウム（濃度は０．５
〜１％）合金の１０〜３０ｎｍ厚とする。ここで、銀は
有機界面との接着性を増すためにマグネシウム中に１〜
１０原子％添加され、リチウムは安定化のためにアルミ
ニウム中に濃度は０．５〜１％添加される。なお、スパ
ッタリングで成膜してもよい。
事関数を有する材料で作られるのが好ましい。例えば、
１０：１（原子比）のマグネシウム：銀合金の１０〜３
０ｎｍ厚、又はアルミニウム：リチウム（濃度は０．５
〜１％）合金の１０〜３０ｎｍ厚とする。ここで、銀は
有機界面との接着性を増すためにマグネシウム中に１〜
１０原子％添加され、リチウムは安定化のためにアルミ
ニウム中に濃度は０．５〜１％添加される。なお、スパ
ッタリングで成膜してもよい。
【０２５７】第４の実施の形態 本実施の形態は、本発明を電界放出型（フィールドエミ
ッション）ディスプレイ装置（ＦＥＤ：Field Emission
Display）に適用したものである。以下にその構造例と
製造例を示す。
ッション）ディスプレイ装置（ＦＥＤ：Field Emission
Display）に適用したものである。以下にその構造例と
製造例を示す。
【０２５８】＜ＦＥＤの構造例Ｉ＞図２８（Ａ）、
（Ｂ）、（Ｃ）に示すように、この構造例Ｉによれば、
ガラス等の基板１１１上に、本発明に基づいて上述した
方法で形成された高結晶化率、大粒径の多結晶性シリコ
ン膜によって、スイッチング用ＭＯＳＴＦＴ１と電流駆
動用ＭＯＳＴＦＴ２のゲートチャンネル１１７、ソース
領域１２０及びドレイン領域１２１が形成されている。
そして、ゲート絶縁膜１１８上にゲート電極１１５、ソ
ース及びドレイン領域上にソース電極１２７及びドレイ
ン電極１２８が形成されている。ＭＯＳＴＦＴ１のドレ
インとＭＯＳＴＦＴ２のゲートとはドレイン電極１２８
を介して接続されていると共に、ＭＯＳＴＦＴ２のソー
ス電極１２７との間に絶縁膜１３６を介してキャパシタ
Ｃが形成され、かつ、ＭＯＳＴＦＴ２のドレイン領域１
２１はそのままＦＥＤ素子のＦＥＣ（電界放出カソー
ド）にまで延設され、エミッタ領域１５２として機能し
ている。
（Ｂ）、（Ｃ）に示すように、この構造例Ｉによれば、
ガラス等の基板１１１上に、本発明に基づいて上述した
方法で形成された高結晶化率、大粒径の多結晶性シリコ
ン膜によって、スイッチング用ＭＯＳＴＦＴ１と電流駆
動用ＭＯＳＴＦＴ２のゲートチャンネル１１７、ソース
領域１２０及びドレイン領域１２１が形成されている。
そして、ゲート絶縁膜１１８上にゲート電極１１５、ソ
ース及びドレイン領域上にソース電極１２７及びドレイ
ン電極１２８が形成されている。ＭＯＳＴＦＴ１のドレ
インとＭＯＳＴＦＴ２のゲートとはドレイン電極１２８
を介して接続されていると共に、ＭＯＳＴＦＴ２のソー
ス電極１２７との間に絶縁膜１３６を介してキャパシタ
Ｃが形成され、かつ、ＭＯＳＴＦＴ２のドレイン領域１
２１はそのままＦＥＤ素子のＦＥＣ（電界放出カソー
ド）にまで延設され、エミッタ領域１５２として機能し
ている。
【０２５９】各ＭＯＳＴＦＴは絶縁膜１３０で覆われ、
この絶縁膜上には、ＦＥＣのゲート引き出し電極１５０
と同一材料にて同一工程で接地用の金属遮蔽膜１５１が
形成され、各ＭＯＳＴＦＴ上を覆っている。ＦＥＣにお
いては、多結晶性シリコン膜からなるエミッタ領域１５
２上に電界放出エミッタとなるｎ型多結晶性シリコン膜
１５３が形成され、更にｍ×ｎ個の各エミッタに区画す
るための開口を有するように、絶縁膜１１８、１３７、
１３６及び１３０がパターニングされ、この上面にはゲ
ート引き出し電極１５０が被着されている。
この絶縁膜上には、ＦＥＣのゲート引き出し電極１５０
と同一材料にて同一工程で接地用の金属遮蔽膜１５１が
形成され、各ＭＯＳＴＦＴ上を覆っている。ＦＥＣにお
いては、多結晶性シリコン膜からなるエミッタ領域１５
２上に電界放出エミッタとなるｎ型多結晶性シリコン膜
１５３が形成され、更にｍ×ｎ個の各エミッタに区画す
るための開口を有するように、絶縁膜１１８、１３７、
１３６及び１３０がパターニングされ、この上面にはゲ
ート引き出し電極１５０が被着されている。
【０２６０】また、このＦＥＣに対向して、バックメタ
ル１５５付きの蛍光体１５６をアノードとして形成した
ガラス基板等の基板１５７が設けられており、ＦＥＣと
の間は高真空に保持されている。
ル１５５付きの蛍光体１５６をアノードとして形成した
ガラス基板等の基板１５７が設けられており、ＦＥＣと
の間は高真空に保持されている。
【０２６１】この構造のＦＥＣにおいては、ゲート引き
出し電極１５０の開口下には、本発明に基づいて形成さ
れた多結晶性シリコン膜１５２上に成長されたｎ型多結
晶性シリコン膜１５３が露出し、これがそれぞれ電子１
５４を放出する薄膜型のエミッタとして機能する。即
ち、エミッタの下地となる多結晶性シリコン膜１５２
は、大粒径（グレインサイズ数１００ｎｍ以上）のグレ
インからなっているため、これをシードとしてその上に
ｎ型多結晶性シリコン膜１５３を触媒ＣＶＤ等によって
成長させると、この多結晶性シリコン膜１５３はさらに
大きな粒径で成長し、表面が電子放出にとって有利な微
細な凹凸１５８を生じるように形成されるのである。
出し電極１５０の開口下には、本発明に基づいて形成さ
れた多結晶性シリコン膜１５２上に成長されたｎ型多結
晶性シリコン膜１５３が露出し、これがそれぞれ電子１
５４を放出する薄膜型のエミッタとして機能する。即
ち、エミッタの下地となる多結晶性シリコン膜１５２
は、大粒径（グレインサイズ数１００ｎｍ以上）のグレ
インからなっているため、これをシードとしてその上に
ｎ型多結晶性シリコン膜１５３を触媒ＣＶＤ等によって
成長させると、この多結晶性シリコン膜１５３はさらに
大きな粒径で成長し、表面が電子放出にとって有利な微
細な凹凸１５８を生じるように形成されるのである。
【０２６２】従って、エミッタが薄膜からなる面放出型
であるために、その形成が容易であると共に、エミッタ
性能も安定し、長寿命化が可能となる。
であるために、その形成が容易であると共に、エミッタ
性能も安定し、長寿命化が可能となる。
【０２６３】また、すべての能動素子（これには周辺駆
動回路及び画素表示部のＭＯＳＴＦＴとダイオードが含
まれる。）の上部にアース電位の金属遮蔽膜１５１（こ
の金属遮蔽膜は、ゲート引き出し電極１５０と同じ材料
（Ｎｂ、Ｔｉ／Ｍｏ等）、同じ工程で形成すると工程上
都合がよい。）が形成されているので、次の（１）、
（２）の利点を得ることができる。
動回路及び画素表示部のＭＯＳＴＦＴとダイオードが含
まれる。）の上部にアース電位の金属遮蔽膜１５１（こ
の金属遮蔽膜は、ゲート引き出し電極１５０と同じ材料
（Ｎｂ、Ｔｉ／Ｍｏ等）、同じ工程で形成すると工程上
都合がよい。）が形成されているので、次の（１）、
（２）の利点を得ることができる。
【０２６４】（１）気密容器内にあるガスがエミッタ１
５３から放出された電子により正イオン化されて絶縁層
上にチャージアップし、この正電荷が絶縁層下にあるＭ
ＯＳＴＦＴに不要な反転層を形成し、この反転層からな
る不要な電流経路を介して余分な電流が流れるために、
エミッタ電流の暴走が起きる。しかし、ＭＯＳＴＦＴ上
の絶縁層に金属遮蔽膜１５１を形成してアース電位に落
としているので、チャージアップ防止が可能となり、エ
ミッタ電流の暴走を防止できる。
５３から放出された電子により正イオン化されて絶縁層
上にチャージアップし、この正電荷が絶縁層下にあるＭ
ＯＳＴＦＴに不要な反転層を形成し、この反転層からな
る不要な電流経路を介して余分な電流が流れるために、
エミッタ電流の暴走が起きる。しかし、ＭＯＳＴＦＴ上
の絶縁層に金属遮蔽膜１５１を形成してアース電位に落
としているので、チャージアップ防止が可能となり、エ
ミッタ電流の暴走を防止できる。
【０２６５】（２）エミッタ１５３から放出された電子
の衝突により蛍光体１５６が発光するが、この光により
ＭＯＳＴＦＴのゲートチャンネル内に電子、正孔が発生
し、リーク電流となる。しかし、ＭＯＳＴＦＴ上の絶縁
層に金属遮蔽膜１５１が形成されているので、ＭＯＳＴ
ＦＴへの光入射が防止され、ＭＯＳＴＦＴの動作不良は
生じない。
の衝突により蛍光体１５６が発光するが、この光により
ＭＯＳＴＦＴのゲートチャンネル内に電子、正孔が発生
し、リーク電流となる。しかし、ＭＯＳＴＦＴ上の絶縁
層に金属遮蔽膜１５１が形成されているので、ＭＯＳＴ
ＦＴへの光入射が防止され、ＭＯＳＴＦＴの動作不良は
生じない。
【０２６６】次に、このＦＥＤの製造プロセスを説明す
ると、まず、図２９の（１）に示すように、上述した工
程を経て全面に多結晶性シリコン膜１１７を形成した
後、汎用フォトリソグラフィ及びエッチング技術により
ＭＯＳＴＦＴ１とＭＯＳＴＦＴ２及びエミッタ領域にア
イランド化し、プラズマＣＶＤ、触媒ＣＶＤ法等により
全面に保護用酸化シリコン膜１５９を形成する。
ると、まず、図２９の（１）に示すように、上述した工
程を経て全面に多結晶性シリコン膜１１７を形成した
後、汎用フォトリソグラフィ及びエッチング技術により
ＭＯＳＴＦＴ１とＭＯＳＴＦＴ２及びエミッタ領域にア
イランド化し、プラズマＣＶＤ、触媒ＣＶＤ法等により
全面に保護用酸化シリコン膜１５９を形成する。
【０２６７】次いで、ＭＯＳＴＦＴ１、２のゲートチャ
ンネル不純物濃度の制御によるＶthの最適化のために、
イオン注入又はイオンドーピング法により全面にボロン
イオン８３を５×１０11ａｔｏｍｓ／ｃｍ2のドーズ量
でドーピングし、１×１０17ａｔｏｍｓ／ｃｃのアクセ
プタ濃度に設定する。
ンネル不純物濃度の制御によるＶthの最適化のために、
イオン注入又はイオンドーピング法により全面にボロン
イオン８３を５×１０11ａｔｏｍｓ／ｃｍ2のドーズ量
でドーピングし、１×１０17ａｔｏｍｓ／ｃｃのアクセ
プタ濃度に設定する。
【０２６８】次いで、図２９の（２）に示すように、フ
ォトレジスト８２をマスクにして、イオン注入又はイオ
ンドーピング法によりＭＯＳＴＦＴ１、２のソース／ド
レイン部及びエミッタ領域に燐イオン７９を１×１０15
ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１
０20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ソース領
域１２０、ドレイン領域１２１、エミッタ領域１５２を
それぞれ形成した後、汎用フォトリソグラフィ及びエッ
チング技術によりエミッタ領域の保護用酸化シリコン膜
を除去する。
ォトレジスト８２をマスクにして、イオン注入又はイオ
ンドーピング法によりＭＯＳＴＦＴ１、２のソース／ド
レイン部及びエミッタ領域に燐イオン７９を１×１０15
ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１
０20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ソース領
域１２０、ドレイン領域１２１、エミッタ領域１５２を
それぞれ形成した後、汎用フォトリソグラフィ及びエッ
チング技術によりエミッタ領域の保護用酸化シリコン膜
を除去する。
【０２６９】次いで、図２９の（３）に示すように、触
媒ＣＶＤ又はバイアス触媒ＣＶＤ法等によりエミッタ領
域を形成する多結晶性シリコン膜１５２をシードに、モ
ノシランとＰＨ3等のドーパントを適量比率で混合し、
表面に微細凹凸１５８を有し、ドーパントを例えば５×
１０20〜１×１０21ａｔｏｍｓ／ｃｃ含有するｎ型多結
晶性シリコン膜１５３を１〜５μｍ厚にエミッタ領域に
形成し、同時に他の酸化シリコン膜１５９及びガラス基
板１１１上にはｎ型アモルファスシリコン膜１６０を１
〜５μｍ厚に形成する。
媒ＣＶＤ又はバイアス触媒ＣＶＤ法等によりエミッタ領
域を形成する多結晶性シリコン膜１５２をシードに、モ
ノシランとＰＨ3等のドーパントを適量比率で混合し、
表面に微細凹凸１５８を有し、ドーパントを例えば５×
１０20〜１×１０21ａｔｏｍｓ／ｃｃ含有するｎ型多結
晶性シリコン膜１５３を１〜５μｍ厚にエミッタ領域に
形成し、同時に他の酸化シリコン膜１５９及びガラス基
板１１１上にはｎ型アモルファスシリコン膜１６０を１
〜５μｍ厚に形成する。
【０２７０】次いで、図２９の（４）に示すように、上
述した触媒ＡＨＡ処理又はバイアス触媒ＡＨＡ処理時の
水素系活性種等により、アモルファスシリコン膜１６０
をエッチング除去し、酸化シリコン膜１５９のエッチン
グ除去後に触媒ＣＶＤ又はバイアス触媒ＣＶＤ法等によ
りゲート絶縁膜（酸化シリコン膜等）１１８を形成す
る。
述した触媒ＡＨＡ処理又はバイアス触媒ＡＨＡ処理時の
水素系活性種等により、アモルファスシリコン膜１６０
をエッチング除去し、酸化シリコン膜１５９のエッチン
グ除去後に触媒ＣＶＤ又はバイアス触媒ＣＶＤ法等によ
りゲート絶縁膜（酸化シリコン膜等）１１８を形成す
る。
【０２７１】次いで、図３０の（５）に示すように、ス
パッタリング法によるＭｏ−Ｔａ合金等の耐熱性金属に
よりＭＯＳＴＦＴ１、２のゲート電極１１５、ＭＯＳＴ
ＦＴ１のゲート電極に接続されるゲートラインを形成
し、オーバーコート膜（酸化シリコン膜等）１３７を形
成した後、ＭＯＳＴＦＴ２のソース部窓開け後にスパッ
タリング法によるＭｏ−Ｔａ合金等の耐熱性金属でＭＯ
ＳＴＦＴ２のソース電極１２７及びアースラインを形成
する。更に、プラズマＣＶＤ、触媒ＣＶＤ等によりオー
バーコート膜（酸化シリコン／窒化シリコン積層膜な
ど）１３６を形成し、ＲＴＡ処理等の１０００℃、１０
〜２０秒のイオン活性化処理を行う。
パッタリング法によるＭｏ−Ｔａ合金等の耐熱性金属に
よりＭＯＳＴＦＴ１、２のゲート電極１１５、ＭＯＳＴ
ＦＴ１のゲート電極に接続されるゲートラインを形成
し、オーバーコート膜（酸化シリコン膜等）１３７を形
成した後、ＭＯＳＴＦＴ２のソース部窓開け後にスパッ
タリング法によるＭｏ−Ｔａ合金等の耐熱性金属でＭＯ
ＳＴＦＴ２のソース電極１２７及びアースラインを形成
する。更に、プラズマＣＶＤ、触媒ＣＶＤ等によりオー
バーコート膜（酸化シリコン／窒化シリコン積層膜な
ど）１３６を形成し、ＲＴＡ処理等の１０００℃、１０
〜２０秒のイオン活性化処理を行う。
【０２７２】次いで、図３０の（６）に示すように、Ｍ
ＯＳＴＦＴ１のソース／ドレイン部及びＭＯＳＴＦＴ２
のゲート部の窓開けを行い、ＭＯＳＴＦＴ１のドレイン
とＭＯＳＴＦＴ２のゲートを１％Ｓｉ入りＡｌ配線１２
８で接続し、同時にＭＯＳＴＦＴ１のソース電極とその
ソースに接続されるソースライン１２７を形成する。
ＯＳＴＦＴ１のソース／ドレイン部及びＭＯＳＴＦＴ２
のゲート部の窓開けを行い、ＭＯＳＴＦＴ１のドレイン
とＭＯＳＴＦＴ２のゲートを１％Ｓｉ入りＡｌ配線１２
８で接続し、同時にＭＯＳＴＦＴ１のソース電極とその
ソースに接続されるソースライン１２７を形成する。
【０２７３】次いで、図３０の（７）に示すように、オ
ーバーコート膜（酸化シリコン／フォスフィンシリケー
トガラス／窒化シリコン積層膜など）１３０を形成した
後、ＧＮＤラインの窓開けし、図３０の（８）に示すよ
うに、ゲート引き出し電極１５０や金属遮蔽膜１５１を
Ｎｂ蒸着後のエッチングで形成し、更に電界放出カソー
ド部を窓開けしてエミッタ１５３を露出させ、上述した
触媒ＡＨＡ処理又はバイアス触媒ＡＨＡ処理の水素系活
性種でクリーニングする。
ーバーコート膜（酸化シリコン／フォスフィンシリケー
トガラス／窒化シリコン積層膜など）１３０を形成した
後、ＧＮＤラインの窓開けし、図３０の（８）に示すよ
うに、ゲート引き出し電極１５０や金属遮蔽膜１５１を
Ｎｂ蒸着後のエッチングで形成し、更に電界放出カソー
ド部を窓開けしてエミッタ１５３を露出させ、上述した
触媒ＡＨＡ処理又はバイアス触媒ＡＨＡ処理の水素系活
性種でクリーニングする。
【０２７４】＜ＦＥＤの構造例II＞図３１（Ａ）、
（Ｂ）、（Ｃ）に示すように、この構造例IIによれば、
ガラス等の基板１１１上に、上記の構造例Ｉと同様に、
本発明に基づいて上述した方法で形成された高結晶化
率、大粒径の多結晶性シリコン膜によって、スイッチン
グ用ＭＯＳＴＦＴ１と電流駆動用ＭＯＳＴＦＴ２のゲー
トチャンネル１１７、ソース領域１２０及びドレイン領
域１２１が形成されている。そして、ゲート絶縁膜１１
８上にゲート電極１１５、ソース及びドレイン領域上に
ソース電極１２７及びドレイン電極１２８が形成されて
いる。ＭＯＳＴＦＴ１のドレインとＭＯＳＴＦＴ２のゲ
ートとはドレイン電極１２８を介して接続されていると
共に、ＭＯＳＴＦＴ２のソース電極１２７との間に絶縁
膜１３６を介してキャパシタＣが形成され、かつ、ＭＯ
ＳＴＦＴ２のドレイン領域１２１はそのままＦＥＤ素子
のＦＥＣ（電界放出カソード）にまで延設され、エミッ
タ領域１５２として機能している。
（Ｂ）、（Ｃ）に示すように、この構造例IIによれば、
ガラス等の基板１１１上に、上記の構造例Ｉと同様に、
本発明に基づいて上述した方法で形成された高結晶化
率、大粒径の多結晶性シリコン膜によって、スイッチン
グ用ＭＯＳＴＦＴ１と電流駆動用ＭＯＳＴＦＴ２のゲー
トチャンネル１１７、ソース領域１２０及びドレイン領
域１２１が形成されている。そして、ゲート絶縁膜１１
８上にゲート電極１１５、ソース及びドレイン領域上に
ソース電極１２７及びドレイン電極１２８が形成されて
いる。ＭＯＳＴＦＴ１のドレインとＭＯＳＴＦＴ２のゲ
ートとはドレイン電極１２８を介して接続されていると
共に、ＭＯＳＴＦＴ２のソース電極１２７との間に絶縁
膜１３６を介してキャパシタＣが形成され、かつ、ＭＯ
ＳＴＦＴ２のドレイン領域１２１はそのままＦＥＤ素子
のＦＥＣ（電界放出カソード）にまで延設され、エミッ
タ領域１５２として機能している。
【０２７５】各ＭＯＳＴＦＴは絶縁膜１３０で覆われ、
この絶縁膜上には、ＦＥＣのゲート引き出し電極１５０
と同一材料にて同一工程で接地用の金属遮蔽膜１５１が
形成され、各ＭＯＳＴＦＴ上を覆っている。ＦＥＣにお
いては、多結晶シリコン膜からなるエミッタ領域１５２
上に電界放出エミッタとなるｎ型多結晶ダイヤモンド膜
１６３が形成され、更にｍ×ｎ個の各エミッタに区画す
るための開口を有するように、絶縁膜１１８、１３７、
１３６及び１３０がパターニングされ、この上面にはゲ
ート引き出し電極１５０が被着されている。
この絶縁膜上には、ＦＥＣのゲート引き出し電極１５０
と同一材料にて同一工程で接地用の金属遮蔽膜１５１が
形成され、各ＭＯＳＴＦＴ上を覆っている。ＦＥＣにお
いては、多結晶シリコン膜からなるエミッタ領域１５２
上に電界放出エミッタとなるｎ型多結晶ダイヤモンド膜
１６３が形成され、更にｍ×ｎ個の各エミッタに区画す
るための開口を有するように、絶縁膜１１８、１３７、
１３６及び１３０がパターニングされ、この上面にはゲ
ート引き出し電極１５０が被着されている。
【０２７６】また、このＦＥＣに対向して、バックメタ
ル１５５付きの蛍光体１５６をアノードとして形成した
ガラス基板等の基板１５７が設けられており、ＦＥＣと
の間は高真空に保持されている。
ル１５５付きの蛍光体１５６をアノードとして形成した
ガラス基板等の基板１５７が設けられており、ＦＥＣと
の間は高真空に保持されている。
【０２７７】この構造のＦＥＣは、ゲート引き出し電極
１５０の開口下には、本発明に基づいて形成された多結
晶性シリコン膜１５２上に成長されたｎ型多結晶ダイヤ
モンド膜１６３が露出し、これがそれぞれ電子１５４を
放出する薄膜型のエミッタとして機能する。即ち、エミ
ッタの下地となる多結晶性シリコン膜１５２は、大粒径
（グレインサイズ数１００ｎｍ以上）のグレインからな
っているため、これをシードとしてその上にｎ型多結晶
性ダイヤモンド膜１６３を触媒ＣＶＤ又はバイアス触媒
ＣＶＤ等によって成長させると、この多結晶性ダイヤモ
ンド膜１６３はやはり大粒径で成長し、表面が電子放出
にとって有利な微細な凹凸１６８を生じるように形成さ
れるのである。
１５０の開口下には、本発明に基づいて形成された多結
晶性シリコン膜１５２上に成長されたｎ型多結晶ダイヤ
モンド膜１６３が露出し、これがそれぞれ電子１５４を
放出する薄膜型のエミッタとして機能する。即ち、エミ
ッタの下地となる多結晶性シリコン膜１５２は、大粒径
（グレインサイズ数１００ｎｍ以上）のグレインからな
っているため、これをシードとしてその上にｎ型多結晶
性ダイヤモンド膜１６３を触媒ＣＶＤ又はバイアス触媒
ＣＶＤ等によって成長させると、この多結晶性ダイヤモ
ンド膜１６３はやはり大粒径で成長し、表面が電子放出
にとって有利な微細な凹凸１６８を生じるように形成さ
れるのである。
【０２７８】従って、エミッタが薄膜からなる面放出型
であるために、その形成が容易であると共に、エミッタ
性能も安定し、長寿命化が可能となる。
であるために、その形成が容易であると共に、エミッタ
性能も安定し、長寿命化が可能となる。
【０２７９】また、すべての能動素子（これには周辺駆
動回路及び画素表示部のＭＯＳＴＦＴとダイオードが含
まれる。）の上部にアース電位の金属遮蔽膜１５１（こ
の金属遮蔽膜は、ゲート引き出し電極１５０と同じ材料
（Ｎｂ、Ｔｉ／Ｍｏ等）、同じ工程で形成すると工程上
都合がよい。）が形成されているので、上述したと同様
に、ＭＯＳＴＦＴ上の絶縁層に金属遮蔽膜１５１を形成
してアース電位に落とし、チャージアップ防止が可能と
なり、エミッタ電流の暴走を防止でき、また、ＭＯＳＴ
ＦＴ上の絶縁層に金属遮蔽膜１５１が形成されているの
で、ＭＯＳＴＦＴへの光入射が防止され、ＭＯＳＴＦＴ
の動作不良は生じない。
動回路及び画素表示部のＭＯＳＴＦＴとダイオードが含
まれる。）の上部にアース電位の金属遮蔽膜１５１（こ
の金属遮蔽膜は、ゲート引き出し電極１５０と同じ材料
（Ｎｂ、Ｔｉ／Ｍｏ等）、同じ工程で形成すると工程上
都合がよい。）が形成されているので、上述したと同様
に、ＭＯＳＴＦＴ上の絶縁層に金属遮蔽膜１５１を形成
してアース電位に落とし、チャージアップ防止が可能と
なり、エミッタ電流の暴走を防止でき、また、ＭＯＳＴ
ＦＴ上の絶縁層に金属遮蔽膜１５１が形成されているの
で、ＭＯＳＴＦＴへの光入射が防止され、ＭＯＳＴＦＴ
の動作不良は生じない。
【０２８０】次に、このＦＥＤの製造プロセスを説明す
ると、まず、図３２の（１）に示すように、上述した工
程を経て全面に多結晶性シリコン膜１１７を形成した
後、汎用フォトリソグラフィ及びエッチング技術により
ＭＯＳＴＦＴ１とＭＯＳＴＦＴ２及びエミッタ領域にア
イランド化し、プラズマＣＶＤ、触媒ＣＶＤ法等により
全面に保護用酸化シリコン膜１５９を形成する。
ると、まず、図３２の（１）に示すように、上述した工
程を経て全面に多結晶性シリコン膜１１７を形成した
後、汎用フォトリソグラフィ及びエッチング技術により
ＭＯＳＴＦＴ１とＭＯＳＴＦＴ２及びエミッタ領域にア
イランド化し、プラズマＣＶＤ、触媒ＣＶＤ法等により
全面に保護用酸化シリコン膜１５９を形成する。
【０２８１】次いで、ＭＯＳＴＦＴ１、２のゲートチャ
ンネル不純物濃度の制御によるＶthの最適化のために、
イオン注入又はイオンドーピング法により全面にボロン
イオン８３を５×１０11ａｔｏｍｓ／ｃｍ2のドーズ量
でドーピングし、１×１０17ａｔｏｍｓ／ｃｃのアクセ
プタ濃度に設定する。
ンネル不純物濃度の制御によるＶthの最適化のために、
イオン注入又はイオンドーピング法により全面にボロン
イオン８３を５×１０11ａｔｏｍｓ／ｃｍ2のドーズ量
でドーピングし、１×１０17ａｔｏｍｓ／ｃｃのアクセ
プタ濃度に設定する。
【０２８２】次いで、図３２の（２）に示すように、フ
ォトレジスト８２をマスクにして、イオン注入又はイオ
ンドーピング法によりＭＯＳＴＦＴ１、２のソース／ド
レイン部及びエミッタ領域に燐イオン７９を１×１０15
ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１
０20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ソース領
域１２０、ドレイン領域１２１、エミッタ領域１５２を
それぞれ形成した後、汎用フォトリソグラフィ及びエッ
チング技術によりエミッタ領域の保護用酸化シリコン膜
を除去する。
ォトレジスト８２をマスクにして、イオン注入又はイオ
ンドーピング法によりＭＯＳＴＦＴ１、２のソース／ド
レイン部及びエミッタ領域に燐イオン７９を１×１０15
ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１
０20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ソース領
域１２０、ドレイン領域１２１、エミッタ領域１５２を
それぞれ形成した後、汎用フォトリソグラフィ及びエッ
チング技術によりエミッタ領域の保護用酸化シリコン膜
を除去する。
【０２８３】次いで、図３２の（３）に示すように、触
媒ＣＶＤ又はバイアス触媒ＣＶＤ等によりエミッタ領域
を形成する多結晶性シリコン膜１５２をシードに、モノ
シランとメタン（ＣＨ4）及びドーパントを適量比率混
合し、表面に微細凹凸１６８を有するｎ型多結晶性ダイ
ヤモンド膜１６３をエミッタ領域に形成し、同時に他の
酸化シリコン膜１５９及びガラス基板１１１上にはｎ型
アモルファスダイヤモンド膜１７０を形成する。
媒ＣＶＤ又はバイアス触媒ＣＶＤ等によりエミッタ領域
を形成する多結晶性シリコン膜１５２をシードに、モノ
シランとメタン（ＣＨ4）及びドーパントを適量比率混
合し、表面に微細凹凸１６８を有するｎ型多結晶性ダイ
ヤモンド膜１６３をエミッタ領域に形成し、同時に他の
酸化シリコン膜１５９及びガラス基板１１１上にはｎ型
アモルファスダイヤモンド膜１７０を形成する。
【０２８４】次いで、図３２の（４）に示すように、上
述した触媒ＡＨＡ処理又はバイアス触媒ＡＨＡ処理時の
水素系活性種により、アモルファスダイヤモンド膜１７
０をエッチング除去し、酸化シリコン膜１５９のエッチ
ング除去後に触媒ＣＶＤ又はバイアス触媒ＣＶＤ等によ
りゲート絶縁膜（酸化シリコン膜等）１１８を形成す
る。
述した触媒ＡＨＡ処理又はバイアス触媒ＡＨＡ処理時の
水素系活性種により、アモルファスダイヤモンド膜１７
０をエッチング除去し、酸化シリコン膜１５９のエッチ
ング除去後に触媒ＣＶＤ又はバイアス触媒ＣＶＤ等によ
りゲート絶縁膜（酸化シリコン膜等）１１８を形成す
る。
【０２８５】次いで、図３３の（５）に示すように、ス
パッタリング法によるＭｏ−Ｔａ合金等の耐熱性金属に
よりＭＯＳＴＦＴ１、２のゲート電極１１５、ＭＯＳＴ
ＦＴ１のゲート電極に接続されるゲートラインを形成
し、オーバーコート膜（酸化シリコン膜等）１３７を形
成した後、ＭＯＳＴＦＴ２のソース部窓開け後にスパッ
タリング法によるＭｏ−Ｔａ合金等の耐熱性金属でＭＯ
ＳＴＦＴ２のソース電極１２７及びアースラインを形成
する。更に、プラズマＣＶＤ、触媒ＣＶＤ等によりオー
バーコート膜（酸化シリコン／窒化シリコン積層膜な
ど）１３６を形成し、ＲＴＡ等の１０００℃、１０〜２
０秒のイオン活性化処理を行う。
パッタリング法によるＭｏ−Ｔａ合金等の耐熱性金属に
よりＭＯＳＴＦＴ１、２のゲート電極１１５、ＭＯＳＴ
ＦＴ１のゲート電極に接続されるゲートラインを形成
し、オーバーコート膜（酸化シリコン膜等）１３７を形
成した後、ＭＯＳＴＦＴ２のソース部窓開け後にスパッ
タリング法によるＭｏ−Ｔａ合金等の耐熱性金属でＭＯ
ＳＴＦＴ２のソース電極１２７及びアースラインを形成
する。更に、プラズマＣＶＤ、触媒ＣＶＤ等によりオー
バーコート膜（酸化シリコン／窒化シリコン積層膜な
ど）１３６を形成し、ＲＴＡ等の１０００℃、１０〜２
０秒のイオン活性化処理を行う。
【０２８６】次いで、図３３の（６）に示すように、Ｍ
ＯＳＴＦＴ１のソース／ドレイン部及びＭＯＳＴＦＴ２
のゲート部の窓開けを行い、ＭＯＳＴＦＴ１のドレイン
とＭＯＳＴＦＴ２のゲートを１％Ｓｉ入りＡｌ配線１２
８で接続し、同時にＭＯＳＴＦＴ１のソース電極とその
ソースに接続されるソースライン１２７を形成する。
ＯＳＴＦＴ１のソース／ドレイン部及びＭＯＳＴＦＴ２
のゲート部の窓開けを行い、ＭＯＳＴＦＴ１のドレイン
とＭＯＳＴＦＴ２のゲートを１％Ｓｉ入りＡｌ配線１２
８で接続し、同時にＭＯＳＴＦＴ１のソース電極とその
ソースに接続されるソースライン１２７を形成する。
【０２８７】次いで、図３３の（７）に示すように、オ
ーバーコート膜（酸化シリコン／フォスフィンシリケー
トガラス／窒化シリコン積層膜など）１３０を形成した
後、ＧＮＤラインの窓開けし、図３３の（８）に示すよ
うに、ゲート引き出し電極１５０や金属遮蔽膜１５１を
Ｎｂ蒸着後のエッチングで形成し、更に電界放出カソー
ド部を窓開けしてエミッタ１６３を露出させ、上述した
触媒ＡＨＡ処理又はバイアス触媒ＡＨＡ処理の水素系活
性種でクリーニングする。
ーバーコート膜（酸化シリコン／フォスフィンシリケー
トガラス／窒化シリコン積層膜など）１３０を形成した
後、ＧＮＤラインの窓開けし、図３３の（８）に示すよ
うに、ゲート引き出し電極１５０や金属遮蔽膜１５１を
Ｎｂ蒸着後のエッチングで形成し、更に電界放出カソー
ド部を窓開けしてエミッタ１６３を露出させ、上述した
触媒ＡＨＡ処理又はバイアス触媒ＡＨＡ処理の水素系活
性種でクリーニングする。
【０２８８】なお、上記において、多結晶性ダイヤモン
ド膜１６３を成膜する際、使用する原料ガスとしての炭
素含有化合物は、例えば １）メタン、エタン、プロパン、ブタン等のパラフィン
系炭化水素 ２）アセチレン、アリレン系のアセチレン系炭化水素 ３）エチレン、プロピレン、ブチレン等のオレフィン系
炭化水素 ４）ブタジエン等のジオレフィン系炭化水素 ５）シクロプロパン、シクロブタン、シクロペンタン、
シクロヘキサン等の脂環式炭化水素 ６）シクロブタジエン、ベンゼン、トルエン、キシレ
ン、ナフタリン等の芳香族炭化水素 ７）アセトン、ジエチルケトン、ベンゾフェノン等のケ
トン類 ８）メタノール、エタノール等のアルコール類 ９）トリメチルアミン、トリエチルアミン等のアミン類 １０）グラファイト、石炭、コークス等の炭素原子のみ
からなる物質 であってよく、これらは、１種を単独で用いることもで
きるし、２種以上を併用することもできる。
ド膜１６３を成膜する際、使用する原料ガスとしての炭
素含有化合物は、例えば １）メタン、エタン、プロパン、ブタン等のパラフィン
系炭化水素 ２）アセチレン、アリレン系のアセチレン系炭化水素 ３）エチレン、プロピレン、ブチレン等のオレフィン系
炭化水素 ４）ブタジエン等のジオレフィン系炭化水素 ５）シクロプロパン、シクロブタン、シクロペンタン、
シクロヘキサン等の脂環式炭化水素 ６）シクロブタジエン、ベンゼン、トルエン、キシレ
ン、ナフタリン等の芳香族炭化水素 ７）アセトン、ジエチルケトン、ベンゾフェノン等のケ
トン類 ８）メタノール、エタノール等のアルコール類 ９）トリメチルアミン、トリエチルアミン等のアミン類 １０）グラファイト、石炭、コークス等の炭素原子のみ
からなる物質 であってよく、これらは、１種を単独で用いることもで
きるし、２種以上を併用することもできる。
【０２８９】また、使用可能な不活性ガスは、例えばア
ルゴン、ヘリウム、ネオン、クリプトン、キセノン、ラ
ドンである。ドーパントとしては、例えばホウ素、リチ
ウム、窒素、リン、硫黄、塩素、ひ素、セレン、ベリリ
ウム等を含む化合物又は単体が使用可能であり、そのド
ーピング量は１０20ａｔｏｍｓ／ｃｃ以上であってよ
い。
ルゴン、ヘリウム、ネオン、クリプトン、キセノン、ラ
ドンである。ドーパントとしては、例えばホウ素、リチ
ウム、窒素、リン、硫黄、塩素、ひ素、セレン、ベリリ
ウム等を含む化合物又は単体が使用可能であり、そのド
ーピング量は１０20ａｔｏｍｓ／ｃｃ以上であってよ
い。
【０２９０】第５の実施の形態 本実施の形態は、本発明を光電変換装置としての太陽電
池に適用したものである。以下にその製造例を示す。
池に適用したものである。以下にその製造例を示す。
【０２９１】まず、図３４の（１）に示すように、ステ
ンレス等の金属基板１１１上に、本発明に基づいて、触
媒ＣＶＤ又はバイアス触媒ＣＶＤ法等で形成された錫又
は他のIV族元素（Ｇｅ、Ｐｂ）の単独又は混合物含有の
ｎ型低級結晶性シリコン膜７Ａをバイアス触媒ＡＨＡ処
理によりアニールして、図３４の（２）に示すように、
高結晶化率、大粒径のｎ型多結晶性シリコン膜７を１０
０〜２００ｎｍ厚に形成する。ｎ型低級結晶性シリコン
膜７Ａには、リン等のｎ型不純物をフォスフィン（ＰＨ
3）としてモノシランと共に供給して例えば１×１０19
〜１×１０20ａｔｏｍｓ／ｃｃ含有させる。
ンレス等の金属基板１１１上に、本発明に基づいて、触
媒ＣＶＤ又はバイアス触媒ＣＶＤ法等で形成された錫又
は他のIV族元素（Ｇｅ、Ｐｂ）の単独又は混合物含有の
ｎ型低級結晶性シリコン膜７Ａをバイアス触媒ＡＨＡ処
理によりアニールして、図３４の（２）に示すように、
高結晶化率、大粒径のｎ型多結晶性シリコン膜７を１０
０〜２００ｎｍ厚に形成する。ｎ型低級結晶性シリコン
膜７Ａには、リン等のｎ型不純物をフォスフィン（ＰＨ
3）としてモノシランと共に供給して例えば１×１０19
〜１×１０20ａｔｏｍｓ／ｃｃ含有させる。
【０２９２】次いで、図３４の（３）に示すように、ｎ
型多結晶性シリコン膜７上に、これをシードにして触媒
ＣＶＤ又はバイアス触媒ＣＶＤ等により錫又は他のIV族
元素（Ｇｅ、Ｐｂ）の単独又は混合物含有のｉ型多結晶
性シリコン膜１８０、錫又は他のIV族元素（Ｇｅ、Ｐ
ｂ）の単独又は混合物含有のｐ型多結晶性シリコン膜１
８１等を成長させ、光電変換層を形成する。
型多結晶性シリコン膜７上に、これをシードにして触媒
ＣＶＤ又はバイアス触媒ＣＶＤ等により錫又は他のIV族
元素（Ｇｅ、Ｐｂ）の単独又は混合物含有のｉ型多結晶
性シリコン膜１８０、錫又は他のIV族元素（Ｇｅ、Ｐ
ｂ）の単独又は混合物含有のｐ型多結晶性シリコン膜１
８１等を成長させ、光電変換層を形成する。
【０２９３】例えば、触媒ＣＶＤ又はバイアス触媒ＣＶ
Ｄにより、モノシランに水素化錫（ＳｎＨ4）を適量比
率で混合してｉ型の大粒径の錫含有多結晶性シリコン膜
１８０を２〜５μｍ厚に成長させ、この上に、モノシラ
ンにボロン等のｐ型不純物のジボラン（Ｂ2Ｈ6）と水素
化錫（ＳｎＨ4）を適量比率混合して、例えば１×１０
19〜１×１０20ａｔｏｍｓ／ｃｃ含有させたｐ型の大粒
径の錫含有多結晶性シリコン膜１８１を１００〜２００
ｎｍ厚に形成する。この時にそれぞれの膜中に錫又は他
のIV族元素（Ｇｅ、Ｐｂ）の単独又は混合物、例えば錫
を１×１０16ａｔｏｍｓ／ｃｃ以上、好ましくは１×１
０18〜１×１０20ａｔｏｍｓ／ｃｃ含有させることによ
り、結晶粒界に存在する結晶不整及び応力を低減させる
ので、キャリア移動度向上を図ることができる。
Ｄにより、モノシランに水素化錫（ＳｎＨ4）を適量比
率で混合してｉ型の大粒径の錫含有多結晶性シリコン膜
１８０を２〜５μｍ厚に成長させ、この上に、モノシラ
ンにボロン等のｐ型不純物のジボラン（Ｂ2Ｈ6）と水素
化錫（ＳｎＨ4）を適量比率混合して、例えば１×１０
19〜１×１０20ａｔｏｍｓ／ｃｃ含有させたｐ型の大粒
径の錫含有多結晶性シリコン膜１８１を１００〜２００
ｎｍ厚に形成する。この時にそれぞれの膜中に錫又は他
のIV族元素（Ｇｅ、Ｐｂ）の単独又は混合物、例えば錫
を１×１０16ａｔｏｍｓ／ｃｃ以上、好ましくは１×１
０18〜１×１０20ａｔｏｍｓ／ｃｃ含有させることによ
り、結晶粒界に存在する結晶不整及び応力を低減させる
ので、キャリア移動度向上を図ることができる。
【０２９４】また、このときに、上述した２ステップ又
はマルチバイアス触媒ＡＨＡ処理を行ってよい。例え
ば、触媒ＣＶＤ又はバイアス触媒ＣＶＤでｐ型の錫含有
多結晶性シリコン膜を２０〜３０ｎｍ厚に成長させた
後、バイアス触媒ＡＨＡ処理を行い、触媒ＣＶＤ又はバ
イアス触媒ＣＶＤでｐ型の錫含有多結晶性シリコン膜を
２０〜３０ｎｍ厚に成長させ、バイアス触媒ＡＨＡ処理
後、更に触媒ＣＶＤ又はバイアス触媒ＣＶＤでｐ型の錫
含有多結晶性シリコン膜を２０〜３０ｎｍに成長させた
後、バイアス触媒ＡＨＡ処理を行うように、各処理を必
要回数繰り返す方法で成膜してもよい。この方法によっ
て、より大きい粒径の錫含有多結晶性シリコン膜を形成
できる。また、成膜途中で原料ガス供給量を増加して、
高速成膜としてもよい。
はマルチバイアス触媒ＡＨＡ処理を行ってよい。例え
ば、触媒ＣＶＤ又はバイアス触媒ＣＶＤでｐ型の錫含有
多結晶性シリコン膜を２０〜３０ｎｍ厚に成長させた
後、バイアス触媒ＡＨＡ処理を行い、触媒ＣＶＤ又はバ
イアス触媒ＣＶＤでｐ型の錫含有多結晶性シリコン膜を
２０〜３０ｎｍ厚に成長させ、バイアス触媒ＡＨＡ処理
後、更に触媒ＣＶＤ又はバイアス触媒ＣＶＤでｐ型の錫
含有多結晶性シリコン膜を２０〜３０ｎｍに成長させた
後、バイアス触媒ＡＨＡ処理を行うように、各処理を必
要回数繰り返す方法で成膜してもよい。この方法によっ
て、より大きい粒径の錫含有多結晶性シリコン膜を形成
できる。また、成膜途中で原料ガス供給量を増加して、
高速成膜としてもよい。
【０２９５】次いで、図３４の（４）に示すように、上
記の方法で形成したｎ−ｉ−ｐ接合の大粒径の錫含有多
結晶性シリコン膜の全面に、透明電極１８２を形成す
る。例えば、汎用スパッタリング技術により、無反射コ
ート用のＩＴＯ（Indium Tin Oxide）又はＩＺＯ（Indi
um Zinc Oxide）等の透明電極１８２を１００〜１５０
ｎｍ厚に形成する。そして、この上に、汎用スパッタリ
ング技術により、メタルマスクを用いて、所定領域に銀
等のくし型電極１８３を１００〜１５０ｎｍ厚に形成す
る。
記の方法で形成したｎ−ｉ−ｐ接合の大粒径の錫含有多
結晶性シリコン膜の全面に、透明電極１８２を形成す
る。例えば、汎用スパッタリング技術により、無反射コ
ート用のＩＴＯ（Indium Tin Oxide）又はＩＺＯ（Indi
um Zinc Oxide）等の透明電極１８２を１００〜１５０
ｎｍ厚に形成する。そして、この上に、汎用スパッタリ
ング技術により、メタルマスクを用いて、所定領域に銀
等のくし型電極１８３を１００〜１５０ｎｍ厚に形成す
る。
【０２９６】なお、上記の膜は錫又は他のIV族元素を含
有していなくてもよいが、この場合も上記と同様に製造
することができる。また、ｐ−ｉ−ｎ接合、ｐ−ｎ接
合、ｎ−ｐ接合としてもよい。
有していなくてもよいが、この場合も上記と同様に製造
することができる。また、ｐ−ｉ−ｎ接合、ｐ−ｎ接
合、ｎ−ｐ接合としてもよい。
【０２９７】本実施の形態による太陽電池は、本発明に
基づく大粒径の多結晶性シリコン膜によって、高キャリ
ア移動度で変換効率の大きい光電変換薄膜を形成でき、
良好な表面テクスチャ構造と裏面テクスチャ構造が形成
されるので、光封じ込め効果が高く、変換効率の大きい
光電変換薄膜を形成できる。これはまた、太陽電池に限
らず、電子写真用の感光体ドラム等の薄膜光電変換装置
にも有利に利用することができる。
基づく大粒径の多結晶性シリコン膜によって、高キャリ
ア移動度で変換効率の大きい光電変換薄膜を形成でき、
良好な表面テクスチャ構造と裏面テクスチャ構造が形成
されるので、光封じ込め効果が高く、変換効率の大きい
光電変換薄膜を形成できる。これはまた、太陽電池に限
らず、電子写真用の感光体ドラム等の薄膜光電変換装置
にも有利に利用することができる。
【０２９８】以上に述べた本発明の実施の形態は、本発
明の技術的思想に基づいて種々変形が可能である。
明の技術的思想に基づいて種々変形が可能である。
【０２９９】例えば、上述した触媒ＣＶＤ又はバイアス
触媒ＣＶＤ法とバイアス触媒ＡＨＡ処理の繰り返し回数
や各条件は種々変更してよく、用いる基板等の材質も上
述したものに限定されることはない。
触媒ＣＶＤ法とバイアス触媒ＡＨＡ処理の繰り返し回数
や各条件は種々変更してよく、用いる基板等の材質も上
述したものに限定されることはない。
【０３００】また、本発明は、表示部等の内部回路や周
辺駆動回路及び映像信号処理回路及びメモリー回路等の
ＭＯＳＴＦＴに好適なものであるが、それ以外にもダイ
オードなどの素子の能動領域や、抵抗、キャパシタンス
（容量）、配線、インダクタンス等の受動領域を本発明
による多結晶性シリコン膜で形成することも可能であ
る。
辺駆動回路及び映像信号処理回路及びメモリー回路等の
ＭＯＳＴＦＴに好適なものであるが、それ以外にもダイ
オードなどの素子の能動領域や、抵抗、キャパシタンス
（容量）、配線、インダクタンス等の受動領域を本発明
による多結晶性シリコン膜で形成することも可能であ
る。
【０３０１】
【発明の作用効果】本発明は上述したように、前記基体
上に低級結晶性半導体薄膜を形成し、水素又は水素含有
ガスを加熱された触媒体に接触させ、これによって生成
した水素系活性種をグロー放電開始電圧以下の電界又は
／及び磁界の作用下で前記低級結晶性半導体薄膜に作用
させて、前記低級結晶性半導体薄膜の結晶化を促進する
アニール（バイアス触媒ＡＨＡ処理）を行うので、次の
（１）〜（４）に示すような顕著な作用効果が得られ
る。
上に低級結晶性半導体薄膜を形成し、水素又は水素含有
ガスを加熱された触媒体に接触させ、これによって生成
した水素系活性種をグロー放電開始電圧以下の電界又は
／及び磁界の作用下で前記低級結晶性半導体薄膜に作用
させて、前記低級結晶性半導体薄膜の結晶化を促進する
アニール（バイアス触媒ＡＨＡ処理）を行うので、次の
（１）〜（４）に示すような顕著な作用効果が得られ
る。
【０３０２】（１）基体上に形成した低級結晶性半導体
薄膜に対して、加熱された触媒体による適当なガス圧下
での熱分解反応及び接触分解反応により多量に発生した
高温の水素系分子、水素系原子、活性化水素イオン等の
水素系活性種にグロー放電開始電圧以下（即ち、パッシ
ェンの法則によるプラズマ発生電圧以下）の電界又は／
及び磁界の作用下で指向性運動エネルギーを与えた状態
で吹き付け等で作用させているので、高温の熱触媒体の
輻射熱による加熱も加わって、次の顕著な効果を示す。
薄膜に対して、加熱された触媒体による適当なガス圧下
での熱分解反応及び接触分解反応により多量に発生した
高温の水素系分子、水素系原子、活性化水素イオン等の
水素系活性種にグロー放電開始電圧以下（即ち、パッシ
ェンの法則によるプラズマ発生電圧以下）の電界又は／
及び磁界の作用下で指向性運動エネルギーを与えた状態
で吹き付け等で作用させているので、高温の熱触媒体の
輻射熱による加熱も加わって、次の顕著な効果を示す。
【０３０３】１．触媒体の触媒作用で十二分に生成した
上記の水素系活性種が、その熱エネルギーに加えて上記
電圧による加速電界又は／及び磁界での十分な指向性の
運動エネルギーにより、低級結晶性半導体薄膜に効率良
く移動してこの半導体薄膜を局部的かつ均一に温度上昇
させ、水素系活性種の作用によりアモルファス構造のシ
リコンが選択的にエッチングされてアモルファスシリコ
ンや微結晶シリコンは多結晶化し、又、多結晶シリコン
の場合は高結晶化し、キャリア移動度の向上を図ること
ができる。微結晶シリコン含有アモルファスシリコン、
アモルファスシリコン含有微結晶シリコンなどは、その
微結晶シリコンをシードに効率よく再結晶化を促進し
て、大粒径多結晶性シリコン化する。そして、水素系活
性種の作用によりアモルファス構造のシリコンが選択的
にエッチングされるので、効率良く高結晶化率の多結晶
性シリコン膜が形成される。
上記の水素系活性種が、その熱エネルギーに加えて上記
電圧による加速電界又は／及び磁界での十分な指向性の
運動エネルギーにより、低級結晶性半導体薄膜に効率良
く移動してこの半導体薄膜を局部的かつ均一に温度上昇
させ、水素系活性種の作用によりアモルファス構造のシ
リコンが選択的にエッチングされてアモルファスシリコ
ンや微結晶シリコンは多結晶化し、又、多結晶シリコン
の場合は高結晶化し、キャリア移動度の向上を図ること
ができる。微結晶シリコン含有アモルファスシリコン、
アモルファスシリコン含有微結晶シリコンなどは、その
微結晶シリコンをシードに効率よく再結晶化を促進し
て、大粒径多結晶性シリコン化する。そして、水素系活
性種の作用によりアモルファス構造のシリコンが選択的
にエッチングされるので、効率良く高結晶化率の多結晶
性シリコン膜が形成される。
【０３０４】２．この時に、高温の水素系活性種などを
触媒体温度等のみならず、電界又は／及び磁界で独立し
てコントロールするので、効率良く結晶化及び再結晶化
でき、高結晶化率で大粒径多結晶性シリコン膜化が可能
である。しかも、高キャリア移動度、高品質の多結晶性
半導体薄膜を得ることができる。
触媒体温度等のみならず、電界又は／及び磁界で独立し
てコントロールするので、効率良く結晶化及び再結晶化
でき、高結晶化率で大粒径多結晶性シリコン膜化が可能
である。しかも、高キャリア移動度、高品質の多結晶性
半導体薄膜を得ることができる。
【０３０５】３．しかも、多結晶性シリコン等の膜上又
は膜内にシリコン酸化物が存在したときに、電界又は／
及び磁界の作用によりそれと効率良く反応してＳｉＯを
生成して蒸発させるので、その膜上又は膜内のシリコン
酸化物を減少／除去させることができ、高キャリア移動
度、高品質の多結晶性シリコン膜等を得ることができ
る。
は膜内にシリコン酸化物が存在したときに、電界又は／
及び磁界の作用によりそれと効率良く反応してＳｉＯを
生成して蒸発させるので、その膜上又は膜内のシリコン
酸化物を減少／除去させることができ、高キャリア移動
度、高品質の多結晶性シリコン膜等を得ることができ
る。
【０３０６】４．そして、微結晶シリコン含有アモルフ
ァスシリコン膜、アモルファスシリコン含有微結晶シリ
コン膜などの低級結晶性シリコンは、その微結晶シリコ
ンをシードとして再結晶化が促進され、大粒径の多結晶
性シリコン膜化する。しかも、その膜に含有されるアモ
ルファス構造のシリコンが水素系活性種で選択的にエッ
チングされるので、高結晶化率の多結晶性膜が形成され
る。
ァスシリコン膜、アモルファスシリコン含有微結晶シリ
コン膜などの低級結晶性シリコンは、その微結晶シリコ
ンをシードとして再結晶化が促進され、大粒径の多結晶
性シリコン膜化する。しかも、その膜に含有されるアモ
ルファス構造のシリコンが水素系活性種で選択的にエッ
チングされるので、高結晶化率の多結晶性膜が形成され
る。
【０３０７】５．このバイアス触媒ＡＨＡ処理時に、低
級結晶性半導体薄膜中に存在するキャリア不純物は高温
により効率良く活性化され、各領域において最適なキャ
リア不純物濃度を得る。
級結晶性半導体薄膜中に存在するキャリア不純物は高温
により効率良く活性化され、各領域において最適なキャ
リア不純物濃度を得る。
【０３０８】６．また、活性化水素イオン等の水素系活
性種によるクリーニング（基板等への吸着ガス及び有機
物残渣等の還元除去）が可能であり、触媒体も酸化劣化
し難くなる（なお、このような効果は、上記の低級結晶
性半導体薄膜を触媒ＣＶＤ又はバイアス触媒ＣＶＤで形
成する時も水素系キャリアガスを用いることから、同様
に生じる）。
性種によるクリーニング（基板等への吸着ガス及び有機
物残渣等の還元除去）が可能であり、触媒体も酸化劣化
し難くなる（なお、このような効果は、上記の低級結晶
性半導体薄膜を触媒ＣＶＤ又はバイアス触媒ＣＶＤで形
成する時も水素系キャリアガスを用いることから、同様
に生じる）。
【０３０９】７．活性化水素イオン等の水素系活性種の
水素化作用により、半導体膜中の例えばシリコンダング
リングボンドをなくし、特性が向上する。
水素化作用により、半導体膜中の例えばシリコンダング
リングボンドをなくし、特性が向上する。
【０３１０】（２）こうしてバイアス触媒ＡＨＡ処理さ
れた多結晶性膜上に更に低級結晶性半導体薄膜を気相成
長させる工程を目的とする膜厚となるまで繰り返すと、
この半導体薄膜は既にバイアス触媒ＡＨＡ処理で多結晶
化された下地膜上に多結晶化され易い状態で成長し易く
なり、目的とする高結晶化率、高品質の多結晶性半導体
薄膜を所定の膜厚で得ることができる。即ち、触媒ＣＶ
Ｄ又はバイアス触媒ＣＶＤとバイアス触媒ＡＨＡ処理を
繰り返すマルチバイアス触媒ＡＨＡ処理により、例えば
触媒ＣＶＤ又はバイアス触媒ＣＶＤで成膜された微結晶
シリコン含有アモルファスシリコン膜、アモルファスシ
リコン及び微結晶シリコン含有多結晶シリコン膜をバイ
アス触媒ＡＨＡ処理で多結晶性シリコン膜化し、更にこ
の多結晶性シリコンをシードとした触媒ＣＶＤ又はバイ
アス触媒ＣＶＤで多結晶性シリコン膜の気相成長、更に
はバイアス触媒ＡＨＡ処理を繰り返すと、高結晶化率、
大粒径の多結晶性シリコン膜を形成することができる。
この場合、上記の電界又は／及び磁界（バイアス）の作
用下で処理するため、効率が向上し、バイアスを作用さ
せない場合に比べて繰り返し処理の回数を減少させ、ス
ループットを向上させることもできる。
れた多結晶性膜上に更に低級結晶性半導体薄膜を気相成
長させる工程を目的とする膜厚となるまで繰り返すと、
この半導体薄膜は既にバイアス触媒ＡＨＡ処理で多結晶
化された下地膜上に多結晶化され易い状態で成長し易く
なり、目的とする高結晶化率、高品質の多結晶性半導体
薄膜を所定の膜厚で得ることができる。即ち、触媒ＣＶ
Ｄ又はバイアス触媒ＣＶＤとバイアス触媒ＡＨＡ処理を
繰り返すマルチバイアス触媒ＡＨＡ処理により、例えば
触媒ＣＶＤ又はバイアス触媒ＣＶＤで成膜された微結晶
シリコン含有アモルファスシリコン膜、アモルファスシ
リコン及び微結晶シリコン含有多結晶シリコン膜をバイ
アス触媒ＡＨＡ処理で多結晶性シリコン膜化し、更にこ
の多結晶性シリコンをシードとした触媒ＣＶＤ又はバイ
アス触媒ＣＶＤで多結晶性シリコン膜の気相成長、更に
はバイアス触媒ＡＨＡ処理を繰り返すと、高結晶化率、
大粒径の多結晶性シリコン膜を形成することができる。
この場合、上記の電界又は／及び磁界（バイアス）の作
用下で処理するため、効率が向上し、バイアスを作用さ
せない場合に比べて繰り返し処理の回数を減少させ、ス
ループットを向上させることもできる。
【０３１１】（３）この触媒ＣＶＤ又はバイアス触媒Ｃ
ＶＤ及びバイアス触媒ＡＨＡ処理はいずれも、プラズマ
の発生なしに行えるので、プラズマによるダメージがな
く、低ストレスの生成膜が得られ、またプラズマＣＶＤ
法に比べ、シンプルで安価な装置を実現できる。
ＶＤ及びバイアス触媒ＡＨＡ処理はいずれも、プラズマ
の発生なしに行えるので、プラズマによるダメージがな
く、低ストレスの生成膜が得られ、またプラズマＣＶＤ
法に比べ、シンプルで安価な装置を実現できる。
【０３１２】（４）基体温度を低温化しても反応種又は
水素系活性種のエネルギーが大きいために、目的とする
良質の膜が得られることから、基体温度を低温化でき、
従って大型で安価な絶縁基板（ガラス基板、耐熱性樹脂
基板等）を使用でき、この点でもコストダウンが可能と
なる。
水素系活性種のエネルギーが大きいために、目的とする
良質の膜が得られることから、基体温度を低温化でき、
従って大型で安価な絶縁基板（ガラス基板、耐熱性樹脂
基板等）を使用でき、この点でもコストダウンが可能と
なる。
【図１】本発明の第１の実施の形態によるＭＯＳＴＦＴ
の製造プロセスを工程順に示す断面図である。
の製造プロセスを工程順に示す断面図である。
【図２】同、製造プロセスを工程順に示す断面図であ
る。
る。
【図３】同、製造プロセスを工程順に示す断面図であ
る。
る。
【図４】同、製造プロセスを工程順に示す断面図であ
る。
る。
【図５】同、この製造プロセスに用いる触媒ＣＶＤ（又
はバイアス触媒ＣＶＤ）及びバイアス触媒ＡＨＡ処理用
の装置の一状態での概略断面図である。
はバイアス触媒ＣＶＤ）及びバイアス触媒ＡＨＡ処理用
の装置の一状態での概略断面図である。
【図６】同、この装置の他の状態での概略断面図であ
る。
る。
【図７】同、この装置をより詳細に示す概略断面図であ
る。
る。
【図８】同、バイアス方式による装置の概略断面図であ
る。
る。
【図９】同、バイアス方式による他の装置の概略断面図
である。
である。
【図１０】同、バイアス方式による他の装置の概略断面
図である。
図である。
【図１１】同、この装置を用いた処理時のガス流量のタ
イミングチャートである。
イミングチャートである。
【図１２】同、この装置のガス供給系の概略図である。
【図１３】同、この処理により得られた半導体膜のラマ
ンスペクトルを比較して示すグラフである。
ンスペクトルを比較して示すグラフである。
【図１４】同、半導体薄膜の結晶化率を比較して示すグ
ラフである。
ラフである。
【図１５】同、触媒体及びこの支持体の純度による膜中
の重金属濃度を比較して示すグラフである。
の重金属濃度を比較して示すグラフである。
【図１６】本発明の第２の実施の形態によるＬＣＤの製
造プロセスを工程順に示す断面図である。
造プロセスを工程順に示す断面図である。
【図１７】同、製造プロセスを工程順に示す断面図であ
る。
る。
【図１８】同、製造プロセスを工程順に示す断面図であ
る。
る。
【図１９】同、ＬＣＤの全体の概略レイアウトを示す斜
視図である。
視図である。
【図２０】同、ＬＣＤの等価回路図である。
【図２１】同、ＬＣＤの他の製造プロセスを工程順に示
す断面図である。
す断面図である。
【図２２】同、製造プロセスを工程順に示す断面図であ
る。
る。
【図２３】同、ＬＣＤのＭＯＳＴＦＴを各種示す断面図
である。
である。
【図２４】本発明の第３の実施の形態による有機ＥＬ表
示装置の要部の等価回路図（Ａ）、同要部の拡大断面図
（Ｂ）及び同画素周辺部の断面図（Ｃ）である。
示装置の要部の等価回路図（Ａ）、同要部の拡大断面図
（Ｂ）及び同画素周辺部の断面図（Ｃ）である。
【図２５】同、有機ＥＬ表示装置の製造プロセスを工程
順に示す断面図である。
順に示す断面図である。
【図２６】同、他の有機ＥＬ表示装置の要部の等価回路
図（Ａ）、同要部の拡大断面図（Ｂ）及び同画素周辺部
の断面図（Ｃ）である。
図（Ａ）、同要部の拡大断面図（Ｂ）及び同画素周辺部
の断面図（Ｃ）である。
【図２７】同、有機ＥＬ表示装置の製造プロセスを工程
順に示す断面図である。
順に示す断面図である。
【図２８】本発明の第４の実施の形態によるＦＥＤの要
部の等価回路図（Ａ）、同要部の拡大断面図（Ｂ）及び
同要部の概略平面図（Ｃ）である。
部の等価回路図（Ａ）、同要部の拡大断面図（Ｂ）及び
同要部の概略平面図（Ｃ）である。
【図２９】同、ＦＥＤの製造プロセスを工程順に示す断
面図である。
面図である。
【図３０】同、製造プロセスを工程順に示す断面図であ
る。
る。
【図３１】同、他のＦＥＤの要部の等価回路図（Ａ）、
同要部の拡大断面図（Ｂ）及び同要部の平面図（Ｃ）で
ある。
同要部の拡大断面図（Ｂ）及び同要部の平面図（Ｃ）で
ある。
【図３２】同、ＦＥＤの製造プロセスを工程順に示す断
面図である。
面図である。
【図３３】同、製造プロセスを工程順に示す断面図であ
る。
る。
【図３４】本発明の第５の実施の形態による太陽電池の
製造プロセスを工程順に示す断面図である。
製造プロセスを工程順に示す断面図である。
１、６１、９８、１１１、１５７…基板、７、６７…多
結晶性シリコン膜、７Ａ、６７Ａ…低級結晶性シリコン
膜、１４、６７、１１７…チャンネル、１５、７５、１
０２、１０５、１１５…ゲート電極、８、６８、１０
３、１０４、１０６、１１８…ゲート絶縁膜、２０、２
１、８０、８１、１２０、１２１…ｎ+型ソース又はド
レイン領域、２４、２５、８４、８５…ｐ+型ソース又
はドレイン領域、２７、２８、８６、９２、１３０、１
３６、１３７…絶縁膜、２９、３０、８７、８８、８
９、９０、９１、９３、９７、１２７、１２８、１３１
…電極、４０…原料ガス、４２…シャワーヘッド、４４
…チャンバ、４５…サセプタ、４６…触媒体、４７…シ
ャッター、４８…触媒体電源、４９…バイアス電源、９
４、９６…配向膜、９５…液晶、９９…カラーフィルタ
層、１００…保護膜、１００’、１４０…ブラックマス
ク層、１３２、１３３…有機発光層、１３４、１３５、
１４４…陽極、１３８、１４１、１４２、１７１…陰
極、１５０…ゲート引き出し電極（ゲートライン）、１
５１…遮蔽膜、１５２…エミッタ、１５３…ｎ型多結晶
性シリコン膜、１５５…バックメタル、１５６…蛍光
体、１５８、１６８…微細凹凸、１６３…ｎ型多結晶性
ダイヤモンド膜、１８０…ｉ型多結晶性シリコン膜、１
８１…ｐ型多結晶性シリコン膜、１８２…透明電極、１
８３…くし型電極、２００、２０１…電極、２０２、２
０３…磁極（永久磁石）、２０４…電磁石
結晶性シリコン膜、７Ａ、６７Ａ…低級結晶性シリコン
膜、１４、６７、１１７…チャンネル、１５、７５、１
０２、１０５、１１５…ゲート電極、８、６８、１０
３、１０４、１０６、１１８…ゲート絶縁膜、２０、２
１、８０、８１、１２０、１２１…ｎ+型ソース又はド
レイン領域、２４、２５、８４、８５…ｐ+型ソース又
はドレイン領域、２７、２８、８６、９２、１３０、１
３６、１３７…絶縁膜、２９、３０、８７、８８、８
９、９０、９１、９３、９７、１２７、１２８、１３１
…電極、４０…原料ガス、４２…シャワーヘッド、４４
…チャンバ、４５…サセプタ、４６…触媒体、４７…シ
ャッター、４８…触媒体電源、４９…バイアス電源、９
４、９６…配向膜、９５…液晶、９９…カラーフィルタ
層、１００…保護膜、１００’、１４０…ブラックマス
ク層、１３２、１３３…有機発光層、１３４、１３５、
１４４…陽極、１３８、１４１、１４２、１７１…陰
極、１５０…ゲート引き出し電極（ゲートライン）、１
５１…遮蔽膜、１５２…エミッタ、１５３…ｎ型多結晶
性シリコン膜、１５５…バックメタル、１５６…蛍光
体、１５８、１６８…微細凹凸、１６３…ｎ型多結晶性
ダイヤモンド膜、１８０…ｉ型多結晶性シリコン膜、１
８１…ｐ型多結晶性シリコン膜、１８２…透明電極、１
８３…くし型電極、２００、２０１…電極、２０２、２
０３…磁極（永久磁石）、２０４…電磁石
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/16 Ｈ０１Ｌ 29/16 ５Ｆ０５２ 29/786 29/78 ６１２Ｂ ５Ｆ１１０ 21/336 ６１８Ａ 31/04 ６１８Ｆ ６１８Ｂ ６２７Ｇ 31/04 Ａ Ｆターム(参考） 2H092 HA04 JA24 JB57 KA04 KA05 KA12 KA18 KB24 MA08 MA29 PA01 PA06 PA08 PA12 4M104 AA09 BB01 BB40 CC05 DD34 DD37 DD43 DD51 DD78 DD81 GG09 5F045 AA03 AA06 AA08 AA18 AA19 AB04 AC01 AC16 AC17 AC19 AD04 AD05 AD06 AD07 AD08 AD09 AE03 AE05 AE07 AE09 BB08 CA15 DP05 EF05 EK01 HA16 5F048 AC04 BA14 BA16 BB05 BC16 BD04 5F051 AA03 CB12 CB24 DA03 DA04 FA04 FA14 GA02 5F052 AA11 CA04 DA01 DA02 DA03 DA10 DB01 DB02 DB03 DB05 DB07 DB09 JA01 JA07 JA09 5F110 AA01 AA17 BB02 BB04 BB05 BB10 CC02 CC08 DD02 DD03 DD07 DD13 DD14 EE06 EE09 EE23 EE30 EE32 EE44 EE45 FF02 FF03 FF23 FF29 GG01 GG02 GG13 GG25 GG32 GG33 GG34 GG42 GG43 GG44 GG45 GG47 GG48 GG51 GG52 GG60 HJ01 HJ04 HJ12 HJ13 HJ23 HL03 HL06 HL07 HL11 HL22 HL23 HL24 HL27 HM15 NN03 NN04 NN12 NN23 NN24 NN25 NN27 NN35 NN43 NN44 NN46 NN72 NN73 PP01 PP13 PP26 PP40 QQ08 QQ09 QQ11 QQ19 QQ24
Claims (54)
- 【請求項１】 基体上に多結晶性半導体薄膜を形成する
に際し、 前記基体上に低級結晶性半導体薄膜を形成する工程と、 水素又は水素含有ガスを加熱された触媒体に接触させ、
これによって生成した水素系活性種をグロー放電開始電
圧以下の電界又は／及び磁界の作用下で前記低級結晶性
半導体薄膜に作用させて、前記低級結晶性半導体薄膜の
結晶化を促進するアニール工程とを行うことによって前
記多結晶性半導体薄膜を得る、多結晶性半導体薄膜の形
成方法。 - 【請求項２】 基体上に多結晶性半導体薄膜を有する半
導体装置を製造するに際し、 前記基体上に低級結晶性半導体薄膜を形成する工程と、 水素又は水素含有ガスを加熱された触媒体に接触させ、
これによって生成した水素系活性種をグロー放電開始電
圧以下の電界又は／及び磁界の作用下で前記低級結晶性
半導体薄膜に作用させて、前記低級結晶性半導体薄膜の
結晶化を促進するアニール工程とを行うことによって前
記多結晶性半導体薄膜を得る、半導体装置の製造方法。 - 【請求項３】 前記低級結晶性半導体薄膜を気相成長
法、液相成長法又は物理的成膜法によって形成する、請
求項１又は２に記載した方法。 - 【請求項４】 前記水素又は水素含有ガスの少なくとも
一部を加熱された触媒体に接触させ、これによって生成
した高温の水素系分子、水素系原子、活性化水素イオン
等の水素系活性種にグロー放電開始電圧以下の電界又は
／及び磁界を作用させて指向性運動エネルギーを与え、
この水素系活性種を前記低級結晶性半導体薄膜に作用さ
せる、請求項１又は２に記載した方法。 - 【請求項５】 前記低級結晶性半導体薄膜の気相成長と
前記アニールとを繰り返す、請求項３に記載した方法。 - 【請求項６】 加熱された前記触媒体に、前記原料ガス
及び水素系キャリアガスの少なくとも一部を接触させて
触媒的に分解させ、これによって生成したラジカル、イ
オン等の反応種を必要あればグロー放電開始電圧以下の
電界又は／及び磁界の作用による指向性運動エネルギー
の付与下で、前記基体上に堆積させて前記低級結晶性半
導体薄膜を気相成長させた後、前記原料ガスの供給を停
止し、加熱触媒体に前記水素系キャリアガスの少なくと
も一部を接触させ、これによって生成した大量の高温の
水素系分子、水素系原子、活性化水素イオン等の水素系
活性種にグロー放電開始電圧以下の電界又は／及び磁界
の作用下で指向性運動エネルギーを与え、この水素系活
性種を前記低級結晶性半導体薄膜に作用させて前記アニ
ールを行う、請求項１又は２に記載した方法。 - 【請求項７】 前記気相成長時の水素又は水素含有ガス
供給量よりも前記アニール時の水素又は水素含有ガス供
給量を多くする、請求項７に記載した方法。 - 【請求項８】 タングステン、トリア含有タングステ
ン、モリブデン、白金、パラジウム、バナジウム、シリ
コン、アルミナ、金属を付着したセラミックス、及び炭
化ケイ素からなる群より選ばれた少なくとも１種の材料
によって、前記触媒体を形成する、請求項１又は２に記
載した方法。 - 【請求項９】 前記触媒体及びこれを支持する支持体の
純度を９９．９９ｗｔ％以上、好ましくは９９．９９９
ｗｔ％又はそれ以上とする、請求項１又は２に記載した
方法。 - 【請求項１０】 前記低級結晶性半導体薄膜が微結晶シ
リコン含有アモルファスシリコン膜、微結晶シリコン
（アモルファスシリコン含有微結晶シリコン）膜、アモ
ルファスシリコン及び微結晶シリコン含有多結晶シリコ
ン膜、微結晶ゲルマニウム含有アモルファスゲルマニウ
ム膜、微結晶ゲルマニウム（アモルファスゲルマニウム
含有微結晶ゲルマニウム）膜、アモルファスゲルマニウ
ム及び微結晶ゲルマニウム含有多結晶ゲルマニウム膜、
又はＳｉxＧｅ1-x（０＜ｘ＜１）で示されるアモルファ
スシリコンゲルマニウム膜からなり、かつ、前記水素又
は水素含有ガスが水素又は水素と不活性なガスとの混合
ガスからなる、請求項１又は２に記載した方法。 - 【請求項１１】 前記低級結晶性半導体薄膜に錫等のIV
族元素の少なくとも１種を適量含有させ、この状態で前
記アニール工程を行う、請求項１０に記載した方法。 - 【請求項１２】 前記グロー放電開始電圧以下の電圧と
して、直流電圧、交流電圧（高周波電圧及び／又は低周
波電圧）、又は直流電圧に交流電圧（高周波電圧及び／
又は低周波電圧）を重畳させた電圧を印加する、請求項
１又は２に記載した方法。 - 【請求項１３】 前記高周波電圧の周波数を１〜１００
ＭＨｚ、前記低周波電圧の周波数を１ＭＨｚ未満とす
る、請求項１２に記載した方法。 - 【請求項１４】 前記多結晶性半導体薄膜によって、薄
膜絶縁ゲート型電界効果トランジスタのチャンネル、ソ
ース及びドレイン領域、又は配線、抵抗、容量又は電子
放出体等を形成する、請求項１又は２に記載した方法。 - 【請求項１５】 前記多結晶性半導体薄膜又は前記低級
結晶性半導体薄膜に対しチャンネル、ソース及びドレイ
ン領域の形成後に、これらの領域に対し、水素又は水素
含有ガスを加熱された触媒体に接触させることによって
生成した水素系活性種を、又はこの水素系活性種をグロ
ー放電開始電圧以下の電界又は／及び磁界の作用下で作
用させる、請求項１又は２に記載した方法。 - 【請求項１６】 前記多結晶性半導体薄膜内において内
部から外部に向って結晶粒径を小さくして高密度化する
か、或いはアモルファス半導体薄膜又は微粒子含有アモ
ルファス半導体薄膜で前記多結晶性半導体薄膜を被覆す
る、請求項１又は２に記載した方法。 - 【請求項１７】 前記微粒子含有アモルファス半導体薄
膜又は前記アモルファス半導体薄膜を除去し、大粒径層
（前記多結晶性半導体薄膜）とコンタクトしたソース、
ドレイン電極を形成する、請求項１６に記載した方法。 - 【請求項１８】 シリコン半導体装置、シリコン半導体
集積回路装置、シリコン−ゲルマニウム半導体装置、シ
リコン−ゲルマニウム半導体集積回路装置、化合物半導
体装置、化合物半導体集積回路装置、炭化ケイ素半導体
装置、炭化ケイ素半導体集積回路装置、液晶表示装置、
有機又は無機エレクトロルミネセンス表示装置、フィー
ルドエミッションディスプレイ（ＦＥＤ）装置、発光ポ
リマー表示装置、発光ダイオード表示装置、ＣＣＤエリ
ア／リニアセンサ装置、ＭＯＳセンサ装置、太陽電池装
置用の薄膜を製造する、請求項１又は２に記載した方
法。 - 【請求項１９】 内部回路及び周辺回路を有する半導体
装置、固体撮像装置、電気光学装置等の製造に際し、こ
れらの少なくとも一部を構成する薄膜絶縁ゲート型電界
効果トランジスタのチャンネル、ソース及びドレイン領
域を前記多結晶性半導体薄膜によって形成する、請求項
１８に記載した方法。 - 【請求項２０】 各色用の有機又は無機エレクトロルミ
ネセンス層の下層にそれぞれ、前記薄膜絶縁ゲート型電
界効果トランジスタのドレイン又はソースと接続された
陰極又は陽極を有する、請求項１９に記載した方法。 - 【請求項２１】 前記薄膜絶縁ゲート型電界効果トラン
ジスタを含む能動素子上も前記陰極が覆い、或いは前記
各色用の有機又は無機エレクトロルミネセンス層の各層
上及び各層間の全面に前記陰極又は陽極が被着されてい
る装置を製造する、請求項２０に記載した方法。 - 【請求項２２】 前記各色用の前記有機又は無機エレク
トロルミネセンス層間にブラックマスク層を形成する、
請求項２０に記載した方法。 - 【請求項２３】 フィールドエミッションディスプレイ
装置のエミッタを、前記多結晶性半導体薄膜を介して前
記薄膜絶縁ゲート型電界効果トランジスタのドレインに
接続すると共に前記多結晶性半導体薄膜上に成長された
ｎ型多結晶性半導体膜又は多結晶性ダイヤモンド膜によ
って形成する、請求項１９に記載した方法。 - 【請求項２４】 前記薄膜絶縁ゲート型電界効果トラン
ジスタを含む能動素子上にアース電位の遮蔽膜を形成す
る、請求項２３に記載した方法。 - 【請求項２５】 前記遮蔽膜を前記フィールドエミッシ
ョンディスプレイ装置のゲート引き出し電極と同一材料
で同一工程により形成する、請求項２４に記載した方
法。 - 【請求項２６】 基体上に多結晶性半導体薄膜を形成す
るための装置であって、 低級結晶性半導体薄膜の形成手段と、 水素又は水素含有ガス供給手段と、 触媒体と、 触媒体加熱手段と、 基体加熱手段と、 グロー放電開始電圧以下の電界又は／及び磁界を印加す
る電界又は／及び磁界印加手段とを有する、多結晶性半
導体薄膜の形成装置。 - 【請求項２７】 基体上に多結晶性半導体薄膜を有する
半導体装置を製造するための装置であって、 低級結晶性半導体薄膜の形成手段と、 水素又は水素含有ガス供給手段と、 触媒体と、 触媒体加熱手段と、 基体加熱手段と、 グロー放電開始電圧以下の電界又は／及び磁界を印加す
る電界又は／及び磁界印加手段とを有する、半導体装置
の製造装置。 - 【請求項２８】 前記低級結晶性半導体薄膜が気相成長
法、液相成長法又は物理的成膜法によって形成される、
請求項２６又は２７に記載した装置。 - 【請求項２９】 水素又は水素含有ガスの少なくとも一
部を加熱された触媒体に接触させて触媒的に分解させ、
これによって生成した高温の水素系分子、水素系原子、
活性化水素イオン等の水素系活性種にグロー放電開始電
圧以下の電界又は／及び磁界を作用させて指向性運動エ
ネルギーを与え、この水素系活性種を前記低級結晶性半
導体薄膜に作用させる、請求項２６又は２７に記載した
装置。 - 【請求項３０】 原料ガス及び水素系キャリアガスの少
なくとも一部を加熱された前記触媒体に接触させて触媒
的に分解させ、これによって生成したラジカル、イオン
等の反応種を必要あればグロー放電開始電圧以下の電界
又は／及び磁界の作用による指向性運動エネルギーの付
与下で前記基体上に堆積させることによって、前記低級
結晶性半導体薄膜を形成する気相成長工程と、前記水素
系キャリアガスの少なくとも一部を加熱された触媒体に
接触させて生成した高温の水素系分子、水素系原子、活
性化水素イオン等の水素系活性種に前記グロー放電開始
電圧以下の電界又は／及び磁界の作用下で指向性運動エ
ネルギーを与え、この水素系活性種を前記低級結晶性半
導体薄膜に作用させることにより前記低級結晶性半導体
薄膜の結晶化を促進するアニール工程とを行うために、
前記原料ガス供給手段と水素系キャリアガス供給手段と
を制御する制御手段を有する、請求項２６又は２７に記
載した装置。 - 【請求項３１】 前記気相成長時の水素又は水素含有ガ
ス供給量よりも前記アニール時の水素又は水素含有ガス
供給量が多くされる、請求項３０に記載した装置。 - 【請求項３２】 タングステン、トリア含有タングステ
ン、モリブデン、白金、パラジウム、バナジウム、シリ
コン、アルミナ、金属を付着したセラミックス、及び炭
化ケイ素からなる群より選ばれた少なくとも１種の材料
によって、前記触媒体が形成されている、請求項２６又
は２７に記載した装置。 - 【請求項３３】 前記触媒体及びこれを支持する支持体
の純度が９９．９９ｗｔ％以上、好ましくは９９．９９
９ｗｔ％又はそれ以上である、請求項２６又は２７に記
載した装置。 - 【請求項３４】 前記低級結晶性半導体薄膜が微結晶シ
リコン含有アモルファスシリコン膜、微結晶シリコン
（アモルファスシリコン含有微結晶シリコン）膜、アモ
ルファスシリコン及び微結晶シリコン含有多結晶シリコ
ン膜、微結晶ゲルマニウム含有アモルファスゲルマニウ
ム膜、微結晶ゲルマニウム（アモルファスゲルマニウム
含有微結晶ゲルマニウム）膜、アモルファスゲルマニウ
ム及び微結晶ゲルマニウム含有多結晶ゲルマニウム膜、
又はＳｉxＧｅ1-x（０＜ｘ＜１）で示されるアモルファ
スシリコンゲルマニウム膜からなり、かつ、前記水素又
は水素含有ガスが水素又は水素と不活性なガスとの混合
ガスからなる、請求項２６又は２７に記載した装置。 - 【請求項３５】 前記低級結晶性半導体薄膜に錫等のIV
族元素の少なくとも１種を適量含有させ、この状態で前
記アニールが行われる、請求項３４に記載した装置。 - 【請求項３６】 前記電界印加手段が、グロー放電開始
電圧以下の直流電圧、交流電圧（高周波電圧及び／又は
低周波電圧）、又は直流電圧に交流電圧（高周波電圧及
び／又は低周波電圧）を重畳させた電圧を印加する電源
を有している、請求項２６又は２７に記載した装置。 - 【請求項３７】 前記高周波電圧の周波数が１〜１００
ＭＨｚ、前記低周波電圧の周波数が１ＭＨｚ未満であ
る、請求項３６に記載した装置。 - 【請求項３８】 前記基体を支持するサセプタと前記電
界印加用の電極との間に前記触媒体が設置される、請求
項２６又は２７に記載した装置。 - 【請求項３９】 前記水素又は水素含有ガスを導出する
ガス供給口が前記電極に形成されている、請求項３８に
記載した装置。 - 【請求項４０】 前記多結晶性半導体薄膜によって、薄
膜絶縁ゲート型電界効果トランジスタのチャンネル、ソ
ース及びドレイン領域、又は配線、抵抗、容量又は電子
放出体等を形成する、請求項２６又は２７に記載した装
置。 - 【請求項４１】 前記チャンネル、ソース及びドレイン
領域の形成後に、これらの領域に対し、水素又は水素含
有ガスを加熱された触媒体に接触させることによって生
成した水素系活性種を作用させる、請求項４０に記載し
た装置。 - 【請求項４２】 シリコン半導体装置、シリコン半導体
集積回路装置、シリコン−ゲルマニウム半導体装置、シ
リコン−ゲルマニウム半導体集積回路装置、化合物半導
体装置、化合物半導体集積回路装置、炭化ケイ素半導体
装置、炭化ケイ素半導体集積回路装置、液晶表示装置、
有機又は無機エレクトロルミネセンス表示装置、フィー
ルドエミッションディスプレイ（ＦＥＤ）装置、発光ポ
リマー表示装置、発光ダイオード表示装置、ＣＣＤエリ
ア／リニアセンサ装置、ＭＯＳセンサ装置、太陽電池装
置用の薄膜を製造する、請求項２６又は２７に記載した
装置。 - 【請求項４３】 内部回路及び周辺回路を有する半導体
装置、固体撮像装置、電気光学装置等の製造に際し、こ
れらの少なくとも一部を構成する薄膜絶縁ゲート型電界
効果トランジスタのチャンネル、ソース及びドレイン領
域を前記多結晶性半導体薄膜によって形成する、請求項
４２に記載した装置。 - 【請求項４４】 各色用の有機又は無機エレクトロルミ
ネセンス層の下層にそれぞれ、前記薄膜絶縁ゲート型電
界効果トランジスタのドレイン又はソースと接続された
陰極又は陽極を有する装置を製造する、請求項４３に記
載した装置。 - 【請求項４５】 前記薄膜絶縁ゲート型電界効果トラン
ジスタを含む能動素子上も前記陰極が覆い、或いは前記
各色用のエレクトロルミネセンス層の各層上及び各層間
の全面に前記陰極又は陽極が被着されている装置を製造
する、請求項４４に記載した装置。 - 【請求項４６】 前記各色用のエレクトロルミネセンス
層間にブラックマスク層を形成する、請求項４４に記載
した装置。 - 【請求項４７】 フィールドエミッションディスプレイ
装置のエミッタを、前記多結晶性半導体薄膜を介して前
記薄膜絶縁ゲート型電界効果トランジスタのドレインに
接続すると共に前記多結晶性半導体薄膜上に成長された
ｎ型多結晶性半導体膜又は多結晶性ダイヤモンド膜によ
って形成する、請求項４３に記載した装置。 - 【請求項４８】 前記薄膜絶縁ゲート型電界効果トラン
ジスタを含む能動素子上にアース電位の遮蔽膜を形成す
る、請求項４７に記載した装置。 - 【請求項４９】 前記遮蔽膜を前記フィールドエミッシ
ョンディスプレイ装置のゲート引き出し電極と同一材料
で同一工程により形成する、請求項４８に記載した装
置。 - 【請求項５０】 各色用の有機又は無機エレクトロルミ
ネセンス層の下層にそれぞれ、請求項１又は２に記載し
た多結晶性半導体薄膜からなる薄膜絶縁ゲート型電界効
果トランジスタのドレイン又はソースと接続された陰極
又は陽極を有し、前記薄膜絶縁ゲート型電界効果トラン
ジスタを含む能動素子上も前記陰極が覆い、或いは前記
各色用の有機又は無機エレクトロルミネセンス層の各層
上及び各層間の全面に前記陰極又は陽極が被着されてい
る電気光学装置。 - 【請求項５１】 前記各色用の前記有機又は無機エレク
トロルミネセンス層間にブラックマスク層が形成されて
いる、請求項５０に記載した電気光学装置。 - 【請求項５２】 フィールドエミッションディスプレイ
（ＦＥＤ）のエミッタが、請求項１又は２に記載した多
結晶性半導体薄膜からなる薄膜絶縁ゲート型電界効果ト
ランジスタのドレインに前記多結晶性半導体薄膜を介し
て接続されると共に前記多結晶性半導体薄膜上に成長さ
れたｎ型多結晶性半導体膜又は多結晶性ダイヤモンド膜
によって形成されている電気光学装置。 - 【請求項５３】 前記薄膜絶縁ゲート型電界効果トラン
ジスタを含む能動素子上にアース電位の遮蔽膜が形成さ
れている、請求項５２に記載した電気光学装置。 - 【請求項５４】 前記遮蔽膜が前記フィールドエミッシ
ョンディスプレイ装置のゲート引き出し電極と同一材料
で同一工程により形成される、請求項５３に記載した電
気光学装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001056207A JP2002261010A (ja) | 2001-03-01 | 2001-03-01 | 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001056207A JP2002261010A (ja) | 2001-03-01 | 2001-03-01 | 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002261010A true JP2002261010A (ja) | 2002-09-13 |
Family
ID=18916265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001056207A Pending JP2002261010A (ja) | 2001-03-01 | 2001-03-01 | 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002261010A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8216642B2 (en) | 2003-11-20 | 2012-07-10 | Ulvac, Inc. | Method of manufacturing film |
| CN111584362A (zh) * | 2020-05-14 | 2020-08-25 | Tcl华星光电技术有限公司 | 一种半导体器件制程方法、半导体器件及显示面板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000223421A (ja) * | 1999-01-29 | 2000-08-11 | Sony Corp | 成膜方法及びその装置 |
| JP2000269139A (ja) * | 1999-03-16 | 2000-09-29 | Sony Corp | 多結晶シリコン膜の形成方法 |
| JP2000294542A (ja) * | 1999-04-08 | 2000-10-20 | Sony Corp | 気相加工方法及びその装置 |
-
2001
- 2001-03-01 JP JP2001056207A patent/JP2002261010A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000223421A (ja) * | 1999-01-29 | 2000-08-11 | Sony Corp | 成膜方法及びその装置 |
| JP2000269139A (ja) * | 1999-03-16 | 2000-09-29 | Sony Corp | 多結晶シリコン膜の形成方法 |
| JP2000294542A (ja) * | 1999-04-08 | 2000-10-20 | Sony Corp | 気相加工方法及びその装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8216642B2 (en) | 2003-11-20 | 2012-07-10 | Ulvac, Inc. | Method of manufacturing film |
| CN111584362A (zh) * | 2020-05-14 | 2020-08-25 | Tcl华星光电技术有限公司 | 一种半导体器件制程方法、半导体器件及显示面板 |
| CN111584362B (zh) * | 2020-05-14 | 2023-08-22 | Tcl华星光电技术有限公司 | 一种半导体器件制程方法、半导体器件及显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7183229B2 (en) | Semiconductor thin film forming method, production methods for semiconductor device and electrooptical device, devices used for these methods, and semiconductor device and electrooptical device | |
| US7098085B2 (en) | Method and apparatus for forming a thin semiconductor film, method and apparatus for producing a semiconductor device, and electro-optical apparatus | |
| JP4092541B2 (ja) | 半導体薄膜の形成方法及び半導体装置の製造方法 | |
| US6521525B2 (en) | Electro-optic device, drive substrate for electro-optic device and method of manufacturing the same | |
| JP2002231628A (ja) | 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置 | |
| KR101452204B1 (ko) | 박막 트랜지스터 및 상기 박막 트랜지스터를 구비하는 표시 장치 | |
| US7541229B2 (en) | Thin film transistor and method for fabricating same | |
| KR20000028785A (ko) | 전기 광학 장치, 전기 광학 장치용 구동 기판 및 이들의제조 방법 | |
| TW200921801A (en) | Methods for manufacturing thin film transistor and display device | |
| JP2001313262A (ja) | 半導体薄膜、それを用いた半導体装置、それらの製造方法および半導体薄膜製造装置 | |
| US20070093004A1 (en) | Method of manufacturing thin film transistor including ZnO thin layer | |
| JP4644964B2 (ja) | 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法 | |
| JP4599746B2 (ja) | 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法 | |
| JP2002299238A (ja) | 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法 | |
| JP2002294451A (ja) | 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置 | |
| JPH06224431A (ja) | 薄膜トランジスタ及び液晶ディスプレイパネル | |
| JP2002293687A (ja) | 多結晶性ダイヤモンド薄膜及びその形成方法、半導体装置及びその製造方法、これらの方法の実施に使用する装置、並びに電気光学装置 | |
| JP2002198311A (ja) | 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置 | |
| KR20080000299A (ko) | 폴리실리콘 박막트랜지스터 액정표시장치 및 그 제조방법 | |
| JP4599734B2 (ja) | 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法 | |
| JP2002261010A (ja) | 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置 | |
| JP2010141224A (ja) | 半導体装置およびその製造方法 | |
| JP2002246311A (ja) | 多結晶性半導体薄膜及びその形成方法、半導体装置及びその製造方法、これらの方法の実施に使用する装置、並びに電気光学装置 | |
| JP2002294450A (ja) | 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置 | |
| JP2002261006A (ja) | 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20070125 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080208 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090522 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110606 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111018 |