JP2000269139A - 多結晶シリコン膜の形成方法 - Google Patents
多結晶シリコン膜の形成方法Info
- Publication number
- JP2000269139A JP2000269139A JP11069641A JP6964199A JP2000269139A JP 2000269139 A JP2000269139 A JP 2000269139A JP 11069641 A JP11069641 A JP 11069641A JP 6964199 A JP6964199 A JP 6964199A JP 2000269139 A JP2000269139 A JP 2000269139A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon film
- film
- tin
- germanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02535—Group 14 semiconducting materials including tin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Mechanical Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 電子およびホールの移動度を向上し、これに
より高性能な半導体素子の作製を可能した、多結晶シリ
コン膜の形成方法を提供する。 【解決手段】 ガラス基板１上に多結晶シリコンを成膜
するにあたり、不純物源として錫（Ｓｎ）、ゲルマニウ
ム（Ｇｅ）、鉛（Ｐｂ）の少なくとも一種を含む化合物
を原料に用いて触媒ＣＶＤ法により多結晶シリコンを成
膜し、錫（Ｓｎ）、ゲルマニウム（Ｇｅ）、鉛（Ｐｂ）
の少なくとも一種が添加されてなる不純物添加多結晶シ
リコン膜２を形成する。他の方法として、まず多結晶シ
リコンを成膜し、その後、得られた多結晶シリコン膜に
錫（Ｓｎ）、ゲルマニウム（Ｇｅ）、鉛（Ｐｂ）の少な
くとも一種をイオン注入法、イオンドープ法あるいは拡
散法により添加して不純物添加多結晶シリコン膜２を形
成する。
より高性能な半導体素子の作製を可能した、多結晶シリ
コン膜の形成方法を提供する。 【解決手段】 ガラス基板１上に多結晶シリコンを成膜
するにあたり、不純物源として錫（Ｓｎ）、ゲルマニウ
ム（Ｇｅ）、鉛（Ｐｂ）の少なくとも一種を含む化合物
を原料に用いて触媒ＣＶＤ法により多結晶シリコンを成
膜し、錫（Ｓｎ）、ゲルマニウム（Ｇｅ）、鉛（Ｐｂ）
の少なくとも一種が添加されてなる不純物添加多結晶シ
リコン膜２を形成する。他の方法として、まず多結晶シ
リコンを成膜し、その後、得られた多結晶シリコン膜に
錫（Ｓｎ）、ゲルマニウム（Ｇｅ）、鉛（Ｐｂ）の少な
くとも一種をイオン注入法、イオンドープ法あるいは拡
散法により添加して不純物添加多結晶シリコン膜２を形
成する。
Description
【０００１】
【発明の属する技術分野】本発明は、不純物を添加する
ことによって電子およびホールの移動度を向上した、多
結晶シリコン膜の形成方法に関する。
ことによって電子およびホールの移動度を向上した、多
結晶シリコン膜の形成方法に関する。
【０００２】
【従来の技術】半導体装置においては、例えば薄膜トラ
ンジスタ（ＴＦＴ）の材料として多結晶シリコンが広く
用いられている。このような多結晶シリコン膜の形成方
法としては、モノシラン（ＳｉＨ4 ）ガスを原料ガスと
する減圧ＣＶＤ（ＣＶＤ：化学的気相成長）法が一般に
採用されている。
ンジスタ（ＴＦＴ）の材料として多結晶シリコンが広く
用いられている。このような多結晶シリコン膜の形成方
法としては、モノシラン（ＳｉＨ4 ）ガスを原料ガスと
する減圧ＣＶＤ（ＣＶＤ：化学的気相成長）法が一般に
採用されている。
【０００３】ところで、このような減圧ＣＶＤ法によっ
て形成された多結晶シリコン膜では、膜中の電子および
ホールの移動度が低いことからそのままチャンネルなど
として利用するのが困難であり、したがって、成膜後こ
れを熱処理したりレーザアニール（ＥＬＡ）処理するこ
とにより、その電子およびホール移動度の改善向上を図
っている。
て形成された多結晶シリコン膜では、膜中の電子および
ホールの移動度が低いことからそのままチャンネルなど
として利用するのが困難であり、したがって、成膜後こ
れを熱処理したりレーザアニール（ＥＬＡ）処理するこ
とにより、その電子およびホール移動度の改善向上を図
っている。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
多結晶シリコン膜では、このような熱処理やレーザアニ
ール処理を行っても８０〜１２０ｃｍ2 ／Ｖ・ｓｅｃ程
度の移動度を得るのが限界であり、したがってこれから
高性能な半導体素子を作製するのは困難であった。
多結晶シリコン膜では、このような熱処理やレーザアニ
ール処理を行っても８０〜１２０ｃｍ2 ／Ｖ・ｓｅｃ程
度の移動度を得るのが限界であり、したがってこれから
高性能な半導体素子を作製するのは困難であった。
【０００５】また、減圧ＣＶＤ法に代えて触媒ＣＶＤ法
を採用し、これによって多結晶シリコンを成膜すれば、
アニールなしで〜５０ｃｍ2 ／Ｖ・ｓｅｃ程度の移動度
が得られる。しかし、仮にこの多結晶シリコン膜をアニ
ール処理しても、得られる多結晶シリコン膜の移動度は
単結晶シリコン中の電子移動度が約５４０ｃｍ2 ／Ｖ・
ｓｅｃであるのに比べると依然著しく低く、高性能な半
導体素子を作製するにはやはり不十分であった。
を採用し、これによって多結晶シリコンを成膜すれば、
アニールなしで〜５０ｃｍ2 ／Ｖ・ｓｅｃ程度の移動度
が得られる。しかし、仮にこの多結晶シリコン膜をアニ
ール処理しても、得られる多結晶シリコン膜の移動度は
単結晶シリコン中の電子移動度が約５４０ｃｍ2 ／Ｖ・
ｓｅｃであるのに比べると依然著しく低く、高性能な半
導体素子を作製するにはやはり不十分であった。
【０００６】本発明は前記事情に鑑みてなされたもの
で、その目的とするところは、電子およびホールの移動
度を向上し、これにより高性能な半導体素子の作製を可
能した、多結晶シリコン膜の形成方法を提供することに
ある。
で、その目的とするところは、電子およびホールの移動
度を向上し、これにより高性能な半導体素子の作製を可
能した、多結晶シリコン膜の形成方法を提供することに
ある。
【０００７】
【課題を解決するための手段】本発明における請求項１
記載の多結晶シリコン膜の形成方法では、多結晶シリコ
ンを成膜するにあたり、不純物源として錫（Ｓｎ）、ゲ
ルマニウム（Ｇｅ）、鉛（Ｐｂ）の少なくとも一種を含
む化合物を原料に用いて多結晶シリコンを成膜し、Ｓ
ｎ、Ｇｅ、Ｐｂの少なくとも一種が添加されてなる不純
物添加多結晶シリコン膜を形成することを前記課題の解
決手段とした。
記載の多結晶シリコン膜の形成方法では、多結晶シリコ
ンを成膜するにあたり、不純物源として錫（Ｓｎ）、ゲ
ルマニウム（Ｇｅ）、鉛（Ｐｂ）の少なくとも一種を含
む化合物を原料に用いて多結晶シリコンを成膜し、Ｓ
ｎ、Ｇｅ、Ｐｂの少なくとも一種が添加されてなる不純
物添加多結晶シリコン膜を形成することを前記課題の解
決手段とした。
【０００８】請求項４記載の多結晶シリコン膜の形成方
法では、多結晶シリコンを成膜し、その後、得られた多
結晶シリコン膜に錫（Ｓｎ）、ゲルマニウム（Ｇｅ）、
鉛（Ｐｂ）の少なくとも一種を添加して不純物添加多結
晶シリコン膜を形成することを前記課題の解決手段とし
た。
法では、多結晶シリコンを成膜し、その後、得られた多
結晶シリコン膜に錫（Ｓｎ）、ゲルマニウム（Ｇｅ）、
鉛（Ｐｂ）の少なくとも一種を添加して不純物添加多結
晶シリコン膜を形成することを前記課題の解決手段とし
た。
【０００９】これらの形成方法によれば、周期律表第４
族の元素である錫（Ｓｎ）、ゲルマニウム（Ｇｅ）、鉛
（Ｐｂ）の少なくとも一種が添加されてなる不純物添加
多結晶シリコン膜を形成するので、これらＳｎ、Ｇｅま
たはＰｂを添加することによって得られる多結晶シリコ
ン膜は、その結晶欠陥が電気的に不活性になり、また結
晶不整および内部応力が減少することにより、電子およ
びホールの移動度が高められる。
族の元素である錫（Ｓｎ）、ゲルマニウム（Ｇｅ）、鉛
（Ｐｂ）の少なくとも一種が添加されてなる不純物添加
多結晶シリコン膜を形成するので、これらＳｎ、Ｇｅま
たはＰｂを添加することによって得られる多結晶シリコ
ン膜は、その結晶欠陥が電気的に不活性になり、また結
晶不整および内部応力が減少することにより、電子およ
びホールの移動度が高められる。
【００１０】
【発明の実施の形態】以下、本発明を詳しく説明する。
図１は、本発明における請求項１記載の多結晶シリコン
膜の形成方法の一実施形態例を説明するための図であ
る。この例では、まず、図１（ａ）に示すようにガラス
基板１を用意し、これを図２に示す触媒ＣＶＤ装置５０
で処理することにより、図１（ｂ）に示すようにその表
面に多結晶シリコン膜２を形成する。
図１は、本発明における請求項１記載の多結晶シリコン
膜の形成方法の一実施形態例を説明するための図であ
る。この例では、まず、図１（ａ）に示すようにガラス
基板１を用意し、これを図２に示す触媒ＣＶＤ装置５０
で処理することにより、図１（ｂ）に示すようにその表
面に多結晶シリコン膜２を形成する。
【００１１】図２に示した触媒ＣＶＤ装置５０について
その概略構成を説明すると、この触媒ＣＶＤ装置５０
は、被処理体の処理を行う反応室５１と、これに通じる
前室５２とを備えて構成されたもので、反応室５１には
ターボ分子ポンプ５３、ロータリーポンプ５４がこの順
に接続され、同様に前室５２にもターボ分子ポンプ５
５、ロータリーポンプ５６がこの順に接続されている。
その概略構成を説明すると、この触媒ＣＶＤ装置５０
は、被処理体の処理を行う反応室５１と、これに通じる
前室５２とを備えて構成されたもので、反応室５１には
ターボ分子ポンプ５３、ロータリーポンプ５４がこの順
に接続され、同様に前室５２にもターボ分子ポンプ５
５、ロータリーポンプ５６がこの順に接続されている。
【００１２】反応室５１には、反応ガス制御系（図示
略）を介して原料ガス供給源（図示略）に接続した原料
ガス配管５７が設けられており、この原料ガス配管５７
から反応室５１内に原料ガスが供給されるようになって
いる。また、反応室５１内においては、その上部に被処
理体となるガラス基板１をセットするための基板ホルダ
（サセプタ）５８が設けられており、この基板ホルダ５
８にはヒータ５９、熱電対６０が設けられている。
略）を介して原料ガス供給源（図示略）に接続した原料
ガス配管５７が設けられており、この原料ガス配管５７
から反応室５１内に原料ガスが供給されるようになって
いる。また、反応室５１内においては、その上部に被処
理体となるガラス基板１をセットするための基板ホルダ
（サセプタ）５８が設けられており、この基板ホルダ５
８にはヒータ５９、熱電対６０が設けられている。
【００１３】このような構成のもとに基板ホルダ５８で
は、ヒータ５９によって基板ホルダ５８を介して試料を
加熱できるようになっており、また熱電対６０によって
基板ホルダ５８の温度を検知してヒータ５９による加熱
の度合いを制御できるようになっている。なお、前記基
板ホルダ５８としては、例えばアルミニウム製サセプタ
が用いられる。
は、ヒータ５９によって基板ホルダ５８を介して試料を
加熱できるようになっており、また熱電対６０によって
基板ホルダ５８の温度を検知してヒータ５９による加熱
の度合いを制御できるようになっている。なお、前記基
板ホルダ５８としては、例えばアルミニウム製サセプタ
が用いられる。
【００１４】この基板ホルダ５８の下方にはシャッター
６１が配設されており、さらにその下方には触媒体６２
が配設されている。触媒体６２は、例えばタングステン
細線をコイル状に巻回したフィラメントからなるもの
で、反応室５１の外に配置された電源６３に接続され、
これから電力が供給されることによって１６００〜１８
００℃程度にまで加熱保持されるようになっている。ま
た、この触媒体６２は、前記原料ガス配管５８の反応室
５１内における原料ガス供給口（図示略）の上方に配置
されたもので、原料ガス配管５８から供給された原料ガ
スを加熱してこれを分解、活性化させるようになってい
る。
６１が配設されており、さらにその下方には触媒体６２
が配設されている。触媒体６２は、例えばタングステン
細線をコイル状に巻回したフィラメントからなるもの
で、反応室５１の外に配置された電源６３に接続され、
これから電力が供給されることによって１６００〜１８
００℃程度にまで加熱保持されるようになっている。ま
た、この触媒体６２は、前記原料ガス配管５８の反応室
５１内における原料ガス供給口（図示略）の上方に配置
されたもので、原料ガス配管５８から供給された原料ガ
スを加熱してこれを分解、活性化させるようになってい
る。
【００１５】なお、原料ガス配管５７が接続する反応ガ
ス制御系は、ＳｉＨ4 、ＳｎＨ4 、Ｈ2 の各ガス供給源
がそれぞれ配管で反応室５１と排気ポンプ（図示略）と
に接続されて構成されたものである。ここで、ＳｎＨ4
は、不純物となるＳｎの原料、すなわち不純物源となる
ものである。各反応ガスの配管中には、マスフローコン
トローラ（ＭＦＣ）（図示略）と調整弁（図示略）とが
設けられており、これにより反応室５１内へのガスの供
給とその停止や、その流量が制御されるようになってい
る。
ス制御系は、ＳｉＨ4 、ＳｎＨ4 、Ｈ2 の各ガス供給源
がそれぞれ配管で反応室５１と排気ポンプ（図示略）と
に接続されて構成されたものである。ここで、ＳｎＨ4
は、不純物となるＳｎの原料、すなわち不純物源となる
ものである。各反応ガスの配管中には、マスフローコン
トローラ（ＭＦＣ）（図示略）と調整弁（図示略）とが
設けられており、これにより反応室５１内へのガスの供
給とその停止や、その流量が制御されるようになってい
る。
【００１６】このような構成の触媒ＣＶＤ装置５０によ
る、前述したガラス基板１表面上への多結晶シリコン膜
２の形成について詳述すると、まず、図１（ａ）に示し
たガラス基板１を、触媒ＣＶＤ装置５０の前室５２を経
由して基板ホルダ５８にセットする。次に、ターボ分子
ポンプ５５、ロータリーポンプ５６を作動させて反応室
５１内を１〜２×１０-6Ｐａ程度にまで減圧し、この状
態を約５分保持して特に反応室５１内に持ち込まれた水
分や酸素を排気する。
る、前述したガラス基板１表面上への多結晶シリコン膜
２の形成について詳述すると、まず、図１（ａ）に示し
たガラス基板１を、触媒ＣＶＤ装置５０の前室５２を経
由して基板ホルダ５８にセットする。次に、ターボ分子
ポンプ５５、ロータリーポンプ５６を作動させて反応室
５１内を１〜２×１０-6Ｐａ程度にまで減圧し、この状
態を約５分保持して特に反応室５１内に持ち込まれた水
分や酸素を排気する。
【００１７】次いで、ヒータ５９により基板ホルダ５８
を介してガラス基板１を２００℃に加熱保持する。ま
た、反応室５１内に前記反応ガス制御系から水素を流
し、その流量と反応室５１内の圧力とを所定の値に制御
する。ここで、水素の流量については１５０ｓｃｃｍ／
ｍｉｎとし、反応室５１内の圧力については１〜１５Ｐ
ａ程度、本例では１０Ｐａに設定する。
を介してガラス基板１を２００℃に加熱保持する。ま
た、反応室５１内に前記反応ガス制御系から水素を流
し、その流量と反応室５１内の圧力とを所定の値に制御
する。ここで、水素の流量については１５０ｓｃｃｍ／
ｍｉｎとし、反応室５１内の圧力については１〜１５Ｐ
ａ程度、本例では１０Ｐａに設定する。
【００１８】次いで、電源６３をオンにすることによっ
て触媒体６２に通電し、その温度を１６００〜１８００
℃程度に上げる。本例では１７００℃に設定する。続い
て、前記反応ガス制御系からＳｉＨ4 、ＳｎＨ4 につい
てもこれを反応室５１内に導入する。本例では、水素流
量を１５０ｓｃｃｍ／ｍｉｎとし、ＳｉＨ4 流量を１５
ｓｃｃｍ／ｍｉｎ（１００％シラン）、ＳｎＨ4 流量を
１５ｓｃｃｍ／ｍｉｎ（０．０１％スタンナン）とする
ことによって原料ガスを反応室５１内に供給し、成膜速
度４０ｎｍ／ｍｉｎで２分間成膜を行い、厚さ８０ｎｍ
程度の多結晶シリコン膜２を形成する。
て触媒体６２に通電し、その温度を１６００〜１８００
℃程度に上げる。本例では１７００℃に設定する。続い
て、前記反応ガス制御系からＳｉＨ4 、ＳｎＨ4 につい
てもこれを反応室５１内に導入する。本例では、水素流
量を１５０ｓｃｃｍ／ｍｉｎとし、ＳｉＨ4 流量を１５
ｓｃｃｍ／ｍｉｎ（１００％シラン）、ＳｎＨ4 流量を
１５ｓｃｃｍ／ｍｉｎ（０．０１％スタンナン）とする
ことによって原料ガスを反応室５１内に供給し、成膜速
度４０ｎｍ／ｍｉｎで２分間成膜を行い、厚さ８０ｎｍ
程度の多結晶シリコン膜２を形成する。
【００１９】このようにして原料ガスを反応室５１内に
供給すると、触媒体６２によって原料ガスにこれらを化
学反応させるエネルギーが供給され、これによりＳｉＨ
4 、ＳｎＨ4 がそれぞれ分解してＳｉとＳｎとが生成
し、ガラス基板１表面上に多結晶シリコンが堆積成膜さ
れると同時に、この多結晶シリコン中にＳｎが不純物と
して添加される。したがって、形成された多結晶シリコ
ン膜２は、不純物添加多結晶シリコン膜となるのであ
る。なお、不純物であるＳｎの濃度については、前記し
た各ガスの流量比により、１０18ａｔｏｍｓ／ｃｍ3 〜
１０20ａｔｏｍｓ／ｃｍ3 程度となるように調整されて
いる。
供給すると、触媒体６２によって原料ガスにこれらを化
学反応させるエネルギーが供給され、これによりＳｉＨ
4 、ＳｎＨ4 がそれぞれ分解してＳｉとＳｎとが生成
し、ガラス基板１表面上に多結晶シリコンが堆積成膜さ
れると同時に、この多結晶シリコン中にＳｎが不純物と
して添加される。したがって、形成された多結晶シリコ
ン膜２は、不純物添加多結晶シリコン膜となるのであ
る。なお、不純物であるＳｎの濃度については、前記し
た各ガスの流量比により、１０18ａｔｏｍｓ／ｃｍ3 〜
１０20ａｔｏｍｓ／ｃｍ3 程度となるように調整されて
いる。
【００２０】このようにして多結晶シリコン膜２を形成
したら、前記反応ガス制御系によってＳｉＨ4 、ＳｎＨ
4 の各ガスの流量をゼロにし、水素ガスのみを流し続け
る。そして、この状態を５分間続けたら、触媒体６２へ
の電力供給を停止してその温度を下げる。次いで、水素
ガスの流量もゼロにし、さらに反応室５１内を１〜２×
１０×１０-6Ｐａ程度にまで減圧し、この状態を約５分
保持して特にチャンバー内に導入したＳｉＨ4 、ＳｎＨ
4 を排気する。その後、前室５２を経由してガラス基板
１を大気圧の外部に取り出す。
したら、前記反応ガス制御系によってＳｉＨ4 、ＳｎＨ
4 の各ガスの流量をゼロにし、水素ガスのみを流し続け
る。そして、この状態を５分間続けたら、触媒体６２へ
の電力供給を停止してその温度を下げる。次いで、水素
ガスの流量もゼロにし、さらに反応室５１内を１〜２×
１０×１０-6Ｐａ程度にまで減圧し、この状態を約５分
保持して特にチャンバー内に導入したＳｉＨ4 、ＳｎＨ
4 を排気する。その後、前室５２を経由してガラス基板
１を大気圧の外部に取り出す。
【００２１】この多結晶シリコン膜２の形成方法にあっ
ては、得られる不純物添加多結晶シリコン膜を、周期律
表第４族の元素である錫（Ｓｎ）が添加されたものとす
ることにより、この多結晶シリコン膜２の結晶欠陥を電
気的に不活性にし、その結晶不整および内部応力を減少
することができ、したがってアニール工程無しに電子お
よびホールの移動度を２００〜４００ｃｍ2 ／Ｖ・ｓｅ
ｃ程度に高めることができる。
ては、得られる不純物添加多結晶シリコン膜を、周期律
表第４族の元素である錫（Ｓｎ）が添加されたものとす
ることにより、この多結晶シリコン膜２の結晶欠陥を電
気的に不活性にし、その結晶不整および内部応力を減少
することができ、したがってアニール工程無しに電子お
よびホールの移動度を２００〜４００ｃｍ2 ／Ｖ・ｓｅ
ｃ程度に高めることができる。
【００２２】また、この多結晶シリコン膜２の形成方法
では、特にシリコン酸化物やシリコン窒化物、シリコン
酸化窒化物からマスクを形成することにより、このマス
ク上に多結晶シリコンを堆積させず、露出するガラス基
板１表面上にのみ選択的に多結晶シリコンを成膜するこ
とができる。
では、特にシリコン酸化物やシリコン窒化物、シリコン
酸化窒化物からマスクを形成することにより、このマス
ク上に多結晶シリコンを堆積させず、露出するガラス基
板１表面上にのみ選択的に多結晶シリコンを成膜するこ
とができる。
【００２３】これは、触媒体６２で熱分解して活性化し
た、高エネルギーを持つ水素原子または水素原子の集団
が選択的エッチング作用を有するからであり、この選択
的エッチング作用を利用することにより、マスク３に多
結晶シリコンを堆積させることなくガラス基板１の表面
にのみ多結晶シリコンを選択的に成膜させることができ
るのである。
た、高エネルギーを持つ水素原子または水素原子の集団
が選択的エッチング作用を有するからであり、この選択
的エッチング作用を利用することにより、マスク３に多
結晶シリコンを堆積させることなくガラス基板１の表面
にのみ多結晶シリコンを選択的に成膜させることができ
るのである。
【００２４】なお、前記例では不純物源としてＳｎＨ4
を用いたが、例えばこれに代えてＳｎＣｌ4 を用い、こ
れにＨ2 ガスをキャリアガスとしてバブリングすること
により、原料ガスとして供給するようにしてもよい。ま
た、添加する不純物として錫（Ｓｎ）を用いたが、これ
に代えてゲルマニウム（Ｇｅ）あるいは鉛（Ｐｂ）を用
いてもよく、さらにはこれら三つの元素を複数種添加す
るようにしてもよい。また、不純物源となる原料として
は、前記のＳｎＨ4 やＳｎＣｌ4 に代えて、錫（Ｓ
ｎ）、ゲルマニウム（Ｇｅ）または鉛（Ｐｂ）の塩素化
合物、水素化合物、有機化合物などを用いることができ
る。
を用いたが、例えばこれに代えてＳｎＣｌ4 を用い、こ
れにＨ2 ガスをキャリアガスとしてバブリングすること
により、原料ガスとして供給するようにしてもよい。ま
た、添加する不純物として錫（Ｓｎ）を用いたが、これ
に代えてゲルマニウム（Ｇｅ）あるいは鉛（Ｐｂ）を用
いてもよく、さらにはこれら三つの元素を複数種添加す
るようにしてもよい。また、不純物源となる原料として
は、前記のＳｎＨ4 やＳｎＣｌ4 に代えて、錫（Ｓ
ｎ）、ゲルマニウム（Ｇｅ）または鉛（Ｐｂ）の塩素化
合物、水素化合物、有機化合物などを用いることができ
る。
【００２５】また、前記例では、不純物源となる化合物
を原料に用いて多結晶シリコンを成膜し、錫（Ｓｎ）、
ゲルマニウム（Ｇｅ）、鉛（Ｐｂ）の少なくとも一種が
添加されてなる不純物添加多結晶シリコン膜を形成した
が、本発明はこれに限定されることなく、触媒ＣＶＤ法
等によって多結晶シリコンを成膜し、その後、得られた
多結晶シリコン膜に錫（Ｓｎ）、ゲルマニウム（Ｇ
ｅ）、鉛（Ｐｂ）の少なくとも一種を添加して不純物添
加多結晶シリコン膜を形成するようにしてもよい。この
場合、多結晶シリコン膜への錫（Ｓｎ）、ゲルマニウム
（Ｇｅ）または鉛（Ｐｂ）の添加方法としては、イオン
注入法、イオンドープ法あるいは拡散法等が採用され
る。
を原料に用いて多結晶シリコンを成膜し、錫（Ｓｎ）、
ゲルマニウム（Ｇｅ）、鉛（Ｐｂ）の少なくとも一種が
添加されてなる不純物添加多結晶シリコン膜を形成した
が、本発明はこれに限定されることなく、触媒ＣＶＤ法
等によって多結晶シリコンを成膜し、その後、得られた
多結晶シリコン膜に錫（Ｓｎ）、ゲルマニウム（Ｇ
ｅ）、鉛（Ｐｂ）の少なくとも一種を添加して不純物添
加多結晶シリコン膜を形成するようにしてもよい。この
場合、多結晶シリコン膜への錫（Ｓｎ）、ゲルマニウム
（Ｇｅ）または鉛（Ｐｂ）の添加方法としては、イオン
注入法、イオンドープ法あるいは拡散法等が採用され
る。
【００２６】次に、図１（ｂ）に示したガラス基板１上
のＳｎ添加多結晶シリコン膜２に、半導体素子としてＣ
ＭＯＳＴＦＴを作製する例について、図３（１）〜図５
（９）を参照して説明する。まず、レジスト塗布、リソ
グラフィー技術によってエッチングマスクを形成し、こ
のエッチングマスクを用いて前記多結晶シリコン膜２を
エッチングすることにより、、図３（１）に示すように
ｐチャンネルＭＯＳトランジスタを形成する多結晶シリ
コン層２ｐとｎチャンネルＭＯＳトランジスタを形成す
る多結晶シリコン層２ｎとに分離する。
のＳｎ添加多結晶シリコン膜２に、半導体素子としてＣ
ＭＯＳＴＦＴを作製する例について、図３（１）〜図５
（９）を参照して説明する。まず、レジスト塗布、リソ
グラフィー技術によってエッチングマスクを形成し、こ
のエッチングマスクを用いて前記多結晶シリコン膜２を
エッチングすることにより、、図３（１）に示すように
ｐチャンネルＭＯＳトランジスタを形成する多結晶シリ
コン層２ｐとｎチャンネルＭＯＳトランジスタを形成す
る多結晶シリコン層２ｎとに分離する。
【００２７】続いて、図３（２）に示すように前記多結
晶シリコン層２ｐ、２ｎを被覆する状態で、ガラス基板
１上にゲート絶縁膜３を形成する。このゲート絶縁膜３
については、プラズマＣＶＤ法等により酸化シリコン膜
を２００ｎｍ程度の厚さに堆積し、さらに窒化シリコン
膜を５０ｎｍ程度の厚さに堆積することによって形成す
る。なお、このときの各成膜温度については、例えば４
００℃とする。
晶シリコン層２ｐ、２ｎを被覆する状態で、ガラス基板
１上にゲート絶縁膜３を形成する。このゲート絶縁膜３
については、プラズマＣＶＤ法等により酸化シリコン膜
を２００ｎｍ程度の厚さに堆積し、さらに窒化シリコン
膜を５０ｎｍ程度の厚さに堆積することによって形成す
る。なお、このときの各成膜温度については、例えば４
００℃とする。
【００２８】次いで、図３（３）に示すように、回転塗
布法等によってゲート絶縁膜３上にレジスト膜４を形成
する。そして、リソグラフィー技術により、ｐチャンネ
ルＭＯＳトランジスタのチャンネルを形成する領域上を
開口する開口部５を有したレジストマスクを形成する。
このレジストマスクの形成後においても、多結晶シリコ
ン層２ｎ上はレジスト膜４に被覆された状態となってい
る。その後、このレジスト膜４をマスクに用いてｐチャ
ンネルＭＯＳトランジスタのチャンネルイオン注入をゲ
ート絶縁膜３を介して多結晶シリコン層２ｐに行う。イ
オン注入条件としては、例えば不純物にリンイオン（Ｐ
+ ）を用い、打ち込みエネルギーを５０ｋｅＶ、ドーズ
量を１×１０11ａｔｏｍｓ／ｃｍ2 に設定する。その
後、前記レジスト膜４を除去する。（なお、図面ではレ
ジスト膜４を除去する前の状態を示している。）
布法等によってゲート絶縁膜３上にレジスト膜４を形成
する。そして、リソグラフィー技術により、ｐチャンネ
ルＭＯＳトランジスタのチャンネルを形成する領域上を
開口する開口部５を有したレジストマスクを形成する。
このレジストマスクの形成後においても、多結晶シリコ
ン層２ｎ上はレジスト膜４に被覆された状態となってい
る。その後、このレジスト膜４をマスクに用いてｐチャ
ンネルＭＯＳトランジスタのチャンネルイオン注入をゲ
ート絶縁膜３を介して多結晶シリコン層２ｐに行う。イ
オン注入条件としては、例えば不純物にリンイオン（Ｐ
+ ）を用い、打ち込みエネルギーを５０ｋｅＶ、ドーズ
量を１×１０11ａｔｏｍｓ／ｃｍ2 に設定する。その
後、前記レジスト膜４を除去する。（なお、図面ではレ
ジスト膜４を除去する前の状態を示している。）
【００２９】続いて、図４（４）に示すように、ゲート
絶縁膜３上にレジスト膜６を回転塗布法等により形成す
る。そして、リソグラフィー技術により、ｎチャンネル
ＭＯＳトランジスタのチャンネルを形成する領域上を開
口する開口部７を形成してレジストマスクを形成する。
このレジストマスクの形成後においても、多結晶シリコ
ン層２ｐ上はレジスト膜６に被覆された状態となってい
る。その後、このレジスト膜５４をマスクに用いて、Ｐ
チャンネルＭＯＳトランジスタのチャンネルイオン注入
をゲート絶縁膜３を介して多結晶シリコン層２ｎに行
う。イオン注入条件としては、例えば不純物にホウ素イ
オン（Ｂ+ ）を用い、打ち込みエネルギーを３０ｋｅ
Ｖ、ドーズ量を２．７×１０11ａｔｏｍｓ／ｃｍ2 に設
定する。その後、前記レジスト膜４を除去する。（な
お、図面ではレジスト膜６を除去する前の状態を示して
いる。）
絶縁膜３上にレジスト膜６を回転塗布法等により形成す
る。そして、リソグラフィー技術により、ｎチャンネル
ＭＯＳトランジスタのチャンネルを形成する領域上を開
口する開口部７を形成してレジストマスクを形成する。
このレジストマスクの形成後においても、多結晶シリコ
ン層２ｐ上はレジスト膜６に被覆された状態となってい
る。その後、このレジスト膜５４をマスクに用いて、Ｐ
チャンネルＭＯＳトランジスタのチャンネルイオン注入
をゲート絶縁膜３を介して多結晶シリコン層２ｎに行
う。イオン注入条件としては、例えば不純物にホウ素イ
オン（Ｂ+ ）を用い、打ち込みエネルギーを３０ｋｅ
Ｖ、ドーズ量を２．７×１０11ａｔｏｍｓ／ｃｍ2 に設
定する。その後、前記レジスト膜４を除去する。（な
お、図面ではレジスト膜６を除去する前の状態を示して
いる。）
【００３０】次いで、図４（５）に示すように、例えば
スパッタリングにより、前記ゲート絶縁膜３上にゲート
電極膜８を、例えばモリブデン（１５％）タンタル（８
５％）膜で厚さ５００ｎｍ程度に形成する。
スパッタリングにより、前記ゲート絶縁膜３上にゲート
電極膜８を、例えばモリブデン（１５％）タンタル（８
５％）膜で厚さ５００ｎｍ程度に形成する。
【００３１】次いで、回転塗布法等によってゲート絶縁
膜８上にレジスト膜９を形成する。そして、リソグラフ
ィー技術によってゲート電極が形成される領域上にレジ
スト膜９（９ｐ、９ｎ）を残す。続いて、レジスト膜９
をマスクに用いてドライエッチング技術により、ゲート
電極膜８をパターニングする。その結果、図４（６）に
示すように、各多結晶シリコン層２ｐ、２ｎ上にゲート
絶縁膜３を介してゲート電極１０ｐ、１０ｎを形成す
る。その後、前記レジスト膜９ｐ、９ｎを除去する。
（なお、図面ではレジスト膜９ｐ、９ｎを除去する前の
状態を示している。）
膜８上にレジスト膜９を形成する。そして、リソグラフ
ィー技術によってゲート電極が形成される領域上にレジ
スト膜９（９ｐ、９ｎ）を残す。続いて、レジスト膜９
をマスクに用いてドライエッチング技術により、ゲート
電極膜８をパターニングする。その結果、図４（６）に
示すように、各多結晶シリコン層２ｐ、２ｎ上にゲート
絶縁膜３を介してゲート電極１０ｐ、１０ｎを形成す
る。その後、前記レジスト膜９ｐ、９ｎを除去する。
（なお、図面ではレジスト膜９ｐ、９ｎを除去する前の
状態を示している。）
【００３２】次いで、図５（７）に示すように、回転塗
布法等によってゲート電極１０ｐ、１０ｎ、ゲート絶縁
膜３等を覆う状態にレジスト膜１３を形成する。そし
て、リソグラフィー技術により、ｎチャンネルＭＯＳト
ランジスタのチャンネルを形成する領域上を開口する開
口部１２を形成してレジストマスクを形成する。このレ
ジストマスクの形成後においても、多結晶シリコン層２
ｎ上はレジスト膜１１に被覆された状態となっている。
続いて、このレジスト膜１１およびゲート電極１０ｐを
マスクに用い、ｐチャンネルＭＯＳトランジスタのソー
ス、ドレインイオン注入をゲート絶縁膜３を介して多結
晶シリコン層２ｐに行う。イオン注入条件としては、例
えば不純物に二フッ化ホウ素イオン（ＢＦ2 + ）を用
い、打ち込みエネルギーを３０ｋｅＶ、ドーズ量を１×
１０15ａｔｏｍｓ／ｃｍ2 に設定する。その後、前記レ
ジスト膜１１を除去する。（なお、図面ではレジスト膜
１１を除去する前の状態を示している。）
布法等によってゲート電極１０ｐ、１０ｎ、ゲート絶縁
膜３等を覆う状態にレジスト膜１３を形成する。そし
て、リソグラフィー技術により、ｎチャンネルＭＯＳト
ランジスタのチャンネルを形成する領域上を開口する開
口部１２を形成してレジストマスクを形成する。このレ
ジストマスクの形成後においても、多結晶シリコン層２
ｎ上はレジスト膜１１に被覆された状態となっている。
続いて、このレジスト膜１１およびゲート電極１０ｐを
マスクに用い、ｐチャンネルＭＯＳトランジスタのソー
ス、ドレインイオン注入をゲート絶縁膜３を介して多結
晶シリコン層２ｐに行う。イオン注入条件としては、例
えば不純物に二フッ化ホウ素イオン（ＢＦ2 + ）を用
い、打ち込みエネルギーを３０ｋｅＶ、ドーズ量を１×
１０15ａｔｏｍｓ／ｃｍ2 に設定する。その後、前記レ
ジスト膜１１を除去する。（なお、図面ではレジスト膜
１１を除去する前の状態を示している。）
【００３３】次いで、図５（８）に示すように、回転塗
布法等によってゲート電極１０ｐ、１０ｎ、ゲート絶縁
膜３等を覆う状態にレジスト膜１３を形成する。そし
て、リソグラフィー技術により、ｎチャンネルＭＯＳト
ランジスタのチャンネルを形成する領域上を開口する開
口部１４を形成してレジストマスクを形成する。このレ
ジストマスクの形成後においても、多結晶シリコン層２
ｐ上はレジスト膜１３に被覆された状態となっている。
続いて、このレジスト膜１３およびゲート電極１０ｎを
マスクに用いて、ｎチャンネルＭＯＳトランジスタのソ
ース、ドレインイオン注入をゲート絶縁膜３を介して多
結晶シリコン層２ｎに行う。イオン注入条件としては、
例えば不純物にヒ素イオン（Ａｓ+ ）を用い、打ち込み
エネルギーを７０ｋｅＶ、ドーズ量を５×１０15ａｔｏ
ｍｓ／ｃｍ2 に設定する。その後、前記レジスト膜１３
を除去する。（なお、図面ではレジスト膜１３を除去す
る前の状態を示している。）
布法等によってゲート電極１０ｐ、１０ｎ、ゲート絶縁
膜３等を覆う状態にレジスト膜１３を形成する。そし
て、リソグラフィー技術により、ｎチャンネルＭＯＳト
ランジスタのチャンネルを形成する領域上を開口する開
口部１４を形成してレジストマスクを形成する。このレ
ジストマスクの形成後においても、多結晶シリコン層２
ｐ上はレジスト膜１３に被覆された状態となっている。
続いて、このレジスト膜１３およびゲート電極１０ｎを
マスクに用いて、ｎチャンネルＭＯＳトランジスタのソ
ース、ドレインイオン注入をゲート絶縁膜３を介して多
結晶シリコン層２ｎに行う。イオン注入条件としては、
例えば不純物にヒ素イオン（Ａｓ+ ）を用い、打ち込み
エネルギーを７０ｋｅＶ、ドーズ量を５×１０15ａｔｏ
ｍｓ／ｃｍ2 に設定する。その後、前記レジスト膜１３
を除去する。（なお、図面ではレジスト膜１３を除去す
る前の状態を示している。）
【００３４】次いで、図５（９）に示すように、ソー
ス、ドレインの活性化アニーリングを例えば１０００
℃、１０秒間のランプ加熱によって行い、前記ゲート電
極１０ｐの一方側の多結晶シリコン層２ｐにソース領域
１５ｐを形成し、他方側の多結晶シリコン層２ｐにドレ
イン領域１６ｐを形成することにより、ｐチャンネルＭ
ＯＳトランジスタ１７ｐを得る。同様にして、前記ゲー
ト電極１０ｎの一方側の多結晶シリコン層２ｎにソース
領域１５ｎを形成し、他方側の多結晶シリコン層２ｎに
ドレイン領域１６ｎを形成することにより、ｐチャンネ
ルＭＯＳトランジスタ１７ｎを得る。
ス、ドレインの活性化アニーリングを例えば１０００
℃、１０秒間のランプ加熱によって行い、前記ゲート電
極１０ｐの一方側の多結晶シリコン層２ｐにソース領域
１５ｐを形成し、他方側の多結晶シリコン層２ｐにドレ
イン領域１６ｐを形成することにより、ｐチャンネルＭ
ＯＳトランジスタ１７ｐを得る。同様にして、前記ゲー
ト電極１０ｎの一方側の多結晶シリコン層２ｎにソース
領域１５ｎを形成し、他方側の多結晶シリコン層２ｎに
ドレイン領域１６ｎを形成することにより、ｐチャンネ
ルＭＯＳトランジスタ１７ｎを得る。
【００３５】ここで、ゲート電極１０ｎの直下でかつソ
ース領域１５ｎとドレイン領域１６ｎとの間の多結晶シ
リコン層２ｎが、ｎチャンネルＭＯＳトランジスタ１７
ｎのチャンネル領域になり、ゲート電極１０ｐの直下で
かつソース領域１５ｐとドレイン領域１６ｐとの間の多
結晶シリコン層２ｐが、ｐチャンネルＭＯＳトランジス
タ１７ｐのチャンネル領域になる。このようにして、Ｃ
ＭＯＳトランジスタ１７が得られる。
ース領域１５ｎとドレイン領域１６ｎとの間の多結晶シ
リコン層２ｎが、ｎチャンネルＭＯＳトランジスタ１７
ｎのチャンネル領域になり、ゲート電極１０ｐの直下で
かつソース領域１５ｐとドレイン領域１６ｐとの間の多
結晶シリコン層２ｐが、ｐチャンネルＭＯＳトランジス
タ１７ｐのチャンネル領域になる。このようにして、Ｃ
ＭＯＳトランジスタ１７が得られる。
【００３６】その後、図示しないものの、例えばＣＶＤ
法によって酸化シリコン膜を、前記ｎチャンネルＭＯＳ
トランジスタ１７ｎ、ｐチャンネルＭＯＳトランジスタ
１７ｐ等を覆う状態にして２００ｎｍ程度の厚さに成膜
し、さらにリンシリケートガラス（ＰＳＧ）膜を５００
ｎｍ程度の厚さに成膜して層間絶縁膜を形成する。ここ
で、前記ＰＳＧ膜については、そのリン濃度を例えば
３．５ｗｔ％〜４．０ｗｔ％として形成する。
法によって酸化シリコン膜を、前記ｎチャンネルＭＯＳ
トランジスタ１７ｎ、ｐチャンネルＭＯＳトランジスタ
１７ｐ等を覆う状態にして２００ｎｍ程度の厚さに成膜
し、さらにリンシリケートガラス（ＰＳＧ）膜を５００
ｎｍ程度の厚さに成膜して層間絶縁膜を形成する。ここ
で、前記ＰＳＧ膜については、そのリン濃度を例えば
３．５ｗｔ％〜４．０ｗｔ％として形成する。
【００３７】次いで、層間絶縁膜上にレジスト膜を回転
塗布法等によって成膜し、さらにリソグラフィー技術に
より電極を形成する所定の領域上に開口部を形成してレ
ジストマスクを形成する。その後、このレジスト膜をマ
スクにして層間絶縁膜をエッチングし、接続孔を形成す
る。そして、前記レジストマスクを除去し、さらにスパ
ッタリングによって前記接続孔の内部を含む前記層間絶
縁膜上に、例えばアルミニウム−シリコンを１．０μｍ
程度の厚さに堆積して電極形成膜を形成する。このスパ
ッタリング時の基板温度については１５０℃に設定し
た。
塗布法等によって成膜し、さらにリソグラフィー技術に
より電極を形成する所定の領域上に開口部を形成してレ
ジストマスクを形成する。その後、このレジスト膜をマ
スクにして層間絶縁膜をエッチングし、接続孔を形成す
る。そして、前記レジストマスクを除去し、さらにスパ
ッタリングによって前記接続孔の内部を含む前記層間絶
縁膜上に、例えばアルミニウム−シリコンを１．０μｍ
程度の厚さに堆積して電極形成膜を形成する。このスパ
ッタリング時の基板温度については１５０℃に設定し
た。
【００３８】次に、回転塗布法等によって前記電極形成
膜上にレジスト膜を成膜し、さらにリソグラファー技術
により前記レジストをパターニングして電極を形成する
所定の領域上にレジスト膜を残す。そして、このレジス
ト膜をマスクにして電極形成膜をエッチングし、電極お
よび配線を形成する。その後、前記レジストマスクを除
去する。
膜上にレジスト膜を成膜し、さらにリソグラファー技術
により前記レジストをパターニングして電極を形成する
所定の領域上にレジスト膜を残す。そして、このレジス
ト膜をマスクにして電極形成膜をエッチングし、電極お
よび配線を形成する。その後、前記レジストマスクを除
去する。
【００３９】このようにして形成されたＣＭＯＳトラン
ジスタ１７では、本発明の多結晶シリコン膜の形成方法
を採用し、特に触媒ＣＶＤ法によって不純物添加多結晶
シリコン膜２を形成していることから、基板１として低
融点ガラスを用いることができる。また、この不純物添
加多結晶シリコン膜２に所定の処理を施し、半導体素子
としてｎチャンネルＭＯＳトランジスタ１７ｎとｐチャ
ンネルＭＯＳトランジスタ１７ｐとを形成してＣＭＯＳ
トランジスタ１７を作製することから、この不純物添加
多結晶シリコン膜２が通常の不純物添加しない多結晶シ
リコンに比べ電子およびホールの移動度が高くなり、し
たがって得られたＣＭＯＳトランジスタ１７は応答速度
が速いなど高特性のものとなる。
ジスタ１７では、本発明の多結晶シリコン膜の形成方法
を採用し、特に触媒ＣＶＤ法によって不純物添加多結晶
シリコン膜２を形成していることから、基板１として低
融点ガラスを用いることができる。また、この不純物添
加多結晶シリコン膜２に所定の処理を施し、半導体素子
としてｎチャンネルＭＯＳトランジスタ１７ｎとｐチャ
ンネルＭＯＳトランジスタ１７ｐとを形成してＣＭＯＳ
トランジスタ１７を作製することから、この不純物添加
多結晶シリコン膜２が通常の不純物添加しない多結晶シ
リコンに比べ電子およびホールの移動度が高くなり、し
たがって得られたＣＭＯＳトランジスタ１７は応答速度
が速いなど高特性のものとなる。
【００４０】なお、前記例では、本発明方法によって得
られた不純物添加多結晶シリコン膜２にＣＭＯＳトラン
ジスタを形成した例を示したが、これに代えて、トップ
ゲート型ＴＦＴ、ボトムゲート型ＴＦＴ、デュアルゲー
ト型ＴＦＴ、電界放出型表示素子用トランジスタ、ダイ
オード、容量、抵抗、光電池（太陽電池）、発光素子、
受光素子等の半導体素子を形成するようにしてもよく、
その場合にも、不純物添加多結晶シリコン膜２の電子お
よびホールの移動度が高くなっていることにより、得ら
れた半導体素子は高特性のものとなる。
られた不純物添加多結晶シリコン膜２にＣＭＯＳトラン
ジスタを形成した例を示したが、これに代えて、トップ
ゲート型ＴＦＴ、ボトムゲート型ＴＦＴ、デュアルゲー
ト型ＴＦＴ、電界放出型表示素子用トランジスタ、ダイ
オード、容量、抵抗、光電池（太陽電池）、発光素子、
受光素子等の半導体素子を形成するようにしてもよく、
その場合にも、不純物添加多結晶シリコン膜２の電子お
よびホールの移動度が高くなっていることにより、得ら
れた半導体素子は高特性のものとなる。
【００４１】
【発明の効果】以上説明したように本発明の多結晶シリ
コン膜の形成方法は、周期律表第４族の元素であるＳ
ｎ、Ｇｅ、Ｐｂの少なくとも一種が添加されてなる不純
物添加多結晶シリコン膜を形成する方法であり、これら
Ｓｎ、ＧｅまたはＰｂを添加することによって得られる
多結晶シリコン膜の電子およびホールの移動度が高めた
ものであるから、この多結晶シリコン膜に半導体素子を
作製することにより、高速、高電流密度の薄膜トランジ
スタや、高効率の太陽電池など高品質の半導体素子を作
製することができる。また、得られた多結晶シリコン膜
にさらにアニール処理を施すことにより、さらに高い電
子およびホールの移動度を得ることができる。
コン膜の形成方法は、周期律表第４族の元素であるＳ
ｎ、Ｇｅ、Ｐｂの少なくとも一種が添加されてなる不純
物添加多結晶シリコン膜を形成する方法であり、これら
Ｓｎ、ＧｅまたはＰｂを添加することによって得られる
多結晶シリコン膜の電子およびホールの移動度が高めた
ものであるから、この多結晶シリコン膜に半導体素子を
作製することにより、高速、高電流密度の薄膜トランジ
スタや、高効率の太陽電池など高品質の半導体素子を作
製することができる。また、得られた多結晶シリコン膜
にさらにアニール処理を施すことにより、さらに高い電
子およびホールの移動度を得ることができる。
【００４２】また、多結晶シリコンの成膜を触媒ＣＶＤ
法によって行えば、基板の加熱を低温（１００〜６００
℃）にすることができ、したがって基板として安価で大
型化が容易な低歪点ガラスを用いることができる。ま
た、このように基板として安価なものを用いることがで
きるため、多結晶シリコン膜そのものの製造コストも安
価にすることができる。
法によって行えば、基板の加熱を低温（１００〜６００
℃）にすることができ、したがって基板として安価で大
型化が容易な低歪点ガラスを用いることができる。ま
た、このように基板として安価なものを用いることがで
きるため、多結晶シリコン膜そのものの製造コストも安
価にすることができる。
【図１】（ａ）、（ｂ）は本発明の多結晶シリコン膜の
形成方法を工程順に説明するための要部側断面図であ
る。
形成方法を工程順に説明するための要部側断面図であ
る。
【図２】本発明に用いられる触媒ＣＶＤ装置の概略構成
図である。
図である。
【図３】（１）〜（３）は、本発明の方法によって得ら
れた多結晶シリコン膜に、ＣＭＯＳＴＦＴを作製する例
を工程順に説明するための要部側断面図である。
れた多結晶シリコン膜に、ＣＭＯＳＴＦＴを作製する例
を工程順に説明するための要部側断面図である。
【図４】（４）〜（６）は、図３（３）に続く工程を順
に説明するための要部側断面図である。
に説明するための要部側断面図である。
【図５】（７）〜（９）は、図４（６）に続く工程を順
に説明するための要部側断面図である。
に説明するための要部側断面図である。
１…ガラス基板、２…多結晶シリコン膜、５０…触媒Ｃ
ＶＤ装置、５１…反応室、６２…触媒体
ＶＤ装置、５１…反応室、６２…触媒体
フロントページの続き (72)発明者 山中 英雄 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 矢木 肇 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5F045 AA00 AA19 AB03 AB32 AB33 AB40 AC01 AC03 AC07 AC19 AD06 AD08 AE17 AE19 AF07 BB16 CA15 DA62 DB02 DP01 DP02 DP03 DQ10 EE03 HA11 HA15 HA18 HA20 5F110 AA01 AA17 CC01 CC02 CC07 DD02 EE04 EE30 EE44 FF02 FF03 FF09 FF30 GG02 GG13 GG32 GG33 GG34 GG44 GG52 GG53 HJ01 HJ04 HJ13 HL05 HL06 HL23 NN02 NN03 NN04 NN23 NN25 QQ11
Claims (5)
- 【請求項１】 多結晶シリコンを成膜するにあたり、不
純物源として錫（Ｓｎ）、ゲルマニウム（Ｇｅ）、鉛
（Ｐｂ）の少なくとも一種を含む化合物を原料に用いて
多結晶シリコンを成膜し、錫（Ｓｎ）、ゲルマニウム
（Ｇｅ）、鉛（Ｐｂ）の少なくとも一種が添加されてな
る不純物添加多結晶シリコン膜を形成することを特徴と
する多結晶シリコン膜の形成方法。 - 【請求項２】 前記多結晶シリコンの成膜を触媒ＣＶＤ
法によって行うことを特徴とする請求項１記載の多結晶
シリコン膜の形成方法。 - 【請求項３】 前記多結晶シリコンの成膜をＣＶＤ法に
よって行う場合に、錫（Ｓｎ）、ゲルマニウム（Ｇ
ｅ）、鉛（Ｐｂ）の少なくとも一種を含む化合物からな
る原料として、錫（Ｓｎ）、ゲルマニウム（Ｇｅ）また
は鉛（Ｐｂ）の塩素化合物、水素化合物、有機化合物の
いずれかを用いることを特徴とする請求項１記載の多結
晶シリコン膜の形成方法。 - 【請求項４】 多結晶シリコンを成膜し、その後、得ら
れた多結晶シリコン膜に錫（Ｓｎ）、ゲルマニウム（Ｇ
ｅ）、鉛（Ｐｂ）の少なくとも一種を添加して不純物添
加多結晶シリコン膜を形成することを特徴とする多結晶
シリコン膜の形成方法。 - 【請求項５】 多結晶シリコン膜への錫（Ｓｎ）、ゲル
マニウム（Ｇｅ）または鉛（Ｐｂ）の添加を、イオン注
入法、イオンドープ法あるいは拡散法によって行うこと
を特徴とする請求項４記載の多結晶シリコン膜の形成方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11069641A JP2000269139A (ja) | 1999-03-16 | 1999-03-16 | 多結晶シリコン膜の形成方法 |
| US09/524,913 US6376340B1 (en) | 1999-03-16 | 2000-03-14 | Methods for forming polycrystalline silicon film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11069641A JP2000269139A (ja) | 1999-03-16 | 1999-03-16 | 多結晶シリコン膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000269139A true JP2000269139A (ja) | 2000-09-29 |
Family
ID=13408700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11069641A Pending JP2000269139A (ja) | 1999-03-16 | 1999-03-16 | 多結晶シリコン膜の形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6376340B1 (ja) |
| JP (1) | JP2000269139A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6388270B1 (en) * | 1998-03-27 | 2002-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for producing same |
| JP2002198311A (ja) * | 2000-12-25 | 2002-07-12 | Sony Corp | 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置 |
| JP2002246311A (ja) * | 2001-02-19 | 2002-08-30 | Sony Corp | 多結晶性半導体薄膜及びその形成方法、半導体装置及びその製造方法、これらの方法の実施に使用する装置、並びに電気光学装置 |
| JP2002261010A (ja) * | 2001-03-01 | 2002-09-13 | Sony Corp | 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置 |
| JP2002261006A (ja) * | 2001-02-28 | 2002-09-13 | Sony Corp | 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法 |
| JP2002270526A (ja) * | 2001-03-14 | 2002-09-20 | Sony Corp | 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置 |
| JP2002294450A (ja) * | 2001-03-29 | 2002-10-09 | Sony Corp | 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置 |
| JP2002294451A (ja) * | 2001-03-30 | 2002-10-09 | Sony Corp | 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置 |
| JP2002299264A (ja) * | 2001-04-04 | 2002-10-11 | Sony Corp | 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法 |
| JP2002299265A (ja) * | 2001-04-04 | 2002-10-11 | Sony Corp | 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法 |
| JP2012169596A (ja) * | 2011-01-17 | 2012-09-06 | Imec | 半導体材料の選択堆積方法 |
| CN102828243A (zh) * | 2012-09-06 | 2012-12-19 | 西安隆基硅材料股份有限公司 | 太阳能电池用锗锡共掺单晶硅及其制备方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4831885B2 (ja) | 2001-04-27 | 2011-12-07 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6602800B2 (en) | 2001-05-09 | 2003-08-05 | Asm Japan K.K. | Apparatus for forming thin film on semiconductor substrate by plasma reaction |
| JP4308281B2 (ja) * | 2007-04-23 | 2009-08-05 | 三洋電機株式会社 | 光起電力素子の製造方法 |
| US20090176356A1 (en) * | 2008-01-09 | 2009-07-09 | Advanced Micro Devices, Inc. | Methods for fabricating semiconductor devices using thermal gradient-inducing films |
| US10535735B2 (en) * | 2012-06-29 | 2020-01-14 | Intel Corporation | Contact resistance reduced P-MOS transistors employing Ge-rich contact layer |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62256715A (ja) | 1986-05-01 | 1987-11-09 | Mitsubishi Metal Corp | クロルシランの製造法 |
| JPH0623430B2 (ja) | 1987-07-13 | 1994-03-30 | 株式会社半導体エネルギ−研究所 | 炭素作製方法 |
| US4931897A (en) | 1989-08-07 | 1990-06-05 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor capacitive element |
| US5985703A (en) | 1994-10-24 | 1999-11-16 | Banerjee; Sanjay | Method of making thin film transistors |
| JP3737221B2 (ja) | 1996-09-06 | 2006-01-18 | 英樹 松村 | 薄膜作成方法及び薄膜作成装置 |
| US6040010A (en) | 1996-09-10 | 2000-03-21 | Micron Technology, Inc. | Catalytic breakdown of reactant gases in chemical vapor deposition |
-
1999
- 1999-03-16 JP JP11069641A patent/JP2000269139A/ja active Pending
-
2000
- 2000-03-14 US US09/524,913 patent/US6376340B1/en not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6388270B1 (en) * | 1998-03-27 | 2002-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for producing same |
| JP2002198311A (ja) * | 2000-12-25 | 2002-07-12 | Sony Corp | 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置 |
| JP2002246311A (ja) * | 2001-02-19 | 2002-08-30 | Sony Corp | 多結晶性半導体薄膜及びその形成方法、半導体装置及びその製造方法、これらの方法の実施に使用する装置、並びに電気光学装置 |
| JP2002261006A (ja) * | 2001-02-28 | 2002-09-13 | Sony Corp | 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法 |
| JP2002261010A (ja) * | 2001-03-01 | 2002-09-13 | Sony Corp | 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置 |
| JP4599734B2 (ja) * | 2001-03-14 | 2010-12-15 | ソニー株式会社 | 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法 |
| JP2002270526A (ja) * | 2001-03-14 | 2002-09-20 | Sony Corp | 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置 |
| JP2002294450A (ja) * | 2001-03-29 | 2002-10-09 | Sony Corp | 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置 |
| JP2002294451A (ja) * | 2001-03-30 | 2002-10-09 | Sony Corp | 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置 |
| JP2002299264A (ja) * | 2001-04-04 | 2002-10-11 | Sony Corp | 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法 |
| JP2002299265A (ja) * | 2001-04-04 | 2002-10-11 | Sony Corp | 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法 |
| JP4599746B2 (ja) * | 2001-04-04 | 2010-12-15 | ソニー株式会社 | 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法 |
| JP4644964B2 (ja) * | 2001-04-04 | 2011-03-09 | ソニー株式会社 | 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法 |
| JP2012169596A (ja) * | 2011-01-17 | 2012-09-06 | Imec | 半導体材料の選択堆積方法 |
| CN102828243A (zh) * | 2012-09-06 | 2012-12-19 | 西安隆基硅材料股份有限公司 | 太阳能电池用锗锡共掺单晶硅及其制备方法 |
| CN102828243B (zh) * | 2012-09-06 | 2015-03-18 | 西安隆基硅材料股份有限公司 | 太阳能电池用锗锡共掺单晶硅及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6376340B1 (en) | 2002-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000269139A (ja) | 多結晶シリコン膜の形成方法 | |
| US7960764B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| WO2010055603A1 (ja) | 半導体装置及びその製造方法 | |
| JP2000269140A (ja) | 半導体層の形成方法及び半導体装置の製造方法 | |
| JPH07230957A (ja) | ボロン含有ポリシリコン膜の形成方法 | |
| JP2007528602A (ja) | 高誘電率集積用のシリコンゲルマニウム表面層 | |
| US6004872A (en) | Method of manufacturing semiconductor device | |
| JP4955848B2 (ja) | 電子素子用基板製造方法 | |
| JPH03147328A (ja) | 半導体装置の製造方法 | |
| JP2001110750A (ja) | タングステンシリサイド膜を形成する方法、および金属−絶縁膜−半導体型トランジスタを製造する方法 | |
| JP4737366B2 (ja) | 半導体装置の製造方法 | |
| JP4154471B2 (ja) | 半導体装置の製造方法 | |
| KR0135223B1 (ko) | 반도체소자의 게이트 전극 형성방법 | |
| JP2000277438A (ja) | 多結晶半導体膜の形成方法 | |
| JPS6288365A (ja) | 薄膜トランジスタの作製方法 | |
| KR20040110016A (ko) | 반도체소자의 게이트전극 형성방법 | |
| KR100294282B1 (ko) | 폴리실리콘게이트제조방법 | |
| JP3840965B2 (ja) | 半導体装置の製造方法 | |
| JPH02181918A (ja) | 半導体装置の製造方法 | |
| JP2558917B2 (ja) | 半導体装置の製造方法 | |
| JPH04336466A (ja) | 半導体装置の製造方法 | |
| JPH1041513A (ja) | 半導体素子の製造方法およびその装置 | |
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JP2718450B2 (ja) | 半導体装置の製造方法 | |
| JPH11145425A (ja) | 半導体素子の製造方法及び半導体装置 |