JP4308281B2 - 光起電力素子の製造方法 - Google Patents

光起電力素子の製造方法 Download PDF

Info

Publication number
JP4308281B2
JP4308281B2 JP2007112486A JP2007112486A JP4308281B2 JP 4308281 B2 JP4308281 B2 JP 4308281B2 JP 2007112486 A JP2007112486 A JP 2007112486A JP 2007112486 A JP2007112486 A JP 2007112486A JP 4308281 B2 JP4308281 B2 JP 4308281B2
Authority
JP
Japan
Prior art keywords
gas
material gas
pressure
film
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007112486A
Other languages
English (en)
Other versions
JP2008270578A (ja
Inventor
朗 寺川
利夫 浅海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2007112486A priority Critical patent/JP4308281B2/ja
Priority to EP08251469.6A priority patent/EP1986242B1/en
Priority to KR1020080037177A priority patent/KR101444948B1/ko
Priority to US12/108,120 priority patent/US7807495B2/en
Priority to CN2008100912543A priority patent/CN101295639B/zh
Publication of JP2008270578A publication Critical patent/JP2008270578A/ja
Application granted granted Critical
Publication of JP4308281B2 publication Critical patent/JP4308281B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45557—Pulsed pressure or control pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Photovoltaic Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

この発明は、光起電力素子の製造方法に関し、特に、触媒線により材料ガスを分解して半導体膜を形成する工程を備える光起電力素子の製造方法に関する。
従来、触媒線により材料ガスを分解して半導体膜を形成する工程を備える半導体膜の製造方法が知られている（たとえば、特許文献１参照）。
上記特許文献１では、触媒体（触媒線）に電力が供給されることにより材料ガスの熱分解温度以上に加熱された触媒体に、シラン（ＳｉＨ４）などのシリコン化合物のガスと水素（Ｈ２）などの他の物質のガスとの混合ガス（材料ガス）が導入されることによって、シリコン化合物が分解されるとともに、基板の表面上にシリコン膜（半導体膜）が形成される。
特許第３４５３２１４号公報
しかしながら、上記特許文献１では、シリコン膜（半導体膜）を形成する際の、触媒体（触媒線）への電力の供給を開始する（加熱を開始する）タイミングと、材料ガスを導入するタイミングとについては開示されていない。また、一般的には、加熱を開始するタイミングと、材料ガスを導入するタイミングとは同時に行われている。この場合には、成膜初期の触媒線の温度がシリコン溶融温度に加熱されるまでの間、十分に加熱されていない触媒線と材料ガスとが接触されることにより、材料ガスが触媒線上に滞在してしまうので、触媒線と材料ガスとの化合物が触媒線の表面に形成されてしまう場合がある。この場合には、この化合物に起因して触媒線の抵抗率が変化してしまうため、触媒線を加熱する際の触媒線の温度の制御が困難になるという問題点がある。
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、触媒線の温度の制御が困難になるのを抑制することが可能な光起電力素子の製造方法を提供することである。
課題を解決するための手段および発明の効果
この発明の一の局面による光起電力素子の製造方法は、加熱された触媒線により材料ガスを分解し、透明導電膜及び単結晶シリコンのいずれか一方の表面上に半導体膜を形成する工程を備える光起電力素子の製造方法であって、水素を含まないか、または微量の水素を含みかつ分圧が５０％以上の非水素ガスを含む調圧ガスを導入し、反応室内を所定の圧力に調圧する工程と、調圧ガスの雰囲気内で触媒線を所定の温度以上に加熱する工程と、触媒線を所定の温度以上に加熱した後に材料ガスを導入し、反応室内を前記材料ガスの雰囲気にする工程と、加熱した触媒線により材料ガスを分解して透明導電膜及び単結晶シリコンのいずれか一方の表面上に半導体膜を形成する工程とを備えている。
この一の局面による光起電力素子の製造方法では、上記のように、触媒線を所定の温度以上に加熱した後に、半導体の材料ガスを導入し、反応室内を材料ガスの雰囲気にするとともに、加熱した触媒線により材料ガスを分解して透明導電膜及び単結晶シリコンのいずれか一方の表面上半導体膜を形成することによって、触媒線が所定の温度以上に加熱された状態で材料ガスを導入することができるので、成膜開始時から所定の温度以上に確実に加熱された触媒線と材料ガスとを接触させることができる。これにより、十分に加熱されていない状態（所定の温度未満）の触媒線と材料ガスとが接触した場合と異なり、触媒線上に材料ガスが滞在するのを抑制することができるので、触媒線と材料ガスとの化合物が触媒線の表面に形成されるのを抑制することができる。したがって、この化合物に起因して触媒線の抵抗率が変化するのを抑制することができるので、触媒線の温度の制御が困難になるのを抑制することができる。また、水素を含まないか、または微量の水素を含み、かつ、分圧が５０％以上のＡｒガスを含む調圧ガスにより調圧を行うことによって、調圧ガスが水素を多く含む場合と異なり、透明導電膜が水素により還元されることに起因する透明導電膜の損傷が発生するのを抑制することができる。下地が単結晶シリコン（ｃ−Ｓｉ）である場合にも、調圧ガスに水素が含まれている場合には、触媒線により分解された水素ラジカルによって下地がエッチングされるなどの下地の損傷が発生する場合があるので、調圧ガスとして分圧が５０％以上の非水素ガス（Ａｒガスなど）を含む調圧ガスを用いることが望ましい。
上記一の局面による光起電力素子の製造方法において、好ましくは、半導体膜を形成した後、材料ガスを排気する工程と、材料ガスが実質的に排気された後、所定の温度以上に加熱されている触媒線への加熱を停止する工程とをさらに備えている。
以下、本発明を具体化した実施形態を図面に基づいて説明する。
（第１実施形態）
図１は、触媒線ＣＶＤ装置の構成を示す概略図である。まず、図１を参照して、本発明の第１実施形態による半導体膜の製造に用いられる触媒線ＣＶＤ装置の構成を説明する。
図１に示すように、触媒線ＣＶＤ装置は、反応室１と、反応室１内に材料ガスおよび調圧ガスを供給するためのガス供給部２と、直流電源３に接続された触媒線４と、排気バルブ５と、半導体膜１０が形成される下地２０を設置するための設置部６と、設置部６に設置された下地２０を加熱するためのヒータ７とを備えている。
触媒線４は、タングステン（Ｗ）からなる。また、触媒線４は、直流電源３により通電されることによって、加熱されるように構成されている。また、反応室１内の気体は、真空ポンプ（図示せず）により排気可能であり、排気バルブ５によって排気通路を開閉するように構成されている。
次に、図１を参照して、本発明の第１実施形態による半導体膜の製造方法について説明する。なお、第１実施形態では、半導体膜１０として水素化されたアモルファスシリコン膜を下地２０上に形成する例を説明する。アモルファスシリコン膜の製造条件の一例を以下の表１に示す。
Figure 0004308281
 表１に示すように、アモルファスシリコン膜を形成する際には、約０．５ｍｍの線径を有するタングステンからなる触媒線４が用いられる。この触媒線４が設置された触媒線ＣＶＤ装置の設置部６に下地２０が設置される。この状態で、アモルファスシリコン膜の成膜を開始する。第１実施形態のアモルファスシリコン膜の製造プロセスを以下の表２に示す。
Figure 0004308281
 第１実施形態による半導体膜の製造方法によりアモルファスシリコン膜を形成する際には、まず、表２に示すように、直流電源３により触媒線４への通電が行われることにより、触媒線４の加熱が行われる。また、表１に示すように、下地２０は、ヒータ７により、約２００℃に加熱されている。そして、触媒線４が約１７００℃に加熱された後、アモルファスシリコン膜（半導体膜１０）の材料となるＳｉＨ４からなる材料ガスおよびＨ２ガスをガス供給部２から反応室１内に導入する。表１に示すように、ＳｉＨ４およびＨ２は、それぞれ、流量が約５００ｓｃｃｍおよび約１０００ｓｃｃｍ、圧力が約３Ｐａの条件で導入される。反応室１内に導入されたＳｉＨ４からなる材料ガスは、触媒線４に吹き付けられて、触媒線４と接触する。この時、触媒線４は、約１７００℃の高温に加熱されているため、ＳｉＨ４からなる材料ガスは触媒線４上に滞在することができない。したがって、タングステン（Ｗ）からなる触媒線４の表面に、ＳｉＨ４に起因する化合物（タングステンシリサイド）が形成されることが抑制される。
約１７００℃に加熱された触媒線４にＳｉＨ４からなる材料ガスおよびＨ２ガスを導入することにより、触媒線４によりＳｉＨ４が分解されるとともに、分解種が下地２０上に堆積されて、下地２０上に水素化されたアモルファスシリコン膜（半導体膜１０）が形成される。
また、表２に示すように、水素化されたアモルファスシリコン膜が形成された後、排気バルブ５を開いて真空ポンプ（図示せず）により反応室１内を排気する。そして、反応室１内の材料ガス（ＳｉＨ４）が実質的に排気された後、直流電源３による触媒線４への通電を停止する。これにより、材料ガスが実質的に排気された状態で、触媒線４の温度を低下させる。このようにして、第１実施形態によるアモルファスシリコン膜（半導体膜１０）の成膜が終了する。
第１実施形態では、上記のように、タングステン（Ｗ）からなる触媒線４を約１７００℃に加熱した後に、ＳｉＨ４からなる材料ガスおよびＨ２ガスを導入するとともに、加熱した触媒線４により材料ガスを分解してアモルファスシリコン膜（半導体膜１０）を形成することによって、触媒線４が約１７００℃に加熱された状態で、材料ガスを導入することができるので、約１７００℃に確実に加熱された触媒線４と材料ガスとを接触させることができる。これにより、十分に加熱されていない状態（約１７００℃未満）の触媒線４と材料ガスとが接触した場合と異なり、触媒線４上に材料ガスが滞在するのを抑制することができるので、アモルファスシリコン膜（半導体膜１０）の成膜の開始時に、タングステン（Ｗ）からなる触媒線４とＳｉＨ４からなる材料ガスとの化合物（タングステンシリサイド）が触媒線４の表面に形成されるのを抑制することができる。したがって、この化合物に起因して触媒線４の抵抗率が変化するのを抑制することができるので、触媒線４の温度の制御が困難になるのを抑制することができる。
また、第１実施形態では、上記のように、半導体膜１０を形成した後、材料ガスの排気を行い、材料ガス（ＳｉＨ４）が実質的に排気された後、約１７００℃に加熱されている触媒線４への加熱を停止することによって、触媒線４の温度が約１７００℃よりも低下した状態で、触媒線４とＳｉＨ４とが接触するのを抑制することができる。これにより、アモルファスシリコン膜（半導体膜１０）の製造プロセスの終了時に、タングステン（Ｗ）からなる触媒線４とＳｉＨ４からなる材料ガスとの化合物（タングステンシリサイド）が形成されるのを抑制することができる。したがって、上記と同様に、触媒線４の温度の制御が困難になるのを抑制することができる。
（第２実施形態）
この第２実施形態では、上記第１実施形態と異なり、調圧ガスにより反応室内の調圧を行った後に材料ガスを導入する例を説明する。第２実施形態の半導体膜１０の製造に用いられる触媒線ＣＶＤ装置は、上記第１実施形態と同様であるので、説明を省略する。また、第２実施形態では、下地２０がアモルファスシリコン膜である例を説明する。
第２実施形態では、触媒線ＣＶＤ装置の設置部６にアモルファスシリコン膜からなる下地２０を設置した状態で、半導体膜１０の生成を開始する。第２実施形態の半導体膜１０の製造プロセスを以下の表３に示す。また、第２実施形態では、上記第１実施形態と同様に、表１に示した形成条件を用いてアモルファスシリコン膜（半導体膜１０）を形成する例を説明する。
Figure 0004308281
 第２実施形態による半導体膜の製造方法によりアモルファスシリコン膜（半導体膜１０）を形成する際には、まず、表３に示すように、直流電源３の通電を開始することより、触媒線４が約１７００℃に加熱される。その後、第２実施形態では、反応室１の調圧が行われる。具体的には、ガス供給部２により調圧ガスが導入されて、アモルファスシリコン膜の形成時の反応圧力（約３Ｐａ）に調圧される。調圧ガスは、アモルファスシリコン膜（半導体膜１０）の材料となるＳｉＨ４などを含まないとともに、分圧が５０％以上の水素（Ｈ２）を含むガスである。また、調圧ガスを導入した時に、調圧ガスに含まれる水素が約１７００℃に加熱された触媒線４により分解されて水素ラジカルが発生する。
この後、調圧ガスと材料ガスとを置換する。すなわち、ガス供給部２から導入するガスを、ＳｉＨ４を含まない調圧ガスからＳｉＨ４からなる材料ガスおよびＨ２ガスに切り替える。これにより、ＳｉＨ４からなる材料ガスが触媒線４により分解されるとともに、アモルファスシリコン（下地２０）上にアモルファスシリコンが堆積されて、アモルファスシリコン膜が成膜される。そして、上記第１実施形態と同様に、排気を行った後、触媒線４への加熱を停止して、第２実施形態によるアモルファスシリコン膜（半導体膜１０）の製造が終了する。
第２実施形態では、上記のように、アモルファスシリコン膜（半導体膜１０）の形成時の雰囲気の圧力を調圧ガスにより成膜時の圧力（約３Ｐａ）となるように調圧した状態で、調圧ガスと材料ガスとを置換することによって、調圧ガスによる調圧を行わない場合と異なり、材料ガスを導入した直後の反応室１内の圧力が不安定になるのを抑制することができる。これにより、アモルファスシリコン膜（半導体膜１０）の成膜初期の膜質が不安定になることを抑制することができる。
また、第２実施形態では、上記のように、下地２０がアモルファスシリコンである場合に、分圧が５０％以上の水素（Ｈ２）を含む調圧ガスにより調圧することによって、水素によるエッチング作用により、触媒線４上に形成された化合物（タングステンシリサイド）を調圧時に還元することができる。これにより、触媒線４にシリサイドが形成されることに起因する触媒線４の抵抗率の変化が発生するのを抑制することができる。また、アモルファスシリコンからなる下地２０は、元々原子レベルのネットワーク構造が不規則であるので、水素ラジカルによる下地２０に対するエッチング作用などが下地２０の膜質に及ぼす悪影響は殆どない。
第２実施形態の他の効果は、上記第１実施形態と同様である。
（第３実施形態）
第３実施形態では、触媒線４を加熱した後に調圧を行う上記第２実施形態と異なり、調圧を行った後、触媒線４の加熱を行う例を説明する。第３実施形態の半導体膜の製造に用いられる触媒線ＣＶＤ装置は、上記第１および第２実施形態と同様であるので、説明を省略する。また、第３実施形態では、下地２０が導電性および透光性を有する酸化錫（ＳｎＯ２）などのＴＣＯ（Ｔｒａｎｓｐａｒｅｎｔ Ｃｏｎｄｕｃｔｉｖｅ Ｏｘｉｄｅ：透明導電性酸化物）からなる透明導電膜である例を説明する。
第３実施形態では、触媒線ＣＶＤ装置の設置部６に透明導電膜からなる下地２０を設置した状態で、半導体膜１０の生成を開始する。第３実施形態の半導体膜の製造プロセスを以下の表４に示す。また、第３実施形態では、上記第１実施形態と同様に、表１に示した半導体膜の形成条件を用いてアモルファスシリコン膜（半導体膜１０）を形成する例を説明する。
Figure 0004308281
 第３実施形態による半導体膜の製造方法により半導体膜を形成する際には、まず、表４に示すように、ガス供給部２により調圧ガスが導入されて、アモルファスシリコン膜の生成時の反応圧力（約３Ｐａ）に調圧される。調圧ガスは、半導体材料となるＳｉＨ４などを含まないとともに、水素を含まないか、または微量の水素を含み、かつ、分圧が５０％以上のＡｒガスを含むガスである。この後、直流電源３の通電を開始することより、触媒線４が約１７００℃に加熱される。その後、上記第２実施形態と同様に、置換、成膜、排気および通電の停止が行われて、第３実施形態による半導体膜の製造が終了する。
第３実施形態では、上記のように、下地２０が酸化錫（ＳｎＯ２）などのＴＣＯからなる透明導電膜である場合に、水素を含まないか、または微量の水素を含み、かつ、分圧が５０％以上のＡｒガスを含む調圧ガスにより調圧を行うことによって、調圧ガスが水素を多く含む場合と異なり、透明導電膜が水素により還元されることに起因する透明導電膜の損傷が発生するのを抑制することができる。なお、下地２０が単結晶シリコン（ｃ−Ｓｉ）である場合にも、調圧ガスに水素が含まれている場合には、触媒線４により分解された水素ラジカルによって下地がエッチングされるなどの下地２０の損傷が発生する場合があるので、調圧ガスとして分圧が５０％以上の非水素ガス（Ａｒガスなど）を含む調圧ガスを用いることが望ましい。
第３実施形態の他の効果は、上記第１実施形態と同様である。
（第４実施形態）
図２は、本発明による半導体膜の製造方法により製造される薄膜系の光起電力素子を示す断面図である。第４実施形態では、上記第２および第３実施形態による半導体膜の製造方法を用いて、薄膜系の光起電力素子１００を製造した例を説明する。まず、図２を参照して、本発明による半導体膜の製造方法により製造される薄膜系の光起電力素子１００の構造を説明する。
図２に示すように、光起電力素子１００は、基板１０１と、表面電極層１０２と、光電変換層１０３と、裏面電極層１０４とを備えている。
基板１０１は、絶縁性表面を有するとともに、透光性を有するガラスからなる。また、基板１０１の上面上には、表面電極層１０２が形成されている。この表面電極層１０２は、導電性および透光性を有する酸化錫（ＳｎＯ２）などのＴＣＯからなる。
また、表面電極層１０２の上面上に、ｐｉｎ型のアモルファスシリコン系半導体からなる光電変換層１０３が形成されている。このｐｉｎ型のアモルファスシリコン系半導体からなる光電変換層１０３は、ｐ型水素化アモルファスシリコンカーバイド（ａ−ＳｉＣ：Ｈ）層１０３ａ（以下、ｐ層１０３ａ）と、ｉ型水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）層１０３ｂ（以下、ｉ層１０３ｂ）と、ｎ型水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）層１０３ｃ（以下、ｎ層１０３ｃ）とにより構成されている。
また、光電変換層１０３の上面上には、裏面電極層１０４が形成されている。裏面電極層１０４は、銀（Ａｇ）層の表面および裏面を一対のＺｎＯ層で挟んだ構造を有する。
次に、図２に示した光起電力素子１００の製造プロセスを説明する。光起電力素子１００の製造プロセスとしては、まず、絶縁性表面を有する基板１０１の上面上に、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、酸化錫からなる表面電極層１０２を形成する。
次に、表面電極層１０２の上面上に、触媒線ＣＶＤ法により、ｐ層（ｐ型水素化アモルファスシリコンカーバイド層）１０３ａと、ｉ層（ｉ型水素化アモルファスシリコン層）１０３ｂと、ｎ層（ｎ型水素化アモルファスシリコン層）１０３ｃとを順次形成することにより、アモルファスシリコン系半導体からなる光電変換層１０３が形成される。この時、ｐ層（ｐ型水素化アモルファスシリコンカーバイド層）１０３ａを透明導電膜からなる表面電極層１０２上に形成する際には、上記第３実施形態のように、水素を含まないか、または微量の水素を含む調圧ガスにより調圧を行った後、触媒線４（図１参照）を加熱し、その後、材料ガスを導入することによって、成膜が行われる。また、ｐ層１０３ａ上にｉ層１０３ｂを形成する際、および、ｉ層１０３ｂ上にｎ層１０３ｃを形成する際には、上記第２実施形態のように、分圧が５０％以上の水素を含む調圧ガスにより調圧を行った後、触媒線４（図１参照）を加熱し、その後、材料ガスを導入することによって、成膜が行われる。
その後、光電変換層１０３（ｎ層１０３ｃ）の上面上に、スパッタリング法により、銀を主成分とする金属材料層（ＺｎＯ層（上層）／Ａｇ層（中間層）／ＺｎＯ層（下層））からなる裏面電極層１０４が形成される。このようにして、薄膜系の光起電力素子１００が製造される。
第４実施形態では、上記のように、上記第２および第３実施形態による半導体膜の製造方法を用いて薄膜系の光起電力素子１００を製造することによって、光起電力素子１００を製造する際に、タングステン（Ｗ）からなる触媒線４とＳｉＨ４からなる材料ガスとの化合物（タングステンシリサイド）が触媒線４の表面に形成されるのを抑制することができる。したがって、この化合物に起因して触媒線４の抵抗率が変化するのを抑制することができるので、触媒線４の温度の制御が困難になるのを抑制することができる。これにより、触媒線ＣＶＤ法により薄膜系の光起電力素子１００を製造する場合に、光起電力素子１００の品質を安定させることができる。
（第５実施形態）
図３は、本発明による半導体膜の製造方法により製造されるヘテロ接合型の光起電力素子を示す断面図である。第５実施形態では、上記第２および第３実施形態による半導体膜の製造方法を用いて、ヘテロ接合型の光起電力素子２００を製造した例を説明する。まず、図３を参照して、本発明による半導体膜の製造方法により製造されるヘテロ接合型の光起電力素子２００の構造を説明する。
第５実施形態による光起電力装置２００では、図３に示すように、ｎ型単結晶シリコン（ｃ−Ｓｉ）基板２０１の上面上に、アモルファスシリコン（ａ−Ｓｉ）層２０２、表面電極層２０３が順次形成されている。表面電極層２０３は、ＩＴＯ（酸化インジウム錫）からなる透明導電膜により形成されている。アモルファスシリコン層２０２は、ｎ型単結晶シリコン基板２０１の上面上に形成された実質的に真性なｉ型アモルファスシリコン層２０２ａと、ｉ型アモルファスシリコン層２０２ａ上に形成されたボロン（Ｂ）がドープされたｐ型アモルファスシリコン層２０２ｂとによって構成されている。ｉ型アモルファスシリコン層２０２ａの厚みは、ｉ型アモルファスシリコン層２０２ａが光活性層としては実質的に発電に寄与しない小さい厚みである。
また、ｎ型単結晶シリコン基板２０１の裏面上には、ｎ型単結晶シリコン基板２０１の裏面に近い方から順に、アモルファスシリコン層２０４および、裏面電極層２０５が形成されている。裏面電極層２０５は、ＩＴＯからなる透明導電膜により形成されている。また、アモルファスシリコン層２０４は、ｎ型単結晶シリコン基板２０１の裏面上に形成された実質的に真性なｉ型アモルファスシリコン層２０４ａと、ｉ型アモルファスシリコン層２０４ａの裏面上に形成されたリン（Ｐ）がドープされたｎ型アモルファスシリコン層２０４ｂとによって構成されている。また、ｉ型アモルファスシリコン層２０４ａの厚みは、ｉ型アモルファスシリコン層２０４ａが実質的に発電に寄与しない小さい厚みである。そして、ｉ型アモルファスシリコン層２０４ａ、ｎ型アモルファスシリコン層２０４ｂおよび裏面電極層２０５によって、いわゆるＢＳＦ（Ｂａｃｋ Ｓｕｒｆａｃｅ Ｆｉｅｌｄ）構造が構成されている。
次に、図３を参照して、光起電力素子２００の製造プロセスを説明する。
まず、洗浄したｎ型単結晶シリコン基板２０１を真空チャンバ（図示せず）内に設置した後、２００℃以下の温度条件下で、ｎ型単結晶シリコン基板２０１を加熱することによって、ｎ型単結晶シリコン基板２０１の表面に付着した水分が極力除去される。これにより、ｎ型単結晶シリコン基板２０１の表面に付着した水分中の酸素がシリコンと結合して欠陥になるのが抑制される。
次に、基板温度を１７０℃に保持した状態で、水素（Ｈ２）ガスを導入するとともに、ｎ型単結晶シリコン基板２０１の上面に対して水素処理が行われる。これにより、ｎ型単結晶シリコン基板２０１の上面がクリーニングされるとともに、ｎ型単結晶シリコン基板２０１の上面近傍に水素原子が吸着される。この吸着した水素原子によって、ｎ型単結晶シリコン基板２０１の上面の欠陥は不活性化（終端）される。
この後、ｎ型単結晶シリコン基板２０１の表面および裏面に各層が形成される。
具体的には、触媒線ＣＶＤ法を用いて、ｎ型単結晶シリコン基板１の上面上に、ｉ型アモルファスシリコン層２０２ａが形成される。この際、上記第３実施形態のように、水素を含まないか、または、微量の水素を含む調圧ガスにより調圧を行った後、触媒線４（図１参照）を加熱し、その後、材料ガスを導入することによって、成膜が行われる。
続いて、触媒線ＣＶＤ法を用いて、ｉ型アモルファスシリコン層２０２ａ上に、ボロン（Ｂ）がドープされたｐ型アモルファスシリコン層２０２ｂが形成される。この際、上記第２実施形態のように、分圧が５０％以上の水素を含む調圧ガスにより調圧を行った後、触媒線４（図１参照）を加熱し、その後、材料ガスを導入することによって、成膜が行われる。
次に、スパッタリング法を用いて、ｐ型アモルファスシリコン層２０２ｂの上面上に、ＩＴＯ（酸化インジウム錫）からなる表面電極層２０３が形成される。
次に、触媒線ＣＶＤ法を用いて、ｎ型単結晶シリコン基板２０１の裏面上に、ｉ型アモルファスシリコン層２０４ａが形成される。この際、上記第３実施形態のように、水素を含まないか、または、微量の水素を含む調圧ガスにより調圧を行った後、触媒線４（図１参照）を加熱し、その後、材料ガスを導入することによって、成膜が行われる。
続いて、触媒線ＣＶＤ法を用いて、ｉ型アモルファスシリコン層２０４ａの裏面上に、リン（Ｐ）がドープされたｎ型アモルファスシリコン層２０４ｂが形成される。この際、上記第２実施形態のように、分圧が５０％以上の水素を含む調圧ガスにより調圧を行った後、触媒線４（図１参照）を加熱し、その後、材料ガスを導入することによって、成膜が行われる。
最後に、スパッタリング法を用いて、ｎ型アモルファスシリコン層２０４ｂの裏面上に、ＩＴＯからなる裏面電極層２０５が形成される。このようにして、図３に示したヘテロ接合型の光起電力装置２００が形成される。
第５実施形態では、上記のように、上記第２および第３実施形態による半導体膜の製造方法を用いてヘテロ接合型の光起電力素子２００を製造することによって、上記第４実施形態と同様に、触媒線ＣＶＤ法によりヘテロ接合型の光起電力素子２００を製造する場合に、光起電力素子２００の品質を安定させることができる。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記実施形態では、材料ガスとして、シラン（ＳｉＨ４）ガスを用いた例を示したが、本発明はこれに限らず、ジシラン（Ｓｉ２Ｈ６）またはトリシラン（Ｓｉ３Ｈ８）などの他のシラン系のガスを用いてもよいし、ＳｉＦ２またはＳｉＨ２Ｆ２などのフッ化シリコン系のガスを用いてもよい。
また、上記実施形態では、タングステン（Ｗ）からなる触媒線４を用いたが、本発明はこれに限らず、タンタル（Ｔａ）などの他の高融点材料からなる触媒線を用いてもよい。
また、上記実施形態では、下地２０上に表１に示した成膜条件により半導体膜１０としてアモルファスシリコン膜を形成する例を示したが、本発明はこれに限らず、成膜条件を変更することにより、半導体膜１０として微結晶シリコンおよび多結晶シリコンなどの半導体膜を形成してもよい。
また、上記第３実施形態では、調圧ガスとして、分圧が５０％以上の非水素ガス（Ａｒガス）を用いた例を示したが、本発明はこれに限らず、非水素ガスとして、ネオン（Ｎ）ガスなどの他の希ガス、フッ素（Ｆ２）ガス、塩素（Ｃｌ２）ガス、窒素（Ｎ２）ガス、二酸化炭素（ＣＯ２）ガス、またはメタン（ＣＨ４）ガスなどを用いてもよい。
また、上記実施形態では、排気を行う際に、真空ポンプにより反応室１内のガスを真空排気する例を示したが、本発明はこれに限らず、ＳｉＨ４などの成膜種を含まないガス（Ｈ２ガス、Ａｒガスなど）を供給しながら排気してもよい。これにより、ＳｉＨ４が反応室１から排気される速度を大きくすることができる。また、成膜後は、材料ガス（ＳｉＨ４）が排気されれば良く、他のガス（Ｈ２ガスなど）は反応室１内に残留してもよい。Ｈ２ガスを残留させた場合には、触媒線４の表面に形成された化合物（シリサイド）をエッチングにより除去することができる。
また、上記第２実施形態では、触媒線４を約１７００℃まで加熱した後、調圧ガスにより調圧を行い、その後に材料ガスを導入して成膜を行う例を示したが、本発明はこれに限らず、水素ガスを含む調圧ガスにより調圧を行う場合には、触媒線を約１２００℃まで加熱した後、調圧ガスにより調圧を行い、その後に触媒線４を約１７００℃まで加熱した後、材料ガスを導入して成膜を行うようにしてもよい。これにより、調圧時に水素が分解されるのが抑制されるので、水素が分解されることにより発生する水素ラジカルに起因する下地２０の損傷を軽減することができる。この場合、下地２０はアモルファスシリコンに限られず、透明導電膜でもよいし、単結晶シリコン（ｃ−Ｓｉ）でもよい。
また、上記第４および第５実施形態では、それぞれ、薄膜系の光起電力素子１００およびヘテロ接合型の光起電力素子２００を製造した例を示したが、本発明はこれに限らず、触媒線ＣＶＤ法を用いて製造される半導体膜を有する光起電力素子全般に適用することができる。また、本発明は、光起電力素子を製造する場合に限らず、触媒線ＣＶＤ法を用いて製造される半導体膜を有する半導体素子全般に適用することができる。
本発明に用いられる触媒線ＣＶＤ装置の概略図である。 本発明により製造される薄膜系の光起電力素子を示す断面図である。 本発明により製造されるヘテロ接合型の光起電力素子を示す断面図である。
符号の説明
４ 触媒線
１０ 半導体膜
２０ 下地

Claims (2)

  1. 加熱された触媒線により材料ガスを分解し、透明導電膜及び単結晶シリコンのいずれか一方の表面上に半導体膜を形成する工程を備える光起電力素子の製造方法であって、
    水素を含まないか、または微量の水素を含みかつ分圧が５０％以上の非水素ガスを含む調圧ガスを導入し、反応室内を所定の圧力に調圧する工程と、
    前記調圧ガスの雰囲気内で触媒線を所定の温度以上に加熱する工程と、
    前記触媒線を前記所定の温度以上に加熱した後に材料ガスを導入し、前記反応室内を前記材料ガスの雰囲気にする工程と、
    加熱した前記触媒線により前記材料ガスを分解して透明導電膜及び単結晶シリコンのいずれか一方の表面上に半導体膜を形成する工程とを備える、光起電力素子の製造方法。
  2. 前記半導体膜を形成した後、前記材料ガスを排気する工程と、
    前記材料ガスが実質的に排気された後、前記所定の温度以上に加熱されている触媒線への加熱を停止する工程とをさらに備える、請求項１に記載の光起電力素子の製造方法。
JP2007112486A 2007-04-23 2007-04-23 光起電力素子の製造方法 Expired - Fee Related JP4308281B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007112486A JP4308281B2 (ja) 2007-04-23 2007-04-23 光起電力素子の製造方法
EP08251469.6A EP1986242B1 (en) 2007-04-23 2008-04-18 Method of manufacturing a photovoltaic element using hot wire CVD
KR1020080037177A KR101444948B1 (ko) 2007-04-23 2008-04-22 반도체막의 제조 방법 및 광기전력 소자의 제조 방법
US12/108,120 US7807495B2 (en) 2007-04-23 2008-04-23 Method of manufacturing semiconductor film and method of manufacturing photovoltaic element
CN2008100912543A CN101295639B (zh) 2007-04-23 2008-04-23 半导体膜的制造方法和光敏元件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007112486A JP4308281B2 (ja) 2007-04-23 2007-04-23 光起電力素子の製造方法

Publications (2)

Publication Number Publication Date
JP2008270578A JP2008270578A (ja) 2008-11-06
JP4308281B2 true JP4308281B2 (ja) 2009-08-05

Family

ID=39591971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007112486A Expired - Fee Related JP4308281B2 (ja) 2007-04-23 2007-04-23 光起電力素子の製造方法

Country Status (5)

Country Link
US (1) US7807495B2 (ja)
EP (1) EP1986242B1 (ja)
JP (1) JP4308281B2 (ja)
KR (1) KR101444948B1 (ja)
CN (1) CN101295639B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270572A (ja) * 2007-04-20 2008-11-06 Sanyo Electric Co Ltd 光起電力素子の製造方法
JP2012124186A (ja) * 2009-03-31 2012-06-28 Sanyo Electric Co Ltd プラズマ処理装置及びそれよって製造される太陽電池の製造方法
JP5586199B2 (ja) * 2009-10-02 2014-09-10 三洋電機株式会社 触媒ｃｖｄ装置、膜の形成方法及び太陽電池の製造方法
US8709537B2 (en) * 2010-10-22 2014-04-29 Applied Materials, Inc. Methods for enhancing tantalum filament life in hot wire chemical vapor deposition processes
WO2012169319A1 (ja) * 2011-06-06 2012-12-13 三洋電機株式会社 太陽電池の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4237150A (en) * 1979-04-18 1980-12-02 The United States Of America As Represented By The United States Department Of Energy Method of producing hydrogenated amorphous silicon film
US4634605A (en) * 1984-05-23 1987-01-06 Wiesmann Harold J Method for the indirect deposition of amorphous silicon and polycrystalline silicone and alloys thereof
JPS6340314A (ja) * 1986-08-05 1988-02-20 Hiroshima Univ 触媒ｃｖｄ法による薄膜の製造法とその装置
JP3145536B2 (ja) 1993-05-28 2001-03-12 京セラ株式会社 触媒ｃｖｄ装置
JP3453214B2 (ja) 1995-03-15 2003-10-06 科学技術振興事業団 触媒ｃｖｄ法による薄膜トランジスタの製造方法および薄膜トランジスタ
JP3737221B2 (ja) * 1996-09-06 2006-01-18 英樹 松村 薄膜作成方法及び薄膜作成装置
US20030164225A1 (en) * 1998-04-20 2003-09-04 Tadashi Sawayama Processing apparatus, exhaust processing process and plasma processing
JP2000223419A (ja) 1998-06-30 2000-08-11 Sony Corp 単結晶シリコン層の形成方法及び半導体装置の製造方法、並びに半導体装置
TW455912B (en) * 1999-01-22 2001-09-21 Sony Corp Method and apparatus for film deposition
JP2000269139A (ja) * 1999-03-16 2000-09-29 Sony Corp 多結晶シリコン膜の形成方法
JP2002069646A (ja) 2000-09-01 2002-03-08 Sony Corp 薄膜製造方法
JP2002198311A (ja) 2000-12-25 2002-07-12 Sony Corp 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
JP2002261020A (ja) 2001-02-28 2002-09-13 Kyocera Corp 多結晶Ｓｉ膜の形成方法
WO2003017384A1 (en) * 2001-08-16 2003-02-27 Midwest Research Institute Method and apparatus for fabricating a thin-film solar cell utilizing a hot wire chemical vapor deposition technique
JP2004064042A (ja) 2002-06-03 2004-02-26 Hitachi Ltd 太陽電池装置とその製造法及びその太陽電池装置用金属板並びに発電プラント
EP1369931A1 (en) * 2002-06-03 2003-12-10 Hitachi, Ltd. Solar cell and its manufacturing method, metal plate for the same
JP2005179744A (ja) * 2003-12-19 2005-07-07 Toshiba Corp 触媒ｃｖｄ装置及び触媒ｃｖｄ法
JP2005179743A (ja) * 2003-12-19 2005-07-07 Toshiba Corp 触媒ｃｖｄ装置及び触媒ｃｖｄ法
KR100688837B1 (ko) * 2005-05-12 2007-03-02 삼성에스디아이 주식회사 결정질 실리콘 증착을 위한 화학기상증착장치
JP2007046135A (ja) 2005-08-12 2007-02-22 Seiko Instruments Inc 薄膜製造方法

Also Published As

Publication number Publication date
CN101295639B (zh) 2012-07-18
CN101295639A (zh) 2008-10-29
KR101444948B1 (ko) 2014-09-26
EP1986242A2 (en) 2008-10-29
JP2008270578A (ja) 2008-11-06
US7807495B2 (en) 2010-10-05
KR20080095197A (ko) 2008-10-28
US20080261348A1 (en) 2008-10-23
EP1986242B1 (en) 2017-07-05
EP1986242A3 (en) 2010-07-21

Similar Documents

Publication Publication Date Title
EP1548848A1 (en) Amorphous silicon solar cell
KR20090035471A (ko) 다중-접합 태양 전지들과 이를 형성하기 위한 방법들 및 장치들
JP4308281B2 (ja) 光起電力素子の製造方法
JP6612359B2 (ja) 光電変換装置の製造方法
JP4183688B2 (ja) 光電変換装置の製造方法および光電変換装置
JP6609324B2 (ja) 光電変換装置の製造方法
EP2330633A1 (en) Photoelectric conversion device manufacturing method, photoelectric conversion device, and photoelectric conversion device manufacturing system
JP4711851B2 (ja) 光起電力装置
JPWO2010087198A1 (ja) 光電変換装置の製造方法，光電変換装置，光電変換装置の製造システム，及び光電変換装置製造システムの使用方法
JP2002305315A (ja) 半導体素子の形成方法及び半導体素子
JP2008270572A (ja) 光起電力素子の製造方法
JP3697199B2 (ja) 太陽電池の製造方法および太陽電池
CN110809827A (zh) 光电转换装置的制造方法
KR101302373B1 (ko) 태양전지 제조방법
JP2010147412A (ja) 薄膜太陽電池の製造方法及び薄膜太陽電池
JP2004087811A (ja) シリコン太陽電池の製造方法
JP2009057636A (ja) シリコン膜の製造方法及び太陽電池の製造方法
JP2003158281A (ja) 薄膜光起電力素子の製造方法および製造装置
WO2010023948A1 (ja) 光電変換装置の製造方法、光電変換装置、及び光電変換装置の製造システム
JP2003197938A (ja) 微結晶シリコン太陽電池及びその製造方法
JPH0516655B2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090407

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090430

R151 Written notification of patent or utility model registration

Ref document number: 4308281

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130515

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130515

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees