CN110809827A - 光电转换装置的制造方法 - Google Patents

光电转换装置的制造方法 Download PDF

Info

Publication number
CN110809827A
CN110809827A CN201880042331.8A CN201880042331A CN110809827A CN 110809827 A CN110809827 A CN 110809827A CN 201880042331 A CN201880042331 A CN 201880042331A CN 110809827 A CN110809827 A CN 110809827A
Authority
CN
China
Prior art keywords
silicon
plasma treatment
plasma
layer
solar cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880042331.8A
Other languages
English (en)
Inventor
足立大辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaneka Corp
Original Assignee
Kaneka Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kaneka Corp filed Critical Kaneka Corp
Publication of CN110809827A publication Critical patent/CN110809827A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明涉及在导电型单晶硅基板(1)的第一主面上依次具有本征硅系薄膜(12)和导电型硅系薄膜(15)的晶体硅系太阳能电池(100)的制造方法。在导电型单晶硅基板上形成本征硅系层后，一边向CVD腔室内导入氢气和含硅气体，一边进行将本征硅系层的表面暴露于氢等离子体的等离子体处理。等离子体处理时朝向CVD腔室内的氢导入量为含硅气体导入量的150～2500倍，通过等离子体处理，在纹理的谷部的本征硅系层上形成薄膜。

Description

光电转换装置的制造方法
技术领域
本发明涉及一种制造在单晶硅基板表面具有异质结的晶体硅系光电转换装置的方法。
背景技术
作为转换效率高的太阳能电池，已知有在单晶硅基板的表面具有非晶硅薄膜的异质结太阳能电池。在异质结太阳能电池中，通过在单晶硅基板与导电型硅系薄膜之间插入本征硅层，从而得到存在于晶体硅基板表面的缺陷(主要是硅的悬空键)的基于氢的终端化等钝化效果。
单晶硅基板上的本征硅系薄膜通常通过使用硅烷(SiH4)等含硅气体的等离子体CVD成膜。本征硅系薄膜也可成为由光吸收、电阻引起的发电损耗的原因。为了提高针对硅基板的钝化效果，并且降低发电损耗，提出了关于异质结太阳能电池的本征硅系薄膜的形成方法的若干试验的方案。
在专利文献1中，提出了一种通过从晶体硅基板侧朝向导电型硅系薄膜侧扩大本征硅的光学带隙来降低光吸收的方案。具体地，在通过仅使用硅烷气体的等离子体CVD在晶体硅基板上形成膜厚4nm的本征非晶硅层之后，一边在其之上对硅烷导入20倍的氢一边形成膜厚4nm的本征非晶硅层，由此扩大导电型硅系薄膜侧的本征非晶硅层的带隙。
在专利文献2中，公开了一种方法，即：在晶体硅基板上对硅烷导入6倍的氢并通过等离子体CVD形成膜厚1～3nm的本征非晶硅层之后，对硅烷导入100倍的氢来形成膜厚3nm以上的本征微晶硅系层。在专利文献2中记载了如下内容：设置在本征非晶硅层与导电型硅系薄膜之间的微晶硅系层作为防止氢从本征非晶硅层向导电型硅系薄膜的扩散、以及掺杂剂从导电型硅系薄膜向本征非晶硅层的扩散的块层而发挥作用。
在专利文献3中，提出了一种在晶体硅基板上形成膜厚1～10nm的本征非晶硅层之后进行氢等离子体处理，之后进一步形成本征非晶硅层的方法。若在形成本征非晶硅层后进行氢等离子体处理，则可以越过硅层将晶体硅基板表面暴露于氢等离子体，因此，能够抑制对晶体硅基板表面的等离子体损伤，并且得到针对基板表面的钝化效果。在专利文献4及专利文献5中，提出了一种反复进行本征非晶硅层的形成与氢等离子体处理的方案。
在专利文献5中记载了如下内容：除基于氢等离子体处理的钝化效果以外，还在本征非晶硅层形成时，通过一边对硅烷等原料气体导入2～6倍的氢一边进行CVD成膜来提高钝化效果。
专利文献1：日本特开2002-76409号公报
专利文献2：日本特开2014-49675号公报
专利文献3：WO2012/043124号小册子
专利文献4：日本特开2014-72406号公报
专利文献5：WO2012/085155号小册子
如专利文献3～5所公开的那样，通过在单晶硅基板上形成本征硅系层后进行氢等离子体处理，可以期待由界面的缺陷减少、膜质改善所带来的异质结太阳能电池的转换效率提高。特别是，若提高氢等离子体处理时的功率密度，则存在通过氢等离子体而将本征硅系层蚀刻并且膜质改善效果提高的趋势。
在晶体硅系太阳能电池的批量生产时，一般在成膜托盘上载置多个硅基板，通过等离子体CVD进行硅系层的成膜。向硅系层的表面的氢等离子体处理可以在直接将成膜托盘放置在硅系层成膜用的CVD腔室内的状态下实施。
根据本发明人等的研究判明若在成膜托盘上载置多个硅基板而进行氢等离子体处理，则存在因CVD腔室内的硅基板的位置不同而产生转换特性的差异、特别是开路电压(Voc)的差异的情况。特别是看到了以下趋势：若不进行CVD腔室内的维护而一边更换成膜托盘一边连续实施多个批次的成膜，则随着连续成膜批次数的增加，由腔室内的硅基板的位置的不同(将基板载置于托盘上的中央部来制作的单元与将基板载置于托盘上的端部附近来制作的单元)引起的单元的特性差异变得显著。
在串联连接多个单元而将太阳能电池模块化时，由显示最小电流值的单元的电流来规定模块的电流。在并联连接多个单元而将太阳能电池模块化时，由显示最小电压值的单元的电压来规定模块的电压。即，在串联和/或并联连接有多个单元的太阳能电池模块中，模块效率受特性最低的单元控制。因此，若单元制作时的批次内、批次间的单元特性的偏差大，则模块效率大幅降低。
发明内容
鉴于上述情况，本发明的目的在于提供一种异质结太阳能电池的制造方法，该制造方法在通过本征硅系层的氢等离子体处理来提高转换特性，且即使连续成膜批次数增加的情况下，也能够抑制批次内、批次间的单元特性的偏差，适于批量生产。
本发明涉及制造在导电型单晶硅基板的一个主面上依次具有本征硅系薄膜和导电型硅系薄膜的晶体硅系太阳能电池的方法。在将本征硅系层成膜后，进行将硅系层的表面暴露于氢等离子体的等离子体处理。通过在等离子体处理时的氛围中含有少量的含硅气体，即使在连续成膜批次数增加的情况下，转换特性也高，且能够抑制单元特性的偏差。
在本发明的晶体硅系太阳能电池的制造方法中，以将本征硅系层设置在表面具有纹理的导电型单晶硅基板上的多个基板被配置于CVD腔室内的状态，一边向CVD腔室内导入氢气和含硅气体一边进行将本征硅系层的表面暴露于氢等离子体的等离子体处理。等离子体处理时朝向CVD腔室内的氢导入量为含硅气体导入量的150～2500倍。
通过等离子体处理，在纹理的谷部的本征硅系层上形成薄膜。与此同时，与等离子体处理前相比，纹理的谷部处的硅系薄膜的厚度变大。优选通过等离子体处理形成的薄膜为本征非晶硅。
等离子体处理时的功率密度优选为55～1000mW/cm2。优选等离子体处理时的功率密度、与氢气的导入量和含硅气体导入量之比的乘积为15000～150000mW/cm2。
等离子体处理的成膜速率优选为0.1nm/秒以下。等离子体处理后的膜厚d1与等离子体处理前的膜厚d0之差d1-d0优选为1.5nm以下。(d1-d0)/d1优选大于0且在0.2以下。
本征硅系层优选一边向CVD腔室内导入含硅气体，一边通过等离子体CVD形成。在本征硅系层的形成中，除含硅气体以外，还可以向CVD腔室内导入氢。本征硅系层形成时超向CVD腔室内的氢的导入量优选不足含硅气体导入量的50倍。
导电型单晶硅基板与导电型硅系薄膜之间的本征硅系薄膜也可以沿膜厚方向分割成多个子层而形成，并对任一个子层的表面实施等离子体处理。本征硅系薄膜在从导电型单晶硅基板侧开始依次分割成从第一子层到第n子层的n层的子层而形成时，在形成任一个子层后，实施上述的等离子体处理。优选在形成与导电型单晶硅基板相接的第一子层后、和形成与导电型硅系薄膜相接的第n子层后实施等离子体处理。
上述n为2以上的整数。例如，n＝2时，本征硅系薄膜通过将第一子层和第二子层进行层叠，并对第一子层和/或第二子层的表面进行等离子体处理而形成。优选多个子层分别以1～6nm的膜厚形成。其中，与硅基板相接的第一子层也优选以1～6nm的膜厚形成。
根据本发明的方法，能够得到转换效率高的晶体硅系太阳能电池。另外，即使在连续成膜批次数增加时，批次内和批次间的单元特性的偏差也小，能够使单元的品质稳定化。因此，可降低CVD腔室内的维护频率，提高太阳能电池的生产效率。进一步，由于单元特性的偏差小，因此在将多个单元电连接来制作太阳能电池模块时，能够提高模块特性。
附图说明
图1是一个实施方式的晶体硅系光电转换装置的示意性截面图。
图2是用于对在一个腔室内对多个基板进行氢等离子体蚀刻处理的情况下的膜厚变化进行说明的示意图。
图3是用于对本发明中的等离子体处理进行说明的示意图。
图4是用于对向多个子层的等离子体处理进行说明的示意图。
具体实施方式
(图1是表示晶体硅系太阳能电池的一个方式的示意性截面图。图1的太阳能电池100在硅基板1的第一主面(p层侧)和第二主面(n层侧)分别依次具备本征硅系薄膜12、22和导电型硅系薄膜15、25。第一主面上的导电型硅系薄膜15与第二主面上的导电型硅系薄膜25具有不同的导电型。即，第一主面上的导电型硅系薄膜15为p型，第二主面上的导电型硅系薄膜25为n型。在导电型硅系薄膜15、25上分别形成有透明导电层17、27和金属电极19、29。
硅基板1为n型或p型的导电型单晶硅基板。对空穴与电子进行比较时，一般电子具有较大的迁移率。因此，在硅基板1为n型单晶硅基板时，存在太阳能电池的转换特性变高的趋势。太阳能电池100的受光面可以为p层侧、n层侧中的任一个。在异质结太阳能电池中，若使受光面侧的异质结为反向结，则能够设置较强的电场，能够有效地分离回收光生载流子(电子和空穴)。因此，在硅基板为n型时，优选使p层侧为受光面。如图1所示，在两者的透明导电层上具备图案化而得的金属电极时，也可以使p层侧和n层侧这两面为受光面。
从光封闭的观点考虑，优选在硅基板1的表面形成有金字塔形状的纹理(凹凸结构)。为了在表面形成纹理，优选具有(100)面取向的单晶硅基板。这是由于在对单晶硅基板进行蚀刻时，通过应用(100)面和(111)面的蚀刻速率不同的各向异性蚀刻，容易形成金字塔形状的纹理结构。
本征硅系薄膜12、22和导电型硅系薄膜15、25为由硅系材料构成的薄膜。通过在单晶硅基板1与导电型硅系薄膜15、25之间具有本征硅系薄膜12、22而有效地进行硅基板表面的钝化。
本征硅系薄膜为不含有掺杂剂、或者掺杂剂浓度极低的硅系薄膜。具体地，本征硅系薄膜12、22的掺杂剂浓度为p型或n型的硅系薄膜15、25的掺杂剂浓度的1/20以下。本征硅系薄膜21、22的掺杂剂浓度为导电型硅系薄膜15、25的掺杂剂浓度的1/100以下。本征硅系薄膜12、22特别优选不含有掺杂剂。为了提高硅基板表面的钝化效果，本征硅系薄膜12、22优选为实际上由硅和氢构成的非掺杂氢化硅。作为硅系材料，除了硅以外，可举出碳化硅、氮化硅、硅锗等硅合金。
硅系材料的成膜方法没有特别限定，优选等离子体CVD法。在等离子体CVD中，能够在同一腔室内进行成膜与等离子体处理，因此可以将工序简化。
在通过等离子体CVD进行硅系材料的成膜时，作为原料气体，使用SiH4、Si2H6等含硅气体。对于原料气体而言，也可以向腔室内导入由H2等稀释而得的气体。作为用于将导电型(p型或n型)的硅成膜的掺杂剂气体，优选使用B2H6或PH3。由于P、B等掺杂剂的添加量可以为微量，因此，也可以使用预先由原料气体、H2等稀释掺杂剂气体而得的混合气体。通过将CH4、CO2、NH3、GeH4等含有不同种类元素的气体添加于上述气体，能够将碳化硅、氮化硅、硅锗等硅合金成膜。通过等离子体CVD进行的成膜条件优选基板温度100～300℃、压力20～2600Pa、功率密度3～500mW/cm2。
[向硅基板上的成膜和等离子体处理]
对硅基板1的第一主面上的本征硅系薄膜12、和硅基板1的第二主面上的本征硅系薄膜22中的至少一方进行等离子体处理。等离子体处理一边在CVD腔室内导入氢气和含硅气体，一边在含硅的氢氛围下实施。
以下，以本征硅系薄膜12向硅基板1的第一主面上的形成为例，对向本征硅系层的表面的等离子体处理进行说明。
＜本征硅系层的成膜＞
本征硅系层优选通过等离子体CVD成膜。通过等离子体CVD将本征硅系层成膜时，首先，向等离子体CVD装置的腔室内导入硅基板。也可以将多个硅基板载置于成膜托盘等载置构件上而导入到腔室内。另外，也可以通过抽吸方式等将硅基板固定在腔室内的规定位置。通过将多个硅基板导入腔室内，以1个批次进行向多个硅基板上的成膜，能够提高太阳能电池的生产效率。
将硅基板导入到腔室内之后，根据需要进行基板的加热。然后，向腔室内导入含硅气体和根据需要的氢等稀释气体，在硅基板1上形成本征硅系层。
本征硅系层是与硅基板邻接的层，作为硅基板表面的钝化层发挥作用。为了有效地进行钝化，与硅基板的界面附近的成膜初期部分优选为非晶。因此，本征硅系层优选以高速率进行成膜。本征硅系层的成膜速率优选为0.1nm/秒以上，更加优选为0.15nm/秒以上，进一步优选为0.2nm/秒以上。通过提高成膜速率，硅的外延生长得到抑制，容易形成非晶膜。
向形成有纹理的基板上的成膜速率为以与纹理的斜面垂直的方向作为膜厚方向并将通过截面的透射式电子显微镜(TEM)观察而求出的膜厚除以成膜时间而得的值。在形成有纹理的基板上通过等离子体CVD而形成的膜一般具有凹凸的前端(顶点)部分的膜厚变大，谷部的膜厚从凹凸的中腹部开始变小的趋势(例如，参照WO98/43304号)。以下，只要不特别说明，将凹凸的谷部的膜厚和成膜速率设为形成有纹理的基板上的膜厚和成膜速率。将凸部沿高度方向3等分，将距表面(顶点)最远的1/3区域设为顶部，将距表面最远的1/3区域设为谷部，将剩下的1/3区域设为中腹部。谷部的膜厚是指谷部的中央(凸部的高度的1/6部分)的膜厚。
＜等离子体处理＞
在将本征硅系层设置在硅基板上的多个基板被配置于CVD腔室内的状态下，一边向CVD腔室内导入氢气和含硅气体，一边实施等离子体处理。通过等离子体处理，本征硅系层的表面暴露于氢等离子体，太阳能电池的转换特性、特别是开路电压(Voc)和填充因子(FF)具有提高的倾向。在本发明中，等离子体处理时，除氢以外，还向CVD腔室内导入SiH4等含硅气体，从而即使在连续成膜批次数增加的情况下，也能够抑制批次内和批次间的特性的偏差。
图2是表示现有技术的一般的氢等离子体处理的概要的示意图，图3是表示本发明中的等离子体处理的概要的示意图。在图2和图3中，图示了将三张硅基板1L、1C、1R沿一个方向排列来进行氢等离子体处理的情形。此外，为了简化与膜厚的变化和膜厚分布相关的说明，在图2和图3中，省略基板的纹理的图示。
(现有技术的氢等离子体处理)
在现有技术的一般的氢等离子体处理中，首先，在三张硅基板1L、1C、1R的主面上分别形成膜厚d0的本征硅系层120L、120C、120R(图2的(A))。如前述那样，形成有纹理的基板上的本征硅系层的膜厚在微观下在纹理的顶部与谷部不同，若以一张基板上的膜厚的平均来看，在本征硅系层120L、120C、120R的膜厚中未看到明显差异。
之后，若一边向CVD腔室内导入氢一边进行等离子体放电，则本征硅系层的表面暴露于氢等离子体，通过氢等离子体蚀刻而膜厚减少。因此，等离子体处理后的本征硅系薄膜1201L、1201C、1201R的膜厚小于等离子体处理前的本征硅系层120L、120C、120R的膜厚(图2的(B))。
在一般的氢等离子体蚀刻中，使用氢气、或者氢气与惰性气体的混合气体。存在如下趋势：若提高氢等离子体蚀刻时的等离子体功率密度，则基于氢等离子体的钝化效果提高。另一方面，根据本发明人等的研究，发现如下趋势：在以高功率密度进行氢等离子体处理时，根据腔室内的硅基板的位置(成膜位置)而太阳能电池的转换特性不同，在批次内单元特性产生偏差。特别是若不进行CVD腔室内的维护，而更换硅基板，连续实施多个批次的成膜，则发现随着连续成膜批次数的增加而转换特性的偏差变大的趋势。
进一步进行了研究，发现了如下趋势：腔室内的配置于成膜面的中央(平行平板电极的中央)附近的硅基板1C(例如，载置于成膜托盘的中央附近的基板)与配置于成膜面的端部的硅基板1L、1R(例如，载置于成膜托盘的端部的基板)相比，氢等离子体蚀刻后的本征硅系层的膜厚变小。
认为氢等离子体蚀刻后的膜厚在腔室内的中央附近相对变小与腔室内的中央附近的等离子体蚀刻量相对大有关。将该情形示意性地示出于图2的(B)。在图2的(B)中，箭头的长度对应于等离子体强度，示意性地示出如下情形：由于中央部的等离子体强度比端部大，因此中央部的蚀刻量变大。由于中央部的等离子体蚀刻量相对大，因此中央的硅基板1C上的本征硅系层1201C的膜厚d1C小于端部的硅基板1L、1R上的本征硅系层1201L、1201R的膜厚d1L，d1R。
作为中央附近的等离子体蚀刻量相对大的理由，考虑是成膜面内的等离子体强度的分布的影响。CVD成膜时，由于等离子体功率密度小，因此成膜面内的等离子体功率的分布小，成膜厚度d0的偏差小。另一方面，考虑由于以比非晶硅层的成膜高的功率密度实施氢等离子体蚀刻，因此成膜面内的等离子体强度的分布变大，等离子体强度的面内分布产生等离子体蚀刻量的面内分布(等离子体蚀刻后的膜厚分布)。
根据本发明人等的研究，发现如下趋势：随着连续成膜批次数的增加，批次内的膜厚差扩大，与此同时，太阳能电池的转换特性的偏差变大。认为在实施腔室内的清扫等维护紧后的成膜批次中，由于成膜面内的等离子体强度的分布小，因此，基于氢等离子体处理的膜厚变化在批次内的差异小。推断由于随着连续成膜批次数的增加而在腔室内壁等的附着膜的沉积量的增大等，因此，如图2的(B)示意性地示出那样，产生等离子体强度的面内分布，与端部附近相比，中央部附近的等离子体强度变大。
发现如下趋势：在太阳能电池所使用的硅基板的尺寸(例如6英寸左右)的范围内时，虽然等离子体强度的分布、膜厚的分布小，但以1个批次对多个硅基板进行处理时，基板间的膜厚分布显著。发现如下趋势：使用成膜面积大的大型CVD腔室，1次处理的基板的数量越增加，在批次内的基板间的膜厚分布越大，在成膜面积为0.3m2以上的时该趋势显著，在0.5m2以上时特别显著。
(本发明中的氢等离子体处理)
在本发明中，除氢以外，还一边向CVD腔室内导入含硅气体一边进行等离子体处理。图3是表示本发明中的等离子体处理的概要的示意图。首先，与图2的(A)同样地，在硅基板1L、1C、1R的主面上分别形成膜厚d0的本征硅系层120L、120C、120R(图3的(A))。之后，一边向CVD腔室内导入氢和含硅气体一边进行等离子体放电，实施等离子体处理(图3的(B))。作为含硅气体，与用于CVD成膜的原料气体同样地，使用SiH4、Si2H6等。
等离子体处理时向CVD腔室内的氢导入量设定为含硅气体导入量的150～2500倍。氢导入量与含硅气体导入量之比(氢稀释倍率)优选为200～1500倍，更加优选为250～1000倍。等离子体处理时的氛围气体可以含有氮、氦、氩等惰性气体，也可以微量地含有B2H6、PH3等掺杂剂气体。等离子体处理优选在氢浓度为80体积％以上的氛围下进行。等离子体处理时的氢浓度更优选为90体积％以上，进一步优选为95体积％以上。
等离子体处理时的基板温度优选为100℃～300℃。压力优选为20Pa～2600Pa。从提高基于氢等离子体的钝化效果的观点考虑，等离子体处理优选与CVD成膜时相比增大氢导入量，并以较高的压力实施。等离子体处理时的压力更加优选为100Pa以上，进一步优选为150Pa以上，特别优选为200Pa以上。
从提高基于氢等离子体的钝化效果的观点考虑，等离子体功率密度优选为55mW/cm2以上，更加优选为60mW/cm2以上，进一步优选为70mW/cm2以上，特别优选为80mW/cm2以上。另一方面，若等离子体处理时的功率密度过高，则有时难以控制膜厚。另外，若功率密度过高，则存在产生膜质降低、对单晶硅基板表面的等离子体损伤，太阳能电池的转换特性降低的情况。因此，等离子体功率密度优选为1000mW/cm2以下，更加优选为800mW/cm2以下，进一步优选为400mW/cm2以下，特别优选为200mW/cm2以下。
非晶硅成膜的氢气的导入量一般设定为含硅气体的10倍以下。已知若氢气相对于含硅气体的导入量之比(氢稀释倍率)变大，则生成微晶硅。微晶硅成膜的氢稀释倍率一般为30～100倍左右。在本发明中，与一般的硅材料的CVD成膜相比，含硅气体的导入量较少，在高氢浓度的氛围下实施等离子体处理。因此，认为在本发明的等离子体处理中，并行竞争地产生基于氢等离子体的本征硅系层表面的蚀刻、和基于存在于氛围中的含硅气体的CVD成膜。因此，基于等离子体处理的膜厚的变化速度(蚀刻速率或者成膜速率)通过基于氢等离子体的蚀刻速率与CVD成膜速率的差值来表示。
如上述那样，具有如下趋势：随着连续成膜批次数的增加，产生等离子体强度的面内分布，与端部附近相比，中央部附近的等离子体强度变大。认为在本发明的等离子体处理中，若产生等离子体强度的面内分布，则在等离子体强度相对较大的部位，等离子体蚀刻量(蚀刻速率)和基于CVD的成膜量(成膜速率)均相对变大。同样地，认为在等离子体强度相对较小的部位，蚀刻速率和成膜速率均相对变小。
像这样，通过在等离子体处理时导入含硅气体，从而以补充因氢等离子体蚀刻所致的膜厚的减少的方式对硅系材料进行CVD成膜。因此，认为即使在产生等离子体强度的面内分布的情况下，膜厚的偏差也小，能够减小太阳能电池的转换特性的偏差。另外，在本发明的等离子体处理中，等离子体功率密度、氢导入量(CVD腔室内的氢分压)与不使用含硅气体的现有的氢等离子体处理相等，因此氢等离子体量也相等。因此，能够抑制膜厚的偏差，并且得到与现有的氢等离子体处理相同的较高的钝化效果。
若除氢以外，还一边导入含硅气体一边进行等离子体处理，则根据导入气体量、等离子体功率密度等条件，可产生膜厚增加的情况(成膜模式)和膜厚减少的情况(蚀刻模式)中的任一种。若含硅气体的导入量较小，则基于氢等离子体的蚀刻为主，与图2的(B)所示的情况同样地，膜厚减少。在本发明中，为了降低由等离子体处理引起的基板间的膜厚分布，将氢导入量设为含硅气体导入量的2500倍以下，并在成膜模式下进行等离子体处理。
另一方面，若氢稀释倍率过小，则存在成膜速度变大，等离子体处理的效果下降的趋势。另外，若等离子体处理时的成膜量变大，则存在基板间的膜厚分布变大的趋势。因此，等离子体处理的氢导入量设定为含硅气体导入量的150倍以上。
存在等离子体功率密度越大，氢稀释倍率越大(含硅气体导入量越小)，则等离子体蚀刻速度越大，等离子体处理时的成膜速率越小的趋势。从兼备钝化效果和膜厚偏差的降低的观点考虑，等离子体处理时的功率密度、与氢气的导入量相对于含硅气体导入量之比(氢稀释倍率)的乘积优选为15000～150000mW/cm2的范围。功率密度与氢稀释倍率的乘积更加优选为20000～120000mW/cm2，进一步优选为30000～100000mW/cm2，特别优选为40000～90000mW/cm2。等离子体处理时的成膜速率优选为大于0且在0.1nm/秒以下，更加优选为0.02～0.08nm/秒，进一步优选为0.03～0.07nm/秒。
等离子体处理后的本征硅系薄膜的膜厚d1与等离子体处理前的本征硅系层的膜厚d0之差d1-d0优选为大于0且在1.5nm以下，更加优选为0.1～1.2nm，进一步优选为0.2～1nm。如上述那样，膜厚为在凹凸的谷部处的测定值。在一张硅基板的面内，凹凸的谷部处的成膜厚度、等离子体处理时的膜厚变化量存在偏差时，将基板的面内中央部的d1-d0定义为膜厚变化量。在一个批次对多个硅基板进行等离子体处理的情况下的膜厚变化量用各硅基板1L、1C、1R的面内中央部处的d1-d0的平均值进行定义。等离子体处理时的成膜速率根据d1-d0和等离子体处理时间计算。
膜厚变化量d1-d0相对于等离子体处理前的膜厚d0之比(d1-d0)/d1优选为大于0且在0.2以下，更加优选为0.01～0.15，进一步优选为0.03～0.1。膜厚变化过大时，存在膜质变化变大，对基于本征硅的硅基板的钝化效果下降的情况。
在本发明中，通过等离子体处理在硅基板的纹理的谷部形成薄膜129L、129C、129R。也可以通过等离子体处理，在纹理的中腹部和顶部也形成薄膜，硅基板上的整体的膜厚变大。等离子体处理时的纹理的中腹部和顶部处的成膜速率与谷部处的成膜速率相等，但由于纹理的顶部易受等离子体蚀刻的影响，因此与谷部相比，存在等离子体处理时的成膜速率变小的趋势。也可以通过等离子体处理，在纹理的谷部膜厚变大，在顶部通过蚀刻而膜厚变小。从在硅基板表面的整体使膜厚均匀来提高特性的观点考虑，优选通过等离子体处理在纹理的顶部也形成薄膜，硅基板上整体的薄膜的膜厚变大。为了在纹理的顶部也形成薄膜，优选等离子体处理时的氢稀释倍率为1000倍以下，更加优选为800倍以下。等离子体处理时的纹理的谷部处的成膜速率优选为0.03nm/秒以上，更加优选为0.04nm/秒以上。
等离子体处理时间优选为3秒以上，更加优选为5秒以上，进一步优选为10秒以上。通过将等离子体处理时间设为上述范围，能够得到基于氢等离子体的钝化效果，能够期待太阳能电池的特性的提高。即使过度加长等离子体处理时间也无法期待钝化效果的进一步提高，而存在膜厚分布变大的情况。因此，等离子体处理时间优选为140秒以下，更加优选为100秒以下，进一步优选为60秒以下。
如前述那样，为了提高作为硅基板1表面的钝化层的作用，本征硅系薄膜12的成膜初期部分优选为非晶。另外，若在本征硅系薄膜含有微晶，则存在产生于微晶的表面、内部的缺陷变成载流子再结合中心，由于载流子寿命的下降而太阳能电池的转换特性(特别是开路电压)下降的趋势。因此，优选等离子体处理时形成的薄膜129L、129C、129R也为非晶膜。另外，若在等离子体处理氛围中B、P等导电型确定杂质，则存在导电型确定杂质混入薄膜，导致特性下降的情况。因此，通过等离子体处理形成的薄膜129L、129C、129R优选为本征非晶硅系材料，特别优选为本征非晶硅。
存在若一边对SiH4等含硅气体导入100倍左右的氢一边实施等离子体CVD成膜则形成微晶硅的情况。另一方面，为了形成微晶硅，需要产生晶核。在成膜厚度较小时，即使是高氢稀释倍率也不产生晶核，而易产生非晶硅。特别是，若膜厚不足2nm，则几乎不产生结晶化，而形成非晶硅膜。以150倍以上的氢稀释倍率进行等离子体处理时，由于等离子体蚀刻的影响成膜速率极小，容易进行膜厚的控制。因此，在等离子体处理中，能够以不产生微晶硅的方式控制膜厚变化量，来抑制微晶的生成。
如上述那样，对形成本征硅系层后的硅基板进行等离子体处理。也可以在通过等离子体CVD形成本征硅系层后，不取出基板而在同一CVD腔室内进行等离子体处理。该情况下，可以连续进行本征硅系层的形成与等离子体处理，也可以暂时停止等离子体放电。在连续进行本征硅系层的形成与等离子体处理时，为了降低腔室内的含硅气体浓度，也可以在持续等离子体放电的状态下停止原料气体的供给。优选本征硅系层形成后暂时停止等离子体放电时，在等离子体放电停止的状态下实施腔室内的气体置换，降低腔室内的原料气体(含硅气体)的浓度，并在腔室内变成以氢为主要成分的气体氛围后重新开始放电，来开始等离子体处理。
[成膜和等离子体处理的变形例]
在图3中示出了通过1次CVD成膜而在硅基板上形成膜厚d0的本征硅系层的方式，但也可以将本征硅系层分割成多个子层而形成。形成多个子层时，在形成任一个子层后且在形成下一层前，实施上述的等离子体处理。也可以在形成各子层之后每次实施等离子体处理。
例如，如图4所示，也可以将第一子层和第二子层两层成膜，在各子层成膜后实施等离子体处理。在图4所示的方式中，首先，在多个硅基板1L、1C、1R的主面上分别形成第一子层121L、121C、121R(图4的(A))。之后，通过第一子层121L、121C、121R的表面的等离子体处理形成薄膜，第一子层的膜厚变大(图4的(B))。在等离子体处理后的第一子层121L、121C、121R上形成第二子层122L、122C、122R(图4的(C))。通过第二子层122L、122C、122R的表面的等离子体处理形成薄膜，第二子层的膜厚变大(图4的(D))。
第一子层和第二子层能够通过与上述的本征硅系层的成膜同样的成膜条件形成。在向硅基板1L、1C、1R上形成第一子层1210L、1210C、1210R后，且在形成第二子层1220L、1220C、1220R前进行等离子体处理(以下，有时记载为“中间等离子体处理”)，由此除了膜质提高以外，本征硅系薄膜12与硅基板1的界面的钝化效果也提高。
认为基于等离子体处理的开路电压的提高是由于暴露于氢等离子体而带来的膜质改善(因向膜中的氢导入而产生的悬空键的终端等)和界面特性的改善。
通过在第一子层1210L、1210C、1210R的成膜后，且在第二子层1220L、1220C、1220R的成膜前进行中间等离子体处理，能够隔着第一子层1210L、1210C、1210R对硅基板1L、1C、1R的表面也带来基于氢等离子体的钝化效果。
第一子层1210L、1210C、1210R作为减少对硅基板表面的等离子体损伤的保护层而发挥作用。存在如下趋势：通过在将第一子层成膜后进行中间等离子体处理，从而抑制对硅基板1L、1C、1R的等离子体损伤，并且通过硅基板表面的钝化效果、硅基板表面的缺陷减少效果，能够提高太阳能电池的转换特性。
形成第一子层后进行中间等离子体处理时，从兼备对基板的等离子体损伤的降低和基板表面的钝化效果的观点考虑，设置于中间等离子体处理前的纹理的谷部的第一子层的膜厚优选为1～6nm，更加优选为1.5～5nm，进一步优选为2～4nm。另外，若第一子层的膜厚为该范围，则易遍及第一子层的整个膜厚方向地，得到基于等离子体处理的膜质改善效果。
沿膜厚方向分割成多个子层并层叠时，能够不受本征硅系薄膜12的整体设定膜厚影响而将第一子层的膜厚设定为上述范围。另外，由于能够将各个子层的膜厚设定得较小，因此易遍及子层的整个膜厚方向地得到基于氢等离子体的膜质改善效果。
设置多个子层时，除第一子层以外的子层的成膜厚度也优选为6nm以下，更加优选为5nm以下，进一步优选为4nm以下。通过减小各子层的成膜厚度，能够使基于氢等离子体的膜质改善效果遍及子层的整个膜厚方向。各个子层的成膜厚度优选为1nm以上，更加优选为1.5nm以上，进一步优选为2nm以上。若各子层的成膜厚度过小，则易产生覆盖不良。另外，各子层的成膜厚度过小时，需要增加用于使本征硅系薄膜12为规定的膜厚所需的子层的层叠数，存在生产效率降低的趋势。若与硅基板相接而设置的第一子层的成膜厚度为上述范围，则通过向第一子层的表面的等离子体处理，能够对硅基板1的表面也带来基于氢等离子体的钝化效果，并且能够减少对硅表面的等离子体损伤。
由于通过等离子体处理形成薄膜，因此等离子体处理后的第一子层121L、121C、121R的膜厚大于等离子体处理前的第一子层1210L、1210C、1210R的膜厚。如上述那样，随着连续成膜批次数的增加产生了等离子体强度的面内分布时，也由于等离子体蚀刻量与基于CVD的成膜量相平衡，因此能够抑制批次内、批次间的膜厚的偏差。
向第一子层的等离子体处理后，形成第二子层1220L、1220C、1220R(图4的(C))。之后，如图4的(D)所示，通过对第二子层实施等离子体处理，除了对硅系层的基于钝化效果的膜质改善以外，还可期待与形成于第二子层122L、122C、122R上的导电型硅系薄膜15的界面接合的提高。
本征硅系薄膜也可以通过3个以上的子层的层叠而形成。若子层的层叠数n(n为2以上的整数)过大，则存在因本征硅系薄膜的膜厚增加而串联电阻增大，太阳能电池的填充因子降低的情况。另外，若子层的层叠数n较大，则太阳能电池的生产效率降低。因此，n优选为2～4，更加优选为2～3，特别优选为n＝2。
本征硅系薄膜在从硅基板侧开始依次分割成从第一子层到第n子层这n个层的子层而形成时，在形成从第一子层到第n子层中的任一个后，一边向腔室内导入含硅气体和氢一边实施等离子体处理。优选在等离子体处理后的子层的表面形成薄膜。
n为3以上时，可以仅对一个子层实施等离子体处理，也可以对多个子层实施等离子体处理。例如，n＝3时，可以在将第一子层成膜后实施中间等离子体处理，在第二子层的成膜后不进行氢等离子体处理而将第三子层成膜，在第三子层的表面实施等离子体处理。另外，也可以在第一子层形成后、第二子层形成后、以及第三子层形成后分别实施等离子体处理。针对各子层的等离子体处理的条件可以相同也可以不同。
n为3以上时，也优选对第一子层的表面进行中间等离子体处理。如上述那样，存在如下趋势：通过对成为硅基板1的第一子层的表面进行中间等离子体处理，能够提高硅基板表面的钝化效果、硅基板表面的缺陷减少效果。
[导电型硅系薄膜]
在实施了等离子体处理的本征硅系薄膜12上形成p型硅系薄膜作为导电型硅系薄膜15。存在如下趋势：通过与对界面进行等离子体处理后的本征硅系薄膜相接地设置导电型硅系薄膜，界面接合变得良好，转换特性提高。导电型硅系薄膜的膜厚优选为3nm～20nm的范围。
可以在实施等离子体处理后，不从CVD腔室中取出基板地在同一CVD腔室内形成p型硅系薄膜15。通过将向硅基板上的本征硅系薄膜和导电型硅系薄膜的形成在同一CVD腔室内连续实施，能够将工序简化，提高太阳能电池的生产效率。若在同一CVD腔室内形成导电型硅系薄膜和本征硅系薄膜，则有时滞留于腔室内的掺杂剂被引入到本征硅系薄膜的膜中，但在本征硅系薄膜的厚度为3nm以上时，由于杂质不扩散至硅基板，因此对硅基板表面的钝化效果造成的影响小。
以上，以在硅基板1上形成本征硅系薄膜12和p型硅系薄膜15的情况(p层侧的硅系薄膜的形成)为例进行了说明，但在本发明的制造方法中，只要p层侧的硅系薄膜的形成和n层侧的硅系薄膜的形成中的至少任一者通过上述方法实施即可。特别是，通过利用上述方法实施p层侧的硅系薄膜的形成，发现太阳能电池的转换特性显著提高。另外，通过利用上述方法形成p层侧和n层侧的硅系薄膜这两者，能够期待转换特性的进一步的提高效果。
[透明导电层]
在导电型硅系薄膜15、25上形成透明导电层17、27。透明导电层为导电性氧化物层。作为导电性氧化物，例如，可以单独或混合使用氧化锌、氧化铟、氧化锡等。可以在导电性氧化物中添加导电性掺杂剂。例如，作为添加于氧化锌的掺杂剂，可举出铝、镓、硼、硅、碳等。作为添加于氧化铟的掺杂剂，可举出锌、锡、钛、钨、钼、硅等。作为添加于氧化锡的掺杂剂，可举出氟等。透明导电层可以以单膜的形式形成，也可以形成多个层。
从透明性和导电性的观点考虑，透明导电层17、27的膜厚优选为10nm以上且140nm以下。透明导电层只要具有向集电极输送载流子所需的导电性即可。若透明导电层的膜厚过大，则存在因透明导电层的光吸收而透射率减少，成为使太阳能电池的转换特性降低的原因。
作为透明导电层的成膜方法，优选溅射法等物理气相沉积法、利用有机金属化合物与氧或水的反应的化学气相沉积(MOCVD)等。在任一成膜方法中，均可以将热量、等离子体放电等的能量用于成膜。
[集电极]
在透明导电层17、27上形成集电极19、29。作为集电极的材料，使用银、铜、金、铝、锡等金属。受光面侧的集电极形成为图案状。背面侧的集电极可以形成于透明导电层上的整个面，也可以形成为图案状。图案状的集电极可以通过导电性糊料的涂覆、镀覆等而形成。作为在透明导电层上的导电性糊料的涂覆方法，可举出喷墨法、丝网等的印刷法、喷雾法等。
[模块化]
晶体硅系太阳能电池在供于实用时，优选进行模块化。太阳能电池的模块化可以通过适当的方法进行。例如，通过将引线等互连器连接到集电极，形成串联或并联地连接有多个太阳能电池的太阳能电池串。通过在太阳能电池或太阳能电池串中连接用于与外部线路电连接的配线，并利用密封材料和玻璃板等进行密封，由此得到太阳能电池模块。
在串联和/或并联地连接有多个单元的太阳能电池模块中，模块效率被特性最低的单元的特性控制。如上所述，根据本发明的制造方法，得到转换特性优异且批次内、批次间的转换特性的偏差少的晶体硅系太阳能电池。将通过本发明的制造方法得到的多个单元模块化时，单元间的电压、电流的偏差小，因此能够较高地维持模块效率。
实施例
以下，根据实施例对本发明进行具体的说明，但本发明不限定于以下的实施例。在以下的例子中，形成有纹理的硅基板上的薄膜的膜厚通过截面的透射型电子显微镜(TEM)观察而求出。将与纹理的斜面垂直的方向设为膜厚方向，从TEM观察像读取出纹理的谷部处的膜厚。
[成膜实验例：基于等离子体处理的成膜速率的评价]
(在硅基板上的纹理的形成)
将入射面的面取向为(100)、厚度为200μm的6英寸n型单晶硅片在丙酮中清洗后，在2重量％的HF水溶液中浸渍3分钟而除去表面的氧化硅膜，利用超纯水进行冲洗。将洗浄后的硅基板在70℃的5/15重量％的KOH/异丙醇水溶液中浸渍15分钟后，利用超纯水进行冲洗，得到(111)面露出的形成有金字塔形状的纹理的单晶硅基板。
(本征硅层的成膜)
在可载置25张(5行，5列)硅基板的成膜托盘(托盘面积：0.93m2，成膜面的面积：0.67m2)上的面内中央部(3，3位址)分别载置形成有纹理的硅基板。将载置有硅基板的托盘导入到CVD腔室内，在基板温度150℃、压力120Pa、H2/SiH4流量比为10/3、功率密度11mW/cm2的条件(以下，将该条件记载为“标准成膜条件”)下，进行30秒成膜，形成纹理的谷部处的膜厚约为5nm的本征硅层。
(等离子体处理)
在将本征硅层成膜后暂时停止等离子体放电，以表1的“等离子体处理条件1”所示的H2/SiH4流量比将H2和SiH4向CVD腔室导入，进行气体置换。进行30秒气体置换后，再开始等离子体放电，以表1的“等离子体处理条件1”所示的H2/SiH4流量比、功率密度、压力以及基板温度实施30秒等离子体处理。
与上述同样地，形成纹理的谷部处的膜厚约5nm的本征硅层，将气体置换时及等离子体处理时的H2/SiH4流量比和等离子体处理时的功率密度像表1所示的等离子体处理条件2～10那样进行变更，来实施气体置换和30秒的等离子体处理。此外，H2/SiH4流量比∞表示未导入SiH4而仅导入H2来进行气体置换和等离子体处理(氢等离子体蚀刻)。
＜评价结果＞
表1示出“标准成膜条件”和“等离子体处理条件1～10”中的氢稀释倍率(H2/SiH4流量比)、功率密度、压力、基板温度、以及成膜速率。成膜速率通过将在3处测定等离子体处理前的基板的中央附近处的纹理的谷部的薄膜的膜厚d0而得的平均值与在3处测定等离子体处理后的基板的中央附近处的纹理的谷部的薄膜的膜厚d1而得的平均值之差作为膜厚变化量d1-d0，并将膜厚变化量除以等离子体处理时间而算出。
[表1]
Figure BDA0002333370490000181
如表1所示，在等离子体处理条件8和等离子体处理条件10的等离子体处理(氢等离子体蚀刻)中，蚀刻速率较大，与此相对，除H2以外导入SiH4而蚀刻速率变小，在等离子体功率密度为100mW/cm2时，若氢稀释倍率为2000倍以下，则成膜速率变成正(成膜模式)。另外，根据等离子体处理时的功率密度100mW/cm2的情况(实验例1)与30mW/cm2的情况(实验例5)的对比，可知等离子体处理时的功率密度越大，成膜速率越小(蚀刻速度变大)。根据这些结果，可知通过调整等离子体处理时的H2/SiH4流量比和等离子体功率密度，能够任意调整等离子体处理中的成膜速率。
[成膜实验例：批次间和批次内的膜厚偏差的评价]
＜实验例1＞
(第1批次的成膜)
在可载置25张(5行，5列)硅基板的成膜托盘(托盘面积：0.93m2，成膜面的面积：0.67m2)上的面内中央部(3，3位址)和端部(1，1位址)分别载置形成有纹理的硅基板。将载置有硅基板的托盘导入到CVD腔室内，在标准成膜条件下进行11秒成膜，形成膜厚约2.5nm的本征硅层(第一子层)。
将第一子层成膜后，暂时停止等离子体放电，以H2/SiH4流量比2000/1将H2和SiH4向CVD腔室导入，进行气体置换。进行30秒气体置换后，再开始等离子体放电，在等离子体处理条件1下进行20秒的等离子体处理。暂时停止等离子体放电，以H2/SiH4流量比为10/3的方式将SiH4向CVD腔室导入来进行气体置换后，再开始等离子体放电，在标准成膜条件下进行11秒成膜，在等离子体处理后的第一子层上形成膜厚约2.5nm的本征硅层(第二子层)。
在形成第二子层后，暂时停止等离子体放电，以H2/SiH4流量比2000/1将H2和SiH4向CVD腔室导入，进行约30秒气体置换。然后，再开始等离子体放电，在等离子体处理条件1下进行20秒的等离子体处理。等离子体处理时的SiH4气体的供给量与向第一子层的等离子体处理同样地，以H2/SiH4流量比为2000/1的方式进行调整。
在对第二子层的表面进行了等离子体处理的本征硅薄膜上，在基板温度150℃、压力60Pa、含B2H6的H2/SiH4的流量比为3/1、功率密度11mW/cm2的条件下，形成膜厚约4nm的p型硅薄膜。作为含B2H6的H2，使用由H2将B2H6浓度稀释为5000ppm而得的混合气体。
(第2～9批次的成膜)
第1批次的成膜结束后，将成膜托盘从CVD装置取出，在成膜托盘上的面内中央部和端部分别载置另一硅基板，进行第2批次的成膜。在第2批次的成膜中，与第1批次同样地进行约2.5nm的第一子层的形成、向第一子层的等离子体处理、约2.5nm的第二子层的形成、向第二子层的等离子体处理及p型硅薄膜的形成这一系列操作。重复上述一系列操作，进行成膜直到第9批次。
(第10批次的成膜和膜厚测定)
在第10批次中，与第1～9批次同样地进行第一子层的形成、向第一子层的等离子体处理、第二子层的形成、以及向第二子层的等离子体处理之后，将成膜托盘从CVD装置取出。测定分别载置于托盘的中央部和端部的硅基板的中央附近处的纹理谷部的本征硅薄膜的膜厚，将3处的平均值设为等离子体处理后的膜厚d1。
(第11～第998批次的成膜)
在与第1～9批次相同的条件下重复一系列操作，进行第11～第998批次的成膜。
(第999，1000批次的成膜和膜厚测定)
在第999批次的成膜中，进行第一子层的形成、向第一子层的等离子体处理、以及第二子层的形成后，将成膜托盘从CVD装置取出并在3处测定硅基板的中央附近处的纹理谷部的薄膜的膜厚，将3处的平均值设为等离子体处理前的膜厚d0。在第1000批次的成膜中，与第10批次同样地，进行第一子层的形成、向第一子层的等离子体处理、第二子层的形成、以及向第二子层的等离子体处理后，将成膜托盘从CVD装置取出并在3处测定硅基板的中央附近处的纹理谷部的薄膜的膜厚，将3处的平均值设为等离子体处理后的膜厚d1。
＜实验例2～4、比较实验例1～4＞
以H2/SiH4流量比分别为1000/1(实验例2、等离子体处理条件3)、500/1(实验例3、等离子体处理条件4)、200/1(实验例4、等离子体处理条件5)、100/1(比较实验例1、等离子体处理条件6)、50/1(比较实验例2、等离子体处理条件7)、3000/1(比较实验例3、等离子体处理条件1)的方式，变更等离子体处理前的气体置换和等离子体处理中的SiH4的导入量。在比较实验例4(等离子体处理条件8)中，不导入SiH4，而仅导入氢来实施向第一子层和第二子层的等离子体处理(氢等离子体蚀刻)。在这些实验例中，以等离子体处理后的膜厚d1变成与实验例1相等的方式，调整基于标准成膜条件的本征硅层的成膜时间。
除将成膜时间和等离子体处理时的SiH4导入量像上述那样变更以外，与实验例1同样地，重复在硅基板上的成膜和等离子体处理，测定第10批次的等离子体处理后的膜厚d1、第999批次的等离子体处理前的膜厚d0、以及第1000批次的等离子体处理后的膜厚d1。
＜实验例5＞
除变更为等离子体处理条件9(功率密度30mW/cm2)来实施等离子体处理，以等离子体处理后的膜厚d1变得相等的方式调整本征硅层的成膜时间以外，与实验例1同样地，重复向硅基板上的成膜和等离子体处理，测定第10批次的等离子体处理后的膜厚d1、第999批次的等离子体处理前的膜厚d0、以及第1000批次的等离子体处理后的膜厚d1。
＜比较实验例5＞
除变更为等离子体处理条件10(功率密度30mW/cm2)来实施等离子体处理，以等离子体处理后的膜厚d1变得相等的方式调整成膜时间以外，与比较实验例4同样地，重复向硅基板上的成膜和等离子体处理，测定第10批次的等离子体处理后的膜厚d1、第999批次的等离子体处理前的膜厚d0、以及第1000批次的等离子体处理后的膜厚d1。
＜比较实验例6＞
在标准成膜条件下进行25秒的成膜，形成膜厚约4nm的本征硅层。之后，不进行等离子体处理，而在本征硅层上形成p型硅薄膜。重复上述一系列操作，测定第10批次和第1000批次的本征硅薄膜的膜厚。
在表2中示出实验例和比较实验例的等离子体处理的条件以及膜厚测定结果。批次内膜厚偏差是将在托盘端部进行了成膜和等离子体处理的基板上的本征硅薄膜的膜厚d1与在托盘中央部进行了成膜和等离子体处理的基板上的本征硅薄膜的膜厚d1之差用百分率表示的值。批次间膜厚偏差是将第10批次的等离子体处理后的膜厚d1与第1000批次的等离子体处理后的膜厚d1之差用百分率表示的值。
[表2]
在不导入SiH4而仅导入H2来进行等离子体处理的比较实验例4、比较实验例5、以及将等离子体处理时的H2/SiH4流量比设为3000/1的比较实验例3中，可知配置于托盘中央部的基板上的薄膜的膜厚的批次间偏差(第10批次与第1000批次的平均值之差)显著大。另外，在这些比较实验例中，第1000批次的批次内的膜厚偏差也显著变大。
在将等离子体处理时的H2/SiH4流量比设为200/1～2000/1的实验例1～4中，在第1000批次中，批次内膜厚偏差也为1％左右，或在其以下。在使SiH4流量进一步增加的比较实验例1、2中，第1000批次的批次内的膜厚偏差变大。
在比较实验例中，因为第999批次的膜厚d0的批次内膜厚偏差小，所以认为基于等离子体处理的成膜量(蚀刻量)的偏差是膜厚偏差的原因。在实验例中，可知通过调整等离子体处理时的SiH4导入量(氢稀释倍率)，来以成膜模式实施等离子体处理，即使连续成膜批次数增加时，也能抑制基于等离子体处理的成膜量的偏差，能够减小等离子体处理后的本征硅薄膜的膜厚的批次内偏差和批次间偏差。
[太阳能电池的制作例]
在以下的实施例和比较例中，在与上述实验例和比较实验例同样的条件下进行成膜和等离子体处理后，制作太阳能电池来评价发电特性。
＜实施例1＞
(p层侧的CVD成膜)
在可载置25张(5行，5列)硅基板的成膜托盘上的面内中央部(3，3位址)和端部(1，1位址)分别载置形成有纹理的硅基板。将载置有硅基板的托盘导入到CVD腔室内，在与上述实验例1同样的条件下，在硅基板上进行标准成膜条件下的约2.5nm的第一子层的形成、向第一子层的等离子体处理、约2.5nm的第二子层的形成、向第二子层的等离子体处理、以及p型硅薄膜的形成。更换托盘，在同样的条件下实施1000批次的成膜。
(太阳能电池的制作)
从在p层侧进行了硅薄膜的形成的基板中抽出2张第10批次和2张第1000批次共计4张基板，制作异质结太阳能电池。在标准成膜条件下在硅基板的硅薄膜非形成面(背面侧)形成膜厚6nm的本征硅薄膜，在基板温度150℃、压力60Pa、含PH3的H2/SiH4的流量比为3/1、功率密度11mW/cm2的条件下在其上形成膜厚约4nm的n型非晶硅薄膜。作为含PH3的H2，使用由H2将PH3浓度稀释为5000ppm的混合气体。
在n型硅薄膜上和p型硅薄膜上分别将膜厚80nm的ITO透明导电膜成膜。透明导电膜使用氧化锡含量5重量％的ITO烧结靶，在基板温度150℃、氩/氧流量：50sccm/1sccm、压力0.2Pa、功率密度0.5W/cm2的条件下通过溅射法而成膜。通过丝网印刷在透明导电层上将银糊料印刷成梳子形，以150℃加热1小时，得到评价用太阳能电池。
＜实施例2～5、比较例1～6＞
将p层侧的硅薄膜的CVD成膜条件和等离子体处理条件变更为与实验例2～5和比较实验例1～6同样的条件。除此以外，与实施例1同样地实施1000批次的成膜，使用第10批次和第1000批次的基板制作评价用太阳能电池。
＜评价结果＞
在试样温度25℃，AM1.5、100mW/cm2的光照射下，测定各实施例和比较例中得到的评价用太阳能电池的输出特性。在表3中，开路电压(Voc)、短路电流(Isc)、填充因子(FF)以及最大输出(Pmax)由将比较例6的第10批次的单元(在托盘端部进行了成膜的单元)的值设为1而得的相对值表示。表3中的“差异”为同一批次内的端部与中央部的差异，ΔPmax为第10批次的单元与第1000批次的单元的Pmax的差。
[表3]
对各实施例和比较例的第10批次的单元进行观察时，实施了等离子体处理的实施例1～5以及比较例1～5与未进行等离子体处理的比较例6相比，Pmax高，发现基于等离子体处理的转换特性的提高效果。特别是，一边对SiH4导入200倍以上的H2一边以100mW/cm2的等离子体功率进行向第一子层的中间等离子体处理和向第二子层的等离子体处理的实施例1～4和比较例3、4中，发现转换效率显著提高。在实施例1～4中，同一批次内的端部的单元与中央部的单元的Pmax之差不足1％，未发现同一批次内的转换效率的较大的差异。
等离子体处理时仅导入H2的比较例4、5中，虽然第10批次的单元的转换效率高，但第1000批次的单元的转换特性的降低显著。特别是可知中央部的单元的ΔPmax大，批次内和批次间的特性的偏差大。即，可知虽然能够通过氢等离子体蚀刻提高成膜初期批次的单元的特性，但随着连续成膜批次数的增加，单元的特性降低，批次内的特性偏差也变大。在等离子体处理时的H2/SiH4流量比为3000/1的比较例3中，也与比较例4、5同样地，批次内和批次间的特性偏差大。
可知将等离子体处理时的H2/SiH4流量比设为200/1～2000/1的实施例1～5中，第1000批次的单元也维持高的转换特性，批次内的特性偏差也小。特别是，H2/SiH4流量比1/1000的实施例2、H2/SiH4流量比1/50的实施例3、以及H2/SiH4流量比1/200的实施例显示了高的转换特性。
将表2的膜厚评价结果与表3的转换特性的评价结果进行对比时，可知各实验例和比较实验例的膜厚偏差(表2)、与各实施例和比较例的太阳能电池的特性偏差(表3)具有高的相关性。即，可知在比较例中，随着连续成膜批次数的增加膜厚偏差变大，与此同时产生特性偏差。另一方面，可知在实施例中维持基于等离子体处理的钝化效果，并且批次内和批次间的本征硅薄膜的膜厚的分布减少，因此即使在连续成膜批次数增加的情况下，也能够维持基于等离子体处理的转换特性提高效果。
与比较例4、5相比，等离子体处理时的SiH4导入量多的(氢稀释倍率小)比较例1和比较例2的第1000批次的膜厚偏差小，转换特性的偏差也小。但是，在第10批次和第1000批次的任一个中，转换特性均低，基于等离子体处理的特性提高效果不充分。认为这是因等离子体处理的成膜速率大，向硅薄膜(子层)的内部的氢等离子体的浸透相比，优先产生硅薄膜的成膜，因此基于氢等离子体的钝化效果低所致的Voc的提高不充分。另外，认为由于等离子体处理时的成膜速率大，高氢浓度的界面层以有意的膜厚形成而易生成微晶硅也是阻碍转换特性的提高的要因。
将等离子体处理时的功率密度设为30mW/cm2的实施例5示出了第1000批次的膜厚偏差小，高于比较例1、2的转换特性。另一方面，可知与实施例1相比，实施例5的转换特性低。认为这是由于等离子体处理时的功率密度低，基于氢等离子体的钝化效果小。
根据以上的结果，可知通过适当调整等离子体处理时的含硅气体导入量(氢稀释倍率)和等离子体功率密度，可得到转换效率优异的太阳能电池。另外，可知在氢等离子体蚀刻中，随着硅系薄膜的连续成膜批次数的增加而产生转换特性的偏差，与此相对，通过以形成非晶硅的方式导入少量的含硅气体来实施等离子体处理，能够降低批次内和批次间的单元特性的偏差。

Claims (16)

1.一种晶体硅系太阳能电池的制造方法，所述晶体硅系太阳能电池在导电型单晶硅基板的第一主面上依次具有本征硅系薄膜和导电型硅系薄膜，其中，
所述导电型单晶硅基板具有第一主面的金字塔形状的纹理，
在将本征硅系层设置在导电型单晶硅基板上的多个基板被配置于CVD腔室内的状态下，一边向CVD腔室内导入氢气和含硅气体，一边进行将所述本征硅系层的表面暴露于氢等离子体的等离子体处理，
所述等离子体处理时朝向CVD腔室内的氢导入量为含硅气体导入量的150～2500倍，通过所述等离子体处理，在纹理的谷部的本征硅系层上形成薄膜，从而形成本征硅系薄膜。
2.根据权利要求1所述的晶体硅系太阳能电池的制造方法，其中，
通过所述等离子体处理形成的所述薄膜为本征非晶硅。
3.根据权利要求1或2所述的晶体硅系太阳能电池的制造方法，其中，
所述等离子体处理时的功率密度为55～1000mW/cm2。
4.根据权利要求1～3中的任一项所述的晶体硅系太阳能电池的制造方法，其中，
所述等离子体处理时的功率密度、与氢气的导入量相对于含硅气体导入量之比的乘积为15000～150000mW/cm2。
5.根据权利要求1～4中的任一项所述的晶体硅系太阳能电池的制造方法，其中，
在纹理的谷部，所述等离子体处理后的本征硅系薄膜的膜厚d1与等离子体处理前的本征硅系层的膜厚d0之差d1-d0为1.5nm以下。
6.根据权利要求5所述的晶体硅系太阳能电池的制造方法，其中，
(d1-d0)/d1为大于0且在0.2以下。
7.根据权利要求1～6中的任一项所述的晶体硅系太阳能电池的制造方法，其中，
在所述等离子体处理中，纹理的谷部处的所述薄膜的成膜速率为0.1nm/秒以下。
8.根据权利要求1～7中的任一项所述的晶体硅系太阳能电池的制造方法，其中，
在所述等离子体处理中，在纹理的顶部也形成薄膜。
9.根据权利要求1～8中的任一项所述的晶体硅系太阳能电池的制造方法，其中，
在所述等离子体处理前，一边向CVD腔室内导入含硅气体，一边通过等离子体CVD在导电型单晶硅基板的表面形成所述本征硅系层，
本征硅系层形成时朝向CVD腔室内的氢的导入量不足含硅气体导入量的50倍。
10.根据权利要求1～9中的任一项所述的晶体硅系太阳能电池的制造方法，其中，
所述本征硅系层的形成与所述等离子体处理在同一CVD腔室内实施。
11.根据权利要求1～10中的任一项所述的晶体硅系太阳能电池的制造方法，其中，
所述本征硅系薄膜从导电型单晶硅基板侧开始依次具备从第一子层到第n子层的n层子层，
n为2以上的整数，
从第一子层到第n子层分别为本征非晶硅系层，
在形成从第一子层到第n子层的任一个后，实施所述等离子体处理。
12.根据权利要求11所述的晶体硅系太阳能电池的制造方法，其中，
在形成所述第一子层后实施所述等离子体处理。
13.根据权利要求11所述的晶体硅系太阳能电池的制造方法，其中，所述第一子层以1～6nm的膜厚形成。
14.根据权利要求11～13中的任一项所述的晶体硅系太阳能电池的制造方法，其中，
在形成所述第n子层后实施所述等离子体处理。
15.根据权利要求11～14中的任一项所述的晶体硅系太阳能电池的制造方法，其中，
n＝2。
16.根据权利要求11～15中的任一项所述的晶体硅系太阳能电池的制造方法，其中，
所述子层分别以1～6nm的膜厚形成。
CN201880042331.8A 2017-06-28 2018-06-25 光电转换装置的制造方法 Pending CN110809827A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-126782 2017-06-28
JP2017126782 2017-06-28
PCT/JP2018/024009 WO2019004126A1 (ja) 2017-06-28 2018-06-25 光電変換装置の製造方法

Publications (1)

Publication Number Publication Date
CN110809827A true CN110809827A (zh) 2020-02-18

Family

ID=64741573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880042331.8A Pending CN110809827A (zh) 2017-06-28 2018-06-25 光电转换装置的制造方法

Country Status (6)

Country Link
US (1) US11069828B2 (zh)
EP (1) EP3648180B1 (zh)
JP (1) JP6842541B2 (zh)
CN (1) CN110809827A (zh)
TW (1) TWI790245B (zh)
WO (1) WO2019004126A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312859A (zh) * 2020-03-03 2020-06-19 中国科学院上海微系统与信息技术研究所 一种重掺杂型硅基薄膜的制备方法和由此得到的薄膜及其应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102187471A (zh) * 2008-10-14 2011-09-14 株式会社钟化 硅系薄膜太阳能电池及其制造方法
CN103119727A (zh) * 2010-10-01 2013-05-22 株式会社钟化 光电转换装置的制造方法
CN108475707A (zh) * 2015-12-24 2018-08-31 株式会社钟化 光电转换装置的制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5635408A (en) * 1994-04-28 1997-06-03 Canon Kabushiki Kaisha Method of producing a semiconductor device
EP1005095B1 (en) 1997-03-21 2003-02-19 Sanyo Electric Co., Ltd. Method of manufacturing a photovoltaic element
JP3490964B2 (ja) 2000-09-05 2004-01-26 三洋電機株式会社 光起電力装置
WO2012085155A2 (en) 2010-12-22 2012-06-28 Imec Method for heterojunction interface passivation
TW201324818A (zh) * 2011-10-21 2013-06-16 Applied Materials Inc 製造矽異質接面太陽能電池之方法與設備
JP5252066B2 (ja) * 2011-12-20 2013-07-31 住友金属鉱山株式会社 透明導電膜積層体及びその製造方法、並びに薄膜太陽電池及びその製造方法
JP5854921B2 (ja) * 2012-05-10 2016-02-09 三菱電機株式会社 太陽電池製造装置および太陽電池の製造方法
JP2014049675A (ja) 2012-09-03 2014-03-17 Mitsubishi Electric Corp 太陽電池およびその製造方法
JP2014072406A (ja) * 2012-09-28 2014-04-21 Mitsubishi Electric Corp 太陽電池およびその製造方法、太陽電池モジュール
EP2980861B1 (en) * 2013-03-28 2020-01-08 Panasonic Intellectual Property Management Co., Ltd. Solar cell
WO2015147225A1 (ja) * 2014-03-26 2015-10-01 株式会社カネカ 太陽電池モジュールおよびその製造方法
CN107431099B (zh) 2015-03-24 2019-09-03 株式会社钟化 太阳能电池用结晶硅基板的制造方法、结晶硅系太阳能电池的制造方法及结晶硅系太阳能电池模块的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102187471A (zh) * 2008-10-14 2011-09-14 株式会社钟化 硅系薄膜太阳能电池及其制造方法
CN103119727A (zh) * 2010-10-01 2013-05-22 株式会社钟化 光电转换装置的制造方法
CN108475707A (zh) * 2015-12-24 2018-08-31 株式会社钟化 光电转换装置的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312859A (zh) * 2020-03-03 2020-06-19 中国科学院上海微系统与信息技术研究所 一种重掺杂型硅基薄膜的制备方法和由此得到的薄膜及其应用

Also Published As

Publication number Publication date
JPWO2019004126A1 (ja) 2020-04-23
TW201905234A (zh) 2019-02-01
EP3648180A4 (en) 2021-03-24
TWI790245B (zh) 2023-01-21
JP6842541B2 (ja) 2021-03-17
US11069828B2 (en) 2021-07-20
EP3648180B1 (en) 2023-10-11
EP3648180A1 (en) 2020-05-06
WO2019004126A1 (ja) 2019-01-03
US20200144440A1 (en) 2020-05-07

Similar Documents

Publication Publication Date Title
US9871161B2 (en) Method for making crystalline silicon-based solar cell, and method for making solar cell module
US8691613B2 (en) Method for manufacturing photoelectric conversion device
US20070023081A1 (en) Compositionally-graded photovoltaic device and fabrication method, and related articles
US20070023082A1 (en) Compositionally-graded back contact photovoltaic devices and methods of fabricating such devices
JP6909267B2 (ja) 光電変換装置の製造方法
WO2013128628A1 (ja) 光起電力装置
US10505065B2 (en) Method for manufacturing photoelectric conversion device
JP2014082285A (ja) 太陽電池およびその製造方法、太陽電池モジュール
WO2019163647A1 (ja) 太陽電池の製造方法
WO2010023991A1 (ja) 光電変換装置の製造方法、光電変換装置、及び光電変換装置の製造システム
JP2011096701A (ja) 結晶シリコン系太陽電池
TWI790245B (zh) 光電轉換裝置之製造方法
JPWO2011114551A1 (ja) 太陽電池及びその製造方法
CN112436063B (zh) 一种铸造单晶硅异质结太阳电池制备方法
TW202337041A (zh) 太陽能電池及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200218

RJ01 Rejection of invention patent application after publication