JPWO2019004126A1 - 光電変換装置の製造方法 - Google Patents

光電変換装置の製造方法 Download PDF

Info

Publication number
JPWO2019004126A1
JPWO2019004126A1 JP2019526888A JP2019526888A JPWO2019004126A1 JP WO2019004126 A1 JPWO2019004126 A1 JP WO2019004126A1 JP 2019526888 A JP2019526888 A JP 2019526888A JP 2019526888 A JP2019526888 A JP 2019526888A JP WO2019004126 A1 JPWO2019004126 A1 JP WO2019004126A1
Authority
JP
Japan
Prior art keywords
silicon
plasma treatment
film
layer
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019526888A
Other languages
English (en)
Other versions
JP6842541B2 (ja
Inventor
足立　大輔
大輔 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaneka Corp
Original Assignee
Kaneka Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kaneka Corp filed Critical Kaneka Corp
Publication of JPWO2019004126A1 publication Critical patent/JPWO2019004126A1/ja
Application granted granted Critical
Publication of JP6842541B2 publication Critical patent/JP6842541B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Sustainable Energy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Photovoltaic Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

導電型単結晶シリコン基板（１）の第一主面上に、真性シリコン系薄膜（１２）および導電型シリコン系薄膜（１５）をこの順に有する結晶シリコン系太陽電池（１００）の製造方法に関する。導電型単結晶シリコン基板上に真性シリコン系層を形成後、ＣＶＤチャンバ内に水素ガスおよびシリコン含有ガスを導入しながら、真性シリコン系層の表面を水素プラズマに暴露するプラズマ処理が行われる。プラズマ処理時のＣＶＤチャンバ内への水素導入量は、シリコン含有ガス導入量の１５０〜２５００倍であり、プラズマ処理により、テクスチャの谷部の真性シリコン系層上に薄膜が形成される。

Description

本発明は、単結晶シリコン基板表面にヘテロ接合を有する結晶シリコン系光電変換装置を製造する方法に関する。
変換効率の高い太陽電池として、単結晶シリコン基板の表面に非晶質シリコン薄膜を有するヘテロ接合太陽電池が知られている。ヘテロ接合太陽電池では、単結晶シリコン基板と導電型シリコン系薄膜との間に、真性シリコン層を挿入することにより、結晶シリコン基板表面に存在する欠陥（主にシリコンの未結合手）の水素による終端化等のパッシベーション効果が得られる。
単結晶シリコン基板上の真性シリコン系薄膜は、一般には、シラン（ＳｉＨ４）等のシリコン含有ガスを用いたプラズマＣＶＤにより製膜される。真性シリコン系薄膜は、光吸収や電気抵抗による発電ロスの原因ともなり得る。シリコン基板に対するパッシベーション効果を高めつつ、発電ロスを低減するために、ヘテロ接合太陽電池の真性シリコン系薄膜の形成方法に関するいくつかの試みが提案されている。
特許文献１では、結晶シリコン基板側から導電型シリコン系薄膜側に向けて真性シリコンの光学バンドギャップを広くすることにより光吸収を低減することが提案されている。具体的には、シランガスのみを用いたプラズマＣＶＤにより結晶シリコン基板上に膜厚４ｎｍの真性非晶質シリコン層を形成した後、その上にシランに対して２０倍の水素を導入しながら膜厚４ｎｍの真性非晶質シリコン層を形成することにより、導電型シリコン系薄膜側の真性非晶質シリコン層のバンドギャップを大きくしている。
特許文献２では、結晶シリコン基板上に、シランに対して６倍の水素を導入してプラズマＣＶＤにより膜厚１〜３ｎｍの真性非晶質シリコン層を形成した後、シランに対して１００倍の水素を導入して膜厚３ｎｍ以上の真性微結晶シリコン系層を形成する方法が開示されている。特許文献２では、真性非晶質シリコン層と導電型シリコン系薄膜との間に設けられる微結晶シリコン系層が、真性非晶質シリコン層から導電型シリコン系薄膜への水素の拡散、および導電型シリコン系薄膜から真性非晶質シリコン層へのドーパントの拡散を防止するブロック層として作用することが記載されている。
特許文献３では、結晶シリコン基板上に、膜厚１〜１０ｎｍの真性非晶質シリコン層を形成後に水素プラズマ処理を行い、その後さらに真性非晶質シリコン層を形成する方法が提案されている。真性非晶質シリコン層を形成後に水素プラズマ処理を行えば、シリコン層越しに結晶シリコン基板表面が水素プラズマに曝されるため、結晶シリコン基板表面へのプラズマダメージを抑制しつつ、基板表面に対するパッシベーション効果が得られる。特許文献４および特許文献５では、真性非晶質シリコン層の形成と水素プラズマ処理とを繰り返し行うことが提案されている。
特許文献５には、水素プラズマ処理によるパッシベーション効果に加え、真性非晶質シリコン層の形成時に、シラン等の原料ガスに対して２〜６倍の水素を導入しながらＣＶＤ製膜を行うことにより、パッシベーション効果が高められることが記載されている。
特開２００２−７６４０９号公報 特開２０１４−４９６７５号公報 ＷＯ２０１２／０４３１２４号パンフレット 特開２０１４−７２４０６号公報 ＷＯ２０１２／０８５１５５号パンフレット
特許文献３〜５に開示されているように、単結晶シリコン基板上に真性シリコン系層を形成後に水素プラズマ処理を行うことにより、界面の欠陥低減や、膜質改善によるヘテロ接合太陽電池の変換効率向上が期待できる。特に、水素プラズマ処理時のパワー密度を高めると、水素プラズマにより真性シリコン系層がエッチングされるとともに、膜質改善効果が向上する傾向がある。
結晶シリコン系太陽電池の量産の際には、製膜トレイ上に複数のシリコン基板を載置して、プラズマＣＶＤによるシリコン系層の製膜が行われるのが一般的である。シリコン系層の表面への水素プラズマ処理は、シリコン系層製膜用のＣＶＤチャンバ内に、製膜トレイをセットしたままの状態で実施できる。
製膜トレイ上に複数のシリコン基板を載置して、水素プラズマ処理を行うと、ＣＶＤチャンバ内でのシリコン基板の位置の相違により、変換特性の差、特に開放電圧（Ｖｏｃ）の差が生じる場合があることが本発明者らの検討により判明した。特に、ＣＶＤチャンバ内のメンテナンスを行わずに、製膜トレイを入れ替えながら複数バッチの製膜を連続で実施すると、連続製膜バッチ数の増加に伴って、チャンバ内でのシリコン基板の位置の違い（トレイ上の中央部に基板を載置して作製したセルとトレイ上の端部付近に基板を載置して作製したセル）によるセルの特性差が顕著となる傾向がみられた。
複数のセルを直列接続して太陽電池をモジュール化する場合、最も小さい電流値を示すセルの電流によりモジュールの電流が規定される。複数のセルを並列接続して太陽電池をモジュール化する場合、最も小さい電圧値を示すセルの電圧によりモジュールの電圧が規定される。すなわち、複数のセルを直列および／または並列に接続した太陽電池モジュールでは、最も特性の低いセルにモジュール効率が左右される。そのため、セル作製時のバッチ内やバッチ間でのセル特性のバラツキが大きいと、モジュール効率が大幅に低下する。
上記に鑑み、本発明は、真性シリコン系層の水素プラズマ処理により変換特性を高め、かつ連続製膜バッチ数が増加した場合でも、バッチ内およびバッチ間でのセル特性のバラツキを抑制可能であり、量産に適したヘテロ接合太陽電池の製造方法の提供を目的とする。
本発明は、導電型単結晶シリコン基板の一方の主面上に、真性シリコン系薄膜、および導電型シリコン系薄膜をこの順に有する結晶シリコン系太陽電池を製造する方法に関する。真性シリコン系層を製膜後に、シリコン系層の表面を水素プラズマに暴露するプラズマ処理が行われる。プラズマ処理時の雰囲気に少量のシリコン含有ガスが含まれることにより、連続製膜バッチ数が増加した場合でも、変換特性が高く、かつセル特性のバラツキを抑制できる。
本発明の結晶シリコン系太陽電池の製造方法では、表面にテクスチャを有する導電型単結晶シリコン基板上に真性シリコン系層が設けられた基板の複数がＣＶＤチャンバ内に配置された状態で、ＣＶＤチャンバ内に水素ガスおよびシリコン含有ガスを導入しながら、真性シリコン系層の表面を水素プラズマに暴露するプラズマ処理が行われる。プラズマ処理時のＣＶＤチャンバ内への水素導入量は、シリコン含有ガス導入量の１５０〜２５００倍である。
プラズマ処理により、テクスチャの谷部の真性シリコン系層上に薄膜が形成される。これに伴って、テクスチャの谷部におけるシリコン系薄膜は、プラズマ処理前よりも厚みが大きくなる。プラズマ処理により形成される薄膜は、真性非晶質シリコンであることが好ましい。
プラズマ処理時のパワー密度は、５５〜１０００ｍＷ／ｃｍ２が好ましい。プラズマ処理時のパワー密度と、シリコン含有ガス導入量に対する水素ガスの導入量の比との積は、１５０００〜１５００００ｍＷ／ｃｍ２が好ましい。
プラズマ処理における製膜レートは、０．１ｎｍ／秒以下が好ましい。プラズマ処理後の膜厚ｄ１とプラズマ処理前の膜厚ｄ０との差ｄ１−ｄ０は、１．５ｎｍ以下が好ましい。（ｄ１−ｄ０）/ｄ１は、０より大きく０．２以下が好ましい。
真性シリコン系層は、ＣＶＤチャンバ内にシリコン含有ガスを導入しながら、プラズマＣＶＤにより形成されることが好ましい。真性シリコン系層の形成には、シリコン含有ガスに加えて、水素がＣＶＤチャンバ内に導入されてもよい。真性シリコン系層形成時のＣＶＤチャンバ内への水素の導入量は、シリコン含有ガス導入量の５０倍未満が好ましい。
導電型単結晶シリコン基板と導電型シリコン系薄膜との間の真性シリコン系薄膜は、膜厚方向に複数のサブ層に分割して形成し、いずれかのサブ層の表面にプラズマ処理が施されたものでもよい。真性シリコン系薄膜が、導電型単結晶シリコン基板側から順に、第一サブ層から第ｎサブ層までのｎ層のサブ層に分割して形成される場合、いずれかのサブ層を形成後に、上記のプラズマ処理が実施される。導電型単結晶シリコン基板に接する第一サブ層を形成後、および導電型シリコン系薄膜に接する第ｎサブ層を形成後にプラズマ処理が実施されることが好ましい。
上記ｎは２以上の整数である。例えば、ｎ＝２の場合、真性シリコン系薄膜は、第一サブ層および第二サブ層を積層し、第一サブ層および／または第二サブ層の表面をプラズマ処理することにより形成される。複数のサブ層のそれぞれは、１〜６ｎｍの膜厚で形成されることが好ましい。中でも、シリコン基板に接する第一サブ層は、１〜６ｎｍの膜厚で形成されることが好ましい。
本発明の方法によれば、変換効率の高い結晶シリコン系太陽電池が得られる。また、連続製膜バッチ数が増加した場合でも、バッチ内およびバッチ間でのセル特性のバラツキが小さく、セルの品質を安定化できる。そのため、ＣＶＤチャンバ内のメンテナンス頻度を低減し、太陽電池の生産効率を高められる。さらには、セル特性のバラツキが小さいため、複数のセルを電気的に接続して太陽電池モジュールを作製した場合に、モジュール特性を向上できる。
一実施形態による結晶シリコン系光電変換装置の模式的断面図である。 １つのチャンバ内で複数の基板を水素プラズマエッチング処理する場合の膜厚変化について説明するための概念図である。 本発明におけるプラズマ処理について説明するための概念図である。 複数のサブ層へのプラズマ処理について説明するための概念図である。
図１は結晶シリコン系太陽電池の一形態を表す模式的断面図である。図１の太陽電池１００は、シリコン基板１の第一主面（ｐ層側）および第二主面（ｎ層側）のそれぞれに、真性シリコン系薄膜１２，２２および導電型シリコン系薄膜１５，２５をこの順に備える。第一主面上の導電型シリコン系薄膜１５と第二主面上の導電型シリコン系薄膜２５とは、異なる導電型を有する。すなわち、第一主面上の導電型シリコン系薄膜１５はｐ型であり、第二主面上の導電型シリコン系薄膜２５はｎ型である。導電型シリコン系薄膜１５，２５上のそれぞれには、透明導電層１７，２７および金属電極１９，２９が形成されている。
シリコン基板１は、ｎ型またはｐ型の導電型単結晶シリコン基板である。正孔と電子とを比較した場合、一般に、電子の方が大きな移動度を有する。そのため、シリコン基板１がｎ型単結晶シリコン基板である場合に、太陽電池の変換特性が高くなる傾向がある。太陽電池１００の受光面は、ｐ層側、ｎ層側のいずれでもよい。ヘテロ接合太陽電池では、受光面側のへテロ接合を逆接合とすれば、強い電場が設けられ、光生成キャリア（電子および正孔）を効率的に分離回収できる。そのため、シリコン基板がｎ型の場合は、ｐ層側を受光面とすることが好ましい。図１に示すように、両方の透明導電層上にパターニングされた金属電極を備える場合、ｐ層側およびｎ層側の両面を受光面とすることもできる。
光閉じ込めの観点から、シリコン基板１の表面にはピラミッド形状のテクスチャ（凹凸構造）が形成されている。表面にテクスチャを形成するためには、（１００）面方位を有する単結晶シリコン基板が好ましい。これは、単結晶シリコン基板がエッチングされる場合に、（１００）面と（１１１）面のエッチングレートが異なることを応用した異方性エッチングによって、容易にピラミッド形状のテクスチャ構造が形成されるためである。
真性シリコン系薄膜１２，２２および導電型シリコン系薄膜１５，２５は、シリコン系材料からなる薄膜である。単結晶シリコン基板１と導電型シリコン系薄膜１５，２５との間に、真性シリコン系薄膜１２，２２を有することにより、シリコン基板表面のパッシベーションが有効に行われる。
真性シリコン系薄膜は、ドーパントを含まない、またはドーパント濃度が極めて低いシリコン系薄膜である。具体的には、真性シリコン系薄膜１２，２２のドーパント濃度は、ｐ型またはｎ型のシリコン系薄膜１５，２５のドーパント濃度の２０分の１以下である。真性シリコン系薄膜２１，２２のドーパント濃度は、導電型シリコン系薄膜１５，２５のドーパント濃度の１００分の１以下が好ましい。真性シリコン系薄膜１２，２２は、ドーパントを含まないことが特に好ましい。シリコン基板表面のパッシベーション効果を高めるために、真性シリコン系薄膜１２，２２は、実質的にシリコンおよび水素からなるノンドープ水素化シリコンであることが好ましい。シリコン系材料としては、シリコンの他に、シリコンカーバイド、シリコンナイトライド、シリコンゲルマニウム等のシリコン合金が挙げられる。
シリコン系材料の製膜方法は特に限定されないが、プラズマＣＶＤ法が好ましい。プラズマＣＶＤでは、同一のチャンバ内で製膜とプラズマ処理とを行うことができるため、工程を簡素化できる。
プラズマＣＶＤによるシリコン系材料の製膜には、原料ガスとして、ＳｉＨ４、Ｓｉ２Ｈ６等のシリコン含有ガスが用いられる。原料ガスは、Ｈ２等により希釈されたものがチャンバ内に導入されてもよい。導電型（ｐ型またはｎ型）のシリコンを製膜するためのドーパントガスとしては、Ｂ２Ｈ６またはＰＨ３が好ましく用いられる。ＰやＢ等のドーパントの添加量は微量でよいため、ドーパントガスが予め原料ガスやＨ２等で希釈された混合ガスを用いてもよい。ＣＨ４、ＣＯ２、ＮＨ３、ＧｅＨ４等の異種元素を含むガスを上記ガスに添加することにより、シリコンカーバイド、シリコンナイトライド、シリコンゲルマニウム等のシリコン合金を製膜できる。プラズマＣＶＤによる製膜条件は、基板温度１００〜３００℃、圧力２０〜２６００Ｐａ、パワー密度３〜５００ｍＷ／ｃｍ２が好ましい。
［シリコン基板上への製膜およびプラズマ処理］
シリコン基板１の第一主面上の真性シリコン系薄膜１２、およびシリコン基板１の第二主面上の真性シリコン系薄膜２２の少なくとも一方にプラズマ処理が行われる。プラズマ処理は、ＣＶＤチャンバ内に水素ガスおよびシリコン含有ガスを導入しながら、シリコン含有水素雰囲気下で実施される。
以下では、シリコン基板１の第一主面上への真性シリコン系薄膜１２の形成を例として、真性シリコン系層の表面へのプラズマ処理について説明する。
＜真性シリコン系層の製膜＞
真性シリコン系層は、プラズマＣＶＤにより製膜されることが好ましい。プラズマＣＶＤにより真性シリコン系層を製膜する場合、まず、シリコン基板が、プラズマＣＶＤ装置のチャンバ内に導入される。複数のシリコン基板を製膜トレイ等載置部材上に載置して、チャンバ内に導入してもよい。また、吸引方式等によりチャンバ内の所定位置にシリコン基板を固定してもよい。複数のシリコン基板をチャンバ内に導入し、１バッチで複数のシリコン基板上への製膜を行うことにより、太陽電池の生産効率を向上できる。
シリコン基板をチャンバ内へ導入後、必要に応じて基板の加熱が行われる。その後、シリコン含有ガス、および必要に応じて水素等の希釈ガスがチャンバ内に導入され、シリコン基板１上に真性シリコン系層が形成される。
真性シリコン系層は、シリコン基板に隣接する層であり、シリコン基板表面のパッシベーション層として作用する。パッシベーションを有効に行うためには、シリコン基板との界面付近の製膜初期部分が非晶質であることが好ましい。そのため、真性シリコン系層は、高レートで製膜が行われることが好ましい。真性シリコン系層の製膜レートは、０．１ｎｍ／秒以上が好ましく、０．１５ｎｍ／秒以上がより好ましく、０．２ｎｍ／秒以上がさらに好ましい。製膜レートを高めることにより、シリコンのエピタキシャル成長が抑制され、非晶質膜が形成されやすくなる。
テクスチャが形成された基板上への製膜レートは、テクスチャの斜面と垂直な方向を膜厚方向として、断面の透過型電子顕微鏡（ＴＥＭ）観察により求めた膜厚を、製膜時間で割った値である。テクスチャが形成された基板上にプラズマＣＶＤにより形成された膜は、一般には凹凸の先端（頂点）部分の膜厚が大きく、凹凸の中腹部から谷部の膜厚が小さくなる傾向がある（例えば、ＷＯ９８／４３３０４号参照）。以下では、特に断りのない限り、凹凸の谷部における膜厚および製膜レートを、テクスチャが形成された基板上の膜厚および製膜レートとする。凸部を高さ方向に３等分し、表面（頂点）に最も遠い１／３の領域を頂部、表面から最も遠い１／３の領域を谷部、残りの１／３の領域を中腹部とする。谷部の膜厚は、谷部の中央（凸部の高さの１／６の部分）における膜厚を指す。
＜プラズマ処理＞
シリコン基板上に真性シリコン系層が設けられた基板の複数がＣＶＤチャンバ内に配置された状態で、ＣＶＤチャンバ内に水素ガスおよびシリコン含有ガスを導入しながら、プラズマ処理が実施される。プラズマ処理により、真性シリコン系層の表面が水素プラズマに暴露され、太陽電池の変換特性、特に開放電圧（Ｖｏｃ）および曲線因子（ＦＦ）が向上する傾向がある。本発明においては、プラズマ処理の際に、水素に加えてＳｉＨ４等のシリコン含有ガスがＣＶＤチャンバ内に導入されることにより、連続製膜バッチ数が増加した場合でも、バッチ内およびバッチ間での特性のバラツキが抑制される。
図２は、従来技術の一般的な水素プラズマ処理の概要を示す概念図であり、図３は、本発明におけるプラズマ処理の概要を示す概念図である。図２および図３では、一方向に３枚のシリコン基板１Ｌ，１Ｃ，１Ｒを並べて水素プラズマ処理を行う様子が図示されている。なお、膜厚の変化および膜厚分布に関する説明を簡潔とするために、図２および図３では、基板のテクスチャの図示は省略している。
（従来技術の水素プラズマ処理）
従来技術の一般的な水素プラズマ処理では、まず、３枚のシリコン基板１Ｌ，１Ｃ，１Ｒの主面上のそれぞれに、膜厚ｄ０の真性シリコン系層１２０Ｌ，１２０Ｃ，１２０Ｒが形成される（図２（Ａ））。前述のように、テクスチャが形成された基板上の真性シリコン系層の膜厚は、微視的にはテクスチャの頂部と谷部で異なっているが、１枚の基板上の膜厚の平均でみれば、真性シリコン系層１２０Ｌ，１２０Ｃ，１２０Ｒの膜厚には明確な差はみられない。
その後、ＣＶＤチャンバ内に水素を導入しながらプラズマ放電を行うと、真性シリコン系層の表面が水素プラズマに暴露され、水素プラズマエッチングにより膜厚が減少する。そのため、プラズマ処理後の真性シリコン系薄膜１２０１Ｌ，１２０１Ｃ，１２０１Ｒの膜厚は、プラズマ処理前の真性シリコン系層１２０Ｌ，１２０Ｃ，１２０Ｒの膜厚よりも小さくなる（図２（Ｂ））。
一般的な水素プラズマエッチングでは、水素ガス、あるいは水素ガスと不活性ガスとの混合ガスが用いられる。水素プラズマエッチング時のプラズマパワー密度を高くすると、水素プラズマによるパッシベーション効果が高められる傾向がある。一方、本発明者らの検討によると、高パワー密度で水素プラズマ処理を行った場合に、チャンバ内のシリコン基板の位置（製膜ポジション）によって太陽電池の変換特性が異なり、バッチ内でセル特性にバラツキが生じる傾向がみられた。特に、ＣＶＤチャンバ内のメンテナンスを行わずに、シリコン基板を入れ替えて、複数バッチの製膜を連続で実施すると、連続製膜バッチ数の増加に伴って、変換特性のバラツキが大きくなる傾向がみられた。
さらに検討の結果、チャンバ内の製膜面の中央（平行平板電極の中央）付近に配置されたシリコン基板１Ｃ（例えば、製膜トレイの中央付近に載置された基板）は、製膜面の端部に配置されたシリコン基板１Ｌ，１Ｒ（例えば、製膜トレイの端部に載置された基板）に比べて、水素プラズマエッチング後の真性シリコン系層の膜厚が小さくなる傾向がみられた。
水素プラズマエッチング後の膜厚が、チャンバ内の中央付近で相対的に小さくなることは、チャンバ内の中央付近のプラズマエッチング量が相対的に大きいことに関連していると考えられる。この様子を図２（Ｂ）に模式的に示している。図２（Ｂ）では、矢印の長さがプラズマ強度に対応しており、端部に比べて中央部のプラズマ強度が大きいことに起因して、中央部のエッチング量が大きくなる様子を模式的に表している。中央部のプラズマエッチング量が相対的に大きいため、中央のシリコン基板１Ｃ上の真性シリコン系層１２０１Ｃの膜厚ｄ１Ｃが、端部のシリコン基板１Ｌ，１Ｒ上の真性シリコン系層１２０１Ｌ，１２０１Ｒの膜厚ｄ１Ｌ，ｄ１Ｒに比べて小さくなっている。
中央付近のプラズマエッチング量が相対的に大きい理由として、製膜面内のプラズマ強度の分布の影響が考えられる。ＣＶＤ製膜時は、プラズマパワー密度が小さいために製膜面内でのプラズマパワーの分布が小さく、製膜厚みｄ０のバラツキは小さい。一方、水素プラズマエッチングは非晶質シリコン層の製膜よりも高パワー密度で実施されるため、製膜面内でのプラズマ強度の分布が大きくなり、プラズマ強度の面内分布がプラズマエッチング量の面内分布（プラズマエッチング後の膜厚分布）を生じていると考えられる。
本発明者らの検討によると、連続製膜バッチ数の増加に伴って、バッチ内での膜厚差が拡大し、これに伴って太陽電池の変換特性のバラツキが大きくなる傾向がみられた。チャンバ内の清掃等のメンテナンスを実施した直後の製膜バッチでは、製膜面内のプラズマ強度の分布は小さいため、水素プラズマ処理による膜厚変化のバッチ内での差は小さいと考えられる。連続製膜バッチ数の増加に伴うチャンバ内壁等への付着膜の堆積量の増大等に起因して、図２（Ｂ）に模式的に示すように、プラズマ強度の面内分布が生じ、端部付近に比べて中央部付近のプラズマ強度が大きくなると推定される。
太陽電池に用いられるシリコン基板のサイズ（例えば６インチ程度）の範囲内では、プラズマ強度の分布や膜厚の分布は小さいが、１バッチで複数のシリコン基板を処理した場合には、基板間の膜厚分布が顕著となる傾向がみられた。製膜面積の大きい大型ＣＶＤチャンバを用い、１回に処理する基板の数が増加するほど、バッチ内での基板間の膜厚分布が大きくなる傾向がみられ、製膜面積が０．３ｍ２以上の場合にその傾向が顕著であり、０．５ｍ２以上の場合に特に顕著であった。
（本発明における水素プラズマ処理）
本発明においては、水素に加えて、シリコン含有ガスをＣＶＤチャンバ内に導入しながらプラズマ処理が行われる。図３は、本発明におけるプラズマ処理の概要を示す概念図である。まず、図２（Ａ）と同様に、シリコン基板１Ｌ，１Ｃ，１Ｒの主面上のそれぞれに、膜厚ｄ０の真性シリコン系層１２０Ｌ，１２０Ｃ，１２０Ｒが形成される（図３（Ａ））。その後、ＣＶＤチャンバ内に水素およびシリコン含有ガスを導入しながらプラズマ放電が行われ、プラズマ処理が実施される（図３（Ｂ））。シリコン含有ガスとしては、ＣＶＤ製膜に用いられる原料ガスと同様、ＳｉＨ４やＳｉ２Ｈ６等が用いられる。
プラズマ処理時のＣＶＤチャンバ内への水素導入量は、シリコン含有ガス導入量の１５０〜２５００倍に設定される。シリコン含有ガス導入量に対する水素導入量の比（水素希釈倍率）は、２００〜１５００倍が好ましく、２５０〜１０００倍がより好ましい。プラズマ処理時の雰囲気ガスは、窒素、ヘリウム、アルゴン等の不活性ガスを含んでいてもよく、Ｂ２Ｈ６、ＰＨ３等のドーパントガスが微量に含まれていてもよい。プラズマ処理は、水素濃度が８０体積％以上の雰囲気下で行われることが好ましい。プラズマ処理時の水素濃度は、９０体積％以上がより好ましく、９５体積％以上がさらに好ましい。
プラズマ処理時の基板温度は、１００℃〜３００℃が好ましい。圧力は、２０Ｐａ〜２６００Ｐａが好ましい。水素プラズマによるパッシベーション効果を高める観点から、プラズマ処理は、ＣＶＤ製膜時よりも水素導入量を大きくして、高い圧力で実施されることが好ましい。プラズマ処理時の圧力は、１００Ｐａ以上がより好ましく、１５０Ｐａ以上がさらに好ましく、２００Ｐａ以上が特に好ましい。
水素プラズマによるパッシベーション効果を高める観点から、プラズマパワー密度は、５５ｍＷ／ｃｍ２以上が好ましく、６０ｍＷ／ｃｍ２以上がより好ましく、７０ｍＷ／ｃｍ２以上がさらに好ましく、８０ｍＷ／ｃｍ２以上が特に好ましい。一方、プラズマ処理時のパワー密度が過度に高いと、膜厚の制御が困難となる場合がある。また、パワー密度が過度に高いと、膜質の低下や、単結晶シリコン基板表面へのプラズマダメージが生じ、太陽電池の変換特性が低下する場合がある。そのため、プラズマパワー密度は１０００ｍＷ／ｃｍ２以下が好ましく、８００ｍＷ／ｃｍ２以下がより好ましく、４００ｍＷ／ｃｍ２以下がさらに好ましく、２００ｍＷ／ｃｍ２以下が特に好ましい。
非晶質シリコンの製膜における水素ガスの導入量は、シリコン含有ガスの１０倍以下に設定されるのが一般的である。シリコン含有ガスに対する水素ガスの導入量の比（水素希釈倍率）が大きくなると、微結晶シリコンが生成することが知られている。微結晶シリコンの製膜における水素希釈倍率は３０〜１００倍程度が一般的である。本発明では、一般的なシリコン材料のＣＶＤ製膜よりもシリコン含有ガスの導入量が少なく、高水素濃度の雰囲気下でプラズマ処理が実施される。そのため、本発明におけるプラズマ処理では、水素プラズマによる真性シリコン系層表面のエッチングと、雰囲気中に存在するシリコン含有ガスによるＣＶＤ製膜とが並行して競争的に生じていると考えられる。したがって、プラズマ処理による膜厚の変化速度（エッチングレートまたは製膜レート）は、水素プラズマによるエッチングレートとＣＶＤ製膜レートとの差で表される。
前述のように、連続製膜バッチ数の増加に伴ってプラズマ強度の面内分布が生じ、端部付近に比べて中央部付近のプラズマ強度が大きくなる傾向がある。本発明におけるプラズマ処理では、プラズマ強度の面内分布が生じると、プラズマ強度が相対的に大きい場所では、プラズマエッチング量（エッチングレート）およびＣＶＤによる製膜量（製膜レート）がいずれも相対的に大きくなると考えられる。同様に、プラズマ強度が相対的に小さい場所では、エッチングレートおよび製膜レートがいずれも相対的に小さくなると考えられる。
このように、プラズマ処理時にシリコン含有ガスを導入することにより、水素プラズマエッチングによる膜厚の減少を補完するようにシリコン系材料がＣＶＤ製膜される。そのため、プラズマ強度の面内分布が生じた場合でも、膜厚のバラツキが小さく、太陽電池の変換特性のバラツキを低減できると考えられる。また、本発明におけるプラズマ処理では、プラズマパワー密度や水素導入量（ＣＶＤチャンバー内の水素分圧）はシリコン含有ガスを用いない従来の水素プラズマ処理と同等であるため、水素プラズマ量も同等である。そのため、膜厚のバラツキを抑制しつつ、従来の水素プラズマ処理と同等の高いパッシベーション効果が得られる。
水素に加えてシリコン含有ガスを導入しながらプラズマ処理を行うと、導入ガス量やプラズマパワー密度等の条件に応じて、膜厚が増加する場合（製膜モード）および膜厚が減少する場合（エッチングモード）のいずれも生じ得る。シリコン含有ガスの導入量が小さいと、水素プラズマによるエッチングが主となり、図２（Ｂ）に示す場合と同様に膜厚が減少する。本発明においては、プラズマ処理に起因する基板間の膜厚分布を低減するために、水素導入量をシリコン含有ガス導入量の２５００倍以下として、製膜モードでプラズマ処理が行われる。
一方、水素希釈倍率が過度に小さいと、製膜速度が大きくなり、プラズマ処理の効果が低減する傾向がある。また、プラズマ処理時の製膜量が大きくなると、基板間の膜厚分布が大きくなる傾向がある。そのため、プラズマ処理における水素導入量は、シリコン含有ガス導入量の１５０倍以上に設定する。
プラズマパワー密度が大きく、水素希釈倍率が大きい（シリコン含有ガス導入量が小さい）ほど、プラズマエッチング速度が大きくなり、プラズマ処理時の製膜レートが小さくなる傾向がある。パッシベーション効果と膜厚バラツキの低減とを両立する観点から、プラズマ処理時のパワー密度と、シリコン含有ガス導入量に対する水素ガスの導入量の比（水素希釈倍率）との積は、１５０００〜１５００００ｍＷ／ｃｍ２の範囲であることが好ましい。パワー密度と水素希釈倍率との積は、２００００〜１２００００ｍＷ／ｃｍ２がより好ましく、３００００〜１０００００ｍＷ／ｃｍ２がさらに好ましく、４００００〜９００００ｍＷ／ｃｍ２が特に好ましい。プラズマ処理時の製膜レートは、０より大きく０．１ｎｍ／秒以下が好ましく、０．０２〜０．０８ｎｍ／秒がより好ましく、０．０３〜０.０７ｎｍ／秒がさらに好ましい。
プラズマ処理後の真性シリコン系薄膜の膜厚ｄ１とプラズマ処理前の真性シリコン系層の膜厚ｄ０との差ｄ１−ｄ０は、０より大きく１．５ｎｍ以下が好ましく、０．１〜１．２ｎｍがより好ましく、０．２〜１ｎｍがさらに好ましい。前述のように、膜厚は凹凸の谷部での測定値である。１枚のシリコン基板の面内で、凹凸の谷部における製膜厚みやプラズマ処理時の膜厚変化量にバラツキがある場合は、基板の面内中央部におけるｄ１−ｄ０を膜厚変化量として定義する。１バッチで複数のシリコン基板をプラズマ処理した場合の膜厚変化量は、各シリコン基板１Ｌ，１Ｃ，１Ｒの面内中央部におけるｄ１−ｄ０の平均で定義する。プラズマ処理時の製膜レートは、ｄ１−ｄ０とプラズマ処理時間から算出される。
プラズマ処理前の膜厚ｄ０に対する膜厚変化量ｄ１−ｄ０の比（ｄ１−ｄ０）/ｄ１は、０より大きく０．２以下が好ましく、０．０１〜０．１５がより好ましく、０．０３〜０．１がさらに好ましい。膜厚変化が過度に大きい場合は膜質変化が大きくなり、真性シリコンによるシリコン基板へのパッシベーション効果が低下する場合がある。
本発明においては、プラズマ処理によりシリコン基板のテクスチャの谷部に薄膜１２９Ｌ，１２９Ｃ，１２９Ｒが形成される。プラズマ処理により、テクスチャの中腹部および頂部にも薄膜が形成され、シリコン基板上の全体の膜厚が大きくなってもよい。プラズマ処理時のテクスチャの中腹部および頂部における製膜レートは、谷部における製膜レートと同等であるが、テクスチャの頂部はプラズマエッチングの影響を受けやすいため、谷部に比べてプラズマ処理時の製膜レートが小さくなる傾向がある。プラズマ処理により、テクスチャの谷部では膜厚が大きくなり、頂部ではエッチングにより膜厚が小さくなってもよい。シリコン基板表面の全体で膜厚を均一として特性を高める観点からは、プラズマ処理によりテクスチャの頂部にも薄膜が形成され、シリコン基板上の全体の薄膜の膜厚が大きくなることが好ましい。テクスチャの頂部にも薄膜を形成するためには、プラズマ処理時の水素希釈倍率は１０００倍以下が好ましく、８００倍以下がより好ましい。プラズマ処理時のテクスチャの谷部における製膜レートは、０．０３ｎｍ／秒以上が好ましく、０．０４ｎｍ／秒以上がより好ましい。
プラズマ処理時間は、３秒以上が好ましく、５秒以上がより好ましく、１０秒以上がさらに好ましい。プラズマ処理時間を上記範囲とすることにより、水素プラズマによるパッシベーション効果が得られ、太陽電池の特性の向上が期待できる。プラズマ処理時間を過度に長くしてもパッシベーション効果のさらなる向上は期待できない一方で、膜厚分布が大きくなる場合がある。そのため、プラズマ処理時間は１４０秒以下が好ましく、１００秒以下がより好ましく、６０秒以下がさらに好ましい。
前述の通り、シリコン基板１表面のパッシベーション層としての作用を高めるためには、真性シリコン系薄膜１２の製膜初期部分は非晶質であることが好ましい。また、真性シリコン系薄膜に微結晶が含まれると、微結晶の表面や内部に生じる欠陥がキャリア再結合中心となり、キャリア寿命の低下により太陽電池の変換特性（特に開放電圧）が低下する傾向がある。そのため、プラズマ処理時に形成される薄膜１２９Ｌ，１２９Ｃ，１２９Ｒも非晶質膜であることが好ましい。また、プラズマ処理雰囲気にＢやＰ等の導電型決定不純物が含まれていると、薄膜に導電型決定不純物が混入して、特性低下を招く場合がある。そのため、プラズマ処理により形成される薄膜１２９Ｌ，１２９Ｃ，１２９Ｒは、真性非晶質シリコン系材料であることが好ましく、真性非晶質シリコンであることが特に好ましい。
ＳｉＨ４等のシリコン含有ガスに対して１００倍程度の水素を導入しながらプラズマＣＶＤ製膜を実施すると微結晶シリコンが形成される場合がある。一方、微結晶シリコンを形成するためには、結晶核を生じさせる必要がある。製膜厚みが小さい場合は高水素希釈倍率でも結晶核が生じず、非晶質シリコンが形成されやすい。特に、膜厚が２ｎｍ未満であれば、結晶化はほとんど生じず、非晶質シリコン膜が形成される。１５０倍以上の水素希釈倍率でプラズマ処理が行われる場合は、プラズマエッチングの影響により製膜レートが極めて小さく、膜厚の制御が容易である。そのため、プラズマ処理において、微結晶シリコンを生じさせないように膜厚変化量を制御して、微結晶の生成を抑制できる。
上記の通り、真性シリコン系層を形成後のシリコン基板に対してプラズマ処理が行われる。プラズマＣＶＤにより真性シリコン系層を形成後、基板を取り出すことなく、同一のＣＶＤチャンバ内でプラズマ処理が行われてもよい。この場合、真性シリコン系層の形成とプラズマ処理とを連続して行ってもよく、一旦プラズマ放電を停止してもよい。真性シリコン系層の形成とプラズマ処理とを連続して行う場合、チャンバ内のシリコン含有ガス濃度を低減させるために、プラズマ放電を継続した状態で原料ガスの供給を停止してもよい。真性シリコン系層の形成後に一旦プラズマ放電を停止する場合は、プラズマ放電が停止された状態でチャンバ内のガス置換を実施し、チャンバ内の原料ガス（シリコン含有ガス）の濃度を低減して、チャンバ内が水素を主成分とするガス雰囲気となった後に放電を再開して、プラズマ処理を開始することが好ましい。
［製膜およびプラズマ処理の変形例］
図３では、１回のＣＶＤ製膜により、シリコン基板上に膜厚ｄ０の真性シリコン系層を形成する形態を示しているが、真性シリコン系層を、複数のサブ層に分割して形成してもよい。複数のサブ層を形成する場合、いずれかのサブ層を形成後、次の層を形成する前に、上記のプラズマ処理が実施される。各サブ層の形成後に毎回プラズマ処理が実施されてもよい。
例えば、図４に示すように、第一サブ層と第二サブ層の２層を製膜し、各サブ層の製膜後にプラズマ処理を実施してもよい。図４に示す形態では、まず、複数のシリコン基板１Ｌ，１Ｃ，１Ｒの主面上のそれぞれに、第一サブ層１２１Ｌ，１２１Ｃ，１２１Ｒが形成される（図４（Ａ））。その後、第一サブ層１２１Ｌ，１２１Ｃ，１２１Ｒの表面のプラズマ処理により薄膜が形成され、第一サブ層の膜厚が大きくなる（図４（Ｂ））。プラズマ処理後の第一サブ層１２１Ｌ，１２１Ｃ，１２１Ｒ上に第二サブ層１２２Ｌ，１２２Ｃ，１２２Ｒが形成される（図４（Ｃ））。第二サブ層１２２Ｌ，１２２Ｃ，１２２Ｒの表面のプラズマ処理により薄膜が形成され、第二サブ層の膜厚が大きくなる（図４（Ｄ））。
第一サブ層および第二サブ層は、前述の真性シリコン系層の製膜と同様の製膜条件により形成できる。シリコン基板１Ｌ，１Ｃ，１Ｒ上への第一サブ層１２１０Ｌ，１２１０Ｃ，１２１０Ｒの形成後、第二サブ層１２２０Ｌ，１２２０Ｃ，１２２０Ｒの形成前にプラズマ処理（以下、「中間プラズマ処理」と記載する場合がある）を行うことにより、膜質向上に加えて、真性シリコン系薄膜１２とシリコン基板１との界面のパッシベーション効果が向上する。
プラズマ処理による開放電圧の向上は、水素プラズマへの暴露による膜質改善（膜中への水素導入によるダングリングボンドの終端等）、および界面特性の改善に起因すると考えられる。
第一サブ層１２１０Ｌ，１２１０Ｃ，１２１０Ｒの製膜後、第二サブ層１２２０Ｌ，１２２０Ｃ，１２２０Ｒの製膜前に中間プラズマ処理を行うことにより、第一サブ層１２１０Ｌ，１２１０Ｃ，１２１０Ｒを介して、シリコン基板１Ｌ，１Ｃ，１Ｒの表面にも水素プラズマによるパッシベーション効果を及ぼすことができる。
第一サブ層１２１０Ｌ，１２１０Ｃ，１２１０Ｒは、シリコン基板表面へのプラズマダメージを低減する保護層として作用する。第一サブ層を製膜後に中間プラズマ処理を行うことにより、シリコン基板１Ｌ，１Ｃ，１Ｒへのプラズマダメージを抑制しつつ、シリコン基板表面のパッシベーション効果やシリコン基板表面の欠陥低減効果により、太陽電池の変換特性が高められる傾向がある。
第一サブ層を形成後に中間プラズマ処理を行う場合は、基板へのプラズマダメージの低減と基板表面のパッシベーション効果とを両立させる観点から、中間プラズマ処理前のテクスチャの谷部に設けられた第一サブ層の膜厚が１〜６ｎｍであることが好ましく、１．５〜５ｎｍであることがより好ましく、２〜４ｎｍであることがさらに好ましい。また、第一サブ層の膜厚がこの範囲であれば、第一サブ層の膜厚方向の全体にわたって、プラズマ処理による膜質改善効果が得られやすい。
膜厚方向に複数のサブ層に分割して積層する場合は、真性シリコン系薄膜１２の全体設定膜厚に関わらず、第一サブ層の膜厚を上記範囲に設定できる。また、それぞれのサブ層の膜厚を小さく設定できるため、サブ層の膜厚方向の全体にわたって水素プラズマによる膜質改善効果が得られやすい。
複数のサブ層を設ける場合、第一サブ層以外のサブ層の製膜厚みも、６ｎｍ以下が好ましく、５ｎｍ以下がより好ましく、４ｎｍ以下がさらに好ましい。各サブ層の製膜厚みを小さくすることにより、水素プラズマによる膜質改善効果をサブ層の膜厚方向全体にわたって及ぼすことができる。それぞれのサブ層の製膜厚みは、１ｎｍ以上が好ましく、１．５ｎｍ以上がより好ましく、２ｎｍ以上がさらに好ましい。各サブ層の製膜厚みが過度に小さいと、カバレッジ不良を生じやすくなる。また、各サブ層の製膜厚みが過度に小さい場合は、真性シリコン系薄膜１２を所定の膜厚とするために必要なサブ層の積層数を増加させる必要があり、生産効率が低下する傾向がある。シリコン基板に接して設けられる第一サブ層の製膜厚みが上記範囲であれば、第一サブ層の表面へのプラズマ処理により、シリコン基板１の表面にも水素プラズマによるパッシベーション効果を及ぼすことができるとともに、シリコン表面へのプラズマダメージを低減できる。
プラズマ処理により薄膜が形成されるため、プラズマ処理後の第一サブ層１２１Ｌ，１２１Ｃ，１２１Ｒの膜厚は、プラズマ処理前の第一サブ層１２１０Ｌ，１２１０Ｃ，１２１０Ｒの膜厚よりも大きくなる。前述のように、連続製膜バッチ数の増加に伴ってプラズマ強度の面内分布が生じた場合でも、プラズマエッチング量とＣＶＤによる製膜量とがバランスするため、バッチ内やバッチ間での膜厚のバラツキを抑制できる。
第一サブ層へのプラズマ処理後、第二サブ層１２２０Ｌ，１２２０Ｃ，１２２０Ｒを形成する（図４（Ｃ））。その後、図４（Ｄ）に示すように第二サブ層にプラズマ処理を実施することにより、シリコン系層へのパッシベーション効果による膜質改善に加えて、第二サブ層１２２Ｌ，１２２Ｃ，１２２Ｒ上に形成される導電型シリコン系薄膜１５との界面接合の向上が期待できる。
真性シリコン系薄膜は３以上のサブ層の積層により形成されてもよい。サブ層の積層数ｎ（ｎは２以上の整数である）が過度に大きいと、真性シリコン系薄膜の膜厚増加により直列抵抗が増大し、太陽電池の曲線因子が低下する場合がある。また、サブ層の積層数ｎが大きいと、太陽電池の生産効率が低下する。そのため、ｎは２〜４が好ましく、２〜３がより好ましく、ｎ＝２であることが特に好ましい。
真性シリコン系薄膜が、シリコン基板側から順に、第一サブ層から第ｎサブ層までのｎ層のサブ層に分割して形成される場合、第一サブ層から第ｎサブ層のいずれかを形成後に、チャンバ内にシリコン含有ガスおよび水素を導入しながらプラズマ処理が実施される。プラズマ処理後のサブ層の表面には薄膜が形成されることが好ましい。
ｎが３以上の場合、１つのサブ層のみにプラズマ処理が実施されてもよく、複数のサブ層にプラズマ処理が実施されてもよい。例えば、ｎ＝３の場合、第一サブ層を製膜後に中間プラズマ処理が実施され、第二サブ層の製膜後には水素プラズマ処理を行わずに第三サブ層を製膜し、第三サブ層の表面にプラズマ処理が実施されてもよい。また、第一サブ層形成後、第二サブ層形成後、および第三サブ層形成後のそれぞれにプラズマ処理が実施されてもよい。各サブ層に対するプラズマ処理の条件は同一でも異なっていてもよい。
ｎが３以上の場合も、第一サブ層の表面に中間プラズマ処理が行われることが好ましい。前述のように、シリコン基板１にする第一サブ層の表面に中間プラズマ処理が行われることにより、シリコン基板表面のパッシベーション効果やシリコン基板表面の欠陥低減効果が高められる傾向がある。
［導電型シリコン系薄膜］
プラズマ処理が施された真性シリコン系薄膜１２上には、導電型シリコン系薄膜１５としてｐ型シリコン系薄膜が形成される。界面をプラズマ処理した真性シリコン系薄膜に接して導電型シリコン系薄膜が設けられることにより、界面接合が良好となり、変換特性が向上する傾向がある。導電型シリコン系薄膜の膜厚は、３ｎｍ〜２０ｎｍの範囲が好ましい。
プラズマ処理を実施した後、ＣＶＤチャンバから基板を取り出すことなく、同一のＣＶＤチャンバ内でｐ型シリコン系薄膜１５が形成されてもよい。シリコン基板上への真性シリコン系薄膜および導電型シリコン系薄膜の形成を、同一のＣＶＤチャンバ内で連続して実施することにより、工程を簡素化し、太陽電池の生産効率を高めることができる。導電型シリコン系薄膜と真性シリコン系薄膜とを同一のＣＶＤチャンバ内で形成すると、チャンバ内に滞留するドーパントが真性シリコン系薄膜の膜中に取り込まれる場合があるが、真性シリコン系薄膜の厚みが３ｎｍ以上の場合はシリコン基板まで不純物が拡散しないため、シリコン基板表面のパッシベーション効果に与える影響は小さい。
以上、シリコン基板１上に、真性シリコン系薄膜１２およびｐ型シリコン系薄膜１５を形成する場合（ｐ層側のシリコン系薄膜の形成）を例として説明したが、本発明の製造方法においては、ｐ層側のシリコン系薄膜の形成およびｎ層側のシリコン系薄膜の形成の少なくともいずれか一方が、上記の方法により実施されればよい。特に、ｐ層側のシリコン系薄膜の形成を上記方法で実施することにより、太陽電池の変換特性の顕著な向上がみられる。また、ｐ層側およびｎ層側のシリコン系薄膜の両方を、上記方法により形成することにより、さらなる変換特性の向上効果が期待できる。
［透明導電層］
導電型シリコン系薄膜１５，２５上には透明導電層１７，２７が形成される。透明導電層は導電性酸化物層である。導電性酸化物としては、例えば、酸化亜鉛、酸化インジウム、酸化錫等を単独であるいは混合して用いることができる。導電性酸化物には、導電性ドーピング剤が添加されていてもよい。例えば、酸化亜鉛に添加されるドーピング剤としては、アルミニウム、ガリウム、ホウ素、ケイ素、炭素等が挙げられる。酸化インジウムに添加されるドーピング剤としては、亜鉛、錫、チタン、タングステン、モリブデン、ケイ素等が挙げられる。酸化錫に添加されるドーピング剤としては、フッ素等が挙げられる。透明導電層は単膜として製膜されてもよく、複数の層が製膜されてもよい。
透明導電層１７，２７の膜厚は、透明性と導電性の観点から、１０ｎｍ以上１４０ｎｍ以下が好ましい。透明導電層は、集電極へのキャリアの輸送に必要な導電性を有していればよい。透明導電層の膜厚が大きすぎると、透明導電層の光吸収により透過率が減少し、太陽電池の変換特性を低下させる原因となる場合がある。
透明導電層の製膜方法としては、スパッタリング法等の物理気相堆積法や有機金属化合物と酸素または水との反応を利用した化学気相堆積（ＭＯＣＶＤ）等が好ましい。いずれの製膜方法においても、熱やプラズマ放電等によるエネルギーを製膜に利用してもよい。
［集電極］
透明導電層１７，２７上には集電極１９，２９が形成される。集電極の材料としては銀、銅、金、アルミニウム、スズ等の金属が用いられる。受光面側の集電極は、パターン状に形成される。裏面側の集電極は透明導電層上の全面に形成されていてもよく、パターン状に形成されていてもよい。パターン状の集電極は、導電性ペーストの塗布やメッキ等により形成できる。透明導電層上への導電性ペーストの塗布方法としては、インクジェット、スクリーン等の印刷法や、スプレー等が挙げられる。
［モジュール化］
結晶シリコン系太陽電池は、実用に供するに際して、モジュール化されることが好ましい。太陽電池のモジュール化は、適宜の方法により行われる。例えば、集電極に、タブ等のインターコネクタを接続することにより、複数の太陽電池が直列または並列に接続された太陽電池ストリングが形成される。太陽電池あるいは太陽電池ストリングには、外部回線と電気的に接続するための配線が接続され、封止材およびガラス板等により封止されることにより、太陽電池モジュールが得られる。
複数のセルを直列および／または並列に接続した太陽電池モジュールでは、最も特性の低いセルの特性によりモジュール効率が左右される。上記のように、本発明の製造方法によれば、変換特性に優れ、かつバッチ内やバッチ間での変換特性のバラツキが少ない結晶シリコン系太陽電池が得られる。本発明の製造方法により得られた複数のセルをモジュール化した場合は、セル間の電圧や電流のバラツキが小さいため、モジュール効率を高く維持できる。
以下、本発明を実施例により具体的に説明するが、本発明は以下の実施例に限定されるものではない。以下の例において、テクスチャが形成されたシリコン基板上の薄膜の膜厚は、断面の透過型電子顕微鏡（ＴＥＭ）観察により求めた。テクスチャの斜面と垂直な方向を膜厚方向とし、ＴＥＭ観察像からテクスチャの谷部における膜厚を読み取った。
［製膜実験例：プラズマ処理による製膜レートの評価］
（シリコン基板へのテクスチャの形成）
入射面の面方位が（１００）で、厚みが２００μｍの６インチｎ型単結晶シリコンウェハを、アセトン中で洗浄した後、２重量％のＨＦ水溶液に３分間浸漬して表面の酸化シリコン膜を除去し、超純水によるリンスを行った。洗浄後のシリコン基板を、７０℃の５／１５重量％のＫＯＨ／イソプロピルアルコール水溶液に１５分間浸漬した後、超純水によるリンスを行い、（１１１）面が露出したピラミッド形状のテクスチャが形成された単結晶シリコン基板を得た。
（真性シリコン層の製膜）
シリコン基板を２５枚（５行，５列）載置可能な製膜トレイ（トレイ面積：０．９３ｍ２、製膜面の面積：０．６７ｍ２）上の面内中央部（３，３アドレス）に、テクスチャが形成されたシリコン基板を載置した。シリコン基板を載置したトレイをＣＶＤチャンバ内へ導入し、基板温度１５０℃、圧力１２０Ｐａ、Ｈ２／ＳｉＨ４流量比１０／３、パワー密度１１ｍＷ／ｃｍ２の条件（以下、この条件を「標準製膜条件」と記載する）で、３０秒間製膜を行い、テクスチャの谷部における膜厚が約５ｎｍの真性シリコン層を形成した。
（プラズマ処理）
真性シリコン層を製膜後、一旦プラズマ放電を停止し、Ｈ２およびＳｉＨ４を表１の「プラズマ処理条件１」に示すＨ２／ＳｉＨ４流量比でＣＶＤチャンバへ導入し、ガス置換を行った。３０秒間ガス置換を行った後、プラズマ放電を再開して、表１の「プラズマ処理条件１」に示すＨ２／ＳｉＨ４流量比、パワー密度、圧力および基板温度で、３０秒間プラズマ処理を実施した。
上記と同様に、テクスチャの谷部における膜厚が約５ｎｍの真性シリコン層を形成し、ガス置換時およびプラズマ処理時のＨ２／ＳｉＨ４流量比およびプラズマ処理時のパワー密度を表１に示すプラズマ処理条件２〜１０のように変更して、ガス置換および３０秒のプラズマ処理を実施した。なお、Ｈ２／ＳｉＨ４流量比∞は、ＳｉＨ４を導入せずにＨ２のみを導入してガス置換およびプラズマ処理（水素プラズマエッチング）を行ったことを示している。
＜評価結果＞
「標準製膜条件」および「プラズマ処理条件１〜１０」における、水素希釈倍率（Ｈ２／ＳｉＨ４流量比）、パワー密度、圧力、基板温度、および製膜レートを表１に示す。製膜レートは、プラズマ処理前の基板の中央付近におけるテクスチャの谷部の薄膜の膜厚ｄ０を３か所で測定した平均と、プラズマ処理後の基板の中央付近におけるテクスチャの谷部の薄膜の膜厚ｄ１を３か所で測定した平均との差を、膜厚変化量ｄ１−ｄ０として、膜厚変化量をプラズマ処理時間で割ることにより算出した。
Figure 2019004126
表１に示すように、プラズマ処理条件８およびプラズマ処理条件１０のプラズマ処理（水素プラズマエッチング）では、エッチングレートが大きいのに対して、Ｈ２に加えてＳｉＨ４を導入することによりエッチングレートが小さくなり、プラズマパワー密度が１００ｍＷ／ｃｍ２の場合は、水素希釈倍率が２０００倍以下であれば、製膜レートがプラス（製膜モード）となっている。また、プラズマ処理時のパワー密度１００ｍＷ／ｃｍ２の場合（実験例１）と３０ｍＷ／ｃｍ２の場合（実験例５）との対比から、プラズマ処理時のパワー密度が大きいほど、製膜レートが小さくなる（エッチング速度が大きくなる）ことが分かる。これらの結果から、プラズマ処理時のＨ２／ＳｉＨ４流量比およびプラズマパワー密度を調整することにより、プラズマ処理における製膜レートを任意に調整できることが分かる。
［製膜実験例：バッチ間およびバッチ内での膜厚バラツキの評価］
＜実験例１＞
（第１バッチの製膜）
シリコン基板を２５枚（５行，５列）載置可能な製膜トレイ（トレイ面積：０．９３ｍ２、製膜面の面積：０．６７ｍ２）上の面内中央部（３，３アドレス）および端部（１，１アドレス）のそれぞれに、テクスチャが形成されたシリコン基板を載置した。シリコン基板を載置したトレイをＣＶＤチャンバ内へ導入し、標準製膜条件で１１秒間製膜を行い、膜厚約２．５ｎｍの真性シリコン層（第一サブ層）を形成した。
第一サブ層を製膜後、一旦プラズマ放電を停止し、Ｈ２およびＳｉＨ４を、Ｈ２／ＳｉＨ４流量比２０００／１でＣＶＤチャンバへ導入し、ガス置換を行った。３０秒間ガス置換を行った後、プラズマ放電を再開して、プラズマ処理条件１で２０秒間のプラズマ処理を行った。一旦プラズマ放電を停止し、Ｈ２／ＳｉＨ４流量比が１０／３となるようにＳｉＨ４をＣＶＤチャンバへ導入してガス置換を行った後、プラズマ放電を再開して、標準製膜条件で１１秒間製膜を行い、プラズマ処理後の第一サブ層上に、膜厚約２．５ｎｍの真性シリコン層（第二サブ層）を形成した。
第二サブ層を形成後、一旦プラズマ放電を停止し、Ｈ２およびＳｉＨ４を、Ｈ２／ＳｉＨ４流量比２０００／１でＣＶＤチャンバへ導入して、約３０秒間ガス置換を行った。その後、プラズマ放電を再開して、プラズマ処理条件１で、２０秒間のプラズマ処理を行った。プラズマ処理時のＳｉＨ４ガスの供給量は、第一サブ層へのプラズマ処理と同様、Ｈ２／ＳｉＨ４流量比が２０００／１となるように調整した。
第二サブ層の表面をプラズマ処理した真性シリコン薄膜上に、基板温度１５０℃、圧力６０Ｐａ、Ｂ２Ｈ６含有Ｈ２／ＳｉＨ４の流量比が３／１、パワー密度１１ｍＷ／ｃｍ２の条件で、膜厚が約４ｎｍのｐ型シリコン薄膜を形成した。Ｂ２Ｈ６含有Ｈ２としては、Ｈ２によりＢ２Ｈ６濃度を５０００ｐｐｍに希釈した混合ガスを用いた。
（第２〜９バッチの製膜）
第１バッチの製膜終了後、製膜トレイをＣＶＤ装置から取出し、製膜トレイ上の面内中央部および端部のそれぞれに別のシリコン基板を載置して、第２バッチの製膜を行った。第２バッチの製膜では、第１バッチと同様に、約２．５ｎｍの第一サブ層の形成、第一サブ層へのプラズマ処理、約２．５ｎｍの第二サブ層の形成、第二サブ層へのプラズマ処理およびｐ型シリコン薄膜の形成の一連の操作を行った。これらの一連の操作を繰り返し、第９バッチまで製膜を行った。
（第１０バッチの製膜および膜厚測定）
第１０バッチでは、第１〜９バッチと同様に、第一サブ層の形成、第一サブ層へのプラズマ処理、第二サブ層の形成、および第二サブ層へのプラズマ処理を行った後、ＣＶＤ装置から製膜トレイを取出した。トレイの中央部および端部のそれぞれに載置されたシリコン基板の中央付近におけるテクスチャ谷部の真性シリコン薄膜の膜厚を測定し、３箇所の平均をプラズマ処理後の膜厚ｄ１とした。
（第１１〜第９９８バッチの製膜）
第１〜９バッチと同様の条件で、一連の操作を繰り返し、第１１〜第９９８バッチの製膜を行った。
（第９９９，１０００バッチの製膜および膜厚測定）
第９９９バッチの製膜では、第一サブ層の形成、第一サブ層へのプラズマ処理、および第二サブ層の形成を行った後、ＣＶＤ装置から製膜トレイを取出してシリコン基板の中央付近におけるテクスチャ谷部の薄膜の膜厚を３か所で測定し、３か所の平均をプラズマ処理前の膜厚ｄ０とした。第１０００バッチの製膜では、第１０バッチと同様に、第一サブ層の形成、第一サブ層へのプラズマ処理、第二サブ層の形成、および第二サブ層へのプラズマ処理を行った後、ＣＶＤ装置から製膜トレイを取出してシリコン基板の中央付近におけるテクスチャ谷部の薄膜の膜厚を３か所で測定し、３か所の平均をプラズマ処理後の膜厚ｄ１とした。
＜実験例２〜４、比較実験例１〜４＞
Ｈ２／ＳｉＨ４流量比が、それぞれ、１０００／１（実験例２、プラズマ処理条件３）、５００／１（実験例３、プラズマ処理条件４）、２００／１（実験例４、プラズマ処理条件５）、１００／１（比較実験例１、プラズマ処理条件６）、５０／１（比較実験例２、プラズマ処理条件７）、３０００／１（比較実験例３、プラズマ処理条件１）となるように、プラズマ処理前のガス置換およびプラズマ処理におけるＳｉＨ４の導入量を変更した。比較実験例４（プラズマ処理条件８）では、ＳｉＨ４を導入せず、水素のみを導入して第一サブ層および第二サブ層へのプラズマ処理（水素プラズマエッチング）を実施した。これらの実験例では、プラズマ処理後の膜厚ｄ１が実験例１と同等になるように、標準成膜条件による真性シリコン層の製膜時間を調整した。
製膜時間およびプラズマ処理時のＳｉＨ４導入量を上記の様に変更したこと以外は実験例１と同様にして、シリコン基板上への製膜およびプラズマ処理を繰り返し、第１０バッチにおけるプラズマ処理後の膜厚ｄ１、ならびに第９９９バッチのプラズマ処理前の膜厚ｄ０、および第１０００バッチのプラズマ処理後の膜厚ｄ１を測定した。
＜実験例５＞
プラズマ処理条件９（パワー密度３０ｍＷ／ｃｍ２）に変更してプラズマ処理を実施し、プラズマ処理後の膜厚ｄ１が同等となるように真性シリコン層の製膜時間を調整したこと以外は実験例１と同様にして、シリコン基板上への製膜およびプラズマ処理を繰り返し、第１０バッチにおけるプラズマ処理後の膜厚ｄ１、ならびに第９９９バッチのプラズマ処理前の膜厚ｄ０、および第１０００バッチのプラズマ処理後の膜厚ｄ１を測定した。
＜比較実験例５＞
プラズマ処理条件１０（パワー密度３０ｍＷ／ｃｍ２）に変更してプラズマ処理を実施し、プラズマ処理後の膜厚ｄ１が同等となるように製膜時間を調整したこと以外は比較実験例４と同様にして、シリコン基板上への製膜およびプラズマ処理を繰り返し、第１０バッチにおけるプラズマ処理後の膜厚ｄ１、ならびに第９９９バッチのプラズマ処理前の膜厚ｄ０、および第１０００バッチのプラズマ処理後の膜厚ｄ１を測定した。
＜比較実験例６＞
標準製膜条件で２５秒の製膜を行い、膜厚約４ｎｍの真性シリコン層を形成した。その後、プラズマ処理を行わずに、真性シリコン層上にｐ型シリコン薄膜を形成した。これらの一連の操作を繰り返し、第１０バッチおよび第１０００バッチの真性シリコン薄膜の膜厚を測定した。
表２に、実験例および比較実験例におけるプラズマ処理の条件、および膜厚測定結果を示す。バッチ内膜厚バラツキは、トレイ端部で製膜およびプラズマ処理をおこなった基板上の真性シリコン薄膜の膜厚ｄ１とトレイ中央部で製膜およびプラズマ処理をおこなった基板上の真性シリコン薄膜の膜厚ｄ１の差を、百分率で表したものである。バッチ間膜厚バラツキは、第１０バッチのプラズマ処理後の膜厚ｄ１と第１０００バッチのプラズマ処理後の膜厚ｄ１の差を百分率で表したものである。
Figure 2019004126
ＳｉＨ４を導入せずにＨ２のみを導入してプラズマ処理を行った比較実験例４および比較実験例５、ならびにプラズマ処理時のＨ２／ＳｉＨ４流量比を３０００／１とした比較実験例３では、トレイ中央部に配置した基板上の薄膜の膜厚のバッチ間バラツキ（第１０バッチと第１０００バッチの平均との差）が著しく大きいことが分かる。また、これらの比較実験例では、第１０００バッチのバッチ内の膜厚バラツキも著しく大きくなっていた。
プラズマ処理時のＨ２／ＳｉＨ４流量比を、２００／１〜２０００／１とした実験例１〜４では、第１０００バッチにおいても、バッチ内膜厚バラツキは１％程度、あるいはそれ以下であった。ＳｉＨ４流量をさらに増加させた比較実験例１，２では、第１０００バッチにおけるバッチ内の膜厚バラツキが大きくなっていた。
比較実験例では、第９９９バッチの膜厚ｄ０のバッチ内膜厚バラツキは小さいことから、プラズマ処理による製膜量（エッチング量）のバラツキが膜厚バラツキの原因であると考えられる。実験例では、プラズマ処理時のＳｉＨ４導入量（水素希釈倍率）を調整して、プラズマ処理を製膜モードで実施することにより、連続製膜バッチ数が増加した場合でも、プラズマ処理による製膜量のバラツキが抑制され、プラズマ処理後の真性シリコン薄膜の膜厚のバッチ内バラツキおよびバッチ間バラツキを低減できることが分かる。
［太陽電池の作製例］
以下の実施例および比較例では、上記実験例および比較実験例と同様の条件で、製膜およびプラズマ処理を行った後、太陽電池を作製して発電特性を評価した。
＜実施例１＞
（ｐ層側のＣＶＤ製膜）
シリコン基板を２５枚（５行，５列）載置可能な製膜トレイ上の面内中央部（３，３アドレス）および端部（１，１アドレス）のそれぞれに、テクスチャが形成されたシリコン基板を載置した。シリコン基板を載置したトレイをＣＶＤチャンバ内へ導入し、上記実験例１と同様の条件で、シリコン基板上に、標準製膜条件での約２．５ｎｍの第一サブ層の形成、第一サブ層へのプラズマ処理、約２．５ｎｍの第二サブ層の形成、第二サブ層へのプラズマ処理、およびｐ型シリコン薄膜の形成を行った。トレイを入れ替えて、同様の条件で１０００バッチの製膜を実施した。
（太陽電池の作製）
ｐ層側にシリコン薄膜の形成を行った基板の中から、第１０バッチの２枚および第１０００バッチの２枚の計４枚を抜き取り、ヘテロ接合太陽電池を作製した。シリコン基板のシリコン薄膜非形成面（裏面側）に、標準製膜条件で膜厚６ｎｍの真性シリコン薄膜を形成し、その上に、基板温度１５０℃、圧力６０Ｐａ、ＰＨ３含有Ｈ２／ＳｉＨ４の流量比が３／１、パワー密度１１ｍＷ／ｃｍ２の条件で、膜厚が約４ｎｍのｎ型非晶質シリコン薄膜を形成した。ＰＨ３含有Ｈ２としては、Ｈ２によりＰＨ３濃度を５０００ｐｐｍに希釈した混合ガスを用いた。
ｎ型シリコン薄膜上およびｐ型シリコン薄膜上のそれぞれに、膜厚８０ｎｍのＩＴＯ透明導電膜を製膜した。透明導電膜は、酸化錫含有量５重量％のＩＴＯ焼結ターゲットを用い、基板温度１５０℃、アルゴン／酸素流量：５０ｓｃｃｍ／１ｓｃｃｍ、圧力０．２Ｐａ、パワー密度０．５Ｗ／ｃｍ２の条件で、スパッタ法により製膜した。透明導電層上に、スクリーン印刷により、銀ペーストを櫛形に印刷し、１５０℃で１時間加熱して、評価用太陽電池を得た。
＜実施例２〜５、比較例１〜６＞
ｐ層側のシリコン薄膜のＣＶＤ製膜条件およびプラズマ処理条件を、実験例２〜５および比較実験例１〜６と同様の条件に変更した。それ以外は実施例１と同様にして、１０００バッチの製膜を実施し、第１０バッチおよび第１０００バッチの基板を用いて、評価用太陽電池を作製した。
＜評価結果＞
試料温度２５℃にて、ＡＭ１．５、１００ｍＷ／ｃｍ２の光照射下で、各実施例および比較例で得られた評価用太陽電池の出力特性を測定した。表３において、開放電圧（Ｖｏｃ）、短絡電流（Ｉｓｃ）、曲線因子（ＦＦ）および最大出力（Ｐｍａｘ）は、比較例６の第１０バッチのセル（トレイ端部で製膜を行ったセル）の値を１とした相対値で示されている。表３における「差異」は、同一バッチ内の端部と中央部との差異であり、ΔＰｍａｘは、第１０バッチのセルと第１０００バッチのセルのＰｍａｘの差である。
Figure 2019004126
各実施例および比較例の第１０バッチのセルについてみた場合、プラズマ処理を実施した実施例１〜５および比較例１〜５は、プラズマ処理を行わなかった比較例６に比べて、Ｐｍａｘが高く、プラズマ処理による変換特性の向上効果がみられた。特に、ＳｉＨ４に対して２００倍以上のＨ２を導入しながら１００ｍＷ／ｃｍ２のプラズマパワーで、第一サブ層への中間プラズマ処理および第二サブ層へのプラズマ処理が行われた実施例１〜４および比較例３，４において、変換効率の顕著な向上がみられた。実施例１〜４では、同一バッチ内の端部のセルと中央部のセルのＰｍａｘの差は１％未満であり、同一バッチ内での変換効率の大きな差異はみられなかった。
プラズマ処理時にＨ２のみを導入した比較例４，５は、第１０バッチのセルの変換効率が高かったものの、第１０００バッチのセルは変換特性の低下が著しかった。特に中央部のセルのΔＰｍａｘが大きく、バッチ内およびバッチ間での特性のバラツキが大きいことが分かる。すなわち、水素プラズマエッチングにより、製膜初期バッチのセルの特性を高めることができるものの、連続製膜バッチ数の増加に伴って、セルの特性が低下し、バッチ内での特性バラツキも大きくなることが分かる。プラズマグ処理時のＨ２／ＳｉＨ４流量比が３０００／１の比較例３においても、比較例４，５と同様、バッチ内およびバッチ間での特性バラツキが大きかった。
プラズマ処理時のＨ２／ＳｉＨ４流量比を、２００／１〜２０００／１とした実施例１〜５では、第１０００バッチのセルも高い変換特性を維持しており、バッチ内での特性バラツキも小さいことが分かる。特に、Ｈ２／ＳｉＨ４流量比１／１０００の実施例２、Ｈ２／ＳｉＨ４流量比１／５０の実施例３、およびＨ２／ＳｉＨ４流量比１／２００の実施例が高い変換特性を示した。
表２の膜厚評価結果と、表３の変換特性の評価結果とを対比すると、各実験例および比較実験例の膜厚バラツキ（表２）と、各実施例および比較例の太陽電池の特性バラツキ（表３）とが高い相関を有することが分かる。すなわち、比較例では、連続製膜バッチ数の増加に伴って膜厚バラツキが大きくなり、これに伴って特性バラツキが生じている。一方、実施例ではプラズマ処理によるパッシベーション効果を維持しつつ、バッチ内およびバッチ間での真性シリコン薄膜の膜厚の分布が低減されるため、連続製膜バッチ数が増加した場合でも、プラズマ処理による変換特性向上効果を維持できることが分かる。
プラズマ処理時のＳｉＨ４導入量が多い（水素希釈倍率が小さい）比較例１および比較例２は、比較例４，５に比べると第１０００バッチにおける膜厚バラツキが小さく、変換特性のバラツキも小さい。しかし、第１０バッチおよび第１０００バッチのいずれにおいても、変換特性が低く、プラズマ処理による特性向上効果が十分ではない。これは、プラズマ処理の製膜レートが大きく、シリコン薄膜（サブ層）の内部への水素プラズマの浸透よりもシリコン薄膜の製膜が優先的に起こるために、水素プラズマによるパッシベーション効果が低いことに起因して、Ｖｏｃの向上が不十分であったと考えられる。また、プラズマ処理時の製膜レートが大きく、高水素濃度の界面層が有意な膜厚で形成されるために微結晶シリコンが生成しやすいことも、変換特性の向上を妨げる要因であると考えられる。
プラズマ処理時のパワー密度を３０ｍＷ／ｃｍ２とした実施例５は、第１０００バッチにおける膜厚バラツキが小さく、比較例１，２に比べて高い変換特性を示した。一方、実施例５は、実施例１に比べると変換特性が低いことが分かる。これは、プラズマ処理時のパワー密度が低く、水素プラズマによるパッシベーション効果が小さいことに起因すると考えられる。
以上の結果から、プラズマ処理時のシリコン含有ガス導入量（水素希釈倍率）およびプラズマパワー密度を適切に調整することにより、変換効率に優れる太陽電池が得られることが分かる。また、水素プラズマエッチングでは、シリコン系薄膜の連続製膜バッチ数の増加に伴って変換特性のバラツキが生じるのに対して、非晶質シリコンが形成されるように少量のシリコン含有ガスを導入してプラズマ処理を実施することにより、バッチ内およびバッチ間でのセル特性のバラツキを低減できることが分かる。

Claims (16)

  1. 導電型単結晶シリコン基板の第一主面上に、真性シリコン系薄膜、および導電型シリコン系薄膜をこの順に有する結晶シリコン系太陽電池を製造する方法であって、
    前記導電型単結晶シリコン基板は、第一主面のピラミッド形状のテクスチャを有しており、
    導電型単結晶シリコン基板上に真性シリコン系層が設けられた基板の複数がＣＶＤチャンバ内に配置された状態で、ＣＶＤチャンバ内に水素ガスおよびシリコン含有ガスを導入しながら、前記真性シリコン系層の表面を水素プラズマに暴露するプラズマ処理が行われ、
    前記プラズマ処理時のＣＶＤチャンバ内への水素導入量が、シリコン含有ガス導入量の１５０〜２５００倍であり、前記プラズマ処理により、テクスチャの谷部の真性シリコン系層上に薄膜が製膜されることにより真性シリコン系薄膜が形成される、結晶シリコン系太陽電池の製造方法。
  2. 前記プラズマ処理により形成される前記薄膜が、真性非晶質シリコンである、請求項１に記載の結晶シリコン系太陽電池の製造方法。
  3. 前記プラズマ処理時のパワー密度が、５５〜１０００ｍＷ／ｃｍ２である、請求項１または２に記載の結晶シリコン系太陽電池の製造方法。
  4. 前記プラズマ処理時のパワー密度と、シリコン含有ガス導入量に対する水素ガスの導入量の比との積が、１５０００〜１５００００ｍＷ／ｃｍ２である、請求項１〜３のいずれか１項に記載の結晶シリコン系太陽電池の製造方法。
  5. テクスチャの谷部において、前記プラズマ処理後の真性シリコン系薄膜の膜厚ｄ１とプラズマ処理前の真性シリコン系層の膜厚ｄ０との差ｄ１−ｄ０が、１．５ｎｍ以下である、請求項１〜４のいずれか１項に記載の結晶シリコン系太陽電池の製造方法。
  6. （ｄ１−ｄ０）／ｄ１が、０より大きく０．２以下である、請求項５に記載の結晶シリコン系太陽電池の製造方法。
  7. 前記プラズマ処理において、テクスチャの谷部における前記薄膜の製膜レートが、０．１ｎｍ／秒以下である、請求項１〜６のいずれか１項に記載の結晶シリコン系太陽電池の製造方法。
  8. 前記プラズマ処理において、テクスチャの頂部にも薄膜が形成される、請求項１〜７のいずれか１項に記載の結晶シリコン系太陽電池の製造方法。
  9. 前記プラズマ処理前に、ＣＶＤチャンバ内にシリコン含有ガスを導入しながら、プラズマＣＶＤにより、導電型単結晶シリコン基板の表面に前記真性シリコン系層が形成され、
    真性シリコン系層形成時のＣＶＤチャンバ内への水素の導入量が、シリコン含有ガス導入量の５０倍未満である、請求項１〜８のいずれか１項に記載の結晶シリコン系太陽電池の製造方法。
  10. 前記真性シリコン系層の形成と、前記プラズマ処理とが、同一のＣＶＤチャンバ内で実施される、請求項１〜９のいずれか１項に記載の結晶シリコン系太陽電池の製造方法。
  11. 前記真性シリコン系薄膜は、導電型単結晶シリコン基板側から順に、第一サブ層から第ｎサブ層までのｎ層のサブ層を備え、
    ｎは２以上の整数であり、
    第一サブ層から第ｎサブ層のそれぞれは、真性非晶質シリコン系層であり、
    第一サブ層から第ｎサブ層のいずれかを形成後に、前記プラズマ処理が実施される、請求項１〜１０のいずれか１項に記載の結晶シリコン系太陽電池の製造方法。
  12. 前記第一サブ層を形成後に前記プラズマ処理が実施される、請求項１１に記載の結晶シリコン系太陽電池の製造方法。
  13. 前記第一サブ層が１〜６ｎｍの膜厚で形成される、請求項１１に記載の結晶シリコン系太陽電池の製造方法。
  14. 前記第ｎサブ層を形成後に前記プラズマ処理が実施される、請求項１１〜１３のいずれか１項に記載の結晶シリコン系太陽電池の製造方法。
  15. ｎ＝２である、請求項１１〜１４のいずれか１項に記載の結晶シリコン系太陽電池の製造方法。
  16. 前記サブ層のそれぞれが、１〜６ｎｍの膜厚で形成される、請求項１１〜１５のいずれか１項に記載の結晶シリコン系太陽電池の製造方法。
JP2019526888A 2017-06-28 2018-06-25 光電変換装置の製造方法 Active JP6842541B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017126782 2017-06-28
JP2017126782 2017-06-28
PCT/JP2018/024009 WO2019004126A1 (ja) 2017-06-28 2018-06-25 光電変換装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2019004126A1 true JPWO2019004126A1 (ja) 2020-04-23
JP6842541B2 JP6842541B2 (ja) 2021-03-17

Family

ID=64741573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019526888A Active JP6842541B2 (ja) 2017-06-28 2018-06-25 光電変換装置の製造方法

Country Status (6)

Country Link
US (1) US11069828B2 (ja)
EP (1) EP3648180B1 (ja)
JP (1) JP6842541B2 (ja)
CN (1) CN110809827A (ja)
TW (1) TWI790245B (ja)
WO (1) WO2019004126A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312859A (zh) * 2020-03-03 2020-06-19 中国科学院上海微系统与信息技术研究所 一种重掺杂型硅基薄膜的制备方法和由此得到的薄膜及其应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5635408A (en) * 1994-04-28 1997-06-03 Canon Kabushiki Kaisha Method of producing a semiconductor device
US20130102133A1 (en) * 2011-10-21 2013-04-25 Applied Materials, Inc. Method and apparatus for fabricating silicon heterojunction solar cells
JP2013236020A (ja) * 2012-05-10 2013-11-21 Mitsubishi Electric Corp 太陽電池製造装置および太陽電池の製造方法
JP2014072406A (ja) * 2012-09-28 2014-04-21 Mitsubishi Electric Corp 太陽電池およびその製造方法、太陽電池モジュール
WO2016152228A1 (ja) * 2015-03-24 2016-09-29 株式会社カネカ 太陽電池用結晶シリコン基板の製造方法、結晶シリコン系太陽電池の製造方法および結晶シリコン系太陽電池モジュールの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207890B1 (en) 1997-03-21 2001-03-27 Sanyo Electric Co., Ltd. Photovoltaic element and method for manufacture thereof
JP3490964B2 (ja) 2000-09-05 2004-01-26 三洋電機株式会社 光起電力装置
EP2352174A4 (en) * 2008-10-14 2017-11-22 Kaneka Corporation Silicon thin film solar cell and method for manufacturing same
WO2012043124A1 (ja) 2010-10-01 2012-04-05 株式会社カネカ 光電変換装置の製造方法
WO2012085155A2 (en) 2010-12-22 2012-06-28 Imec Method for heterojunction interface passivation
JP5252066B2 (ja) * 2011-12-20 2013-07-31 住友金属鉱山株式会社 透明導電膜積層体及びその製造方法、並びに薄膜太陽電池及びその製造方法
JP2014049675A (ja) 2012-09-03 2014-03-17 Mitsubishi Electric Corp 太陽電池およびその製造方法
EP2980861B1 (en) * 2013-03-28 2020-01-08 Panasonic Intellectual Property Management Co., Ltd. Solar cell
JP6550042B2 (ja) * 2014-03-26 2019-07-24 株式会社カネカ 太陽電池モジュールおよびその製造方法
WO2017110457A1 (ja) * 2015-12-24 2017-06-29 株式会社カネカ 光電変換装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5635408A (en) * 1994-04-28 1997-06-03 Canon Kabushiki Kaisha Method of producing a semiconductor device
US20130102133A1 (en) * 2011-10-21 2013-04-25 Applied Materials, Inc. Method and apparatus for fabricating silicon heterojunction solar cells
JP2013236020A (ja) * 2012-05-10 2013-11-21 Mitsubishi Electric Corp 太陽電池製造装置および太陽電池の製造方法
JP2014072406A (ja) * 2012-09-28 2014-04-21 Mitsubishi Electric Corp 太陽電池およびその製造方法、太陽電池モジュール
WO2016152228A1 (ja) * 2015-03-24 2016-09-29 株式会社カネカ 太陽電池用結晶シリコン基板の製造方法、結晶シリコン系太陽電池の製造方法および結晶シリコン系太陽電池モジュールの製造方法

Also Published As

Publication number Publication date
TW201905234A (zh) 2019-02-01
EP3648180B1 (en) 2023-10-11
CN110809827A (zh) 2020-02-18
TWI790245B (zh) 2023-01-21
US11069828B2 (en) 2021-07-20
JP6842541B2 (ja) 2021-03-17
WO2019004126A1 (ja) 2019-01-03
EP3648180A4 (en) 2021-03-24
EP3648180A1 (en) 2020-05-06
US20200144440A1 (en) 2020-05-07

Similar Documents

Publication Publication Date Title
JP5456168B2 (ja) 光電変換装置の製造方法
US9871161B2 (en) Method for making crystalline silicon-based solar cell, and method for making solar cell module
JP6909267B2 (ja) 光電変換装置の製造方法
JP5421701B2 (ja) 結晶シリコン太陽電池及びその製造方法
JP5526461B2 (ja) 光起電力装置
JP5863391B2 (ja) 結晶シリコン系太陽電池の製造方法
WO2013128628A1 (ja) 光起電力装置
US10505065B2 (en) Method for manufacturing photoelectric conversion device
WO2019163647A1 (ja) 太陽電池の製造方法
JP2014082285A (ja) 太陽電池およびその製造方法、太陽電池モジュール
JP6842541B2 (ja) 光電変換装置の製造方法
JP6502147B2 (ja) 太陽電池の製造方法および太陽電池モジュールの製造方法
CN217606831U (zh) 一种高效异质结太阳能电池
TW202337041A (zh) 太陽能電池及其形成方法
CN107403852A (zh) 硅基异质接面太阳能电池及其制程方法
JP2013041996A (ja) 薄膜光電変換装置
JP2013258198A (ja) 集積型光電変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191008

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210219

R150 Certificate of patent or registration of utility model

Ref document number: 6842541

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250