JP5421701B2 - 結晶シリコン太陽電池及びその製造方法 - Google Patents

Description

本発明は、半導体基板表面にヘテロ接合を有する結晶シリコン太陽電池に関するものである。

結晶シリコン基板を用いた結晶シリコン太陽電池は、光電変換効率が高く、既に太陽光発電システムとして広く一般に実用化されている。中でも単結晶シリコンとはギャップの異なる非晶質シリコン系薄膜を単結晶表面へ製膜し、拡散電位を形成した結晶シリコン太陽電池はヘテロ接合太陽電池と呼ばれている。中でも拡散電位を形成するための導電型非晶質シリコン系薄膜と結晶シリコン表面の間に、薄い真性非晶質シリコン層を介在させる太陽電池は、変換効率の最も高い結晶シリコン太陽電池の形態の一つである。結晶表面と導電型非晶質シリコン系薄膜の間に薄い真性な非晶質シリコン層を製膜することで、結晶の表面に存在する欠陥をパッシベートすることができる。また、導電型非晶質シリコン系薄膜を製膜する際の、キャリア導入不純物の結晶シリコン表面への拡散を防止することができる。

結晶シリコンはその周期構造を反映した電子状態の異方性を有しており、価電子バンドの頂上と伝導帯バンドの底の波数ベクトルが一致しないため、電子の遷移にはフォノンと相互作用が必要となる。これを間接遷移といい、結晶シリコンは間接遷移型半導体と呼ばれている。間接遷移型半導体を太陽電池に用いた場合、フォノンとの相互作用を必要としない直接遷移型半導体と比較して、光吸収係数が低いので光を如何に光電変換層に閉じ込めるかが重要な技術の一つとなる。

光を閉じ込めるためには太陽電池の光学特性を制御する必要があり、その光学特性は主に屈折率差を有する界面形状と各層の膜厚によって決定される。一般的にアルカリ水溶液によるシリコン（１００）面と（１１１）面のエッチング速度の違いを利用した異方性エッチングよって、基板表面にテクスチャを形成している。このテクスチャによって入射光が散乱され、光がシリコン基板内に閉じ込められやすくなる。

ヘテロ接合太陽電池に用いる単結晶シリコン基板の両面に導電型の異なる非晶質シリコン層を、真性非晶質シリコンを介して製膜し、基板の両面に電極層を製膜し、その上に集電極を形成する。特に入射側電極層は透明電極である必要がある。

また、それらの製膜される領域に関して、導電型単結晶シリコン基板の上にシリコン薄膜層や電極層を製膜するヘテロ接合太陽電池では、単結晶シリコン基板に光が入射することができる光学的有効領域と、光が入射し生成された電子正孔対を分離回収するための電位勾配の存在する電気的な有効領域の大きさが重要である。電気的及び光学的な有効領域は当然ながら広いほうがよく、基板全体が有効領域である事が極限である。

光学的有効領域に関しては、光電変換によって取り出した電流を効率よく回収するためには、金属からなる集電極が必要で、この部分に関しては、基板内での光の角度分布や平均自由行程、入射光に対する電極の断面積にも依るので光学的半無効領域といえる。一方で電気的有効領域に関しては、基板の両面に異なる導電型層を配置する方式であれば、理想的には基板の両面に夫々異なる導電型層及び電極層を入射面と裏面の全面に製膜することで最大となると考えられ、この観点からは最も好ましい。

しかし、この理想を実現させるためにはいくつかの課題がある。まず基板側面近傍では基板側面に由来する表面準位が存在し、これにキャリアがトラップされることで、再結合確率が上昇し変換効率が低下する。よって何らかのパッシベーション層が側面に製膜されている必要がある。側面用のパッシベーション層としては入射面或いは裏面に全面製膜する際に自然に回り込むｉ型シリコン系薄膜層がよく用いられる。

もう一つの課題として、ＣＶＤ法において、入射面や裏面の全面へシリコン層を製膜する際に、側面或いは製膜面とは反対の面に回り込んで製膜されてしまうことが挙げられる。入射面や裏面の全面に製膜すれば側面にもシリコン層が製膜されてしまう。また、スパッタ法でも製膜する電極層に関しても、マスクを用いずに全面製膜すれば側面に製膜されてしまう。これら正負極に属する薄膜が互いに短絡した場合、薄膜の導電率によっては太陽電池の並列抵抗が減少し、ダイオード特性が悪化する。こうなっては、基板表面全域に渡って良好なパッシベーションがなされていたとしても、電極間の電位差を確保することができず変換効率が低下してしまう。

特許文献１では非晶質シリコン層製膜前に単結晶シリコン基板の側面を、絶縁性を有する材料からなるカバー部材で覆った後に両面にそれぞれ非晶質シリコン層及び透明電極層を製膜し、ｐ型層とｎ型層及び透明電極層が側面に回りこみ短絡することを防止し、有効面積とダイオード特性を両立させることが開示されている。

しかし、これでは側面には非晶質シリコン層が製膜されず、有効面積が最大ではない。また、実施例ではカバー部材にポリイミドを使用しているが、溶液を塗布した後に乾燥させねばならず、作成方法が煩雑となる。さらに、カバー材が両主面の周縁部まで回りこんだ場合、周縁部の製膜もされないので、有効領域は更に小さくなる。また、製膜後にカバー部材を取り除く場合と取り除かない場合が実施例で開示されている。取り除く場合は工程がさらに煩雑になり基板側面の表面準位による効率低下が予想され、取り除かない場合はポリイミドが光を吸収してしまうので、側面からの光の入射が妨げられてしまう。更に、実施例では基板側面における表面準位のパッシベーション層として有効なｉ型非晶質シリコン層によるパッシベーション効果が得られないので、側面近傍で発生したキャリアの再結合を抑制する効果が十分でない。

また、特許文献２では一導電型シリコン基板上に側面も含む全面に真性非晶質シリコン層を製膜し、基板表面上のそれより狭い領域にマスクを用いて導電型非晶質シリコン層と電極層を製膜することで、有効面積を高く維持しつつ、側面リーク電流を防ぎ変換効率を向上させることが開示されている。

しかし、単結晶シリコン基板にマスクを着けて製膜する必要があり、実施例ではトレイとマスクの相対位置はピンで決まるが、シリコン基板とトレイの位置は変動しうる。片面の導電型非晶質シリコン層、電極層を製膜した後に基板を反転させ、反対側にマスクを付け直さねばならず、マスクのずれが起こる可能性がある。いずれにせよマスクあわせを必要とする時点で工程の煩雑さが存在する。

また、特許文献３では一導電型シリコン基板の入射面に入射面真性非晶質シリコン層／逆導電型非晶質シリコン層を製膜し、それより狭い領域に入射面側透明電極層を製膜している。裏面側には少なくとも入射面側電極層に対応する領域に裏面真性非晶質シリコン層が製膜され、その上に一導電型非晶質シリコン層が製膜され、その上に裏面真性非晶質シリコン層よりも狭い領域に裏面側電極層が製膜されている。こうすることで、入射面側透明電極と裏面真性非晶質層の面積の差が無くなり、有効領域である入射面側透明電極の面積を最大限利用できることが開示されている。

しかし、入射面側透明電極で決まる有効領域自体がシリコン基板よりも狭く限定されており、有効領域が十分であるとは言いがたい。

また、特許文献４では一導電型のシリコン基板の第１の入射面上に、入射面真性非晶質シリコン層と、入射面一導電型非晶質シリコン層と、入射面側透明電極層を備え、入射面導電型非晶質シリコン層は、シリコン基板または入射面真性非晶質シリコン層の所定幅（２ｍｍ）の外周部を除く第１の領域に形成される。入射面側透明電極層は、入射面一導電型非晶質シリコンの上からシリコン基板または入射面真性非晶質シリコン層の前記外周部に至る領域を覆うように形成される。裏面については、非晶質シリコン層は全面に製膜しつつも、裏面側透明電極は入射面側透明電極よりも小さくする。シリコン基板と入射面側透明電極が接触するので、不純物の拡散が起きるという問題がある。入射面側透明電極と裏面側透明電極の面積を制限しており、有効面積が十分とはいえない。また、マスク合わせの回数が複数回存在するので、有効領域のばらつきが大きくなってしまう。

特許第４１６９４６３号公報 特許第４１０７９７１号公報 特許第４１９４３７９号公報 特開２００６−２３７３６３号公報

本発明の目的は、単結晶シリコン基板を用いた光起電力装置において、光電変換効率に優れた光起電力装置を提供することにある。

本発明者らは鋭意検討の結果、単結晶シリコン基板の少なくとも片側の表面に一導電型非晶質シリコン層及び電極層を製膜した後に、少なくとも側面にリーク防止層を製膜することにより、上記課題を解決できることを見出し、本発明を完成するに至った。

すなわち本発明は、第一主面、側面および第二主面からなる導電型単結晶シリコン基板を用い、前記第一主面に第一導電型シリコン系薄膜層を有し、前記導電型単結晶シリコン基板と前記第一導電型シリコン系薄膜層の間に第一の実質的に真性なシリコン系薄膜層を備え、前記第一導電型シリコン系薄膜層の上に第一電極層を備え、前記第二主面に第二導電型シリコン系薄膜層を有し、前記導電型単結晶シリコン基板と前記第二導電型シリコン系薄膜層の間に第二の実質的に真性なシリコン系薄膜層を備え、前記第二導電型シリコン系薄膜層の上に第二電極層を備え、前記第一主面の略全域に前記第一の実質的に真性なシリコン系薄膜層と前記第一導電型シリコン系薄膜層と前記第一電極層が形成されており、前記第二主面の略全域に前記第二の実質的に真性なシリコン系薄膜層と前記第二導電型シリコン系薄膜層が形成されている結晶シリコン太陽電池に関する。本発明の一実施形態では、前記第一導電型シリコン系薄膜層或いは第一電極層が前記第二導電型シリコン系薄膜層或いは第二電極層と重なる導電性膜積層領域に接触阻止層を備え、前記接触阻止層が前記導電性膜積層領域の存在する前記基板の表面に対する法線軸上において、前記第一導電型シリコン系薄膜層或いは第一電極層と前記第二導電型シリコン系薄膜層或いは第二電極層との間に備えられていること特徴とする。

好ましい実施態様は、前記接触阻止層が、少なくとも前記実質的に真性なシリコン系薄膜層に接している界面において、第一或いは第二導電型のどちらかに荷電制御されている。

好ましい実施態様は、前記第二主面の略全域に第二電極層が形成されている。

好ましい実施態様は、前記接触阻止層が既に集電極を形成してある第一主面或いは第二主面の略全面にも製膜されている。

本発明は、前記の結晶シリコン太陽電池の製造方法であって、その一形態において、前記接触阻止層は、導電型単結晶シリコン基板の配置されている領域の電極間距離を縮め、主面を無放電条件とした状態で、プラズマＣＶＤによって、側面及び主面周縁部にのみ選択的に製膜されることを特徴とする。

また、本発明の結晶シリコン太陽電池の製造方法の一形態は、前記の結晶シリコン太陽電池の各層を製膜した後、前記接触阻止層を除去することで前記接触阻止層上に製膜された層を合わせて取り除く工程を含むことを特徴とする。

本発明では、単結晶シリコン基板の少なくとも両主面の略全域にシリコン系薄膜層、電極層が製膜されており、少なくとも両面の電極層が積層関係にある電極積層領域へ、電極間の接触を阻止するための接触防止層を積層関係にある電極層の間に製膜する。こうする事で結晶シリコン太陽電池における電気的有効領域を最大限確保しつつ、並列抵抗を高く保つことができる。また、両面の導電型非晶質シリコン層及び電極層の製膜領域に関しては特に限定する必要がないので、工程が極めて簡素化できる。

本発明の結晶シリコン太陽電池の構造によれば、光閉じ込め特性が向上し、主に短絡電流が向上することで高い光電変換効率が得られる。

基板領域を無放電条件とする為の基板配置に係る図である。 製膜を基板の局所領域で制御する為の基板配置に係る図である。 本発明の実施例１に係る図である。 本発明の実施例２に係る図である。 本発明の実施例３に係る図である。 本発明の実施例４に係る図である。 本発明の実施例５に係る図である。 本発明の実施例６に係る図である。 本発明の実施例７に係る図である。 本発明の実施例８に係る図である。 本発明の比較例１に係る図である。 本発明の比較例２に係る図である。 本発明の比較例３に係る図である。 本発明の比較例４に係る図である。

本発明に係る結晶シリコン太陽電池は、第一主面、側面および第二主面からなる導電型単結晶シリコン基板を用い、前記第一主面に第一導電型シリコン系薄膜層を有し、前記導電型単結晶シリコン基板と前記第一導電型シリコン系薄膜層の間に第一の実質的に真性なシリコン系薄膜層を備え、前記第一導電型シリコン系薄膜層の上に第一電極層を備え、前記第二主面に第二導電型シリコン系薄膜層を有し、前記導電型単結晶シリコン基板と前記第二導電型シリコン系薄膜層の間に第二の実質的に真性なシリコン系薄膜層を備え、前記二導電型シリコン系薄膜層の上に第二電極層を備えた結晶シリコン太陽電池であって、前記第一主面の略全域に前記第一の実質的に真性なシリコン系薄膜層と前記第一導電型シリコン系薄膜層と前記第一電極層が形成されており、前記第二主面の略全域に前記第二の実質的に真性なシリコン系薄膜層と前記第二導電型シリコン系薄膜層が形成されており、前記第一導電型シリコン系薄膜層或いは第一電極層が前記第二導電型シリコン系薄膜層或いは第二電極層と重なる導電性膜積層領域に接触阻止層を備え、前記接触阻止層が、前記導電性膜積層領域の存在する前記導電型単結晶シリコン基板の表面に対する法線軸上において、前記第一導電型シリコン系薄膜層或いは第一電極層と前記第二導電型シリコン系薄膜層或いは第二電極層の間に備えられていること特徴としている。

まず、本発明の結晶シリコン太陽電池における、導電型単結晶シリコン基板について説明する。一般的に、単結晶シリコン基板は導電性を持たせるために、シリコンに対して電荷を供給する不純物を含有させる。単結晶シリコン基板は、例えばＳｉ原子に対して電子を導入するリン原子を供給したｎ型と、ホール（正孔ともいう）を導入するボロン原子を供給したｐ型がある。太陽電池に用いる場合、単結晶シリコン基板へ入射した光が最も多く吸収される入射側のへテロ接合を逆接合として強い電場を設けることで、電子正孔対を効率的に分離回収することができる。よって入射側のヘテロ接合は逆接合とすることが好ましい。一方で、正孔と電子を比較した場合、有効質量及び散乱断面積の小さい電子の方が一般的に移動度は大きくなる傾向がある。以上の観点から、本発明において使用する導電型単結晶シリコン基板は、ｎ型単結晶シリコン基板であることが好ましい。

ｎ型単結晶シリコン基板を用いた場合の本発明の好適な構成としては、主面に対して法線方向から見て、電極層／ｐ型シリコン系薄膜層／ｉ型シリコン系薄膜層／ｎ型単結晶シリコン基板／ｉ型シリコン系薄膜層／ｎ型シリコン系薄膜層／電極層となり、少なくとも入射側の電極層は、透明電極である必要がある。上記理由を加味すると裏面をｎ層とすることが好ましい。もっともｎ型単結晶シリコン基板の欠陥密度が小さく、正孔の移動度が十分大きい場合は、逆に裏面をｐ層としても良い。この場合のメリットとして、ｐ型層を厚くできるほか、結晶化しやすいｎ型層を入射側に用いることで、入射側にｎ型微結晶シリコン系薄膜層を配置させやすくなる。ｎ型微結晶シリコン系薄膜層は吸収係数が低いため窓層として適しており、電極層に用いられる導電性酸化物である酸化亜鉛等との電気的コンタクト性に優れている。

上記のように単結晶シリコン基板の導電型をどちらにするか、入射面をどちらの導電型にするかで、電極層、導電型シリコン系薄膜層、実質的に真性なシリコン系薄膜層の最適な膜厚や組成は変わってくる。それらシリコン系薄膜層及び電極層の製膜領域に関しては、電気的有効領域の最大化の観点から、入射面と裏面の略全域に製膜されていることが好ましい。一方で両面の略全域に夫々製膜される電極層が側面に回りこんで短絡しないように、少なくとも電極層同士が積層する電極積層領域には接触阻止層を製膜する必要がある。電極同士の短絡を防ぐ観点から、電極積層領域に製膜される接触阻止層の製膜工程は入射面と裏面のどちらかの電極層を製膜する工程以降であり、反対側の電極層を製膜する工程以前に行われる必要がある。

また、上記両面の電極層が互いに短絡するのを防ぐのと同様に導電型シリコン系薄膜層同士或いは導電型シリコン系薄膜層と電極層とが側面及び周縁部にて短絡することを防ぐため、導電性層積層領域に接触阻止層を製膜することが好ましい。導電性層積層領域に製膜される接触阻止層の製膜工程は入射面と裏面のどちらかの導電性シリコン系薄膜層を製膜する工程以降であり、反対側の導電性層を製膜する工程以前に行われる必要がある。

本発明において、「導電性膜」とは、導電性シリコン系薄膜層、及び電極層を意味するものとする。従い、「導電性膜積層領域」という場合は、電極積層領域及び／又は導電性層積層領域を意味することがある。また、実質的に真性なシリコン系薄膜層を介してｐｉｎ接合が形成される作用を低減するために、接触阻止層は、第一及び第二導電型シリコン系薄膜層が積層している領域よりも広い領域に製膜されることが好ましい。

また、実質的に真性なシリコン系薄膜層同士が短絡することを防ぐため、真性シリコン系薄膜層積層領域に接触阻止層を製膜することが好ましい場合もある。第一の実質的に真性なシリコン系薄膜層と第二の実質的に真性なシリコン系薄膜層が接触している場合、第一導電型シリコン系薄膜層と第二導電型シリコン系薄膜層は接触阻止層によって分離され直接接触していない状態であっても、実質的に真性なシリコン系薄膜層を介してｐｉｎ接合状態を形成していることになる。この第一導電型シリコン系薄膜層と第二導電型シリコン系薄膜層からなるｐｉｎ接合の影響は、実質的に真性なシリコン系薄膜層の膜厚が薄いほど小さい傾向がある。また接触阻止層が、第一と第二導電型シリコン系薄膜層の積層領域に対して、はみ出して製膜されている領域が広いほど小さい傾向がある。この領域が実質的に真性なシリコン系薄膜の膜厚に対して同程度である場合などは、ｐｉｎ接合の影響が大きくなるため、実質的に真性なシリコン系薄膜層を接触阻止層によって分離することが好ましい。また、実質的に真性なシリコン系薄膜層を分離しない場合は、接触阻止層を１００μｍ程度はみ出させて製膜することが好ましい。

また、主面領域においてシリコン基板に接して接触阻止層が製膜されている場合、この領域で発生したキャリアを回収する効率が、他の領域と比較して低下する傾向がある。接触阻止層を第一或いは第二導電型のどちらかに荷電制御することが好ましい。こうすることで、この領域において生じたキャリアに対して電位勾配を感じさせ、有効領域へ移動させることで回収する作用を生じさせることができる。

また、接触阻止層が側面に製膜された状態で、接触阻止層上に導電層を製膜し、その後接触阻止層を除去することで、接触阻止層上に製膜された導電層ごと取り除くことでも、有効領域を最大に保ちつつ、側面リークを防ぐことができる。工程が複雑になるが、シリコン基板の厚みが大きく、側面の面積が比較的大きい場合等、例えば、接触阻止層及びその上に製膜された電気的に機能しないシリコン系薄膜層及び電極層によって生ずる光学的ロスが無視できない場合は、取り除くことが好ましい。

また、接触阻止層の屈折率を制御することで、界面での光学特性を制御することができる。光学制御の役割も持たせる場合、側面のリークを防ぐため側面に製膜されると同時に、光学制御を行いたい領域に製膜することができる。

単結晶シリコン基板の入射面は（１００）面であるように切り出されていることが好ましい。これは、エッチングする場合に（１００）面と（１１１）面のエッチングレートが異なる異方性エッチングによって容易にテクスチャ構造を形成できるためである。一般的に、テクスチャサイズはエッチングが進行すればするほど大きくなる傾向がある。例えば、エッチング時間を長くするとテクスチャサイズは大きくなるが、反応速度が大きくなるようにエッチャント濃度、供給速度の増加や液温の上昇等によってもテクスチャサイズは大きくなる傾向がある。

また、エッチングが開始される表面状態によってもエッチング速度が異なるため、研磨等の機械的工程を実施した表面とそうでない表面とではテクスチャサイズが異なる傾向がある。さらに、（１１１）面で形成された四角錐状の構造が隣接した場合、つまり（１１１）面で表面が覆われた場合、エッチング速度は遅くなる傾向がある。故に、エッチングの起点を設けておくことで、テクスチャ構造の密度を制御でき、テクスチャの大きさを制御できる。また、微細なマスクを用いてエッチングすることで初期に発生するテクスチャ密度を制御することができる。エッチング起点は、研磨等の機械的工程によって形成することができる。

また、テクスチャ形成後に（１１１）面と（１００）面の選択性のない等方性エッチングを行うことで、形状に丸みを帯びさせることができキャリア回収特性を向上させることができる。

テクスチャ形成後、単結晶シリコン表面にシリコン系薄膜を製膜すればよい。製膜方法としてはプラズマＣＶＤが好ましい。シリコン系薄膜としては、水素化非晶質シリコンが好ましく、また製膜下地である基板へのダメージを低減できるなら微結晶シリコンも好ましい。シリコン系薄膜の形成条件としては、基板温度１００〜３００℃、圧力２０〜２６００Ｐａ、高周波パワー密度０．００４〜０．８Ｗ／ｃｍ²が好ましく用いられる。光電変換ユニット形成に使用する原料ガスとしては、ＳｉＨ₄、Ｓｉ₂Ｈ₆等のシリコン含有ガスまたは、それらのガスとＨ₂を混合したものが用いられる。導電型シリコン系薄膜層であるｐ型シリコン系薄膜層或いはｎ型シリコン系薄膜層を形成するためのドーパントガスとして、Ｂ₂Ｈ₆またはＰＨ₃等が好ましく用いられる。また、ＰやＢといった不純物の添加量は微量でよいため、予めＳｉＨ₄やＨ₂で希釈された混合ガスを用いることが好ましい。またＣＨ₄、ＣＯ₂、ＮＨ₃、ＧｅＨ₄等といった異種元素を含むガスを添加することで、合金化しエネルギーギャップを変更することもできる。

実質的に真性なシリコン系薄膜層としては、ｉ型非晶質シリコン系薄膜層が好ましく、水素とシリコンからなるｉ型非晶質シリコン層である事がより好ましい。また、導電型シリコン系薄膜層としてはｐ型或いはｎ型に荷電制御された低抵抗のシリコン系薄膜層であることが好ましく、水素とシリコンからなる導電型非晶質シリコン層、或いは導電型微結晶シリコン層である事が好ましい。

シリコン系薄膜層を製膜する際には前述したように、側面或いは基板の反対側主面の周縁部まで、励起された活性種が到達し堆積しうる。基板の全ての表面をｉ型シリコン系薄膜層で容易に覆うことができ、パッシベーションできることはＣＶＤ製膜の好ましい点として挙げられる。一方で、活性種が容易に基板の側面や反対側主面の周縁部に回りこむことは、製膜領域を厳密に制御したい場合は大きな課題となる。本発明では図１に示すように、プラズマＣＶＤによって接触阻止層を製膜する工程において、例えば、凸部に基板を配置して放電させることで周縁部への製膜領域を制御できることを見出しており、これによって反対側主面の周縁部に回りこんだシリコン系薄膜層に関してもリークを防ぐことができる。

入射側の主面に用いる電極層は、光に対して透明である必要があり、透過率／抵抗率比が高いほど好ましい。裏面にも、通常応力を合わせる為に、同じ材料が用いられうる。材料としては、例えば、酸化インジウム、酸化亜鉛、ＳｎＯ₂等が挙げられる。これらの製膜手段としては、例えば、スパッタ蒸着、ＣＶＤが挙げられる。製膜領域を限定するという観点からは、スパッタ蒸着の方が好ましい。材料の特性制御の観点からはＣＶＤ製膜のほうが好ましい。いずれの蒸着手段を用いた場合でも、電極層が側面或いは反対側主面に回りこんだ場合は接触阻止層をそれ以上に回り込ませることでリークを防ぐ必要がある。本発明を用いることで、回り込みの大きいＣＶＤによって電極層を製膜する場合でも、リークを防ぐことができる。

接触阻止層としては、絶縁性材料、膜厚方向の導電率が導電型シリコン系薄膜層と比較して低い材料であれば特に制限はされない。また、シリコン系薄膜層や電極層との接触抵抗が高い材料であってもよい。接触阻止層形成後にシリコン系薄膜や電極層の製膜を行うので、それらの製膜温度より高い耐熱性を有する材料であることが好ましい。また、シリコン系薄膜は、好適にはプラズマＣＶＤによって製膜されるので、生産性及び不純物低減の観点から、プラズマＣＶＤにて製膜可能な材料であることが好ましい。プラズマＣＶＤで製膜可能な材料としては、シリコンへ炭素、窒素、酸素、フッ素から選ばれる一種類以上の不純物を添加することで合金化したものが挙げられる。また、原料ガスであるＳｉＨ₄やＳｉＨ₆等を用いずに炭素、窒素、酸素、フッ素を含むガスを放電させることで、シリコン表面に高抵抗層を形成する方法もある。ダイアモンド構造を有する炭素膜は高抵抗膜であるし、シリコン表面を窒素や酸素を含むプラズマに晒すことで窒化、酸化させて高抵抗化することもできる。但し、上記のようにシリコン表面を、不純物元素を含むプラズマに晒すことでシリコン層を高抵抗化させることは、シリコン系薄膜層或いはシリコン基板表面への欠陥注入となってしまう場合があるので、キャリア回収の観点から好ましくない。

接触阻止層は屈折率の操作が可能である為、太陽電池の光学的特性を向上させることができる。光学的観点からシリコンオキサイド、シリコンナイトライドを含むシリコン合金か、アモルファスカーボンが好ましく用いられる。また、ドーピング不純物であるＰ元素やＢ元素を添加することで、基板内の電位勾配を制御することができ、キャリアの回収効率を向上させることができる。光学制御、バンドギャップ制御、ドーパント濃度の制御の観点から、組成や空隙率、ドーピング不純物の添加量を、厚み方向で制御することが好ましい。また、主面方向から見た基板の角などでは、製膜ムラが発生しやすい為、そのようなキンク領域においては接触阻止層の膜厚が厚くなるようにする等、接触阻止層の膜厚を基板の表面に平行な方向で制御すると更に好ましい。

また、その後接触阻止層を除去することで、接触阻止層上に製膜された導電層ごと取り除く場合は、接触阻止層は剥離しやすいポーラスな状態であることが好ましい。基本的に圧力を高く設定し、原料ガスの分圧を高くすることで膜の空隙率が大きくなり、剥がれやすくなる。この場合であっても、除去した後の残渣がリーク源となるので、絶縁性材料か高抵抗材料であることが好ましい。除去する方法としては、電極層を製膜後、基板を冷却すると、シリコン系薄膜層及び電極層の応力によって自然にピーリングし始めるので、エアブローすることで、完全に取り去ることができる。また、製膜を終えた基板を純水中に浸漬させ、超音波洗浄することでも、取り去ることができる。

シリコン系薄膜層、電極層、接触阻止層の製膜工程に関しては、単結晶シリコン基板の導電型、入射側の導電型、膜構成によって大きく変わりうる。ｉ型シリコン系薄膜層は単結晶シリコン基板に接して製膜されることから最初に製膜されうる。接触阻止層で真性シリコン薄膜層積層領域のｉ型シリコン系薄膜層が分離される場合、入射面と裏面にｉ型シリコン系薄膜層を製膜する工程間に接触阻止層の製膜工程を入れればよい。また、ｉ型シリコン系薄膜層製膜後に基板を反転させること無く、導電型シリコン系薄膜層及び電極層を製膜しても良い。この場合、製膜面とは反対側の主面への機械的ダメージ等が懸念されるので、予め反対側の主面にｉ型シリコン系薄膜層を製膜しておくことが好ましい。基本的に、両主面における単結晶シリコン基板の表面保護及びシリコン系薄膜層の膜質向上の観点から製膜順序が考慮されていることが好ましい。しかし、いかなる順序で製膜されようとも、本発明で規定される接触阻止層が規定の領域に製膜されている限り、シリコン系薄膜層の製膜領域を限定することなく、リークを抑制することができる。

このように、接触阻止層は様々なタイミングで製膜されることが予想される。接触阻止層の製膜時には側面或いは主面周縁部にのみ製膜されるようにマスクを付けてもよいが、上記のように様々な工程の間に接触阻止層の製膜が挿入されることを考えると、マスクを用いずに製膜することが極めて重要となりうる。マスクを用いないことで大気暴露の影響やマスクを着用する際の機械的ダメージ、マスクの位置ずれ問題等を解消することができる。

本発明では、シリコン薄膜の製膜に従来用いられている、平行電極を用いた容量結合型プラズマＣＶＤ装置において、マスクを用いずに、マスクを用いた場合よりも精密に製膜領域を限定する技術を見出した。図１ａ）に示すように基板領域が放電しない条件となるように基板と電極間の距離を縮めることで、側面部及び基板周縁部へ選択的に製膜できることを見出した。

本発明において無放電条件とは、製膜条件のパラメータである圧力、ガス流量、パワー、電源周波数に対して電極間距離が小さすぎる為に放電が起こらない条件を意味する。無放電条件とするためには、基板を図１ａ）に示すように凸部に配置しても良いし、図１ｂ）のように反対側の電極を凸形状としても良いし、また両主面の周縁部への製膜をより詳細に制御するためには、図１ｃ）に示すように両方の電極形状を制御しても良い。例えば、基板の上面の基板領域の電極間距離を１ｍｍ程度にすることで、通常用いられる製膜条件において周縁部への製膜を端面から０．３ｍｍ以下に押さえることができ、側面のみに製膜できることを見出している。これはマスクを用いて製膜した場合の無効領域と比較して無視できる小ささである。

また、凸部の面積を基板面積に対して変化させることで、上記製膜領域を局所的に変化させ、より精密に制御できることを見出した。図１ａ）に示すように上部電極と下部電極の凸部の距離をＴ_Y、凸部上面の基板より大きくした場合の夫々の端の間隔をＴ_Xとした。これに対し、圧力２００Ｐａ、パワー５０Ｗ、ＳｉＨ₄／ＮＨ₃／Ｈ₂＝２／１／９で放電させた場合に、基板の上面側主面の端面から何ｍｍ製膜されているかを調べた。製膜／未製膜は基板上面中央に電極を形成し、基板端にプローブを当て、電気的導通の有無で判断した。表１に上記検討結果を示す。ここで示すＴ_Yは上記製膜条件では放電しない電極間距離となる。また、凸部の高さは１０ｍｍであり、基板領域外の電極間距離はＴ_Yに１０ｍｍを足した値であるので、十分放電する条件である。

表１より端面から製膜面周縁部に製膜される領域はＴ_Yが小さく、Ｔ_Xが大きいほど小さいことが分かる。また、この表ではＴ_Xが正の方向のみを示しているが、負の方向、つまり基板よりも小さい凸部を使用することで、裏面側周縁部への製膜を制御することもできる。このことから図２ａ）に例を示すように円形断面を有する凸部へ六角形の形状を有する基板を配置した場合のように基板と凸部の形状を異ならせることで基板の側面及び周縁部への製膜領域を局所的に制御することができる。

図２ａ）のような場合、六角形の頂点付近の膜厚を厚くすることができる。また、図２ｂ）のように、八角形の内、対向する四辺における凸部端部と基板端部の距離を他の四辺と比較して短くした場合、距離の短い四辺において膜厚が厚くなる。また、図２ｃ）のように、凸部形状の一部を変えることで、その箇所へ他部よりも厚い膜厚で製膜できる。図２ｃ）の場合はモジュール化の際に機械的応力が加わりやすい、タブ材の接触部分を厚膜化している。反対側主面のタブ材接触部にも同時に厚膜部を設けたい場合は、基板と対向する電極の形状も加工することが好ましい。このような、凸部形状は従来の平行板間で放電させるプラズマＣＶＤ装置へ比較的低コストで導入でき、製膜領域を圧力や、パワー、（流量／圧力）比といった他の放電条件でも制御することができる。

電極層上には集電極が形成されうる。集電極は、インクジェット、スクリーン印刷、導線接着、スプレー等の公知技術によって作製できるが、生産性の観点からスクリーン印刷が好ましい。スクリーン印刷は金属粒子と樹脂バインダーからなる導電ペーストをスクリーン印刷によって印刷し、集電極を形成する工程が好ましく用いられる。

集電極に用いられる導電ペーストの固化も兼ねてセルのアニールが行われうる。アニールによって、透明導電膜（ＴＣＯ）の透過率／抵抗率比の向上、接触抵抗や界面準位の低減といった各界面特性の向上なども得られる。アニール温度としては非晶質シリコン系薄膜の製膜温度から１００℃前後の温度領域に留めることが好ましい。温度が高すぎると、導電型非晶質シリコン系薄膜層から真性非晶質シリコン系薄膜層へのドーパントの拡散、ＴＣＯからシリコン領域への異種元素の拡散による不純物準位の形成、非晶質シリコン中での欠陥準位の形成などによって、特性が悪化する場合がある。

以下、本発明を実施例により具体的に説明するが、本発明は以下の実施例に限定されるものではない。

（実施例１）
図３は、本発明に従う実施例１の結晶シリコン太陽電池を示す模式的断面図である。本実施例の結晶シリコン太陽電池はヘテロ接合太陽電池であり、ｎ型単結晶シリコン基板１の両面にそれぞれテクスチャを備えている。ｎ型単結晶シリコン基板１の入射面にはｉ型非晶質シリコン層２／ｐ型非晶質シリコン層３／酸化インジウム層４が製膜されている。一方、基板１の裏面にはｉ型非晶質シリコン層６／ｎ型非晶質シリコン層７／酸化インジウム層８が製膜されている。基板１の側面及び両主面の周縁部には接触阻止層５として非晶質シリコンナイトライドが製膜されている。また、酸化インジウム層４、８の上には図示しない集電極が形成されている。

図３に示す実施例１の結晶シリコン太陽電池を以下のようにして製造した。

入射面の面方位が（１００）で、厚みが２００μｍのｎ型単結晶シリコン基板を用いた。次にアセトン中で洗浄した後、２重量％のＨＦ水溶液に５分間浸漬し、表面の酸化シリコン層を除去し、超純水によるリンスを２回行った。こうして準備した基板１を７５℃に保持した５／１５重量％のＫＯＨ／イソプロピルアルコール水溶液に１５分間浸漬した。最後に、２重量％のＨＦ水溶液に５分間浸漬し、超純水によるリンスを２回行い、常温で乾燥させた。原子間力顕微鏡（ＡＦＭ パシフィックナノテクノロジー社製）による単結晶シリコン基板１の表面観察を行ったところ、基板入射面、及び裏面には（１１１）面が露出した四角錐状のテクスチャ構造が形成されており、その算術平均粗さは２１００ｎｍであった。

エッチングが終了した単結晶シリコン基板１をＣＶＤ装置へ導入し、入射面にｉ型非晶質シリコン層２を４ｎｍ製膜し、そのまま導電型シリコン系薄膜層として、ｐ型非晶質シリコン層３を５ｎｍ製膜した。ｉ型非晶質シリコン層２の製膜条件は、基板温度が１５０℃、圧力１３０Ｐａ、ＳｉＨ₄／Ｈ₂流量比が２／１０、投入パワー密度が０．０３Ｗ／ｃｍ^-2であった。ｐ型非晶質シリコン層３の製膜条件は、基板温度が１５０℃、圧力１３０Ｐａ、ＳｉＨ₄／Ｈ₂／Ｂ₂Ｈ₆流量比が１／１０／３、投入パワー密度が０．０４Ｗ／ｃｍ^-2であった。なお、上記でいうＢ₂Ｈ₆ガスは、Ｂ₂Ｈ₆濃度を５０００ｐｐｍまでＨ₂で希釈したガスを用いた。

次に、基板１を大気暴露することなくスパッタ室へ移送し、ｐ型非晶質シリコン層３上に入射側電極層４として酸化インジウム層を８０ｎｍ製膜した。スパッタリングターゲットはＩｎ₂Ｏ₃へＳｎを５重量％添加したものを用いた。

次に基板１を図１に示す凸形状の冶具上に配置し、接触阻止層５として非晶質シリコンナイトライドを５０ｎｍ製膜した。凸形状治具の高さは１０ｍｍであった。シリコンナイトライドの製膜条件は、圧力２００Ｐａ、パワー５０Ｗ、ＳｉＨ₄／ＮＨ₃／Ｈ₂＝２／１／９であった。無放電領域となる凸部の電極間距離は１ｍｍ、放電領域である周囲の電極間距離は１１ｍｍであった。

次に裏面に真性なシリコン系薄膜層として、ｉ型非晶質シリコン層６を５ｎｍ製膜した。ｉ型非晶質シリコン層６上にｎ型非晶質シリコン層７を１０ｎｍ製膜した。ｎ型非晶質シリコン層７の製膜条件は、基板温度が１７０℃、圧力６０Ｐａ、ＳｉＨ₄／ＰＨ₃流量比が１／２、投入パワー密度が０．０２Ｗ／ｃｍ^-2であった。なお、上記でいうＰＨ₃ガスは、ＰＨ₃濃度を５０００ｐｐｍまでＨ₂で希釈したガスを用いた。次にｎ型非晶質シリコン層７上へ酸化インジウム層８をスパッタリング法によって、１００ｎｍ製膜した。製膜終了後のセルの膜構成は図３のように側面部において入射面シリコン系薄膜層及び電極層が回りこんで製膜されることで電気的に機能し、裏面側シリコン系薄膜層及び電極層が接触阻止層によって電気的に分離されている構造となっている。両面の酸化インジウム層４、８上に、銀ペーストをスクリーン印刷し、櫛形電極を形成し、集電極とした。

（実施例２）
実施例２では、製膜順序が実施例１とは異なっており、まず裏面側へｉ型非晶質シリコン層６、ｎ型非晶質シリコン層７、酸化インジウム層８を製膜した後、側面へ接触阻止層５を製膜し、最後に入射側へｉ型非晶質シリコン層２、ｐ型非晶質シリコン層３及び酸化インジウム層４を製膜した。

製膜終了後のセルの膜構成は図４のように側面部において裏面側シリコン系薄膜層及び電極層が回りこんで製膜されることで電気的に機能し、入射面側シリコン系薄膜層及び電極層が接触阻止層５によって電気的に分離されている構造となっている。

（実施例３）
実施例３では、裏面側へ酸化インジウム層８を製膜する際にマスクを用いて製膜領域を限定した点において実施例１とは異なっていた。製膜終了後のセルの膜構成は図５のようになっている。

（実施例４）
実施例４では、接触阻止層５が非晶質シリコンナイトライドではなく、ポーラスなシリコンオキサイド層であった点、製膜後に純水中にて超音波洗浄することでシリコンオキサイドを除去し、シリコンオキサイド層上に製膜されていたシリコン系薄膜層及び電極層を取り除いている点において実施例１とは異なっていた。

製膜終了後のセルの膜構成は図６のように、入射面のｉ型非晶質シリコン層２、ｐ型非晶質シリコン層３及び酸化インジウム層４は側面まで回りこんでおり、一方で裏面側のｉ型非晶質シリコン層６、ｎ型非晶質シリコン層７及び酸化インジウム層８は、側面部分において取り除かれているものの裏面では略全面に残っている。シリコンオキサイドの製膜条件は、圧力２６００Ｐａ、パワー１５０Ｗ、ＳｉＨ₄／Ｈ₂／ＣＯ₂＝１／２０／６であった。

（実施例５）
実施例５では、酸化インジウム層４上に電極層として酸化亜鉛層９を１０ｎｍ製膜した点、接触阻止層５を製膜する際に凸部に配置することなく、集電極形状を模ったマスクを配置して入射側主面の全域へ製膜を行った点、接触阻止層５が非晶質シリコンナイトライドではなく、光の波長６００ｎｍにおける屈折率が１．７のシリコンオキサイド層であった点において実施例１とは異なっていた。

製膜終了後のセルの膜構成は図７のように側面部において入射面シリコン系薄膜層及び電極層が回りこんで製膜されることで電気的に機能し、裏面側シリコン系薄膜層及び電極層が接触阻止層によって電気的に分離されている構造となっている。また、主面全域を接触阻止層であるシリコンオキサイドが覆っている。光の波長６００ｎｍにおける屈折率が１．７のシリコンオキサイドの製膜条件は、圧力１３００Ｐａ、パワー１５０Ｗ、ＳｉＨ₄／Ｈ₂／ＣＯ₂＝１／２００／５であった。

（実施例６）
実施例６では、接触阻止層５の製膜初期にＰＨ₃を含むガスを導入し、その後、ＰＨ₃を含むガスの供給を切ることで、接触阻止層がＰ元素によってドーピングされたｎ型非晶質シリコンナイトライドとＰ元素を含まない非晶質シリコンナイトライドからなる点において実施例１とは異なっていた。Ｐ元素によってドーピングされたｎ型非晶質シリコンナイトライドを５ｎｍ、Ｐ元素を導入しない非晶質シリコンナイトライドを４５ｎｍ製膜した。

製膜終了後のセルの膜構成は図８のように側面部において入射面シリコン系薄膜層及び電極層が回りこんで製膜されることで電気的に機能し、裏面側シリコン系薄膜層及び電極層が接触阻止層によって電気的に分離されている構造となっている。接触阻止層５のｎ型単結晶シリコン基板１及び酸化インジウム層４との界面からＰ元素によってドーピングされたｎ型非晶質シリコンナイトライドとＰ元素を導入しない非晶質シリコンナイトライドが１対９で製膜されている。

（実施例７）
実施例７では、接触阻止層の製膜初期にＢ₂Ｈ₆を含むガスを導入し、その後、Ｂ₂Ｈ₆を含むガスの供給を切ることで、接触阻止層５がＢ元素によってドーピングされたｐ型非晶質シリコンナイトライドとＢ元素を含まない非晶質シリコンナイトライドからなる点において実施例２とは異なっていた。Ｂ元素によってドーピングされたｐ型非晶質シリコンナイトライドを５ｎｍ、Ｂ元素を導入しない非晶質シリコンナイトライドを４５ｎｍ製膜した。

製膜終了後のセルの膜構成は図９のように側面部において裏面側シリコン系薄膜層及び電極層が回りこんで製膜されることで電気的に機能し、入射側シリコン系薄膜層及び電極層が接触阻止層によって電気的に分離されている構造となっている。接触阻止層５のｎ型単結晶シリコン基板１及び酸化インジウム層４との界面からＢ元素によってドーピングされたｐ型非晶質シリコンナイトライドとＢ元素を導入しない非晶質シリコンナイトライドが１対９で製膜されている。

（実施例８）
実施例８では、製膜順序と光入射方向が実施例１とは異なっており、まず入射面側へｉ型非晶質シリコン層６、ｎ型非晶質シリコン層７、ｎ型微結晶シリコン層１０、酸化インジウム層８を製膜した後、側面へ接触阻止層５を製膜し、最後に裏面側へｉ型非晶質シリコン層２、ｐ型非晶質シリコン層３及び酸化インジウム層４を製膜した。またｉ型非晶質シリコン層６の膜厚は５ｎｍでｎ型非晶質シリコン層７の膜厚は３ｎｍであった。ｎ型微結晶シリコン層１０の製膜条件は、圧力８００Ｐａ、パワー２０Ｗ、ガス流量比はＳｉＨ₄／ＰＨ₃／Ｈ₂＝１／４／１５０で、膜厚は４ｎｍであった。

製膜終了後のセルの膜構成は、図１０のように側面部において入射面側シリコン系薄膜層及び電極層が回りこんで製膜されることで電気的に機能し、裏面側シリコン系薄膜層及び電極層が接触阻止層５によって電気的に分離されている構造となっている。

（比較例１）
比較例１では、シリコン系薄膜層を製膜する前に、カバー材１１としてポリイミドを側面に付着させ乾燥させた点において異なっていた。

製膜終了後のセルの膜構成は図１１のように側面部にポリイミドが付着することで、両主面の酸化インジウム層が短絡しないように形成されている。

（比較例２）
比較例２では、裏面側の全域にｉ型非晶質シリコン層６を製膜し、次にマスクを用いてｎ型非晶質シリコン層７、酸化インジウム層８を製膜した。次に入射面側の全域にｉ型非晶質シリコン層２を製膜し、次にマスクを用いてｐ型非晶質シリコン層３及び酸化インジウム層４を製膜した。

製膜終了後のセルの膜構成は図１２のように両主面のｉ型非晶質シリコン層が全面に製膜され、導電型シリコン層及び酸化インジウム層はマスクで製膜領域が限定されることで、それよりも狭い領域に製膜されている。

（比較例３）
比較例３では、入射面側にマスクを用いてｉ型非晶質シリコン層２とｐ型非晶質シリコン層３を製膜し、更に小さなマスクを用いて酸化インジウム層４を製膜した。その後、裏面側にｉ型非晶質シリコン層６とｎ型非晶質シリコン層７がマスクを用いて製膜され、最後に最も小さいマスクを用いて酸化インジウム層８を製膜した。

製膜終了後のセルの膜構成は図１３のように入射面側のｉ型非晶質シリコン層２及びｐ型非晶質シリコン層３がシリコン基板１の主面よりも狭く且つ同じ領域に製膜されており、酸化インジウム層４はｐ型非晶質シリコン層３よりも狭い領域に製膜されている。また、裏面側のｉ型非晶質シリコン層６とｎ型非晶質シリコン層７が共に入射面側のｐ型非晶質シリコン層３と同じ大きさで製膜されており、酸化インジウム層８は、それよりも狭い領域に製膜されている。

（比較例４）
比較例４では、入射面側の全面にｉ型非晶質シリコン層６を製膜しており、ｎ型非晶質シリコン層７をそれよりも狭い領域にマスクを用いて製膜した。次にｎ型非晶質シリコン層７よりも広くｉ型非晶質シリコン層６よりも狭い領域にマスクを用いて酸化インジウム層８を製膜した。裏面側では、全域にｉ型非晶質シリコン層２及びｐ型非晶質シリコン層３を全面に製膜し、最後に酸化インジウム層４を入射面側の酸化インジウム層８よりも狭い領域にマスクを用いて製膜した。

製膜終了後のセルの膜構成は図１４のように入射面側のｉ型非晶質シリコン層６及び裏面側ｉ型非晶質シリコン層２が両主面の全面及び側面に製膜され、ｐ型非晶質シリコン層３が裏面の全域及び側面へ製膜されている。ｎ型非晶質シリコン層７はｉ型非晶質シリコン層６よりも狭い領域に製膜されており、酸化インジウム層８はｉ型非晶質シリコン層６よりも狭くｎ型非晶質シリコン層７よりも広い領域に製膜されている。また、酸化インジウム層４は酸化インジウム層８の領域よりも狭い領域に製膜されている。

上記実施例及び比較例の太陽電池セルの光電変換特性の評価を行った。評価結果及びマスクを用いた回数を表２に示す。

比較例１のカバー材を用いた場合を除き、全ての比較例においてマスクが２回以上用いられている。複数回のマスクを用いる場合、マスク間の相対位置を合わせるマスク合わせ作業が生じる為、量産性が悪化する傾向がある。実施例３においてもマスクを用いているが、一回しか用いていないので、マスク合わせ作業は不要である。

入射側主面にｎ型シリコン層を配している実施例８及び比較例４を除くと、すべての実施例が短絡電流において比較例を上回っている。これは、導電型シリコン系薄膜層の製膜領域を限定した比較例１〜４では、有効領域が十分でない為であると考えられる。また、実施例１及び２と同様の製膜領域／順序で作成し、接触阻止層５を導電型非晶質シリコンナイトライドとした実施例６及び７では開放電圧、曲線因子が向上している。これは、側面或いは主面の側面近傍において、接触阻止層がはみ出して製膜される領域の電位勾配を、接触阻止層を導電型とすることで制御し発生したキャリアの回収効率を高めている為であると考えられる。また、実施例７においては他と比較して高い電流が得られており、これは入射面側に製膜された接触阻止層が反射防止層としても機能しているためであると考えられる。

１．ｎ型単結晶シリコン基板
２．ｉ型非晶質シリコン層
３．ｐ型非晶質シリコン層
４．酸化インジウム層
５．接触阻止層
６．ｉ型非晶質シリコン層
７．ｎ型非晶質シリコン層
８．酸化インジウム層
９．酸化亜鉛層
１０．ｎ型微結晶シリコン層
１１．カバー材

Claims (6)

1. 第一主面、側面および第二主面からなる導電型単結晶シリコン基板を用い、前記第一主面に第一導電型シリコン系薄膜層を有し、前記導電型単結晶シリコン基板と前記第一導電型シリコン系薄膜層の間に第一の実質的に真性なシリコン系薄膜層を備え、前記第一導電型シリコン系薄膜層の上に第一電極層を備え、前記第二主面に第二導電型シリコン系薄膜層を有し、前記導電型単結晶シリコン基板と前記第二導電型シリコン系薄膜層の間に第二の実質的に真性なシリコン系薄膜層を備え、前記第二導電型シリコン系薄膜層の上に第二電極層を備えた結晶シリコン太陽電池であって、
   前記第一主面の略全域に前記第一の実質的に真性なシリコン系薄膜層と前記第一導電型シリコン系薄膜層と前記第一電極層が形成されており、前記第二主面の略全域に前記第二の実質的に真性なシリコン系薄膜層と前記第二導電型シリコン系薄膜層が形成されており、
   前記第一導電型シリコン系薄膜層或いは第一電極層が前記第二導電型シリコン系薄膜層或いは第二電極層と重なる導電性膜積層領域に接触阻止層を備え、
   前記接触阻止層が、前記導電性膜積層領域の存在する前記導電型単結晶シリコン基板の表面に対する法線軸上において、前記第一導電型シリコン系薄膜層或いは第一電極層と前記第二導電型シリコン系薄膜層或いは第二電極層との間に備えられており、
   前記接触阻止層が、少なくとも前記実質的に真性なシリコン系薄膜層に接している界面において、第一或いは第二導電型のどちらかに荷電制御されていること特徴とする結晶シリコン太陽電池。
2. 前記第二主面の略全域に前記第二電極層が形成されていることを特徴とする請求項１に記載の結晶シリコン太陽電池。
3. 前記接触阻止層が既に集電極を形成してある第一主面或いは第二主面の略全面にも製膜されていることを特徴とする請求項１または２に記載の結晶シリコン太陽電池。
4. 請求項１乃至３のいずれか１項に記載の結晶シリコン太陽電池の製造方法であって、
   前記接触阻止層は、導電型単結晶シリコン基板の配置されている領域の電極間距離を縮め、主面を無放電条件とした状態で、プラズマＣＶＤによって、側面及び主面周縁部にのみ選択的に製膜されることを特徴とする結晶シリコン太陽電池の製造方法。
5. 結晶シリコン太陽電池の製造方法であって、第一主面、側面および第二主面からなる導電型単結晶シリコン基板を用い、
   前記第一主面の略全域に、第一の実質的に真性なシリコン系薄膜層、および第一導電型シリコン系薄膜層を形成する工程；
   前記第一導電型シリコン系薄膜層上の略全域に、第一電極層を形成する工程；
   前記第二主面の略全域に、第二の実質的に真性なシリコン系薄膜層、および第二導電型シリコン系薄膜層を形成する工程；ならびに
   前記第二導電型シリコン系薄膜層上に、第二電極層を形成する工程、を有し、
   さらに、前記第一導電型シリコン系薄膜層を形成後、前記第二電極層を形成する前に、前記導電型単結晶シリコン基板の側面に接触阻止層を製膜する工程が行われ；
   前記第一電極層および第二電極層を形成後に、前記接触阻止層を除去することで、前記接触阻止層上に製膜された層を合わせて取り除く工程が行われることを特徴とする、結晶シリコン太陽電池の製造方法。
6. 前記接触阻止層は、導電型単結晶シリコン基板の配置されている領域の電極間距離を縮め、主面を無放電条件とした状態で、プラズマＣＶＤによって、側面及び主面周縁部にのみ選択的に製膜されることを特徴とする、請求項５に記載の結晶シリコン太陽電池の製造方法。
   

Images