JP2017005270A - 光電変換装置の作製方法 - Google Patents

光電変換装置の作製方法 Download PDF

Info

Publication number
JP2017005270A
JP2017005270A JP2016180242A JP2016180242A JP2017005270A JP 2017005270 A JP2017005270 A JP 2017005270A JP 2016180242 A JP2016180242 A JP 2016180242A JP 2016180242 A JP2016180242 A JP 2016180242A JP 2017005270 A JP2017005270 A JP 2017005270A
Authority
JP
Japan
Prior art keywords
semiconductor layer
silicon semiconductor
single crystal
silicon substrate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2016180242A
Other languages
English (en)
Inventor
一條　充弘
Mitsuhiro Ichijo
充弘 一條
俊弥 遠藤
Toshiya Endo
俊弥 遠藤
翔 加藤
Sho Kato
翔 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017005270A publication Critical patent/JP2017005270A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic System
    • H01L31/0288—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic System characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Abstract

【課題】シリコン基板の表面欠陥を低減するパッシベーション層を設けたヘテロ接合型の光電変換装置を提供する。【解決手段】単結晶シリコン基板の一方の面に接する第１のシリコン半導体層と、該シリコン半導体層に接する第２のシリコン半導体層と、単結晶シリコン基板の他方の面に接する第３のシリコン半導体層と、該シリコン半導体層に接する第４のシリコン半導体層と、を有し、第１のシリコン半導体層及び第３のシリコン半導体層に含有されるフッ素の濃度を１×１０１７ａｔｏｍｓ／ｃｍ３以下とする。【選択図】図２

Description

本発明は、光電変換装置に関する。
近年、二酸化炭素の排出量削減などを可能にするクリーンエネルギーとして、光電変換装
置が注目されている。その代表例としては、単結晶シリコンや多結晶シリコンなどのシリ
コン基板を用いた太陽電池が知られており、その変換効率を高めるための研究開発が活発
に行われている。
シリコン基板を用いた太陽電池では、ｐ型シリコン基板が多く用いられている。ｐ型シリ
コン基板は、ｎ型シリコン基板よりも拡散長が長く、基板内で発生した少数キャリアを効
率良く収集しやすい。
シリコン基板にｐ型の導電型を付与する不純物としては一般的にホウ素が用いられている
が、シリコン基板中にホウ素と酸素が共存していると深い準位が形成され、該準位にキャ
リアが捕獲されやすくなる。このため、ライフタイムが低下してしまう。この現象は、光
劣化ともいわれ、太陽電池の変換効率を低下させる一要因となっている。
上記現象の対策として、ｐ型の導電型を付与する不純物がガリウムであり、かつ低酸素濃
度のシリコン基板を用いた技術が特許文献１に開示されている。
一方で、ホウ素を含まないｎ型シリコン基板は、光劣化の要因を有さない。また、一般的
にシリコン基板中の不純物汚染の影響として、電子の捕獲断面積が正孔の捕獲断面積より
大きくなるため、汚染量が十分に少なければ、ｎ型シリコン基板の方がライフタイムを大
きくすることができる。したがって、最近ではｎ型シリコン基板を用いた太陽電池の開発
も進められている。
特開２００２−５７３５１
しかしながら、シリコン基板の実効的なライフタイムは、バルク特性だけでなく、表面欠
陥の影響も強く受ける。そのため、バルク特性改善の効果を得るには、表面欠陥の低減が
重要となる。
特に、光学的効果を付与するために表面に凹凸を設ける場合などにおいては、表面積が増
加するため、表面欠陥の絶対量も増加してしまう。表面欠陥は表面再結合を促進し、実効
的なライフタイムを低下させる原因となる。
すなわち、シリコン基板の表面欠陥を極力低減させることにより、実効的なライフタイム
を更に向上させることができ、光電変換装置の電気特性を向上させることができる。特に
、前述の理由から、ｎ型シリコン基板を用いた場合に、その効果は顕著となる。
したがって、本発明の一態様は、シリコン基板の表面欠陥を低減するパッシベーション層
を設けた光電変換装置を提供することを目的の一つとする。
本明細書で開示する本発明の一態様は、シリコン基板の表面欠陥を低減するパッシベーシ
ョン層を設けたヘテロ接合型の光電変換装置に関する。
本明細書で開示する本発明の一態様は、一対の電極間に、一導電型を有する単結晶シリコ
ン基板と、単結晶シリコン基板の一方の面に接する第１のシリコン半導体層と、第１のシ
リコン半導体層に接し、単結晶シリコン基板とは逆の導電型を有する第２のシリコン半導
体層と、第２のシリコン半導体層に接する透光性導電膜と、単結晶シリコン基板の他方の
面に接する第３のシリコン半導体層と、第３のシリコン半導体層に接し、単結晶シリコン
基板と同じ導電型で、単結晶シリコン基板よりもキャリア密度の高い第４のシリコン半導
体層と、を有し、第１のシリコン半導体層及び第３のシリコン半導体層に含有されるフッ
素の濃度は、１×１０１７ａｔｏｍｓ／ｃｍ３以下であることを特徴とする光電変換装置
である。
なお、本明細書等における「第１」、「第２」などの序数詞は、構成要素の混同を避ける
ために付すものであり、順序や数を限定するものではないことを付記する。
上記単結晶シリコン基板の導電型はｎ型であることが好ましい。また、該単結晶シリコン
基板に含まれる酸素の濃度は、８×１０１７ａｔｏｍｓ／ｃｍ３以下であることが好まし
い。
上記第１のシリコン半導体層及び上記第３のシリコン半導体層に含有されるフッ素の濃度
は、該第１のシリコン半導体層及び該第３のシリコン半導体層に含有される窒素の濃度よ
りも低いことが好ましい。
また、上記第１のシリコン半導体層及び上記第３のシリコン半導体層に含有されるフッ素
の濃度は、該第１のシリコン半導体層及び該第３のシリコン半導体層に含有される酸素の
濃度よりも低いことが好ましい。
本発明の一態様を用いることにより、単結晶シリコン基板の実効的なライフタイムを向上
させることができ、光電変換装置の電気特性を向上させることができる。
光電変換装置を説明する断面図。 単結晶シリコン基板の両面にフッ素濃度の異なる非晶質シリコン半導体層を形成したサンプルのライフタイム測定結果。 単結晶シリコン基板の両面にシリコン半導体層を形成した複数のサンプルにおいて、該シリコン半導体層の窒素濃度とフッ素濃度との差分（ＣＮ−ＣＦ）及び酸素濃度とフッ素濃度との差分（ＣＯ−ＣＦ）のぞれぞれと、該サンプルのライフタイムとの関係を説明する図。 光電変換装置の作製方法を説明する断面図。 光電変換装置の作製方法を説明する断面図。 シリコン半導体層のフッ素濃度の成膜時の電力密度依存を説明する図。 単結晶シリコン基板の両面に非晶質シリコン層および接合層を設けたサンプルのライフタイムと、該非晶質シリコン層と同一条件で形成したパッシベーション層を有する光電変換装置の開放電圧を比較した結果。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様
な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略することがある。
本実施の形態では、本発明の一態様における光電変換装置の構成及び作製方法について説
明する。
図１（Ａ）、（Ｂ）は、本発明の一態様における光電変換装置の断面図である。該光電変
換装置は、単結晶シリコン基板１００の一方の面上に第１のシリコン半導体層１１１、第
２のシリコン半導体層１１２、透光性導電膜１６０、第１の電極１７０が順に積層され、
単結晶シリコン基板１００の他方の面上には、第３のシリコン半導体層１１３、第４のシ
リコン半導体層１１４、第２の電極１９０が順に積層された構成を有している。なお、第
１の電極１７０はグリッド電極であり、第１の電極１７０が形成された面側が受光面とな
る。また、第２の電極１９０もグリッド電極とし、両面を受光面とする構成としても良い
。その場合は、第４のシリコン半導体層１１４と第２の電極１９０との間に、透光性導電
膜を設けることが好ましい。
図１（Ａ）は、単結晶シリコン基板１００の両面に周期及び高さが数十μｍ以下の凹凸を
形成した構造であり、凹凸を形成するエッチング加工時にマスクを用いず、単結晶シリコ
ンの両面をエッチング加工することにより、該構造を形成することができる。また、図１
（Ｂ）は、単結晶シリコン基板１００の片面のみに凹凸を形成した構造であり、凹凸を形
成するエッチング加工時に、単結晶シリコン基板の他方の面をマスクで覆うことによって
、単結晶シリコン基板の一方の面のみをエッチング加工することにより、該構造を形成す
ることができる。なお、図示はしないが、単結晶シリコン基板１００の表面に上記の凹凸
を設けない構造としても良い。
凹凸加工された面では入射光が多重反射し、単結晶シリコン基板内には光が斜めに進行す
ることから光路長が増大する。また、裏面反射光が表面で全反射する、所謂光閉じ込め効
果を起こさせることもできる。
本発明の一態様において、単結晶シリコン基板１００にはｎ型の単結晶シリコン基板を用
いることが好ましい。極力不純物を低減した単結晶シリコン基板においても少なからず不
純物が含まれており、該不純物が形成する準位にキャリアは捕獲される。該不純物の濃度
が十分に小さく、かつ同程度であるｐ型単結晶シリコン基板及びｎ型単結晶シリコン基板
の比較においては、電子捕獲断面積が、正孔捕獲断面積より大きいため、正孔が少数キャ
リアとなるｎ型シリコン基板の方がライフタイムが大きくなる。
しかしながら、一般的な単結晶シリコン基板では、電子を少数キャリアとするｐ型単結晶
シリコン基板の方が拡散長は長い。そのため、ｎ型単結晶シリコン基板を用いる場合には
、拡散長に従って基板厚を薄くしなければならない。基板厚を薄くすると光の利用効率が
低下するため、短絡電流密度が低下してしまう問題がある。
基板厚を薄くせずにｎ型単結晶シリコン基板の拡散長を高めるには、不純物及び欠陥を低
減することが必要となる。本発明の一態様においては、低酸素濃度のｎ型単結晶シリコン
基板を用いる。例えば、酸素濃度が８×１０１７ａｔｏｍｓ／ｃｍ３以下、好ましくは５
×１０１７ａｔｏｍｓ／ｃｍ３以下、更に好ましくは３×１０１７ａｔｏｍｓ／ｃｍ３以
下のｎ型単結晶シリコン基板を用いる。ここで、単結晶シリコン中の酸素とは、格子間酸
素を指す。このような低酸素濃度のシリコンウェハは、ＦＺ（Ｆｌｏａｔｉｎｇ Ｚｏｎ
ｅ）法や、ＭＣＺ（Ｍａｇｎｅｔｉｃ ｆｉｅｌｄ ａｐｐｌｉｅｄ Ｃｚｏｃｈｒａｌ
ｓｋｉ）法などで作製することができる。また、上記酸素濃度は、フーリエ変換赤外分光
法（換算係数４．８１×１０１７／ｃｍ２）で求めることができる。
第１のシリコン半導体層１１１及び第３のシリコン半導体層１１３は、欠陥が少ない高品
質なｉ型半導体層であり、単結晶シリコン基板１００の表面欠陥を低減することができる
。なお、本明細書において、ｉ型の半導体とは、フェルミ準位がバンドギャップの中央に
位置する所謂真性半導体の他、半導体に含まれるｐ型を付与する不純物およびｎ型を付与
する不純物が１×１０２０ａｔｏｍｓ／ｃｍ３以下の濃度であり、暗伝導度に対して光伝
導度が高い半導体を指す。
例えば、第１のシリコン半導体層１１１、第３のシリコン半導体層１１３には、プラズマ
ＣＶＤ法等で形成される非晶質シリコンまたは微結晶シリコンを用いることができる。ま
たは、該シリコン半導体層に相当する領域が、結晶シリコン領域及び非晶質シリコン領域
を含む領域であっても良い。
上記結晶シリコン領域は、単結晶シリコン基板１００と接する領域においては、該単結晶
シリコン基板の原子配列を受け継いだ、結晶成長領域である。したがって、該単結晶シリ
コン基板と該結晶シリコン領域との間には、明瞭な界面は形成されず、両者は実質的に一
体となっている。すなわち、該結晶シリコン領域は、該単結晶シリコン基板と同程度の良
好な結晶品質を有し、極めて不純物や欠陥の少ない領域であるといえる。
また、上記結晶シリコン領域上には、非晶質シリコン領域が形成されている。該非晶質シ
リコン領域は、該結晶シリコン領域と連続形成された領域である。例えば、該結晶シリコ
ン領域及び該非晶質シリコン領域は、プラズマＣＶＤ法などを用いて該結晶シリコン領域
を形成した後に、洗浄や搬送などを含む他の工程を一切介さずに該非晶質シリコン領域を
形成する。または、該結晶シリコン領域の形成プロセス終了前に該非晶質シリコン領域の
形成プロセスを開始することにより形成する。
このように、他の工程が行われずに連続形成された上記結晶シリコン領域と上記非晶質シ
リコン領域の間には、不純物濃度の高い領域や酸化層などが生成されることなく、明瞭な
界面が形成されない。したがって、両者は実質的に連続した構造、または連続的に変化す
る構造を有しているということができる。
なお、上記結晶シリコン領域及び上記非晶質シリコン領域を含む領域においては、該結晶
シリコン領域が占める割合が高いほど好ましい。しかしながら、結晶シリコンの表面は未
結合手などの欠陥が多いため、少なくとも該結晶シリコン領域の表面が露出することがな
いように水素を含む非晶質シリコン領域で該結晶シリコン領域の表面を覆い、該欠陥を水
素で終端する構成とすることが好ましい。
上記の説明の通り、単結晶シリコン基板１００と上記結晶シリコン領域、及び上記結晶シ
リコン領域と上記非晶質シリコン領域との間には明瞭な界面が形成されないため、界面に
存在する欠陥や不純物により形成される局在準位の影響を排除することができる。また、
該結晶シリコン領域は欠陥が少なく、該結晶シリコン領域及び該非晶質シリコン領域を含
む領域全体における欠陥の絶対量を少なくすることができるため、キャリアの再結合を低
減させることができる。
また、上記結晶シリコン領域の表面は、高さ及び周期がナノメートルサイズの凹凸形状を
しており、この形状も前述した凹凸の光学的作用と同等の作用を有する。したがって、図
１（Ａ）、（Ｂ）に示す光電変換装置は、マイクロメートルサイズの凹凸の表面にナノメ
ートルサイズの凹凸を有する構造とすることができるため、光学的作用によって電気特性
を大きく向上させることができる。
また、本発明の一態様では、第１のシリコン半導体層１１１及び第３のシリコン半導体層
１１３に含まれる不純物元素を極力低減させることが好ましい。プラズマＣＶＤ法等で形
成されるシリコン半導体層などには、原料ガスが高純度であっても成膜チャンバー中に残
留する大気成分やクリーニングガス成分が不純物として膜中に取り込まれやすい。これら
の不純物はエネルギーギャップ中に不純物準位を形成し、キャリアの捕獲などの悪影響を
与える。
発明者らの実験結果では、窒素、酸素などの大気成分については、膜中の濃度を１×１０
１７ａｔｏｍｓ／ｃｍ３以下とすることで、その影響をほとんど排除できることが判明し
ている。また、クリーニングガスの成分であるフッ素の膜中濃度は、窒素及び／または酸
素の膜中濃度以下にすることが好ましいことが判明している。
図２は、単結晶シリコン基板の両面にフッ素濃度の異なる非晶質シリコン半導体層を形成
したサンプルのライフタイム測定結果である。該単結晶シリコン基板には酸素濃度が８×
１０１７ａｔｏｍｓ／ｃｍ３以下のｎ型単結晶シリコン基板を用い、該非晶質シリコン半
導体層は、フッ素濃度が変化するように成膜条件を調整して形成している。
バルク特性が良好な単結晶シリコン基板を用いているために、フッ素濃度が高めであって
も１０００μｓｅｃ前後のライフタイムを示しているが、フッ素濃度を１×１０１７ａｔ
ｏｍｓ／ｃｍ３以下とすることで、ライフタイムは１５００μｓｅｃ以上を示すようにな
る。更にはフッ素濃度を６×１０１６ａｔｏｍｓ／ｃｍ３以下とすることで、ライフタイ
ムは極めて高い２０００μｓｅｃ以上を示すようになる。したがって、単結晶シリコン基
板の表面にパッシベーション層として形成するシリコン半導体層のフッ素濃度は、１×１
０１７ａｔｏｍｓ／ｃｍ３以下とすることが好ましく、６×１０１６ａｔｏｍｓ／ｃｍ３
以下とすることが更に好ましい。
また、上記シリコン半導体層のフッ素濃度は、該シリコン半導体層の窒素濃度、及び酸素
濃度よりも低いことが好ましい。図３は、単結晶シリコン基板の両面にシリコン半導体層
を形成した複数のサンプルにおいて、該シリコン半導体層の窒素濃度とフッ素濃度との差
分（ＣＮ−ＣＦ）及び酸素濃度とフッ素濃度との差分（ＣＯ−ＣＦ）のぞれぞれと、該サ
ンプルのライフタイムを比較した結果である。
図３より、ライフタイムが２０００μｓｅｃ付近でＣＮ−ＣＦ及びＣＯ−ＣＦの値の正負
が入れ替わっていることがわかる。該値が正の場合は、窒素濃度または酸素濃度よりもフ
ッ素濃度が低いことを示しており、該値が正であることは、高いライフタイムを達成する
ための明確な指標であることがわかる。
つまり、高いライフタイムを達成するためには、シリコン半導体層（パッシベーション層
）のフッ素濃度を１×１０１７ａｔｏｍｓ／ｃｍ３以下とするだけでなく、該フッ素濃度
をシリコン半導体層の窒素濃度及び酸素濃度のいずれか、または両方より低い値とするこ
とが好ましい。なお、シリコン半導体層のフッ素濃度が１×１０１７ａｔｏｍｓ／ｃｍ３
以上である場合には、窒素濃度及び酸素濃度とライフタイムとの相関は見られない。
上述したシリコン半導体層を第１のシリコン半導体層１１１及び第３のシリコン半導体層
１１３として単結晶シリコン基板１００の表面に形成することで、該単結晶シリコン基板
のライフタイムを向上させることができ、電気特性が良好な光電変換装置を形成すること
ができる。特に、該単結晶シリコン基板の表面に凹凸を設ける場合には、その効果が顕著
となる。
単結晶シリコン基板１００は一導電型を有し、第２のシリコン半導体層１１２は、単結晶
シリコン基板１００の導電型とは逆の導電型を有する半導体層である。単結晶シリコン基
板１００がｎ型の場合には、第２のシリコン半導体層１１２はｐ型であり、単結晶シリコ
ン基板１００と第２のシリコン半導体層１１２との間には、第１のシリコン半導体層１１
１を介してｐ−ｎ接合が形成される。
また、第４のシリコン半導体層１１４は、単結晶シリコン基板１００と同じ導電型を有し
、該単結晶シリコン基板よりもキャリア密度の高い層である。本発明の一態様において、
単結晶シリコン基板１００がｎ型である場合には、単結晶シリコン基板１００と第４のシ
リコン半導体層１１４との間には、第３のシリコン半導体層１１３を介してｎ−ｎ＋接合
が形成される。つまり、第４のシリコン半導体層１１４は、ＢＳＦ（Ｂａｃｋ Ｓｕｒｆ
ａｃｅ Ｆｉｅｌｄ）層として作用する。ＢＳＦ層を形成することにより、少数キャリア
がｐ−ｎ接合側にはね返されることから、第２の電極１９０近傍でのキャリアの再結合を
防止することができる。
次に、図１（Ａ）に示した光電変換装置の作製方法について図４及び図５を用いて説明す
る。
本実施の形態では、単結晶シリコン基板１００にＭＣＺ法で形成した酸素濃度が８×１０
１７ａｔｏｍｓ／ｃｍ３以下のｎ型単結晶シリコン基板を用いる。なお、単結晶シリコン
基板の酸素濃度が８×１０１７ａｔｏｍｓ／ｃｍ３以下であれば、その製法は問わない。
また、表裏に凹凸加工を行う場合は、単結晶シリコン基板の表面に（１００）面を有する
基板を用いる。
次に、単結晶シリコン基板１００の表裏に凹凸加工を行う。
初期の単結晶シリコン基板１００がスライス加工のみである基板の場合は、単結晶シリコ
ン基板１００の表面から１０〜２０μｍに残留するダメージ層をウエットエッチング工程
にて取り除く。エッチング液には、比較的高濃度のアルカリ溶液、例えば、１０〜５０％
の水酸化ナトリウム水溶液、または同濃度の水酸化カリウム水溶液を用いることができる
。または、フッ酸と硝酸を混合した混酸や、それらに酢酸を混合した混酸を用いても良い
。
次に、ダメージ層除去後の単結晶シリコン基板表面に付着している不純物を酸洗浄で取り
除く。酸としては、例えば、０．５％フッ酸と１％過酸化水素水の混合液（ＦＰＭ）など
を用いることができる。またはＲＣＡ洗浄などを行っても良い。なお、この酸洗浄工程は
省いても良い。
凹凸は、結晶シリコンのアルカリ溶液によるエッチングにおいて、面方位に対するエッチ
ングレートの違いを利用して形成する。エッチング液には比較的低濃度のアルカリ溶液、
例えば、１〜５％の水酸化ナトリウム水溶液、または同濃度の水酸化カリウム水溶液を用
いることができ、好ましくは、数％のイソプロピルアルコールを添加する。エッチング液
の温度は７０〜９０℃とし、３０〜６０分間、単結晶シリコン基板をエッチング液に浸漬
する。この処理により、単結晶シリコン基板１００表面に、微細な略四角錐状の複数の凸
部、及び隣接する凸部間で構成される凹部からなる凹凸を形成することができる。
次に、上述の凹凸を形成するためのエッチング工程では、単結晶シリコン基板の表層に不
均一な酸化層が形成されるため、該酸化層を取り除く。また、該酸化層にはアルカリ溶液
の成分が残存しやすいため、それを取り除く目的もある。アルカリ金属、例えばＮａイオ
ンやＫイオンがシリコン中に侵入するとライフタイムが劣化するため、光電変換装置の電
気特性が著しく低下してしまう。なお、この酸化層を除去するには、１〜５％の希フッ酸
を用いれば良い。
次に、フッ酸と硝酸を混合した混酸、または、それらに酢酸を混合した混酸を用いて単結
晶シリコン基板１００の表面をエッチングし、金属成分などの不純物を除去することが好
ましい。酢酸を混合することで、硝酸の酸化力を維持し、エッチング工程を安定にする効
果、及びエッチングレートを調整する効果が得られる。例えば、各酸の体積比率は、フッ
酸：硝酸：酢酸＝１：（１．５〜３）：（２〜４）とすることができる。なお、本明細書
では、フッ酸、硝酸及び酢酸の混酸液をフッ硝酢酸と呼ぶ。また、このフッ硝酢酸を用い
たエッチング工程では、凸部の頂点の断面における角度を大きくする方向に変化させるこ
とから、表面積が低減し、表面欠陥の絶対量を低減することができる。なお、このフッ硝
酢酸を用いたエッチングを行う場合は、上述の希フッ酸を用いた酸化層の除去工程を省く
こともできる。ここまでの工程により、図４（Ａ）に示す単結晶シリコン基板の断面形状
が形成される。
次いで、適切な洗浄の後、単結晶シリコン基板１００の一面にプラズマＣＶＤ法を用いて
第３のシリコン半導体層１１３を形成する。本実施の形態において、第３のシリコン半導
体層１１３は、ｉ型の非晶質シリコン半導体層とし、膜厚は３ｎｍ以上５０ｎｍ以下とす
ることが好ましい。
第３のシリコン半導体層１１３は、例えば、反応室にモノシランを導入し、反応室内の圧
力を１００Ｐａ以上２００Ｐａ以下、電極間隔を１０ｍｍ以上４０ｍｍ以下、カソード電
極の面積を基準とする電力密度を８ｍＷ／ｃｍ２以上１２０ｍＷ／ｃｍ２以下、基板温度
を１５０℃以上３００℃以下とする条件で形成することができる。
なお、図６に示すように、シリコン半導体層のフッ素濃度は、成膜時の電力密度に強く依
存する。したがって、フッ素濃度を低減させるには、電力密度を１２０ｍＷ／ｃｍ２以下
、好ましくは８０ｍＷ／ｃｍ２以下、更に好ましくは５０ｍＷ／ｃｍ２以下とする。例え
ば、反応室内の圧力を１５０Ｐａ、電極間隔を１０ｍｍ、電力密度を４０ｍＷ／ｃｍ２、
基板温度を２５０℃とすれば良い。
次いで、第３のシリコン半導体層１１３上に第４のシリコン半導体層１１４を形成する（
図４（Ｂ）参照）。第４のシリコン半導体層１１４の厚さは３ｎｍ以上５０ｎｍ以下とす
ることが好ましい。本実施の形態において、第４のシリコン半導体層１１４はｎ型の非晶
質シリコンであり、膜厚は１０ｎｍとする。
第４のシリコン半導体層１１４は、反応室にモノシラン及び水素ベースのホスフィン（０
．５％）を１：（１〜５０）の流量比率で導入し、反応室内の圧力を１００Ｐａ以上２０
０Ｐａ以下とし、電極間隔を１０ｍｍ以上４０ｍｍ以下とし、カソード電極の面積を基準
とする電力密度を８ｍＷ／ｃｍ２以上１２０ｍＷ／ｃｍ２以下、基板温度を１５０℃以上
３００℃以下とする条件で形成することができる。
次いで、単結晶シリコン基板１００の逆の一面に、プラズマＣＶＤ法を用いて第１のシリ
コン半導体層１１１を形成する。第１のシリコン半導体層１１１の厚さは、３ｎｍ以上５
０ｎｍ以下とすることが好ましく、本実施の形態においては５ｎｍとする。第１のシリコ
ン半導体層１１１は、第３のシリコン半導体層１１３と同様の条件にて形成することがで
きる。
次いで、第１のシリコン半導体層１１１上に第２のシリコン半導体層１１２を形成する（
図４（Ｃ）参照）。第２のシリコン半導体層１１２の厚さは３ｎｍ以上５０ｎｍ以下とす
ることが好ましい。本実施の形態において、第２のシリコン半導体層１１２はｐ型の非晶
質シリコンであり、膜厚は１０ｎｍとする。
第２のシリコン半導体層１１２は、反応室にモノシラン及び水素ベースのジボラン（０．
１％）を１：（２〜５０）の流量比率で導入し、反応室内の圧力を１００Ｐａ以上２００
Ｐａ以下とし、電極間隔を８ｍｍ以上４０ｍｍ以下とし、カソード電極の面積を基準とす
る電力密度を８ｍＷ／ｃｍ２以上５０ｍＷ／ｃｍ２以下、基板温度を１５０℃以上３００
℃以下とする条件で形成することができる。
なお、本実施の形態において、上記シリコン半導体層の形成に用いる電源には、原料ガス
の分解効率の良い周波数６０ＭＨｚのＲＦ電源を用いることが好ましい。原料ガスの分解
効率を上げることで、第１のシリコン半導体層１１１および第３のシリコン半導体層１１
３の形成時に単結晶シリコン基板１００表面の未結合手を水素で終端しやすくなる。ただ
し、１３．５６ＭＨｚ、２７．１２ＭＨｚ、または１００ＭＨｚのＲＦ電源を用いても良
い。また、連続放電だけでなく、パルス放電にて形成を行っても良い。ＯＮ／ＯＦＦ制御
、またはＨｉｇｈ／Ｌｏｗ制御のパルス放電を行うことで、膜質の向上や気相中で発生す
るパーティクルを低減することができる。
次いで、第４のシリコン半導体層１１４上に第２の電極１９０を形成する（図５（Ａ）参
照）。第２の電極１９０には、銀、アルミニウム、銅などの低抵抗金属を用いることがで
き、スパッタ法や真空蒸着法などで形成することができる。または、スクリーン印刷法を
用いて、銀ペーストや、銅ペーストなどの導電性樹脂で形成しても良い。
次いで、第２のシリコン半導体層１１２上に透光性導電膜１６０をスパッタ法で形成する
（図５（Ｂ）参照）。透光性導電膜１６０には、例えば、インジウム錫酸化物、珪素を含
むインジウム錫酸化物、亜鉛を含む酸化インジウム、酸化亜鉛、ガリウムを含む酸化亜鉛
、アルミニウムを含む酸化亜鉛、酸化錫、フッ素を含む酸化錫、アンチモンを含む酸化錫
、またはグラフェン等を用いることができる。また、透光性導電膜１６０は単層に限らず
、異なる膜の積層でも良い。例えば、インジウム錫酸化物とアルミニウムを含む酸化亜鉛
の積層や、インジウム錫酸化物とフッ素を含む酸化錫の積層などを用いることができる。
膜厚は総厚で１０ｎｍ以上１０００ｎｍ以下とする。
なお、単結晶シリコン基板１００の表裏に設ける膜の形成順序は、上記の方法に限らず、
図５（Ｂ）に示した構造が形成できればよい。例えば、第１のシリコン半導体層１１１を
形成し、その次に第３のシリコン半導体層１１３を形成しても良い。
次いで、スクリーン印刷法を用いて、透光性導電膜１６０上に導電性樹脂を供給し、焼成
して第１の電極１７０を形成する。ここで用いる導電性樹脂には、銀ペースト、銅ペース
ト、ニッケルペースト、モリブデンペーストなどを用いることができる。また、第１の電
極１７０は、銀ペーストと銅ペーストを積層するなど、異なる材料の積層であっても良い
。
以上により、本発明の一態様によって電気特性の優れた光電変換装置を形成することがで
きる。
本実施例では、光電変換装置のセル特性について説明する。
本実施例で説明する光電変換装置は、図１（Ａ）に示す構造であり、ＭＣＺ法を用いて作
製した酸素濃度が８×１０１７ａｔｏｍｓ／ｃｍ３以下のｎ型単結晶シリコン基板を用い
て、実施の形態で説明した方法を用いて作製した。セルサイズは０．７ｃｍ２であり、測
定には、ソーラーシミュレータにより発生させた疑似太陽光（ＡＭ１．５、照射強度は１
００ｍＷ／ｃｍ２）を用いた。
図７は、単結晶シリコン基板の両面に非晶質シリコン層及び接合層を設けた図４（Ｃ）の
構造で測定したライフタイムと、同サンプルに透光性導電膜及び電極を形成して図５（Ｃ
）の構造とし、Ｉ−Ｖ測定から算出した開放電圧（Ｖｏｃ）との関係を示す図である。な
お、ライフタイムの異なるサンプルは、該非晶質シリコン層の成膜時の電力密度を変化さ
せることにより形成した。
図７に示されている通り、開放電圧とライフタイムは強い相関があり、特にライフタイム
を１５００μｓｅｃ以上にすることが有効であることが確かめられた。したがって、本発
明の一態様は、光電変換装置の変換効率の向上に寄与することが明かとなった。
本実施例は、他の実施の形態と自由に組み合わすことができる。
１００ 単結晶シリコン基板
１１１ 第１のシリコン半導体層
１１２ 第２のシリコン半導体層
１１３ 第３のシリコン半導体層
１１４ 第４のシリコン半導体層
１６０ 透光性導電膜
１７０ 第１の電極
１９０ 第２の電極

Claims (3)

  1. 一対の電極間に、
    一導電型を有する単結晶シリコン基板と、
    前記単結晶シリコン基板の一方の面に接する第１のシリコン半導体層と、
    前記第１のシリコン半導体層に接し、前記単結晶シリコン基板とは逆の導電型を有する第２のシリコン半導体層と、
    前記第２のシリコン半導体層に接する透光性導電膜と、
    前記単結晶シリコン基板の他方の面に接する第３のシリコン半導体層と、
    前記第３のシリコン半導体層に接し、前記単結晶シリコン基板と同じ導電型で、前記単結晶シリコン基板よりもキャリア密度の高い第４のシリコン半導体層と、を有し、
    前記第１のシリコン半導体層及び前記第３のシリコン半導体層は、プラズマＣＶＤ法を用いて、反応室の圧力を１００Ｐａ以上２００Ｐａ以下、電力密度を８ｍＷ／ｃｍ２以上５０ｍＷ／ｃｍ２以下で形成され、
    前記第１のシリコン半導体層及び前記第３のシリコン半導体層に含有されるフッ素の濃度は、１×１０１７ａｔｏｍｓ／ｃｍ３未満であり、
    前記第１のシリコン半導体層及び前記第３のシリコン半導体層に含有されるフッ素の濃度は、前記第１のシリコン半導体層及び前記第３のシリコン半導体層に含有される酸素の濃度よりも低いことを特徴とする光電変換装置の作製方法。
  2. 一対の電極間に、
    一導電型を有する単結晶シリコン基板と、
    前記単結晶シリコン基板の一方の面に接する第１のシリコン半導体層と、
    前記第１のシリコン半導体層に接し、前記単結晶シリコン基板とは逆の導電型を有する第２のシリコン半導体層と、
    前記第２のシリコン半導体層に接する透光性導電膜と、
    前記単結晶シリコン基板の他方の面に接する第３のシリコン半導体層と、
    前記第３のシリコン半導体層に接し、前記単結晶シリコン基板と同じ導電型で、前記単結晶シリコン基板よりもキャリア密度の高い第４のシリコン半導体層と、を有し、
    前記第１のシリコン半導体層及び前記第３のシリコン半導体層は、プラズマＣＶＤ法を用いて、反応室の圧力を１００Ｐａ以上２００Ｐａ以下、電力密度を８ｍＷ／ｃｍ２以上５０ｍＷ／ｃｍ２以下で形成され、
    前記第１のシリコン半導体層及び前記第３のシリコン半導体層に含有されるフッ素の濃度は、１×１０１７ａｔｏｍｓ／ｃｍ３未満であり、
    前記第１のシリコン半導体層及び前記第３のシリコン半導体層に含有されるフッ素の濃度は、前記第１のシリコン半導体層及び前記第３のシリコン半導体層に含有される窒素の濃度よりも低いことを特徴とする光電変換装置の作製方法。
  3. 一対の電極間に、
    一導電型を有する単結晶シリコン基板と、
    前記単結晶シリコン基板の一方の面に接する第１のシリコン半導体層と、
    前記第１のシリコン半導体層に接し、前記単結晶シリコン基板とは逆の導電型を有する第２のシリコン半導体層と、
    前記第２のシリコン半導体層に接する透光性導電膜と、
    前記単結晶シリコン基板の他方の面に接する第３のシリコン半導体層と、
    前記第３のシリコン半導体層に接し、前記単結晶シリコン基板と同じ導電型で、前記単結晶シリコン基板よりもキャリア密度の高い第４のシリコン半導体層と、を有し、
    前記第１のシリコン半導体層及び前記第３のシリコン半導体層は、プラズマＣＶＤ法を用いて、反応室の圧力を１００Ｐａ以上２００Ｐａ以下、電力密度を８ｍＷ／ｃｍ２以上５０ｍＷ／ｃｍ２以下で形成され、
    前記第１のシリコン半導体層及び前記第３のシリコン半導体層に含有されるフッ素の濃度は、１×１０１７ａｔｏｍｓ／ｃｍ３未満であり、
    前記第１のシリコン半導体層及び前記第３のシリコン半導体層に含有されるフッ素の濃度は、前記第１のシリコン半導体層及び前記第３のシリコン半導体層に含有される窒素の濃度よりも低く、
    前記第１のシリコン半導体層及び前記第３のシリコン半導体層に含有されるフッ素の濃度は、前記第１のシリコン半導体層及び前記第３のシリコン半導体層に含有される酸素の濃度よりも低いことを特徴とする光電変換装置の作製方法。
JP2016180242A 2011-06-14 2016-09-15 光電変換装置の作製方法 Withdrawn JP2017005270A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011132101 2011-06-14
JP2011132101 2011-06-14

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012134023A Division JP2013021309A (ja) 2011-06-14 2012-06-13 光電変換装置

Publications (1)

Publication Number Publication Date
JP2017005270A true JP2017005270A (ja) 2017-01-05

Family

ID=47352991

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012134023A Withdrawn JP2013021309A (ja) 2011-06-14 2012-06-13 光電変換装置
JP2016180242A Withdrawn JP2017005270A (ja) 2011-06-14 2016-09-15 光電変換装置の作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012134023A Withdrawn JP2013021309A (ja) 2011-06-14 2012-06-13 光電変換装置

Country Status (2)

Country Link
US (1) US20120319157A1 (ja)
JP (2) JP2013021309A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016084299A1 (ja) * 2014-11-28 2016-06-02 パナソニックＩｐマネジメント株式会社 太陽電池セル及び太陽電池モジュール
IT201700004876A1 (it) * 2017-01-18 2018-07-18 Enel Green Power Spa Apparato a cella solare e relativo metodo di produzione per celle singole, tandem e sistemi a eterogiunzione
WO2021030236A2 (en) 2019-08-09 2021-02-18 Leading Edge Equipment Technologies, Inc. Producing a ribbon or wafer with regions of low oxygen concentration

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235400A (ja) * 2007-03-19 2008-10-02 Sanyo Electric Co Ltd 光起電力装置
WO2010005439A1 (en) * 2008-07-09 2010-01-14 Applied Materials, Inc. Solar cells and methods and apparatuses for forming the same
JP2011003750A (ja) * 2009-06-19 2011-01-06 Kaneka Corp 結晶シリコン系太陽電池
WO2011062286A1 (ja) * 2009-11-20 2011-05-26 京セラ株式会社 堆積膜形成装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3203078B2 (ja) * 1992-12-09 2001-08-27 三洋電機株式会社 光起電力素子
US6875674B2 (en) * 2000-07-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with fluorine concentration
JP2002057351A (ja) * 2000-08-15 2002-02-22 Shin Etsu Handotai Co Ltd 太陽電池セルの製造方法および太陽電池セル
US6743700B2 (en) * 2001-06-01 2004-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device and method of their production
KR101586619B1 (ko) * 2007-12-20 2016-01-21 시마 나노 테크 이스라엘 리미티드 충전제 재료를 포함하는 투명한 전도성 코팅
KR101146736B1 (ko) * 2009-09-14 2012-05-17 엘지전자 주식회사 태양 전지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235400A (ja) * 2007-03-19 2008-10-02 Sanyo Electric Co Ltd 光起電力装置
WO2010005439A1 (en) * 2008-07-09 2010-01-14 Applied Materials, Inc. Solar cells and methods and apparatuses for forming the same
JP2011003750A (ja) * 2009-06-19 2011-01-06 Kaneka Corp 結晶シリコン系太陽電池
WO2011062286A1 (ja) * 2009-11-20 2011-05-26 京セラ株式会社 堆積膜形成装置

Also Published As

Publication number Publication date
US20120319157A1 (en) 2012-12-20
JP2013021309A (ja) 2013-01-31

Similar Documents

Publication Publication Date Title
JP5456168B2 (ja) 光電変換装置の製造方法
JP5421701B2 (ja) 結晶シリコン太陽電池及びその製造方法
KR100971658B1 (ko) 실리콘 태양전지의 텍스처링 방법
US20120273036A1 (en) Photoelectric conversion device and manufacturing method thereof
US9761749B2 (en) Photoelectric conversion device
JP5948148B2 (ja) 光電変換装置
US9508880B2 (en) Method for processing a minute structure on a surface of the silicon substrate
KR101686663B1 (ko) 후면 전극형 박막 솔라셀과 그의 제조방법
JP2014082285A (ja) 太陽電池およびその製造方法、太陽電池モジュール
JP2017005270A (ja) 光電変換装置の作製方法
TWI390755B (zh) 太陽能電池的製造方法
KR101474008B1 (ko) 플라즈마 표면 처리를 이용한 태양전지의 제조방법
US9437768B2 (en) Photoelectric conversion device
JP5745653B2 (ja) 光起電力装置およびその製造方法、光起電力モジュール
JP6139731B2 (ja) 光電変換装置の作製方法
JP5927028B2 (ja) 光電変換装置
WO2017010029A1 (ja) 光電変換装置
JP6990764B2 (ja) 太陽電池およびその製造方法
JP2013125884A (ja) 光電変換装置の作製方法および光電変換装置
TWI790245B (zh) 光電轉換裝置之製造方法
KR20130061346A (ko) 태양전지 및 그 제조방법
KR101437162B1 (ko) 플라즈마 표면 처리를 이용한 태양전지의 제조방법
JP2014107551A (ja) 太陽電池用基板の表面処理方法
KR101431266B1 (ko) 태양전지의 제조방법
JP2013074038A (ja) 光電変換装置の製造方法及び光電変換装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170627

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20170822