JP3203078B2 - 光起電力素子 - Google Patents
光起電力素子Info
- Publication number
- JP3203078B2 JP3203078B2 JP32926492A JP32926492A JP3203078B2 JP 3203078 B2 JP3203078 B2 JP 3203078B2 JP 32926492 A JP32926492 A JP 32926492A JP 32926492 A JP32926492 A JP 32926492A JP 3203078 B2 JP3203078 B2 JP 3203078B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- crystalline
- amorphous semiconductor
- amorphous
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 116
- 239000012212 insulator Substances 0.000 claims description 22
- 239000013078 crystal Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 description 51
- 229910021419 crystalline silicon Inorganic materials 0.000 description 49
- 239000010409 thin film Substances 0.000 description 46
- 229910021417 amorphous silicon Inorganic materials 0.000 description 40
- 239000000969 carrier Substances 0.000 description 23
- 230000006798 recombination Effects 0.000 description 15
- 238000005215 recombination Methods 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0236—Special surface textures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0236—Special surface textures
- H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
- H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
- H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
- H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
Description
【０００１】
【産業上の利用分野】本発明は、光起電力素子に関し、
特に、結晶半導体と非晶質半導体とを組み合わせて構成
されたヘテロ接合を有する光起電力素子に関する。
特に、結晶半導体と非晶質半導体とを組み合わせて構成
されたヘテロ接合を有する光起電力素子に関する。
【０００２】
【従来の技術】近年、光起電力素子として、多結晶シリ
コンを用いた太陽電池の研究が盛んに行われている。な
かでも、非晶質シリコンと多結晶シリコンとを組み合わ
せることにより構成されたヘテロ接合を有する太陽電池
が、安価であり、かつ変換効率が高いため注目されてい
る。
コンを用いた太陽電池の研究が盛んに行われている。な
かでも、非晶質シリコンと多結晶シリコンとを組み合わ
せることにより構成されたヘテロ接合を有する太陽電池
が、安価であり、かつ変換効率が高いため注目されてい
る。
【０００３】上記ヘテロ接合を有する太陽電池では、非
晶質シリコンと結晶シリコンとの接合界面付近に多数の
界面準位が形成されることが多い。そのため、接合部に
光が入射し多数の光生成キャリアが発生したとしても、
上記界面準位に起因する再結合中心によりキャリアが消
滅し、変換効率が低下するという問題があった。
晶質シリコンと結晶シリコンとの接合界面付近に多数の
界面準位が形成されることが多い。そのため、接合部に
光が入射し多数の光生成キャリアが発生したとしても、
上記界面準位に起因する再結合中心によりキャリアが消
滅し、変換効率が低下するという問題があった。
【０００４】そこで、ヘテロ接合界面付近における界面
準位の数を低減して接合特性を改善するために、ヘテロ
接合界面に真性非晶質半導体層を介在させた構造を有す
る光起電力素子が提案されている（特願平２−２７５
６、特願平２−３７３３号など）。
準位の数を低減して接合特性を改善するために、ヘテロ
接合界面に真性非晶質半導体層を介在させた構造を有す
る光起電力素子が提案されている（特願平２−２７５
６、特願平２−３７３３号など）。
【０００５】
【発明が解決しようとする課題】しかしながら、ヘテロ
接合界面に真性非晶質半導体層を配置した構造も、接合
界面付近で異なる禁制帯幅を持った半導体同士が結合し
ていることに変わりはない。従って、光生成キャリアに
対するエネルギー障壁は依然として存在するので、キャ
リアの収集効率がなお充分ではなかった。
接合界面に真性非晶質半導体層を配置した構造も、接合
界面付近で異なる禁制帯幅を持った半導体同士が結合し
ていることに変わりはない。従って、光生成キャリアに
対するエネルギー障壁は依然として存在するので、キャ
リアの収集効率がなお充分ではなかった。
【０００６】加えて、非晶質半導体層は電気的抵抗が比
較的高いため、該非晶質半導体層内をキャリアが円滑に
移動することが難しい。その結果、結晶半導体と非晶質
半導体との界面における損失が無視できないという問題
もあった。
較的高いため、該非晶質半導体層内をキャリアが円滑に
移動することが難しい。その結果、結晶半導体と非晶質
半導体との界面における損失が無視できないという問題
もあった。
【０００７】本発明の目的は、形成した光生成キャリア
同士の再結合を効果的に防止することができ、かつ生成
したキャリアを有効に収集することができ、従って、よ
り一層変換効率を高め得る構造を有する光起電力素子を
提供することにある。
同士の再結合を効果的に防止することができ、かつ生成
したキャリアを有効に収集することができ、従って、よ
り一層変換効率を高め得る構造を有する光起電力素子を
提供することにある。
【０００８】
【課題を解決するための手段】請求項１に記載の発明
は、一導電型の結晶半導体層と、前記結晶半導体層上に
直接または間接に部分的に形成された他導電型の非晶質
半導体層と、前記結晶半導体層上において前記非晶質半
導体層が形成されている領域の周囲に形成された絶縁物
層と、前記非晶質半導体層上に形成された集電極とを備
え、前記集電極の下方において、前記一導電型の結晶半
導体層と他導電型の非晶質半導体層とによる半導体接合
が形成されていることを特徴とする光起電力素子であ
る。
は、一導電型の結晶半導体層と、前記結晶半導体層上に
直接または間接に部分的に形成された他導電型の非晶質
半導体層と、前記結晶半導体層上において前記非晶質半
導体層が形成されている領域の周囲に形成された絶縁物
層と、前記非晶質半導体層上に形成された集電極とを備
え、前記集電極の下方において、前記一導電型の結晶半
導体層と他導電型の非晶質半導体層とによる半導体接合
が形成されていることを特徴とする光起電力素子であ
る。
【０００９】また、請求項１に記載の発明において、請
求項２に記載のように、真性非晶質半導体層を、上記結
晶半導体層と他導電型の非晶質半導体層との間に介在さ
せてもよい。
求項２に記載のように、真性非晶質半導体層を、上記結
晶半導体層と他導電型の非晶質半導体層との間に介在さ
せてもよい。
【００１０】請求項３に記載の発明は、表面に溝が形成
された一導電型の結晶半導体層と、前記溝内において、
直接または間接に前記結晶半導体層と接触するように形
成された他導電型の非晶質半導体層と、前記溝の周囲に
おいて前記結晶半導体層表面に形成された絶縁物層と、
前記非晶質半導体層上に形成された集電極とを備え、前
記集電極の下方において、前記結晶半導体層と非晶質半
導体層とにより半導体接合が形成されていることを特徴
とする、光起電力素子である。
された一導電型の結晶半導体層と、前記溝内において、
直接または間接に前記結晶半導体層と接触するように形
成された他導電型の非晶質半導体層と、前記溝の周囲に
おいて前記結晶半導体層表面に形成された絶縁物層と、
前記非晶質半導体層上に形成された集電極とを備え、前
記集電極の下方において、前記結晶半導体層と非晶質半
導体層とにより半導体接合が形成されていることを特徴
とする、光起電力素子である。
【００１１】さらに、請求項４に記載のように、請求項
３に記載の光起電力素子において、一導電型の結晶半導
体層と、上記溝内に配置された他導電型の非晶質半導体
層との間に真性非晶質半導体層を介在させてもよい。
３に記載の光起電力素子において、一導電型の結晶半導
体層と、上記溝内に配置された他導電型の非晶質半導体
層との間に真性非晶質半導体層を介在させてもよい。
【００１２】
【作用】請求項１に記載の光起電力素子では、上記のよ
うに集電極の下方においてのみ、一導電型の結晶半導体
層と他導電型の非晶質半導体層とによる半導体接合が形
成されており、上記非晶質半導体層の周囲には絶縁物層
が形成されている。すなわち、集電極の下方において他
導電型の非晶質半導体層が結晶半導体層上に一様には形
成されておらず、部分的に形成されている。従って、電
気抵抗が比較的高い非晶質半導体層内において光生成キ
ャリアが長い距離にわたって移動せずともよいため、結
晶半導体層と非晶質半導体層との界面における損失を低
減することができる。
うに集電極の下方においてのみ、一導電型の結晶半導体
層と他導電型の非晶質半導体層とによる半導体接合が形
成されており、上記非晶質半導体層の周囲には絶縁物層
が形成されている。すなわち、集電極の下方において他
導電型の非晶質半導体層が結晶半導体層上に一様には形
成されておらず、部分的に形成されている。従って、電
気抵抗が比較的高い非晶質半導体層内において光生成キ
ャリアが長い距離にわたって移動せずともよいため、結
晶半導体層と非晶質半導体層との界面における損失を低
減することができる。
【００１３】他方、結晶半導体層上に非晶質半導体層を
形成した場合、下地の結晶半導体層の結晶構造の情報を
得て、非晶質半導体層には、結晶半導体層と接している
面から数原子分の層にわたり結晶構造を有する半導体層
が形成され、その多くは他結晶粒状である。従って、粒
界において光生成キャリアの再結合が起き、有効にキャ
リアを収集することができていなかった。これに対して
請求項１に記載の発明では、部分的に非晶質半導体層が
結晶半導体層上に形成されているため、上記結晶粒の発
生が低減される。また、非晶質半導体層の結晶半導体層
との界面に近い部分がよりエピタキシーに近い膜とされ
ているので、界面におけるエネルギー障壁が小さいヘテ
ロ接合を形成することができる。
形成した場合、下地の結晶半導体層の結晶構造の情報を
得て、非晶質半導体層には、結晶半導体層と接している
面から数原子分の層にわたり結晶構造を有する半導体層
が形成され、その多くは他結晶粒状である。従って、粒
界において光生成キャリアの再結合が起き、有効にキャ
リアを収集することができていなかった。これに対して
請求項１に記載の発明では、部分的に非晶質半導体層が
結晶半導体層上に形成されているため、上記結晶粒の発
生が低減される。また、非晶質半導体層の結晶半導体層
との界面に近い部分がよりエピタキシーに近い膜とされ
ているので、界面におけるエネルギー障壁が小さいヘテ
ロ接合を形成することができる。
【００１４】さらに、上記エピタキシーに近い膜部分上
に、さらに成膜を続けることにより、下地の結晶半導体
層からの影響を受けない非晶質半導体層が徐々に形成さ
れ、バンド構造が連続的に拡げられる。よって、ヘテロ
界面における界面準位およびエネルギー障壁の低減を果
たすことができ、生成したキャリアの再結合を抑制する
ことができる。
に、さらに成膜を続けることにより、下地の結晶半導体
層からの影響を受けない非晶質半導体層が徐々に形成さ
れ、バンド構造が連続的に拡げられる。よって、ヘテロ
界面における界面準位およびエネルギー障壁の低減を果
たすことができ、生成したキャリアの再結合を抑制する
ことができる。
【００１５】請求項２に記載の発明では、請求項１に記
載の発明に加えて、一導電型の結晶半導体層と他導電型
の非晶質半導体層との間に、真性非晶質半導体層が介在
されているため、一導電型の結晶半導体層と他導電型の
非晶質半導体層と直接接触させて半導体接合を形成した
場合に比べ、接合界面付近の、特に不純物に起因した界
面準位を低減することができ、それによって、より一層
光生成キャリアの再結合を抑制することができる。
載の発明に加えて、一導電型の結晶半導体層と他導電型
の非晶質半導体層との間に、真性非晶質半導体層が介在
されているため、一導電型の結晶半導体層と他導電型の
非晶質半導体層と直接接触させて半導体接合を形成した
場合に比べ、接合界面付近の、特に不純物に起因した界
面準位を低減することができ、それによって、より一層
光生成キャリアの再結合を抑制することができる。
【００１６】請求項３に記載の発明では、一導電型の結
晶半導体層に形成された溝に他導電型の非晶質半導体層
が形成されており、集電極の下方においてのみ一導電型
の結晶半導体層と他導電型の非晶質半導体層とにより接
合が形成されているため、請求項１に記載の発明の場合
と同様に接合界面におけるキャリアの損失の低減および
光生成キャリアの再結合の抑制を図ることができる。
晶半導体層に形成された溝に他導電型の非晶質半導体層
が形成されており、集電極の下方においてのみ一導電型
の結晶半導体層と他導電型の非晶質半導体層とにより接
合が形成されているため、請求項１に記載の発明の場合
と同様に接合界面におけるキャリアの損失の低減および
光生成キャリアの再結合の抑制を図ることができる。
【００１７】さらに、請求項４に記載の発明では、請求
項２に記載の発明の場合と同様に、一導電型の結晶半導
体層と他導電型の非晶質半導体層との間に真性非晶質半
導体層が介在されているため、請求項３に記載の発明に
比べて、より一層光生成キャリアの再結合を防止するこ
とができる。
項２に記載の発明の場合と同様に、一導電型の結晶半導
体層と他導電型の非晶質半導体層との間に真性非晶質半
導体層が介在されているため、請求項３に記載の発明に
比べて、より一層光生成キャリアの再結合を防止するこ
とができる。
【００１８】また、上記のように請求項１〜４に記載の
発明の光起電力素子では、半導体接合を形成している部
分の周囲に絶縁物層が形成されており、従って、光起電
力素子において慣用されている透明電極を絶縁物層上お
よび集電極上に形成した場合には、透明電極（金属）−
絶縁物層−結晶半導体層のＭＩＳ構造が構成されること
になる。その結果、金属と結晶半導体層との界面に絶縁
物層が介在されたＭＩＳ構造により、電子と正孔とが分
離されるようなエネルギー・バンドが形成される。従っ
て、界面付近における光生成キャリアの再結合を一層効
果的に防止することが可能となる。
発明の光起電力素子では、半導体接合を形成している部
分の周囲に絶縁物層が形成されており、従って、光起電
力素子において慣用されている透明電極を絶縁物層上お
よび集電極上に形成した場合には、透明電極（金属）−
絶縁物層−結晶半導体層のＭＩＳ構造が構成されること
になる。その結果、金属と結晶半導体層との界面に絶縁
物層が介在されたＭＩＳ構造により、電子と正孔とが分
離されるようなエネルギー・バンドが形成される。従っ
て、界面付近における光生成キャリアの再結合を一層効
果的に防止することが可能となる。
【００１９】
【実施例の説明】以下、本発明の非限定的な実施例を図
面を参照して説明することにより、本発明を明らかにす
る。
面を参照して説明することにより、本発明を明らかにす
る。
【００２０】第１の実施例 図１〜図３を参照して、本発明の第１の実施例にかかる
光起電力素子の製造方法を説明することにより、該光起
電力素子の構造を明らかにする。まず、図１（ａ）に示
すように、結晶半導体層としてのｎ型の結晶シリコン基
板１を用意する。結晶シリコン基板１としては、単結晶
シリコン基板あるいは多結晶シリコン基板の何れを用い
てもよい。
光起電力素子の製造方法を説明することにより、該光起
電力素子の構造を明らかにする。まず、図１（ａ）に示
すように、結晶半導体層としてのｎ型の結晶シリコン基
板１を用意する。結晶シリコン基板１としては、単結晶
シリコン基板あるいは多結晶シリコン基板の何れを用い
てもよい。
【００２１】次に、図１（ｂ）に示すように、上記結晶
シリコン基板１上に、絶縁物層２を形成する。絶縁物層
２は、ＳｉＯ2 またはＳｉＮx などの絶縁材料により構
成することができる。絶縁層２は、熱酸化、プラズマＣ
ＶＤ、または熱ＣＶＤ法などの任意の方法により形成し
得る。
シリコン基板１上に、絶縁物層２を形成する。絶縁物層
２は、ＳｉＯ2 またはＳｉＮx などの絶縁材料により構
成することができる。絶縁層２は、熱酸化、プラズマＣ
ＶＤ、または熱ＣＶＤ法などの任意の方法により形成し
得る。
【００２２】次に、図１（ｃ）に示すように、絶縁物層
２の上面にレジスト３を塗布し、パターニングする。上
記のようにパターニングされたレジスト３をマスクとし
て、絶縁物層２をエッチングすることにより、結晶シリ
コン基板１の表面を部分的に露出させる（図１（ｄ）参
照）。
２の上面にレジスト３を塗布し、パターニングする。上
記のようにパターニングされたレジスト３をマスクとし
て、絶縁物層２をエッチングすることにより、結晶シリ
コン基板１の表面を部分的に露出させる（図１（ｄ）参
照）。
【００２３】次に、図２（ａ）に示すように、プラズマ
ＣＶＤ法などの薄膜形成法を用い、ｉ型非晶質シリコン
薄膜４を形成する。ｉ型非晶質シリコン薄膜４は、結晶
シリコン基板１の結晶構造の情報を受け取って成膜され
ることになるため、結晶シリコン基板１との界面付近に
は結晶構造を有するシリコン層が形成される。次に結晶
構造を有するシリコン層上に徐々に非晶質となったｉ型
の非晶質シリコン層が形成されることになる。従って、
上記ｉ型非晶質シリコン薄膜４の形成によって界面付近
におけるバンド構造が連続的に拡げられる。
ＣＶＤ法などの薄膜形成法を用い、ｉ型非晶質シリコン
薄膜４を形成する。ｉ型非晶質シリコン薄膜４は、結晶
シリコン基板１の結晶構造の情報を受け取って成膜され
ることになるため、結晶シリコン基板１との界面付近に
は結晶構造を有するシリコン層が形成される。次に結晶
構造を有するシリコン層上に徐々に非晶質となったｉ型
の非晶質シリコン層が形成されることになる。従って、
上記ｉ型非晶質シリコン薄膜４の形成によって界面付近
におけるバンド構造が連続的に拡げられる。
【００２４】さらに、プラズマＣＶＤ法などにより、ｉ
型非晶質シリコン薄膜４上にｐ型非晶質シリコン薄膜５
を形成する。ｐ型非晶質シリコン薄膜５は、直接プラズ
マＣＶＤ法により形成してもよく、あるいは、ｉ型非晶
質シリコン薄膜をある程度の厚みに形成した後に、ホウ
素（Ｂ）をドーピングすることによりｐ型シリコン薄膜
５を形成してもよい。
型非晶質シリコン薄膜４上にｐ型非晶質シリコン薄膜５
を形成する。ｐ型非晶質シリコン薄膜５は、直接プラズ
マＣＶＤ法により形成してもよく、あるいは、ｉ型非晶
質シリコン薄膜をある程度の厚みに形成した後に、ホウ
素（Ｂ）をドーピングすることによりｐ型シリコン薄膜
５を形成してもよい。
【００２５】ｐ型シリコン薄膜５上に蒸着などの電極形
成技術を用い、集電極６を形成する。しかる後、結晶シ
リコン基板１上にｉ型非晶質シリコン薄膜４およびｐ型
非晶質シリコン薄膜５が形成されている部分を除いて、
レジスト３をリフトオフすることにより、図２（ｂ）に
示すように、ｐｉｎ接合が形成されている部分の周囲の
絶縁物層２を露出させる。次に、結晶シリコン基板１の
下面に裏面電極７を形成することにより、本実施例の光
起電力素子を得る。
成技術を用い、集電極６を形成する。しかる後、結晶シ
リコン基板１上にｉ型非晶質シリコン薄膜４およびｐ型
非晶質シリコン薄膜５が形成されている部分を除いて、
レジスト３をリフトオフすることにより、図２（ｂ）に
示すように、ｐｉｎ接合が形成されている部分の周囲の
絶縁物層２を露出させる。次に、結晶シリコン基板１の
下面に裏面電極７を形成することにより、本実施例の光
起電力素子を得る。
【００２６】図２（ｃ）に示した光起電力素子では、集
電極６が形成されている部分の下方においてのみ半導体
接合が形成されている。すなわち、下地の結晶シリコン
基板１の結晶構造の情報を得て結晶構造を有するシリコ
ン層が数原子分にわたって構成されているｉ型非晶質シ
リコン薄膜４が、結晶シリコン基板１の上面において部
分的に形成されているため、結晶粒の発生が低減され、
粒界における再結合が低減されるとともに、ｉ型非晶質
シリコン薄膜４においてバンド構造が連続的に広げられ
ているため、界面準位および界面におけるエネルギー障
壁が低減される。
電極６が形成されている部分の下方においてのみ半導体
接合が形成されている。すなわち、下地の結晶シリコン
基板１の結晶構造の情報を得て結晶構造を有するシリコ
ン層が数原子分にわたって構成されているｉ型非晶質シ
リコン薄膜４が、結晶シリコン基板１の上面において部
分的に形成されているため、結晶粒の発生が低減され、
粒界における再結合が低減されるとともに、ｉ型非晶質
シリコン薄膜４においてバンド構造が連続的に広げられ
ているため、界面準位および界面におけるエネルギー障
壁が低減される。
【００２７】しかも、電気的抵抗が比較的高い非晶質シ
リコン薄膜４が、結晶シリコン基板１と部分的にのみ接
触しているため、集電極６において集電するに際しての
結晶シリコン基板１と非晶質シリコン薄膜４との間の界
面における損失も低減される。
リコン薄膜４が、結晶シリコン基板１と部分的にのみ接
触しているため、集電極６において集電するに際しての
結晶シリコン基板１と非晶質シリコン薄膜４との間の界
面における損失も低減される。
【００２８】図３は、図２（ｄ）に示した光起電力素子
の部分切欠斜視図である。本実施例の光起電力素子にお
いて、図２（ｄ）及び図３に示すように、透明電極８を
絶縁物層２および集電極５の表面を覆うように形成すれ
ば、絶縁物層２に加えて透明電極８も反射防止膜として
機能する。加えて、透明電極８は、通常、ＩＴＯ（酸化
インジウム錫）あるいは酸化錫により構成されるため、
絶縁物層２が形成されている部分では、透明電極８（金
属）−絶縁物層２−結晶シリコン基板１（半導体）の積
層構造が構成されることになる。従って、上述したＭＩ
Ｓ構造による効果により光生成キャリアの結合をより一
層効果的に防止することが可能とされている。
の部分切欠斜視図である。本実施例の光起電力素子にお
いて、図２（ｄ）及び図３に示すように、透明電極８を
絶縁物層２および集電極５の表面を覆うように形成すれ
ば、絶縁物層２に加えて透明電極８も反射防止膜として
機能する。加えて、透明電極８は、通常、ＩＴＯ（酸化
インジウム錫）あるいは酸化錫により構成されるため、
絶縁物層２が形成されている部分では、透明電極８（金
属）−絶縁物層２−結晶シリコン基板１（半導体）の積
層構造が構成されることになる。従って、上述したＭＩ
Ｓ構造による効果により光生成キャリアの結合をより一
層効果的に防止することが可能とされている。
【００２９】図２（ｃ）に示した上記実施例の光起電力
素子の電流Ｉ−電圧Ｖ特性を測定した。結果を、図４に
実線Ａで示す。比較のために、結晶シリコン基板１上に
全面にｉ型非晶質シリコン薄膜およびｐ型非晶質薄膜を
この順に積層形成し、さらに部分的に集電極を形成した
相当の光起電力素子を従来例として製作し、同様に電流
Ｉ−電圧Ｖ特性を測定したところ、図４に破線Ｂで示す
結果が得られた。
素子の電流Ｉ−電圧Ｖ特性を測定した。結果を、図４に
実線Ａで示す。比較のために、結晶シリコン基板１上に
全面にｉ型非晶質シリコン薄膜およびｐ型非晶質薄膜を
この順に積層形成し、さらに部分的に集電極を形成した
相当の光起電力素子を従来例として製作し、同様に電流
Ｉ−電圧Ｖ特性を測定したところ、図４に破線Ｂで示す
結果が得られた。
【００３０】図４から明らかなように、本実施例の光起
電力素子では、上記従来例に比べて、短絡電流Ｖｓｃお
よび開放電圧Ｖｏｃのいずれもが高められることが分か
る。さらに、図２（ｄ）および図３に示したように、透
明電極８を形成した光起電力素子についても、同様にし
て電流−電圧特性を測定したところ、図４に実線Ｃで示
す結果が得られた。図４から明らかなように、透明電極
８を形成することにより、上記ＭＩＳ構造による効果の
ため、開放電圧がより一層高められ、従って、キャリア
の再結合がより効果的に抑制されていることが確かめら
れた。
電力素子では、上記従来例に比べて、短絡電流Ｖｓｃお
よび開放電圧Ｖｏｃのいずれもが高められることが分か
る。さらに、図２（ｄ）および図３に示したように、透
明電極８を形成した光起電力素子についても、同様にし
て電流−電圧特性を測定したところ、図４に実線Ｃで示
す結果が得られた。図４から明らかなように、透明電極
８を形成することにより、上記ＭＩＳ構造による効果の
ため、開放電圧がより一層高められ、従って、キャリア
の再結合がより効果的に抑制されていることが確かめら
れた。
【００３１】第２の実施例 図５〜図７を参照して、第２の実施例にかかる光起電力
素子の製法および構造を説明する。まず、図４（ａ）に
示すように、単結晶または多結晶のｎ型結晶シリコン基
板１１を用意する。次に、結晶シリコン基板１１の両主
面に第１の実施例の場合と同様の材料および方法を用い
て、絶縁物層１２ａ，１２ｂを形成する。（図５（ｂ）
参照）。
素子の製法および構造を説明する。まず、図４（ａ）に
示すように、単結晶または多結晶のｎ型結晶シリコン基
板１１を用意する。次に、結晶シリコン基板１１の両主
面に第１の実施例の場合と同様の材料および方法を用い
て、絶縁物層１２ａ，１２ｂを形成する。（図５（ｂ）
参照）。
【００３２】次に、結晶シリコン基板１１の下面の絶縁
物層１２ｂをマスクを用いてエッチングすることによ
り、結晶シリコン基板１１の下面を部分的に露出させる
（図５（ｃ）参照）。
物層１２ｂをマスクを用いてエッチングすることによ
り、結晶シリコン基板１１の下面を部分的に露出させる
（図５（ｃ）参照）。
【００３３】次に、結晶シリコン基板１１の下面におい
て、ｉ型非晶質シリコン薄膜１３およびｎ型非晶質シリ
コン薄膜１４を光ＣＶＤ法等により形成する。非晶質シ
リコン薄膜１３，１４は、ｉ型の非晶質シリコン薄膜を
ある程度の厚みに形成し、しかる後リン（Ｐ）をドーピ
ングすることにより、外側の層をｎ型非晶質シリコン薄
膜１４として形成してもよい。
て、ｉ型非晶質シリコン薄膜１３およびｎ型非晶質シリ
コン薄膜１４を光ＣＶＤ法等により形成する。非晶質シ
リコン薄膜１３，１４は、ｉ型の非晶質シリコン薄膜を
ある程度の厚みに形成し、しかる後リン（Ｐ）をドーピ
ングすることにより、外側の層をｎ型非晶質シリコン薄
膜１４として形成してもよい。
【００３４】次に、図５（ｅ）に示すように、結晶シリ
コン基板１１の下面側において全面を覆うように裏面電
極１５を形成する。裏面電極１５は、適宜の導電性材料
を蒸着もしくはスパッタリング等の周知の電極形成技術
により付与することにより形成し得る。
コン基板１１の下面側において全面を覆うように裏面電
極１５を形成する。裏面電極１５は、適宜の導電性材料
を蒸着もしくはスパッタリング等の周知の電極形成技術
により付与することにより形成し得る。
【００３５】次に、図６（ａ）に示すように、結晶シリ
コン基板１１の上面側において、絶縁物層１２ａを下面
側の絶縁物層１２ｂと同様にエッチングし、結晶シリコ
ン基板１１の上面を部分的に露出させる。
コン基板１１の上面側において、絶縁物層１２ａを下面
側の絶縁物層１２ｂと同様にエッチングし、結晶シリコ
ン基板１１の上面を部分的に露出させる。
【００３６】しかる後、第１の実施例の場合と同様に、
結晶シリコン基板１１の上面に、ｉ型非晶質シリコン薄
膜１６及びｐ型非晶質シリコン薄膜１７を形成する。
（図６（ｂ））。さらに、ｐ型非晶質シリコン薄膜１７
の上面に集電極１８を形成する。
結晶シリコン基板１１の上面に、ｉ型非晶質シリコン薄
膜１６及びｐ型非晶質シリコン薄膜１７を形成する。
（図６（ｂ））。さらに、ｐ型非晶質シリコン薄膜１７
の上面に集電極１８を形成する。
【００３７】次に、図６（ｄ）に示すように、結晶シリ
コン基板１１の上面側において全面を覆うようにＩＴＯ
や酸化錫よりなる透明電極１９を形成する。このように
して、図７に拡大して示す第２の実施例の光起電力素子
２０を得ることができる。
コン基板１１の上面側において全面を覆うようにＩＴＯ
や酸化錫よりなる透明電極１９を形成する。このように
して、図７に拡大して示す第２の実施例の光起電力素子
２０を得ることができる。
【００３８】第２の実施例の光起電力素子２０では、結
晶シリコン基板１１の上面側は、第１の実施例と同様に
構成されている。従って、結晶シリコン基板１１の上面
側、すなわちｐｉｎ接合部分や絶縁物層１２ａを含むＭ
ＩＳ構造が形成されている部分においては、第１の実施
例と同様の効果が奏される。
晶シリコン基板１１の上面側は、第１の実施例と同様に
構成されている。従って、結晶シリコン基板１１の上面
側、すなわちｐｉｎ接合部分や絶縁物層１２ａを含むＭ
ＩＳ構造が形成されている部分においては、第１の実施
例と同様の効果が奏される。
【００３９】加えて、第２の実施例では、結晶シリコン
基板１１の下面側においても、結晶性の異なるヘテロ接
合構造が部分的に構成されているため、下面側における
光生成キャリアの再結合を効果的に防止することができ
る。さらに、絶縁物層１２ｂが形成されている部分にお
いては、上面側と同様にＭＩＳ構造による効果により光
生成キャリアの結合が効果的に抑制される。従って、第
１の実施例と比べて、より一層変換効率に優れた太陽電
池を提供することができる。
基板１１の下面側においても、結晶性の異なるヘテロ接
合構造が部分的に構成されているため、下面側における
光生成キャリアの再結合を効果的に防止することができ
る。さらに、絶縁物層１２ｂが形成されている部分にお
いては、上面側と同様にＭＩＳ構造による効果により光
生成キャリアの結合が効果的に抑制される。従って、第
１の実施例と比べて、より一層変換効率に優れた太陽電
池を提供することができる。
【００４０】第１および第２の実施例では、ｎ型結晶シ
リコン基板１，１１の上面側においてｉ型非晶質シリコ
ン薄膜４，１６を介在させてｐ型非晶質シリコン薄膜
５，１７を形成してｐｉｎ接合を形成していたが、本発
明では、ｉ型非晶質シリコン薄膜を半導体接合界面に介
在させる必要は必ずしもない。
リコン基板１，１１の上面側においてｉ型非晶質シリコ
ン薄膜４，１６を介在させてｐ型非晶質シリコン薄膜
５，１７を形成してｐｉｎ接合を形成していたが、本発
明では、ｉ型非晶質シリコン薄膜を半導体接合界面に介
在させる必要は必ずしもない。
【００４１】例えば、図８に第１の実施例の変形例とし
て示すように、結晶シリコン基板１の上面に部分的にｐ
型非晶質シリコン薄膜５を形成し、すなわち第１の実施
例におけるｉ型非晶質シリコン薄膜を省略した構造とし
てもよい。この場合においても、ｐ型非晶質シリコン薄
膜５は、結晶シリコン基板１側の数原子層において結晶
シリコン基板１の結晶構造の情報を得て結晶構造を有す
るように構成されるが、ｐ型非晶質シリコン薄膜５が結
晶シリコン基板１の上面において部分的に構成されてい
るため、第１の実施例と同様に結晶粒の低減により界面
準位の低減およびエネルギー障壁の低減を果たすことが
できる。しかも、本実施例においても、絶縁物層２がｐ
ｎ接合が形成されている周囲に形成されて反射防止膜と
して機能するだけでなく、その上に形成されている透明
電極８と下方の結晶シリコン基板１と共にＭＩＳ構造を
構成しているので、光生成キャリアの結合が効果的に抑
制される。
て示すように、結晶シリコン基板１の上面に部分的にｐ
型非晶質シリコン薄膜５を形成し、すなわち第１の実施
例におけるｉ型非晶質シリコン薄膜を省略した構造とし
てもよい。この場合においても、ｐ型非晶質シリコン薄
膜５は、結晶シリコン基板１側の数原子層において結晶
シリコン基板１の結晶構造の情報を得て結晶構造を有す
るように構成されるが、ｐ型非晶質シリコン薄膜５が結
晶シリコン基板１の上面において部分的に構成されてい
るため、第１の実施例と同様に結晶粒の低減により界面
準位の低減およびエネルギー障壁の低減を果たすことが
できる。しかも、本実施例においても、絶縁物層２がｐ
ｎ接合が形成されている周囲に形成されて反射防止膜と
して機能するだけでなく、その上に形成されている透明
電極８と下方の結晶シリコン基板１と共にＭＩＳ構造を
構成しているので、光生成キャリアの結合が効果的に抑
制される。
【００４２】第１〜第３の実施例では、結晶シリコン基
板１，１１，１４をｎ型とし、非晶質シリコン薄膜層
５，１７をｐ型としたが、導電型は逆であってもよい。
また、図９に示すように表面に凹凸が付与された結晶シ
リコン基板２１を用いて本発明の光起電力素子を構成し
てもよい。図９に示す構造では、凹凸を有する結晶シリ
コン基板２１の上面に部分的にｉ型シリコン薄膜２２、
ｐ型非晶質シリコン薄膜２３および集電極２５が積層形
成されており、ｐｉｎ接合が形成されている部分の周囲
に絶縁物層２６が形成されている。なお、２７は裏面電
極を示す。従って、第１の実施例の場合と同様に光生成
キャリアの再結合を効果的に低減することができるだけ
でなく、さらに、結晶シリコン基板２１に凹凸が付与さ
れているため、短絡電流を効果的に向上することができ
る。
板１，１１，１４をｎ型とし、非晶質シリコン薄膜層
５，１７をｐ型としたが、導電型は逆であってもよい。
また、図９に示すように表面に凹凸が付与された結晶シ
リコン基板２１を用いて本発明の光起電力素子を構成し
てもよい。図９に示す構造では、凹凸を有する結晶シリ
コン基板２１の上面に部分的にｉ型シリコン薄膜２２、
ｐ型非晶質シリコン薄膜２３および集電極２５が積層形
成されており、ｐｉｎ接合が形成されている部分の周囲
に絶縁物層２６が形成されている。なお、２７は裏面電
極を示す。従って、第１の実施例の場合と同様に光生成
キャリアの再結合を効果的に低減することができるだけ
でなく、さらに、結晶シリコン基板２１に凹凸が付与さ
れているため、短絡電流を効果的に向上することができ
る。
【００４３】また、上記第１，第２の実施例では、結晶
シリコン基板１，１１を用いたが、安価な金属基板ある
いはガラス基板上に薄膜状の結晶シリコン層を形成した
ものを代わりに用いてもよい。
シリコン基板１，１１を用いたが、安価な金属基板ある
いはガラス基板上に薄膜状の結晶シリコン層を形成した
ものを代わりに用いてもよい。
【００４４】第３の実施例 図１０は、第３の実施例の光起電力素子３０を示す模式
的断面図である。光起電力素子３０では、ｎ型もしくは
ｐ型の結晶シリコン基板３１の上面に複数本の溝３１ａ
が形成されている。溝３１ａ内に、ｐ型もしくはｎ型の
非晶質シリコン薄膜３２が形成されている。非晶質シリ
コン薄膜３２上には、集電極３３が形成されている。そ
して、ｐｎ接合が形成されている部分の周囲には、第
１，第２の実施例の場合と同様に絶縁物層３４が形成さ
れている。なお、３５は裏面電極を示す。
的断面図である。光起電力素子３０では、ｎ型もしくは
ｐ型の結晶シリコン基板３１の上面に複数本の溝３１ａ
が形成されている。溝３１ａ内に、ｐ型もしくはｎ型の
非晶質シリコン薄膜３２が形成されている。非晶質シリ
コン薄膜３２上には、集電極３３が形成されている。そ
して、ｐｎ接合が形成されている部分の周囲には、第
１，第２の実施例の場合と同様に絶縁物層３４が形成さ
れている。なお、３５は裏面電極を示す。
【００４５】第３の実施例から明らかなように、ｐｎ接
合は、結晶シリコン層の上面において行う必要はなく、
結晶シリコン基板３１内に形成してもよい。上記溝３１
ａおよび絶縁物層３４は以下の工程により容易に形成し
得る。すなわち、結晶シリコン基板３１の上面に絶縁物
層３４を全面に形成し、パターニングを行った後、結晶
シリコン基板３１をエッチングすることにより、結晶シ
リコン基板３１の表面を露出させるだけでなく、該エッ
チングの強度を高めることにより溝３１ａを形成するこ
とができる。
合は、結晶シリコン層の上面において行う必要はなく、
結晶シリコン基板３１内に形成してもよい。上記溝３１
ａおよび絶縁物層３４は以下の工程により容易に形成し
得る。すなわち、結晶シリコン基板３１の上面に絶縁物
層３４を全面に形成し、パターニングを行った後、結晶
シリコン基板３１をエッチングすることにより、結晶シ
リコン基板３１の表面を露出させるだけでなく、該エッ
チングの強度を高めることにより溝３１ａを形成するこ
とができる。
【００４６】第３の実施例では、シリコン基板３１内に
ｐｎ接合が形成されているため、集電極３３の膜厚を大
きくすることが容易である。従って、電極部分における
抵抗損失を低減することができる。なお、第３の実施例
において、ヘテロ接合界面にｉ型の非晶質シリコン薄膜
を介在させてもよい。
ｐｎ接合が形成されているため、集電極３３の膜厚を大
きくすることが容易である。従って、電極部分における
抵抗損失を低減することができる。なお、第３の実施例
において、ヘテロ接合界面にｉ型の非晶質シリコン薄膜
を介在させてもよい。
【００４７】上述してきた第１〜第３の実施例の説明で
は、半導体材料としてシリコンを用いたものを例にとり
説明したが、ＧｅもしくはＧａ−Ａｓなどの他の半導体
材料を用いて本発明の光起電力素子を構成することも可
能である。
は、半導体材料としてシリコンを用いたものを例にとり
説明したが、ＧｅもしくはＧａ−Ａｓなどの他の半導体
材料を用いて本発明の光起電力素子を構成することも可
能である。
【００４８】
【発明の効果】請求項１に記載の発明では、集電極の形
成されている部分の下方においてのみ、結晶半導体層と
非晶質半導体層との接合界面が形成されており、従っ
て、非晶質半導体層の界面近傍における結晶粒の数が低
減されることになるため、ならびに非晶質半導体薄膜に
おけるバンド構造が連続的に広げられることになるた
め、界面準位の低減および界面におけるエネルギー障壁
の低減を果たすことができる。しかも、電気的抵抗が比
較的高い非晶質半導体薄膜が、集電極の下方にのみ存在
するため、非晶質半導体層と結晶半導体層との界面にお
ける抵抗損失も低減される。よって、変換効率が高い太
陽電池を提供することができる。
成されている部分の下方においてのみ、結晶半導体層と
非晶質半導体層との接合界面が形成されており、従っ
て、非晶質半導体層の界面近傍における結晶粒の数が低
減されることになるため、ならびに非晶質半導体薄膜に
おけるバンド構造が連続的に広げられることになるた
め、界面準位の低減および界面におけるエネルギー障壁
の低減を果たすことができる。しかも、電気的抵抗が比
較的高い非晶質半導体薄膜が、集電極の下方にのみ存在
するため、非晶質半導体層と結晶半導体層との界面にお
ける抵抗損失も低減される。よって、変換効率が高い太
陽電池を提供することができる。
【００４９】請求項２に記載の発明では、請求項１に記
載の発明の構成に加えて、真性非晶質半導体層が半導体
接合界面に介在されているため、光生成キャリアの再結
合をより一層効果的に防止し得る。
載の発明の構成に加えて、真性非晶質半導体層が半導体
接合界面に介在されているため、光生成キャリアの再結
合をより一層効果的に防止し得る。
【００５０】請求項３に記載の発明では、結晶シリコン
基板に形成された溝内に非晶質半導体層が形成されて半
導体接合が構成されているため、請求項１に記載の発明
と同様に光生成キャリアの再結合を効果的に抑制するこ
とができかつ抵抗損失の低減をはかることができるだけ
でなく、集電極の膜厚を厚くすることが容易であるた
め、電極部分における抵抗損失も低減することができ
る。よって、より一層変換効率に高い太陽電池を提供す
ることができる。
基板に形成された溝内に非晶質半導体層が形成されて半
導体接合が構成されているため、請求項１に記載の発明
と同様に光生成キャリアの再結合を効果的に抑制するこ
とができかつ抵抗損失の低減をはかることができるだけ
でなく、集電極の膜厚を厚くすることが容易であるた
め、電極部分における抵抗損失も低減することができ
る。よって、より一層変換効率に高い太陽電池を提供す
ることができる。
【００５１】請求項４に記載の発明では、請求項３に記
載の発明の光起電力素子に加えて、接合界面に真性非晶
質半導体層が介在されているため、さらに一層光生成キ
ャリアの再結合を抑制し得る。
載の発明の光起電力素子に加えて、接合界面に真性非晶
質半導体層が介在されているため、さらに一層光生成キ
ャリアの再結合を抑制し得る。
【図１】（ａ）〜（ｄ）は、それぞれ、第１の実施例に
おいて光起電力素子を製造する工程を説明するための各
断面図。
おいて光起電力素子を製造する工程を説明するための各
断面図。
【図２】（ａ）〜（ｄ）は、それぞれ、第１の実施例に
おいて光起電力素子を製造する工程を説明するための断
面図。
おいて光起電力素子を製造する工程を説明するための断
面図。
【図３】第１の実施例により得られた光起電力素子の部
分切欠斜視図。
分切欠斜視図。
【図４】第１の実施例の光起電力素子及び従来例の光起
電力素子の電流−電圧特性を示す図。
電力素子の電流−電圧特性を示す図。
【図５】（ａ）〜（ｅ）は、それぞれ、第２の実施例の
光起電力素子の製造工程を説明するための断面図。
光起電力素子の製造工程を説明するための断面図。
【図６】（ａ）〜（ｄ）は、それぞれ、第２の実施例に
おいて光起電力素子を製造する工程を説明するための断
面図。
おいて光起電力素子を製造する工程を説明するための断
面図。
【図７】第２の実施例の光起電力素子の構造を説明する
ための断面図。
ための断面図。
【図８】第１の実施例の変形例を示し、真性半導体層が
介在されていない構造の光起電力素子を示す断面図。
介在されていない構造の光起電力素子を示す断面図。
【図９】凹凸を有する結晶シリコン基板を用いた光起電
力素子を示す断面図。
力素子を示す断面図。
【図１０】第３の実施例の光起電力素子を説明するため
の断面図。
の断面図。
【符号の説明】 １…ｎ型結晶シリコン基板 ２…絶縁物層 ４…ｉ型非晶質シリコン薄膜 ５…ｐ型非晶質シリコン薄膜 ６…集電極 ７…裏面電極 ８…透明電極
フロントページの続き (56)参考文献 特開 平４−298081（ＪＰ，Ａ) 特開 昭59−175170（ＪＰ，Ａ) 特開 平４−130671（ＪＰ，Ａ) 特開 平２−201972（ＪＰ，Ａ) 特開 昭64−39780（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 31/04 - 31/078
Claims (4)
- 【請求項１】 一導電型の結晶半導体層と、 前記結晶半導体層上に直接または間接に部分的に形成さ
れた他導電型の非晶質半導体層と、 前記結晶半導体層上において前記非晶質半導体層が形成
されている領域の周囲の領域に形成された絶縁物層と、 前記非晶質半導体層上に形成された集電極とを備え、 前記集電極の下方において、前記一導電型の結晶半導体
層と他導電型の非晶質半導体層とによる半導体接合が形
成されていることを特徴とする、光起電力素子。 - 【請求項２】 前記結晶半導体層上に部分的に形成され
た真性非晶質半導体層をさらに備え、前記真性非晶質半
導体層上に前記他導電型の非晶質半導体層が形成されて
いる、請求項１に記載の光起電力素子。 - 【請求項３】 表面に溝が形成された一導電型の結晶半
導体層と、 前記溝内において、直接または間接に前記結晶半導体層
と接触するように形成された他導電型の非晶質半導体層
と、 前記溝の周囲において前記結晶半導体層表面に形成され
た絶縁物層と、 前記非晶質半導体層上に形成された集電極とを備え、 前記集電極の下方において、前記結晶半導体層と非晶質
半導体層とによる半導体接合が形成されていることを特
徴とする、光起電力素子。 - 【請求項４】 前記他導電型の非晶質半導体層と、結晶
半導体層との間に真性非晶質半導体層が形成されてい
る、請求項３に記載の光起電力素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32926492A JP3203078B2 (ja) | 1992-12-09 | 1992-12-09 | 光起電力素子 |
| US08/151,254 US5401336A (en) | 1992-12-09 | 1993-11-12 | Photovoltaic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32926492A JP3203078B2 (ja) | 1992-12-09 | 1992-12-09 | 光起電力素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07131041A JPH07131041A (ja) | 1995-05-19 |
| JP3203078B2 true JP3203078B2 (ja) | 2001-08-27 |
Family
ID=18219507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32926492A Expired - Lifetime JP3203078B2 (ja) | 1992-12-09 | 1992-12-09 | 光起電力素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5401336A (ja) |
| JP (1) | JP3203078B2 (ja) |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001189478A (ja) * | 1999-12-28 | 2001-07-10 | Sanyo Electric Co Ltd | 半導体素子及びその製造方法 |
| JP3557148B2 (ja) * | 2000-02-21 | 2004-08-25 | 三洋電機株式会社 | 太陽電池モジュール |
| JP2002009328A (ja) * | 2000-06-21 | 2002-01-11 | Mitsutoyo Corp | 受光素子アレイ及びその製造方法 |
| JP3490964B2 (ja) | 2000-09-05 | 2004-01-26 | 三洋電機株式会社 | 光起電力装置 |
| CN100431177C (zh) * | 2003-09-24 | 2008-11-05 | 三洋电机株式会社 | 光生伏打元件及其制造方法 |
| US20060130891A1 (en) * | 2004-10-29 | 2006-06-22 | Carlson David E | Back-contact photovoltaic cells |
| FR2880989B1 (fr) * | 2005-01-20 | 2007-03-09 | Commissariat Energie Atomique | Dispositif semi-conducteur a heterojonctions et a structure inter-digitee |
| FR2878374A1 (fr) * | 2005-02-11 | 2006-05-26 | Commissariat Energie Atomique | Cellule solaire a heterojonction et a metallisation enterree |
| US20070023082A1 (en) * | 2005-07-28 | 2007-02-01 | Venkatesan Manivannan | Compositionally-graded back contact photovoltaic devices and methods of fabricating such devices |
| US7906723B2 (en) * | 2008-04-30 | 2011-03-15 | General Electric Company | Compositionally-graded and structurally-graded photovoltaic devices and methods of fabricating such devices |
| US20070137692A1 (en) * | 2005-12-16 | 2007-06-21 | Bp Corporation North America Inc. | Back-Contact Photovoltaic Cells |
| US20070295399A1 (en) * | 2005-12-16 | 2007-12-27 | Bp Corporation North America Inc. | Back-Contact Photovoltaic Cells |
| FR2906406B1 (fr) * | 2006-09-26 | 2008-12-19 | Commissariat Energie Atomique | Procede de realisation de cellule photovoltaique a heterojonction en face arriere. |
| TW200830563A (en) * | 2007-01-12 | 2008-07-16 | Jin-Yuan Lee | Photovoltaic device and method of manufacturing the same |
| US20080173347A1 (en) * | 2007-01-23 | 2008-07-24 | General Electric Company | Method And Apparatus For A Semiconductor Structure |
| US20080174028A1 (en) * | 2007-01-23 | 2008-07-24 | General Electric Company | Method and Apparatus For A Semiconductor Structure Forming At Least One Via |
| CN103296138A (zh) * | 2007-11-09 | 2013-09-11 | 森普雷姆有限公司 | 低成本的太阳能电池及其生产方法 |
| TW200939509A (en) * | 2007-11-19 | 2009-09-16 | Applied Materials Inc | Crystalline solar cell metallization methods |
| JP2011503910A (ja) * | 2007-11-19 | 2011-01-27 | アプライド マテリアルズ インコーポレイテッド | パターン付きエッチング剤を用いた太陽電池コンタクト形成プロセス |
| US20090211623A1 (en) * | 2008-02-25 | 2009-08-27 | Suniva, Inc. | Solar module with solar cell having crystalline silicon p-n homojunction and amorphous silicon heterojunctions for surface passivation |
| US8076175B2 (en) * | 2008-02-25 | 2011-12-13 | Suniva, Inc. | Method for making solar cell having crystalline silicon P-N homojunction and amorphous silicon heterojunctions for surface passivation |
| US20090211627A1 (en) * | 2008-02-25 | 2009-08-27 | Suniva, Inc. | Solar cell having crystalline silicon p-n homojunction and amorphous silicon heterojunctions for surface passivation |
| US7964499B2 (en) * | 2008-05-13 | 2011-06-21 | Samsung Electronics Co., Ltd. | Methods of forming semiconductor solar cells having front surface electrodes |
| KR20090118333A (ko) * | 2008-05-13 | 2009-11-18 | 삼성전자주식회사 | 태양전지 및 그 형성방법 |
| US8183081B2 (en) * | 2008-07-16 | 2012-05-22 | Applied Materials, Inc. | Hybrid heterojunction solar cell fabrication using a metal layer mask |
| EP2329530A4 (en) * | 2008-08-27 | 2013-03-20 | Applied Materials Inc | PHOTOPIL MODULES WITH REAR CONTACTS |
| EP2324509A2 (en) * | 2008-08-27 | 2011-05-25 | Applied Materials, Inc. | Back contact solar cells using printed dielectric barrier |
| US8796066B2 (en) * | 2008-11-07 | 2014-08-05 | Sunpreme, Inc. | Low-cost solar cells and methods for fabricating low cost substrates for solar cells |
| US7951640B2 (en) | 2008-11-07 | 2011-05-31 | Sunpreme, Ltd. | Low-cost multi-junction solar cells and methods for their production |
| US7858427B2 (en) * | 2009-03-03 | 2010-12-28 | Applied Materials, Inc. | Crystalline silicon solar cells on low purity substrate |
| TWI475702B (zh) * | 2010-07-09 | 2015-03-01 | Sakamoto Jun | A panel, a panel manufacturing method, a solar cell module, a printing apparatus, and a printing method |
| JP5379767B2 (ja) * | 2010-09-02 | 2013-12-25 | ＰＶＧ Ｓｏｌｕｔｉｏｎｓ株式会社 | 太陽電池セルおよびその製造方法 |
| JP5927028B2 (ja) * | 2011-05-11 | 2016-05-25 | 株式会社半導体エネルギー研究所 | 光電変換装置 |
| US20120319157A1 (en) * | 2011-06-14 | 2012-12-20 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device |
| US9159939B2 (en) * | 2011-07-21 | 2015-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device |
| JP5850055B2 (ja) * | 2011-08-24 | 2016-02-03 | 株式会社村田製作所 | 太陽電池と該太陽電池の製造方法 |
| JPWO2013069324A1 (ja) * | 2011-11-10 | 2015-04-02 | 三菱電機株式会社 | 太陽電池およびその製造方法、太陽電池モジュール |
| TW201322465A (zh) * | 2011-11-29 | 2013-06-01 | Ind Tech Res Inst | 全背電極異質接面太陽能電池 |
| JP5710024B2 (ja) * | 2011-12-21 | 2015-04-30 | 三菱電機株式会社 | 太陽電池の製造方法 |
| CN104011882A (zh) | 2012-01-12 | 2014-08-27 | 应用材料公司 | 制造太阳能电池装置的方法 |
| US20130298984A1 (en) * | 2012-05-11 | 2013-11-14 | Nazir Pyarali KHERANI | Passivation of silicon surfaces using intermediate ultra-thin silicon oxide layer and outer passivating dielectric layer |
| IN2015DN00029A (ja) * | 2012-06-29 | 2015-05-22 | Ecole Polytech | |
| KR20140135881A (ko) * | 2013-05-16 | 2014-11-27 | 엘지전자 주식회사 | 태양 전지 및 이의 제조 방법 |
| KR20150052415A (ko) * | 2013-11-04 | 2015-05-14 | 한국전자통신연구원 | 태양전지 |
| JP7158024B2 (ja) * | 2019-01-30 | 2022-10-21 | 国立研究開発法人産業技術総合研究所 | 太陽電池セルおよびその製造方法並びに太陽電池モジュール |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2938260A1 (de) * | 1979-09-21 | 1981-03-26 | Messerschmitt-Bölkow-Blohm GmbH, 8000 München | Halbleiterbauelement fuer die umsetzung von licht in elektrische energie |
| US4633033A (en) * | 1985-02-08 | 1986-12-30 | Energy Conversion Devices, Inc. | Photovoltaic device and method |
| US4725559A (en) * | 1986-10-23 | 1988-02-16 | Chevron Research Company | Process for the fabrication of a gallium arsenide grating solar cell |
| JPH04199750A (ja) * | 1990-11-29 | 1992-07-20 | Sanyo Electric Co Ltd | 光起電力装置 |
| US5213628A (en) * | 1990-09-20 | 1993-05-25 | Sanyo Electric Co., Ltd. | Photovoltaic device |
| JPH0795603B2 (ja) * | 1990-09-20 | 1995-10-11 | 三洋電機株式会社 | 光起電力装置 |
| US5112409A (en) * | 1991-01-23 | 1992-05-12 | Solarex Corporation | Solar cells with reduced recombination under grid lines, and method of manufacturing same |
-
1992
- 1992-12-09 JP JP32926492A patent/JP3203078B2/ja not_active Expired - Lifetime
-
1993
- 1993-11-12 US US08/151,254 patent/US5401336A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07131041A (ja) | 1995-05-19 |
| US5401336A (en) | 1995-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3203078B2 (ja) | 光起電力素子 | |
| USRE47484E1 (en) | Solar cell | |
| EP2867926B1 (en) | Solar cell | |
| US5066340A (en) | Photovoltaic device | |
| US4387265A (en) | Tandem junction amorphous semiconductor photovoltaic cell | |
| US20160020342A1 (en) | Solar cell with interdigitated back contact | |
| KR20010074628A (ko) | 실리콘 박막, 집적 태양 전지, 모듈 및 그 제조방법 | |
| EP2380203A1 (en) | Solar cell | |
| JPS61104678A (ja) | アモルフアス太陽電池 | |
| WO2010070013A1 (en) | Solar cell | |
| KR101886818B1 (ko) | 이종 접합 실리콘 태양 전지의 제조 방법 | |
| JPS5846074B2 (ja) | 光起電力装置の製造方法 | |
| EP0241226A2 (en) | Semiconductor device and method of making it | |
| EP0248953A1 (en) | Tandem photovoltaic devices | |
| JPH07142753A (ja) | ヘテロ接合を有する光起電力装置 | |
| JPH0122991B2 (ja) | ||
| JPH05275725A (ja) | 光起電力装置及びその製造方法 | |
| JPH0636429B2 (ja) | ヘテロ接合光電素子及びヘテロ接合光電装置 | |
| JPS636882A (ja) | タンデム構成の光電池装置 | |
| JPS6161551B2 (ja) | ||
| JP2001044468A (ja) | 薄膜半導体装置およびその製造方法 | |
| CN114744063B (zh) | 太阳能电池及生产方法、光伏组件 | |
| JPH09181343A (ja) | 光電変換装置 | |
| JP2003158275A (ja) | 光電変換素子およびその製造方法 | |
| JP2680577B2 (ja) | 光起電力装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080622 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 12 |