JP2001044468A - 薄膜半導体装置およびその製造方法 - Google Patents
薄膜半導体装置およびその製造方法Info
- Publication number
- JP2001044468A JP2001044468A JP11215929A JP21592999A JP2001044468A JP 2001044468 A JP2001044468 A JP 2001044468A JP 11215929 A JP11215929 A JP 11215929A JP 21592999 A JP21592999 A JP 21592999A JP 2001044468 A JP2001044468 A JP 2001044468A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- polycrystalline
- semiconductor device
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【課題】 各膜間の大きな界面準位密度の存在によって
特性が劣化するという問題があった。 【解決手段】 基板上に、Ｔｉ、Ｎｉ、Ｗ、Ｍｏ、Ｃ
ｕ、Ａｇ、またはＡｌのうちの少なくとも１種からなる
金属膜、またはその窒化膜もしくはそのシリサイド膜を
形成し、この膜上に、多結晶Ｓｉから成る第１のＳｉ
層、それと同じ導電型もしくはｉ型の多結晶もしくは微
結晶Ｓｉから成る第２のＳｉ層、および第１のＳｉ層と
は異なる導電型の非単結晶Ｓｉから成る第３のＳｉ層を
順次積層して形成する薄膜半導体装置の製造方法であっ
て、上記第１のＳｉ層をフラックス法で形成すると共
に、上記第２のＳｉ層を触媒ＣＶＤ法で形成する。
特性が劣化するという問題があった。 【解決手段】 基板上に、Ｔｉ、Ｎｉ、Ｗ、Ｍｏ、Ｃ
ｕ、Ａｇ、またはＡｌのうちの少なくとも１種からなる
金属膜、またはその窒化膜もしくはそのシリサイド膜を
形成し、この膜上に、多結晶Ｓｉから成る第１のＳｉ
層、それと同じ導電型もしくはｉ型の多結晶もしくは微
結晶Ｓｉから成る第２のＳｉ層、および第１のＳｉ層と
は異なる導電型の非単結晶Ｓｉから成る第３のＳｉ層を
順次積層して形成する薄膜半導体装置の製造方法であっ
て、上記第１のＳｉ層をフラックス法で形成すると共
に、上記第２のＳｉ層を触媒ＣＶＤ法で形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜太陽電池など
に好適に用いることができる薄膜半導体装置とその製造
方法に関する。
に好適に用いることができる薄膜半導体装置とその製造
方法に関する。
【０００２】
【従来技術とその課題】近年になり、低コスト且つ高効
率な次世代太陽電池の研究開発が国内外で活発に進めら
れてきている。コスト、変換効率、資源問題、環境問題
などを総合的に考慮すると、Ｓｉを主材料とした薄膜多
結晶Ｓｉ太陽電池が次世代太陽電池として最も有力であ
ると考えられている。
率な次世代太陽電池の研究開発が国内外で活発に進めら
れてきている。コスト、変換効率、資源問題、環境問題
などを総合的に考慮すると、Ｓｉを主材料とした薄膜多
結晶Ｓｉ太陽電池が次世代太陽電池として最も有力であ
ると考えられている。
【０００３】高効率な薄膜多結晶Ｓｉ太陽電池を形成す
るには、充分高品質な光活性層を形成することが最も重
要である。この光活性層の品質を最大限活かしきるに
は、その他の様々な点についても、その品質や特性を向
上させる必要がある。例えば各膜間の界面準位密度をで
きるだけ低減させなければならない。
るには、充分高品質な光活性層を形成することが最も重
要である。この光活性層の品質を最大限活かしきるに
は、その他の様々な点についても、その品質や特性を向
上させる必要がある。例えば各膜間の界面準位密度をで
きるだけ低減させなければならない。
【０００４】薄膜多結晶Ｓｉ太陽電池は多層膜構造であ
るため、各膜間には必然的に界面が存在する。薄膜多結
晶Ｓｉ太陽電池のような薄膜デバイスでは、膜の体積に
対する膜間の界面の面積の比率が高くなるため、界面特
性の優劣が素子特性に大きく影響する。
るため、各膜間には必然的に界面が存在する。薄膜多結
晶Ｓｉ太陽電池のような薄膜デバイスでは、膜の体積に
対する膜間の界面の面積の比率が高くなるため、界面特
性の優劣が素子特性に大きく影響する。
【０００５】各膜間の界面準位の密度の問題は、薄膜太
陽電池においては、界面での暗電流の発生と光励起キャ
リアの再結合による消失の２つが主な問題となる。暗電
流の発生は直接的には開放電圧Ｖocの低下に関係し、ま
た光励起キャリアの再結合消失は直接的には光電流の低
減となって短絡電流密度Ｊscの低下に関係し、最終的に
は素子特性全体の特性低下につながる。
陽電池においては、界面での暗電流の発生と光励起キャ
リアの再結合による消失の２つが主な問題となる。暗電
流の発生は直接的には開放電圧Ｖocの低下に関係し、ま
た光励起キャリアの再結合消失は直接的には光電流の低
減となって短絡電流密度Ｊscの低下に関係し、最終的に
は素子特性全体の特性低下につながる。
【０００６】この問題を解決する方法として、各膜の結
晶配向特性をそろえて膜界面の結晶構造の不整合を減少
させ、これによって界面準位密度を減らすという方法が
ある。
晶配向特性をそろえて膜界面の結晶構造の不整合を減少
させ、これによって界面準位密度を減らすという方法が
ある。
【０００７】従来の薄膜多結晶Ｓｉ太陽電池では、多結
晶Ｓｉから成る下地層上に多結晶Ｓｉから成る光活性層
を堆積させる場合、例えばプラズマＣＶＤ法に代表され
る製膜方法のように、ガラス基板やＳＵＳ基板を使用で
きる６００℃程度以下の低温プロセスでも、下地層と光
活性層とを同一の結晶配向特性で連続堆積させることが
望まれていたが、それを実現する下地層の形成方法や光
活性層の形成方法は知られていなかった。例えば、Pro
c. of 1st WCPEC (1994), p.1575 には、レーザーアニ
ール法による（１１１）配向の下地層上に、（１１０）
配向の光活性層をプラズマＣＶＤ法で形成することが述
べられている。
晶Ｓｉから成る下地層上に多結晶Ｓｉから成る光活性層
を堆積させる場合、例えばプラズマＣＶＤ法に代表され
る製膜方法のように、ガラス基板やＳＵＳ基板を使用で
きる６００℃程度以下の低温プロセスでも、下地層と光
活性層とを同一の結晶配向特性で連続堆積させることが
望まれていたが、それを実現する下地層の形成方法や光
活性層の形成方法は知られていなかった。例えば、Pro
c. of 1st WCPEC (1994), p.1575 には、レーザーアニ
ール法による（１１１）配向の下地層上に、（１１０）
配向の光活性層をプラズマＣＶＤ法で形成することが述
べられている。
【０００８】本発明はこのような背景のもとになされた
ものであり、各膜間の大きな界面準位密度の存在によっ
て特性が劣化するという従来の問題点を解消した薄膜半
導体装置およびその製造方法を提供することを目的とす
る。
ものであり、各膜間の大きな界面準位密度の存在によっ
て特性が劣化するという従来の問題点を解消した薄膜半
導体装置およびその製造方法を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に係る薄膜半導体装置の製造方法によれ
ば、基板上に、Ｔｉ、Ｎｉ、Ｗ、Ｍｏ、Ｃｕ、Ａｇ、ま
たはＡｌのうちの少なくとも１種からなる金属膜、また
はその窒化膜もしくはそのシリサイド膜を形成し、この
膜上に、多結晶Ｓｉから成る第１のＳｉ層、それと同じ
導電型もしくはｉ型の多結晶もしくは微結晶Ｓｉから成
る第２のＳｉ層、および第１のＳｉ層とは異なる導電型
の非単結晶Ｓｉから成る第３のＳｉ層を順次積層して形
成する薄膜半導体装置の製造方法において、前記第１の
Ｓｉ層をフラックス法で形成すると共に、前記第２のＳ
ｉ層を触媒ＣＶＤ法で形成することを特徴とする。
に、請求項１に係る薄膜半導体装置の製造方法によれ
ば、基板上に、Ｔｉ、Ｎｉ、Ｗ、Ｍｏ、Ｃｕ、Ａｇ、ま
たはＡｌのうちの少なくとも１種からなる金属膜、また
はその窒化膜もしくはそのシリサイド膜を形成し、この
膜上に、多結晶Ｓｉから成る第１のＳｉ層、それと同じ
導電型もしくはｉ型の多結晶もしくは微結晶Ｓｉから成
る第２のＳｉ層、および第１のＳｉ層とは異なる導電型
の非単結晶Ｓｉから成る第３のＳｉ層を順次積層して形
成する薄膜半導体装置の製造方法において、前記第１の
Ｓｉ層をフラックス法で形成すると共に、前記第２のＳ
ｉ層を触媒ＣＶＤ法で形成することを特徴とする。
【００１０】また、請求項２に係る薄膜半導体装置によ
れば、基板上に、Ｔｉ、Ｎｉ、Ｗ、Ｍｏ、Ｃｕ、Ａｇ、
またはＡｌのうちの少なくとも１種からなる金属膜、ま
たはその窒化膜もしくはそのシリサイド膜を設け、この
膜上に、多結晶Ｓｉから成る第１のＳｉ層、それと同じ
導電型もしくはｉ型の多結晶もしくは微結晶Ｓｉから成
る第２のＳｉ層、および第１のＳｉ層とは異なる導電型
の非単結晶Ｓｉから成る第３のＳｉ層を順次積層した薄
膜半導体装置において、前記第１のＳｉ層と第２のＳｉ
層がともに（１１１）面の結晶配向特性を有することを
特徴とする。
れば、基板上に、Ｔｉ、Ｎｉ、Ｗ、Ｍｏ、Ｃｕ、Ａｇ、
またはＡｌのうちの少なくとも１種からなる金属膜、ま
たはその窒化膜もしくはそのシリサイド膜を設け、この
膜上に、多結晶Ｓｉから成る第１のＳｉ層、それと同じ
導電型もしくはｉ型の多結晶もしくは微結晶Ｓｉから成
る第２のＳｉ層、および第１のＳｉ層とは異なる導電型
の非単結晶Ｓｉから成る第３のＳｉ層を順次積層した薄
膜半導体装置において、前記第１のＳｉ層と第２のＳｉ
層がともに（１１１）面の結晶配向特性を有することを
特徴とする。
【００１１】
【作用】上記のように、（１１１）配向した多結晶Ｓｉ
から成る第１のＳｉ層（下地層）上に、同じく（１１
１）配向した多結晶もしくは微結晶Ｓｉから成る第２の
Ｓｉ層（光活性層）を形成することで、下地層−光活性
層間の界面準位密度を低減させ、薄膜多結晶Ｓｉ太陽電
池に代表される薄膜多結晶Ｓｉ素子の特性の向上を可能
とする。
から成る第１のＳｉ層（下地層）上に、同じく（１１
１）配向した多結晶もしくは微結晶Ｓｉから成る第２の
Ｓｉ層（光活性層）を形成することで、下地層−光活性
層間の界面準位密度を低減させ、薄膜多結晶Ｓｉ太陽電
池に代表される薄膜多結晶Ｓｉ素子の特性の向上を可能
とする。
【００１２】具体的には、多結晶Ｓｉから成る第１のＳ
ｉ層（下地層）はフラックス法により主に（１１１）面
に配向した膜形成を行い、多結晶もしくは微結晶Ｓｉか
ら成る第２のＳｉ層（光活性層）は触媒ＣＶＤ法によっ
て（１１１）配向した膜形成を行う。第１のＳｉ層（下
地層）と第２のＳｉ層（光活性層）の配向特性が一致す
ることによって、膜界面の欠陥準位密度が大幅に低減さ
れ、素子特性の向上が可能となる。第２のＳｉ層（光活
性層）の第１のＳｉ層（下地層）上への成長は、理想的
にはエピタキシャル成長となる。
ｉ層（下地層）はフラックス法により主に（１１１）面
に配向した膜形成を行い、多結晶もしくは微結晶Ｓｉか
ら成る第２のＳｉ層（光活性層）は触媒ＣＶＤ法によっ
て（１１１）配向した膜形成を行う。第１のＳｉ層（下
地層）と第２のＳｉ層（光活性層）の配向特性が一致す
ることによって、膜界面の欠陥準位密度が大幅に低減さ
れ、素子特性の向上が可能となる。第２のＳｉ層（光活
性層）の第１のＳｉ層（下地層）上への成長は、理想的
にはエピタキシャル成長となる。
【００１３】
【発明の実施の形態】以下、本発明の実施形態につい
て、薄膜多結晶Ｓｉ太陽電池を例に図面に基づいて詳細
に説明する。
て、薄膜多結晶Ｓｉ太陽電池を例に図面に基づいて詳細
に説明する。
【００１４】なお、基板としてガラスを用いた例につい
て説明するが、ＳＵＳ基板などに置き換えてもよい。
て説明するが、ＳＵＳ基板などに置き換えてもよい。
【００１５】図１に示す薄膜半導体装置は、ガラス基板
１上に、Ｔｉ、Ｎｉ、Ｗ、Ｍｏ、Ｃｕ、Ａｇ、またはＡ
ｌのうちの少なくとも１種からなる金属膜、またはその
窒化膜あるいはシリサイド膜２で形成される裏電極、Ｓ
ｉと共融系を成す１種以上の金属元素を含むｐ+ 〜ｐ++
型の多結晶Ｓｉから成る第１のＳｉ層（下地層）３、ｐ
型もしくはｉ型の多結晶もしくは微結晶Ｓｉから成る第
２のＳｉ層（光活性層）４、ｎ型の非単結晶Ｓｉから成
る第３のＳｉ層５、および受光面電極層を兼ねた導電性
の反射防止膜６を順次積層して成る。同図中の７は反射
防止膜６の上面に形成された表取り出し電極であり、８
は多結晶Ｓｉから成る第１のＳｉ層（下地層）３の上面
に形成された裏取り出し電極である。
１上に、Ｔｉ、Ｎｉ、Ｗ、Ｍｏ、Ｃｕ、Ａｇ、またはＡ
ｌのうちの少なくとも１種からなる金属膜、またはその
窒化膜あるいはシリサイド膜２で形成される裏電極、Ｓ
ｉと共融系を成す１種以上の金属元素を含むｐ+ 〜ｐ++
型の多結晶Ｓｉから成る第１のＳｉ層（下地層）３、ｐ
型もしくはｉ型の多結晶もしくは微結晶Ｓｉから成る第
２のＳｉ層（光活性層）４、ｎ型の非単結晶Ｓｉから成
る第３のＳｉ層５、および受光面電極層を兼ねた導電性
の反射防止膜６を順次積層して成る。同図中の７は反射
防止膜６の上面に形成された表取り出し電極であり、８
は多結晶Ｓｉから成る第１のＳｉ層（下地層）３の上面
に形成された裏取り出し電極である。
【００１６】このような光電変換装置の製造にあたって
は、まず、ガラス基板１上に裏電極２を電子ビーム蒸着
法、スパッタリング法などの真空製膜法によりシート抵
抗が１Ω／□程度以下となるように適当な膜厚に堆積す
る。具体的には、Ｔｉ膜を１μｍ成膜し、この上にＴｉ
Ｎ膜を０．２μｍ成膜するとシート抵抗０．６Ω／□が
実現される。なお、Ｔｉ膜は以下の工程で問題ない限り
他の金属に置き換えてもよい。また、ＴｉＮ膜は、次に
述べるフラックス法に用いるＡｌなどのフラックス金属
とＴｉＮ膜下にある金属膜およびガラス基板との反応を
防止するバリア層として機能するものであるが、同等の
機能を有する他の膜があればそれに置き換えることがで
きる。
は、まず、ガラス基板１上に裏電極２を電子ビーム蒸着
法、スパッタリング法などの真空製膜法によりシート抵
抗が１Ω／□程度以下となるように適当な膜厚に堆積す
る。具体的には、Ｔｉ膜を１μｍ成膜し、この上にＴｉ
Ｎ膜を０．２μｍ成膜するとシート抵抗０．６Ω／□が
実現される。なお、Ｔｉ膜は以下の工程で問題ない限り
他の金属に置き換えてもよい。また、ＴｉＮ膜は、次に
述べるフラックス法に用いるＡｌなどのフラックス金属
とＴｉＮ膜下にある金属膜およびガラス基板との反応を
防止するバリア層として機能するものであるが、同等の
機能を有する他の膜があればそれに置き換えることがで
きる。
【００１７】次に、フラックス法で多結晶Ｓｉから成る
第１のＳｉ層（下地層）３を裏電極２上に形成する。具
体的には、裏電極２上に、Ａｌなどを含んだフラックス
となる金属薄膜層を電子ビーム蒸着法、スパッタリング
法などの真空製膜法により、２μｍ程度以下の膜厚に成
膜し、さらにこの金属薄膜層上に、プラズマＣＶＤ法、
スパッタリング法などの薄膜形成技術にて膜厚２μｍ以
下の非晶質または微晶質Ｓｉ層を形成する。この基体を
４８０〜５７０℃の比較的低温下で数分〜１時間程度熱
処理すると、金属フラックスとＳｉとが反応し、裏電極
２上に基板１に平行な方向に１μｍ以上の結晶粒径を持
つ、主に（１１１）面に選択配向した多結晶Ｓｉから成
る第１のＳｉ層（下地層）３が得られる。フラックス残
さについてはＨＣｌなどの酸液やＮａＯＨなどのアルカ
リ液で除去すればよい。
第１のＳｉ層（下地層）３を裏電極２上に形成する。具
体的には、裏電極２上に、Ａｌなどを含んだフラックス
となる金属薄膜層を電子ビーム蒸着法、スパッタリング
法などの真空製膜法により、２μｍ程度以下の膜厚に成
膜し、さらにこの金属薄膜層上に、プラズマＣＶＤ法、
スパッタリング法などの薄膜形成技術にて膜厚２μｍ以
下の非晶質または微晶質Ｓｉ層を形成する。この基体を
４８０〜５７０℃の比較的低温下で数分〜１時間程度熱
処理すると、金属フラックスとＳｉとが反応し、裏電極
２上に基板１に平行な方向に１μｍ以上の結晶粒径を持
つ、主に（１１１）面に選択配向した多結晶Ｓｉから成
る第１のＳｉ層（下地層）３が得られる。フラックス残
さについてはＨＣｌなどの酸液やＮａＯＨなどのアルカ
リ液で除去すればよい。
【００１８】なお、第１のＳｉ層（下地層）３の形成に
おいて、成膜時の温度を４８０〜５７０℃とすれば、成
膜と同時に多結晶Ｓｉから成る第１のＳｉ層（下地層）
３を裏電極２上へ形成することも可能である。
おいて、成膜時の温度を４８０〜５７０℃とすれば、成
膜と同時に多結晶Ｓｉから成る第１のＳｉ層（下地層）
３を裏電極２上へ形成することも可能である。
【００１９】ここで、フラックス金属にＡｌを用いれば
自動的にＡｌが１×１０18〜１０20／ｃｍ3 程度含まれ
たｐ+ 型の多結晶Ｓｉから成る第１のＳｉ層（下地層）
３を得ることができるが、さらにＢが１×１０18〜１０
22／ｃｍ3 程度含まれた多結晶Ｓｉから成る第１のＳｉ
層（下地層）３を得たい場合は、Ｓｉ膜成膜時にＢ2Ｈ
6 ガスを所定量供給すればよい。これによって高効率太
陽電池に必須のＢＳＦ機能を有する下地層を得ることが
できる。
自動的にＡｌが１×１０18〜１０20／ｃｍ3 程度含まれ
たｐ+ 型の多結晶Ｓｉから成る第１のＳｉ層（下地層）
３を得ることができるが、さらにＢが１×１０18〜１０
22／ｃｍ3 程度含まれた多結晶Ｓｉから成る第１のＳｉ
層（下地層）３を得たい場合は、Ｓｉ膜成膜時にＢ2Ｈ
6 ガスを所定量供給すればよい。これによって高効率太
陽電池に必須のＢＳＦ機能を有する下地層を得ることが
できる。
【００２０】次に、第１のＳｉ層（下地層）３上に同層
と同一導電型（すなわちｐ型）の第２のＳｉ層（光活性
層）４となる多結晶あるいは微結晶Ｓｉ層を、触媒ＣＶ
Ｄ法によって厚さ１μｍ〜３０μｍ程度に形成する。こ
のとき、例えば、基板温度を１００℃〜５００℃、直径
０．５ｍｍのＷ（タングステン）触媒体への投入電圧を
３０〜４５Ｖ／ｍ、触媒体―基板間距離を５ｃｍ前後、
ＳｉＨ4 ガス流量を５〜２０ｓｃｃｍ（好適には１０ｓ
ｃｃｍ）、Ｈ2 ガス流量を１００ｓｃｃｍ、成膜圧力を
７Ｐａ前後にすると、（１１１）配向した多結晶Ｓｉ膜
を得ることができる。
と同一導電型（すなわちｐ型）の第２のＳｉ層（光活性
層）４となる多結晶あるいは微結晶Ｓｉ層を、触媒ＣＶ
Ｄ法によって厚さ１μｍ〜３０μｍ程度に形成する。こ
のとき、例えば、基板温度を１００℃〜５００℃、直径
０．５ｍｍのＷ（タングステン）触媒体への投入電圧を
３０〜４５Ｖ／ｍ、触媒体―基板間距離を５ｃｍ前後、
ＳｉＨ4 ガス流量を５〜２０ｓｃｃｍ（好適には１０ｓ
ｃｃｍ）、Ｈ2 ガス流量を１００ｓｃｃｍ、成膜圧力を
７Ｐａ前後にすると、（１１１）配向した多結晶Ｓｉ膜
を得ることができる。
【００２１】ここで、第１のＳｉ層（下地層）３は第２
のＳｉ層（光活性層）４の下地として機能し、第２のＳ
ｉ層（光活性層）４の結晶粒径の拡大、結晶品質の向上
を促進することができ、成膜条件を最適化すればエピタ
キシャル成長をさせることも可能である。
のＳｉ層（光活性層）４の下地として機能し、第２のＳ
ｉ層（光活性層）４の結晶粒径の拡大、結晶品質の向上
を促進することができ、成膜条件を最適化すればエピタ
キシャル成長をさせることも可能である。
【００２２】以上により、第１のＳｉ層（下地層）３と
第２のＳｉ層（光活性層）４の結晶配向性がともに（１
１１）にそろい、欠陥準位密度の小さい界面を形成する
ことができる。
第２のＳｉ層（光活性層）４の結晶配向性がともに（１
１１）にそろい、欠陥準位密度の小さい界面を形成する
ことができる。
【００２３】成膜圧力を７Ｐａに設定し、シランと水素
の流量（ＳｉＨ4 ／Ｈ2 ）を３段階に変更して触媒ＣＶ
Ｄ法で第２のＳｉ層（光活性層）４を形成したときの配
向特性を図２に示す。なお、基板温度を２００℃に設定
するともに、触媒体への投入電圧を７７Ｖに設定し、触
媒体−基板間距離を５ｃｍに設定して成長させたもので
ある。シランと水素のガス流量が５／１００〜２０／１
００のいずれの場合も第２のＳｉ層４は（１１１）配向
特性を示すことがわかる。
の流量（ＳｉＨ4 ／Ｈ2 ）を３段階に変更して触媒ＣＶ
Ｄ法で第２のＳｉ層（光活性層）４を形成したときの配
向特性を図２に示す。なお、基板温度を２００℃に設定
するともに、触媒体への投入電圧を７７Ｖに設定し、触
媒体−基板間距離を５ｃｍに設定して成長させたもので
ある。シランと水素のガス流量が５／１００〜２０／１
００のいずれの場合も第２のＳｉ層４は（１１１）配向
特性を示すことがわかる。
【００２４】なお、前記した成膜圧力を０．６Ｐａとす
ると（２２０）配向した膜が得られる。
ると（２２０）配向した膜が得られる。
【００２５】また、第１のＳｉ層（下地層）３が、Ａｌ
（アルミニウム）またはＢ（ボロン）の濃度をそれぞれ
１×１０18〜１０22／ｃｍ3 の範囲にもつｐ型半導体層
とし、第２のＳｉ層（光活性層）４が第１のＳｉ層（下
地層）３と導電型を同じくする場合は、その膜中のＢ濃
度を、１×１０16〜１０19／ｃｍ3 の範囲にする。これ
によって第１のＳｉ層（下地層）３は高効率太陽電池に
必須のＢＳＦ機能を有する下地層とすることができ、第
２のＳｉ層（光活性層）４は高効率太陽電池に好適な再
結合電流（暗電流）の少ない光活性層とすることができ
る。
（アルミニウム）またはＢ（ボロン）の濃度をそれぞれ
１×１０18〜１０22／ｃｍ3 の範囲にもつｐ型半導体層
とし、第２のＳｉ層（光活性層）４が第１のＳｉ層（下
地層）３と導電型を同じくする場合は、その膜中のＢ濃
度を、１×１０16〜１０19／ｃｍ3 の範囲にする。これ
によって第１のＳｉ層（下地層）３は高効率太陽電池に
必須のＢＳＦ機能を有する下地層とすることができ、第
２のＳｉ層（光活性層）４は高効率太陽電池に好適な再
結合電流（暗電流）の少ない光活性層とすることができ
る。
【００２６】次に、第２のＳｉ層（光活性層）４上に第
１のＳｉ層（下地層）３とは反対の導電型（すなわちｎ
型）の非晶質、多結晶もしくは微結晶を含む非単結晶Ｓ
ｉ層から成る第３のＳｉ層５をプラズマＣＶＤ法やスパ
ッタ法などの真空製膜法により厚さ１μｍ以下に形成す
る。
１のＳｉ層（下地層）３とは反対の導電型（すなわちｎ
型）の非晶質、多結晶もしくは微結晶を含む非単結晶Ｓ
ｉ層から成る第３のＳｉ層５をプラズマＣＶＤ法やスパ
ッタ法などの真空製膜法により厚さ１μｍ以下に形成す
る。
【００２７】ここで、第２のＳｉ層（光活性層）４と非
単結晶Ｓｉ層から成る第３のＳｉ層５とで形成されるｐ
ｎ接合の品質によっては、第２のＳｉ層（光活性層）４
と第３のＳｉ層５の間に、真性型（ｉ型）の非単結晶Ｓ
ｉ層９を介在させてもよい。特に同層を水素化アモルフ
ァスＳｉで形成する場合は、その膜厚を２〜４０ｎｍ程
度にする。さらに、第３のＳｉ層５および非単結晶Ｓｉ
層９を特に水素を含んだ雰囲気下で形成すると、各層の
界面およびその近傍の欠陥準位を水素で終端することで
不活性化でき、より品質の高いｐｎ接合またはｐｉｎ接
合を得ることができる。
単結晶Ｓｉ層から成る第３のＳｉ層５とで形成されるｐ
ｎ接合の品質によっては、第２のＳｉ層（光活性層）４
と第３のＳｉ層５の間に、真性型（ｉ型）の非単結晶Ｓ
ｉ層９を介在させてもよい。特に同層を水素化アモルフ
ァスＳｉで形成する場合は、その膜厚を２〜４０ｎｍ程
度にする。さらに、第３のＳｉ層５および非単結晶Ｓｉ
層９を特に水素を含んだ雰囲気下で形成すると、各層の
界面およびその近傍の欠陥準位を水素で終端することで
不活性化でき、より品質の高いｐｎ接合またはｐｉｎ接
合を得ることができる。
【００２８】なお、ＲＩＥ法を用いて、素子表面に結晶
Ｓｉの結晶方位に依存しない微細かつランダムな凹凸形
状を形成し、光利用効率を高めて素子変換効率を向上さ
せる場合は、ｐｎ接合を形成する前に、第２のＳｉ層
（光活性層）４に対してＲＩＥ法による処理を適用し、
その後第３のＳｉ層５を形成する。このＲＩＥ処理によ
り、少なくとも発電に寄与する光波長４００ｎｍ〜１０
００ｎｍの範囲で、ベアＳｉ表面の反射率を１０％以下
にすることが可能である。
Ｓｉの結晶方位に依存しない微細かつランダムな凹凸形
状を形成し、光利用効率を高めて素子変換効率を向上さ
せる場合は、ｐｎ接合を形成する前に、第２のＳｉ層
（光活性層）４に対してＲＩＥ法による処理を適用し、
その後第３のＳｉ層５を形成する。このＲＩＥ処理によ
り、少なくとも発電に寄与する光波長４００ｎｍ〜１０
００ｎｍの範囲で、ベアＳｉ表面の反射率を１０％以下
にすることが可能である。
【００２９】また、第１のＳｉ層（下地層）３の膜厚を
０．１〜１μｍとし、第２のＳｉ層（光活性層）４の膜
厚を１〜３０μｍとし、さらに第３のＳｉ層５の膜厚を
１μｍ以下とすることが望ましい。第１のＳｉ層（下地
層）３の膜厚は、ＢＳＦ機能を最大限に発揮させるのに
好適な値であり、第２のＳｉ層（光活性層）４および第
３のＳｉ層５の膜厚は、光電流を最大限生成させるのに
好適な値である。
０．１〜１μｍとし、第２のＳｉ層（光活性層）４の膜
厚を１〜３０μｍとし、さらに第３のＳｉ層５の膜厚を
１μｍ以下とすることが望ましい。第１のＳｉ層（下地
層）３の膜厚は、ＢＳＦ機能を最大限に発揮させるのに
好適な値であり、第２のＳｉ層（光活性層）４および第
３のＳｉ層５の膜厚は、光電流を最大限生成させるのに
好適な値である。
【００３０】次に、第３のＳｉ層５上に、ＩＴＯやＳｎ
Ｏ2 などの導電性、あるいは窒化Ｓｉ膜や酸化Ｓｉ膜な
どの絶縁性の反射防止膜６を、プラズマＣＶＤ法やスパ
ッタ法などの真空製膜法を用いて６００〜１０００ｎｍ
程度の膜厚で製膜する。
Ｏ2 などの導電性、あるいは窒化Ｓｉ膜や酸化Ｓｉ膜な
どの絶縁性の反射防止膜６を、プラズマＣＶＤ法やスパ
ッタ法などの真空製膜法を用いて６００〜１０００ｎｍ
程度の膜厚で製膜する。
【００３１】次に、反射防止膜６上に表取り出し電極７
を、真空製膜技術、プリントおよび焼成技術、さらにメ
ッキ技術などを用いて形成する。なお、絶縁性の反射防
止膜を第３のＳｉ層５上に成膜した場合は、バッファー
ドフッ酸などの適当な薬液によるエッチング技術によっ
て表取り出し電極７を形成する領域について絶縁性反射
防止膜を除去して第３のＳｉ層５を露出させ、ここに表
取り出し電極７を接触させるようにすればよい。
を、真空製膜技術、プリントおよび焼成技術、さらにメ
ッキ技術などを用いて形成する。なお、絶縁性の反射防
止膜を第３のＳｉ層５上に成膜した場合は、バッファー
ドフッ酸などの適当な薬液によるエッチング技術によっ
て表取り出し電極７を形成する領域について絶縁性反射
防止膜を除去して第３のＳｉ層５を露出させ、ここに表
取り出し電極７を接触させるようにすればよい。
【００３２】また、裏取り出し電極８についても、裏電
極２上に真空製膜技術、プリントおよび焼成技術、さら
にメッキ技術などを用いて形成することができる。
極２上に真空製膜技術、プリントおよび焼成技術、さら
にメッキ技術などを用いて形成することができる。
【００３３】以上によって、多結晶Ｓｉから成る第１の
Ｓｉ層（下地層）３と多結晶Ｓｉから成る第２のＳｉ層
（光活性層）４との界面に存在する界面準位密度が極め
て小さい高効率な薄膜多結晶Ｓｉ太陽電池を得ることが
できる。
Ｓｉ層（下地層）３と多結晶Ｓｉから成る第２のＳｉ層
（光活性層）４との界面に存在する界面準位密度が極め
て小さい高効率な薄膜多結晶Ｓｉ太陽電池を得ることが
できる。
【００３４】
【発明の効果】以上のように、請求項１に係る薄膜半導
体装置の製造方法によれば、第１のＳｉ層をフラックス
法で形成すると共に、第２のＳｉ層を触媒ＣＶＤ法で形
成することから、第１のＳｉ層と第２のＳｉ層がともに
（１１１）面の結晶配向特性を有するようになり、多結
晶Ｓｉから成る下地層と多結晶Ｓｉ光活性層間の界面準
位密度を低減でき、高効率な薄膜多結晶Ｓｉ太陽電池の
製造が可能となる。また、その他の薄膜多結晶Ｓｉデバ
イスにおいても高特性を得ることができる。
体装置の製造方法によれば、第１のＳｉ層をフラックス
法で形成すると共に、第２のＳｉ層を触媒ＣＶＤ法で形
成することから、第１のＳｉ層と第２のＳｉ層がともに
（１１１）面の結晶配向特性を有するようになり、多結
晶Ｓｉから成る下地層と多結晶Ｓｉ光活性層間の界面準
位密度を低減でき、高効率な薄膜多結晶Ｓｉ太陽電池の
製造が可能となる。また、その他の薄膜多結晶Ｓｉデバ
イスにおいても高特性を得ることができる。
【００３５】また、請求項２に係る薄膜半導体装置によ
れば、第１のＳｉ層と第２のＳｉ層がともに（１１１）
面の結晶配向特性を有することから、多結晶Ｓｉから成
る下地層と多結晶Ｓｉ光活性層間の界面準位密度を低減
でき、高効率な薄膜多結晶Ｓｉ太陽電池の製造が可能と
なる。また、その他の薄膜多結晶Ｓｉデバイスにおいて
も高特性を得ることができる。
れば、第１のＳｉ層と第２のＳｉ層がともに（１１１）
面の結晶配向特性を有することから、多結晶Ｓｉから成
る下地層と多結晶Ｓｉ光活性層間の界面準位密度を低減
でき、高効率な薄膜多結晶Ｓｉ太陽電池の製造が可能と
なる。また、その他の薄膜多結晶Ｓｉデバイスにおいて
も高特性を得ることができる。
【図１】本発明に係る薄膜半導体装置の一実施形態を示
す図である。
す図である。
【図２】成膜圧力を７Ｐａに設定して第２のＳｉ層（光
活性層）を形成したときの配向特性を示す図である。
活性層）を形成したときの配向特性を示す図である。
１‥‥‥基板、２‥‥‥Ｔｉ、Ｎｉ、Ｗ、Ｍｏ、Ｃｕ、
Ａｇ、またはＡｌのうちの少なくとも１種からなる金属
膜、またはその窒化膜あるいはシリサイド膜、３‥‥‥
第１のＳｉ層、４‥‥‥第２のＳｉ層、５‥‥‥第３の
Ｓｉ層
Ａｇ、またはＡｌのうちの少なくとも１種からなる金属
膜、またはその窒化膜あるいはシリサイド膜、３‥‥‥
第１のＳｉ層、４‥‥‥第２のＳｉ層、５‥‥‥第３の
Ｓｉ層
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4K029 BA01 BA03 BA04 BA08 BA11 BA12 BA17 BA35 BA52 BA58 BA60 BB02 BB07 BB08 BD01 EA01 4K030 BA29 BB01 BB03 BB04 BB12 JA01 LA16 5F045 AA08 AA19 AB03 AB04 AC01 AD05 AD06 AD07 AD08 AD09 AF09 AF10 BB16 CA13 DA52 DA68 HA06 5F051 AA03 AA04 AA05 BA17 CB01 CB12 CB15 DA03 DA04 FA06 GA02 GA03
Claims (4)
- 【請求項１】 基板上に、Ｔｉ、Ｎｉ、Ｗ、Ｍｏ、Ｃ
ｕ、Ａｇ、またはＡｌのうちの少なくとも１種からなる
金属膜、またはその窒化膜もしくはそのシリサイド膜を
形成し、この膜上に、多結晶Ｓｉから成る第１のＳｉ
層、それと同じ導電型もしくはｉ型の多結晶もしくは微
結晶Ｓｉから成る第２のＳｉ層、および第１のＳｉ層と
は異なる導電型の非単結晶Ｓｉから成る第３のＳｉ層を
順次積層して形成する薄膜半導体装置の製造方法におい
て、前記第１のＳｉ層をフラックス法で形成すると共
に、前記第２のＳｉ層を触媒ＣＶＤ法で形成することを
特徴とする薄膜半導体装置の製造方法。 - 【請求項２】 基板上に、Ｔｉ、Ｎｉ、Ｗ、Ｍｏ、Ｃ
ｕ、Ａｇ、またはＡｌのうちの少なくとも１種からなる
金属膜、またはその窒化膜もしくはそのシリサイド膜を
設け、この膜上に、多結晶Ｓｉから成る第１のＳｉ層、
それと同じ導電型もしくはｉ型の多結晶もしくは微結晶
Ｓｉから成る第２のＳｉ層、および第１のＳｉ層とは異
なる導電型の非単結晶Ｓｉから成る第３のＳｉ層を順次
積層した薄膜半導体装置において、前記第１のＳｉ層と
第２のＳｉ層がともに（１１１）面の結晶配向特性を有
することを特徴とする薄膜半導体装置。 - 【請求項３】 前記第１のＳｉ層がＡｌまたはＢを１×
１０18〜１０22ａｔｏｍｓ／ｃｍ3 含有したｐ型半導体
層であり、前記第２のＳｉ層がＢを１×１０16〜１０19
ａｔｏｍｓ／ｃｍ3 含有したｐ型半導体層であることを
特徴とする請求項２に記載の薄膜半導体装置。 - 【請求項４】 前記第１のＳｉ層の膜厚が０．１〜１μ
ｍであり、第２のＳｉ層の膜厚が１〜３０μｍであり、
第３のＳｉ層の膜厚が１μｍ以下であることを特徴とす
る請求項２に記載の薄膜半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21592999A JP4412766B2 (ja) | 1999-07-29 | 1999-07-29 | 薄膜多結晶Ｓｉ太陽電池 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21592999A JP4412766B2 (ja) | 1999-07-29 | 1999-07-29 | 薄膜多結晶Ｓｉ太陽電池 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001044468A true JP2001044468A (ja) | 2001-02-16 |
| JP4412766B2 JP4412766B2 (ja) | 2010-02-10 |
Family
ID=16680609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21592999A Expired - Fee Related JP4412766B2 (ja) | 1999-07-29 | 1999-07-29 | 薄膜多結晶Ｓｉ太陽電池 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4412766B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008135556A (ja) * | 2006-11-28 | 2008-06-12 | Sanyo Electric Co Ltd | ｐ型アモルファスシリコン薄膜、光起電力装置及びそれらの製造方法 |
| JP2008524863A (ja) * | 2004-12-21 | 2008-07-10 | フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング | マイクロ結晶シリコンを有する薄膜太陽電池及び積層体を製造する方法 |
| WO2009017373A2 (en) * | 2007-07-31 | 2009-02-05 | Tg Solar Corporation | Solar cell and method for the same |
| JP2010128028A (ja) * | 2008-11-26 | 2010-06-10 | Renesas Electronics Corp | 反射防止膜、反射防止膜の製造方法、及び反射防止膜を用いた半導体装置 |
| JP2010258102A (ja) * | 2009-04-22 | 2010-11-11 | Serubakku:Kk | 光電変換デバイスの製造方法、光電変換デバイス製造装置および光電変換デバイス |
| JP2010258103A (ja) * | 2009-04-22 | 2010-11-11 | Serubakku:Kk | 光電変換デバイスの製造方法および製造装置 |
-
1999
- 1999-07-29 JP JP21592999A patent/JP4412766B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008524863A (ja) * | 2004-12-21 | 2008-07-10 | フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング | マイクロ結晶シリコンを有する薄膜太陽電池及び積層体を製造する方法 |
| JP2008135556A (ja) * | 2006-11-28 | 2008-06-12 | Sanyo Electric Co Ltd | ｐ型アモルファスシリコン薄膜、光起電力装置及びそれらの製造方法 |
| WO2009017373A2 (en) * | 2007-07-31 | 2009-02-05 | Tg Solar Corporation | Solar cell and method for the same |
| WO2009017373A3 (en) * | 2007-07-31 | 2009-04-02 | Tg Solar Corp | Solar cell and method for the same |
| KR100927428B1 (ko) * | 2007-07-31 | 2009-11-19 | 주식회사 티지솔라 | 태양전지 및 그 제조방법 |
| JP2010533384A (ja) * | 2007-07-31 | 2010-10-21 | ティージー ソーラー コーポレイション | 太陽電池及びその製造方法 |
| JP2010128028A (ja) * | 2008-11-26 | 2010-06-10 | Renesas Electronics Corp | 反射防止膜、反射防止膜の製造方法、及び反射防止膜を用いた半導体装置 |
| JP2010258102A (ja) * | 2009-04-22 | 2010-11-11 | Serubakku:Kk | 光電変換デバイスの製造方法、光電変換デバイス製造装置および光電変換デバイス |
| JP2010258103A (ja) * | 2009-04-22 | 2010-11-11 | Serubakku:Kk | 光電変換デバイスの製造方法および製造装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4412766B2 (ja) | 2010-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6980079B2 (ja) | 太陽電池 | |
| US9666732B2 (en) | High-efficiency solar cell structures and methods of manufacture | |
| JP2021190672A (ja) | 太陽電池モジュール、太陽電池及びその製造方法 | |
| JPH05243596A (ja) | 積層型太陽電池の製造方法 | |
| US20130180585A1 (en) | Method of manufacturing solar cell, and solar cell | |
| US6815788B2 (en) | Crystalline silicon thin film semiconductor device, crystalline silicon thin film photovoltaic device, and process for producing crystalline silicon thin film semiconductor device | |
| WO2022142343A1 (zh) | 太阳能电池及其制备方法 | |
| CN114823936A (zh) | 一种异质结电池及其制备方法 | |
| CN114256361A (zh) | 一种太阳能电池、光伏组件 | |
| CN106887483A (zh) | 硅基异质接面太阳能电池及其制备方法 | |
| JP4412766B2 (ja) | 薄膜多結晶Ｓｉ太陽電池 | |
| JP2001028452A (ja) | 光電変換装置 | |
| JPH0864851A (ja) | 光起電力素子及びその製造方法 | |
| US7075052B2 (en) | Photoelectric conversion device | |
| CN115985992A (zh) | 一种n型单晶硅hbc太阳能电池结构及其制备方法 | |
| CN1407603A (zh) | 结晶硅薄膜半导体器件,光电器件及前者的制造方法 | |
| CN114361281A (zh) | 双面异质结太阳能电池及光伏组件 | |
| JP5975841B2 (ja) | 光起電力素子の製造方法及び光起電力素子 | |
| JP4105811B2 (ja) | 多結晶シリコン膜の形成方法 | |
| JP2001068709A (ja) | 薄膜太陽電池 | |
| JPH09181343A (ja) | 光電変換装置 | |
| US11996494B2 (en) | Low-cost passivated contact full-back electrode solar cell and preparation method thereof | |
| JPH09153632A (ja) | 光電変換装置 | |
| JP2003158275A (ja) | 光電変換素子およびその製造方法 | |
| JP2001168364A (ja) | 非晶質シリコン系薄膜光電変換装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060718 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090414 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090918 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091020 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131127 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |