JP2002009328A - 受光素子アレイ及びその製造方法 - Google Patents
受光素子アレイ及びその製造方法Info
- Publication number
- JP2002009328A JP2002009328A JP2000186800A JP2000186800A JP2002009328A JP 2002009328 A JP2002009328 A JP 2002009328A JP 2000186800 A JP2000186800 A JP 2000186800A JP 2000186800 A JP2000186800 A JP 2000186800A JP 2002009328 A JP2002009328 A JP 2002009328A
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- receiving element
- element array
- substrate
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 239000012212 insulator Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 79
- 230000003287 optical effect Effects 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 16
- 239000011229 interlayer Substances 0.000 claims description 11
- 238000006073 displacement reaction Methods 0.000 claims description 5
- 238000005259 measurement Methods 0.000 claims description 3
- 238000009751 slip forming Methods 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 17
- 238000000151 deposition Methods 0.000 abstract description 2
- 238000005530 etching Methods 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
- G01D5/26—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable characterised by optical transfer means, i.e. using infrared, visible, or ultraviolet light
- G01D5/32—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable characterised by optical transfer means, i.e. using infrared, visible, or ultraviolet light with attenuation or whole or partial obturation of beams of light
- G01D5/34—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable characterised by optical transfer means, i.e. using infrared, visible, or ultraviolet light with attenuation or whole or partial obturation of beams of light the beams of light being detected by photocells
- G01D5/36—Forming the light into pulses
- G01D5/38—Forming the light into pulses by diffraction gratings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nanotechnology (AREA)
- Materials Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Optical Transform (AREA)
- Light Receiving Elements (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
(57)【要約】
【課題】 隣接する受光素子間の短絡事故がない、優れ
た特性の受光素子アレイを提供し、その様な受光素子ア
レイを高歩留まりで製造する方法を提供する。 【解決手段】 透明基板31に透明電極32及びp型ア
モルファスシリコン層33を形成する。この上に絶縁体
層41を堆積して溝42を形成する。この溝42に、i
型アモルファスシリコン層34、n型アモルファスシリ
コン層35及びn側電極36を順次埋め込んで、受光素
子アレイを形成する。
た特性の受光素子アレイを提供し、その様な受光素子ア
レイを高歩留まりで製造する方法を提供する。 【解決手段】 透明基板31に透明電極32及びp型ア
モルファスシリコン層33を形成する。この上に絶縁体
層41を堆積して溝42を形成する。この溝42に、i
型アモルファスシリコン層34、n型アモルファスシリ
コン層35及びn側電極36を順次埋め込んで、受光素
子アレイを形成する。
Description
【0001】
【発明の属する技術分野】この発明は、光学式エンコー
ダ等に適用される受光素子アレイとその製造方法に関す
る。
ダ等に適用される受光素子アレイとその製造方法に関す
る。
【0002】
【従来の技術】小型の光学式エンコーダのセンサヘッド
に、インデックス格子を兼ねた受光素子アレイを用いる
方式がある。受光素子アレイは、スケール格子のピッチ
λに対して、(2n−1)λ/4(但し、nは正の整
数)のピッチで4個を1セットとして配列することによ
り、4相の変位出力信号を得ることができる。
に、インデックス格子を兼ねた受光素子アレイを用いる
方式がある。受光素子アレイは、スケール格子のピッチ
λに対して、(2n−1)λ/4(但し、nは正の整
数)のピッチで4個を1セットとして配列することによ
り、4相の変位出力信号を得ることができる。
【0003】この様な受光素子アレイは、単結晶シリコ
ン基板にフォトダイオードを作り込むことで得ることが
できる。しかしこの場合、受光素子配列のピッチが小さ
くなると、基板を介して隣接する受光素子間のクロスト
ークが大きくなる。この様なクロストークのない受光素
子アレイを作るには、アモルファスシリコンを用いたフ
ォトダイオードを、絶縁基板上に互いに分離された状態
で形成することが望ましい。絶縁性基板上に、p型、i
型、n型のアモルファスシリコンを積層した後を、これ
らをエッチングすることにより、pinフォトダイオー
ド(PD)のアレイ(以下、PDアレイ)を得ることが
できる。
ン基板にフォトダイオードを作り込むことで得ることが
できる。しかしこの場合、受光素子配列のピッチが小さ
くなると、基板を介して隣接する受光素子間のクロスト
ークが大きくなる。この様なクロストークのない受光素
子アレイを作るには、アモルファスシリコンを用いたフ
ォトダイオードを、絶縁基板上に互いに分離された状態
で形成することが望ましい。絶縁性基板上に、p型、i
型、n型のアモルファスシリコンを積層した後を、これ
らをエッチングすることにより、pinフォトダイオー
ド(PD)のアレイ(以下、PDアレイ)を得ることが
できる。
【0004】
【発明が解決しようとする課題】しかし、アモルファス
シリコン層をエッチングしてPDアレイを作る方法で
は、例えば各PDの間隔が4μm或いはそれ以下の微細
なものになると、アスペクト比が大きくなってエッチン
グ残りが発生し易く、隣接するPD間の短絡が生じる。
また、アモルファスシリコンの微細なエッチングにはプ
ラズマエッチング等のドライエッチングが用いられる
が、このエッチング工程でPDにダメージが入り、或い
は側壁から不純物が拡散する等の理由で、良好なPD特
性が得られないことがあり、高歩留まりが得られない。
シリコン層をエッチングしてPDアレイを作る方法で
は、例えば各PDの間隔が4μm或いはそれ以下の微細
なものになると、アスペクト比が大きくなってエッチン
グ残りが発生し易く、隣接するPD間の短絡が生じる。
また、アモルファスシリコンの微細なエッチングにはプ
ラズマエッチング等のドライエッチングが用いられる
が、このエッチング工程でPDにダメージが入り、或い
は側壁から不純物が拡散する等の理由で、良好なPD特
性が得られないことがあり、高歩留まりが得られない。
【0005】この発明は、隣接する受光素子間の短絡事
故がない、優れた特性の受光素子アレイを提供すること
及び、その様な受光素子アレイを高歩留まりで製造する
方法を提供することを目的としている。
故がない、優れた特性の受光素子アレイを提供すること
及び、その様な受光素子アレイを高歩留まりで製造する
方法を提供することを目的としている。
【0006】
【課題を解決するための手段】この発明に係る受光素子
アレイは、基板と、この基板上に形成されて素子を埋め
込むための複数の溝が形成された絶縁体層と、この絶縁
体層の各溝に埋め込まれた半導体層により形成された複
数の受光素子と、この複数の受光素子上に層間絶縁膜を
介して形成された出力信号配線とを有することを特徴と
する。
アレイは、基板と、この基板上に形成されて素子を埋め
込むための複数の溝が形成された絶縁体層と、この絶縁
体層の各溝に埋め込まれた半導体層により形成された複
数の受光素子と、この複数の受光素子上に層間絶縁膜を
介して形成された出力信号配線とを有することを特徴と
する。
【0007】この発明に係る受光素子アレイの製造方法
は、基板上に絶縁体層を形成する工程と、前記絶縁体層
に複数の溝を形成する工程と、前記絶縁体層の各溝に半
導体層を埋め込んで受光素子を形成する工程と、前記受
光素子上に層間絶縁膜を介して出力信号配線を形成する
工程とを有することを特徴とする。
は、基板上に絶縁体層を形成する工程と、前記絶縁体層
に複数の溝を形成する工程と、前記絶縁体層の各溝に半
導体層を埋め込んで受光素子を形成する工程と、前記受
光素子上に層間絶縁膜を介して出力信号配線を形成する
工程とを有することを特徴とする。
【0008】この発明によると、受光素子アレイは、基
板上の絶縁体層に形成された溝に半導体層を埋め込んで
形成される。従って、受光素子アレイの隣接素子間は確
実に絶縁分離され、短絡が生じるおそれがなく、優れた
特性の微細ピッチの受光素子アレイが高歩留まりで得ら
れる。
板上の絶縁体層に形成された溝に半導体層を埋め込んで
形成される。従って、受光素子アレイの隣接素子間は確
実に絶縁分離され、短絡が生じるおそれがなく、優れた
特性の微細ピッチの受光素子アレイが高歩留まりで得ら
れる。
【0009】この発明において、例えば基板は透明基板
であり、この透明基板とこの上に形成される絶縁体層の
間に、複数の受光素子に共通の下部電極となる透明電極
が形成されているものとする。これにより、基板側から
光入射させる受光素子アレイが得られる。また、上部電
極を透明電極とすれば、上部電極側から光入射させる受
光素子アレイが得られる。この場合、基板は透明基板で
ある必要はなく、また下部電極にも金属電極を用い得
る。この発明において、好ましくは、複数の受光素子の
各上部電極が溝に自己整合的に埋め込まれるものとす
る。これにより、上部電極をエッチングによりパターン
形成する場合と異なり、各受光素子間の短絡事故が防止
される。
であり、この透明基板とこの上に形成される絶縁体層の
間に、複数の受光素子に共通の下部電極となる透明電極
が形成されているものとする。これにより、基板側から
光入射させる受光素子アレイが得られる。また、上部電
極を透明電極とすれば、上部電極側から光入射させる受
光素子アレイが得られる。この場合、基板は透明基板で
ある必要はなく、また下部電極にも金属電極を用い得
る。この発明において、好ましくは、複数の受光素子の
各上部電極が溝に自己整合的に埋め込まれるものとす
る。これにより、上部電極をエッチングによりパターン
形成する場合と異なり、各受光素子間の短絡事故が防止
される。
【0010】この発明において、受光素子は例えば、p
in又はpnフォトダイオード(PD)である。この場
合、複数のPDのp型層は、共通下部電極上に連続的に
共通のp型層として形成することができ、i型層及びn
型層を各溝に埋め込み形成する。
in又はpnフォトダイオード(PD)である。この場
合、複数のPDのp型層は、共通下部電極上に連続的に
共通のp型層として形成することができ、i型層及びn
型層を各溝に埋め込み形成する。
【0011】この発明はまた、測定軸に沿って光学格子
が形成されたスケールと、このスケールの変位を検出し
て位相の異なる複数の変位信号を出力するための受光素
子アレイを含むセンサヘッドとを有する光学式エンコー
ダにおいて、前記受光素子アレイは、基板と、この基板
上に形成された下部電極と、この下部電極上に形成され
て素子を埋め込むための複数の溝が形成された絶縁体層
と、この絶縁体層の各溝に埋め込まれた半導体層により
形成されてそれぞれに上部電極が形成された複数の受光
素子と、この複数の受光素子上に層間絶縁膜を介して形
成された出力信号配線とを有することを特徴とする。こ
の発明によれば、微細スケールピッチを持つ高性能の光
学式エンコーダが得られる。
が形成されたスケールと、このスケールの変位を検出し
て位相の異なる複数の変位信号を出力するための受光素
子アレイを含むセンサヘッドとを有する光学式エンコー
ダにおいて、前記受光素子アレイは、基板と、この基板
上に形成された下部電極と、この下部電極上に形成され
て素子を埋め込むための複数の溝が形成された絶縁体層
と、この絶縁体層の各溝に埋め込まれた半導体層により
形成されてそれぞれに上部電極が形成された複数の受光
素子と、この複数の受光素子上に層間絶縁膜を介して形
成された出力信号配線とを有することを特徴とする。こ
の発明によれば、微細スケールピッチを持つ高性能の光
学式エンコーダが得られる。
【0012】
【発明の実施の形態】以下、図面を参照して、この発明
の実施例を説明する。図1及び図2は、この発明による
受光素子アレイが用いられる光学式エンコーダの構成を
示している。図1は反射型エンコーダであり、図2は透
過型エンコーダであるが、いずれも測定軸x方向に所定
ピッチλの光学格子11が形成されたスケール1と、こ
のスケール1に相対移動可能に対向して光学格子を読み
とるセンサヘッド2とから構成される。
の実施例を説明する。図1及び図2は、この発明による
受光素子アレイが用いられる光学式エンコーダの構成を
示している。図1は反射型エンコーダであり、図2は透
過型エンコーダであるが、いずれも測定軸x方向に所定
ピッチλの光学格子11が形成されたスケール1と、こ
のスケール1に相対移動可能に対向して光学格子を読み
とるセンサヘッド2とから構成される。
【0013】センサヘッド2は、LED等の光源21
と、その出力光を変調してスケール1を照射するための
インデックス格子22、及びスケール1からの光を受光
する受光素子アレイ3を有する。受光素子アレイ3は、
透明基板31にアモルファスシリコンによるpin(又
はpn)フォトダイオード(PD)を配列したPDアレ
イである。PDは、透明基板31のスケール1と対向す
る面とは反対側の面に形成されている。即ち、受光素子
アレイ3は透明基板31を透過して入射する光を検出す
る。
と、その出力光を変調してスケール1を照射するための
インデックス格子22、及びスケール1からの光を受光
する受光素子アレイ3を有する。受光素子アレイ3は、
透明基板31にアモルファスシリコンによるpin(又
はpn)フォトダイオード(PD)を配列したPDアレ
イである。PDは、透明基板31のスケール1と対向す
る面とは反対側の面に形成されている。即ち、受光素子
アレイ3は透明基板31を透過して入射する光を検出す
る。
【0014】図3A及び図3Bは、受光素子アレイ3の
具体的に構成を示す平面図とそのA−A’断面図であ
る。透明基板31は例えばガラス基板である。この透明
基板31上には、受光素子アレイ3の共通の下部電極
(p側電極)となる透明電極32が形成され、この透明
電極32上には受光素子アレイ3の共通のアノード層で
あるp型アモルファスシリコン層(以下、単にp型層と
いう)33が形成されている。透明電極32は、IT
O、SnO2、ZnO等から選択される透明導電膜であ
る。
具体的に構成を示す平面図とそのA−A’断面図であ
る。透明基板31は例えばガラス基板である。この透明
基板31上には、受光素子アレイ3の共通の下部電極
(p側電極)となる透明電極32が形成され、この透明
電極32上には受光素子アレイ3の共通のアノード層で
あるp型アモルファスシリコン層(以下、単にp型層と
いう)33が形成されている。透明電極32は、IT
O、SnO2、ZnO等から選択される透明導電膜であ
る。
【0015】p型層33が形成された基板上には絶縁体
層41が形成されている。この絶縁体層41には、所定
ピッチ、例えばスケールピッチλに対して3λ/4のピ
ッチで細長い矩形の溝42が形成され、この各溝42に
PDが埋め込まれている。実際に溝42に埋め込まれて
いるのは、PDのうち、i型アモルファスシリコン層
(以下、単にi型層という)34と、これに重なるカソ
ード層であるn型アモルファスシリコン層(以下、単に
n型層という)35及びこのn型層35に接する上部電
極(n側電極)36である。即ち各PDは、光電変換層
から上部電極までが溝42に自己整合的に埋め込み形成
されている。
層41が形成されている。この絶縁体層41には、所定
ピッチ、例えばスケールピッチλに対して3λ/4のピ
ッチで細長い矩形の溝42が形成され、この各溝42に
PDが埋め込まれている。実際に溝42に埋め込まれて
いるのは、PDのうち、i型アモルファスシリコン層
(以下、単にi型層という)34と、これに重なるカソ
ード層であるn型アモルファスシリコン層(以下、単に
n型層という)35及びこのn型層35に接する上部電
極(n側電極)36である。即ち各PDは、光電変換層
から上部電極までが溝42に自己整合的に埋め込み形成
されている。
【0016】PDが埋め込まれた絶縁体層41の上に
は、層間絶縁膜51が形成され、この上に各PDのn側
電極36に接続される出力信号配線52が形成されてい
る。信号配線52は、図3Aに示すように、A,BB,
AB,B相の4相出力を得るための4本であり、それぞ
れ対応するPDのn側電極36に対してコンタクト孔5
4を介してコンタクトする。
は、層間絶縁膜51が形成され、この上に各PDのn側
電極36に接続される出力信号配線52が形成されてい
る。信号配線52は、図3Aに示すように、A,BB,
AB,B相の4相出力を得るための4本であり、それぞ
れ対応するPDのn側電極36に対してコンタクト孔5
4を介してコンタクトする。
【0017】この受光素子アレイ3の製造工程を、図3
Bの断面に対応する断面を用いて、図4〜図14により
説明する。まず図4に示すように、透明基板31の全面
に透明電極32を形成し、その上にp型層33を形成す
る。続いて、図5に示すように、絶縁体層41を堆積す
る。絶縁体層41は具体的には、CVD法による厚いシ
リコン酸化膜(SiO2)41aとプラズマCVD法に
よる薄いシリコン窒化膜(Si3N4)41bの積層構
造とする。
Bの断面に対応する断面を用いて、図4〜図14により
説明する。まず図4に示すように、透明基板31の全面
に透明電極32を形成し、その上にp型層33を形成す
る。続いて、図5に示すように、絶縁体層41を堆積す
る。絶縁体層41は具体的には、CVD法による厚いシ
リコン酸化膜(SiO2)41aとプラズマCVD法に
よる薄いシリコン窒化膜(Si3N4)41bの積層構
造とする。
【0018】次に、図6に示すように、絶縁体層41に
溝42を形成する。具体的には、リソグラフィによるレ
ジストパターンを形成し、RIEによりシリコン窒化膜
41bをエッチングし、更にガスを切り換えたRIEに
よりシリコン酸化膜41aをエッチングする。このと
き、シリコン酸化膜41aのエッチング時に、シリコン
窒化膜に対するエッチング選択比の大きい条件を用いる
ことにより、シリコン窒化膜41bがエッチングマスク
となり、厚いシリコン酸化膜41aを垂直側壁をもって
エッチングして溝42を形成することができる。
溝42を形成する。具体的には、リソグラフィによるレ
ジストパターンを形成し、RIEによりシリコン窒化膜
41bをエッチングし、更にガスを切り換えたRIEに
よりシリコン酸化膜41aをエッチングする。このと
き、シリコン酸化膜41aのエッチング時に、シリコン
窒化膜に対するエッチング選択比の大きい条件を用いる
ことにより、シリコン窒化膜41bがエッチングマスク
となり、厚いシリコン酸化膜41aを垂直側壁をもって
エッチングして溝42を形成することができる。
【0019】この後、図7に示すように、i層34を堆
積する。そしてこのi層34をCMP(Chemica
l Mechanical Polishing)によ
り平坦化して、図8に示すように溝42に埋め込む。更
にi型層34に対してドライエッチング或いはウェット
エッチングによりリセスエッチングを行って、図9に示
すように、溝42内に所定の段差をもってi型層34が
埋め込まれた状態とする。
積する。そしてこのi層34をCMP(Chemica
l Mechanical Polishing)によ
り平坦化して、図8に示すように溝42に埋め込む。更
にi型層34に対してドライエッチング或いはウェット
エッチングによりリセスエッチングを行って、図9に示
すように、溝42内に所定の段差をもってi型層34が
埋め込まれた状態とする。
【0020】次いで、図10に示すように、n型層35
を堆積する。このn型層35について、i型層34と同
様にCMPによる平坦化処理とリセスエッチングを行っ
て、図11に示すように、溝42内に所定の段差をもっ
てn型層35が埋め込まれた状態を得る。
を堆積する。このn型層35について、i型層34と同
様にCMPによる平坦化処理とリセスエッチングを行っ
て、図11に示すように、溝42内に所定の段差をもっ
てn型層35が埋め込まれた状態を得る。
【0021】この後、図12に示すように、各n型層3
5に接するn側電極(メタル電極)36を各溝42に埋
め込み形成する。このn側電極36の埋め込み工程も、
メタル膜堆積と平坦化により行われる。
5に接するn側電極(メタル電極)36を各溝42に埋
め込み形成する。このn側電極36の埋め込み工程も、
メタル膜堆積と平坦化により行われる。
【0022】次に、図13に示すように、CVDにより
層間絶縁膜51を堆積する。この例では、PDに対する
信号配線とコンタクトをダブルダマシーン法で形成する
ために、層間絶縁膜51は、シリコン酸化膜51a、シ
リコン窒化膜51b及びシリコン酸化膜51cの積層構
造としている。
層間絶縁膜51を堆積する。この例では、PDに対する
信号配線とコンタクトをダブルダマシーン法で形成する
ために、層間絶縁膜51は、シリコン酸化膜51a、シ
リコン窒化膜51b及びシリコン酸化膜51cの積層構
造としている。
【0023】この積層構造の層間絶縁膜51について、
図14に示すように、配線埋め込み用溝53とコンタク
ト孔54を形成する。この配線溝53とコンタクト孔5
4にメタルを埋め込むことにより、図3Bに示すように
出力信号配線52を形成する。信号配線52上は、必要
に応じてパシベーション膜で覆う。
図14に示すように、配線埋め込み用溝53とコンタク
ト孔54を形成する。この配線溝53とコンタクト孔5
4にメタルを埋め込むことにより、図3Bに示すように
出力信号配線52を形成する。信号配線52上は、必要
に応じてパシベーション膜で覆う。
【0024】以上のようにこの実施の形態によれば、ア
モルファスシリコンによる受光素子アレイが確実に絶縁
分離されて形成される。しかも、アモルファスシリコン
に対するエッチングは、溝に埋め込んだ後にその表面を
僅かにリセスエッチングのみであり、特にこれらのエッ
チングにはウェットエッチングを用いることもでき、ダ
メージを少なくすることができる。従って、微細ピッチ
の受光素子アレイがクロストーク等のない優れた特性を
もって形成される。特にこの実施の形態において、光電
変換層から、各相の出力信号を取り出すためのn型層3
5及びn側電極36までを溝42に埋め込んで確実に分
離していることが重要である。これにより、受光素子ア
レイの各相出力信号のクロストークが防止される。
モルファスシリコンによる受光素子アレイが確実に絶縁
分離されて形成される。しかも、アモルファスシリコン
に対するエッチングは、溝に埋め込んだ後にその表面を
僅かにリセスエッチングのみであり、特にこれらのエッ
チングにはウェットエッチングを用いることもでき、ダ
メージを少なくすることができる。従って、微細ピッチ
の受光素子アレイがクロストーク等のない優れた特性を
もって形成される。特にこの実施の形態において、光電
変換層から、各相の出力信号を取り出すためのn型層3
5及びn側電極36までを溝42に埋め込んで確実に分
離していることが重要である。これにより、受光素子ア
レイの各相出力信号のクロストークが防止される。
【0025】この様な受光素子アレイを用いて光学式エ
ンコーダを構成すれば、高性能のエンコーダが得られ
る。図1及び図2に示したように、センサヘッド2にお
ける受光素子アレイ3は、直接スケール1と対向しない
から、スケール1との接触による損傷や汚染のおそれも
ない。
ンコーダを構成すれば、高性能のエンコーダが得られ
る。図1及び図2に示したように、センサヘッド2にお
ける受光素子アレイ3は、直接スケール1と対向しない
から、スケール1との接触による損傷や汚染のおそれも
ない。
【0026】上記実施の形態の場合、基板を透明基板と
して、基板側から光入射される受光素子アレイを構成し
たが、絶縁体層に形成した溝に受光素子を埋め込んで、
その上方から光入射させる受光素子アレイとすることも
できる。図15は、その様な実施の形態の受光素子アレ
イ3aの断面構造を図3Bに対応させて示している。図
3Bと異なり、基板31aが透明基板でなくてもよい。
また、各PDに共通の下部電極32aとしては金属電極
を用い得る。一方各PDの上部電極36aは透明電極と
する。製造工程は、先の実施の形態と同様である。
して、基板側から光入射される受光素子アレイを構成し
たが、絶縁体層に形成した溝に受光素子を埋め込んで、
その上方から光入射させる受光素子アレイとすることも
できる。図15は、その様な実施の形態の受光素子アレ
イ3aの断面構造を図3Bに対応させて示している。図
3Bと異なり、基板31aが透明基板でなくてもよい。
また、各PDに共通の下部電極32aとしては金属電極
を用い得る。一方各PDの上部電極36aは透明電極と
する。製造工程は、先の実施の形態と同様である。
【0027】この場合、各上部電極36aに接続される
信号配線は、図15では省略したが、各PDの面をでき
るだけ覆わないように、上部電極36aの端部にコンタ
クトさせて引き出すようにする。この実施の形態の受光
素子アレイも光学式エンコーダに同様に適用することが
できるが、この場合図1或いは図2と異なり、PDが形
成された面をスケールに対向させることになる。
信号配線は、図15では省略したが、各PDの面をでき
るだけ覆わないように、上部電極36aの端部にコンタ
クトさせて引き出すようにする。この実施の形態の受光
素子アレイも光学式エンコーダに同様に適用することが
できるが、この場合図1或いは図2と異なり、PDが形
成された面をスケールに対向させることになる。
【0028】この発明は、上記実施の形態に限られな
い。例えば上記実施の形態では、半導体層としてアモル
ファスシリコンを用いたが、ZnSe,CdSe等の他
の光電変換できる半導体層を用いることができる。また
実施の形態では各PDのp型層を共通にしたが、p型層
を溝に埋め込んで各PD毎に独立にすることもできる。
また上記実施の形態では、基板側からp層,i層,n層
の順に積層されたPDとしたが、この順序を逆にしても
よい。この場合、出力信号配線が絶縁体層41の下に形
成されることになる。
い。例えば上記実施の形態では、半導体層としてアモル
ファスシリコンを用いたが、ZnSe,CdSe等の他
の光電変換できる半導体層を用いることができる。また
実施の形態では各PDのp型層を共通にしたが、p型層
を溝に埋め込んで各PD毎に独立にすることもできる。
また上記実施の形態では、基板側からp層,i層,n層
の順に積層されたPDとしたが、この順序を逆にしても
よい。この場合、出力信号配線が絶縁体層41の下に形
成されることになる。
【0029】
【発明の効果】以上述べたようにこの発明によれば、受
光素子アレイは、基板上の絶縁体層に形成された溝に半
導体層を埋め込んで形成される。従って、受光素子アレ
イの隣接素子間は確実に絶縁分離され、短絡が生じるお
それがなく、優れた特性の微細ピッチの受光素子アレイ
が高歩留まりで得られる。
光素子アレイは、基板上の絶縁体層に形成された溝に半
導体層を埋め込んで形成される。従って、受光素子アレ
イの隣接素子間は確実に絶縁分離され、短絡が生じるお
それがなく、優れた特性の微細ピッチの受光素子アレイ
が高歩留まりで得られる。
【図1】 この発明の受光素子アレイが適用される反射
型の光学式エンコーダの構成を示す。
型の光学式エンコーダの構成を示す。
【図2】 この発明の受光素子アレイが適用される反射
型の光学式エンコーダの構成を示す。
型の光学式エンコーダの構成を示す。
【図3A】 この発明の実施の形態による受光素子アレ
イの構成を示す平面図である。
イの構成を示す平面図である。
【図3B】 図3AのA−A’断面図である。
【図4】 同受光素子アレイの製造工程を示す断面図で
ある。
ある。
【図5】 同受光素子アレイの製造工程を示す断面図で
ある。
ある。
【図6】 同受光素子アレイの製造工程を示す断面図で
ある。
ある。
【図7】 同受光素子アレイの製造工程を示す断面図で
ある。
ある。
【図8】 同受光素子アレイの製造工程を示す断面図で
ある。
ある。
【図9】 同受光素子アレイの製造工程を示す断面図で
ある。
ある。
【図10】 同受光素子アレイの製造工程を示す断面図
である。
である。
【図11】 同受光素子アレイの製造工程を示す断面図
である。
である。
【図12】 同受光素子アレイの製造工程を示す断面図
である。
である。
【図13】 同受光素子アレイの製造工程を示す断面図
である。
である。
【図14】 同受光素子アレイの製造工程を示す断面図
である。
である。
【図15】 他の受光素子アレイの断面図である。
1…スケール、11…光学格子、2…センサヘッド、2
1…光源、22…インデックス格子、3…受光素子アレ
イ、31…基板、32…透明電極、33…p型アモルフ
ァスシリコン層、34…i型アモルファスシリコン層、
35…n型アモルファスシリコン層、36…n側電極、
41…絶縁体層、42…溝、51…層間絶縁膜、52…
出力信号配線。
1…光源、22…インデックス格子、3…受光素子アレ
イ、31…基板、32…透明電極、33…p型アモルフ
ァスシリコン層、34…i型アモルファスシリコン層、
35…n型アモルファスシリコン層、36…n側電極、
41…絶縁体層、42…溝、51…層間絶縁膜、52…
出力信号配線。
Claims (14)
- 【請求項1】 基板と、 この基板上に形成されて素子を埋め込むための複数の溝
が形成された絶縁体層と、 この絶縁体層の各溝に埋め込まれた半導体層により形成
された複数の受光素子と、 この複数の受光素子上に層間絶縁膜を介して形成された
出力信号配線とを有することを特徴とする受光素子アレ
イ。 - 【請求項2】 前記基板は透明基板であり、この透明基
板と前記絶縁体層の間に前記複数の受光素子に共通の下
部電極となる透明電極が形成されて、前記基板の裏面側
から光入射するようにしたことを特徴とする請求項1記
載の受光素子アレイ。 - 【請求項3】 前記複数の受光素子の各上部電極が透明
電極であり、上部電極の上方から光入射するようにした
ことを特徴とする請求項1記載の受光素子アレイ。 - 【請求項4】 前記複数の受光素子の各上部電極は前記
溝に自己整合的に埋め込まれていることを特徴とする請
求項2又は3記載の受光素子アレイ。 - 【請求項5】 前記受光素子はフォトダイオードである
ことを特徴とする請求項1乃至4いずれかに記載の受光
素子アレイ。 - 【請求項6】 複数のフォトダイオードのp型層は、前
記基板上に連続的に形成された下部電極上に連続的に形
成され、n型層は各溝に埋め込み形成されていることを
特徴とする請求項5記載の受光素子アレイ。 - 【請求項7】 測定軸に沿って光学格子が形成されたス
ケールと、このスケールの変位を検出して位相の異なる
複数の変位信号を出力するための受光素子アレイを含む
センサヘッドとを有し、前記受光素子アレイは、 基板と、 この基板上に形成された下部電極と、 この下部電極上に形成されて素子を埋め込むための複数
の溝が形成された絶縁体層と、 この絶縁体層の各溝に埋め込まれた半導体層により形成
されてそれぞれに上部電極が形成された複数の受光素子
と、 この複数の受光素子上に層間絶縁膜を介して形成された
出力信号配線とを有することを特徴とする光学式エンコ
ーダ。 - 【請求項8】 前記基板は透明基板であり、前記下部電
極は透明電極であって、前記受光素子アレイは前記基板
の裏面側から光入射するようにしたことを特徴とする請
求項7記載の光学式エンコーダ。 - 【請求項9】 前記上部電極は透明電極であり、前記受
光素子アレイは前記上部電極側から光入射するようにし
たことを特徴とする請求項7記載の光学式エンコーダ。 - 【請求項10】 基板上に絶縁体層を形成する工程と、 前記絶縁体層に複数の溝を形成する工程と、 前記絶縁体層の各溝に半導体層を埋め込んで受光素子を
形成する工程と、 前記受光素子上に層間絶縁膜を介して出力信号配線を形
成する工程とを有することを特徴とする受光素子アレイ
の製造方法。 - 【請求項11】 前記基板に絶縁体層を形成する前に、
前記複数の受光素子に共通の下部電極を形成する工程を
有することを特徴とする請求項10記載の受光素子アレ
イの製造方法。 - 【請求項12】 前記基板に絶縁体層を形成する前に、
前記複数の受光素子に共通の下部電極を形成する工程、
及び前記下部電極上に前記複数の受光素子の共通のアノ
ード層となるp型半導体層を形成する工程を有すること
を特徴とする請求項10記載の受光素子アレイの製造方
法。 - 【請求項13】 前記受光素子を形成する工程は、i型
半導体層及びn型半導体層を順次前記溝に埋め込む工程
を有することを特徴とする請求項12記載の受光素子ア
レイの製造方法。 - 【請求項14】 前記受光素子を形成する工程は、i型
半導体層、n型半導体層及び上部電極を順次前記溝に埋
め込む工程を有することを特徴とする請求項12記載の
受光素子アレイの製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000186800A JP2002009328A (ja) | 2000-06-21 | 2000-06-21 | 受光素子アレイ及びその製造方法 |
GB0114829A GB2368724B (en) | 2000-06-21 | 2001-06-18 | Light receiving array, method of manufacturing the array, and optical encoder using the array |
US09/883,344 US20010054712A1 (en) | 2000-06-21 | 2001-06-19 | Light receiving array, method of manufacturing the array, and optical encoder using the array |
DE10129334A DE10129334A1 (de) | 2000-06-21 | 2001-06-19 | Lichtempfangsanordnung, Verfahren zur Herstellung der Anordnung, und die Anordnung verwendender optischer Encoder |
US10/370,593 US6759725B2 (en) | 2000-06-21 | 2003-02-24 | Light receiving array, method of manufacturing the array, and optical encoder using the array |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000186800A JP2002009328A (ja) | 2000-06-21 | 2000-06-21 | 受光素子アレイ及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002009328A true JP2002009328A (ja) | 2002-01-11 |
Family
ID=18686899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000186800A Pending JP2002009328A (ja) | 2000-06-21 | 2000-06-21 | 受光素子アレイ及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US20010054712A1 (ja) |
JP (1) | JP2002009328A (ja) |
DE (1) | DE10129334A1 (ja) |
GB (1) | GB2368724B (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10357654A1 (de) | 2003-12-10 | 2005-07-14 | Dr. Johannes Heidenhain Gmbh | Abtastkopf für optische Positionsmeßsysteme |
KR101316415B1 (ko) * | 2005-10-17 | 2013-10-08 | 엘지이노텍 주식회사 | 질화물 반도체 발광소자 및 그 제조 방법 |
DE102006038992A1 (de) * | 2006-08-21 | 2008-03-13 | Carl Zeiss Smt Ag | Anordnung aus zwei miteinander verbundenen Körpern |
WO2008133016A1 (ja) * | 2007-04-13 | 2008-11-06 | Sharp Kabushiki Kaisha | 光センサ及び表示装置 |
JP5059628B2 (ja) * | 2008-01-10 | 2012-10-24 | 株式会社日立製作所 | 半導体装置 |
JP5562076B2 (ja) * | 2010-03-10 | 2014-07-30 | キヤノン株式会社 | 光学式エンコーダおよび変位計測装置 |
DE102010002902A1 (de) * | 2010-03-16 | 2011-09-22 | Dr. Johannes Heidenhain Gmbh | Abtasteinheit für eine optische Positionsmesseinrichtung |
KR101316330B1 (ko) * | 2010-08-13 | 2013-10-08 | 엘지이노텍 주식회사 | 질화물 반도체 발광소자 및 그 제조 방법 |
CH703647A1 (de) * | 2010-08-19 | 2012-02-29 | Elesta Relays Gmbh | Positionsmessvorrichtung und Verfahren zu deren Herstellung. |
WO2012022001A2 (de) * | 2010-08-19 | 2012-02-23 | Elesta Relays Gmbh | Positionsmessvorrichtung und verfahren zur ermittlung einer absoluten position |
US9984917B2 (en) * | 2014-05-21 | 2018-05-29 | Infineon Technologies Ag | Semiconductor device with an interconnect and a method for manufacturing thereof |
JP2022062644A (ja) * | 2020-10-08 | 2022-04-20 | 株式会社ジャパンディスプレイ | 検出装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5696877A (en) * | 1979-12-30 | 1981-08-05 | Shunpei Yamazaki | Photoelectric converter |
GB2094974B (en) * | 1981-03-12 | 1984-11-14 | Mitutoyo Mfg Co Ltd | Photoelectric encoder device |
US5030828A (en) * | 1990-06-25 | 1991-07-09 | Grumman Aerospace Corporation | Recessed element photosensitive detector array with optical isolation |
EP0515849A3 (en) | 1991-04-27 | 1993-05-19 | Kanegafuchi Chemical Industry Co., Ltd. | Image sensor |
JP3203078B2 (ja) * | 1992-12-09 | 2001-08-27 | 三洋電機株式会社 | 光起電力素子 |
GB9702991D0 (en) | 1997-02-13 | 1997-04-02 | Philips Electronics Nv | Array of photosensitive pixels |
JP4350220B2 (ja) * | 1999-08-06 | 2009-10-21 | 株式会社ミツトヨ | 変位測定装置 |
JP2002090114A (ja) | 2000-07-10 | 2002-03-27 | Mitsutoyo Corp | 光スポット位置センサ及び変位測定装置 |
-
2000
- 2000-06-21 JP JP2000186800A patent/JP2002009328A/ja active Pending
-
2001
- 2001-06-18 GB GB0114829A patent/GB2368724B/en not_active Expired - Fee Related
- 2001-06-19 DE DE10129334A patent/DE10129334A1/de not_active Withdrawn
- 2001-06-19 US US09/883,344 patent/US20010054712A1/en not_active Abandoned
-
2003
- 2003-02-24 US US10/370,593 patent/US6759725B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20010054712A1 (en) | 2001-12-27 |
GB2368724A (en) | 2002-05-08 |
GB0114829D0 (en) | 2001-08-08 |
US6759725B2 (en) | 2004-07-06 |
US20030164531A1 (en) | 2003-09-04 |
DE10129334A1 (de) | 2002-01-31 |
GB2368724B (en) | 2004-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102256261B1 (ko) | 적층형 센서를 위한 대역 통과 필터 | |
KR100781545B1 (ko) | 감도가 향상된 이미지 센서 및 그의 제조방법 | |
KR100460404B1 (ko) | 회로내장 감광 장치 | |
KR100778870B1 (ko) | 반사 방식의 씨모스 이미지 센서 및 그의 제조 방법 | |
KR100615916B1 (ko) | 실리콘 온 인슐레이터(soi) 트랜치 광다이오드 및 그제조 방법 | |
US8119439B2 (en) | Methods of manufacturing an image sensor having an air gap | |
EP0996164B1 (en) | An elevated pin diode active pixel sensor including a unique interconnection structure | |
KR101559907B1 (ko) | 전기 회로 배선을 라인 앤 스페이스 타입의 반사막 패턴으로 변경함으로써, 메탈 라인의 최소 간격에 따라 광 감도가 개선되는 이미지 센서 및 그 제조방법. | |
KR100764061B1 (ko) | 이미지 센서 및 그 형성 방법 | |
JP2000156488A (ja) | 高性能画像センサアレイ | |
KR20060104273A (ko) | 이미지 센서 및 그 제조 방법. | |
JP2002009328A (ja) | 受光素子アレイ及びその製造方法 | |
US6649993B2 (en) | Simplified upper electrode contact structure for PIN diode active pixel sensor | |
KR100872990B1 (ko) | 이미지 센서 및 그의 제조 방법 | |
JP3778406B2 (ja) | フォトセンサおよびイメージセンサ | |
JP2008500725A (ja) | キャリア収集要素を持つ垂直カラーフィルターセンサー群 | |
JP4330210B2 (ja) | 光半導体装置及びその製造方法 | |
JP2008500723A (ja) | 非結晶性シリコン垂直カラーフィルター | |
KR20190041952A (ko) | 헬름홀츠 공진기를 가지는 광 검출기 | |
KR100840658B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
KR20220107846A (ko) | 광전 변환 소자 | |
JP2002208725A (ja) | 受光素子アレイとこれを用いた光学式エンコーダ及び受光素子アレイの製造方法 | |
JP2508579B2 (ja) | 配列型赤外線検知器の製造方法 | |
JP3669204B2 (ja) | 赤外線イメージセンサ | |
KR100667650B1 (ko) | 이미지 소자 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090811 |