JP2508579B2 - 配列型赤外線検知器の製造方法 - Google Patents
配列型赤外線検知器の製造方法Info
- Publication number
- JP2508579B2 JP2508579B2 JP5112570A JP11257093A JP2508579B2 JP 2508579 B2 JP2508579 B2 JP 2508579B2 JP 5112570 A JP5112570 A JP 5112570A JP 11257093 A JP11257093 A JP 11257093A JP 2508579 B2 JP2508579 B2 JP 2508579B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- conductivity
- conductivity type
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は配列型赤外線検知器の製
造方法に関する。
造方法に関する。
【０００２】
【従来の技術】一般に赤外線検知器においては禁制帯幅
の狭い半導体、特にＨｇＣｄＴｅを用いることにより高
感度な検知器が得られることが知られている。更に、単
体の検知素子を一次元、二次元に配列した構成による配
列型赤外線検知器は赤外線撮像装置に用いる場合非常に
有効である。
の狭い半導体、特にＨｇＣｄＴｅを用いることにより高
感度な検知器が得られることが知られている。更に、単
体の検知素子を一次元、二次元に配列した構成による配
列型赤外線検知器は赤外線撮像装置に用いる場合非常に
有効である。
【０００３】従来の配列型赤外線検知器の一例としてセ
カンド・インターナショナル・コンファレンス・オン・
アドバンスト・インフラレッド・ディテクターズ・アン
ド・システムズ（Ｓｅｃｏｎｄ Ｉｎｔｅｒｎａｔｉｏ
ｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ａｄｖａｎｃｅ
ｄ Ｉｎｆｒａｒｅｄ Ｄｅｔｅｃｔｏｒｓ ａｎｄＳ
ｙｓｔｅｍｓ）１９８３年、１０月、第１２頁に記載さ
れているループホール構造と呼ばれるている検知器があ
る。
カンド・インターナショナル・コンファレンス・オン・
アドバンスト・インフラレッド・ディテクターズ・アン
ド・システムズ（Ｓｅｃｏｎｄ Ｉｎｔｅｒｎａｔｉｏ
ｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ａｄｖａｎｃｅ
ｄ Ｉｎｆｒａｒｅｄ Ｄｅｔｅｃｔｏｒｓ ａｎｄＳ
ｙｓｔｅｍｓ）１９８３年、１０月、第１２頁に記載さ
れているループホール構造と呼ばれるている検知器があ
る。
【０００４】これはシリコンＣＣＤを含む信号処理用回
路を含む半導体チップ（以下信号処理用チップと記す）
上に、ＨｇＣｄＴｅ層を接着し、このＨｇＣｄＴｅ層上
に形成された赤外線検知部となるホトダイオードと信号
処理用チップ内の電荷信号注入層とを貫通孔を通して電
気的に接続したものである。
路を含む半導体チップ（以下信号処理用チップと記す）
上に、ＨｇＣｄＴｅ層を接着し、このＨｇＣｄＴｅ層上
に形成された赤外線検知部となるホトダイオードと信号
処理用チップ内の電荷信号注入層とを貫通孔を通して電
気的に接続したものである。
【０００５】また、ループホール構造では冷却サイクル
に対して弱いことから、これを解決する構造として、日
本赤外線学会誌、１９９１年、第１巻、第２頁に記載さ
れている信号処理用のシリコンチップ上にモノリシック
集積されたＨｇＣｄＴｅホトダイオードが提案されてい
る。
に対して弱いことから、これを解決する構造として、日
本赤外線学会誌、１９９１年、第１巻、第２頁に記載さ
れている信号処理用のシリコンチップ上にモノリシック
集積されたＨｇＣｄＴｅホトダイオードが提案されてい
る。
【０００６】この構造は、シリコンチップ上に直径数十
μｍ程度の島状のＨｇＣｄＴｅホトダイオードが形成さ
れているため、シリコンとの熱膨張差によるＨｇＣｄＴ
ｅ層への歪の影響は非常に小さく、チップサイズが大き
くなってもホトダイオードの特性劣化はほとんどない。
従って高集積化、大面積モノシリックアレイには適した
構造と言える。
μｍ程度の島状のＨｇＣｄＴｅホトダイオードが形成さ
れているため、シリコンとの熱膨張差によるＨｇＣｄＴ
ｅ層への歪の影響は非常に小さく、チップサイズが大き
くなってもホトダイオードの特性劣化はほとんどない。
従って高集積化、大面積モノシリックアレイには適した
構造と言える。
【０００７】これらの配列型赤外線検知器の製造工程中
には、信号処理用チップ上に接着して電気的に接続した
ホトダイオードを素子分離するためのエッチング工程が
あるが、このエッチング手段として、二次元アレイのよ
うな比較的微細なパターンを形成するには主にドライエ
ッチング法の一つであるイオンミリング法が用いられて
いる。
には、信号処理用チップ上に接着して電気的に接続した
ホトダイオードを素子分離するためのエッチング工程が
あるが、このエッチング手段として、二次元アレイのよ
うな比較的微細なパターンを形成するには主にドライエ
ッチング法の一つであるイオンミリング法が用いられて
いる。
【０００８】
【発明が解決しようとする課題】この従来の赤外線検知
器の製造方法は、イオンミリング法で赤外線ホトダイオ
ードを素子分離するためのエッチングを行うと、エッチ
ング面の周囲にダメージが生じ、赤外感度が低下すると
いう問題点があった。
器の製造方法は、イオンミリング法で赤外線ホトダイオ
ードを素子分離するためのエッチングを行うと、エッチ
ング面の周囲にダメージが生じ、赤外感度が低下すると
いう問題点があった。
【０００９】また、他のドライエッチング法である反応
性イオンエッチング法は、現在知られている反応性ガス
を用いると反応生成物の蒸気圧が低過ぎ、通常のエッチ
ングレートが得られないという欠点がある。
性イオンエッチング法は、現在知られている反応性ガス
を用いると反応生成物の蒸気圧が低過ぎ、通常のエッチ
ングレートが得られないという欠点がある。
【００１０】ダメージが生じないエッチング法として
は、一般にウェットエッチング法が考えられるが、通常
のフォトレジスト膜をマスクとして使ったものではサイ
ドエッチが生じるため、深さ方向に１０μｍ以上のエッ
チングを行う工程では横方向のエッチング精度が得られ
ず、二次元アレイのような比較的微細なパターンを形成
するには適していない。
は、一般にウェットエッチング法が考えられるが、通常
のフォトレジスト膜をマスクとして使ったものではサイ
ドエッチが生じるため、深さ方向に１０μｍ以上のエッ
チングを行う工程では横方向のエッチング精度が得られ
ず、二次元アレイのような比較的微細なパターンを形成
するには適していない。
【００１１】
【課題を解決するための手段】本発明の第１の配列型赤
外線検知器の製造方法は、一導電型半導体基板の上面に
配列して形成した逆導電型の信号電荷注入領域と前記半
導体基板の表面に設けて前記信号電荷注入領域上に開口
部を設けた絶縁膜とを含む表面に一導電型シリコン層を
形成する工程と、前記一導電型シリコン層に選択的に不
純物をイオン注入して前記信号電荷注入領域と接続する
逆導電型領域を形成する工程と、前記一導電型シリコン
層の表面に前記逆導電型領域のそれぞれを取囲む格子状
のＳｉＯ2 膜を選択的に形成する工程と、前記逆導電型
領域を含む表面にＭＢＥ法で逆導電型のＣｄＴｅバッフ
ァ層およびＨｇＣｄＴｅ層と一導電型のＨｇＣｄＴｅ層
とを順次成長させて形成する工程と、前記ＳｉＯ2 膜状
に堆積してアモルファス状になっている前記逆導電型の
ＣｄＴｅバッファ層およびＨｇＣｄＴｅ層と一導電型Ｈ
ｇＣｄＴｅ層とを選択的にウェットエッチングして除去
し各画素に対応する島状のホトダイオードを形成する工
程と、前記ＳｉＯ2 膜をエッチングして除去した後前記
ホトダイオードを含む表面に絶縁性保護膜を堆積する工
程と、前記一導電型ＨｇＣｄＴｅ層上面の前記保護膜に
選択的に開口部を形成し前記開口部を含む表面に赤外線
を透過する共通電極を設けて前記ホトダイオードと接続
する工程とを含んで構成される。
外線検知器の製造方法は、一導電型半導体基板の上面に
配列して形成した逆導電型の信号電荷注入領域と前記半
導体基板の表面に設けて前記信号電荷注入領域上に開口
部を設けた絶縁膜とを含む表面に一導電型シリコン層を
形成する工程と、前記一導電型シリコン層に選択的に不
純物をイオン注入して前記信号電荷注入領域と接続する
逆導電型領域を形成する工程と、前記一導電型シリコン
層の表面に前記逆導電型領域のそれぞれを取囲む格子状
のＳｉＯ2 膜を選択的に形成する工程と、前記逆導電型
領域を含む表面にＭＢＥ法で逆導電型のＣｄＴｅバッフ
ァ層およびＨｇＣｄＴｅ層と一導電型のＨｇＣｄＴｅ層
とを順次成長させて形成する工程と、前記ＳｉＯ2 膜状
に堆積してアモルファス状になっている前記逆導電型の
ＣｄＴｅバッファ層およびＨｇＣｄＴｅ層と一導電型Ｈ
ｇＣｄＴｅ層とを選択的にウェットエッチングして除去
し各画素に対応する島状のホトダイオードを形成する工
程と、前記ＳｉＯ2 膜をエッチングして除去した後前記
ホトダイオードを含む表面に絶縁性保護膜を堆積する工
程と、前記一導電型ＨｇＣｄＴｅ層上面の前記保護膜に
選択的に開口部を形成し前記開口部を含む表面に赤外線
を透過する共通電極を設けて前記ホトダイオードと接続
する工程とを含んで構成される。
【００１２】本発明の第２の配列型赤外線検知器の製造
方法は、一導電型半導体基板の上面に配列して形成した
逆導電型の信号電荷注入領域と前記半導体基板の表面に
設けて前記信号電荷注入領域上に開口部を設けた絶縁膜
とを含む表面に一導電型シリコン層を形成する工程と、
前記一導電型シリコン層に選択的に不純物をイオン注入
して前記信号電荷注入領域と接続する逆導電型領域を形
成する工程と、前記一導電型シリコン層を含む表面に前
記逆導電型領域の上面を各格子の一部で被覆する格子状
のＳｉＯ2 膜を選択的形成する工程と、前記一導電型シ
リコン層を含む表面にＭＢＥ法で一導電型のＣｄＴｅバ
ッファ層およびＨｇＣｄＴｅ層と逆導電型のＨｇＣｄＴ
ｅ層とを順次成長させて形成する工程と、前記ＳｉＯ2
膜状に堆積してアモルファス状となっている前記一導電
型のＣｄＴｅバッファ層およびＨｇＣｄＴｅ層と逆導電
型のＨｇＣｄＴｅ層とを選択的にウェットエッチングし
て除去し各画素に対応する島状のホトダイオードを形成
する工程と、前記ＳｉＯ2膜をエッチングして除去した
後前記オートダイオードを含む表面に絶縁性保護膜を堆
積する工程と、前記逆導電型ＨｇＣｄＴｅ層の上面およ
び逆導電型領域上の前記保護膜にそれぞれ選択的に開口
部を形成する工程と、前記開口部を含む表面に赤外線を
透過する導電膜を形成してパターニグし前記ホトダイオ
ードの各逆導電型ＨｇＣｄＴｅ層とそれに対応する各逆
導電型領域のそれぞれを接続する電極を形成する工程と
を含んで構成される。
方法は、一導電型半導体基板の上面に配列して形成した
逆導電型の信号電荷注入領域と前記半導体基板の表面に
設けて前記信号電荷注入領域上に開口部を設けた絶縁膜
とを含む表面に一導電型シリコン層を形成する工程と、
前記一導電型シリコン層に選択的に不純物をイオン注入
して前記信号電荷注入領域と接続する逆導電型領域を形
成する工程と、前記一導電型シリコン層を含む表面に前
記逆導電型領域の上面を各格子の一部で被覆する格子状
のＳｉＯ2 膜を選択的形成する工程と、前記一導電型シ
リコン層を含む表面にＭＢＥ法で一導電型のＣｄＴｅバ
ッファ層およびＨｇＣｄＴｅ層と逆導電型のＨｇＣｄＴ
ｅ層とを順次成長させて形成する工程と、前記ＳｉＯ2
膜状に堆積してアモルファス状となっている前記一導電
型のＣｄＴｅバッファ層およびＨｇＣｄＴｅ層と逆導電
型のＨｇＣｄＴｅ層とを選択的にウェットエッチングし
て除去し各画素に対応する島状のホトダイオードを形成
する工程と、前記ＳｉＯ2膜をエッチングして除去した
後前記オートダイオードを含む表面に絶縁性保護膜を堆
積する工程と、前記逆導電型ＨｇＣｄＴｅ層の上面およ
び逆導電型領域上の前記保護膜にそれぞれ選択的に開口
部を形成する工程と、前記開口部を含む表面に赤外線を
透過する導電膜を形成してパターニグし前記ホトダイオ
ードの各逆導電型ＨｇＣｄＴｅ層とそれに対応する各逆
導電型領域のそれぞれを接続する電極を形成する工程と
を含んで構成される。
【００１３】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１４】図１（ａ）〜（ｄ）は本発明の第１の実施
例を説明するための工程順に示した断面図である。
例を説明するための工程順に示した断面図である。
【００１５】まず、図１（ａ）に示すように、ＣＣＤ等
の信号処理回路の一部を構成するｎ型の信号電荷注入領
域１を３０μｍのピッチで配列して設けたｐ型のシリコ
ン基板２の表面に設け信号電荷注入領域１の上に開口部
を形成したＳｉＯ2 膜３と、開口部に露出した信号電荷
注入領域１とを含む表面にＳＯＩ（ｓｉｌｉｃｏｎｏｎ
ｉｎｓｕｌａｔｏｒ）技術で単結晶化したｐ型シリコ
ン層４を形成する。次に、ｐ型シリコン層４に選択的に
不純物をイオン注入して信号電荷注入領域１に接続する
ｎ型領域５を形成する。
の信号処理回路の一部を構成するｎ型の信号電荷注入領
域１を３０μｍのピッチで配列して設けたｐ型のシリコ
ン基板２の表面に設け信号電荷注入領域１の上に開口部
を形成したＳｉＯ2 膜３と、開口部に露出した信号電荷
注入領域１とを含む表面にＳＯＩ（ｓｉｌｉｃｏｎｏｎ
ｉｎｓｕｌａｔｏｒ）技術で単結晶化したｐ型シリコ
ン層４を形成する。次に、ｐ型シリコン層４に選択的に
不純物をイオン注入して信号電荷注入領域１に接続する
ｎ型領域５を形成する。
【００１６】次に、図１（ｂ）に示すように、Ｐ型シリ
コン層４を含む表面にＳｉＯ2 膜を３００ｎｍの厚さに
形成してパターニングし、ｎ型領域５のそれぞれを取囲
む幅１０μｍ、ピッチ３０μｍの格子状パターンを有す
るＳｉＯ2 膜６を形成する。次に、ｎ型領域５を含む表
面にＭＢＥ（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔ
ａｘｙ）法により厚さ５μｍのｎ型ＣｄＴｅバッファ層
５、厚さ１０μｍのｎ型ＨｇＣｄＴｅ層８、厚さ２μｍ
のｐ型ＨｇＣｄＴｅ層９を順次成長させて形成する。
コン層４を含む表面にＳｉＯ2 膜を３００ｎｍの厚さに
形成してパターニングし、ｎ型領域５のそれぞれを取囲
む幅１０μｍ、ピッチ３０μｍの格子状パターンを有す
るＳｉＯ2 膜６を形成する。次に、ｎ型領域５を含む表
面にＭＢＥ（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔ
ａｘｙ）法により厚さ５μｍのｎ型ＣｄＴｅバッファ層
５、厚さ１０μｍのｎ型ＨｇＣｄＴｅ層８、厚さ２μｍ
のｐ型ＨｇＣｄＴｅ層９を順次成長させて形成する。
【００１７】このとき、ＳｉＯ2 膜６の上に堆積された
ｎ型ＣｄＴｅ層、ｎ型ＨｇＣｄＴｅ層、ｐ型ＨｇＣｄＴ
ｅ層は単結晶とならず、アモルファス層１０となってい
る。
ｎ型ＣｄＴｅ層、ｎ型ＨｇＣｄＴｅ層、ｐ型ＨｇＣｄＴ
ｅ層は単結晶とならず、アモルファス層１０となってい
る。
【００１８】次に、図１（ｃ）に示すように、アモルフ
ァスと単結晶とのエッチングレート比の大きい０．２〜
０．８ｗｔ％の臭素を含むメタノール液を用いるウェッ
トエッチングによりアモルファス状のＣｄＴｅ層および
ＨｇＣｄＴｅ層からなるアモルファス層１０を選択的に
除去して各画素に対応した島状のホトダイオードを形成
し、ＳｉＯ2 膜６をエッチングして除去する。次に、図
１（ｄ）に示すように、ホトダイオードを含む表面に絶
縁性の保護膜１１を堆積してｐ型ＨｇＣｄＴｅ層９の上
の保護膜１１に開口部を設け、開口部を含む表面に赤外
線を透過するＩＴＯ膜等の透明な導電膜からなる共通電
極１２を形成しｐ型ＨｇＣｄＴｅ層９を共通に接続す
る。
ァスと単結晶とのエッチングレート比の大きい０．２〜
０．８ｗｔ％の臭素を含むメタノール液を用いるウェッ
トエッチングによりアモルファス状のＣｄＴｅ層および
ＨｇＣｄＴｅ層からなるアモルファス層１０を選択的に
除去して各画素に対応した島状のホトダイオードを形成
し、ＳｉＯ2 膜６をエッチングして除去する。次に、図
１（ｄ）に示すように、ホトダイオードを含む表面に絶
縁性の保護膜１１を堆積してｐ型ＨｇＣｄＴｅ層９の上
の保護膜１１に開口部を設け、開口部を含む表面に赤外
線を透過するＩＴＯ膜等の透明な導電膜からなる共通電
極１２を形成しｐ型ＨｇＣｄＴｅ層９を共通に接続す
る。
【００１９】ここで、ホトダイオードの上部より入射さ
れた赤外線はｎ型及びｐ型のＨｇＣｄＴｅ層８，９で吸
収され、そこで発生したキャリアはｎ型ＣｄＴｅバッフ
ァ層７、ｎ型領域５を介して信号電荷注入領域１に送り
込まれ画素の信号として出力される。このときｎ型Ｈｇ
ＣｄＴｅ層８とｐ型ＨｇＣｄＴｅ層９で形成される島状
のダイオードの側面はウェットエッチングにより形成さ
れているためダメージが少ない。そのため、エッチング
のダメージで生じる格子欠陥等に起因した暗電流を小さ
くすることができ、感度特性の良いダイオードを得るこ
とができる。
れた赤外線はｎ型及びｐ型のＨｇＣｄＴｅ層８，９で吸
収され、そこで発生したキャリアはｎ型ＣｄＴｅバッフ
ァ層７、ｎ型領域５を介して信号電荷注入領域１に送り
込まれ画素の信号として出力される。このときｎ型Ｈｇ
ＣｄＴｅ層８とｐ型ＨｇＣｄＴｅ層９で形成される島状
のダイオードの側面はウェットエッチングにより形成さ
れているためダメージが少ない。そのため、エッチング
のダメージで生じる格子欠陥等に起因した暗電流を小さ
くすることができ、感度特性の良いダイオードを得るこ
とができる。
【００２０】図２（ａ）〜（ｄ）は本発明の第２の実施
例を説明するための工程順に示した断面図である。
例を説明するための工程順に示した断面図である。
【００２１】まず、図２（ａ）に示すように、第１の実
施例と同様の工程によりｎ型の信号電荷注入領域１とこ
の信号電荷注入領域１上に開口部を設けたＳｉＯ2 膜３
を有するｐ型シリコン基板１の上に単結晶のｐ型シリコ
ン層４を成長して開口部の信号電荷注入領域１と接続す
るｎ型領域５を形成する。
施例と同様の工程によりｎ型の信号電荷注入領域１とこ
の信号電荷注入領域１上に開口部を設けたＳｉＯ2 膜３
を有するｐ型シリコン基板１の上に単結晶のｐ型シリコ
ン層４を成長して開口部の信号電荷注入領域１と接続す
るｎ型領域５を形成する。
【００２２】次に、図２（ｂ）に示すように、ｐ型シリ
コン層４を含む表面にＳｉＯ2 膜を形成してパターニン
グし、格子状のパターンを有し且つ各格子の一部でｎ型
領域５の上面を被覆するＳｉＯ2 膜６ａを選択的に形成
する。次に、ｐ型シリコン層４を含む表面にＭＢＥ法で
厚さ５μｍのｐ型ＣｄＴｅバッファ層１７と、厚さ１０
μｍのｐ型ＨｇＣｄＴｅ層１８と、厚さ２μｍのｎ型Ｈ
ｇＣｄＴｅ層１９を順次成長させて形成する。
コン層４を含む表面にＳｉＯ2 膜を形成してパターニン
グし、格子状のパターンを有し且つ各格子の一部でｎ型
領域５の上面を被覆するＳｉＯ2 膜６ａを選択的に形成
する。次に、ｐ型シリコン層４を含む表面にＭＢＥ法で
厚さ５μｍのｐ型ＣｄＴｅバッファ層１７と、厚さ１０
μｍのｐ型ＨｇＣｄＴｅ層１８と、厚さ２μｍのｎ型Ｈ
ｇＣｄＴｅ層１９を順次成長させて形成する。
【００２３】このとき、ＳｉＯ2 膜６ａの上に堆積され
たｐ型ＣｄＴｅ層，ｐ型ＨｇＣｄＴｅ層，ｎ型ＨｇＣｄ
Ｔｅ層は単結晶とはならず、アモルファス層１０ａにな
っている。
たｐ型ＣｄＴｅ層，ｐ型ＨｇＣｄＴｅ層，ｎ型ＨｇＣｄ
Ｔｅ層は単結晶とはならず、アモルファス層１０ａにな
っている。
【００２４】次に、図２（ｃ）に示すように、臭素を含
むメタノール液を用いるウェットエッチングによりアモ
ルファス層１０ａを選択的に除去して各画素に対応した
島状のホトダイオードを形成し、ＳｉＯ2 膜６を除去す
る。次に、図２（ｄ）に示すように、ホトダイオードを
含む表面に絶縁性の保護膜１１を堆積してｎ型ＨｇＣｄ
Ｔｅ層１９およびｎ型領域５の上の保護膜１１に開口部
を設け、開口部を含む表面に赤外線を透過する導電膜を
選択的に形成し、各ホトダイオードのｎ型ＨｇＣｄＴｅ
層１９とｎ型領域５のそれぞれを接続する電極２２を形
成する。
むメタノール液を用いるウェットエッチングによりアモ
ルファス層１０ａを選択的に除去して各画素に対応した
島状のホトダイオードを形成し、ＳｉＯ2 膜６を除去す
る。次に、図２（ｄ）に示すように、ホトダイオードを
含む表面に絶縁性の保護膜１１を堆積してｎ型ＨｇＣｄ
Ｔｅ層１９およびｎ型領域５の上の保護膜１１に開口部
を設け、開口部を含む表面に赤外線を透過する導電膜を
選択的に形成し、各ホトダイオードのｎ型ＨｇＣｄＴｅ
層１９とｎ型領域５のそれぞれを接続する電極２２を形
成する。
【００２５】
【発明の効果】以上説明したように本発明は、ＳｉＯ2
膜状に設けたアモルファス上の半導体層をウェットエッ
チングにより選択的にエッチングして島状のホトダイオ
ードを形成することにより、ホトダイオードのエッチン
グによるダメージを防止し、赤外線感度を向上できると
いう効果を有する。
膜状に設けたアモルファス上の半導体層をウェットエッ
チングにより選択的にエッチングして島状のホトダイオ
ードを形成することにより、ホトダイオードのエッチン
グによるダメージを防止し、赤外線感度を向上できると
いう効果を有する。
【図１】本発明の第１の実施例を説明するための工程順
に示した断面図。
に示した断面図。
【図２】本発明の第２の実施例を説明するための工程順
に示した断面図。
に示した断面図。
１ 信号電荷注入領域 ２ シリコン基板 ３，６ ＳｉＯ2 膜 ４ ｐ型シリコン層 ５ ｎ型領域 ７ ｎ型ＣｄＴｅバッファ層 ８ ｎ型ＨｇＣｄＴｅ層 ９ ｐ型ＨｇＣｄＴｅ層 １０，１０ａ アモルファス層 １１ 保護膜 １２ 共通電極 １７ ｐ型ＣｄＴｅバッファ層 １８ ｐ型ＨｇＣｄＴｅ層 １９ ｎ型ＨｇＣｄＴｅ層 ２２ 電極
Claims (2)
- 【請求項１】 一導電型半導体基板の上面に配列して形
成した逆導電型の信号電荷注入領域と前記半導体基板の
表面に設けて前記信号電荷注入領域上に開口部を設けた
絶縁膜とを含む表面に一導電型シリコン層を形成する工
程と、前記一導電型シリコン層に選択的に不純物をイオ
ン注入して前記信号電荷注入領域と接続する逆導電型領
域を形成する工程と、前記一導電型シリコン層の表面に
前記逆導電型領域のそれぞれを取囲む格子状のＳｉＯ2
膜を選択的に形成する工程と、前記逆導電型領域を含む
表面にＭＢＥ法で逆導電型のＣｄＴｅバッファ層および
ＨｇＣｄＴｅ層と一導電型のＨｇＣｄＴｅ層とを順次成
長させて形成する工程と、前記ＳｉＯ2 膜上に堆積して
アモルファス状になっている前記逆導電型のＣｄＴｅバ
ッファ層およびＨｇＣｄＴｅ層と一導電型ＨｇＣｄＴｅ
層とを選択的にウェットエッチングして除去し各画素に
対応する島状のホトダイオードを形成する工程と、前記
ＳｉＯ2 膜をエッチングして除去した後前記ホトダイオ
ードを含む表面に絶縁性保護膜を堆積する工程と、前記
一導電型ＨｇＣｄＴｅ層上面の前記保護膜に選択的に開
口部を形成し前記開口部を含む表面に赤外線を透過する
共通電極を設けて前記ホトダイオードと接続する工程と
を含むことを特徴とする配列型赤外線検知器の製造方
法。 - 【請求項２】 一導電型半導体基板の上面に配列して形
成した逆導電型の信号電荷注入領域と前記半導体基板の
表面に設けて前記信号電荷注入領域上に開口部を設けた
絶縁膜とを含む表面に一導電型シリコン層を形成する工
程と、前記一導電型シリコン層に選択的に不純物をイオ
ン注入して前記信号電荷注入領域と接続する逆導電型領
域を形成する工程と、前記一導電型シリコン層を含む表
面に前記逆導電型領域の上面を各格子の一部で被覆する
格子状のＳｉＯ2 膜を選択的に形成する工程と、前記一
導電型シリコン層を含む表面にＭＢＥ層で一導電型のＣ
ｄＴｅバッファ層およびＨｇＣｄＴｅ層と逆導電型のＨ
ｇＣｄＴｅ層とを順次成長させて形成する工程と、前記
ＳｉＯ2 膜上に堆積してアモルファス状になっている前
記一導電型のＣｄＴｅバッファ層およびＨｇＣｄＴｅ層
と逆導電型のＨｇＣｄＴｅ層とを選択的にウェットエッ
チングして除去し各画素に対応する島状のホトダイオー
ドを形成する工程と、前記ＳｉＯ2 膜をエッチングして
除去した後前記ホトダイオードを含む表面に絶縁性保護
膜を堆積する工程と、前記逆導電型ＨｇＣｄＴｅ層の上
面および逆導電型領域上の前記保護膜にそれぞれ選択的
に開口部を形成する工程と、前記開口部を含む表面に赤
外線を透過する導電膜を形成してパターニングし、前記
ホトダイオードの各逆導電型ＨｇＣｄＴｅ層とそれに対
応する各逆導電型領域のそれぞれを接続する電極を形成
する工程とを含むことを特徴とする配列型赤外線検知器
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5112570A JP2508579B2 (ja) | 1993-05-14 | 1993-05-14 | 配列型赤外線検知器の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5112570A JP2508579B2 (ja) | 1993-05-14 | 1993-05-14 | 配列型赤外線検知器の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06326342A JPH06326342A (ja) | 1994-11-25 |
| JP2508579B2 true JP2508579B2 (ja) | 1996-06-19 |
Family
ID=14590022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5112570A Expired - Lifetime JP2508579B2 (ja) | 1993-05-14 | 1993-05-14 | 配列型赤外線検知器の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2508579B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4025004A1 (de) * | 1990-08-07 | 1992-02-13 | Standard Elektrik Lorenz Ag | Schaltungsanordnung zum regenerieren und synchronisieren eines digitalen signals |
| JP6163936B2 (ja) * | 2013-07-22 | 2017-07-19 | 株式会社島津製作所 | 二次元放射線検出器の製造方法 |
| JP2017175102A (ja) | 2016-03-16 | 2017-09-28 | ソニー株式会社 | 光電変換素子及びその製造方法並びに撮像装置 |
| CN115799286A (zh) * | 2016-03-16 | 2023-03-14 | 索尼公司 | 光电转换元件及其制造方法和摄像装置 |
| CN111129226A (zh) * | 2019-12-26 | 2020-05-08 | 中国科学院微电子研究所 | 锗探测器的制造方法 |
-
1993
- 1993-05-14 JP JP5112570A patent/JP2508579B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06326342A (ja) | 1994-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100460404B1 (ko) | 회로내장 감광 장치 | |
| US8846432B2 (en) | Frontside-illuminated barrier infrared photodetector device and methods of fabricating the same | |
| KR101721795B1 (ko) | 3ｄ 이미지 센서 구조를 제조하는 시스템 및 방법 | |
| JPH027417B2 (ja) | ||
| JP3471394B2 (ja) | 半導体紫外線センサ | |
| JP7073948B2 (ja) | 赤外線検出器、赤外線検出装置及び赤外線検出器の製造方法 | |
| US5580795A (en) | Fabrication method for integrated structure such as photoconductive impedance-matched infrared detector with heterojunction blocking contacts | |
| US5410168A (en) | Infrared imaging device | |
| JP2508579B2 (ja) | 配列型赤外線検知器の製造方法 | |
| US5470761A (en) | Process for fabricating a front surface resonant mesh array detector | |
| JPH09331052A (ja) | 裏面照射型固体撮像素子およびその製造方法 | |
| JP7109718B2 (ja) | 化合物半導体フォトダイオードアレイ | |
| JP3577368B2 (ja) | ハイブリッド型赤外線検出器 | |
| JP2000323742A (ja) | 赤外線検出装置 | |
| JPS63273365A (ja) | 赤外線検出デバイス | |
| JP2004179404A (ja) | 半導体受光装置およびその製造方法 | |
| JP2643592B2 (ja) | 配列型赤外線検知器及びその製造方法 | |
| JP2616707B2 (ja) | 赤外線検出器の製造方法 | |
| US5593902A (en) | Method of making photodiodes for low dark current operation having geometric enhancement | |
| JPH08130297A (ja) | 赤外線検出装置及びその製造方法 | |
| US9318517B1 (en) | Wafer level integration of focal plane arrays having a flexible conductive layer to provide an optical aperture for each pixel | |
| JP2000106426A (ja) | 量子井戸型光センサ及びその製造方法 | |
| JPH05218377A (ja) | 半導体光検知器 | |
| JPH0770697B2 (ja) | 配列型赤外線検知器 | |
| JPS63296272A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960220 |