KR101721795B1 - 3ｄ 이미지 센서 구조를 제조하는 시스템 및 방법 - Google Patents
3ｄ 이미지 센서 구조를 제조하는 시스템 및 방법 Download PDFInfo
- Publication number
- KR101721795B1 KR101721795B1 KR1020160007581A KR20160007581A KR101721795B1 KR 101721795 B1 KR101721795 B1 KR 101721795B1 KR 1020160007581 A KR1020160007581 A KR 1020160007581A KR 20160007581 A KR20160007581 A KR 20160007581A KR 101721795 B1 KR101721795 B1 KR 101721795B1
- Authority
- KR
- South Korea
- Prior art keywords
- dielectric layer
- transistor
- semiconductor layer
- floating diffusion
- substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000010410 layer Substances 0.000 claims abstract description 156
- 239000004065 semiconductor Substances 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 239000002184 metal Substances 0.000 claims abstract description 24
- 239000011229 interlayer Substances 0.000 claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 238000009792 diffusion process Methods 0.000 claims description 25
- 238000000151 deposition Methods 0.000 claims description 6
- 238000011065 in-situ storage Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims 1
- 239000012212 insulator Substances 0.000 abstract description 6
- 230000008021 deposition Effects 0.000 abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 3
- 229920005591 polysilicon Polymers 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 22
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000000873 masking effect Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 239000012876 carrier material Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10D—STRINGED MUSICAL INSTRUMENTS; WIND MUSICAL INSTRUMENTS; ACCORDIONS OR CONCERTINAS; PERCUSSION MUSICAL INSTRUMENTS; AEOLIAN HARPS; SINGING-FLAME MUSICAL INSTRUMENTS; MUSICAL INSTRUMENTS NOT OTHERWISE PROVIDED FOR
- G10D13/00—Percussion musical instruments; Details or accessories therefor
- G10D13/01—General design of percussion musical instruments
- G10D13/08—Multi-toned musical instruments with sonorous bars, blocks, forks, gongs, plates, rods or teeth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14634—Assemblies, i.e. Hybrid structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10D—STRINGED MUSICAL INSTRUMENTS; WIND MUSICAL INSTRUMENTS; ACCORDIONS OR CONCERTINAS; PERCUSSION MUSICAL INSTRUMENTS; AEOLIAN HARPS; SINGING-FLAME MUSICAL INSTRUMENTS; MUSICAL INSTRUMENTS NOT OTHERWISE PROVIDED FOR
- G10D13/00—Percussion musical instruments; Details or accessories therefor
- G10D13/10—Details of, or accessories for, percussion musical instruments
- G10D13/12—Drumsticks; Mallets
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10G—REPRESENTATION OF MUSIC; RECORDING MUSIC IN NOTATION FORM; ACCESSORIES FOR MUSIC OR MUSICAL INSTRUMENTS NOT OTHERWISE PROVIDED FOR, e.g. SUPPORTS
- G10G5/00—Supports for musical instruments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
- H01L27/14607—Geometry of the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/1469—Assemblies, i.e. hybrid integration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14696—The active layers comprising only AIIBVI compounds, e.g. CdS, ZnS, CdTe
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
3D 이미지 센서 구조를 제조하는 시스템 및 방법이 개시된다. 이 방법은 기판 상에 후측면 조명된 감광성 영역을 갖는 이미지 센서를 제공하는 단계, 이미지 데이터가 모아지는 기판 측면에 대향하는 기판의 제 1 측면에 제 1 유전체층을 도포하는 단계, 및 제 1 유전체층에 선택적으로 폴리실리콘인 반도체층 도포하는 단계를 포함한다. 적어도 하나의 제어 트랜지스터는 반도체층 내에서 제 1 유전체층 상에 생성될 수 있고, 선택적으로 행 선택, 리셋 또는 소스-폴로어 트랜지스터일 수 있다. 층간 절연체는 제 1 유전체층 위에 도포될 수 있고, 그 내부에 배치된 적어도 하나의 금속 상호접속부를 가질 수 있다. 제 2 층간 유전체층은 제어 트랜지스터 상에 배치될 수 있다. 유전체층과 반도체층은 기판으로 웨이퍼를 본딩함으로써 또는 증착을 통해 도포된다.
Description
본 발명은 반도체 디바이스에 관한 것이고, 보다 구체적으로는 3D 이미지 센서 구조를 제조하는 시스템 및 방법에 관한 것이다.
반도체 이미지 센서는 광과 같은 방사선을 감지하기 위해 사용된다. 상보성 금속-산화물-반도체(complementary metal-oxide-semiconductor; CMOS) 이미지 센서 (CMOS image sensor; CIS) 및 전하 결합 소자 (charge-coupled device;CCD) 센서는 디지털 스틸 카메라 또는 휴대 전화 카메라 어플리케이션과 같은 다양한 어플리케이션에서 널리 사용된다. 이러한 디바이스는 포토다이오드 및 트랜지스터를 포함할 수 있고, 기판을 향해 투사된 방사능을 흡수하여 감지된 방사선을 전기 신호로 변환할 수 있는 기판 내에 위치된 픽셀 센서 어레이를 활용한다.
상보성 금속 산화물 반도체(CMOS) 다이오드와 같은 포토다이오드는 일반적으로 카메라 및 다른 비디오 또는 포토 디바이스에서 이미지를 감지하기 위해 사용된다. 최근, 포토다이오드 디바이스는 후측면 조명(backside illumination; BSI)를 이용함으로써 향상되어 왔다. BSI 이미지 센서 디바이스는 광 등의 수신된 전자기 에너지를 전기 전하로 변환하는 감광성 영역을 갖는 포토다이오드를 사용하는 이미지 센서 디바이스의 한 유형이다. 일반적으로, 포토리소그래피 프로세스는 게이트 산화물, 금속 상호접속부 등의 구조를 실리콘 웨이퍼 또는 다른 기판의 상면에 증착한다. 초기 포토다이오드는 상측, 디바이스 구조가 도포(applying)되었던 동일한 측면으로부터 광을 모았다. 포토다이오드 기판의 상면에 증착된 금속 상호접속부는 포토다이오드의 감광성 영역의 부분을 차단하여 화상 품질 및 개별의 포토다이오드 감도를 저하시킬 수 있다.
BSI 이미지 센서 디바이스는 후측면에 투사된 광을 검출하도록 작동가능하다. BSI 이미지 센서 디바이스는 광-감지(light-sensing) 픽셀이 형성되는 상대적으로 얇은 실리콘 기판(예를 들어, 몇 미크론 두께)을 가진다. 이상적으로, 광이 디바이스의 후측면으로 도입되어 다이오드의 감광성 영역에 닿도록 기판의 두께는 감소되어, 증착된 구조 및 금속 상호접속부로부터 이미지 포착 동안의 방해 및 간섭을 제거할 수 있다. BSI는 기판의 상측에 증착된 금속 상호접속부, 게이트 산화물 등의 간섭 구조에 의한 포토다이오드 기판의 후측면으로부터의 광의 수집이고, 그 후에 기판은 기판을 통하여 광을 통과시켜 포토다이오드의 광감성 영역에 영향을 미치도록 마모되거나 그렇지 않으면 박막화된다. BSI 이미지 센서의 양자 효율 및 풀 웰 용량(full well capacity)은 방사선-감지 영역의 사이즈에 의존할 수 있다. 그러므로, 위에 놓인 금속 접촉부로부터 비롯된 간섭의 양을 감소시키는 능력은 위에 놓인 구조에 의해 차단되는 것 없이 이미지 센서의 감광성 부분에 더 많은 입사 광이 부딪히는 것을 허용함으로써 이미지 센서의 양자 효율을 증가시킨다. 게다가, 더 큰 감광성 영역과 각 이미지 센서에 대한 연관된 웰은 더 많은 양의 광 정보가 수집되는 것을 허용한다. 따라서, 더 큰 필팩터(fill factor), 또는 전체 다이 영역에 대한 포토다이오드 영역의 더 큰 비율은 주어진 다이 크기에 대한 이미지 수집에 더 큰 효율성을 허용한다.
본 발명은 3D 이미지 센서 구조를 제조하는 시스템 및 방법을 제공한다. 이 방법은 기판 상에 후측면 조명된 감광성 영역을 갖는 이미지 센서를 제공하는 단계, 이미지 데이터가 모아지는 기판 측면에 대향하는 기판의 제 1 측면에 제 1 유전체층을 도포하는 단계, 및 제 1 유전체층에 선택적으로 폴리실리콘인 반도체층 도포하는 단계를 포함한다. 적어도 하나의 제어 트랜지스터는 반도체층 내에서 제 1 유전체층 상에 생성될 수 있고, 선택적으로 행 선택, 리셋 또는 소스-폴로어 트랜지스터일 수 있다. 층간 절연체는 제 1 유전체층 위에 도포될 수 있고, 그 내부에 배치된 적어도 하나의 금속 상호접속부를 가질 수 있다. 제 2 층간 유전체층은 제어 트랜지스터 상에 배치될 수 있다. 유전체층과 반도체층은 기판으로 웨이퍼를 본딩함으로써 또는 증착을 통해 도포된다.
본 실시예 및 그 이점의 보다 완벽한 이해를 위해, 이제 첨부된 도면들과 함께 취해진 이하의 상세한 설명을 참조하였다.
도 1은 본 원리에 따라 이미지 감지 구조를 처리하는 방법을 예시한 흐름도이다.
도 2 내지 도 10은 본 원리에 따라 처리하는 동안의 이미지 센서 구조의 단면도이다.
도 1은 본 원리에 따라 이미지 감지 구조를 처리하는 방법을 예시한 흐름도이다.
도 2 내지 도 10은 본 원리에 따라 처리하는 동안의 이미지 센서 구조의 단면도이다.
본 실시예들의 제조 및 이용이 이하 자세하게 논의된다. 그러나, 본 개시는 광범위하고 다양한 특정 맥락에서 실시될 수 있는 많은 적용가능한 발명적 개념을 제공한다는것을 인지해야 한다. 논의된 특정 실시예는 개시된 대상을 제조하고 이용하는 특정 방법들에 대한 단순한 예시이며, 상이한 실시예의 범위를 한정하는 것은 아니다.
본 원리는 증가된 풀 웰 용량 및 필팩터를 갖는 이미지 센서 구조 및 디바이스와 그 제조 방법에 관한 것이다. 특히, 센서의 이미지 수집면에 대향하는 이미지 센서의 전측면(front side) 위에 놓인 제어 트랜지스터를 제조함으로써 포토다이오드와 같은 이미지 센서의 밀도를 향상시키는 것에 관한 장치 및 방법이 여기에 제시된다.
실시예는 특정한 문맥, 즉 강화된 풀 웰 용량 및 필팩터를 갖는 포토다이오드 디바이스를 제조하기 위한 시스템과 방법에 관해 설명될 것이다. 여기에 제시된 원리는 명료함을 위해 포토다이오드에 적용되는 것처럼 여기에 설명되어 있지만, 숙련된 실무자는 제시된 원리가 단일 이미지 센서나 포토 다이오드에 제한되지않고, 웨이퍼 또는 칩 레벨 제조나 어떤 다른 처리 시스템을 위해 사용될수 있다는 것을 인지할 것이다. 그러나, 다른 실시예는 전하 결합 소자, 태양 전지, 발광 다이오드, 디스플레이 어레이 등을 포함하지만 그것에 제한되지 않은, 다른 디바이스에 적용될 수도 있다.
제시된 원리의 특히 유용한 실시예에 있어서, 하나의 CMOS 액티브 픽셀 센서는 광검출기[고정(pinned) 포토다이오드 등], 전달 게이트, 리셋 게이트, 선택 게이트 및 소스-폴로어 리드아웃(source-follower readout) 트랜지스터를 갖는 4T 셀이라고도 불리는 4개의 트랜지스터 셀로 구성될 수 있다. 고정된 포토다이오드는 전달 게이트와 결합될 때, 고정된 포토다이오드로부터 플로팅 확산(리드아웃 트랜지스터의 게이트에 더 접속됨)으로의 완벽한 전하 전송을 허용하여 레그(lag)를 제거한다. 리셋 트랜지스터는 광검출기의 플로팅 확산을 리셋하여 전하를 제거하고 포토다이오드가 새로운 이미지를 포착하게 한다. 리셋 트랜지스터가 턴 온될 때, 포토다이오드는 전원에 효율적으로 접속되고, 모든 집적된 전하를 클리어링(clearing)한다. 리셋 트랜지스터는 n형이기 때문에 픽셀은 소프트 리셋(soft reset)에서 작동한다. 소스-폴로어 트랜지스터는 픽셀 전압을 축적된 전하를 제거하지 않고 관찰할 수 있도록 하는 버퍼 또는 증폭기로서 작용한다. 따라서, 각 포토다이오드는 이것과 연관된 하나 이상의 제어 트랜지스터를 갖고, 포토다이오드의 미리 정의된 그룹은 트랜지스터의 그룹과 연관된 열 선택 트랜지스터와 같은 하나 이상의 그룹 제어 트랜지스터를 가질 수 있다. 전형적인 2차원 픽셀 어레이는 행과 열로 구성되어 있고, 행 선택 트랜지스터는 픽셀 어레이의 단일 행이 리드-아웃 전자에 의해 판독되도록 한다. 추가적인 포토다이오드 구성도 알려져 있고 사용되고 있다. 예를 들어, 3T 셀은 4T 셀과 유사하지만 전달 게이트가 부족하고, 5T나 6T 셀은 프리-차지(pre-charge) 또는 샘플 트랜지스터를 포함할 수 있다.
이제 도 1을 참조를 하면, 제시된 원리에 따른 이미지 감지 구조를 처리하기 위한 방법(100)이 도시된다. 방법(100)은 도 2 내지 도 10의 단면도를 참조하여 설명되고, 예시의 목적이며 축척대로 그려지지 않았다.
처음에, 블록(108)에서는 하나 이상의 포토다이오드를 갖는 웨이퍼, 또는 다른 이미지 센서 구조가 전측면 회로(frontside circuitry)의 집적을 위해 생성 및 처리될 수 있다. 도 2는 웨이퍼 상의 포토다이오드(200) 구조의 일실시예를 예시한다. 포토다이오드(200)는 알려진 또는 아직 발견되지 않은 어떤 적절한 방법을 사용하여 주입되거나, 그렇지 않으면 도핑될 수 있는 감광성 영역(202)을 갖는 웨이퍼 또는 기판 (210) 상에 배치될 수 있다. 포토다이오드(200)는 게이트 산화물 및 게이트 접촉부(208)로 구성된 전달 게이트(204)를 가질 수 있다. 전달 게이트(204)는 일부 실시예에서 전하 감지 회로에 의해 판독될 전하를 감광성 영역(202)으로부터 플로팅 확산으로 전달하는데 사용할 수 있다. 일실시예에 있어서, 감광성 영역(202)이 n-도핑된 영역 위의 고농도(heavily) p-도핑된 영역인 고정된 포토다이오드(200)인 광검출기를 가질 수 있다. 전달 게이트(204)는 트랜지스터 소스로서 감광성 영역(202)을 처리할 수 있고, 고농도 n-도핑된 드레인 영역과 같은 기판(210) 내의 n+ 도핑된 영역과 같은 플로팅 확산(212) 및 감광성 영역(202)을 걸쳐질(span) 수 있다. 대안적으로, 전달 게이트(204)는 감광성 영역(202) 및 이산(discretely) 정의된 드레인 영역에 걸쳐질 수 있다. 추가적으로, 포토다이오드(200)는 예를 들어 캐리어가 인접한 포토다이오드(200)로 또는 인접한 포토다이오드(200)로부터 번질 수 있는 블루밍(blooming) 효과 및 초과 전하를 제어하는 분리 구조의 또는 추가의 확산 필드 및 게이트 트랜지스터 같은 분리 구조 또는 추가 확산 게이트 트랜지스터를 가질 수 있다. 감광성 영역(202)은 웨이퍼 기판(210)의 제 1 표면 옆에 주입될 수 있고, 웨이퍼 기판(210)은 금속 트레이스(metal trace) 또는 상호접속부에 의한 제 2 감광성 영역(202)의 폐색(occlusion)을 방지하기 위한 대향하는, 또는 제 2의, 측면에 박막화될(thinned) 수 있다.
유전체층(또는 절연층)(302)은 전측면 회로가 제조될 수 있는 반도체 또는 실리콘층(402)이 후속되는 포토다이오드(202) 상에 증착될 수 있다. 블록(102)은 전측면 회로 형성을 위한 준비에서 포토다이오드 웨이퍼에 제 2 웨이퍼를 도포하는 일실시예의 절차를 예시한다. 블록(104)은 전측면 회로 형성을 위한 절차를 예시하는 반면, 블록(106)은 디바이스 마무리 및 디바이스 패키징을 위한 절차를 예시한다.
일실시예에 있어서, 블럭(102)에서 나타낸 바와 같이, 유전체층(또는 절연 유전체)(302) 및 반도체층(402)은 포토다이오드(202)에 제 2 웨이퍼를 본딩함으로써 증착될 수 있다. 하나 이상의 에피택셜층이 웨이퍼 기판에 성장될 수 있거나, 층들이 블록(110)에서 개별의 웨이퍼 상에 증착되거나 그렇지 않으면 제조될 수 있고, 그 다음에 블록(112)에서 웨이퍼는 포토다이오드(202)에 본딩될 수 있다. 블록(112)에의 본딩 이후에 제 2 웨이퍼 또는 회로 웨이퍼는 블록(114)에서 박막화되어 캐리어 물질을 제거하거나 유전체층(층간 유전체층)(302) 또는 반도체층(402)에서 원하는 또는 미리결정된 두께를 성취할 수 있다.
대안적으로, 유전체층(또는 절연체, 또는 층간 유전체층)(302)은 포토다이오드(200)에 본딩됨으로써 도포될 수 있고, 그 다음에 실리콘층이 에피택시, 증착 등을 통해 층 위에 증착될 수 있다. 도 3은 포토다이오드(200)에 유전체층(또는 절연 유전체층)(302)이 도포된 구조(300)를 예시한다.
또 다른 대안적인 실시예에 있어서, 유전체층(또는 절연층)(302) 및 임의의 다른 층은 화학적 기상 증착, 에피택시, 원자층 증착 등을 포함하지만 그것에 제한되지 않는 어떤 이로운 기술을이용하여 포토다이오드(200)에서 직접적으로 증착될 수 있다. 하나의 유용한 실시예에 있어서, 층간 절연체는 유전체층(또는 절연층)(302)를 생성하기 위해 블록(106)에서 증착될 수 있다. 유전체 절연층(302)은 어떤 전측면 컴포넌트로부터 포토다이오드(200)를 전기적으로 완전하게 절연할 것이지만, 또한 디바이스 또는 상호접속 라인 사이의 전자기적인 간섭 또는 크로스 토크(cross talk)를 방지하기 위해 낮은 k 값 또는 낮은 상대 유전율을 가질 것이다.
블록(104)은 전측면 회로 형성을 위한 절차를 예시한다. 실리콘-온-인슐레이터(silicon-on-insulator; SOI) 폴리실리콘층과 같은 반도체층(402)은 블록(118)에서 유전체층(또는 절연층)(302) 상에 증착될 수 있다. 웨이퍼 본딩이 채용된 실시예에서 반도체층(402)은 웨이퍼의 부분일 수 있고, 블록(112)에서 웨이퍼 본딩 공정 동안에 하는 동안 도포될 수 있다. 게다가, 반도체층(402)은 포토리소그래픽(photolithographic) 마스킹 및 에칭을 통해, 또는 반도체층(402)의 마스킹 또는 선택적 증착을 통해 개별의 디바이스 영역 또는 트랜지스터 기판에 형성될 수 있다.
도 4는 유전체층(또는 절연층)(302)에 도포된 반도체층(402)을 갖는 구조(400)를 예시한다. 반도체층(402) 증착에 있어서, 도핑은 블록(118)의 증착 공정으로 도포될 수 있거나, 또는 주입될 수 있다. 따라서, 예를 들어 반도체 기판(402)은 이온 주입을 통해 생성된 p형, 및 n-웰(n-well)로서 증착될 수 있다. 대안적으로, 반도체층(402)은 기판(210)에 본딩된 제 2 웨이퍼의 부분일 수 있고, 본딩 이후에 미리결정된 깊이까지 화학 기계적 연마 등을 통해 박막화될 수 있다.
도 5는 패터닝된 반도체층(502)을 예시한다. 반도체층(402)(도 4 참조)은 패터닝되어 패터닝된 반도체층(502)를 형성하고, 리셋 게이트, 소스-폴로어 및 행 선택 게이트와 같은 전측면 회로를 위한 벌크(bulk) 또는 웰 영역을 정의할 수 있다. 추가적으로, 개별의 포토다이오드(200)에 특정되지 않은 회로는 3D 구조의 전측면 평면 상에 배치될 수 있다. 예를 들어, 열 선택 게이트, 버퍼 등은 패터닝된 반도체층(502)의 전측면에 정의 및 배치될 수 있다. 반도체 기판이 정의된 이후에 소스 및 드레인 영역(602)은 도 6에 나타낸 바와 같이 블록(120)에서 정의 및 생성될 수 있다. 마스크가 이온 주입 또는 다른 적합한 도핑 기술을 통해 생성된 소스 드레인 영역(602)에 도포될 수 있다.
도 7은 전측면 회로가 배치된 포토다이오드(200) 구조의 단면도를 예시한다. 게이트 산화물(712) 및 게이트 접촉부(710)는 블록(122)에서 트랜지스터 채널을 정의하고 이산 트랜지스터(discrete transistor)를 형성하기 위해 소스 및 드레인 영역(602)에 걸쳐있는 게이트 산화물(712)과 게이트 접촉부(710) 쌍으로 정의될 수 있다. 이러한 방식으로, 행 선택 트랜지스터(702), 소스-폴로어 트랜지스터(704) 및 리셋 트랜지스터(706)가 생성된다. 제시된 원리는 선택 트랜지스터(702), 소스-폴로어 트랜지스터(704) 및 리셋 트랜지스터(706) 각각을 포함한 몇몇 전측면 트랜지스터를 갖는 것처럼 설명되었지만, 숙련된 실무자는 예를 들어 5T 또는 6T 픽셀 센서 배열에서와 같이 프리 차지(pre-charge) 트랜지스터 또는 샘플 트랜지스터와 같은 추가의 트랜지스터가 전측면 회로에 이롭게 포함될 수 있다는 것을 인지할 것이다.
특정 유용한 실시예에 있어서, 포토다이오드(200)의 감광성 영역(202)은 가능한 더 큰 퍼센트의 표면적을 채울 것이고, 그 결과 충전율은 더 크고 이미지 센서는 더 민감하다. 전측면 회로는, 이롭게는 포토다이오드 기판 표면의 전측면 상에 배치되어 포토다이오드(200) 후측면을 통해 노출되는 포토다이오드(200)의 표면적이 더 커지고, 그 결과 주어진 기판 영역에 대한 광 수집 영역이 더 커진다. 포토다이오드의 옆 대신에 포토다이오드 후방에 제어 트랜지스터를 갖는 전측면 회로를 사용하여 기판(210)의 더 많은 부분을 특히 포토다이오드(200) 및 감광성 영역(202)의 전용으로 한다. 따라서, 더 민감한 포토다이오드 어레이는 포토다이오드(200) 다이(die)의 면적을 증가시키지 않고 성취될 수 있다. 추가적으로, 포토다이오드(200) 아래의 더 큰 웰(well)은 더 큰 전하가 전하 웰의 과부하없이 각 포토다이오드(200)에서 누적되도록 한다.
추가적으로, 포토다이오드(200) 및 전달 게이트(204)로부터 개별의 단계에서 제조된 전측면 회로에 관하여 전측면 회로 제조 공정은 포토다이오드 및 전달 게이트(204)를 형성하는데 사용되는 제조 공정에 반드시 의존하지 않는다. 따라서, 전측면 회로를 위한 제조 공정은 포토다이오드(200) 성능에 영향을 주지 않고 선택적 성능을 위해 조정될 수 있다. 예를 들어, 포토다이오드(200) 및 전달 게이트(204)는 32 나노미터 공정과 같은 제 1 제조 기술을 사용하여 제조될 수 있는 반면, 전측면 회로는 90 나노미터 공정과 같은 제 2의, 상이한 제조 공정을 사용하여 제조될 있다. 그러한 실시예에 있어서, 더 큰 전측면 회로 제조 공정은 그 결과로서 전측면 회로 트랜지스터(702, 704, 및 706)의 채널이 더 커지고, 디바이스 내의 노이즈가 작아지는 결과를 초래하도록 산출될 수 있다.
일실시예에 있어서, 제 2 층간 유전체층(802)은 도 8에 나타낸 바와 같이 블록(124)에서 트랜지스터(702, 704, 및 706) 위에 선택적으로 증착될 수 있다. 따라서, 전측면 제어 트랜지스터(702, 704, 및 706)가 제 1 유전체층(302)과 제 2 유전체층(802)사이에 있음으로써 유전체층(또는 층간 유전체층)(302 및 802) 내에 효율적으로 증착될 수 있거나, 전측면 회로 트랜지스터(702, 204 및 706)는 제 1 유전체층(또는 층간 유전체)(302) 상에 배치될 수 있다.
도 9는 전측면 회로 위에 배치된 금속간 유전체층(902) 및 하나 이상의 금속 상호접속부(904)를 갖는 포토다이오드(202) 구조의 단면도를 예시한다. 금속간 유전체층(902)은 블록(126)에서 제 1 유전체층(302) 상에 증착될 수 있다. 대안적으로, 블록(124)에서 제 2 층간 유전체층(802)이 도포되고 금속간 유전체층(902)이 제 2 층간 유전체층(802) 상에 증착될 수 있다.
금속 상호접속부(904)는 블록(128)에서 금속간 유전체층(902)을 통해 도포될 수 있다. 금속 상호접속부(904)는 전측면 트랜지스터(702, 704 및 706)를 서로, 전달 게이트(204) 접촉부로, 포토다이오드(202)로, 및 기판 상의 다른 구조로, 또는 본딩 패드 등을 통해 외부 디바이스로 접속하기 위해 적층된 금속 상호접속부(904)와 함께 구축된(built up) 금속간 유전체층(902)의 서브층(sub-layer)을 갖는 금속간 유전체층(902)과 동시에 도포될 수 있다. 예를 들어, 상호접속부(904)는 광센서에 의해 포착된 이미지 데이터의 저장 또는 처리를 위한 메모리 디바이스 또는 프로세서로 배선된(wired) 본드 패드로 소스-폴로어(704)를 접속할 수 있다. 따라서, 금속 상호접속부는 전측면 트랜지스터, 포토다이오드 및 다른 디바이스 사이에 전기적 접속을 제공한다.
일실시예에 있어서, 금속 상호접속부(904)의 하단부는 유전체층(또는 절연 유전체층)(302) 및 제 2 유전체층(802)을 마스킹 및 에칭한 후 에칭된 영역에서 전도성 물질을 증착함으로써 형성될 수 있다. 금속 상호접속부(904)는 전달 게이트(204), 포토다이오드(200) 기판(210), 전측면 트랜지스터(702, 704 및 706), 소스 및 드레인 영역(602) 및 전측면 트랜지스터 게이트 접촉부(710)를 포함한 구조 내에서 상이한 깊이로 연장한다. 금속 상호접속부(904)의 하단부를 위한 정확한 깊이까지 효율적으로 에칭하기 위해서, 다중 마스킹 단계가 이롭게 수행될 수 있고, 다층(multilevel) 금속간 절연체층(902) 제조 공정과의 조합으로 수행될 수 있다. 하나의 유용한 실시예에 있어서, 전측면 트랜지스터는 제 1 유전체층(302) 상에 도포될 수 있고, 마스킹, 에칭 및 금속 상호접속부(904)의 하단부의 형성이 후속된다. 그 다음에, 금속 상호접속부의 상단부가 트랜지스터 및 제1 유전체층(302) 위에 도포되는 적층된(layered) 금속간 유전체층(902)을 갖는 층 내에 형성될 수 있다. 대안적으로, 다른 실시예에 있어서 전측면 트랜지스터(702, 704 및 706)는 제 1 유전체층(또는 층간 유전체층)(302) 위와 제 2 층간 유전체층(802) 아래에 배치될 수 있고, 양측 모두 금속 상호접속부(904)의 하단부를 생성하기 위해 다중 접촉 마스크 등을 이용하여 에칭될 수 있다. 상호접속부(904)를 제자리에 형성하는 것은 본딩 패드 또는 웨이퍼간(interwafer) 접촉부의 정렬의 필요가 제거될 수 있기 때문에 본딩 이전에 개별의 웨이퍼 상에 트랜지스터 및 상호접속부를 형성하는 것에 이점이 있을 수 있다.
도 10은 포토다이오드 기판(210)을 박막화한 이후의 3D 이미지 센서 구조(1000)를 예시한다. 포토다이오드 기판(210)은 포토다이오드(200) 감광성 영역(202)이 포토다이오드 기판(210)의 후측면을 통해 이미지 데이터를 수신하도록 하기 위해 블록(132)에서 박막화될 수 있다. 대안적으로, 블록(132)의 후면 박막화는 처리 동안에 이로운 시간에서 수행될 수 있다.
본 실시예 및 그들의 이점이 상세하게 설명되었지만, 다양한 수정, 대체, 또는 변경이 여기서 첨부된 특허청구범위에 의해 규정되는 바와 같은 본 발명의 사상 및 범위로부터 벗어남 없이 이루어질 수 있다는 것이 이해되어야 한다. 예를 들어, 제 2 웨이퍼의 본딩 및 층간 절연체층 및 반도체층의 도포는 제시된 원리의 사상으로부터 벗어남 없이 다른 순서로 수행될 수 있다.
또한, 본 출원의 범위는 명세서에서 설명된 공정, 머신, 제조, 물질의 구성, 수단, 방법 및 단계의 특정한 실시형태들로 한정하도록 의도되지 않는다. 당업자라면 개시로부터 여기서 설명된 대응하는 실시 예와 실질적으로 동일한 기능을 수행하거나 이와 실질적으로 동일한 결과를 달성하는, 기존의 또는 이후 개발될 공정, 머신, 제조, 물질의 구성, 수단, 방법, 또는 단계가 본 개시에 따라 이용될 수 있음을 쉽게 알 수 있을 것이다. 따라서, 첨부된 특허청구범위는 이와 같은 공정, 머신, 제조, 물질의 구성, 수단, 방법, 또는 단계를 본 발명의 범위 내에 포함하도록 의도된다.
Claims (10)
- 이미지 감지 디바이스(image sensing device)를 제조하는 방법에 있어서,
기판의 제 1 측상에 이미지 센서를 제공하는 단계로서, 상기 이미지 센서는 감광성 영역, 플로팅 확산 영역, 및 상기 감광성 영역 및 상기 플로팅 확산 영역을 브릿징하는 전달 게이트를 포함하는 것인, 상기 이미지 센서를 제공하는 단계;
상기 기판의 제 1 측에 제 1 유전체층을 도포(applying)하는 단계;
상기 제 1 유전체층 위에 반도체층을 도포하는 단계로서, 상기 반도체층은 적어도 상기 이미지 센서의 일부 위에 개구부를 구비하고, 상기 반도체층은 상기 전달 게이트의 대향측 위에 배치되되 상기 개구부에 의해 분리되어 있는 제 1 부분 및 제 2 부분을 구비하는 것인, 상기 반도체층 도포 단계;
상기 반도체층 상에 복수의 트랜지스터들을 형성하는 단계;
상기 복수의 트랜지스터들 및 상기 반도체층 위에 금속간 유전체층을 도포하는 단계로서, 상기 금속간 유전체층은 상기 반도체층의 상기 개구부 내로 연장하는 유전체 부분을 구비하는 것인, 상기 금속간 유전체층 도포 단계; 및
상기 제 1 유전체층, 상기 유전체 부분 및 상기 금속간 유전체층을 관통하여 적어도 두 개의 금속 상호접속부들을 제자리에서 제조하는 단계를 포함하고,
상기 적어도 두 개의 금속 상호접속부들은 상기 전달 게이트 및 상기 플로팅 확산 영역으로부터 위쪽으로 일직선으로 연장하여 상기 제 1 유전체층, 상기 유전체 부분 및 상기 금속간 유전체층을 관통하고,
상기 개구부는 상기 플로팅 확산 영역 및 상기 전달 게이트 양자 모두에 정렬되어 이들의 수직 위에 위치하고,
상기 복수의 트랜지스터들은 상기 제 1 부분 상의 제 1 트랜지스터 및 상기 제 2 부분 상의 제 2 트랜지스터를 포함하고, 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터는 하나의 픽셀 영역에 속해 있고 상기 개구부의 대향측 상에 배치되며,
상기 제 1 트랜지스터 및 상기 제 2 트랜지스터는 소스 및 드레인 영역을 공유하지 않는 것인, 이미지 감지 디바이스 제조 방법. - 반도체 이미지 감지 디바이스에 있어서,
감광성 영역, 플로팅 확산 영역, 및 상기 감광성 영역 및 상기 플로팅 확산 영역을 브릿징하는 전달 게이트를 포함하는 이미지 센서를 구비한 기판;
상기 기판의 제 1 측에 배치된 제 1 층간 유전체층;
상기 제 1 층간 유전체층 상에 배치되고 하나 이상의 디바이스 영역으로 형성되며, 상기 전달 게이트의 대향측 위에 배치되되 개구부에 의해 분리되어 있는 제 1 부분 및 제 2 부분을 구비하는 반도체층;
상기 하나 이상의 디바이스 영역 상에 배치되는 복수의 제어 트랜지스터들; 및
상기 복수의 제어 트랜지스터들 위에 배치되고, 적어도 내부에 복수의 상호접속부들의 일부가 배치되어 있는 금속간 유전체층로서, 상기 복수의 상호접속부들은 적어도 하나의 트랜지스터에 접속되고, 상기 금속간 유전체층은 상기 하나 이상의 디바이스 영역들 사이에서 상기 제 1 층간 유전체층과 접촉하는 유전체 부분을 구비하는 것인, 상기 금속간 유전체층을 포함하고,
상기 복수의 금속 상호접속부들 중 두 개 이상의 상호접속부들은 상기 전달 게이트 및 상기 플로팅 확산 영역으로부터 위쪽으로 일직선으로 연장하여 상기 제 1 층간 유전체층, 상기 유전체 부분 및 상기 금속간 유전체층을 관통하고,
상기 개구부는 상기 플로팅 확산 영역 및 상기 전달 게이트 양자 모두에 정렬되어 이들의 수직 위에 위치하고,
상기 복수의 제어 트랜지스터들은 상기 제 1 부분 상의 제 1 제어 트랜지스터 및 상기 제 2 부분 상의 제 2 제어 트랜지스터를 포함하고, 상기 제 1 제어 트랜지스터 및 상기 제 2 제어 트랜지스터는 상기 하나 이상의 디바이스 영역 중 하나의 영역에 속하고 상기 개구부의 대향측 상에 배치되며,
상기 제 1 제어 트랜지스터 및 상기 제 2 제어 트랜지스터는 소스 및 드레인 영역을 공유하지 않는 것인, 반도체 이미지 감지 디바이스. - 제1항에 있어서, 상기 반도체층 내에 소스 및 드레인 영역을 정의하는 단계를 더 포함하는, 이미지 감지 디바이스 제조 방법.
- 제1항에 있어서, 적어도 상기 제 1 유전체층은 상기 기판의 제 1 측에 웨이퍼를 본딩함으로써 도포되는 것인, 이미지 감지 디바이스 제조 방법.
- 제4항에 있어서, 상기 웨이퍼는 유전체 및 반도체 물질을 포함하고, 상기 제1 유전체층을 도포하는 단계 및 상기 반도체층을 도포하는 단계는 상기 기판의 제 1 측에 상기 웨이퍼를 본딩하는 단계를 포함하는 것인, 이미지 감지 디바이스 제조 방법.
- 제1항에 있어서, 적어도 상기 제 1 유전체층은 상기 기판의 제 1 측에 상기 유전체를 성막함으로써 도포되는 것인, 이미지 감지 디바이스 제조 방법.
- 제1항에 있어서, 제 2 유전체층이 상기 제 1 유전체층 및 상기 복수의 트랜지스터들 위에 도포되고, 상기 금속간 유전체층은 상기 제 2 유전체층 위에 도포되는 것인, 이미지 감지 디바이스 제조 방법.
- 이미지 감지 디바이스를 제조하는 방법에 있어서,
기판의 제 1 측상에 이미지 센서를 제공하는 단계로서, 상기 이미지 센서는 감광성 영역, 플로팅 확산 영역, 및 상기 감광성 영역 및 상기 플로팅 확산 영역을 브릿징하는 센서 게이트를 포함하는 것인, 상기 이미지 센서 제공 단계;
상기 기판의 제 1 측에 제 1 유전체층을 도포하는 단계;
상기 제 1 유전체층의 적어도 일부에 반도체층을 도포하는 단계;
하나 이상의 이산(discrete) 디바이스 영역으로 상기 반도체층을 형성하는 단계로서, 상기 반도체층은 상기 센서 게이트의 대향하는 측부들 위에 배치되고 개구부에 의해 분리되는 제 1 부분 및 제 2 부분을 구비하는 것인, 상기 반도체층 형성 단계;
상기 반도체층 상에 복수의 제어 트랜지스터들을 제조하는 단계;
상기 복수의 제어 트랜지스터들 위에 배치된 제 2 유전체층을 형성하는 단계로서, 상기 제 2 유전체층은 상기 개구부 내로 연장하는 유전체 부분을 구비하는 것인, 상기 제 2 유전체층 형성 단계; 및
상기 제 1 유전체층, 상기 개구부, 및 상기 제 2 유전체층을 관통하여 적어도 두 개의 금속 상호접속부들을 제자리에서 형성하는 단계를 포함하고,
상기 적어도 두 개의 금속 상호접속부들은 상기 센서 게이트 및 상기 플로팅 확산 영역으로부터 위쪽으로 일직선으로 연장하여 상기 제 1 유전체층, 상기 유전체 부분 및 상기 제 2 유전체층을 관통하고,
상기 개구부는 상기 플로팅 확산 영역 및 상기 센서 게이트 양자 모두에 정렬되어 이들의 수직 위에 위치하고,
상기 복수의 제어 트랜지스터들은 상기 제 1 부분 상의 제 1 제어 트랜지스터 및 상기 제 2 부분 상의 제 2 제어 트랜지스터를 포함하고, 상기 제 1 제어 트랜지스터 및 상기 제 2 제어 트랜지스터는 상기 하나 이상의 이산 디바이스 영역 중 하나의 영역에 속하고 상기 개구부의 대향측 상에 배치되며,
상기 제 1 제어 트랜지스터 및 상기 제 2 제어 트랜지스터는 소스 및 드레인 영역을 공유하지 않는 것인, 이미지 감지 디바이스 제조 방법. - 디바이스에 있어서,
위에 이미지 센서가 배치되어 있는 기판으로서, 상기 이미지 센서는 감광성 영역, 플로팅 확산 영역, 및 상기 감광성 영역 및 상기 플로팅 확산 영역을 브릿징하는 전달 게이트를 포함하고, 상기 이미지 센서는 상기 기판의 제 1 측상에 배치되어 있는 것인, 상기 기판;
상기 기판의 제 1 측상에 배치된 제 1 유전체층;
상기 제 1 유전체층상에 배치되고, 상기 전달 게이트의 대향측 위에 배치되되 개구부에 의해 분리되어 있는 제1 부분 및 제2 부분을 구비하는 반도체층;
상기 반도체층 상에 배치된 복수의 트랜지스터들;
상기 복수의 트랜지스터들 중 적어도 하나의 트랜지스터 위에 배치되고, 상기 제 1 유전체층에 접촉하는 유전체 부분을 구비하는 제 2 유전체층; 및
상기 반도체층 위에 배치된 복수의 상호접속부들을 포함하고,
상기 복수의 상호접속부들 중 두 개 이상의 상호접속부들은 상기 전달 게이트 및 상기 플로팅 확산 영역으로부터 위쪽으로 일직선으로 연장하여 상기 제 1 유전체층, 상기 유전체 부분 및 상기 제 2 유전체층을 관통하고,
상기 개구부는 상기 플로팅 확산 영역 및 상기 전달 게이트 양자 모두에 정렬되어 이들의 수직 위에 위치하고,
상기 복수의 트랜지스터들은 상기 제 1 부분 상의 제 1 트랜지스터 및 상기 제 2 부분 상의 제 2 트랜지스터를 포함하고, 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터는 하나의 픽셀 영역에 속하고 상기 개구부의 대향측 상에 배치되며,
상기 제 1 트랜지스터 및 상기 제 2 트랜지스터는 소스 및 드레인 영역을 공유하지 않는 것인, 디바이스. - 방법에 있어서,
기판의 제 1 측에 이미지 센서를 형성하는 단계로서, 상기 이미지 센서는 감광성 영역, 플로팅 확산 영역, 및 상기 감광성 영역 및 상기 플로팅 확산 영역을 브릿징하는 전달 게이트를 구비하는 것인, 상기 이미지 센서 형성 단계;
상기 기판의 제 1 측 위에 제 1 유전체층을 형성하는 단계;
상기 제 1 유전체층 위에 반도체층을 형성하는 단계로서, 상기 반도체층은 이 반도체층을 관통하여 연장하는 개구부를 구비하고, 상기 반도체층은 상기 전달 게이트의 대향측 위에 배치되되 상기 개구부에 의해 분리되어 있는 제 1 부분 및 제 2 부분을 구비하는 것인, 상기 반도체층 형성 단계;
상기 반도체층 상에 복수의 트랜지스터들을 형성하는 단계;
상기 복수의 트랜지스터들 및 상기 반도체층 위에 제 2 유전체층을 형성하는 단계로서, 상기 제 2 유전체층은 상기 반도체층 내의 개구부를 관통하여 연장하는 부분을 구비하는 것인, 상기 제 2 유전체층 형성 단계; 및
상기 반도체층 위에 복수의 상호접속부들을 형성하는 단계를 포함하고,
상기 복수의 상호접속부들 중 적어도 두 개의 상호접속부들은 상기 제 1 유전체층, 상기 반도체층 내의 개구부를 관통하여 연장하는 상기 부분, 및 상기 제 2 유전체층을 관통하여 제자리에서 형성되며, 상기 적어도 두 개의 상호접속부들은 상기 전달 게이트 및 상기 플로팅 확산 영역으로부터 위쪽으로 일직선으로 연장하여 상기 제 1 유전체층, 상기 제 1 부분 및 상기 제 2 유전체층을 관통하고,
상기 개구부는 상기 플로팅 확산 영역 및 상기 전달 게이트 양자 모두에 정렬되어 이들의 수직 위에 위치하고,
상기 복수의 트랜지스터들은 상기 제 1 부분 상의 제 1 트랜지스터 및 상기 제 2 부분 상의 제 2 트랜지스터를 포함하고, 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터는 하나의 픽셀 영역에 속하고 상기 개구부의 대향측 상에 배치되며,
상기 제 1 트랜지스터 및 상기 제 2 트랜지스터는 소스 및 드레인 영역을 공유하지 않는 것인, 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/572,436 | 2012-08-10 | ||
| US13/572,436 US8669135B2 (en) | 2012-08-10 | 2012-08-10 | System and method for fabricating a 3D image sensor structure |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20150028930A Division KR20150039171A (ko) | 2012-08-10 | 2015-03-02 | 3ｄ 이미지 센서 구조를 제조하는 시스템 및 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160014751A KR20160014751A (ko) | 2016-02-11 |
| KR101721795B1 true KR101721795B1 (ko) | 2017-04-10 |
Family
ID=50050666
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130004839A KR20140020713A (ko) | 2012-08-10 | 2013-01-16 | 3ｄ 이미지 센서 구조를 제조하는 시스템 및 방법 |
| KR20150028930A KR20150039171A (ko) | 2012-08-10 | 2015-03-02 | 3ｄ 이미지 센서 구조를 제조하는 시스템 및 방법 |
| KR1020160007581A KR101721795B1 (ko) | 2012-08-10 | 2016-01-21 | 3ｄ 이미지 센서 구조를 제조하는 시스템 및 방법 |
Family Applications Before (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130004839A KR20140020713A (ko) | 2012-08-10 | 2013-01-16 | 3ｄ 이미지 센서 구조를 제조하는 시스템 및 방법 |
| KR20150028930A KR20150039171A (ko) | 2012-08-10 | 2015-03-02 | 3ｄ 이미지 센서 구조를 제조하는 시스템 및 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8669135B2 (ko) |
| KR (3) | KR20140020713A (ko) |
| CN (1) | CN103579264B (ko) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8890247B2 (en) * | 2012-10-15 | 2014-11-18 | International Business Machines Corporation | Extremely thin semiconductor-on-insulator with back gate contact |
| JP2014199898A (ja) * | 2013-03-11 | 2014-10-23 | ソニー株式会社 | 固体撮像素子および製造方法、並びに、電子機器 |
| US10420171B2 (en) | 2016-08-26 | 2019-09-17 | Qualcomm Incorporated | Semiconductor devices on two sides of an isolation layer |
| US10790321B2 (en) * | 2017-09-29 | 2020-09-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | CMOS image sensor having indented photodiode structure |
| WO2019130702A1 (ja) * | 2017-12-27 | 2019-07-04 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置 |
| CN110752226B (zh) * | 2018-07-24 | 2023-07-18 | 格科微电子（上海）有限公司 | 堆叠式图像传感器及其形成方法 |
| KR102500943B1 (ko) | 2018-08-24 | 2023-02-16 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| US11482556B2 (en) * | 2019-02-15 | 2022-10-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Low-noise image sensor having stacked semiconductor substrates |
| CN109904181B (zh) * | 2019-02-22 | 2022-09-02 | 上海集成电路研发中心有限公司 | 一种高填充因子的cmos成像传感器及其制作方法 |
| US20220123040A1 (en) * | 2019-03-07 | 2022-04-21 | Sony Semiconductor Solutions Corporation | Semiconductor device and imaging unit |
| JPWO2020262643A1 (ko) * | 2019-06-26 | 2020-12-30 | ||
| JP2021005654A (ja) * | 2019-06-26 | 2021-01-14 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置及び電子機器 |
| JP2021082803A (ja) * | 2019-11-18 | 2021-05-27 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子および撮像素子の製造方法 |
| CN112510059B (zh) * | 2021-02-01 | 2021-10-01 | 北京与光科技有限公司 | 光谱芯片的制备方法和光谱芯片 |
| WO2023248925A1 (ja) * | 2022-06-24 | 2023-12-28 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子及び電子機器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100825808B1 (ko) | 2007-02-26 | 2008-04-29 | 삼성전자주식회사 | 후면 조명 구조의 이미지 센서 및 그 이미지 센서 제조방법 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7812340B2 (en) | 2003-06-13 | 2010-10-12 | International Business Machines Corporation | Strained-silicon-on-insulator single-and double-gate MOSFET and method for forming the same |
| US7443005B2 (en) * | 2004-06-10 | 2008-10-28 | Tiawan Semiconductor Manufacturing Co., Ltd. | Lens structures suitable for use in image sensors and method for making the same |
| FR2888989B1 (fr) * | 2005-07-21 | 2008-06-06 | St Microelectronics Sa | Capteur d'images |
| US7416995B2 (en) * | 2005-11-12 | 2008-08-26 | Applied Materials, Inc. | Method for fabricating controlled stress silicon nitride films |
| FR2898430B1 (fr) * | 2006-03-13 | 2008-06-06 | Soitec Silicon On Insulator | Procede de realisation d'une structure comprenant au moins une couche mince en materiau amorphe obtenue par epitaxie sur un substrat support et structure obtenue suivant ledit procede |
| US7803690B2 (en) | 2006-06-23 | 2010-09-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Epitaxy silicon on insulator (ESOI) |
| JP4501965B2 (ja) * | 2006-10-16 | 2010-07-14 | ソニー株式会社 | 半導体装置の製造方法 |
| US8304805B2 (en) | 2009-01-09 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor diodes fabricated by aspect ratio trapping with coalesced films |
| JP5108369B2 (ja) * | 2007-05-07 | 2012-12-26 | 富士フイルム株式会社 | 撮像素子の製造方法及び撮像素子の駆動方法 |
| US8241970B2 (en) | 2008-08-25 | 2012-08-14 | International Business Machines Corporation | CMOS with channel P-FinFET and channel N-FinFET having different crystalline orientations and parallel fins |
| US7875948B2 (en) | 2008-10-21 | 2011-01-25 | Jaroslav Hynecek | Backside illuminated image sensor |
| EP2200077B1 (en) | 2008-12-22 | 2012-12-05 | Soitec | Method for bonding two substrates |
| JP5482025B2 (ja) * | 2009-08-28 | 2014-04-23 | ソニー株式会社 | 固体撮像装置とその製造方法、及び電子機器 |
| US20120255600A1 (en) | 2011-04-06 | 2012-10-11 | International Business Machines Corporation | Method of bonding and formation of back surface field (bsf) for multi-junction iii-v solar cells |
-
2012
- 2012-08-10 US US13/572,436 patent/US8669135B2/en active Active
-
2013
- 2013-01-16 KR KR1020130004839A patent/KR20140020713A/ko active Application Filing
- 2013-02-01 CN CN201310042268.7A patent/CN103579264B/zh active Active
-
2014
- 2014-01-24 US US14/163,060 patent/US9373657B2/en active Active
-
2015
- 2015-03-02 KR KR20150028930A patent/KR20150039171A/ko active Application Filing
-
2016
- 2016-01-21 KR KR1020160007581A patent/KR101721795B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100825808B1 (ko) | 2007-02-26 | 2008-04-29 | 삼성전자주식회사 | 후면 조명 구조의 이미지 센서 및 그 이미지 센서 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103579264B (zh) | 2016-09-21 |
| US8669135B2 (en) | 2014-03-11 |
| US20140138752A1 (en) | 2014-05-22 |
| KR20150039171A (ko) | 2015-04-09 |
| US9373657B2 (en) | 2016-06-21 |
| US20140042445A1 (en) | 2014-02-13 |
| CN103579264A (zh) | 2014-02-12 |
| KR20140020713A (ko) | 2014-02-19 |
| KR20160014751A (ko) | 2016-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101721795B1 (ko) | 3ｄ 이미지 센서 구조를 제조하는 시스템 및 방법 | |
| TWI675466B (zh) | 互補式金屬－氧化物－半導體影像感測器及影像感測器的形成方法 | |
| KR102288341B1 (ko) | 이미지 센서를 위한 딥 트렌치 격리 (dti) 구조체 상의 픽셀 디바이스 | |
| TWI416717B (zh) | 用於減少串擾之多層影像感測器像素結構 | |
| US7749831B2 (en) | Methods for fabricating solid state image sensor devices having non-planar transistors | |
| TWI469334B (zh) | 背照式互補式金氧半導體影像感測器 | |
| JP6440663B2 (ja) | グローバルシャッタースキームを有する背面照射（ｂｓｉ）イメージセンサー | |
| EP1883969B1 (en) | Isolation process and structure for cmos imagers | |
| US20060255372A1 (en) | Color pixels with anti-blooming isolation and method of formation | |
| TWI543345B (zh) | 具有接觸偽像素之影像感測器 | |
| WO2008133787A1 (en) | Image sensor with improved quantum efficiency of red pixels and corresponding fabrication method | |
| US20220216262A1 (en) | High density image sensor | |
| KR100997328B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR100997329B1 (ko) | 이미지센서 및 그 제조방법 | |
| JP4987749B2 (ja) | 固体撮像素子の製造方法 | |
| JP5534081B2 (ja) | 固体撮像素子の製造方法 | |
| CN112542475A (zh) | 像素传感器、用于形成其的方法及图像传感器 | |
| JP5316667B2 (ja) | 固体撮像素子の製造方法 | |
| JP5252100B2 (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20200312 Year of fee payment: 4 |