CN110752226B - 堆叠式图像传感器及其形成方法 - Google Patents

堆叠式图像传感器及其形成方法 Download PDF

Info

Publication number
CN110752226B
CN110752226B CN201810818017.6A CN201810818017A CN110752226B CN 110752226 B CN110752226 B CN 110752226B CN 201810818017 A CN201810818017 A CN 201810818017A CN 110752226 B CN110752226 B CN 110752226B
Authority
CN
China
Prior art keywords
wafer
forming
image sensor
transistor
pixel unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810818017.6A
Other languages
English (en)
Other versions
CN110752226A (zh
Inventor
赵立新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Galaxycore Shanghai Ltd Corp
Original Assignee
Galaxycore Shanghai Ltd Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Galaxycore Shanghai Ltd Corp filed Critical Galaxycore Shanghai Ltd Corp
Priority to CN201810818017.6A priority Critical patent/CN110752226B/zh
Publication of CN110752226A publication Critical patent/CN110752226A/zh
Application granted granted Critical
Publication of CN110752226B publication Critical patent/CN110752226B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469Assemblies, i.e. hybrid integration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14634Assemblies, i.e. Hybrid structures
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供一种堆叠式图像传感器及其形成方法,采用多片晶圆堆叠形成图像传感器,包括如下步骤:A.在第一晶圆上形成像素单元的感光二极管,并形成组成对应完整像素单元的部分晶体管;B.将第一晶圆与第二晶圆完成晶圆级键合;C.减薄第二晶圆;D.在与第一晶圆像素单元位置相对应的第二晶圆上,形成组成对应完整像素单元的剩余晶体管,其与第一晶圆对应像素单元的感光二极管、部分晶体管构成完整像素单元。本发明的堆叠式图像传感器及其形成方法,感光二极管和部分晶体管形成于第一晶圆上,其他晶体管形成于第二晶圆上,共同构成完整的像素单元,工艺选择性更加多样化,改善感光二极管的结构性能,提高信号传输速度,优化图像传感器整体性能。

Description

堆叠式图像传感器及其形成方法
技术领域
本发明涉及一种堆叠式图像传感器及其形成方法。
背景技术
目前,图像传感器已经广泛应用于静态数码相机、照相手机、数码摄像机、医疗用摄像装置(例如胃镜)、车用摄像装置等各类电子产品中。
传统的图像传感器制造过程中,一般在单一晶圆上形成完整像素单元的全部结构,例如感光二极管、转移晶体管、复位晶体管、源跟随晶体管、行选择晶体管等,由于各结构之间的彼此影响,制造过程中的工艺选择性受到限制,例如,很多高温工艺无法采用,感光二极管的结构性能无法保证,另外由于各晶体管设置于同一晶圆上,信号传输速度受到了限制,从而影响图像传感器的整体性能。
发明内容
本发明的目的在于提供一种堆叠式图像传感器及其形成方法,工艺选择性更加灵活,改善感光二极管的结构性能,提高信号传输速度,优化图像传感器的整体性能。
为了解决上述技术问题,本发明提供一种堆叠式图像传感器的形成方法,采用多片晶圆堆叠形成图像传感器,其中包括如下步骤:
A. 在第一晶圆上形成像素单元的感光二极管,并形成组成对应完整像素单元的部分晶体管;
B. 将第一晶圆与第二晶圆完成晶圆级键合;
C.减薄第二晶圆;
D.在与第一晶圆像素单元位置相对应的第二晶圆上,形成组成对应完整像素单元的剩余晶体管,其与第一晶圆对应像素单元的感光二极管、部分晶体管构成完整像素单元。
在两片晶圆之间各像素单元内实现电学连接的通孔是于第二晶圆减薄之后刻蚀形成的。
在晶圆级键合前,于第二晶圆上形成一定结构,并于结构中填充材质;在晶圆级键合后,减薄第二晶圆过程中,通过所述填充材质做为阻挡层,提高减薄的均匀度。
在减薄第二晶圆后,第二晶圆刻蚀工艺的至少一层光刻对准于第一晶圆的光学特征图像;以达到提高两片晶圆对准精度的目的。
在第一晶圆形成转移晶体管多晶硅栅极后,再做一层多晶硅结构,以改善上下两层晶圆键合后的连通性。
第二晶圆形成的剩余晶体管中,至少一个晶体管采用绝缘层上的鳍形晶体管结构,提高晶体管的性能。
在第二晶圆的鳍形晶体管有源区形成过程中,第一次刻蚀形成鳍形晶体管的沟道区结构;第二次刻蚀出源极、漏极结构;通过两次刻蚀提高沟道区图形的完美性。
在所述有源区形成后,采用湿法方式去除所述填充材质;所述填充材质为氧化硅,氮化硅或氮氧化硅。
在第二晶圆的多晶硅沉积之前,鳍形晶体管的沟道区结构的顶部绝缘层的厚度高于侧壁绝缘层的厚度30%以上,以减少在多晶硅栅极刻蚀时鳍形晶体管的沟道区结构顶部硅材质的损伤。
在第一晶圆的第二层多晶硅与像素单元的衬底连接是通过多晶硅埋层接触孔实现的。
在第一晶圆的第二层多晶硅与像素单元的转移晶体管的多晶硅栅极连接是通过多晶硅埋层接触孔实现的。
本发明的另一方面提供一种堆叠式图像传感器,包括:第一晶圆,其中,第一晶圆包括:隔离像素单元的隔离沟槽结构,在隔离沟槽结构中填充多晶硅进行隔离;第一晶圆还包括:衬底结构、感光二极管、浮置扩散区、转移晶体管,以及位于转移晶体管多晶硅栅极上的第二层多晶硅结构,通过所述第二层多晶硅结构与衬底连接,与浮置扩散区连接,与转移晶体管多晶硅栅极连接;所述堆叠式图像传感器还包括:第二晶圆,所述第二晶圆包括:源跟随晶体管、复位晶体管、选择晶体管,所述些晶体管为绝缘层上的鳍形晶体管结构,所述些晶体管与第一晶圆对应像素单元的感光二极管、转移晶体管构成完整像素单元。
优选的,所述源跟随晶体管为多叉指结构。
优选的,所述第二晶圆于感光区域之外,模拟电路模块、数字电路模块的至少部分晶体管为绝缘层上的鳍形晶体管结构。
本发明的堆叠式图像传感器及其形成方法,感光二极管和部分晶体管形成于第一晶圆上,其他晶体管形成于第二晶圆上,共同构成完整的像素单元,于是,制造过程中的工艺选择性更加多样化,可有效改善感光二极管的结构性能,提高信号传输速度,优化图像传感器的整体性能。
附图说明
图1为本发明的堆叠式图像传感器的形成方法的流程图;
图2-图8为本发明的堆叠式图像传感器的形成方法的过程示意图。
具体实施方式
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施的限制。
其次,本发明利用示意图进行详细描述,在详述本发明实施例时,为便于说明,所述示意图只是实例,其在此不应限制本发明保护的范围。
为使本发明的上述目的、特征和优点能够更为明显易懂,以下结合附图对本发明进行详细描述。
如图1所示,本发明提供一种堆叠式图像传感器的形成方法,采用多片晶圆堆叠形成图像传感器,其中包括如下步骤:
A. 在第一晶圆上形成像素单元的感光二极管,并形成组成对应完整像素单元的部分晶体管;
B.将第一晶圆与第二晶圆完成晶圆级键合;
C.减薄第二晶圆;
D.在与第一晶圆像素单元位置相对应的第二晶圆上,形成组成对应完整像素单元的剩余晶体管,其与第一晶圆对应像素单元的感光二极管、部分晶体管构成完整像素单元。
以下结合附图2-图8,对本发明的堆叠式图像传感器的形成方法进行详细描述。
如图2所示,提供第一晶圆100,在第一晶圆100上形成像素单元的感光二极管101,相邻的感光二极管101之间由隔离沟槽结构,例如深沟槽102进行隔离,深沟槽102中填充有导电材质,例如多晶硅。此外,在第一晶圆100上形成组成对应完整像素单元的部分晶体管,例如转移晶体管103。
如图3所示,在第一晶圆100形成转移晶体管103的多晶硅栅极后,再做一层多晶硅结构105,用于在后续晶圆键合过程中,改善上下两层晶圆键合后的连通性。该第二层多晶硅105位于绝缘层104中。第二层多晶硅105与像素单元的衬底连接是通过多晶硅埋层接触孔实现的;第二层多晶硅105与像素单元的转移晶体管103的多晶硅栅极连接是通过多晶硅埋层接触孔实现的。
如图4所示,提供第二晶圆200,于第二晶圆200上形成一定结构201,并于结构201中填充材质202,例如氧化硅,氮化硅或氮氧化硅,然后在第二晶圆200上形成绝缘层203。
如图5所示,将第一晶圆100与第二晶圆200完成晶圆级键合。
如图6所示,减薄第二晶圆200至0.2微米左右。在减薄第二晶圆200过程中,通过填充材质202做为阻挡层,提高减薄的均匀度。
如图7所示,在第二晶圆200上,与第一晶圆100像素单元位置相对应的,形成组成对应完整像素单元的剩余晶体管208,例如复位晶体管,源跟随晶体管,行选择晶体管,其与第一晶圆100对应像素单元的感光二极管101、转移晶体管103构成完整像素单元。
第二晶圆200形成的剩余晶体管208中,至少一个晶体管208采用绝缘层上的鳍形晶体管结构,提高晶体管的性能。具体的,在第二晶圆200的鳍形晶体管208有源区形成过程中,第一次刻蚀形成鳍形晶体管208的沟道区结构204;第二次刻蚀出源极、漏极结构;通过两次刻蚀提高沟道区图形的完美性。随后,在鳍形晶体管208的沟道区结构204上形成绝缘层(未示出),在绝缘层上沉积多晶硅并刻蚀形成多晶硅栅极205,优选的,沟道区结构204的顶部绝缘层的厚度高于侧壁绝缘层的厚度30%以上,以减少在多晶硅栅极205刻蚀时鳍形晶体管208的沟道区结构204顶部硅材质的损伤。最后,在有源区形成后,采用湿法方式去除填充材质202。
如图8所示,有源区形成后,沉积形成绝缘层207,刻蚀绝缘层207、203、104,形成通孔206,并于通孔206中填充导电材质,以便在两片晶圆100、200之间各像素单元内实现电学连接。
优选的,在减薄第二晶圆200后,第二晶圆200刻蚀工艺的至少一层光刻对准于第一晶圆100的光学特征图像;以达到提高两片晶圆100、200对准精度的目的。
此外,本发明的堆叠式图像传感器的形成方法还包括:在减薄第二晶圆200之后,在第二晶圆200上形成逻辑处理晶体管(未示出)。并且,在第二晶圆200上的所有晶体管形成之后,将第二晶圆200与第三晶圆(未示出)完成晶圆级键合;减薄第一晶圆100,并在第一晶圆100上形成彩色滤光层、微透镜层(未示出)等结构,从而形成完整的堆叠式图像传感器。
本发明的另一方面提供一种堆叠式图像传感器,如图8所示,该堆叠式图像传感器包括:第一晶圆100,其中,第一晶圆100包括:隔离像素单元的隔离沟槽结构102,在隔离沟槽结构102中填充多晶硅进行隔离;第一晶圆100还包括:衬底结构、感光二极管101、浮置扩散区106、转移晶体管103,以及位于转移晶体管103多晶硅栅极上的第二层多晶硅结构105,通过所述第二层多晶硅结构105与衬底连接,与浮置扩散区106连接,与转移晶体管103多晶硅栅极连接;所述堆叠式图像传感器还包括:第二晶圆200,所述第二晶圆200包括:源跟随晶体管、复位晶体管、选择晶体管,所述些晶体管为绝缘层上的鳍形晶体管结构208,所述些晶体管与第一晶圆100对应像素单元的感光二极管101、转移晶体管103构成完整像素单元。
优选的,所述源跟随晶体管为多叉指结构。
优选的,所述第二晶圆200于感光区域之外,模拟电路模块、数字电路模块的至少部分晶体管为绝缘层上的鳍形晶体管结构。
综上所述,本发明的堆叠式图像传感器及其形成方法,感光二极管和部分晶体管形成于第一晶圆上,其他晶体管形成于第二晶圆上,共同构成完整的像素单元,于是,制造过程中的工艺选择性更加多样化,可有效改善感光二极管的结构性能,提高信号传输速度,优化图像传感器的整体性能。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。

Claims (13)

1.一种堆叠式图像传感器的形成方法,其特征在于,采用多片晶圆堆叠形成图像传感器,其中包括如下步骤:
A.在第一晶圆上形成像素单元的感光二极管,并形成组成对应完整像素单元的部分晶体管;
B.将第一晶圆与第二晶圆完成晶圆级键合;
C.减薄第二晶圆;
D.在与第一晶圆像素单元位置相对应的第二晶圆上,形成组成对应完整像素单元的剩余晶体管,其与第一晶圆对应像素单元的感光二极管、部分晶体管构成完整像素单元;
第二晶圆形成的剩余晶体管中,至少一个晶体管采用绝缘层上的鳍形晶体管结构,提高晶体管的性能。
2.根据权利要求1所述的堆叠式图像传感器的形成方法,其特征在于,
在两片晶圆之间各像素单元内实现电学连接的通孔是于第二晶圆减薄之后刻蚀形成的。
3.根据权利要求1所述的堆叠式图像传感器的形成方法,其特征在于,
在晶圆级键合前,于第二晶圆上形成用于材质填充的结构,并填充材质;在晶圆级键合后,减薄第二晶圆过程中,通过所述填充材质做为阻挡层,提高减薄的均匀度。
4.根据权利要求1所述的堆叠式图像传感器的形成方法,其特征在于,
在减薄第二晶圆后,第二晶圆刻蚀工艺的至少一层光刻对准于第一晶圆的光学特征图像;以达到提高两片晶圆对准精度的目的。
5.根据权利要求1所述的堆叠式图像传感器的形成方法,其特征在于,
在第一晶圆形成转移晶体管多晶硅栅极后,再做一层多晶硅结构,以改善上下两层晶圆键合后的连通性。
6.根据权利要求3所述的堆叠式图像传感器的形成方法,其特征在于,
在第二晶圆的鳍形晶体管有源区形成过程中,第一次刻蚀形成鳍形晶体管的沟道区结构;第二次刻蚀出源极、漏极结构;通过两次刻蚀提高沟道区图形的完美性。
7.根据权利要求6所述的堆叠式图像传感器的形成方法,其特征在于,
在所述有源区形成后,采用湿法方式去除所述填充材质;所述填充材质为氧化硅,氮化硅或氮氧化硅。
8.根据权利要求1所述的堆叠式图像传感器的形成方法,其特征在于,
在第二晶圆的多晶硅沉积之前,鳍形晶体管的沟道区结构的顶部绝缘层的厚度高于侧壁绝缘层的厚度30%以上,以减少在多晶硅栅极刻蚀时鳍形晶体管的沟道区结构顶部硅材质的损伤。
9.根据权利要求5所述的堆叠式图像传感器的形成方法,其特征在于,
在第一晶圆的第二层多晶硅与像素单元的衬底连接是通过多晶硅埋层接触孔实现的。
10.根据权利要求5所述的堆叠式图像传感器的形成方法,其特征在于,
在第一晶圆的第二层多晶硅与像素单元的转移晶体管的多晶硅栅极连接是通过多晶硅埋层接触孔实现的。
11.一种堆叠式图像传感器,其特征在于,包括:
第一晶圆,其中,第一晶圆包括:隔离像素单元的隔离沟槽结构,在隔离沟槽结构中填充多晶硅进行隔离;
第一晶圆还包括:衬底结构、感光二极管、浮置扩散区、转移晶体管,以及位于转移晶体管多晶硅栅极上的第二层多晶硅结构,通过所述第二层多晶硅结构与衬底连接,与浮置扩散区连接,与转移晶体管多晶硅栅极连接;
所述堆叠式图像传感器还包括:
第二晶圆,所述第二晶圆包括:源跟随晶体管、复位晶体管、选择晶体管,这些晶体管为绝缘层上的鳍形晶体管结构,这些晶体管与第一晶圆对应像素单元的感光二极管、转移晶体管构成完整像素单元。
12.根据权利要求11所述的堆叠式图像传感器,其特征在于,所述源跟随晶体管为多叉指结构。
13.根据权利要求11所述的堆叠式图像传感器,其特征在于,所述第二晶圆于感光区域之外,模拟电路模块、数字电路模块的至少部分晶体管为绝缘层上的鳍形晶体管结构。
CN201810818017.6A 2018-07-24 2018-07-24 堆叠式图像传感器及其形成方法 Active CN110752226B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810818017.6A CN110752226B (zh) 2018-07-24 2018-07-24 堆叠式图像传感器及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810818017.6A CN110752226B (zh) 2018-07-24 2018-07-24 堆叠式图像传感器及其形成方法

Publications (2)

Publication Number Publication Date
CN110752226A CN110752226A (zh) 2020-02-04
CN110752226B true CN110752226B (zh) 2023-07-18

Family

ID=69275257

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810818017.6A Active CN110752226B (zh) 2018-07-24 2018-07-24 堆叠式图像传感器及其形成方法

Country Status (1)

Country Link
CN (1) CN110752226B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112201596A (zh) * 2020-10-09 2021-01-08 上海果纳半导体技术有限公司 晶圆缺陷检测设备
CN114222081A (zh) * 2021-12-15 2022-03-22 上海韦尔半导体股份有限公司 一种低噪声图像传感器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1881603A (zh) * 2005-06-17 2006-12-20 美格纳半导体有限会社 互补金属氧化物半导体图像感测器以及其制造方法
CN103579264A (zh) * 2012-08-10 2014-02-12 台湾积体电路制造股份有限公司 用于制造3d图像传感器结构的系统和方法
CN103928486A (zh) * 2014-05-08 2014-07-16 格科微电子(上海)有限公司 图像传感器及其形成方法
CN108269814A (zh) * 2012-08-09 2018-07-10 台湾积体电路制造股份有限公司 具有堆叠结构的cmos图像传感器芯片及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1881603A (zh) * 2005-06-17 2006-12-20 美格纳半导体有限会社 互补金属氧化物半导体图像感测器以及其制造方法
CN108269814A (zh) * 2012-08-09 2018-07-10 台湾积体电路制造股份有限公司 具有堆叠结构的cmos图像传感器芯片及其形成方法
CN103579264A (zh) * 2012-08-10 2014-02-12 台湾积体电路制造股份有限公司 用于制造3d图像传感器结构的系统和方法
CN103928486A (zh) * 2014-05-08 2014-07-16 格科微电子(上海)有限公司 图像传感器及其形成方法

Also Published As

Publication number Publication date
CN110752226A (zh) 2020-02-04

Similar Documents

Publication Publication Date Title
US10276618B2 (en) Extra doped region for back-side deep trench isolation
US9564463B2 (en) Methods of fabricating image sensors having deep trenches including negative charge material
US7233037B2 (en) Solid state imaging device and method of manufacturing the same
KR102414038B1 (ko) 수직 전송 게이트를 갖는 이미지 센서 및 그 제조방법
KR102471593B1 (ko) 수직 전송 게이트를 갖는 이미지 센서 및 그 제조방법
US11600644B2 (en) Photo diode with dual backside deep trench isolation depth
CN107221539B (zh) 图像传感器及制造其的方法
US10998358B2 (en) Image sensor including dummy isolation structure
US10043838B2 (en) Image sensor
TW202005068A (zh) 像素感測器、其形成方法及影像感測器
CN104701334A (zh) 采用深沟槽隔离的堆叠图像传感器的制作方法
KR20170115719A (ko) 이미지 센서 및 그 제조방법
KR20200126477A (ko) 이미지 센서
CN110752226B (zh) 堆叠式图像传感器及其形成方法
US7241671B2 (en) CMOS image sensor and method for fabricating the same
US10497736B2 (en) Backside illuminated image sensor
KR20180085521A (ko) 이미지 센서 및 그 제조방법
US10847564B1 (en) Charge release layer to remove charge carriers from dielectric grid structures in image sensors
CN110459554B (zh) 降低cis单元像素面积的结构及方法
US7432125B2 (en) CMOS image sensor and manufacturing method thereof
CN117038689B (zh) 具有垂直沟道区的cmos图像传感器及形成方法
US8003505B2 (en) Image sensor and method of fabricating the same
CN104282697B (zh) 图像传感器的形成方法
CN112331686A (zh) Cmos图像传感器的像素结构及像素结构的形成方法
KR20100012506A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant