CN110459554B - 降低cis单元像素面积的结构及方法 - Google Patents
降低cis单元像素面积的结构及方法 Download PDFInfo
- Publication number
- CN110459554B CN110459554B CN201910809067.2A CN201910809067A CN110459554B CN 110459554 B CN110459554 B CN 110459554B CN 201910809067 A CN201910809067 A CN 201910809067A CN 110459554 B CN110459554 B CN 110459554B
- Authority
- CN
- China
- Prior art keywords
- tube
- oxide layer
- silicon layer
- layer
- tracker
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 239000010410 layer Substances 0.000 claims abstract description 253
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 137
- 239000010703 silicon Substances 0.000 claims abstract description 137
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 136
- 230000005540 biological transmission Effects 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 239000011229 interlayer Substances 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 12
- 238000005516 engineering process Methods 0.000 claims abstract description 10
- 238000002955 isolation Methods 0.000 claims description 53
- 230000008569 process Effects 0.000 claims description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 238000012546 transfer Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 10
- 238000011161 development Methods 0.000 claims description 6
- 238000004528 spin coating Methods 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
- H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明公开了一种降低CIS单元像素面积的结构及方法，包括：SOI衬底，其包括体硅层、埋氧层和表面硅层；复位管、源极跟踪器和行选择管，均位于SOI衬底的表面硅层上方且处于同一平面内；传输管，其顶部与SOI衬底的表面硅层齐平，底部位于SOI衬底的埋氧层中；光电二极管，位于SOI衬底中的体硅层中，所述复位管、源极跟踪器和行选择管在竖直方向上位于光电二极管的正上方；金属层，与复位管、源极跟踪器、行选择管和传输管通过位于层间介质层中的接触孔进行电连接。本发明利用SOI硅片结构的特性及BSI技术，将CIS中的复位管Reset、源极跟踪器SF、行选择器RS垂直设于光电二极管PD的正上方，降低CIS像素单元的面积，减小CIS芯片的最终尺寸。
Description
技术领域
本发明涉及微电子及半导体集成电路制造领域，具体属于一种降低CIS单元像素面积的结构及方法。
背景技术
在上世纪60年代末期，美国贝尔实验室提出固态成像器件的概念，固态图像传感器便得到了迅速发展，成为传感技术中的一个重要分支，它是个人计算机多媒体不可缺少的外设，也是监控设备中的核心器件，其核心是一个将光学图像转化为电子信号的半导体器件。
近年来，由于集成电路设计技术和工艺水平的提高，CIS(CMOS Image Sensor，即互补金属氧化物半导体图像传感器))器件因其固有的诸如元内放大、列并行结构，集成度高、采用单电源和低电压供电、成本低和技术门槛低等特点得到更广泛地应用。并且，低成本、单芯片、功耗低和设计简单等优点使CIS器件在保安监视系统、可视电话、可拍照手机、玩具、汽车和医疗电子等低端像素产品领域中大受欢迎。
典型的CIS单元像素的结构主要包括光电二极管(Photo Diode，简称PD)、传输管(Transmission Gate，简称TG)、复位管(Reset，简称Re)、源极跟踪器(Source Follower，简称SF)、行选择管(Row Select，简称RS)，如图1、图2所示，其中光电二极管PD与传输管TG、复位管Reset、源极跟踪器SF、行选择管RS四个控制器件采用平面放置，处于同一平面内，且分别占据一定的面积，这种器件结构的布局方式导致芯片的面积较大。
目前，通常采用共享像素区器件的方法减少CIS器件中的器件个数，如图3所示，四个光电二极管PD和四个传输管TG共享一组复位管、源极跟踪器和行选择管，这样可以减少三组的复位管、源极跟踪器和行选择管，虽然可以减少器件数量，但是CIS单元像素所占面积大的问题却没有得到改善。
发明内容
本发明要解决的技术问题是提供一种降低CIS单元像素面积的结构及方法，可以解决现有CIS单元像素中器件布局占用面积大的问题。
为解决上述技术问题，本发明提供的降低CIS单元像素面积的结构，包括：
SOI衬底，其包括体硅层、埋氧层和表面硅层；
复位管、源极跟踪器和行选择管，均位于所述SOI衬底的表面硅层上方且处于同一平面内；
传输管，其顶部与所述SOI衬底的表面硅层齐平，底部位于所述SOI衬底的埋氧层中；
光电二极管，位于所述SOI衬底中的体硅层中，所述复位管、所述源极跟踪器和所述行选择管在竖直方向上位于所述光电二极管的正上方；
金属层，与所述复位管、所述源极跟踪器、所述行选择管和所述传输管通过位于层间介质层中的接触孔进行电连接。
其中，所述复位管、所述源极跟踪器、所述行选择器和所述传输管均包括栅极和栅氧化层，所述复位管的栅氧化层位于所述复位管的栅极和所述表面硅层之间，所述源极跟踪器的栅氧化层位于所述源极跟踪器的栅极和所述表面硅层之间，所述行选择器的栅氧化层位于所述行选择器的栅极和所述表面硅层之间，所述传输管的栅氧化层位于所述传输管的栅极和所述体硅层之间。
进一步的，所述传输管的栅极和所述复位管、所述源极跟踪器和所述行选择器处于同一层间介质层中。
进一步的，所述传输管的栅氧化层的宽度大于或等于所述传输管的栅极的宽度，所述复位管的栅氧化层与栅极宽度一致，所述源极跟踪器的栅氧化层与栅极宽度一致，所述行选择器的栅氧化层与栅极宽度一致。
进一步的，所述表面硅层中形成有浅沟槽隔离，所述浅沟槽隔离的底部与所述SOI衬底的埋氧层接触。
较佳的，所述复位管在浅沟槽隔离的上方且位于两个浅沟槽隔离之间，所述行选择器在浅沟槽隔离的上方且位于两个浅沟槽隔离之间，所述源极跟踪器的下方一侧为所述传输管，另一侧为浅沟槽隔离。
此外，本发明还提供降低CIS单元像素面积的方法，包括如下步骤：
步骤1，提供SOI衬底，所述SOI衬底包括体硅层、埋氧层和表面硅层；
步骤2，在所述SOI衬底的表面硅层中形成浅沟槽隔离；
步骤3，选择性刻蚀去除传输管形成区域的表面硅层和埋氧层至露出体硅层，以打开工艺窗口；
步骤4，在传输管形成区域的工艺窗口的体硅层上、复位管形成区域的表面硅层上、源极跟踪器形成区域的表面硅层上以及行选择器形成区域的表面硅层上分别形成各器件的栅氧化层；
步骤5，在各栅氧化层上分别形成各器件的栅极；
步骤6，淀积层间介质层，进行接触孔工艺和金属层形成工艺，完成传输管、复位管、源极跟踪器和行选择管与金属层的电连接；
步骤7，利用背照式技术，先进行硅片背面减薄工艺，然后在体硅层形成光电二极管，且该光电二极管在竖直方向上位于所述复位管、源极跟踪器和行选择管的正下方。
其中，在步骤2中，在表面硅层中形成三个浅沟槽隔离，且所述浅沟槽隔离刻蚀停在SOI衬底的埋氧层上。
其中，在步骤3中，所述工艺窗口位于最外侧的浅沟槽隔离远离其余浅沟槽隔离的一侧。
其中，步骤4的具体步骤如下：
步骤S41，在硅片表面淀积一氧化层；
步骤S42，在所述氧化层的表面旋涂光刻胶；
步骤S43，进行曝光显影，将所述复位管、所述源极跟踪器、所述行选择管和所述传输管形成区域之外的氧化层暴露；
步骤S44，刻蚀去除硅片表面暴露出的所述氧化层至露出所述表面硅层；
步骤S45，去除光刻胶，剩余的氧化层分别形成各器件的栅氧化层。
其中，所述复位管的栅氧化层位于左侧浅沟槽隔离和中间浅沟槽隔离之间的表面硅层的上方，所述行选择器的栅氧化层位于中间浅沟槽隔离和右侧浅沟槽隔离之间的表面硅层的上方，所述源极跟踪器的栅氧化层位于右侧浅沟槽隔离和所述传输管工艺窗口之间的表面硅层的上方，所述传输管的栅氧化层位于所述传输管工艺窗口露出的体硅层的上方。
其中，步骤5的具体步骤如下：
步骤S51，在硅片表面淀积多晶硅；
步骤S52，在所述多晶硅的表面旋涂光刻胶；
步骤S53，进行曝光显影，将所述复位管的栅氧化层、所述源极跟踪器的栅氧化层、所述行选择管的栅氧化层和所述传输管的栅氧化层所在区域之外的多晶硅暴露；
步骤S54，刻蚀去除硅片表面暴露出的所述多晶硅至露出所述表面硅层；
步骤S55，去除光刻胶，剩余的多晶硅分别形成各器件的栅极。
其中，步骤7的具体步骤如下：
步骤S71，进行硅片背面减薄工艺；
步骤S72，对竖直方向上位于所述复位管、所述源极跟踪器和所述行选择管正下方的所述SOI衬底的体硅层进行离子注入，形成光电二极管。
与现有技术相比，本发明利用SOI(Silicon On Insulator，即绝缘衬底上的硅)硅片结构的特性，将复位管Reset、源极跟踪器SF、行选择器RS形成在同一平面上，而CIS芯片中的传输管TG与前述三个控制器件在不同平面上，同时结合BSI(Back-Side Illuminated，即背照式)技术将CIS中的控制器件(复位管Reset、源极跟踪器SF、行选择器RS)垂直设于光电二极管PD(即Photo Diode)的正上方，同时通过SOI硅片结构中的埋氧层隔绝光电二极管和复位管Reset、源极跟踪器SF、行选择器RS三个控制器件，从而改变了CIS单元像素的器件布局方式，降低CIS像素单元的面积，从而减小CIS芯片的最终尺寸或者增加CIS芯片的像素数量。
附图说明
图1为现有的CIS单元像素的原理图；
图2为现有的CIS单元像素的器件布局示意图；
图3为现有的多个单元像素共享像素区器件的示意图；
图4为本发明中降低CIS单元像素面积的结构的器件示意图；
图5A至图5G为本发明中降低CIS单元像素面积的各步骤的器件结构示意图；
图6为本发明的降低CIS单元像素面积的方法的流程图。
具体实施方式
目前，典型的CIS单元像素的结构中，光电二极管PD与传输管TG、复位管Reset、源极跟踪器SF、行选择管RS四个控制器件采用平面放置，处于同一平面内且分别占据一定的面积，导致芯片的面积较大。
下面结合附图通过特定的具体实施例说明本发明的实施方式，本领域技术人员可以由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。在以下描述中阐述了具体细节以便于充分理解本发明，但是本发明亦可通过其它不同的具体实施例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，本领域技术人员在不背离本发明的精神下可以进行各种类似推广和替换。
实施例一
在本实施例中，降低CIS单元像素面积的结构，如图4所示，包括：
SOI衬底，其包括体硅层100、埋氧层110和表面硅层120；
复位管Re、源极跟踪器SF和行选择管RS，均位于所述SOI衬底的表面硅层120上方且处于同一平面内；
传输管TG，其顶部与所述SOI衬底的表面硅层120齐平，底部位于所述SOI衬底的埋氧层110中；
光电二极管PD，位于所述SOI衬底中的体硅层100中，所述复位管Re、所述源极跟踪器SF和所述行选择管RS在竖直方向上位于所述光电二极管PD的正上方；
金属层170，与所述复位管Re、所述源极跟踪器SF、所述行选择管RS和所述传输管TG通过位于层间介质层160中的接触孔进行电连接。
形成上述降低CIS单元像素面积的结构的方法，如图6所示，包括如下步骤：
步骤1，提供SOI衬底，如图5A所示，所述SOI衬底包括体硅层100、埋氧层110和表面硅层120，所述埋氧层110形成于所述体硅层100的表面，所述表面硅层120形成于所述埋氧层110的表面。
步骤2，在所述SOI衬底的表面硅层120中形成浅沟槽隔离130。
具体地，在表面硅层120中形成三个浅沟槽隔离130，且所述浅沟槽隔离130刻蚀停在SOI衬底的埋氧层110上，如图5A所示。
步骤3，选择性刻蚀去除传输管TG形成区域的表面硅层120和埋氧层110至露出体硅层100，以打开工艺窗口。
如图5B所示，形成传输管TG的工艺窗口位于最外侧的浅沟槽隔离130远离其余浅沟槽隔离的一侧。
步骤4，在传输管TG形成区域的工艺窗口的体硅层100上、复位管Re形成区域的表面硅层120上、源极跟踪器SF形成区域的表面硅层120上以及行选择器RS形成区域的表面硅层120上分别形成各器件的栅氧化层140，如图5C所示。
步骤5，在各栅氧化层140上分别形成各器件的栅极150，如图5D所示。
步骤6，淀积层间介质层160，进行接触孔工艺和金属层170形成工艺，完成传输管TG、复位管Re、源极跟踪器SF和行选择管RS与金属层170的电连接，如图5E所示。
步骤7，利用背照式BSI技术，先进行硅片背面减薄工艺，然后在体硅层100形成光电二极管180，且该光电二极管180在竖直方向上位于所述复位管Re、源极跟踪器SF和行选择管RS的正下方。
与现有技术相比，本发明利用SOI(Silicon On Insulator，即绝缘衬底上的硅)硅片结构的特性，将复位管Reset、源极跟踪器SF、行选择器RS形成在同一平面上，CIS芯片中的传输管TG与前述三个控制器件形成在不同平面上，结合BSI(Back-Side Illuminated，即背照式)技术先进行硅片背面减薄再进行离子注入形成光电二极管，使CIS中的控制器件(复位管Reset、源极跟踪器SF、行选择器RS)垂直设于光电二极管PD(即Photo Diode)的正上方，改变了CIS单元像素的器件布局方式，同时SOI硅片结构中的埋氧层则隔绝光电二极管PD和复位管Reset、源极跟踪器SF、行选择器RS三个控制器件，这样改变了现有结构中传输管TG、复位管Re、源极跟踪器SF和行选择器RS四个控制器件与光电二极管PD处于同一平面的布局，使得光电二极管PD和复位管Re、源极跟踪器SF、行选择器RS三个控制器件占用相同的面积，从而降低CIS像素单元的面积，减小CIS芯片的最终尺寸或者增加CIS芯片的像素数量。
实施例二
在实施例一的基础上，本实施例降低CIS单元像素面积的结构的方法，包括如下步骤：
步骤1，提供SOI衬底，如图5A所示，所述SOI衬底包括体硅层100、埋氧层110和表面硅层120，所述埋氧层110形成于所述体硅层100的表面，所述表面硅层120形成于所述埋氧层110的表面。
步骤2，在所述SOI衬底的表面硅层120中形成浅沟槽隔离130。具体地，在表面硅层120中形成三个浅沟槽隔离130，且所述浅沟槽隔离130刻蚀停在SOI衬底的埋氧层110上，如图5A所示。
步骤3，选择性刻蚀去除传输管TG形成区域的表面硅层120和埋氧层110至露出体硅层100，以打开工艺窗口。如图5B所示，形成传输管TG的工艺窗口位于最外侧的浅沟槽隔离130远离其余浅沟槽隔离的一侧。
步骤4，在传输管TG形成区域的工艺窗口的体硅层100上、复位管Re形成区域的表面硅层120上、源极跟踪器SF形成区域的表面硅层120上以及行选择器RS形成区域的表面硅层120上分别形成各器件的栅氧化层140，如图5C所示。
具体地，步骤4的具体步骤如下：
步骤S41，在硅片表面淀积一氧化层；
步骤S42，在所述氧化层的表面旋涂光刻胶；
步骤S43，进行曝光显影，将所述复位管Re、所述源极跟踪器SF、所述行选择管RS和所述传输管TG形成区域之外的氧化层暴露；
步骤S44，刻蚀去除硅片表面暴露出的所述氧化层至露出所述表面硅层；
步骤S45，去除光刻胶，剩余的氧化层分别形成各器件的栅氧化层140。
其中，如图5C所示，所述复位管Re的栅氧化层140位于左侧浅沟槽隔离130和中间浅沟槽隔离130之间的表面硅层120的上方，所述行选择器RS的栅氧化层140位于中间浅沟槽隔离130和右侧浅沟槽隔离130之间的表面硅层120的上方，所述源极跟踪器SF的栅氧化层140位于右侧浅沟槽隔离130和所述传输管TG工艺窗口之间的表面硅层120的上方，所述传输管TG的栅氧化层140位于所述传输管TG工艺窗口露出的体硅层100的上方。
步骤5，在各栅氧化层140上分别形成各器件的栅极150，如图5D所示。
具体地，步骤5的具体步骤如下：
步骤S51，在硅片表面淀积多晶硅；
步骤S52，在所述多晶硅的表面旋涂光刻胶；
步骤S53，进行曝光显影，将所述复位管的栅氧化层、所述源极跟踪器的栅氧化层、所述行选择管的栅氧化层和所述传输管的栅氧化层所在区域之外的多晶硅暴露；
步骤S54，刻蚀去除硅片表面暴露出的所述多晶硅至露出所述表面硅层；
步骤S55，去除光刻胶，剩余的多晶硅分别形成各器件的栅极。
步骤6，淀积层间介质层160，进行接触孔工艺和金属层170形成工艺，完成传输管TG、复位管Re、源极跟踪器SF和行选择管RS与金属层170的电连接，如图5E所示。
步骤7，利用背照式BSI技术，先进行硅片背面减薄工艺，然后在体硅层100形成光电二极管180，且该光电二极管180在竖直方向上位于所述复位管Re、源极跟踪器SF和行选择管RS的正下方。
具体地，步骤7的具体步骤如下：
步骤S71，进行硅片背面减薄(thinning wafer)工艺，如图5F所示；
步骤S72，对竖直方向上位于所述复位管Re、所述源极跟踪器SF和所述行选择管RS正下方的所述SOI衬底的体硅层100进行离子注入，形成光电二极管180，如图5G所示。
采用上述方法形成的降低CIS单元像素面积的结构中，如图4所示，传输管TG、复位管Re、源极跟踪器SF和行选择管RS均包括栅极150和栅氧化层140，所述复位管Re的栅氧化层140位于所述复位管Re的栅极和所述表面硅层120之间，所述源极跟踪器SF的栅氧化层140位于所述源极跟踪器SF的栅极150和所述表面硅层120之间，所述行选择器RS的栅氧化层140位于所述行选择器RS的栅极150和所述表面硅层120之间，所述传输管TG的栅氧化层140位于所述传输管TG的栅极150和所述体硅层100之间。
基于SOI衬底结构，传输管TG的栅极150和所述复位管Re、所述源极跟踪器SF和所述行选择器RS处于同一层间介质层160中。
传输管TG的栅氧化层140的宽度大于或等于传输管TG的栅极150的宽度，复位管Re的栅氧化层与栅极宽度一致，源极跟踪器SF的栅氧化层与栅极宽度一致，行选择器RS的栅氧化层与栅极宽度一致。
表面硅层120中形成有浅沟槽隔离130，所述浅沟槽隔离130的底部与SOI衬底的埋氧层110接触。
如图4所示，复位管Re在浅沟槽隔离130的上方且位于两个浅沟槽隔离130之间，行选择器RS在浅沟槽隔离130的上方且位于两个浅沟槽隔离130之间，源极跟踪器SF的下方一侧为传输管TG，另一侧为浅沟槽隔离130。传输管TG与复位管Re、行选择器RS、源极跟踪器SF形成于不同平面上。
以上通过具体实施例对本发明进行了详细的说明，该实施例仅仅是本发明的较佳实施例，本发明并不局限于上述实施方式。在不脱离本发明原理的情况下，本领域的技术人员做出的等效置换和改进，均应视为在本发明所保护的技术范畴内。
Claims (11)
1.一种降低CIS单元像素面积的结构，其特征在于，包括：
SOI衬底，其包括体硅层、埋氧层和表面硅层；
复位管、源极跟踪器和行选择管，所述复位管、所述源极跟踪器、所述行选择器均包括栅极和栅氧化层，所述复位管的栅氧化层、源极跟踪器的栅氧化层和行选择管的栅氧化层直接形成在所述SOI衬底的表面硅层上方，复位管的栅极直接形成于复位管的栅氧化层上，源极跟踪器的栅极直接形成于源极跟踪器的栅氧化层上，行选择管的栅极直接形成于行选择管的栅氧化层上，且所述复位管、所述源极跟踪器和所述行选择管处于同一水平平面内；
传输管，位于所述表面硅层和所述埋氧层形成的工艺窗口中，所述工艺窗口是通过选择性刻蚀去除传输管形成区域的表面硅层和埋氧层至露出体硅层来打开形成的，且所述传输管的顶部与所述SOI衬底的表面硅层齐平，底部位于所述SOI衬底的埋氧层中，所述传输管包括栅极和栅氧化层；
光电二极管，位于所述SOI衬底中的体硅层中，所述复位管、所述源极跟踪器和所述行选择管在竖直方向上位于所述光电二极管的正上方；
层间介质层，淀积在所述表面硅层的上方并完全填充所述传输管所在的工艺窗口，其顶部高于所述复位管的栅极顶部、所述源极跟踪器的栅极顶部、所述行选择管的栅极顶部和所述传输管的栅极顶部；
金属层，直接形成于所述层间介质层的上方，与所述复位管、所述源极跟踪器、所述行选择管和所述传输管通过位于层间介质层中的接触孔进行电连接。
2.根据权利要求1所述的降低CIS单元像素面积的结构，其特征在于，所述复位管的栅氧化层位于所述复位管的栅极和所述表面硅层之间，所述源极跟踪器的栅氧化层位于所述源极跟踪器的栅极和所述表面硅层之间，所述行选择器的栅氧化层位于所述行选择器的栅极和所述表面硅层之间，所述传输管的栅氧化层位于所述传输管的栅极和所述体硅层之间。
3.根据权利要求2所述的降低CIS单元像素面积的结构，其特征在于，所述传输管的栅极和所述复位管、所述源极跟踪器和所述行选择器处于同一层间介质层中。
4.根据权利要求2所述的降低CIS单元像素面积的结构，其特征在于，所述传输管的栅氧化层的宽度大于或等于所述传输管的栅极的宽度，所述复位管的栅氧化层与栅极宽度一致，所述源极跟踪器的栅氧化层与栅极宽度一致，所述行选择器的栅氧化层与栅极宽度一致。
5.根据权利要求3所述的降低CIS单元像素面积的结构，其特征在于，所述表面硅层中形成有浅沟槽隔离，所述浅沟槽隔离的底部与所述SOI衬底的埋氧层接触。
6.根据权利要求5所述的降低CIS单元像素面积的结构，其特征在于，所述复位管在浅沟槽隔离的上方且位于两个浅沟槽隔离之间，所述行选择器在浅沟槽隔离的上方且位于两个浅沟槽隔离之间，所述源极跟踪器的下方一侧为所述传输管，另一侧为浅沟槽隔离。
7.一种降低CIS单元像素面积的方法，其特征在于，包括如下步骤：
步骤1，提供SOI衬底，所述SOI衬底包括体硅层、埋氧层和表面硅层；
步骤2，在所述SOI衬底的表面硅层中形成三个浅沟槽隔离；
步骤3，选择性刻蚀去除传输管形成区域的表面硅层和埋氧层至露出体硅层，以打开工艺窗口，所述工艺窗口位于最外侧的浅沟槽隔离远离其余浅沟槽隔离的一侧；
步骤4，在传输管形成区域的工艺窗口的体硅层上形成传输管的栅氧化层，在复位管形成区域的表面硅层上形成复位管的栅氧化层，在源极跟踪器形成区域的表面硅层上形成源极跟踪器的栅氧化层，在行选择器形成区域的表面硅层上形成行选择器的栅氧化层；所述复位管的栅氧化层位于左侧浅沟槽隔离和中间浅沟槽隔离之间的表面硅层的上方，所述行选择器的栅氧化层位于中间浅沟槽隔离和右侧浅沟槽隔离之间的表面硅层的上方，所述源极跟踪器的栅氧化层位于右侧浅沟槽隔离和所述传输管工艺窗口之间的表面硅层的上方，所述传输管的栅氧化层位于所述传输管工艺窗口露出的体硅层的上方；
步骤5，在传输管的栅氧化层上形成传输管的栅极，在复位管的栅氧化层上形成复位管的栅极，在源极跟踪器的栅氧化层上形成源极跟踪器的栅极，在行选择器的栅氧化层上形成行选择器的栅极；
步骤6，淀积层间介质层，进行接触孔工艺和金属层形成工艺，完成传输管、复位管、源极跟踪器和行选择管与金属层的电连接；
步骤7，利用背照式技术，先进行硅片背面减薄工艺对所述SOI 衬底中的体硅层进行减薄，然后在体硅层形成光电二极管，且该光电二极管在竖直方向上位于所述复位管、源极跟踪器和行选择管的正下方。
8.根据权利要求7所述的降低CIS单元像素面积的方法，其特征在于，在步骤2中，所述浅沟槽隔离刻蚀停在SOI衬底的埋氧层的上表面。
9.根据权利要求7所述的降低CIS单元像素面积的方法，其特征在于，步骤4的具体步骤如下：
步骤S41，在所述表面硅层的表面及所述工艺窗口处的所述体硅层表面淀积一氧化层；
步骤S42，在所述氧化层的表面旋涂光刻胶；
步骤S43，进行曝光显影，将所述复位管、所述源极跟踪器、所述行选择管和所述传输管形成区域之外的氧化层暴露；
步骤S44，刻蚀去除暴露出的所述氧化层至露出所述表面硅层；
步骤S45，去除光刻胶，剩余的氧化层分别形成所述复位管的栅氧化层、所述源极跟踪器的栅氧化层、所述行选择管的栅氧化层和所述传输管的栅氧化层。
10.根据权利要求7所述的降低CIS单元像素面积的方法，其特征在于，步骤5的具体步骤如下：
步骤S51，在所述表面硅层的表面及所述复位管的栅氧化层表面、所述源极跟踪器的栅氧化层表面、所述行选择管的栅氧化层表面和所述传输管的栅氧化层表面淀积多晶硅；
步骤S52，在所述多晶硅的表面旋涂光刻胶；
步骤S53，进行曝光显影，将所述复位管的栅氧化层、所述源极跟踪器的栅氧化层、所述行选择管的栅氧化层和所述传输管的栅氧化层所在区域之外的多晶硅暴露；
步骤S54，刻蚀去除暴露出的所述多晶硅至露出所述表面硅层；
步骤S55，去除光刻胶，剩余的多晶硅分别形成所述复位管的栅极、所述源极跟踪器的栅极、所述行选择管的栅极和所述传输管的栅极。
11.根据权利要求7所述的降低CIS单元像素面积的方法，其特征在于，步骤7的具体步骤如下：
步骤S71，进行硅片背面减薄工艺对所述SOI 衬底中的体硅层进行减薄；
步骤S72，对竖直方向上位于所述复位管、所述源极跟踪器和所述行选择管正下方的所述SOI衬底的体硅层进行离子注入，形成光电二极管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910809067.2A CN110459554B (zh) | 2019-08-29 | 2019-08-29 | 降低cis单元像素面积的结构及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910809067.2A CN110459554B (zh) | 2019-08-29 | 2019-08-29 | 降低cis单元像素面积的结构及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110459554A CN110459554A (zh) | 2019-11-15 |
| CN110459554B true CN110459554B (zh) | 2021-10-15 |
Family
ID=68489853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910809067.2A Active CN110459554B (zh) | 2019-08-29 | 2019-08-29 | 降低cis单元像素面积的结构及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110459554B (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5493669B2 (ja) * | 2009-10-07 | 2014-05-14 | ソニー株式会社 | 固体撮像装置、撮像装置、および固体撮像装置の製造方法 |
| US8878325B2 (en) * | 2012-07-31 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Elevated photodiode with a stacked scheme |
| US8773562B1 (en) * | 2013-01-31 | 2014-07-08 | Apple Inc. | Vertically stacked image sensor |
| CN103928487B (zh) * | 2014-05-08 | 2016-11-16 | 格科微电子（上海）有限公司 | 背照式图像传感器及其形成方法 |
| US10051218B1 (en) * | 2017-02-03 | 2018-08-14 | SmartSens Technology (U.S.), Inc. | Stacked image sensor pixel cell with in-pixel vertical channel transfer transistor and reflective structure |
| CN109192742A (zh) * | 2018-09-04 | 2019-01-11 | 德淮半导体有限公司 | 背照式图像传感器及其形成方法 |
-
2019
- 2019-08-29 CN CN201910809067.2A patent/CN110459554B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110459554A (zh) | 2019-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11476286B2 (en) | Solid-state image pickup device | |
| US10825849B2 (en) | Solid-state image pickup device | |
| US9165974B2 (en) | Electronic devices including multiple semiconductor layers | |
| CN205789974U (zh) | 成像电路与成像系统 | |
| US20150035103A1 (en) | Solid state imaging device | |
| KR100698104B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| JP7403993B2 (ja) | 固体撮像装置およびその製造方法、並びに電子機器 | |
| CN104701334A (zh) | 采用深沟槽隔离的堆叠图像传感器的制作方法 | |
| JP2016103615A (ja) | 撮像装置の製造方法、撮像装置および撮像システム | |
| CN110085608B (zh) | 一种高性能cmos成像传感器结构及其制作方法 | |
| US7531391B2 (en) | CMOS image sensor and method for manufacturing the same | |
| CN110752226B (zh) | 堆叠式图像传感器及其形成方法 | |
| CN110459554B (zh) | 降低cis单元像素面积的结构及方法 | |
| WO2020168728A1 (zh) | 一种cmos成像传感器结构及其制作方法 | |
| CN117038689A (zh) | 具有垂直沟道区的cmos图像传感器及形成方法 | |
| KR100685887B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100728644B1 (ko) | Ｃｍｏｓ 이미지 센서의 제조방법 | |
| CN114582903A (zh) | Cmos图像传感器及其形成方法 | |
| KR20100078265A (ko) | 씨모스 이미지 센서의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |