TWI416717B

TWI416717B - 用於減少串擾之多層影像感測器像素結構

Info

Publication number: TWI416717B
Application number: TW099112883A
Authority: TW
Inventors: Vincent Venezia; Ashish Shah; Rongsheng Yang; Duli Mao; Yin Qian; Hsin Chih Tai; Howard E Rhodes
Original assignee: Omnivision Tech Inc
Priority date: 2009-04-24
Filing date: 2010-04-23
Publication date: 2013-11-21
Also published as: CN101872775B; CN101872775A; US8330195B2; EP2244296A2; US7875918B2; US20110085067A1; TW201101474A; US20100271524A1; EP2244296B1; EP2244296A3

Description

用於減少串擾之多層影像感測器像素結構

此專利申請案涉及在2008年4月24日申請之題為「MULTILAYER IMAGE SENSOR PIXEL STRUCTURE FOR REDUCING CROSSTALK」之共同擁有且同在申請中的美國專利申請案第12/109,134號。

影像感測器已變得普遍存在。影像感測器廣泛用於數位靜態相機、蜂巢式電話、保全攝影機(security camera)中，以及用於醫療、汽車及其他應用中。用以製造影像感測器(且詳言之，互補金屬氧化物半導體(「CMOS」)影像感測器(「CIS」))之技術繼續在快速地發展。舉例而言，對較高解析度及較低功率消耗之需求已促進此等影像感測器之進一步小型化及整合。

圖1說明一習知前側照明式CIS像素100。CIS像素100之前側為P+基板105之上面安置有像素電路130且上方形成有金屬堆疊110的側面，金屬堆疊110用於再分散信號。以形成一光通道之此方式圖案化金屬層(例如，金屬層M1及M2)，入射於CIS像素100之前側上之光(由虛線箭頭所指示)可經由該光通道到達感光或光電二極體(「PD」)區域115。為了實施彩色CIS，CIS像素100之前側進一步包括安置於微透鏡125下方之彩色濾光片層120。微透鏡125有助於將光聚焦至PD區域115上。

CIS像素100包括P型摻雜井內之鄰近於PD區域115安置之像素電路130(由虛線矩形所指示)。像素電路130提供用於CIS像素100之常規操作的多種功能性。舉例而言，像素電路130可包括用以進行以下操作的電路：開始對PD區域115內之影像電荷之擷取，重設積聚於PD區域115內之影像電荷以使CIS像素100準備好用於下一影像，或轉移出由CIS像素100所擷取之影像資料。

圖2說明兩個相鄰CIS像素100之一部分的細節，該兩個相鄰CIS像素100形成於P-磊晶(「epi」)層140內且藉由淺渠溝隔離區域(STI)分離，該P-磊晶(「epi」)層140安置於P+基板105上方。當光生電荷載流子形成於CIS像素淺處時(例如，第一電荷載流子150)，歸因於在PD與周圍磊晶層之間所發現的空乏區域或P-N接面，該電荷載子經歷朝向PD區域115之強大的向上引力(由箭頭200所展示)。當光生電荷載流子較深地形成於CIS像素內時(例如，第二電荷載流子155)，歸因於在P-epi層140與P+基板105之間的接面處之摻雜劑梯度之存在，該電荷載子最初經歷較弱的向上斥力。

串擾為影像感測器中之嚴重問題。大體上存在三種串擾成分：a)電串擾、b)光串擾，及c)光譜串擾。當影像感測器之一像素中所產生之電荷載流子由影像感測器之相鄰像素收集時，電串擾產生。光串擾可由離開金屬線及在金屬堆疊110內之介電層之間的界面處之光的繞射及/或散射引起。光譜串擾由彩色濾光片120對其目標通帶外之波長之有限(非零)透射(諸如，綠色及藍色波長通過紅色濾光片之有限透射)引起。

電串擾之一種形式為形成於半導體磊晶層深處之光生電荷載流子(例如，第二電荷載流子155)之橫向漂移。隨著此等光生電荷載流子上升，其可橫向地漂移且最終收集於相鄰像素之PD區域中。輝散(Blooming)為電串擾之另一種形式，該種電串擾藉由在PD區域變得充滿電荷載流子或由於電荷載流子而變得飽和時，電荷載流子之橫向擴散來特徵化。在高發光環境中最常經歷輝散。靠近飽和PD區域115所產生之光載流子將不被收集，且因此保持能夠自由地橫向擴散至相鄰像素中。輝散導致靜態影像中之邊緣之模糊及動態影像中之托尾。電串擾之兩種形式皆歸因於一像素中所產生之電荷載流子正由鄰近像素收集。

在一實施例中，相對於傳統影像感測器像素，藉由在光電二極體區域下方安置一集極層來減少影像感測器像素之間的電串擾，該集極層起作用以防止形成於該等光電二極體區域深處之載流子收集於相鄰光電二極體區域中。在適當偏壓條件下，建立一場，光生載流子藉由該場而自該等光電二極體區域深處之位置掃除，且由該等光電二極體區域下方之該集極層收集以便防止其由鄰近光電二極體收集。

在另一實施例中，相對於傳統影像感測器像素，藉由安置一至少部分地覆蓋一集極層之障壁層來減少影像感測器像素之間的電串擾，該障壁層起作用以防止形成於光電二極體區域深處之載流子收集於相鄰光電二極體區域中。在特定偏壓條件下，建立一場，光生載流子藉由該場而自光電二極體區域深處之位置掃除，且由該等光電二極體區域下方之該集極層收集以便防止其由鄰近光電二極體收集。另外，在該障壁層與該光電二極體區域之間形成一場，該場提供在光電二極體區域適度深處產生之載流子於該等光電二極體區域內的增加收集。

參看諸圖描述例示性實施例，其中相同參考數字在各視圖中始終指代相同部分，除非另外規定。

本文中描述具有改良之電串擾特性的像素、影像感測器、成像系統及製造像素、影像感測器及成像系統之方法的實施例。在以下描述中，陳述眾多特定細節以提供對實施例之透徹理解。然而，熟習此項技術者將認識到，可在無該等特定細節中之一或多者的情況下或以其他方法、組件、材料等來實踐本文中所描述之技術。在其他情況下，未詳細展示或描述熟知結構、材料或操作以避免模糊某些態樣。舉例而言，儘管未說明，但應瞭解，影像感測器像素(諸圖中之參考數字300、400、500、600及700)可包括安置於前側上之許多材料層，諸如圖1中所說明之彼等材料層(例如，像素電路130、介電層、金屬堆疊110、彩色濾光片120、微透鏡125等)，以及用於製造CIS像素之其他習知層(例如，抗反射薄膜等)。此外，本文中所說明之影像感測器像素之所說明橫截面不說明與每一像素相關聯的像素電路。然而，應瞭解，每一像素可包括耦接至其收集區域之像素電路(例如，如圖9中所展示)，該像素電路用於執行多種功能，諸如，開始影像擷取，重設所積聚之影像電荷，轉移出所擷取之影像資料或其他功能。

貫穿此說明書對「一(one/a)實施例」之參考意謂結合該實施例所描述之特定特徵、結構或特性包括於至少一實施例中。因此，片語「在一(one/a)實施例中」貫穿此說明書在各處之出現未必皆指代相同實施例。此外，特定特徵、結構或特性可在一或多個實施例中以任何合適之方式組合。

再次參看諸圖，圖3為根據一實施例之兩個相鄰CIS像素300A及300B(共同稱為像素300)的橫截面圖，該兩個相鄰CIS像素300A及300B具有減少電串擾之多層結構。所說明實施例之像素300包括基板305、梯度接面307、磊晶(「epi」)層315、收集區域320及偏壓電路325。像素300A及300B之收集區域320藉由淺渠溝隔離(「STI」)360及摻雜井(dopant well)330而相互隔離。在所說明之實施例中，釘紮層335(例如，P型釘紮層)覆蓋收集區域320以鈍化其表面。

在圖3中所說明之實施例中，基板305為高度摻雜有N型摻雜劑(例如，砷；磷)之矽基板，而epi層315為輕微摻雜有P型摻雜劑(例如，硼)之矽層。收集區域320表示感光區域(例如，光電二極體)，其摻雜有與基板305之導電型相同的導電型。摻雜井330為用於隔離鄰近收集區域320且防止STI 360與收集區域320之間的直接界面之P型井。然而，應瞭解，可交換所有元件之導電型，以使得基板305經P+摻雜，epi層315經N-摻雜，收集區域320經P+摻雜，且摻雜井330經N摻雜。

在一實施例中，相對於傳統CIS像素，藉由將P-epi層安置於N型基板上方來減少影像感測器像素之間的電串擾。N型基板可包括摻雜有高濃度之砷或磷之矽晶圓(亦稱為N+基板)。傳統CIS像素通常使用安置於P+基板上之P型磊晶層(例如，P-epi層315)。當使用N+基板時，可藉由在N+基板上生長P型epi層來製造P型epi層315。形成於P-epi層315與N+基板305之間的界面處之電場340(由箭頭所指示)充當形成於N+基板305中之光生電荷載流子(例如，光電子)之障壁。此障壁降低形成於CIS像素結構深處之電荷載流子可擴散至鄰近收集區域320之機率。類似地，此結構減少輝散。若收集區域320為滿的，則未經收集之電子藉由電場340而汲取至N+基板305中，而非圍繞摻雜井330向下擴散且進入至相鄰收集區域320中。

P-epi層315與N+基板305之間的接面並非為無限陡峭的。N+基板通常重度摻雜有As或P。在通常於高溫(>800℃)下進行之磊晶生長期間，N型摻雜劑可擴散至P-epi層315中。另外，與CIS製造相關聯的熱處理增加至epi層315中之N型摻雜劑擴散。因而，基板305與epi層315之間的接面為漸變的(說明為梯度接面307)。電場340及因此經產生以減少串擾及輝散之場障壁取決於擴散梯度分布。因此，epi層315在擴散之後之最終厚度取決於擴散梯度分布。因為收集區域320安置於epi層315內，所以光收集效率及橫向電荷載流子擴散及輝散之程度將隨CIS製程熱預算及磊晶層生長製程而改變。

在操作期間，形成於epi層315淺處之光生電荷載流子由電場收集，該電場由收集區域320與epi層315之間的P-N接面處之空乏區域產生。相反，形成於epi層315深處之光生電荷載流子具有在統計上增加的以下可能性：由電場340汲取至基板305中而不促進串擾，該等光生電荷載流子在該基板305中重新組合。類似地，藉由場340所形成之電位障壁來抑制更深地形成於基板305內之光生電荷載流子向上擴散至相鄰收集區域320中。最後，在一實施例中，可藉由偏壓電路325相對於epi層315及收集區域320加正偏壓於基板305。偏壓之存在操作以進一步阻礙光電子跨越場340之電位障壁。應瞭解，在基板305為P+基板且epi層315為N-epi層之實施例中，偏壓電路325將用以相對於epi層315加負偏壓於基板305。

圖4為根據一實施例之兩個相鄰CIS像素400A及400B(共同稱為像素400)的橫截面圖，該兩個相鄰CIS像素400A及400B具有減少電串擾之多層結構。除以下特徵之外，像素400類似於像素300。像素400包括額外緩衝層410，其具有與基板405之導電型相同的導電型但以較小濃度摻雜。由於N型摻雜劑濃度界面並非為無限陡峭的，因此梯度接面407表示自N+基板405至N-緩衝層410之漸變摻雜劑分布。在一實施例中，像素400亦可包括偏壓電路425，其用以相對於收集區域420及epi層415加偏壓於基板405(例如，對於N型基板及收集區域加正偏壓或對於P型基板及收集區域加負偏壓)。

形成於N-緩衝層410與P-epi層415之界面處的空乏區域產生一電場414，該電場414將深處之光電子汲取至緩衝層410中，該等光電子可在緩衝層410中重新組合。另外，在梯度接面407處產生一摻雜劑梯度場416，該摻雜劑梯度場416亦將緩衝層410中所產生之光電子汲取至基板405中，或阻礙基板405中所產生之光電子之擴散遷移至緩衝層410中且自緩衝層410進入至epi層415中。

類似於epi層415，緩衝層410為在基板405上方生長之磊晶層且用於雙重用途。首先，緩衝層410截獲深處或過量的光電子，導致串擾及輝散之減少。其次，緩衝層410用作N型擴散緩衝層，從而防止基板405之高濃度N型摻雜劑在磊晶生長循環及其他高溫CIS製程期間擴散至P型epi層415中。緩衝層410中之摻雜劑濃度顯著低於基板405之摻雜劑濃度，從而導致顯著少的N型摻雜劑擴散至P型epi層415中。因而，緩衝層410可增加像素400在製造期間之熱預算。緩衝層410將製程範圍添加至製造於N+基板上之裝置，其簡化製程開發及製程轉移。另外，此多層結構在較小程度上取決於特定晶圓供應商之生長條件，從而允許起始材料之更廣來源。

緩衝層410之厚度下限由所預期之自基板405的摻雜劑擴散之量來確定。然而，緩衝層410之厚度的上限不受製造過程限制。存在於緩衝層410中之光電子擴散至基板405將比跨越場414之P-N接面障壁容易。因此，在選擇緩衝層410之厚度時可使用廣泛範圍。舉例而言，緩衝層410之範圍可自大致0.3微米至10微米。結合來自偏壓電路425之選用之所施加偏壓使用額外層以形成對光生載流子之擴散的額外障壁在減少影像感測器像素之間的電串擾方面可為進一步有利的。本文中在以下實施例中描述此等額外層之使用。

圖5為根據一實施例之兩個相鄰影像感測器像素500A及500B(共同稱為像素500)的橫截面圖，該兩個相鄰影像感測器像素500A及500B具有減少電串擾之多層結構。除以下特徵之外，像素500類似於像素400。像素500包括安置於epi層515與緩衝層510之間的障壁層512。障壁層512具有與epi層515之導電型相同的導電型(例如，P型)，但具有比epi層515之摻雜濃度大的摻雜濃度。在替代實施例中，像素500包括障壁層512，但缺乏緩衝層510。此實施例之製造可具有較小複雜度，但亦可具有降低之效能。

障壁層512用於至少兩種用途。在光電二極體側上，障壁層512形成一電場513，該電場513使存在於epi層515中之光電子朝向收集區域520向上驅動。在基板側上，形成於障壁層512與緩衝層510之界面處之空乏區域形成一電場514，該電場514將深處之光生載流子汲取至緩衝層中，該等光生載流子在緩衝層中重新組合。電場514亦為電位障壁，緩衝層510中之光生載流子必須克服該電位障壁以擴散至epi層515中。因此，障壁層512阻礙深處之光電子遷移至相鄰收集區域520中，同時藉由朝向收集區域520向上驅動淺處之光電子及減輕橫向漂移來促進淺處之光電子的收集。由電場514所形成之電位障壁之大小取決於緩衝層510及障壁層512之摻雜劑濃度。障壁層512可經由緩衝層510之離子植入摻雜或使用受控生長條件磊晶生長。在一實施例中，像素500亦可包括偏壓電路525，其用以相對於收集區域520及epi層515加偏壓於基板505(例如，對於N型基板及N型收集區域加正偏壓或對於P型基板及P型收集區域加負偏壓)。

圖6為根據一實施例之兩個相鄰影像感測器像素600A及600B(共同稱為像素600)的橫截面圖，該兩個相鄰影像感測器像素600A及600B具有減少電串擾之多層結構。所說明實施例之像素600包括基板605、磊晶(「epi」)層607、集極層610、障壁層612、epi層615、收集區域620及偏壓電路625。每一像素600之收集區域620藉由STI 660及摻雜井630而相互隔離。在所說明之實施例中，釘紮層635(例如，P型釘紮層)覆蓋收集區域620以鈍化其表面。

仍參考圖6中所說明之實施例，基板605為高度摻雜有P型摻雜劑(例如，硼)之矽基板，而epi層607及615為輕微摻雜有P型摻雜劑(例如，硼)之矽層。集極層610摻雜有N型摻雜劑。障壁層612摻雜有P型摻雜劑，但具有比epi層615之摻雜濃度大的摻雜濃度。收集區域620表示感光區域(例如，光電二極體)，其摻雜有N型摻雜劑。摻雜井630為用於隔離鄰近收集區域620且防止STI 660與收集區域620之間的直接界面之P型井。在一實施例中，摻雜井630視需要向下延伸以到達障壁層612(圖6中所繪示)。藉由將摻雜井630電耦接至障壁層612，形成於摻雜井630中或遷移至摻雜井630中之過量電荷藉由靜電而載離收集區域620且向下汲取至集極層610中。

應瞭解，可交換所有元件之導電型，以使得基板605經N+摻雜，epi層615經N-摻雜，收集區域620經P摻雜，摻雜井630經N摻雜，集極層610經P摻雜，且障壁層612經N摻雜。在此種狀況下，偏壓電路625處之任何所施加偏壓電壓將具有與圖6中所說明之極性相反的極性。

障壁層612用於至少兩種用途。在光電二極體側上，障壁層612形成一電場613，該電場613將存在於epi層615中之光電子朝向收集區域620向上驅動。在基板側上，形成於障壁層612與內埋集極層610之界面處之空乏區域形成一電場614，該電場614將深處之光生載流子汲取至內埋集極層中，該等光生載流子在內埋集極層中重新組合。電場614亦為電位障壁，集極層610中之光生載流子必須克服該電位障壁以擴散至epi層615中。因此，障壁層612阻礙深處之光電子遷移至相鄰收集區域620中，同時藉由朝向收集區域620驅動淺處之光電子及減輕其橫向遷移來促進淺處之光電子的收集。電位障壁之大小取決於障壁層612之厚度及摻雜劑濃度。障壁層612可具有大致0.3微米至10微米之厚度及大致2x10¹⁶ 原子/cm³ 至2x10¹⁸ 原子/cm³ 之摻雜濃度。

集極層610可具有大致0.3微米至10微米之厚度及大致1x10¹⁶ 原子/cm³ 至1x10¹⁸ 原子/cm³ 之摻雜劑濃度。在一實施例中，集極層610之摻雜濃度小於障壁層612之摻雜濃度。當然，像素600亦可包括偏壓電路625，其用以相對於epi層615加偏壓於集極層610(例如，對於N型收集區域加正偏壓或對於P型收集區域加負偏壓)。

在影像感測器像素600之操作期間，形成於epi層615淺處之光生電荷載流子由電場618收集，該電場618由形成於收集區域620與epi層615之間的P-N接面處之空乏區域產生。相反，形成於epi層615深處之光生電荷載流子可由電場613朝向收集區域620向上驅動，或由電場614汲取至集極層610中而不促進串擾，該等光生電荷載流子在集極層610中重新組合。又，當收集區域620已達到其最大容量時，任何額外載流子可克服電場613，且由電場614汲取至集極層610中而不促進輝散。類似地，藉由電場614所形成之電位障壁來抑制更深地形成於集極層610、epi層607及基板605內之光生電荷載流子向上擴散至相鄰收集區域620中。最後，在一實施例中，可藉由偏壓電路625相對於epi層615及收集區域620加正偏壓於集極層610。偏壓之存在操作以進一步阻礙光電子跨越場614之電位障壁。epi層607及615以及基板605通常可電接地，但取決於應用，其他結構亦可接地。應瞭解，在集極層610經P+摻雜且epi層615為N-epi層之實施例中，偏壓電路625將相對於epi層615加負偏壓於基板605。

圖7為根據一實施例之兩個相鄰影像感測器像素700A及700B(共同稱為像素700)的橫截面圖，該兩個相鄰影像感測器像素700A及700B具有進一步減少電串擾之多層結構。除以下特徵之外，像素700類似於像素600。集極層710藉由epi層707之選定區域之離子植入形成，從而導致在選定位置處形成障壁層712與epi層707之間的電通道702。電通道702為epi層707之未選定以藉由離子植入成為集極710之區。電通道702允許電載流子自epi層707至障壁層712中之更有效排放(drain)。在障壁層712為摻雜P型之實施例中，可在不存在電通道702的情況下自障壁層712不適當地排放光子產生的電洞。可以特定圖案(例如，在具有一或多個特定彩色濾光片之像素下)沿障壁層712維持電通道702，或可較不頻繁及/或隨機地將電通道702置放於陣列內。電通道702之其他設計參數(諸如，密度及大小)取決於(例如)障壁層電阻、像素陣列內之相鄰像素之數目及每一收集區域720之大小。

圖8為說明根據一實施例之CIS 800之功能方塊圖。所說明實施例之CIS 800包括具有改良電串擾特性之像素陣列805、讀出電路810、功能邏輯815及控制電路820。

像素陣列805為影像感測器像素(例如，像素P1、P2、......、Pn)之二維(「2D」)陣列。在一實施例中，每一像素表示圖3至圖7中所說明之像素300、400、500、600或700中之任一者。在一實施例中，每一像素為CIS像素。在一實施例中，像素陣列805包括彩色濾光片陣列，其包括紅色、綠色及藍色濾光片之彩色圖案(例如，拜耳圖案或馬賽克)。如所說明，將每一像素排列成列(例如，列R1至Ry)及行(例如，行C1至Cx)以擷取人、地方或物件之影像資料，該影像資料接著可用以再現人、地方或物件之2D影像。

在每一像素已擷取其影像資料或影像電荷之後，影像資料由讀出電路810讀出且轉移至功能邏輯815。讀出電路810可包括放大電路、類比轉數位(「ADC」)轉換電路或其他電路。功能邏輯815可簡單地儲存影像資料乃至藉由應用後期影像效果來操縱(例如，裁剪、旋轉、移除紅眼、調整亮度、調整對比度或其他操作)影像資料。在一實施例中，讀出電路810可沿讀出行線(所繪示)一次讀出一列影像資料，或可使用諸如行/列讀出、串列讀出或同時所有像素之全並列讀出之多種其他技術(未說明)讀出影像資料。

控制電路820與像素陣列805連接以控制像素陣列805之操作特性。舉例而言，控制電路820可產生用於控制影像擷取之快門信號(shutter signal)。在一實施例中，快門信號為用於同時使像素陣列805內之所有像素能夠在單一擷取窗期間同時俘獲其各別影像資料之全域快門信號。在替代實施例中，快門信號為捲動快門信號，藉此在連續擷取窗期間依序啟用像素之每一列、每一行或每一群組。

圖9為說明根據一實施例之像素陣列內之兩個四電晶體(「4T」)像素的像素電路900的電路圖。像素電路900為用於實施圖8之像素陣列805內之每一像素的一可能像素電路架構。然而，應瞭解，本文中所描述之實施例不限於4T像素架構；實情為，獲益於本發明之熟習此項技術者將理解，本發明之教示亦適用於3T設計、5T設計及各種其他像素架構。

在圖9中，像素Pa及Pb排列成兩列及一行。所說明實施例之每一像素電路900包括光電二極體PD、轉移電晶體T1、重設電晶體T2、源極隨耦(「SF」)電晶體T3及選擇電晶體T4。在操作期間，轉移電晶體T1接收轉移信號TX，其將積聚於光電二極體PD中之電荷轉移至浮動擴散節點FD。在一實施例中，浮動擴散節點FD可耦接至用於暫時儲存影像電荷的儲存電容器。

重設電晶體T2耦接於電力軌VDD與浮動擴散節點FD之間，以在重設信號RST之控制下重設像素(例如，將FD及PD放電或充電至預設電壓)。浮動擴散節點FD經耦接以控制SF電晶體T3之閘極。SF電晶體T3耦接於電力軌VDD與選擇電晶體T4之間。SF電晶體T3操作為源極隨耦器，其將提供至浮動擴散FD之高阻抗連接。最後，選擇電晶體T4在選擇信號SEL之控制下將像素電路900之輸出選擇性地耦接至讀出行線。

在一實施例中，TX信號、RST信號及SEL信號由控制電路820產生。在像素陣列805以全域快門操作之實施例中，全域快門信號耦接至整個像素陣列805中之每一轉移電晶體T1之閘極，以同時開始自每一像素之光電二極體PD之電荷轉移。或者，可將捲動快門信號施加至轉移電晶體T1之群組。

圖10說明根據本文中所揭示之實施例中之任一者的成像系統1000，其利用具有提供減少之電串擾的影像感測器像素結構之CMOS影像感測器1100。影像系統1000進一步包括用於將來自待成像之物件的光引導至CMOS影像感測器1100上之成像光學器件1200，且亦可包括用於產生經處理之影像資料以顯示於選用之顯示器1400上的信號處理器1300。

包括摘要中所描述內容之所說明實施例的以上描述不意欲為詳盡的或將實施例限於所揭示之精確形式。雖然本文中為達成說明性目的描述特定實施例，但如熟習此項技術者將認識到，在範疇內之各種修改為可能的。可按照以上詳細描述進行此等修改。一些此等修改之實例包括摻雜劑濃度、層厚度及其類似者。另外，儘管本文中所說明之實施例指代使用前側照明之CMOS感測器，但應瞭解其亦可適用於使用背側照明之CMOS感測器。

以下申請專利範圍中所使用之術語不應被解釋為將本發明限於說明書中所揭示之特定實施例。實情為，範疇完全由根據申請專利範圍之解譯的已建立準則所解釋的以下申請專利範圍確定。

100．．．前側照明式CIS像素

105．．．P+基板

110．．．金屬堆疊

115．．．感光或光電二極體(「PD」)區域

120．．．彩色濾光片層

125．．．微透鏡

130．．．像素電路

140．．．P-磊晶(「epi」)層

150．．．第一電荷載流子

155．．．第二電荷載流子

200．．．箭頭

300A．．．CIS像素

300B．．．CIS像素

305．．．基板

307．．．梯度接面

315．．．P-epi層

320．．．收集區域

325．．．偏壓電路

330．．．摻雜井

335．．．釘紮層

340．．．電場

360．．．淺渠溝隔離(STI)

400A．．．CIS像素

400B．．．CIS像素

405．．．基板

407．．．梯度接面

410．．．緩衝層

414．．．電場

415．．．P-epi層

416．．．摻雜劑梯度場

420．．．收集區域

425．．．偏壓電路

500A．．．影像感測器像素

500B．．．影像感測器像素

505．．．基板

510．．．緩衝層

512．．．障壁層

513．．．電場

514．．．電場

515．．．epi層

520．．．收集區域

525．．．偏壓電路

600A．．．影像感測器像素

600B．．．影像感測器像素

605．．．基板

607．．．磊晶(「epi」)層

610．．．集極層

612．．．障壁層

613．．．電場

614．．．電場

615．．．epi層

618．．．電場

620．．．收集區域

625．．．偏壓電路

630．．．摻雜井

635．．．釘紮層

660．．．STI

700A．．．影像感測器像素

700B．．．影像感測器像素

702．．．電通道

707．．．epi層

710．．．集極層

712．．．障壁層

720．．．收集區域

800．．．CIS

805．．．像素陣列

810．．．讀出電路

815．．．功能邏輯

820．．．控制電路

900．．．像素電路

1000．．．成像系統

1100．．．CMOS影像感測器

1200．．．成像光學器件

1300．．．信號處理器

1400．．．選用之顯示器

FD．．．浮動擴散節點

Pa．．．像素

Pb．．．像素

PD．．．光電二極體

RST．．．重設信號

SEL．．．選擇信號

T1．．．轉移電晶體

T2．．．重設電晶體

T3．．．源極隨耦(SF)電晶體

T4．．．選擇電晶體

TX．．．轉移信號

VDD．．．電力軌

圖1為習知前側照明式CMOS影像感測器像素之橫截面圖；

圖2為說明電串擾之機制的兩個相鄰CMOS影像感測器像素的橫截面圖；

圖3為根據一實施例之兩個相鄰CMOS影像感測器像素的橫截面圖，該兩個相鄰CMOS影像感測器像素具有減少電串擾之結構；

圖4為根據一實施例之兩個相鄰CMOS影像感測器像素的橫截面圖，該兩個相鄰CMOS影像感測器像素具有減少電串擾之結構；

圖5為根據一實施例之兩個相鄰CMOS影像感測器像素的橫截面圖，該兩個相鄰CMOS影像感測器像素具有減少電串擾之結構；

圖6為根據一實施例之兩個相鄰CMOS影像感測器像素的橫截面圖，該兩個相鄰CMOS影像感測器像素具有減少電串擾之結構；

圖7為根據一實施例之兩個相鄰CMOS影像感測器像素的橫截面圖，該兩個相鄰CMOS影像感測器像素具有減少電串擾之結構；

圖8為說明根據一實施例之感測器之功能方塊圖；

圖9為說明根據一實施例的影像感測器陣列內之兩個影像感測器像素之樣本像素電路的電路圖；及

圖10為說明根據一實施例的具有減少之電串擾之成像系統的方塊圖。